JP4939002B2 - 半導体装置および半導体装置集合体 - Google Patents
半導体装置および半導体装置集合体 Download PDFInfo
- Publication number
- JP4939002B2 JP4939002B2 JP2005189571A JP2005189571A JP4939002B2 JP 4939002 B2 JP4939002 B2 JP 4939002B2 JP 2005189571 A JP2005189571 A JP 2005189571A JP 2005189571 A JP2005189571 A JP 2005189571A JP 4939002 B2 JP4939002 B2 JP 4939002B2
- Authority
- JP
- Japan
- Prior art keywords
- resin layer
- resin material
- semiconductor device
- surface side
- back surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 97
- 229920005989 resin Polymers 0.000 claims description 167
- 239000011347 resin Substances 0.000 claims description 167
- 239000000463 material Substances 0.000 claims description 78
- 239000000758 substrate Substances 0.000 claims description 38
- IISBACLAFKSPIT-UHFFFAOYSA-N bisphenol A Chemical compound C=1C=C(O)C=CC=1C(C)(C)C1=CC=C(O)C=C1 IISBACLAFKSPIT-UHFFFAOYSA-N 0.000 claims description 30
- 239000004642 Polyimide Substances 0.000 claims description 15
- 239000003822 epoxy resin Substances 0.000 claims description 15
- 229920000647 polyepoxide Polymers 0.000 claims description 15
- 229920001721 polyimide Polymers 0.000 claims description 15
- 150000001408 amides Chemical class 0.000 claims description 13
- 238000001816 cooling Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 238000002161 passivation Methods 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- 230000009477 glass transition Effects 0.000 description 2
- 230000035939 shock Effects 0.000 description 2
- 230000004931 aggregating effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
この発明は、ＷＬ−ＣＳＰ（ウエハレベルチップサイズパッケージ：Wafer Level-Chip Size Package）を採用した半導体装置および半導体装置を個片に切り出す前のウエハ状態である半導体装置集合体に関する。
最近、半導体装置の小型化、高機能化および高性能化を可能にするＷＬ−ＣＳＰの実用化が進んでいる。ＷＬ−ＣＳＰでは、ウエハ状態でパッケージング工程が完了され、ダイシングによって切り出された個々のチップサイズがパッケージサイズとなる。
すなわち、ＷＬ−ＣＳＰが採用された半導体装置の製造工程では、複数の半導体チップが作りこまれたウエハの表面上に、ポリイミド層および再配線が形成された後、それらを封止するための表面側樹脂層が形成される。そして、表面側樹脂層上に外部端子が形成された後、各半導体チップ間に設定されたダイシングラインに沿って、パッシベーション膜および封止樹脂とともにウエハが切断（ダイシング）されることにより、半導体チップと同じパッケージサイズを有するＷＬ−ＣＳＰの半導体装置が得られる。
特開２００３−６０１１９号公報
すなわち、ＷＬ−ＣＳＰが採用された半導体装置の製造工程では、複数の半導体チップが作りこまれたウエハの表面上に、ポリイミド層および再配線が形成された後、それらを封止するための表面側樹脂層が形成される。そして、表面側樹脂層上に外部端子が形成された後、各半導体チップ間に設定されたダイシングラインに沿って、パッシベーション膜および封止樹脂とともにウエハが切断（ダイシング）されることにより、半導体チップと同じパッケージサイズを有するＷＬ−ＣＳＰの半導体装置が得られる。
表面側樹脂層は、ウエハの表面に表面側樹脂層の材料である樹脂を塗布した後、一旦加熱した後に冷却して、そのウエハの表面上の樹脂を硬化させることにより形成される。このとき、ウエハの表面上の樹脂に熱収縮が生じる。このような熱収縮が生じると、ウエハの表面に対して応力がかかるため、ウエハに反りが生じ、その結果、ウエハ内の機能素子がダメージを受けることがある。
このようなウエハの反りを防止するため、ウエハの裏面上に、表面側樹脂層と同じ材料で同じ厚さの樹脂層を形成することが考えられる。これにより、樹脂硬化のための加熱後の冷却時に、ウエハの表面上および裏面上の樹脂が同様に熱収縮するので、ウエハに反りが生じることを防止することができる。
しかし、ウエハの裏面上に、表面側樹脂層と同じ厚みの樹脂層を形成すると、そのウエハを切断して得られる半導体装置の厚みが大きくなってしまう。
しかし、ウエハの裏面上に、表面側樹脂層と同じ厚みの樹脂層を形成すると、そのウエハを切断して得られる半導体装置の厚みが大きくなってしまう。
そこで、この発明の目的は、厚みの増大を招くことなく、急激な温度変化に起因する半導体チップの反りを防止することができる半導体装置を提供することである。
また、この発明の他の目的は、半導体装置の厚みの増大を招くことなく、急激な温度変化に起因する基板の反りを防止することができる半導体装置集合体を提供することである。
また、この発明の他の目的は、半導体装置の厚みの増大を招くことなく、急激な温度変化に起因する基板の反りを防止することができる半導体装置集合体を提供することである。
上記の目的を達成するための請求項１記載の発明は、半導体チップと、前記半導体チップの表面上に、第１樹脂材料を用いて、前記半導体チップよりも薄く形成された表面側樹脂層と、前記半導体チップの裏面上に、前記第１樹脂材料よりも大きな熱膨張係数を有する第２樹脂材料を用いて、前記表面側樹脂層よりも薄く形成された裏面側樹脂層とを含み、前記第２樹脂材料は、前記第１樹脂材料よりも小さな弾性率を有するものであることを特徴とする、半導体装置である。
この構成によれば、半導体チップの表面側に、第１樹脂材料を用いて表面側樹脂層が形成され、その裏面側には、第１樹脂材料よりも大きな熱膨張係数を有する第２樹脂材料を用いて、表面側樹脂層よりも薄い裏面側樹脂層が形成されている。裏面側樹脂層を表面側樹脂層よりも薄く形成することによって、半導体チップの表面側および裏面側に同じ厚みを有する樹脂層を形成する場合に比べて、半導体装置の厚みを小さくすることができる。また、裏面側樹脂層が表面側樹脂層よりも薄くても、裏面側樹脂層の材料として、表面側樹脂層を形成する第１樹脂材料よりも熱膨張係数が大きな第２樹脂材料が用いられることにより、急激な温度変化に伴って、表面側樹脂層および裏面側樹脂層が熱膨張または熱収縮したときに、裏面側樹脂層から半導体チップの裏面に加わる応力を、表面側樹脂層から半導体チップの表面に加わる応力とほぼ等しくすることができる。よって、半導体装置の厚みが大きくなるのを防止することができながら、急激な温度変化による半導体チップの反りの発生を防止することができる。
また、裏面側樹脂層の材料として、小さな弾性率を有する第２樹脂材料が用いられているので、裏面側樹脂層が薄く形成されていても、その裏面側樹脂層に加わる衝撃を十分に吸収することができ、半導体チップを十分に保護することができる。
なお、請求項２に記載のように、たとえば、前記第１樹脂材料がビスフェノールＡ型エポキシ樹脂であり、前記第２樹脂材料がポリイミドアミドであれば、第１樹脂材料の熱膨張係数よりも第２樹脂材料の熱膨張係数が大きく、かつ、第１樹脂材料の弾性率よりも第２樹脂材料の弾性率の方が小さくなる。
また、上記半導体装置は、請求項３に記載のように、前記表面側樹脂層上に配置され、前記半導体装置が実装基板に実装されたときに、前記実装基板上の電極に当接する外部端子をさらに含むものであってもよい。
また、上記半導体装置は、請求項３に記載のように、前記表面側樹脂層上に配置され、前記半導体装置が実装基板に実装されたときに、前記実装基板上の電極に当接する外部端子をさらに含むものであってもよい。
また、請求項４記載の発明は、複数の半導体チップが作り込まれた基板と、前記基板の表面上に、第１樹脂材料を用いて、前記半導体チップよりも薄く形成された表面側樹脂層と、前記基板の裏面上に、前記第１樹脂材料よりも大きな熱膨張係数を有する第２樹脂材料を用いて、前記表面側樹脂層よりも薄く形成された裏面側樹脂層とを含み、前記第２樹脂材料は、前記第１樹脂材料よりも小さな弾性率を有するものであることを特徴とする、半導体装置集合体である。
この構成によれば、基板の表面側に、第１樹脂材料を用いて表面側樹脂層が形成され、その裏面側には、第１樹脂材料よりも大きな熱膨張係数を有する第２樹脂材料を用いて、表面側樹脂層よりも薄い裏面側樹脂層が形成されている。裏面側樹脂層を表面側樹脂層よりも薄く形成することによって、基板の表面側および裏面側に同じ厚みを有する樹脂層を形成する場合に比べて、半導体装置集合体を切断して得られる半導体装置の厚みを小さくすることができる。また、裏面側樹脂層が表面側樹脂層よりも薄くても、裏面側樹脂層の材料として、表面側樹脂層を形成する第１樹脂材料よりも熱膨張係数が大きな第２樹脂材料を用いられることにより、表面側樹脂層および裏面側樹脂層の材料を硬化させるための加熱後の冷却時において、それらの材料が熱収縮したときに基板の裏面に加わる応力を、基板の表面に加わる応力とほぼ等しくすることができる。よって、半導体装置集合体から得られる半導体装置の厚みが大きくなるのを防止することができながら、基板に反りが生じることを防止することができる。
また、裏面側樹脂層の材料として、小さな弾性率を有する第２樹脂材料が用いられているので、裏面側樹脂層が薄く形成されていても、その裏面側樹脂層に加わる衝撃を十分に吸収することができる。そのため、半導体装置集合体の状態において、各半導体チップを十分に保護することができ、また、半導体装置集合体から得られる半導体装置において、半導体チップを十分に保護することができる。
なお、請求項５に記載のように、たとえば、前記第１樹脂材料がビスフェノールＡ型エポキシ樹脂であり、前記第２樹脂材料がポリイミドアミドであれば、第１樹脂材料の熱膨張係数よりも第２樹脂材料の熱膨張係数が大きく、かつ、第１樹脂材料の弾性率よりも第２樹脂材料の弾性率の方が小さくなる。
以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、この発明にかかる半導体装置１の構成を図解的に示す側面図である。
この半導体装置１は、ＷＬ−ＣＳＰ（ウエハレベルチップサイズパッケージ：Wafer Level-Chip Size Package）を採用した半導体装置であって、その表面に機能素子（図示せず）が作りこまれた半導体チップ１０を備えている。半導体チップ１０は、たとえば、３００〜４００μｍの厚さを有している。
図１は、この発明にかかる半導体装置１の構成を図解的に示す側面図である。
この半導体装置１は、ＷＬ−ＣＳＰ（ウエハレベルチップサイズパッケージ：Wafer Level-Chip Size Package）を採用した半導体装置であって、その表面に機能素子（図示せず）が作りこまれた半導体チップ１０を備えている。半導体チップ１０は、たとえば、３００〜４００μｍの厚さを有している。
図示しないが、半導体チップ１０の表面１０ａは、パッシベーション膜で覆われており、そのパッシベーション膜には、ポリイミド層や再配線が形成されている。そして、半導体チップ１０の表面１０ａ上には、再配線などを封止するための表面側樹脂層１１が形成されている。この表面側樹脂層１１は、およそ４０〜１００μｍの厚みを有している。
表面側樹脂層１１は、たとえば、弾性率が１６ＧＰａであり、ガラス転移点（１３５℃）よりも低い温度における熱膨張係数が２．５〜８．５ｐｐｍ／℃であり、ガラス転移点以上の温度における熱膨張係数が１９．０〜４４．０ｐｐｍ／℃である第１樹脂材料としてのビスフェノールＡ型エポキシ樹脂を用いて形成されている。
表面側樹脂層１１は、たとえば、弾性率が１６ＧＰａであり、ガラス転移点（１３５℃）よりも低い温度における熱膨張係数が２．５〜８．５ｐｐｍ／℃であり、ガラス転移点以上の温度における熱膨張係数が１９．０〜４４．０ｐｐｍ／℃である第１樹脂材料としてのビスフェノールＡ型エポキシ樹脂を用いて形成されている。
一方、半導体チップ１０の裏面１０ｂ上には、表面側樹脂層１１の材料であるビスフェノールＡ型エポキシ樹脂よりも大きな熱膨張係数を有し、かつ、それよりも小さな弾性率を有する樹脂材料、たとえば、弾性率が２．５ＧＰａであり、熱膨張係数が６０．０ｐｐｍ／℃である第２樹脂材料としてのポリイミドアミドを用いて、裏面側樹脂層１２が形成されている。裏面側樹脂層１２は、およそ１０〜３０μｍの厚みを有しており、表面側樹脂層１１よりも薄く形成されている。
また、表面側樹脂層１１上には、実装基板２と接続するための複数の外部端子１３が設けられている。複数の外部端子１３は、たとえば、表面側樹脂層１１側の中央部において、格子状に配列されている。各外部端子１３は、ボール状に形成されており、半導体装置１に備えられた半導体チップ１０と電気的に接続されている。この半導体装置１では、各外部端子１３が実装基板２上の各ランド２１に当接されることにより、実装基板２に対する実装が達成される。
このように、裏面側樹脂層１２を表面側樹脂層１１よりも薄く形成することによって、半導体チップ１０の表面１０ａ側および裏面１０ｂ側に同じ厚みを有する樹脂層を形成する場合に比べて、その厚みを小さくすることができる。また、裏面側樹脂層１２が表面側樹脂層１１よりも薄くても、裏面側樹脂層１２の材料として、表面側樹脂層１１を形成する樹脂材料よりも熱膨張係数が大きな樹脂材料を用いられることにより、表面側樹脂層１１および裏面側樹脂層１２が熱膨張または熱収縮したときに、裏面側樹脂層１２から半導体チップ１０の裏面に加わる応力を、表面側樹脂層１１から半導体チップ１０の表面に加わる応力とほぼ等しくすることができる。よって、半導体装置１の厚みが大きくなるのを防止することができながら、急激な温度変化による半導体チップ１０の反りの発生を防止することができる。
また、裏面側樹脂層１２の材料として、比較的小さな弾性率を有するポリイミドアミドが用いられているので、裏面側樹脂層１２が薄く形成されていても、その裏面側樹脂層１２に加わる衝撃を十分に吸収することができ、半導体チップ１０を十分に保護することができる。
図２は、図１に示す半導体装置１が集合してなる半導体装置集合体３の表面３０ａ側斜視図であり、図３は、その図解的な側面図である。
図２は、図１に示す半導体装置１が集合してなる半導体装置集合体３の表面３０ａ側斜視図であり、図３は、その図解的な側面図である。
半導体装置１は、複数の半導体装置１が集合してなる半導体装置集合体３を、図示しないダイシングブレードなどにより、各半導体チップ１０間に設定されたダイシングラインＬに沿って切断し、各１個の半導体チップ１０を含む個片に切り分けることで得られる。
半導体装置集合体３は、複数の半導体チップ１０が作り込まれた基板３０と、その基板３０の表面３０ａ（各半導体チップ１０の表面１０ａ）上に、ビスフェノールＡ型エポキシ樹脂を用いて形成された表面側樹脂層１１と、基板３０の裏面３０ｂ上に、ポリイミドアミドを用いて表面側樹脂層１１よりも薄く形成された裏面側樹脂層１２とを備えている。
半導体装置集合体３は、複数の半導体チップ１０が作り込まれた基板３０と、その基板３０の表面３０ａ（各半導体チップ１０の表面１０ａ）上に、ビスフェノールＡ型エポキシ樹脂を用いて形成された表面側樹脂層１１と、基板３０の裏面３０ｂ上に、ポリイミドアミドを用いて表面側樹脂層１１よりも薄く形成された裏面側樹脂層１２とを備えている。
表面側樹脂層１１および裏面側樹脂層１２は、次のようにして形成される。すなわち、表面側樹脂層１１および裏面側樹脂層１２を形成する際には、基板３０の表面３０ａに、表面側樹脂層１１の材料であるビスフェノールＡ型エポキシ樹脂が塗布される。また、基板３０の裏面３０ｂに、裏面側樹脂層１２の材料であるポリイミドアミドが塗布される。このとき、ポリイミドアミドは、基板３０の表面３０ａ上に塗布されたビスフェノールＡ型エポキシ樹脂よりも薄く塗布される。その後、それらの樹脂が、基板３０ごと、約１７０℃〜１８０℃まで加熱された後、常温（約２５℃）まで冷却される。これにより、基板３０の表面３０ａ上のビスフェノールＡ型エポキシ樹脂および基板３０の裏面３０ｂ上のポリイミドアミドが硬化し、基板３０の表面３０ａ上および裏面３０ｂ上に、それぞれ表面側樹脂層１１および裏面側樹脂層１２が形成される。
表面側樹脂層１１および裏面側樹脂層１２を形成するための加熱後の冷却時には、基板３０の表面３０ａに塗布されたビスフェノールＡ型エポキシ樹脂が熱収縮し、また、基板３０の裏面３０ｂに塗布されたポリイミドアミドが熱収縮する。基板３０の裏面３０ｂには、ポリイミドアミドが、基板３０の表面３０ａ上のビスフェノールＡ型エポキシ樹脂よりも薄く塗布されているが、ポリイミドアミドはビスフェノールＡ型エポキシ樹脂よりも大きな熱膨張係数を有するので、基板３０の裏面３０ｂには、ビスフェノールＡ型エポキシ樹脂から基板３０の表面３０ａに作用する応力とほぼ同じ大きさの応力がポリイミドアミドから与えられる。そのため、基板３０に反りを生じるおそれがない。
また、裏面側樹脂層１２を表面側樹脂層１１よりも薄く形成することによって、基板３０の表面３０ａ側および裏面３０ｂ側に同じ厚みを有する樹脂層を形成する場合に比べて、半導体装置集合体３を切断して得られる半導体装置１の厚みを小さくすることができる。
さらに、裏面側樹脂層１２の材料として、小さな弾性率を有する樹脂材料が用いられているので、裏面側樹脂層１２が薄く形成されていても、裏面側樹脂層１２に加わる衝撃を十分に吸収することができる。そのため、半導体装置集合体３の状態において各半導体チップ１０を十分保護することができ、また、半導体装置集合体３から得られる半導体装置１において、半導体チップ１０を十分に保護することができる。
さらに、裏面側樹脂層１２の材料として、小さな弾性率を有する樹脂材料が用いられているので、裏面側樹脂層１２が薄く形成されていても、裏面側樹脂層１２に加わる衝撃を十分に吸収することができる。そのため、半導体装置集合体３の状態において各半導体チップ１０を十分保護することができ、また、半導体装置集合体３から得られる半導体装置１において、半導体チップ１０を十分に保護することができる。
なお、第１樹脂材料として、ビスフェノールＡ型エポキシ樹脂を例示し、第２樹脂材料として、ポリイミドアミドを例示したが、第１樹脂材料の熱膨張係数よりも第２樹脂材料の熱膨張係数が大きく、かつ、第１樹脂材料の弾性率よりも第２樹脂材料の弾性率の方が小さければ、第１樹脂材料および第２樹脂材料として、例示した材料以外の材料を用いてもよい。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
１ 半導体装置
１０ 半導体チップ
１０ａ 半導体チップの表面
１０ｂ 半導体チップの裏面
１１ 表面側樹脂層
１２ 裏面側樹脂層
１３ 外部端子
２ 実装基板
２１ ランド
１０ 半導体チップ
１０ａ 半導体チップの表面
１０ｂ 半導体チップの裏面
１１ 表面側樹脂層
１２ 裏面側樹脂層
１３ 外部端子
２ 実装基板
２１ ランド
Claims (5)
- 半導体チップと、
前記半導体チップの表面上に、第１樹脂材料を用いて、前記半導体チップよりも薄く形成された表面側樹脂層と、
前記半導体チップの裏面上に、前記第１樹脂材料よりも大きな熱膨張係数を有する第２樹脂材料を用いて、前記表面側樹脂層よりも薄く形成された裏面側樹脂層とを含み、
前記第２樹脂材料は、前記第１樹脂材料よりも小さな弾性率を有するものであることを特徴とする、半導体装置。 - 前記第１樹脂材料は、ビスフェノールＡ型エポキシ樹脂であり、
前記第２樹脂材料は、ポリイミドアミドであることを特徴とする、請求項１記載の半導体装置。 - 前記表面側樹脂層上に配置され、前記半導体装置が実装基板に実装されたときに、前記実装基板上の電極に当接する外部端子をさらに含むことを特徴とする、請求項１または２記載の半導体装置。
- 複数の半導体チップが作り込まれた基板と、
前記基板の表面上に、第１樹脂材料を用いて、前記半導体チップよりも薄く形成された表面側樹脂層と、
前記基板の裏面上に、前記第１樹脂材料よりも大きな熱膨張係数を有する第２樹脂材料を用いて、前記表面側樹脂層よりも薄く形成された裏面側樹脂層とを含み、
前記第２樹脂材料は、前記第１樹脂材料よりも小さな弾性率を有するものであることを特徴とする、半導体装置集合体。 - 前記第１樹脂材料は、ビスフェノールＡ型エポキシ樹脂であり、
前記第２樹脂材料は、ポリイミドアミドであることを特徴とする、請求項４記載の半導体装置集合体。
Priority Applications (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005189571A JP4939002B2 (ja) | 2005-06-29 | 2005-06-29 | 半導体装置および半導体装置集合体 |
| US11/988,030 US8164201B2 (en) | 2005-06-29 | 2006-06-28 | Semiconductor device with front and back side resin layers having different thermal expansion coefficient and elasticity modulus |
| CN2010101666401A CN101847611B (zh) | 2005-06-29 | 2006-06-28 | 半导体装置 |
| KR1020077029817A KR20080031192A (ko) | 2005-06-29 | 2006-06-28 | 반도체 장치 및 반도체 장치 집합체 |
| PCT/JP2006/312882 WO2007001018A1 (ja) | 2005-06-29 | 2006-06-28 | 半導体装置および半導体装置集合体 |
| CN2006800239853A CN101213658B (zh) | 2005-06-29 | 2006-06-28 | 半导体装置及半导体装置集合体 |
| TW095123600A TW200707701A (en) | 2005-06-29 | 2006-06-29 | Semiconductor device and semiconductor device assembly |
| US13/441,019 US8664779B2 (en) | 2005-06-29 | 2012-04-06 | Semiconductor device with front and back side resin layers having different thermal expansion coefficient and elasticity modulus |
| US14/083,492 US8723339B2 (en) | 2005-06-29 | 2013-11-19 | Semiconductor device with front and back side resin layers having different thermal expansion coefficient and elasticity modulus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005189571A JP4939002B2 (ja) | 2005-06-29 | 2005-06-29 | 半導体装置および半導体装置集合体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007012755A JP2007012755A (ja) | 2007-01-18 |
| JP4939002B2 true JP4939002B2 (ja) | 2012-05-23 |
Family
ID=37750899
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005189571A Active JP4939002B2 (ja) | 2005-06-29 | 2005-06-29 | 半導体装置および半導体装置集合体 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP4939002B2 (ja) |
| CN (1) | CN101213658B (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5509542B2 (ja) * | 2008-05-21 | 2014-06-04 | 日立化成株式会社 | 配線部材の接続構造体及び配線部材の接続方法 |
| CN205282460U (zh) * | 2013-05-31 | 2016-06-01 | 株式会社村田制作所 | 半导体装置及安装构造 |
| TWI750140B (zh) * | 2015-11-04 | 2021-12-21 | 日商琳得科股份有限公司 | 晶圓保護方法 |
| TWI638845B (zh) | 2015-11-04 | 2018-10-21 | 日商琳得科股份有限公司 | 熱固化性樹脂膜與第二保護膜形成膜的組件、熱固化性樹脂膜、第一保護膜形成用片以及半導體晶圓用第一保護膜的形成方法 |
| JP7280789B2 (ja) * | 2019-09-24 | 2023-05-24 | 株式会社東芝 | パワーモジュール |
| JP7374039B2 (ja) | 2020-03-30 | 2023-11-06 | 三井化学東セロ株式会社 | 電子装置の製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000048247A1 (en) * | 1999-02-15 | 2000-08-17 | Hitachi, Ltd. | Semiconductor device, method of manufacture thereof, electronic device |
| JP2002270720A (ja) * | 2001-03-09 | 2002-09-20 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP2004063551A (ja) * | 2002-07-25 | 2004-02-26 | Hitachi Chem Co Ltd | 半導体素子表面保護用フィルム及び半導体素子ユニット |
| JP3870876B2 (ja) * | 2002-08-27 | 2007-01-24 | 松下電工株式会社 | 半導体装置の製造方法 |
-
2005
- 2005-06-29 JP JP2005189571A patent/JP4939002B2/ja active Active
-
2006
- 2006-06-28 CN CN2006800239853A patent/CN101213658B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN101213658A (zh) | 2008-07-02 |
| CN101213658B (zh) | 2010-05-26 |
| JP2007012755A (ja) | 2007-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101678539B1 (ko) | 적층 패키지, 반도체 패키지 및 적층 패키지의 제조 방법 | |
| US8253258B2 (en) | Semiconductor device with hollow and throughhole and method of manufacturing same | |
| JP4939002B2 (ja) | 半導体装置および半導体装置集合体 | |
| US8723339B2 (en) | Semiconductor device with front and back side resin layers having different thermal expansion coefficient and elasticity modulus | |
| JP5980566B2 (ja) | 半導体装置及びその製造方法 | |
| JP2011233854A (ja) | ウェハレベル半導体パッケージ及びその製造方法 | |
| US8779603B2 (en) | Stacked semiconductor device with heat dissipation | |
| JP2011243596A (ja) | パッケージ部品の製造方法およびパッケージ部品 | |
| TW202203336A (zh) | 包含底膠的半導體封裝及其製造方法 | |
| JP2015076604A (ja) | 半導体パッケージ用フレーム補強材およびこれを用いた半導体パッケージの製造方法 | |
| KR100652442B1 (ko) | 반도체 칩 및 그 제조 방법 | |
| JP3291289B2 (ja) | 電子部品の製造方法 | |
| US20200381320A1 (en) | Semiconductor device with a dielectric between portions | |
| JPWO2015198911A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| US7417308B2 (en) | Stack type package module and method for manufacturing the same | |
| JP2013106031A (ja) | 半導体パッケージ及びその製造方法 | |
| JP2012146769A (ja) | 半導体装置およびその製造方法 | |
| JP4131256B2 (ja) | 半導体装置及びその製造方法 | |
| JP2016119331A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH06314718A (ja) | 半導体集積回路ペレット | |
| JP4531578B2 (ja) | 半導体装置 | |
| WO2023148840A1 (ja) | 半導体装置 | |
| JP2010212724A (ja) | 半導体装置 | |
| JP2011061055A (ja) | 半導体装置の製造方法 | |
| KR100881394B1 (ko) | 웨이퍼 레벨 패키지의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080512 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110120 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110314 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110414 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110713 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110721 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20110909 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120224 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150302 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4939002 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |