CN205282460U - 半导体装置及安装构造 - Google Patents
半导体装置及安装构造 Download PDFInfo
- Publication number
- CN205282460U CN205282460U CN201490000302.2U CN201490000302U CN205282460U CN 205282460 U CN205282460 U CN 205282460U CN 201490000302 U CN201490000302 U CN 201490000302U CN 205282460 U CN205282460 U CN 205282460U
- Authority
- CN
- China
- Prior art keywords
- insulating barrier
- semiconductor device
- function element
- electrode
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 47
- 238000009434 installation Methods 0.000 title claims abstract description 7
- 239000011347 resin Substances 0.000 claims abstract description 53
- 229920005989 resin Polymers 0.000 claims abstract description 52
- 239000004020 conductor Substances 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims description 76
- 230000004888 barrier function Effects 0.000 claims description 33
- 239000004744 fabric Substances 0.000 claims description 33
- 239000011229 interlayer Substances 0.000 claims description 31
- 239000002184 metal Substances 0.000 claims description 8
- 230000005540 biological transmission Effects 0.000 claims description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 3
- 238000009751 slip forming Methods 0.000 claims 1
- 230000001681 protective effect Effects 0.000 abstract description 57
- 230000002093 peripheral effect Effects 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 25
- 229920000647 polyepoxide Polymers 0.000 description 10
- 239000011241 protective layer Substances 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 7
- 239000003822 epoxy resin Substances 0.000 description 6
- 229910000679 solder Inorganic materials 0.000 description 6
- 239000004593 Epoxy Substances 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 230000003068 static effect Effects 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 125000003700 epoxy group Chemical group 0.000 description 4
- 239000007943 implant Substances 0.000 description 4
- 238000004528 spin coating Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 239000000945 filler Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 238000005868 electrolysis reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0814—Diodes only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本实用新型提供一种半导体装置及安装构造。ESD保护器件(1)具备：Si基板(10)，在其上形成有ESD保护电路(10A)；焊盘(P1、P2)，其形成于Si基板(10)，并与ESD保护电路(10A)导通；树脂层(22)，其形成于Si基板(10)；层间连接导体(232、242)，其被设置于形成在焊盘(P1、P2)所处的树脂层(22)的部分的接触孔，并与焊盘(P1、P2)导通；布线电极(231，241)，其与层间连接导体(232、242)的外周部连接；外部电极(25A、25B)，其在俯视时与层间连接导体(232、242)不同的位置形成于布线电极(231、241)上的一部分；以及树脂层(26)，其是形成了俯视时使外部电极(25A、25B)的一部分露出的开口(26A、26B)的透光性树脂。由此，提供一种能够从外观确认布线电极或者层间连接导体的断裂的半导体装置。
Description
技术领域
本实用新型涉及在形成有功能元件的半导体基板上具备再布线层的半导体装置。
背景技术
作为半导体装置之一有ESD(Electro-Static-Discharge：静电放电)保护器件。ESD保护器件从静电放电等的浪涌来保护半导体IC等。在以移动体通信终端、数码相机、笔记本型PC为代表的各种电子设备中具备构成逻辑电路或者存储电路等的半导体集成电路。由于这样的半导体集成电路是由形成在半导体基板上的细微布线图案构成的低电压驱动电路，所以一般面对由静电放电等引起的浪涌很脆弱。因此，为了从浪涌来保护这样的半导体集成电路，使用ESD保护器件。
在专利文献1中公开有在构成了ESD保护电路的Si基板的表面形成包括环氧树脂的再布线层而成的ESD保护器件。在再布线层的树脂层形成有与Si基板导通的布线电极。该专利文献1是CSP(ChipSizePackage：芯片尺寸封装)类型的器件，实现小型化。
专利文献1：国际公开2012/023394号小册子
在专利文献1那样的CSP类型的器件的情况下，为了器件的薄膜化，需要使布线电极以及层间连接导体较薄。然而，在这样的情况下，存在布线电极或者层间连接导体的一部分断裂的可能性。尤其由于布线电极以及层间连接导体的接合部分不连续，所以存在该接合部分的电极的厚度变薄，在接合部分断线的可能性。一般而言，再布线层的布线电极等被绝缘层(树脂层)覆盖。因此，即使布线电极或者层间连接导体断线，从外观也难以确认。这样的问题在专利文献1中不能够得到解决。
发明内容
因此，本发明的目的在于提供一种能够从外观确认布线电极或者层间连接导体的断裂的半导体装置。
本发明所涉及的半导体装置的特征在于，具备：半导体基板，在其上形成有功能元件；金属膜，其形成于上述半导体基板的上述功能元件形成面，并与上述功能元件导通；第一绝缘层，其形成于上述半导体基板的上述功能元件形成面；层间连接导体，其被设置于形成在上述金属膜所处的上述第一绝缘层的部分的接触孔，并与上述金属膜导通；布线电极，其以与上述半导体基板的上述功能元件形成面对置的方式形成于上述第一绝缘层，并与上述层间连接导体导通；外部电极，其在俯视时与上述层间连接导体不同的位置形成于上述布线电极上的一部分；以及第二绝缘层，在其上形成俯视时使上述外部电极的一部分露出的开口，其形成在上述第一绝缘层上，上述布线电极与上述层间连接导体的外周部连接，上述第二绝缘层是透光性树脂。
在该结构中，由于覆盖布线电极和层间连接导体的第二绝缘层是透光性树脂，所以能够从外部(第二绝缘层的上部)确认布线电极、层间连接导体、或者它们的接合部分。由此，能够确认半导体装置的电连接部的断线的有无，能够光学性地判定该半导体装置是否不良。
优选上述第二绝缘层是感光性树脂。
在该结构中，能够形成高精度的图案。
优选上述功能元件包括二极管。
在该结构中，能够可靠地利用二极管的功能。
优选上述功能元件是ESD保护电路，上述布线电极是ESD电流的电流通路。
在该结构中，通过使成为ESD电流的电流路径的布线电极以及层间连接导体的一部分或者全部的断线容易确认，能够避免静电放电时的钳位电压升高，能够作为ESD保护元件可靠地发挥功能。
优选上述第一绝缘层是透光性绝缘层。
在该结构中，在制造工序时容易确认被形成第一绝缘层的半导体基板、或者形成于该半导体基板的金属膜的断裂(破损)。
优选在上述半导体基板的上述功能元件形成面的相反面也具备树脂层。
在该结构中，能够抑制由第一以及第二绝缘层与半导体基板的热膨胀系数的差异引起的半导体基板的弯曲。
根据本发明，能够从外部(第二绝缘层的上部)确认布线电极、层间连接导体、或者它们的接合部分。由此，能够确认半导体装置的电连接部的断线的有无，能够光学性地判定该半导体装置是否不良。
附图说明
图1是实施方式所涉及的ESD保护器件的正面剖视图
图2是ESD保护器件的各层的俯视图
图3是表示形成于Si基板的ESD保护电路的平面结构的图
图4是ESD保护电路的电路图
图5A是表示有布线电极与层间连接导体的接合部分的断线的情况的图
图5B是表示没有布线电极与层间连接导体的接合部分的断线的情况的图
图6A是表示实施方式所涉及的ESD保护器件的连接例的图
图6B是表示实施方式所涉及的ESD保护器件的连接例的图
图7是用于说明实施方式所涉及的ESD保护器件的动作原理的图
图8是用于说明实施方式所涉及的ESD保护器件的动作原理的图
图9是表示ESD保护器件的制造工序的图
图10是表示实施方式所涉及的ESD保护器件的安装方式的图
图11是安装ESD保护器件的基板的俯视图
图12是安装ESD保护器件的基板的其它例子的俯视图
图13是表示安装ESD保护器件的其它基板的例子的图
具体实施方式
以下，以ESD保护器件为例对本发明所涉及的半导体装置进行说明。
图1是本实施方式所涉及的ESD保护器件1的正面剖视图。图2是ESD保护器件1的各层的俯视图。ESD保护器件1是CSP类型的器件，在构成了包括二极管以及齐纳二极管的ESD保护电路10A的Si基板10上形成有包括多层树脂层等的再布线层20。Si基板10相当于本发明所涉及的半导体基板，但本发明所涉及的半导体基板并不局限于Si基板，也可以是GaAs基板等。
图3是表示形成于Si基板10的ESD保护电路10A的平面结构的图，图4是ESD保护电路10A的电路图。
Si基板10是p+型基板，在其表面形成有n型外延层，在该外延层内形成有n阱、p阱。在n阱、p阱进一步形成有p型扩散层、n型扩散层。而且，由p+型基板、阱以及扩散层形成二极管以及齐纳二极管。
在本实施方式中，在Si基板10的表面形成有二极管D1a、D1b、D3a、D3b。而且，在Si基板10的厚度方向形成有二极管D2、D4以及齐纳二极管。这些各元件形成图4所示的电路。应予说明，在图4中，将二极管D1a、D1b作为一个二极管D1，将二极管D3a、D3b作为一个二极管D3。
形成的二极管D1、D2正向一致地串联连接，二极管D3、D4正向一致地串联连接。另外，串联连接的二极管D1、D2以及二极管D3、D4分别正向一致地与齐纳二极管Dz并联连接。并且，齐纳二极管Dz介于二极管D1、D4的形成位置之间以及二极管D2、D3的形成位置之间。形成的二极管D1a、D1b与二极管D2的连接点成为ESD保护电路10A的第一输入输出端，与形成于Si基板10的Al焊盘(以下称为焊盘。)P1连接。另外，形成的二极管D3a、D3b与二极管D4的连接点成为ESD保护电路10A的第二输入输出端，与形成于Si基板10的Al焊盘(以下称为焊盘。)P2连接。焊盘P1、P2相当于本发明所涉及的金属膜。
形成于Si基板10的表层的再布线层20包括以覆盖焊盘P1、P2的周边部的一部分的方式形成于Si基板10的表面(功能元件形成面)的SiN或者SiO2等保护膜21、以及覆盖保护膜21以及焊盘P1、P2的树脂层22。保护膜21通过溅射而形成，树脂层22通过环氧类(或者聚酰亚胺类)阻焊剂(solderresist)的旋涂而形成。在树脂层22形成有使焊盘P1、P2的一部分露出的开口(接触孔)22A、22B(参照图2)。该树脂层22是透光性的绝缘层，但如下述那样，为了抑制朝向ESD保护电路10A的光的入射，也可以是非透过性的绝缘层。
在该开口22A、22B以及该开口22A、22B的周边区域形成有Ti/Cu/Ti电极23、24。Ti/Cu/Ti电极23、24由与Si基板10的表面对置的平面部分的电极(以下称为布线电极231、241。)和形成于树脂层22的开口22A、22B的电极(以下称为层间连接导体232、242。)形成。层间连接导体232、242在制造工序时在中央部产生凹陷。布线电极231、241在该凹陷的周围部分与层间连接导体232、242连接。而且，布线电极231、241经由层间连接导体232、242与焊盘P1、P2导通。
在Ti/Cu/Ti电极23、24的布线电极231、241形成有由Au/Ni构成的外部电极25A、25B。对形成外部电极25A、25B的布线电极231、241的部分进行蚀刻而使Cu露出，外部电极25A、25B是对露出的Cu部分进行电镀而形成的。该外部电极25A、25B是ESD保护器件1的输入输出端子用的端子电极。
再布线层20包括进一步形成于树脂层22的树脂层26。树脂层26是透光性树脂，例如是能够确保高绝缘性的感光性环氧树脂(感光性树脂)。在该树脂层26形成有开口(通孔)26A、26B。开口26A、26B使外部电极25A、25B的一部分露出。
由于树脂层26是透光性树脂，所以例如能够从树脂层26的上方照射红外线来确认Ti/Cu/Ti电极23、24的布线电极231、241或者层间连接导体232、242尤其是它们的接合部分的断线的有无。通过确认断线的有无，能够辨别ESD保护器件1的良或不良。
图5A是表示有布线电极231与层间连接导体232的接合部分的断线的情况的图，图5B是表示没有布线电极231与层间连接导体232的接合部分的断线的情况的图。在图5A以及图5B中示出Ti/Cu/Ti电极23的主视图以及俯视图。应予说明，以下，在图5A以及图5B表现布线电极231和层间连接导体232进行说明，但也能够同样地说明布线电极241和层间连接导体242。
Ti/Cu/Ti电极23是在通过溅射而成膜后被湿式蚀刻而形成的。由于该制造工序，在层间连接导体232的中央部形成凹陷232A。而且，在欲使Ti/Cu/Ti电极23更薄的情况下，与焊盘P1连接的层间连接导体232的下部(焊盘P1侧)变厚，上部(布线电极231侧)变薄。因此，由于层间连接导体232的上部变薄，所以存在布线电极231与层间连接导体232的接合部分断线的情况。如图5A所示，在接合部分产生断线部232B。另一方面，在布线电极241与层间连接导体232的接合部分未断线的情况下，如图5B所示，在接合部分不产生断线部232B。
像这样，由于树脂层26是透光性树脂，所以容易从外观确认图5A所示的断线部232B的有无，能够辨别ESD保护器件1的良或不良。
返回至图1，在与形成有再布线层20的面相反的一侧的Si基板10的背面进一步形成有树脂层27。树脂层27通过环氧类(或者聚酰亚胺类)阻焊剂的旋涂而形成。通过在Si基板10的背面形成树脂层27，能够抑制由Si基板10和再布线层20的环氧树脂的热膨胀系数的差异引起的Si基板10的弯曲。
应予说明，在本实施方式中，示出了在Si基板10形成齐纳二极管Dz等来构成ESD保护电路10A的例子，但例如也可以将PNP型半导体、或者NPN型半导体形成于Si基板10，构成对其进行了使用的电路。
以下，对本实施方式所涉及的ESD保护器件的连接例以及动作原理进行说明。
图6A以及图6B是表示本实施方式所涉及的ESD保护器件1的连接例的图。ESD保护器件1被搭载于电子设备。作为电子设备的例子，能够列举笔记本PC、平板型终端装置、移动电话机、数码相机、便携式音乐播放器等。
在图6A中示出将ESD保护器件1连接在信号线与GND之间的例子，其中，信号线对I/O端口100和应保护的IC101进行连接。I/O端口100例如是连接天线的端口。本实施方式所涉及的ESD保护器件1是双向型的，第一输入输出端以及第二输入输出端的任意一端都可以是输入侧。例如在将第一输入输出端作为输入侧的情况下，在信号线连接第一输入输出端，第二输入输出端与GND连接。
若被从信号线施加超过ESD保护器件1的齐纳二极管Dz的齐纳电压的浪涌电压，则浪涌电流(ESD电流)被从ESD保护器件1放电至地线。能够确认ESD保护器件1的作为浪涌电流的电流路径的Ti/Cu/Ti电极23、24的断线的有无。因此，在假设Ti/Cu/Ti电极23、24断线的情况下，浪涌电流不流向ESD保护器件1，ESD保护器件1不正常地发挥功能。在本实施方式中，由于容易确认Ti/Cu/Ti电极23、24的断线的有无，能够识别ESD保护器件1的不良，所以ESD保护器件1能够可靠地将浪涌电流放电至地线。
在图6A中示出将ESD保护器件1连接在信号线与GND线之间的例子，其中，信号线对连接器102和IC101进行连接。该例的信号线例如是高速传输线路(差动传输线路)，在多个信号线的每一个信号线与GND线之间连接有ESD保护器件1。
图7以及图8是用于说明本实施方式所涉及的ESD保护器件1的动作原理的图。ESD保护器件1将外部电极25A、25B作为第一输入输出端以及第二输入输出端，ESD保护器件1连接在信号线与GND线之间。该信号线是与从静电放电的电压来应予保护的IC(未图示)的输入输出端子相连的线。本实施方式所涉及的ESD保护器件是双向型的，第一输入输出端以及第二输入输出端的任意一端都可以是输入侧。例如在将第一输入输出端作为输入侧的情况下，在信号线连接第一输入输出端，第二输入输出端与GND线连接。
图7是用于说明电流从与第一输入输出端(外部电极23A)相连的焊盘P1流向与第二输入输出端(外部电极23B)相连的焊盘P2的情况的图。若被施加超过齐纳二极管Dz的齐纳电压的浪涌电压，则如图中虚线所示那样，从第一输入端进入的浪涌电流从焊盘P1流经二极管D1、齐纳二极管Dz以及二极管D4的路径，并从焊盘P2放电至地线。
图8是用于说明电流从与第二输入输出端(外部电极23B)相连的焊盘P2流向与第一输入输出端(外部电极23A)相连的焊盘P1的情况的图。在该情况下，如图中虚线所示那样，从第二输入端进入的浪涌电流从焊盘P2流经二极管D3、齐纳二极管Dz以及二极管D2的路径，并从焊盘P1朝向放电至地线。
以下，对ESD保护器件1的制造工序进行说明。图9是表示ESD保护器件1的制造工序的图。通过以下的工序来制造ESD保护器件1。
(A)首先，在形成了ESD保护电路10A的Si基板10上通过光刻法形成与ESD保护电路10A导通的焊盘P1、P2。另外，在基板表面溅射保护膜21，并通过蚀刻来形成开口21A、21B。
应予说明，通过使焊盘P1、P2的面积减小，能够使形成在焊盘P1、P2与对置的基板(ESD保护电路10A)之间的寄生电容减小。通过使该寄生电容减小，能够抑制阻抗的偏差，其结果，能够减少信号线中的损失。
(B)接下来，在Si基板10上通过环氧类阻焊剂的旋涂来形成树脂层22，之后形成开口22A、22B。应予说明，与树脂层26相同，该树脂层22也可以为透光性树脂。在该情况下，能够在制造中途从树脂层22的上方确认形成有树脂层22的Si基板10、或者焊盘P1、P2的破损。
(C)在树脂层22的表面通过溅射以约0.1μm/1.0μm/0.1μm的厚度成膜Ti/Cu/Ti后进行湿式蚀刻来形成Ti/Cu/Ti电极23、24。
(D)对Ti/Cu/Ti电极23、24的表面的一部分进行蚀刻，使Cu露出，并在该露出的Cu部分通过电解电镀(电镀)以约0.1μm/3.0μm的厚度成膜Au/Ni的外部电极25A、25B。对于该外部电极25A、25B而言，仅对露出的Cu表面选择性电镀。由于通过选择性电镀来成膜外部电极25A、25B，不形成抗蚀剂膜，另外无需掩蔽，所以制造变得容易。
(E)之后，在树脂层22的表面以及Si基板10的背面通过透光性的环氧类阻焊剂的旋涂来形成树脂层26、27。在树脂层26形成开口26A、26B。
在以上说明的实施方式中，树脂层26是透光性树脂，但在以往，为了确保机械强度，遮挡朝向ESD保护电路10A的光的入射，需要保护ESD保护器件的表面，所以一般使树脂层26为黑色的掺入填充物的环氧树脂。若半导体被入射光，则由于光电效应而生成载流子。因此，若向ESD保护电路10A入射光，则存在生成的载流子导致ESD保护电路10A的漏电流增大的可能性。
但是，在使用掺入填充物的环氧树脂的情况下，在形成了掺入填充物的环氧树脂之后，为了露出电极，需要对掺入填充物的环氧树脂进行研磨。因此，通过使树脂层26为无填充物的透光性树脂，无需研磨，制造变得容易。另外，通过为以下说明的安装方式，能够防止光的入射。
图10是表示实施方式所涉及的ESD保护器件1的安装方式的图。图11是安装ESD保护器件1的基板50的俯视图。
将ESD保护器件1以开口26A、26B成为基板50侧的方式安装于基板50。欲安装ESD保护器件1的基板50在表面拉开间隙地形成有布线图案51、52。若将ESD保护器件1安装于基板50，则在布线图案51通过焊料45A连接外部电极25A，在布线图案52通过焊料45B连接外部电极25B。在该例子中，布线图案52与地线连接。即，流向ESD保护电路10A的电流路径为图7所示的虚线箭头。
如图11所示，在基板50的表面且在布线图案51、52之间设置有保护层(resist)53。该保护层53是不易反射光的颜色，例如是黑色。布线图案51、52以及保护层53被设置在与ESD保护器件1的ESD保护电路10A对置的位置，防止朝向ESD保护电路10A的光的入射。
在光入射至ESD保护电路10A的情况下，在图7所示的电路图中，电流从反向偏压作用的二极管D2、D3的阴极流向阳极，另外，电流从齐纳二极管Dz的阳极流向阴极。具体而言，由于在构成二极管D2的区域中的p+型基板与n型外延层的边界面、构成齐纳二极管Dz的区域中的p阱与n型扩散层的边界面、以及构成二极管D3的区域中的n阱与p型扩散层的边界面分别产生载流子而流过反向电流(漏电流)。
因此，通过在基板50设置保护层53(resist)或者底部填充物等绝缘性的树脂，能够防止由基板50反射的光、或者来自基板50的背面侧的光入射至ESD保护电路10A。由此，能够防止上述的漏电流流向二极管D2、D3以及齐纳二极管Dz的问题。应予说明，保护层53有色即可，但优选是黑色的保护层。
图12是安装ESD保护器件1的基板50的其它例子的俯视图。在该例中，在基板50的表面以与安装于基板50的ESD保护器件1整体对置的方式设置有保护层54或者底部填充物等绝缘性的树脂。保护层54是不易反射光的颜色，例如是黑色。在该情况下，能够防止从相对于基板50的表面倾斜的方向入射的光，并能够抑制由载流子生成引起的ESD保护电路10A的漏电流增大。
图13是表示安装ESD保护器件1的其它基板50的例子的图。在该例中，基板50在内层具有反射防止电极55。反射防止电极55设置在与ESD保护器件1的ESD保护电路10A对置的位置。而且，反射防止电极55与布线图案51、52一起设置在与ESD保护器件1的ESD保护电路10A对置的位置，防止光反射而入射至ESD保护电路10A。
反射防止电极55可以设置在基板50的内层，也可以设置在基板50的背面。另外，反射防止电极55也可以利用基板50的地线电极等。并且，也可以在基板50设置该反射防止电极55、和在图11或者图12中说明的保护层53、54的双方。
符号说明：1…ESD保护器件；10…Si基板；10A…ESD保护电路；20…再布线层；21…保护膜；23、24…Ti/Cu/Ti电极；22…树脂层(第一绝缘层)；26…树脂层(第二绝缘层)；22A、22B…开口；25A、25B…外部电极；27…树脂层；26A、26B…开口；231、241…布线电极；232、242…层间连接导体；232A…凹陷；232B…断线部；D1、D2、D3、D4…二极管(功能元件)；Dz…齐纳二极管(功能元件)；P1、P2…焊盘(金属膜)。
Claims (13)
1.一种半导体装置，其具备：
半导体基板，在其上形成有功能元件；
金属膜，其形成于所述半导体基板的所述功能元件形成面，并与所述功能元件导通；
第一绝缘层，其形成于所述半导体基板的所述功能元件形成面；
接触孔，其形成于所述金属膜所处的所述第一绝缘层的部分；
布线电极以及层间连接导体，它们在所述接触孔的内壁以及所述第一绝缘层的表面连续地形成；
外部电极，其在俯视时与所述接触孔不同的位置形成于所述布线电极上的一部分；以及
第二绝缘层，在其上形成有俯视时使所述外部电极的一部分露出的开口，且该第二绝缘层形成在所述第一绝缘层上，
所述第二绝缘层的一部分挤进所述接触孔内，并且所述第二绝缘层是透光性树脂。
2.根据权利要求1所述的半导体装置，其特征在于，
所述第二绝缘层是感光性树脂。
3.根据权利要求1所述的半导体装置，其特征在于，
所述功能元件包括二极管。
4.根据权利要求2所述的半导体装置，其特征在于，
所述功能元件包括二极管。
5.根据权利要求1～4中任意一项所述的半导体装置，其特征在于，
所述功能元件是ESD保护电路，所述布线电极是ESD电流的电流通路。
6.根据权利要求1～4中任意一项所述的半导体装置，其特征在于，
所述第一绝缘层是透光性绝缘层。
7.根据权利要求5所述的半导体装置，其特征在于，
所述第一绝缘层是透光性绝缘层。
8.根据权利要求1～4、7中任意一项所述的半导体装置，其特征在于，
具备形成于所述半导体基板的所述功能元件形成面的相反面的树脂层。
9.根据权利要求5所述的半导体装置，其特征在于，
具备形成于所述半导体基板的所述功能元件形成面的相反面的树脂层。
10.根据权利要求6所述的半导体装置，其特征在于，
具备形成于所述半导体基板的所述功能元件形成面的相反面的树脂层。
11.一种安装构造，
是将权利要求1的半导体装置安装于基板而形成的安装构造，
在所述第二绝缘层与所述基板之间填充有绝缘性的树脂。
12.根据权利要求11所述的安装构造，
所述绝缘性的树脂是有色的。
13.根据权利要求11或12所述的安装构造，
在所述基板中的所述半导体装置对置的位置具有反射防止电极。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013-115674 | 2013-05-31 | ||
| JP2013115674 | 2013-05-31 | ||
| JP2013-221690 | 2013-10-25 | ||
| JP2013221690 | 2013-10-25 | ||
| PCT/JP2014/060244 WO2014192430A1 (ja) | 2013-05-31 | 2014-04-09 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN205282460U true CN205282460U (zh) | 2016-06-01 |
Family
ID=51988469
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201490000302.2U Expired - Lifetime CN205282460U (zh) | 2013-05-31 | 2014-04-09 | 半导体装置及安装构造 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN205282460U (zh) |
| WO (1) | WO2014192430A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108268165A (zh) * | 2017-01-03 | 2018-07-10 | 群创光电股份有限公司 | 触控显示装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05230274A (ja) * | 1992-02-21 | 1993-09-07 | Fujitsu Ltd | 多層基板用感光性樹脂組成物 |
| JP3132485B2 (ja) * | 1998-09-28 | 2001-02-05 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| JP2000349197A (ja) * | 1999-06-09 | 2000-12-15 | Matsushita Electric Ind Co Ltd | 半導体ウェハ封止基板 |
| JP2002270720A (ja) * | 2001-03-09 | 2002-09-20 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP4939002B2 (ja) * | 2005-06-29 | 2012-05-23 | ローム株式会社 | 半導体装置および半導体装置集合体 |
| JP5301231B2 (ja) * | 2008-09-30 | 2013-09-25 | 株式会社テラミクロス | 半導体装置 |
-
2014
- 2014-04-09 CN CN201490000302.2U patent/CN205282460U/zh not_active Expired - Lifetime
- 2014-04-09 WO PCT/JP2014/060244 patent/WO2014192430A1/ja active Application Filing
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108268165A (zh) * | 2017-01-03 | 2018-07-10 | 群创光电股份有限公司 | 触控显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2014192430A1 (ja) | 2014-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111816118B (zh) | 显示面板及显示装置 | |
| US9824955B2 (en) | Semiconductor device | |
| CN104868030B (zh) | 发光器件 | |
| US9633989B2 (en) | ESD protection device | |
| US9704799B2 (en) | Semiconductor device | |
| CN205452284U (zh) | Esd保护器件 | |
| US8247841B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| CN111433906A (zh) | 一种内部电源焊盘间距更小的半导体封装 | |
| JP2014026993A (ja) | セラミック基板と発光ダイオードモジュール | |
| EP3751606A1 (en) | Electronic device | |
| CN205282460U (zh) | 半导体装置及安装构造 | |
| US20230377918A1 (en) | Fan-out package structure and fan-out packaging method | |
| US9881892B2 (en) | Integrated circuit device | |
| JP2014167987A (ja) | 半導体装置 | |
| US9041201B2 (en) | Integrated circuit device | |
| CN205282447U (zh) | 半导体装置 | |
| KR100658936B1 (ko) | 발광소자 패키지 및 그 제조방법 | |
| JP6098230B2 (ja) | 半導体装置 | |
| US20210273034A1 (en) | Electronic device | |
| CN100508179C (zh) | 内连线结构 | |
| TW202218210A (zh) | 透光顯示模組的製造方法 | |
| CN114447012A (zh) | 透光显示模块的制造方法 | |
| US7557455B1 (en) | System and apparatus that reduce corrosion of an integrated circuit through its bond pads | |
| CN117936484A (zh) | 电子装置及其制造方法 | |
| CN115148760A (zh) | 显示面板，显示装置，和用于制造显示面板的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term |
Granted publication date: 20160601 |
|
| CX01 | Expiry of patent term |