CN117936484A - 电子装置及其制造方法 - Google Patents

电子装置及其制造方法 Download PDF

Info

Publication number
CN117936484A
CN117936484A CN202211255346.7A CN202211255346A CN117936484A CN 117936484 A CN117936484 A CN 117936484A CN 202211255346 A CN202211255346 A CN 202211255346A CN 117936484 A CN117936484 A CN 117936484A
Authority
CN
China
Prior art keywords
layer
conductive
electronic device
conductive bump
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211255346.7A
Other languages
English (en)
Inventor
高克毅
黄进明
叶恒伸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innolux Corp
Original Assignee
Innolux Display Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innolux Display Corp filed Critical Innolux Display Corp
Priority to CN202211255346.7A priority Critical patent/CN117936484A/zh
Priority to US18/076,374 priority patent/US20240128184A1/en
Publication of CN117936484A publication Critical patent/CN117936484A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本揭露提供一种电子装置及其制造方法。电子装置包括重布线层、电子单元以及导电凸块。重布线层包括第一晶种层、第一导电层以及第一绝缘层。第一导电层设置于第一晶种层上，第一绝缘层设置于第一导电层上，且第一绝缘层的开口暴露至少部分第一导电层。电子单元电性连接至重布线层。导电凸块设置于第一导电层与电子单元之间且对应设置于开口中。电子单元通过导电凸块电性连接至重布线层。导电凸块直接接触第一导电层。本揭露实施例的电子装置及其制造方法可提高可靠度。

Description

电子装置及其制造方法
技术领域
本揭露涉及一种电子装置及其制造方法，尤其涉及一种提升可靠度的电子装置及其制造方法。
背景技术
电子装置或拼接电子装置已广泛地应用于通讯、显示、车用、高速运算、电源管理器或航空等不同领域中。随电子装置蓬勃发展，电子装置朝向轻薄化开发，因此对于电子装置的可靠度或质量要求越高。
发明内容
本揭露是提供一种电子装置及其制造方法，其可提升电子装置可靠度，例如可降低信号传输的损耗或可提升传输质量。
根据本揭露的实施例，电子装置包括重布线层、电子单元以及导电凸块。重布线层包括第一晶种层、第一导电层以及第一绝缘层。第一导电层设置于第一晶种层上，第一绝缘层设置于第一导电层上，且第一绝缘层的开口暴露至少部分第一导电层。电子单元电性连接至重布线层。导电凸块设置于第一导电层与电子单元之间且对应设置于开口中。电子单元通过导电凸块电性连接至重布线层。导电凸块直接接触第一导电层。
根据本揭露的实施例，电子装置的制造方法包括以下步骤：形成重布线层，其中重布线层包括第一导电层；形成导电凸块；以及配置电子单元，以使导电凸块设置于电子单元与第一导电层之间，并使电子单元通过导电凸块电性连接至重布线层。其中，导电凸块直接接触第一导电层。
附图说明
包括附图以便进一步理解本揭露，且附图并入本说明书中并构成本说明书的一部分。附图说明本揭露的实施例，并与描述一起用于解释本揭露的原理。
图1A为本揭露一实施例的电子装置的上视示意图；
图1B为图1A的电子装置沿剖面线I-I’的剖面示意图；
图2A至图2E为本揭露一实施例的电子装置的制造方法的剖面示意图；
图3为本揭露另一实施例的电子装置的制造方法的剖面示意图；
图4为本揭露另一实施例的电子装置的剖面示意图；
图5为本揭露另一实施例的电子装置的剖面示意图。
附图标号说明
100、100a、100b、100c：电子装置；
110：重布线层；
111：第一导电层；
1111、1123、1142、131：上表面；
1112、123、133：侧表面；
1115：弧形边缘；
112、112b、112c：绝缘层；
1121、1122、1141、141、O2、O3：开口；
113：另一导电凸块；
113a、113b：凸块；
114：绝缘层；
1143：下表面；
115：第一晶种层；
1151、1161：第一层；
1152、1162：第二层；
116：晶种层；
120：电子单元；
121：第一表面；
122：第二表面；
125：接垫；
130：导电凸块；
140：绝缘层；
150、155：导电件；
160：底胶；
170：保护层；
D：距离；
E1：边缘；
PR2：第二光致抗蚀剂；
PR3：第三光致抗蚀剂；
S：基板；
T1、T2：厚度；
W1、W2、W3：宽度；
X：方向；
Z：法线方向。
具体实施方式
通过参考以下的详细描述并同时结合附图可以理解本揭露，须注意的是，为了使读者能容易了解及为了附图的简洁，本揭露中的多张附图只绘出电子装置的一部分，且附图中的特定元件并非依照实际比例绘图。此外，图中各元件的数量及尺寸仅作为示意，并非用来限制本揭露的范围。
在下文说明书与权利要求中，“含有”与“包括”等词为开放式词语，因此其应被解释为“含有但不限定为…”之意。
应了解到，当元件或膜层被称为在另一个元件或膜层“上”或“连接到”另一个元件或膜层时，它可以直接在此另一元件或膜层上或直接连接到此另一元件或层，或者两者之间存在有插入的元件或膜层(非直接情况)。相反地，当元件被称为“直接”在另一个元件或膜层“上”或“直接连接到”另一个元件或膜层时，两者之间不存在有插入的元件或膜层。
虽然术语“第一”、“第二”、“第三”…可用以描述多种组成元件，但组成元件并不以此术语为限。此术语仅用于区别说明书内单一组成元件与其他组成元件。权利要求中可不使用相同术语，而依照权利要求中元件宣告的顺序以第一、第二、第三…取代。因此，在下文说明书中，第一组成元件在权利要求中可能为第二组成元件。
于文中，“约”、“大约”、“实质上”、“大致上”的用语通常表示在一给定值或范围的10％内、或5％内、或3％之内、或2％之内、或1％之内、或0.5％之内。在此给定的数量为大约的数量，亦即在没有特定说明“约”、“大约”、“实质上”、“大致上”的情况下，仍可隐含“约”、“大约”、“实质上”、“大致上”的含义。
在本揭露一些实施例中，关于接合、连接的用语例如“连接”、“互连”等，除非特别定义，否则可指两个结构是直接接触，或者亦可指两个结构并非直接接触，其中有其它结构设于此两个结构之间。且此关于接合、连接之用语亦可包括两个结构都可移动，或者两个结构都固定的情况。此外，用语“耦接”包含任何直接及间接的电性连接手段。
在本揭露一些实施例中，可使用光学显微镜(optical microscopy，OM)、扫描式电子显微镜(scanning electron microscope，SEM)、薄膜厚度轮廓测量仪(α-step)、椭圆测厚仪、或其他合适的方式测量各元件的面积、宽度、厚度或高度、或元件之间的距离或间距。详细而言，根据一些实施例，可使用扫描式电子显微镜取得包括欲测量的元件的剖面结构图像，并测量各元件的面积、宽度、厚度或高度、或元件之间的距离或间距。
本揭露的电子装置可包括显示设备、发光装置、太阳能电池、天线装置、感测装置、车用装置或拼接装置，但不以此为限。电子装置可为可弯折或可挠式电子装置。电子装置可例如包括液晶(liquid crystal)发光二极管；发光二极管可例如包括有机发光二极管(organic light emitting diode，OLED)、次毫米发光二极管(mini LED)、微发光二极管(micro LED)或量子点发光二极管(quantum dot，QD，可例如为QLED、QDLED)，荧光(fluorescence)、磷光(phosphor)或其他适合的材且其材料可任意排列组合，但不以此为限。天线装置可例如是液晶天线，但不以此为限。拼接装置可例如是显示器拼接装置或天线拼接装置，但不以此为限。需注意的是，电子装置可为前述的任意排列组合，但不以此为限。下文将以电子装置说明本揭露内容，但本揭露不以此为限。
须知悉的是，以下所举实施例可以在不脱离本揭露的精神下，可将数个不同实施例中的特征进行替换、重组、混合以完成其他实施例。各实施例间特征只要不违背发明精神或相冲突，均可任意混合搭配使用。
现将详细地参考本揭露的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。
图1A为本揭露一实施例的电子装置的上视示意图。图1B为图1A的电子装置沿剖面线I-I’的剖面示意图。为了附图清楚及方便说明，图1A省略示出电子装置100中的若干元件。
请先参照图1A与图1B，本实施例的电子装置100包括重布线层110、电子单元120以及导电凸块130，但不限于此。具体来说，在本实施例中，重布线层110包括第一导电层111、绝缘层112、另一导电凸块113、绝缘层114以及第一晶种层115，但不限于此。其中，另一导电凸块113、绝缘层114、第一导电层111以及绝缘层112可沿着电子装置100的法线方向Z交错堆栈。第一导电层111为重布线层110中最邻近电子单元120的导电层，但不限于此。
另一导电凸块113可包括凸块113a与凸块113b。在电子装置100的上视图(如图1A所示)中，凸块113a邻近电子单元120的边缘E1，且凸块113b比凸块113a远离电子单元120的边缘E1。另一导电凸块113可以为单层结构或多层结构，另一导电凸块113的材料可包括铜、钛、铬、铝、金、镍、锡、银、前述金属合金、其他合适的导电材料或前述的组合，但不限于此。在本实施例中，另一导电凸块113的用途类似凸块金属(under-bump metallization，UBM)，以用于连接至第一外部元件(例如印刷电路板(printed circuit board，PCB))并传递信号，但不限于此。根据一些实施例，第一外部元件可例如为驱动电路、电阻、电容、电感、天线或其他合适的元件，但不限于此。
请继续参照图1B，凸块113a具有宽度W1，且凸块113b具有宽度W2。其中，宽度W1例如是凸块113a沿着方向X进行测量到的宽度，且宽度W2例如是凸块113b沿着方向X进行测量到的宽度。方向X与法线方向Z分别为不同的方向，方向X大致上垂直于法线方向Z，且方向X可视为是图1B的水平方向。在本实施例中，宽度W1可以大于宽度W2，但不限于此。根据一些实施例，宽度W1可以等于宽度W2，但不限于此。通过在对应于电子单元120的边缘E1的不同位置设计出不同宽度的凸块，可例如是有减缓电子装置的应力，进而提升可靠度的效果。
绝缘层114设置于另一导电凸块113上。绝缘层114具有开口1141，且开口1141暴露出部分的另一导电凸块113。绝缘层114具有彼此相对的上表面1142与下表面1143。绝缘层114可以为单层结构或多层结构，且绝缘层114的材料可包括感光型聚酰亚胺(photosensitive polyimide，PSPI)、味之素积层膜(ajinomoto build-up layer，ABF)、其他合适的绝缘材料或前述的组合，但不限于此。
第一晶种层115设置于绝缘层114的上表面1142上以及开口1141内。第一晶种层115可暴露出部分的绝缘层114。第一晶种层115可以为单层或多层的金属层，且第一晶种层115的材料可包括钛、铜、铝、镍、氧化铟锡(Indium-Tin Oxide，ITO)、其他合适的导电材料或前述的组合，但不限于此。在一些实施例中，第一晶种层115可视为是晶种层(seedlayer)，可通过合适的制程形成导电凸块于晶种层上，例如可通过电镀，但不限于此。
第一导电层111设置于第一晶种层115上以及开口1141内，以使第一晶种层115可位于第一导电层111与另一导电凸块113之间，并使第一导电层111可通过第一晶种层115电性连接至另一导电凸块113。第一导电层111可以为单层结构或多层结构，第一导电层111的材料可包括铜、钛、铬、铝、金、镍、锡、银前述金属合金、其他合适的导电材料或前述的组合，但不限于此。
第一导电层111具有上表面1111与侧表面1112。上表面1111为第一导电层111背向第一晶种层115的表面。侧表面1112连接上表面1111。在本实施例中，第一导电层111可具有弧形边缘1115。其中，弧形边缘1115位于第一导电层111的上表面1111与侧表面1112的连接处，且弧形边缘1115的设计可以减少绝缘层112发生破裂的问题，进而提升电子装置可靠度或传输质量。根据一些实施例，第一导电层111具有上表面1111，其中上表面1111可具有凹陷或弧形，但不限于此。
第一导电层111具有厚度T1，且厚度T1例如是第一导电层111沿着电子装置100的法线方向Z进行测量到的厚度。
绝缘层112设置于第一导电层111上。绝缘层112可覆盖部分的绝缘层114与部分的第一导电层111。绝缘层112具有开口1121与开口1122，且开口1121与开口1122暴露出部分的第一导电层111。开口1121可在电子装置100的法线方向Z上重叠于绝缘层114的开口1141，且开口1122可在电子装置100的法线方向Z上不重叠于绝缘层114的开口1141。绝缘层112更具有上表面1123，且上表面1123可以为绝缘层112背向绝缘层114的表面。绝缘层112可以为单层结构或多层结构，且绝缘层112的材料可包括感光型聚酰亚胺、味之素积层膜、其他合适的绝缘材料或前述的组合，但不限于此。通过开口1121可在电子装置100的法线方向Z上重叠于绝缘层114的开口1141的设计，可提升信号传递效率或降低噪声。通过开口1121可在电子装置100的法线方向Z上不重叠于绝缘层114的开口1141的设计，可增加散热路径。
导电凸块130设置于绝缘层112上、开口1121内以及开口1122内，以使第一导电层111可设置于导电凸块130与另一导电凸块113之间，并使导电凸块130可设置于电子单元120与第一导电层111之间。导电凸块130可在电子装置100的法线方向Z上不重叠于电子单元120的侧表面123。导电凸块130可直接接触第一导电层111。在本实施例中，导电凸块130可与第一导电层111具有相同的材料，故于此不再赘述。在本实施例中，导电凸块130的轮廓形状可例如是矩形，但不限于此，在一些实施例中，导电凸块的轮廓形状也可以为梯形。
导电凸块130具有厚度T2，且厚度T2例如是导电凸块130沿着电子装置100的法线方向Z进行测量到的厚度。在本实施例中，导电凸块130的厚度T2可以大于或等于第一导电层111的厚度T1(即，T1≤T2)，但不限于此。
导电凸块130具有宽度W3，且宽度W3例如是导电凸块130沿着沿着方向X进行测量到的宽度。在本实施例中，宽度W3与宽度W1的比值可小于或等于宽度W3与宽度W2的比值(即，W3/W1≤W3/W2)，但不限于此。
导电凸块130具有上表面131与侧表面133。上表面131可以为导电凸块130背向第一导电层111的表面，且侧表面133连接上表面131。在本实施例中，导电凸块130的上表面131可在电子装置100的法线方向Z上高于重布线层110的绝缘层112的上表面1123，且部分的侧表面133可被绝缘层112暴露出来，但不限于此。导电凸块130的上表面131与绝缘层112的上表面1123之间具有距离D，且距离D例如是导电凸块130的上表面131与绝缘层112的上表面1123之间沿着电子装置100的法线方向Z进行测量到的距离。在本实施例中，距离D与厚度T2的比值可大于0且小于或等于0.3(即，0<D/T2≤0.3)，通过上述设计有助于后续元件对位精准度，但不限于此。根据本揭露所指导电凸块130的上表面131例如可视为电子装置成品时导电凸块130的上表面131。
在本实施例中，导电凸块130的用途类似凸块金属，以用于连接至第二外部元件(例如电子单元120)并传递信号，但不限于此。
电子单元120设置于重布线层110与导电凸块130上，电子单元120可电性连接至重布线层110。在本实施例中，电子单元120可例如是通过导电凸块130电性连接至重布线层110。电子单元120具有第一表面121、第二表面122以及侧表面123。第一表面121面向重布线层110，第一表面121与第二表面122彼此相对，且侧表面123连接第一表面121与第二表面122。电子单元120包括接垫125，且接垫125设置于第一表面121上。接垫125的材料可包括铝、钛、铜、钼、锡、银、其他合适的导电材料或前述的组合，但不限于此。在本实施例中，电子单元120可包括芯片(例如是已知良好裸晶(known good die，KGD))、二极管、天线单元、传感器、半导体相关制程的结构、或设置在基板(例如是聚酰亚胺、玻璃、硅基底或其他合适的基板材料)上的半导体相关制程的结构，但不限于此。
在本实施例中，电子装置100还包括绝缘层140、导电件150、底胶(underfill)160、保护层170以及导电件155。
绝缘层140设置于电子单元120的第一表面121上。绝缘层140具有开口141，且开口141暴露出接垫125。绝缘层140可以为单层结构或多层结构，且绝缘层140的材料可包括氧化硅、氮化硅、其他合适的无机材料或前述的组合，但不限于此。
导电件150设置于导电凸块130上以及开口141内，以使导电件150可位于电子单元120与导电凸块130之间。导电件150可电性连接接垫125与导电凸块130。在本实施例中，导电件150可以为锡球，且导电件150的材料可包括锡银(SnAg)、锡、银、镍、金、铜、导电胶或其合适的导电金属，但不限于此。举例而言，重布线层110通过导电凸块130、导电件150与电子单元120电性连接，其中由于导电凸块130与导电件150可经过固溶反应来提升元件间的接着能力，因而使得导电凸块130的厚度T2可以大于或等于第一导电层111的厚度T1。
底胶160设置于电子单元120与导电凸块130之间，且设置于绝缘层140与绝缘层112之间。其中，底胶160可覆盖导电凸块130。
保护层170设置于电子单元120的第二表面122上。保护层170可覆盖电子单元120的第二表面122与侧表面123，以围绕电子单元120。保护层170可覆盖绝缘层140的侧表面与底胶160的侧表面。保护层170的材料可包括环氧树脂模塑料(epoxy molding compound，EMC)、其他合适的保护材料或前述的组合，但不限于此。
导电件155设置于绝缘层114的下表面1143上。导电件155可电性连接至另一导电凸块113。在本实施例中，导电件155可以为锡球，且导电件155的材料可与导电件150的材料相同，故于此不再赘述。
在本实施例中，第一外部元件(例如印刷电路板)可通过与第二外部元件(例如电子单元120)之间的信号传输可通过另一导电凸块113、第一晶种层115、第一导电层111以及导电凸块130。
在本实施例中，由于导电凸块130可直接接触第一导电层111且导电凸块130可与第一导电层111具有相同的材料，因此，相较一般在第一导电层与导电凸块之间还需设置有其他不同材料的导电层(例如晶种层)，本实施例中的电子装置100可具有降低信号传输的损耗或可提升传输质量的效果。所述其他不同材料的导电层可例如是晶种层，但不限于此。其中，所述其他不同材料的导电层可视为是第一导电层与导电凸块之间的电阻，因而使得所述其他不同材料的导电层的设置会增加第一导电层与导电凸块之间的信号传输的损耗，进而降低传输质量。
虽然本实施例的重布线层110包括3层金属层(即，第一导电层111、另一导电凸块113以及第一晶种层115)以及2层绝缘层(即，绝缘层112与绝缘层114)，但本揭露并不对重布线层中的金属层与绝缘层的数量加以限制。在一些实施例中，重布线层还可包括一层或多层的其他金属层以及其他绝缘层。
在本实施例中，由于重布线层110的设计方式可使本实施例的电子装置100可具有降低信号传输的损耗或可提升传输质量的效果，因而使得本实施例的电子装置100可适用于功率模块(power module)或高频需求的产品。
以下将列举其他实施例以作为说明。在此必须说明的是，下述实施例沿用前述实施例的元件标号与部分内容，其中采用相同的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，下述实施例不再重复赘述。
图2A至图2E为本揭露一实施例的电子装置的制造方法的剖面示意图。图2A至图2E的实施例与图1的实施例中相同或相类似的构件得以采用相同的材料或方法来进行，故下文对于两实施例中相同与相似的描述将不再赘述。
在本实施例中，电子装置100a的制造方法可包括以下步骤：
请参照图2A至图2E，形成重布线层110，形成导电凸块130，并配置电子单元120。具体来说，形成重布线层110的方法可包括以下步骤：
请先参照图2A，提供基板S。基板S可以包括硬性基板、软性基板或前述的组合，举例来说，基板S的材料可包括玻璃、石英、蓝宝石(sapphire)、陶瓷、聚碳酸酯(polycarbonate，PC)、聚酰亚胺(polyimide，PI)、聚对苯二甲酸乙二酯(polyethyleneterephthalate，PET)、其他合适的基板材料或前述的组合，但不限于此。
接着，形成晶种层116于基板S上，其中，晶种层116可包括第一层1161以及位于第一层1161上的第二层1162。接着，形成第一光致抗蚀剂(未示出)于晶种层116上，其中，第一光致抗蚀剂具有第一开口(未示出)，以暴露出一部分的晶种层116。接着，形成另一导电凸块113于第一开口内的晶种层116上。接着，移除第一光致抗蚀剂，以暴露出另一部分的晶种层116。接着，移除暴露出的另一部分的晶种层116。接着，形成绝缘层114于另一导电凸块113上，其中，绝缘层114具有开口1141，且开口1141暴露出部分的另一导电凸块113。
然后，请参照图2B，形成第一晶种层115于绝缘层114的上表面1142上以及开口1141内，其中，第一晶种层115可包括第一层1151以及位于第一层1151上的第二层1152。接着，形成第二光致抗蚀剂PR2于第一晶种层115上，其中，第二光致抗蚀剂PR2具有第二开口O2，且第二开口O2暴露出一部分的第一晶种层115。
然后，请参照图2C，形成第一导电层111于第二开口O2内的第一晶种层115上以及绝缘层114的开口1141内。
然后，请参照图2D，移除第二光致抗蚀剂PR2，以暴露出另一部分的第一晶种层115。接着，形成第三光致抗蚀剂PR3于第一导电层111上，其中，第三光致抗蚀剂PR3具有第三开口O3，且第三开口O3暴露出一部分的第一导电层111。第三开口O3可在基板S的法线方向Z上重叠于绝缘层114的开口1141。接着，利用第一晶种层115当作电镀电流传输路径，直接形成导电凸块130于第三开口O3内的第一导电层111上，以使导电凸块130可直接接触第一导电层111。
然后，请参照图2E，移除第三光致抗蚀剂PR3，以暴露出另一部分的第一晶种层115。接着，移除暴露出的另一部分的第一晶种层115。接着，形成绝缘层112于导电凸块130与第一导电层111上。接着，可通过研磨、黄光或合适的图案化制程方式，使得绝缘层112得以暴露出导电凸块130的上表面131与部分的侧表面133。至此，已大致上制作完成重布线层110，其中重布线层110包括第一导电层111、绝缘层112、另一导电凸块113、绝缘层114以及第一晶种层115。根据一些实施例，部分绝缘层112设置于第一导电层111与绝缘层114之间。通过上述设计，例如可提升不同膜层之间的接着力，但不以此为限。
然后，请继续参照图2E，通过导电件150将电子单元120接合至导电凸块130上，以使导电凸块130可设置于电子单元120与第一导电层111之间，并使电子单元120可通过导电凸块130电性连接至重布线层110。接着，形成底胶160于电子单元120与导电凸块130之间。接着，形成保护层170于电子单元120的第二表面122上，以围绕电子单元120。接着，移除基板S。接着，移除晶种层116。接着，形成导电件155于绝缘层114的下表面1143上，以使导电件155电性连接至另一导电凸块113。至此，已大致上制作完成电子装置100a。
在本实施例中，由于导电凸块130在电子装置100a的法线方向Z上可重叠于另一导电凸块113，因而可以缩短电子单元120电性连接至导电件155的路径，进而可以减少阻抗。
由于本实施例可利用第一晶种层115当作电镀电流传输路径而直接形成导电凸块130于第一导电层111上，因此，相较一般在第一导电层与导电凸块之间还需设置有其他不同材料的导电层(例如晶种层)才能进行电镀的方式，本实施例的电子装置100a及其制造方法除了可省略一般需要制作其他不同材料的导电层的制程或可节省成本之外，还可通过导电凸块130直接接触第一导电层111的方式而使本实施例的电子装置100a及其制造方法可具有降低信号传输的损耗或可提升传输质量的效果。
虽然本实施例的电子装置100a的制造方法是以省略一般在第一导电层与导电凸块之间还需设置有其他不同材料的导电层(例如晶种层)为例，但不限于此。在一些实施例中，也可以省略第一导电层与另一导电凸块之间的第一晶种层。在一些实施例中，当重布线层还包括其他导电层时，也可通过省略晶种层的方式来形成所述其他导电层，以降低信号传输的损耗。
图3为本揭露另一实施例的电子装置的制造方法的剖面示意图。图3为接续图2C并取代图2D的步骤，且图3为可再接续形成如图2E所示的电子装置100a的步骤。图3的实施例与图2A至图2D的实施例中相同或相类似的构件得以采用相同的材料或方法来进行，故下文对于两实施例中相同与相似的描述将不再赘述，且主要针对两实施例之间的差异处进行说明。
具体来说，请参照图3，移除第二光致抗蚀剂PR2，以暴露出另一部分的第一晶种层115。接着，移除暴露出的另一部分的第一晶种层115。接着，形成绝缘层112于第一导电层111上，其中，绝缘层112具有开口1121，且开口1121暴露出部分的第一导电层111。开口1121可在基板S的法线方向Z上重叠于绝缘层114的开口1141。接着，利用第一导电层111当作电镀电流传输路径，直接形成导电凸块130于开口1121内的第一导电层111上，以使导电凸块130可直接接触第一导电层111。接着，研磨绝缘层112，以暴露出导电凸块130的上表面131与部分的侧表面133。至此，已大致上制作完成重布线层110，其中重布线层110包括第一导电层111、绝缘层112、另一导电凸块113、绝缘层114以及第一晶种层115。
然后，请参照图2E，通过导电件150将电子单元120接合至导电凸块130上，以使导电凸块130可设置于电子单元120与第一导电层111之间，并使电子单元120可通过导电凸块130电性连接至重布线层110。接着，形成底胶160于电子单元120与导电凸块130之间。接着，形成保护层170于电子单元120的第二表面122上，以围绕电子单元120。接着，移除基板S。接着，移除晶种层116。接着，形成导电件155于绝缘层114的下表面1143上，以使导电件155电性连接至另一导电凸块113。至此，已大致上制作完成电子装置100a。
由于本实施例可利用第一导电层111当作电镀电流传输路径而直接形成导电凸块130于第一导电层111上，因此，相较一般在第一导电层与导电凸块之间还需设置有其他不同材料的导电层才能进行电镀的方式，本实施例的电子装置100b及其制造方法除了可省略一般需要制作其他不同材料的导电层的制程或可节省成本之外，还可通过导电凸块130直接接触第一导电层111的方式而使本实施例的电子装置100b及其制造方法可具有降低信号传输的损耗或可提升传输质量的效果。
图4为本揭露另一实施例的电子装置的剖面示意图。请同时参照图1B与图4，本实施例的电子装置100b与图1B中的电子装置100相似，惟二者差异之处在于：在本实施例的电子装置100b中，绝缘层112b在靠近导电凸块130处还可部分接触导电凸块130高于绝缘层112b的侧表面133。详细而言，绝缘层112b从平行于电子装置100b的法线方向Z且朝向导电凸块130的上表面131的方向接触侧表面133。
图5为本揭露另一实施例的电子装置的剖面示意图。请同时参照图1B与图5，本实施例的电子装置100c与图1B中的电子装置100相似，惟二者差异之处在于：在本实施例的电子装置100c中，绝缘层112c在靠近导电凸块130处还可具有凹陷。详细而言，绝缘层112c从平行于电子装置100b的法线方向Z且朝向第一导电层111的方向向下凹陷。
综上所述，在本揭露实施例的电子装置及其制造方法中，由于导电凸块可直接接触第一导电层且导电凸块可与第一导电层具有相同的材料，因此，相较一般在第一导电层与导电凸块之间还需设置有其他不同材料的导电层，本实施例中的电子装置可具有降低信号传输的损耗或可提升传输质量的效果。由于本实施例可利用第一导电层或第一晶种层当作电镀电流传输路径而直接形成导电凸块于第一导电层上，因此，相较一般在第一导电层与导电凸块之间还需设置有其他不同材料的导电层才能进行电镀的方式，本实施例的电子装置及其制造方法可以省略一般需要制作其他不同材料的导电层的制程或可节省成本。
最后应说明的是：以上各实施例仅用以说明本揭露的技术方案，而非对其限制；尽管参照前述各实施例对本揭露进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本揭露各实施例技术方案的范围。

Claims (10)

1.一种电子装置，其特征在于，包括：
重布线层，包括第一晶种层、第一导电层与第一绝缘层，所述第一导电层设置于所述第一晶种层上，所述第一绝缘层设置于所述第一导电层上，且所述第一绝缘层的开口暴露至少部分所述第一导电层；
电子单元，电性连接至所述重布线层；以及
导电凸块，设置于所述电子单元与所述第一导电层之间且对应设置于所述开口中，其中所述电子单元通过所述导电凸块电性连接至所述重布线层，
其中，所述导电凸块直接接触所述第一导电层。
2.根据权利要求1所述的电子装置，其特征在于，所述第一导电层具有弧形边缘。
3.根据权利要求1所述的电子装置，其特征在于，所述第一导电层具有第一厚度，所述导电凸块具有第二厚度，且所述第二厚度大于或等于所述第一厚度。
4.根据权利要求1所述的电子装置，其特征在于，所述导电凸块的上表面高于所述重布线层的所述第一绝缘层。
5.根据权利要求4所述的电子装置，其特征在于，所述导电凸块具有厚度，所述导电凸块的所述上表面与所述第一绝缘层的上表面之间具有距离，所述距离与所述厚度的比值大于0且小于或等于0.3。
6.根据权利要求1所述的电子装置，其特征在于，所述重布线层还包括：
另一导电凸块，其中所述第一晶种层设置于所述第一导电层与所述另一导电凸块之间。
7.根据权利要求1所述的电子装置，其特征在于，所述导电凸块与所述第一导电层具有相同的材料。
8.一种电子装置的制造方法，其特征在于，包括：
形成重布线层，其中所述重布线层包括第一导电层；
形成导电凸块；以及
配置电子单元，以使所述导电凸块设置于所述电子单元与所述第一导电层之间，并使所述电子单元通过所述导电凸块电性连接至所述重布线层，
其中，所述导电凸块直接接触所述第一导电层。
9.根据权利要求8所述的电子装置的制造方法，其特征在于，所述形成重布线层的方法包括：
提供基板；
形成晶种层于所述基板上；
形成另一导电凸块于所述晶种层上；
形成第一绝缘层于所述另一导电凸块上，其中所述第一绝缘层具有开口，且所述开口暴露出部分的所述另一导电凸块；
形成第一晶种层于所述第一绝缘层的上表面上以及所述开口内；
形成所述第一导电层于所述第一晶种层上；以及
在形成所述导电凸块之后，形成第二绝缘层于所述第一导电层上。
10.根据权利要求9所述的电子装置的制造方法，其特征在于，还包括：
移除所述基板与所述晶种层；以及
形成导电件于所述第一绝缘层的下表面上，以使所述导电件电性连接至所述另一导电凸块。
CN202211255346.7A 2022-10-13 2022-10-13 电子装置及其制造方法 Pending CN117936484A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202211255346.7A CN117936484A (zh) 2022-10-13 2022-10-13 电子装置及其制造方法
US18/076,374 US20240128184A1 (en) 2022-10-13 2022-12-06 Electronic device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211255346.7A CN117936484A (zh) 2022-10-13 2022-10-13 电子装置及其制造方法

Publications (1)

Publication Number Publication Date
CN117936484A true CN117936484A (zh) 2024-04-26

Family

ID=90626916

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211255346.7A Pending CN117936484A (zh) 2022-10-13 2022-10-13 电子装置及其制造方法

Country Status (2)

Country Link
US (1) US20240128184A1 (zh)
CN (1) CN117936484A (zh)

Also Published As

Publication number Publication date
US20240128184A1 (en) 2024-04-18

Similar Documents

Publication Publication Date Title
US10109608B2 (en) Semiconductor package
US10573615B2 (en) Semiconductor package and method for fabricating base for semiconductor package
US10204852B2 (en) Circuit substrate and semiconductor package structure
US20080284048A1 (en) Alignment mark, semiconductor chip including the same, semiconductor package including the chip and methods of fabricating the same
TW200812448A (en) Flexible electronic assembly
JP2007242782A (ja) 半導体装置及び電子装置
US20220367370A1 (en) Electronic device
KR20050033111A (ko) 테이프 배선 기판과 그를 이용한 반도체 칩 패키지
US7508073B2 (en) Wiring board, semiconductor device using the same, and method for manufacturing wiring board
US20230275011A1 (en) Semiconductor package
US8338965B2 (en) Semiconductor chip and semiconductor device, and method for manufacturing semiconductor device
US20120138968A1 (en) Semiconductor package and display panel assembly having the same
TWI840996B (zh) 電子裝置及其製造方法
CN117936484A (zh) 电子装置及其制造方法
TW202416775A (zh) 電子裝置及其製造方法
US20230413433A1 (en) Electronic device and method of forming electronic device
TWI819692B (zh) 電子裝置
US20240145370A1 (en) Semiconductor device
TWI819923B (zh) 天線封裝結構
US20240162185A1 (en) Electronic device
EP4099805A1 (en) Electronic device
CN114567962B (zh) 电路板的制造方法及电路板
EP4365945A1 (en) Electronic device
EP4231344A2 (en) Electronic device
US20230037785A1 (en) Chip-on-film package

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination