JP2010050308A - 電子部品の接着方法、回路基板、及び電子機器 - Google Patents
電子部品の接着方法、回路基板、及び電子機器 Download PDFInfo
- Publication number
- JP2010050308A JP2010050308A JP2008213683A JP2008213683A JP2010050308A JP 2010050308 A JP2010050308 A JP 2010050308A JP 2008213683 A JP2008213683 A JP 2008213683A JP 2008213683 A JP2008213683 A JP 2008213683A JP 2010050308 A JP2010050308 A JP 2010050308A
- Authority
- JP
- Japan
- Prior art keywords
- fillet
- adjacent
- electronic components
- electronic component
- adhesive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
Landscapes
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
【解決手段】基板30と、当該基板30に電気的に接続された隣接する電子部品31・32との接続信頼性を向上させる電子部品の接着方法であって、隣接する電子部品31・32の周囲に接着材35を塗布する接着材塗布ステップと、当該接着材塗布ステップによって隣接する電子部品31・32間に塗布された接着材35の上から接着材35の形状を所望のフィレット部36形状に規定するための逆フィレット部形状の形成型41を載置する型載置ステップと、当該型載置ステップによって逆フィレット部形状の形成型41が載置された状態で接着材35を硬化させる硬化ステップと、を含む。
【選択図】図3
Description
そして、基板と電子部品との接続信頼性を向上させるためにアンダーフィル材を塗布し硬化する工程が行われるが、特に、隣接する電子部品間に発生しやすいブリッジ部が剥離等の問題を起こすことがわかってきた。
また、特許文献2には、超音波振動を用いて、アンダーフィル樹脂のフィレット部形状を良好にして、信頼性の高い実装を実現する技術が開示されている。
また、特許文献2のような実装方法は、超音波ボンダーヘッド等の特殊治具が必要となるという問題があった。
なお、隣接する電子部品間のブリッジ部の問題は検討されていない。
図1は本発明を適用した電子機器の一実施形態の構成として携帯電話を開いた使用状態を示したもので、1は第1の筐体、2は第2の筐体、3はヒンジ部、4は操作部、5は表示部である。
図示のように、第1の筐体1と第2の筐体2はヒンジ部3を介して折り畳み自在(開閉自在)に結合され、第1の筐体1に操作部4が設けられて、第2の筐体2に表示部5が設けられている。
図示例において、第1の筐体1内にメイン回路基板6が設けられて、第2の筐体2内にサブ回路基板7が設けられ、さらに、第1の筐体2内にはアンテナ基板8が設けられている。第1の筐体1内のメイン回路基板6と第2の筐体2内のサブ回路基板7は、ヒンジ部3内に配置したフレキシブル接続基板9を介して電気的接続され、第1の筐体1内のアンテナ基板8はメイン回路基板6にフレキシブル接続基板10を介して接続されている。
図3は本発明により基板上に隣接する電子部品を接着した実施形態1を示すもので、30は基板、31・32は隣接するIC(電子部品)、33・34はBGA、35はアンダーフィル材(接着材)、36はフィレット部、41は逆フィレット部形状の形成型である。
なお、基板30は、前述した携帯電話のメイン回路基板6の一部を構成する。
図示のように、先ず、電気的接続工程は、基板30をマウンタにマウントするマウントステップS1、その基板30上に半田ペーストを印刷する印刷ステップS2、その基板30上に隣接するIC31・32を含む電子部品を搭載する部品搭載ステップS3、こうして電子部品を搭載した基板30をリフロー処理するリフローステップS4の順で行われる。
また、型載置ステップS6は、必要に応じ、逆フィレット部形状の形成型41の平板部42を隣接するIC31・32の少なくとも一方の上面に接着する接着ステップが含まれる(実施形態1の図3、実施形態2の図6、実施形態3の図7参照)。
また、硬化ステップS7において、熱硬化としたが、紫外線硬化等の光硬化でも良い。
また、離型ステップS8は必要に応じて行われる(実施形態6の図10参照)。
すなわち、例えば図12に示したような基板120上に隣接するIC121・122間にアンダーフィル材125が表面張力で繋がって硬化したブリッジ部127があるものでは、ブリッジ部127で基板剛性が上がるので、図5に示すように、歪は小さくなる。しかし、例えば図13に示したような基板120に荷重がかかってブリッジ部127にクラック128が入ると、図5に示したように、急激に歪が増えて、BGA123・124の許容歪を超え破損に至る。
このように、隣接するIC31・32間にブリッジ部が形成されないので、その隣接するIC31・32の接続信頼性を向上させることができる。
図6は本発明により基板上に隣接する電子部品を接着した実施形態2を示すもので、前述した実施形態1の図3と同様、30は基板、31・32は隣接するIC、33・34はBGA、35はアンダーフィル材、36はフィレット部、41は逆フィレット部形状の形成型、42は平板部であって、43はスリットである。
すなわち、形成型41の逆フィレット形状部に応力を緩和するためのスリット43を形成したことで、逆フィレット部形状の形成型41を残した場合、形成型41の逆フィレット形状部がスリット43の存在により弾性を具備するため、隣接するIC31・32間の応力を緩和でき、接続信頼性を向上させることができる。
図7は本発明により基板上に隣接する電子部品を接着した実施形態3を示すもので、前述した実施形態1の図3と同様、30は基板、31・32は隣接するIC、33・34はBGA、35はアンダーフィル材、36はフィレット部、41は逆フィレット部形状の形成型、42は平板部である。
すなわち、型載置ステップS6に含まれる接着ステップにおいて、逆フィレット部形状の形成型41の平板部42を隣接する両方のIC31・32の上面に接着することにより、逆フィレット部形状の形成型41の浮きが防げるので、確実に所望のフィレット部形状を形成することができる。
図8は本発明により基板上に隣接する電子部品を接着した実施形態4を示すもので、前述した実施形態1の図3と同様、30は基板、31・32は隣接するIC、33・34はBGA、35はアンダーフィル材、36はフィレット部、41は逆フィレット部形状の形成型であって、45は冶具である。
すなわち、型載置ステップS6に含まれる加圧ステップにおいて、逆フィレット部形状のみの形成型41を冶具45で加圧することにより、隣接するIC31・32間のアンダーフィル材35を確実に押し出せるので、確実に所望のフィレット部形状を形成することができる。
図9は本発明により基板上に隣接する電子部品を接着した実施形態5を示すもので、前述した実施形態1の図3と同様、30は基板、31・32は隣接するIC、33・34はBGA、35はアンダーフィル材、36はフィレット部、41は逆フィレット部形状の形成型であって、43はスリットである。
すなわち、形成型41の逆フィレット形状部に応力を緩和するためのスリット43を形成したことで、逆フィレット部形状の形成型41を残した場合、形成型41の逆フィレット形状部がスリット43の存在により弾性を具備するため、隣接するIC31・32間の応力を緩和でき、接続信頼性を向上させることができる。
図10は本発明により基板上に隣接する電子部品を接着した実施形態6を示すもので、前述した実施形態1の図3と同様、30は基板、31・32は隣接するIC、33・34はBGA、35はアンダーフィル材、36はフィレット部である。
すなわち、図4の離型ステップS8において、隣接するIC31・32間から逆フィレット部形状の形成型41を取り外すので、逆フィレット部形状の形成型41として、テフロン(登録商標)等の堅い型を用いることができ、従って、その型を繰り返し使うことができる。
なお、以上の実施形態においては、携帯電話としたが、本発明はこれに限定されるものではなく、デジタルカメラ、ビデオカメラ、PDA、ノートパソコン、ウェアラブルパソコン、電卓、電子辞書などの電子機器すべてに用いることができる。
また、実施形態では、ICのBGA実装でのアンダーフィル材の塗布による接着としたが、IC、BGA、アンダーフィル材に限らず、他の電子部品を含む任意の接着材による接着であっても良い。
さらに、スリットの形状等も任意であり、その他、具体的な細部構造等についても適宜に変更可能であることは勿論である。
6・7 回路基板
30 基板
31・32 隣接する電子部品
33・34 BGA
35 アンダーフィル材(接着材)
36 フィレット部
41 逆フィレット部形状の形成型
42 平板部
43 スリット
45 冶具
127 ブリッジ部
128 クラック
Claims (11)
- 基板と、当該基板に電気的に接続された隣接する電子部品との接続信頼性を向上させる電子部品の接着方法であって、
前記隣接する電子部品の周囲に接着材を塗布する接着材塗布ステップと、
当該接着材塗布ステップによって前記隣接する電子部品間に塗布された接着材の上から前記接着材の形状を所望のフィレット部形状に規定するための逆フィレット部形状の形成型を載置する型載置ステップと、
当該型載置ステップによって逆フィレット部形状の形成型が載置された状態で前記接着材を硬化させる硬化ステップと、
を含むことを特徴とする電子部品の接着方法。 - 前記逆フィレット部形状の形成型は、前記隣接する電子部品間に形成されるブリッジ部の発生を抑制する形状であることを特徴とする請求項1に記載の電子部品の接着方法。
- 前記型載置ステップは、前記隣接する電子部品間に形成される所望のフィレット部形状を安定的に規定するための加圧ステップを含むことを特徴とする請求項1に記載の電子部品の接着方法。
- 前記型載置ステップは、前記逆フィレット部形状の形成型を前記隣接する電子部品の少なくとも一方の上面に接着する接着ステップを含むことを特徴とする請求項1に記載の電子部品の接着方法。
- 前記接着材は、前記基板と前記電子部品と隙間に入り込むアンダーフィル材であることを特徴とする請求項1に記載の電子部品の接着方法。
- 前記逆フィレット部形状の形成型は、前記隣接する電子部品間の応力を緩和する弾性部材により形成されていることを特徴とする請求項1に記載の電子部品の接着方法。
- 前記逆フィレット部形状の形成型には、前記隣接する電子部品間の応力を緩和するためのスリットが設けられていることを特徴とする請求項1に記載の電子部品の接着方法。
- 前記逆フィレット部形状の形成型にはフェライトが混入されていることを特徴とする請求項1に記載の電子部品の接着方法。
- 前記型載置ステップによって載置された前記逆フィレット部形状の形成型を前記硬化ステップ後に離型させる離型ステップを更に含むことを特徴とする請求項1に記載の電子部品の接着方法。
- 請求項1から9のいずれか一項に記載の電子部品の接着方法によって接着された隣接する電子部品を備えることを特徴とする回路基板。
- 請求項10に記載の回路基板を備えることを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008213683A JP5234761B2 (ja) | 2008-08-22 | 2008-08-22 | 電子部品の接着方法、回路基板、及び電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008213683A JP5234761B2 (ja) | 2008-08-22 | 2008-08-22 | 電子部品の接着方法、回路基板、及び電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010050308A true JP2010050308A (ja) | 2010-03-04 |
JP5234761B2 JP5234761B2 (ja) | 2013-07-10 |
Family
ID=42067156
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008213683A Expired - Fee Related JP5234761B2 (ja) | 2008-08-22 | 2008-08-22 | 電子部品の接着方法、回路基板、及び電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5234761B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011119381A (ja) * | 2009-12-02 | 2011-06-16 | Nec Corp | 半導体装置の実装構造及び実装方法 |
JP2012142436A (ja) * | 2010-12-28 | 2012-07-26 | Toshiba Corp | 実装構造及び実装方法 |
WO2015198911A1 (ja) * | 2014-06-26 | 2015-12-30 | ソニー株式会社 | 半導体装置および半導体装置の製造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003109988A (ja) * | 2001-09-28 | 2003-04-11 | Matsushita Electric Ind Co Ltd | 装着ツール及びicチップの装着方法 |
JP2007149829A (ja) * | 2005-11-25 | 2007-06-14 | Fujifilm Corp | 電子部品実装基板 |
JP2008112767A (ja) * | 2006-10-30 | 2008-05-15 | Matsushita Electric Ind Co Ltd | 半導体装置とその製造方法および半導体製造装置 |
-
2008
- 2008-08-22 JP JP2008213683A patent/JP5234761B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003109988A (ja) * | 2001-09-28 | 2003-04-11 | Matsushita Electric Ind Co Ltd | 装着ツール及びicチップの装着方法 |
JP2007149829A (ja) * | 2005-11-25 | 2007-06-14 | Fujifilm Corp | 電子部品実装基板 |
JP2008112767A (ja) * | 2006-10-30 | 2008-05-15 | Matsushita Electric Ind Co Ltd | 半導体装置とその製造方法および半導体製造装置 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011119381A (ja) * | 2009-12-02 | 2011-06-16 | Nec Corp | 半導体装置の実装構造及び実装方法 |
JP2012142436A (ja) * | 2010-12-28 | 2012-07-26 | Toshiba Corp | 実装構造及び実装方法 |
WO2015198911A1 (ja) * | 2014-06-26 | 2015-12-30 | ソニー株式会社 | 半導体装置および半導体装置の製造方法 |
CN106415826A (zh) * | 2014-06-26 | 2017-02-15 | 索尼公司 | 半导体器件和制造半导体器件的方法 |
JPWO2015198911A1 (ja) * | 2014-06-26 | 2017-04-20 | ソニー株式会社 | 半導体装置および半導体装置の製造方法 |
US10553457B2 (en) | 2014-06-26 | 2020-02-04 | Sony Corporation | Semiconductor device to suppress warpage of the semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP5234761B2 (ja) | 2013-07-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5445340B2 (ja) | 基板補強構造、基板組立体、及び電子機器 | |
JP2008226946A (ja) | 半導体装置およびその製造方法 | |
JP2004260138A (ja) | 半導体装置及びその製造方法 | |
JPH11163186A (ja) | 半導体装置 | |
WO2008050635A1 (fr) | Structure de montage d'élément semiconducteur et procédé de montage d'élément semiconducteur | |
JP2007208665A (ja) | 弾性波デバイスおよびその製造方法 | |
EP2400823A1 (en) | Circuit board, circuit board assembly, and semiconductor device | |
JP2009016398A (ja) | プリント配線板構造、電子部品の実装方法および電子機器 | |
JP5234761B2 (ja) | 電子部品の接着方法、回路基板、及び電子機器 | |
JP3847693B2 (ja) | 半導体装置の製造方法 | |
JP2009004447A (ja) | プリント回路板、電子機器、および半導体パッケージ | |
JP2012059814A (ja) | 電子部品装置およびその製造方法 | |
US8124881B2 (en) | Printed board and portable electronic device which uses this printed board | |
JP2002299809A (ja) | 電子部品の実装方法および実装装置 | |
JP2002026071A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
US7413935B2 (en) | Semiconductor device and method of fabricating the same | |
JP3833084B2 (ja) | 電子部品実装用フィルムキャリアテープの製造方法 | |
JP2012104791A (ja) | コイニング装置 | |
US20180358320A1 (en) | Electronic device, electronic device manufacturing method, and electronic apparatus | |
JP2012204717A (ja) | 電子機器、及び電子部品のリワーク方法 | |
KR20160081316A (ko) | 전자 소자 및 이의 제조 방법 | |
JP2005117073A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP5002633B2 (ja) | 半導体モジュールおよび携帯機器 | |
JP2006179811A (ja) | 半導体素子の実装方法およびその実装装置 | |
JP4310631B2 (ja) | 半導体装置、回路基板並びに電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20100305 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100806 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110714 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120815 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120821 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121017 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121113 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130107 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130226 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130321 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160405 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |