JP2010050308A - 電子部品の接着方法、回路基板、及び電子機器 - Google Patents

電子部品の接着方法、回路基板、及び電子機器 Download PDF

Info

Publication number
JP2010050308A
JP2010050308A JP2008213683A JP2008213683A JP2010050308A JP 2010050308 A JP2010050308 A JP 2010050308A JP 2008213683 A JP2008213683 A JP 2008213683A JP 2008213683 A JP2008213683 A JP 2008213683A JP 2010050308 A JP2010050308 A JP 2010050308A
Authority
JP
Japan
Prior art keywords
fillet
adjacent
electronic components
electronic component
adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008213683A
Other languages
English (en)
Other versions
JP5234761B2 (ja
Inventor
Takashi Ishikawa
高司 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Hitachi Mobile Communications Co Ltd
Original Assignee
Casio Hitachi Mobile Communications Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Hitachi Mobile Communications Co Ltd filed Critical Casio Hitachi Mobile Communications Co Ltd
Priority to JP2008213683A priority Critical patent/JP5234761B2/ja
Publication of JP2010050308A publication Critical patent/JP2010050308A/ja
Application granted granted Critical
Publication of JP5234761B2 publication Critical patent/JP5234761B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape
    • H01L2924/1816Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】基板上に隣接させて接着する電子部品間の接着材の形状を所望の形状にして、信頼性を向上させる。
【解決手段】基板30と、当該基板30に電気的に接続された隣接する電子部品31・32との接続信頼性を向上させる電子部品の接着方法であって、隣接する電子部品31・32の周囲に接着材35を塗布する接着材塗布ステップと、当該接着材塗布ステップによって隣接する電子部品31・32間に塗布された接着材35の上から接着材35の形状を所望のフィレット部36形状に規定するための逆フィレット部形状の形成型41を載置する型載置ステップと、当該型載置ステップによって逆フィレット部形状の形成型41が載置された状態で接着材35を硬化させる硬化ステップと、を含む。
【選択図】図3

Description

本発明は、基板上に隣接させて接着する電子部品の接着方法と、その方法によって製造される回路基板と、その回路基板を備える電子機器に関する。
近年、製品の小型化のために、基板においてもますます高密度実装化が要求されており、電子部品間の間隔は非常に小さくなってきている。
そして、基板と電子部品との接続信頼性を向上させるためにアンダーフィル材を塗布し硬化する工程が行われるが、特に、隣接する電子部品間に発生しやすいブリッジ部が剥離等の問題を起こすことがわかってきた。
ところで、特許文献1には、ヤング率等の特性値として最適な封止樹脂を用いて実装するとチップの剥離等が発生しにくくなる技術、また、封止樹脂のフィレット部形状を良好に形成すると好ましいことが開示されている。
また、特許文献2には、超音波振動を用いて、アンダーフィル樹脂のフィレット部形状を良好にして、信頼性の高い実装を実現する技術が開示されている。
特開2000−150729号公報 特開2002−270642号公報
しかし、特許文献1において、適正なフィレット部形状を形成するための具体的な方法は、開示されていない。
また、特許文献2のような実装方法は、超音波ボンダーヘッド等の特殊治具が必要となるという問題があった。
なお、隣接する電子部品間のブリッジ部の問題は検討されていない。
図12は一例として基板上に隣接する電子部品間にブリッジ部が発生した場合を示したもので、120は基板、121・122は隣接する電子部品であるIC(Integrated Circuit:集積回路)、123・124はBGA(Ball Grid Array)、125はアンダーフィル材、126はフィレット部、127はブリッジ部である。すなわち、基板120上に隣接するIC121・122間には、それぞれのBGA123・124間に浸透したアンダーフィル材125が表面張力で繋がって硬化したブリッジ部127となっている。
図13は図12の基板120に荷重がかかってブリッジ部127にクラック128が発生した場合を示したもので、図示のように、基板120に背面から荷重がかかり、基板120が撓むことで、隣接するIC121・122が離れる方向に変形しようとし、その間のブリッジ部127において、引張方向の高い歪が発生し、クラック128が入る。このクラック128が、図示のように、例えばBGA123接合部に至り、断線等の不具合を引き起こす。
本発明の課題は、基板上に隣接させて接着する電子部品間の接着材の形状を所望の形状にして、信頼性を向上させることである。
以上の課題を解決するため、請求項1に記載の発明は、基板と、当該基板に電気的に接続された隣接する電子部品との接続信頼性を向上させる電子部品の接着方法であって、前記隣接する電子部品の周囲に接着材を塗布する接着材塗布ステップと、当該接着材塗布ステップによって前記隣接する電子部品間に塗布された接着材の上から前記接着材の形状を所望のフィレット部形状に規定するための逆フィレット部形状の形成型を載置する型載置ステップと、当該型載置ステップによって逆フィレット部形状の形成型が載置された状態で前記接着材を硬化させる硬化ステップと、を含むことを特徴とする。
請求項2に記載の発明は、請求項1に記載の電子部品の接着方法であって、前記逆フィレット部形状の形成型は、前記隣接する電子部品間に形成されるブリッジ部の発生を抑制する形状であることを特徴とする。
請求項3に記載の発明は、請求項1に記載の電子部品の接着方法であって、前記型載置ステップは、前記隣接する電子部品間に形成される所望のフィレット部形状を安定的に規定するための加圧ステップを含むことを特徴とする。
請求項4に記載の発明は、請求項1に記載の電子部品の接着方法であって、前記型載置ステップは、前記逆フィレット部形状の形成型を前記隣接する電子部品の少なくとも一方の上面に接着する接着ステップを含むことを特徴とする。
請求項5に記載の発明は、請求項1に記載の電子部品の接着方法であって、前記接着材は、前記基板と前記電子部品と隙間に入り込むアンダーフィル材であることを特徴とする。
請求項6に記載の発明は、請求項1に記載の電子部品の接着方法であって、前記逆フィレット部形状の形成型は、前記隣接する電子部品間の応力を緩和する弾性部材により形成されていることを特徴とする。
請求項7に記載の発明は、請求項1に記載の電子部品の接着方法であって、前記逆フィレット部形状の形成型には、前記隣接する電子部品間の応力を緩和するためのスリットが設けられていることを特徴とする。
請求項8に記載の発明は、請求項1に記載の電子部品の接着方法であって、前記逆フィレット部形状の形成型にはフェライトが混入されていることを特徴とする。
請求項9に記載の発明は、請求項1に記載の電子部品の接着方法であって、前記型載置ステップによって載置された前記逆フィレット部形状の形成型を前記硬化ステップ後に離型させる離型ステップを更に含むことを特徴とする。
請求項10に記載の発明は、請求項1から9のいずれか一項に記載の電子部品の接着方法によって接着された隣接する電子部品を備える回路基板を特徴とする。
請求項11に記載の発明は、請求項10に記載の回路基板を備える電子機器を特徴とする。
本発明によれば、隣接する電子部品間の接着材の形状を所望の形状にさせることができるので、回路基板の信頼性を向上させることができる。
以下、図を参照して本発明を実施するための最良の形態を詳細に説明する。
図1は本発明を適用した電子機器の一実施形態の構成として携帯電話を開いた使用状態を示したもので、1は第1の筐体、2は第2の筐体、3はヒンジ部、4は操作部、5は表示部である。
図示のように、第1の筐体1と第2の筐体2はヒンジ部3を介して折り畳み自在(開閉自在)に結合され、第1の筐体1に操作部4が設けられて、第2の筐体2に表示部5が設けられている。
図2は携帯電話を折り畳んだ状態として内部の基板接続構成例を示したもので、6はメイン回路基板、7はサブ回路基板、8はアンテナ基板、9・10はフレキシブル接続基板である。
図示例において、第1の筐体1内にメイン回路基板6が設けられて、第2の筐体2内にサブ回路基板7が設けられ、さらに、第1の筐体2内にはアンテナ基板8が設けられている。第1の筐体1内のメイン回路基板6と第2の筐体2内のサブ回路基板7は、ヒンジ部3内に配置したフレキシブル接続基板9を介して電気的接続され、第1の筐体1内のアンテナ基板8はメイン回路基板6にフレキシブル接続基板10を介して接続されている。
(実施形態1)
図3は本発明により基板上に隣接する電子部品を接着した実施形態1を示すもので、30は基板、31・32は隣接するIC(電子部品)、33・34はBGA、35はアンダーフィル材(接着材)、36はフィレット部、41は逆フィレット部形状の形成型である。
なお、基板30は、前述した携帯電話のメイン回路基板6の一部を構成する。
図示のように、実施形態1において、基板30上には、隣接する電子部品であるIC31・32が、BGA33・34をそれぞれ介して搭載されている。隣接するIC31・32は、接着材であるアンダーフィル材35を介して基板30上に接着されている。アンダーフィル材35は、隣接するIC31・32の周辺に塗布されて毛細管現象によりBGA33・34間に浸透し、表面張力により隣接するIC31・32の周囲に、図示のように、肉厚を漸次減少して表面が円弧状のフィレット部36を形成して熱硬化する。
そして、隣接するIC31・32間には、ブリッジ部の発生を抑制する形状で逆フィレット部形状の形成型41が配置されている。この逆フィレット部形状の形成型41によって、隣接するIC31・32間にもフィレット部36が形成されている。図示例において、逆フィレット部形状の形成型41は、上面が低い方のIC32に重なって上面が高い方のIC31と一様な上面となる平板部42を一体に有している。
なお、逆フィレット部形状の形成型41は、隣接するIC31・32間の応力を緩和する弾性を具備するとともに、アンダーフィル材35の熱硬化温度でも形状を維持できる耐熱性を具備するもので、例えばシリコンゴム等のゴム材料や樹脂材料等の弾性部材により形成されている。また、隣接するIC31・32から発生するノイズが回路性能に悪影響を与えるノイズ対策として、逆フィレット部形状の形成型41の弾性部材にフェライトを混入しておくことが望ましい。
図4は電子部品の電気的接続工程及び接着工程を示したフローチャートである。
図示のように、先ず、電気的接続工程は、基板30をマウンタにマウントするマウントステップS1、その基板30上に半田ペーストを印刷する印刷ステップS2、その基板30上に隣接するIC31・32を含む電子部品を搭載する部品搭載ステップS3、こうして電子部品を搭載した基板30をリフロー処理するリフローステップS4の順で行われる。
そして、次の信頼性向上のための接着工程は、基板30上の隣接するIC31・32を含む電子部品の周囲にディスペンサによるアンダーフィル材35を塗布する接着材塗布ステップS5、その隣接するIC31・32間に逆フィレット部形状の形成型41を載置する型載置ステップS6、アンダーフィル材35を熱硬化処理する硬化ステップS7、隣接するIC31・32間から逆フィレット部形状の形成型41を取り外す離型ステップS8の順で行われる。
ここで、型載置ステップS6において、必要に応じ、隣接するIC31・32間に形成される所望のフィレット部形状を安定的に規定するための加圧ステップが含まれる(実施形態4の図8参照)。
また、型載置ステップS6は、必要に応じ、逆フィレット部形状の形成型41の平板部42を隣接するIC31・32の少なくとも一方の上面に接着する接着ステップが含まれる(実施形態1の図3、実施形態2の図6、実施形態3の図7参照)。
なお、接着材塗布ステップS5、型載置ステップS6の順序を基本とするが、逆でも良い。
また、硬化ステップS7において、熱硬化としたが、紫外線硬化等の光硬化でも良い。
また、離型ステップS8は必要に応じて行われる(実施形態6の図10参照)。
以上、実施形態1によれば、逆フィレット部形状の形成型41により、隣接するIC31・32間のアンダーフィル材35の形状を所望のフィレット部形状にさせることができる。
図5は本発明による隣接する電子部品間にブリッジ部なし品と比較例のブリッジ部あり品との歪測定結果例を示した荷重‐歪線図である。
すなわち、例えば図12に示したような基板120上に隣接するIC121・122間にアンダーフィル材125が表面張力で繋がって硬化したブリッジ部127があるものでは、ブリッジ部127で基板剛性が上がるので、図5に示すように、歪は小さくなる。しかし、例えば図13に示したような基板120に荷重がかかってブリッジ部127にクラック128が入ると、図5に示したように、急激に歪が増えて、BGA123・124の許容歪を超え破損に至る。
これに対し、実施形態1の隣接するIC31・32間のアンダーフィル材35の形状を逆フィレット部形状の形成型41で所望のフィレット部形状にさせたブリッジ部なし品は、図5に示したように、クラックの発生がない。
このように、隣接するIC31・32間にブリッジ部が形成されないので、その隣接するIC31・32の接続信頼性を向上させることができる。
従って、携帯電話において、隣接するIC31・32を含む電子部品を搭載したメイン回路基板6の信頼性を向上させることができる。
また、型載置ステップS6に含まれる接着ステップにおいて、逆フィレット部形状の形成型41の平板部42を一方のIC32の上面に接着することにより、逆フィレット部形状の形成型41の浮きが防げるので、確実に所望のフィレット部形状を形成することができる。
また、接着材塗布ステップS5において、アンダーフィル材35を用いることで、隣接するIC31・32のBGA33・34に好適に適用することができる。
また、逆フィレット部形状の形成型41を、隣接するIC31・32間の応力を緩和する弾性部材により形成したことで、逆フィレット部形状の形成型41を残した場合、隣接するIC31・32間の応力を緩和でき、接続信頼性を向上させることができる。
また、逆フィレット部形状の形成型41のフェライト混入により隣接するIC31・32のノイズ低減を兼ねるので、ノイズ低減用の別部品を設ける場合と比較して、コストを低減することができる。
(実施形態2)
図6は本発明により基板上に隣接する電子部品を接着した実施形態2を示すもので、前述した実施形態1の図3と同様、30は基板、31・32は隣接するIC、33・34はBGA、35はアンダーフィル材、36はフィレット部、41は逆フィレット部形状の形成型、42は平板部であって、43はスリットである。
実施形態2では、図示のように、前述した実施形態1の図3と同様の構成において、その逆フィレット形状部(逆フィレット部形状の部分)に、上面に開放されて隣接するIC31・32間の応力を緩和するために弾性を具備させるためのスリット43を形成する。
以上、実施形態2によれば、前述した実施形態1による作用効果の他、次の作用効果が得られる。
すなわち、形成型41の逆フィレット形状部に応力を緩和するためのスリット43を形成したことで、逆フィレット部形状の形成型41を残した場合、形成型41の逆フィレット形状部がスリット43の存在により弾性を具備するため、隣接するIC31・32間の応力を緩和でき、接続信頼性を向上させることができる。
ここで、隣接するIC31・32と前記第1の筐体1との間に緩衝材を入れる場合は、隣接するIC31・32の上面に、緩衝材を兼ねるフェライト入りのシートを貼っておくことで、隣接するIC31・32に対する緩衝とノイズ低減が行える。
(実施形態3)
図7は本発明により基板上に隣接する電子部品を接着した実施形態3を示すもので、前述した実施形態1の図3と同様、30は基板、31・32は隣接するIC、33・34はBGA、35はアンダーフィル材、36はフィレット部、41は逆フィレット部形状の形成型、42は平板部である。
実施形態3では、図示のように、隣接するIC31・32の高さが同じ場合において、その隣接するIC31・32を跨ぐように平板部42を逆フィレット形状部の両側に設けた形成型41を用いる。
以上、実施形態3によれば、前述した実施形態1による作用効果の他、次の作用効果が得られる。
すなわち、型載置ステップS6に含まれる接着ステップにおいて、逆フィレット部形状の形成型41の平板部42を隣接する両方のIC31・32の上面に接着することにより、逆フィレット部形状の形成型41の浮きが防げるので、確実に所望のフィレット部形状を形成することができる。
(実施形態4)
図8は本発明により基板上に隣接する電子部品を接着した実施形態4を示すもので、前述した実施形態1の図3と同様、30は基板、31・32は隣接するIC、33・34はBGA、35はアンダーフィル材、36はフィレット部、41は逆フィレット部形状の形成型であって、45は冶具である。
実施形態4では、図示のように、平板部のない逆フィレット形状部のみの形成型41を用い、この逆フィレット形状部のみの形成型41を冶具45で上方から加圧する。
以上、実施形態4によれば、前述した実施形態1による作用効果の他、次の作用効果が得られる。
すなわち、型載置ステップS6に含まれる加圧ステップにおいて、逆フィレット部形状のみの形成型41を冶具45で加圧することにより、隣接するIC31・32間のアンダーフィル材35を確実に押し出せるので、確実に所望のフィレット部形状を形成することができる。
(実施形態5)
図9は本発明により基板上に隣接する電子部品を接着した実施形態5を示すもので、前述した実施形態1の図3と同様、30は基板、31・32は隣接するIC、33・34はBGA、35はアンダーフィル材、36はフィレット部、41は逆フィレット部形状の形成型であって、43はスリットである。
実施形態5では、図示のように、平板部のない逆フィレット部形状のみの形成型41を、前述した実施形態2と同様、前述した実施形態1の弾性部材とは異なる樹脂材料で形成して、その逆フィレット形状部に、上面に開放されて隣接するIC31・32間の応力を緩和するために弾性を具備させるためのスリット43を形成する。
以上、実施形態5によれば、前述した実施形態2と同様、次の作用効果が得られる。
すなわち、形成型41の逆フィレット形状部に応力を緩和するためのスリット43を形成したことで、逆フィレット部形状の形成型41を残した場合、形成型41の逆フィレット形状部がスリット43の存在により弾性を具備するため、隣接するIC31・32間の応力を緩和でき、接続信頼性を向上させることができる。
ここで、隣接するIC31・32と前記第1の筐体1との間に緩衝材を入れる場合は、隣接するIC31・32の上面に、前述した実施形態2と同様に、緩衝材を兼ねるフェライト入りのシートを貼っておくことで、隣接するIC31・32に対する緩衝とノイズ低減が行える。
(実施形態6)
図10は本発明により基板上に隣接する電子部品を接着した実施形態6を示すもので、前述した実施形態1の図3と同様、30は基板、31・32は隣接するIC、33・34はBGA、35はアンダーフィル材、36はフィレット部である。
実施形態6では、図示のように、前述した実施形態1の隣接するIC31・32間から逆フィレット部形状の形成型41を取り外す。
図11は図10の隣接する電子部品を上方から示したもので、隣接するIC31・32の四周には、その間も含めて所定のフィレット部36がそれぞれ形成される。
以上、実施形態6によれば、前述した実施形態1による作用効果とは異なる点として、次の作用効果が得られる。
すなわち、図4の離型ステップS8において、隣接するIC31・32間から逆フィレット部形状の形成型41を取り外すので、逆フィレット部形状の形成型41として、テフロン(登録商標)等の堅い型を用いることができ、従って、その型を繰り返し使うことができる。
(変形例)
なお、以上の実施形態においては、携帯電話としたが、本発明はこれに限定されるものではなく、デジタルカメラ、ビデオカメラ、PDA、ノートパソコン、ウェアラブルパソコン、電卓、電子辞書などの電子機器すべてに用いることができる。
また、実施形態では、ICのBGA実装でのアンダーフィル材の塗布による接着としたが、IC、BGA、アンダーフィル材に限らず、他の電子部品を含む任意の接着材による接着であっても良い。
さらに、スリットの形状等も任意であり、その他、具体的な細部構造等についても適宜に変更可能であることは勿論である。
本発明を適用した電子機器の一実施形態の構成を示すもので、携帯電話を開いた使用状態を示した正面図(a)と側面図(b)である。 図1の携帯電話を折り畳んだ状態として内部の基板接続構成例を示した側面図である。 本発明により基板上に隣接する電子部品を接着した実施形態1を示す断面図である。 図3の電子部品の電気的接続工程及び接着工程を示したフローチャートである。 本発明による隣接する電子部品間にブリッジ部なし品と比較例のブリッジ部あり品との歪測定結果例を示した荷重‐歪線図である。 本発明により基板上に隣接する電子部品を接着した実施形態2を示す断面図である。 本発明により基板上に隣接する電子部品を接着した実施形態3を示す断面図である。 本発明により基板上に隣接する電子部品を接着した実施形態4を示す断面図である。 本発明により基板上に隣接する電子部品を接着した実施形態5を示す断面図である。 本発明により基板上に隣接する電子部品を接着した実施形態6を示す断面図である。 図10の隣接する電子部品を上方から示した平面図である。 一例として基板上に隣接する電子部品間にブリッジ部が発生した場合を示した断面図である。 図12の基板に荷重がかかってブリッジ部にクラックが発生した場合を示した図である。
符号の説明
1・2 筐体
6・7 回路基板
30 基板
31・32 隣接する電子部品
33・34 BGA
35 アンダーフィル材(接着材)
36 フィレット部
41 逆フィレット部形状の形成型
42 平板部
43 スリット
45 冶具
127 ブリッジ部
128 クラック

Claims (11)

  1. 基板と、当該基板に電気的に接続された隣接する電子部品との接続信頼性を向上させる電子部品の接着方法であって、
    前記隣接する電子部品の周囲に接着材を塗布する接着材塗布ステップと、
    当該接着材塗布ステップによって前記隣接する電子部品間に塗布された接着材の上から前記接着材の形状を所望のフィレット部形状に規定するための逆フィレット部形状の形成型を載置する型載置ステップと、
    当該型載置ステップによって逆フィレット部形状の形成型が載置された状態で前記接着材を硬化させる硬化ステップと、
    を含むことを特徴とする電子部品の接着方法。
  2. 前記逆フィレット部形状の形成型は、前記隣接する電子部品間に形成されるブリッジ部の発生を抑制する形状であることを特徴とする請求項1に記載の電子部品の接着方法。
  3. 前記型載置ステップは、前記隣接する電子部品間に形成される所望のフィレット部形状を安定的に規定するための加圧ステップを含むことを特徴とする請求項1に記載の電子部品の接着方法。
  4. 前記型載置ステップは、前記逆フィレット部形状の形成型を前記隣接する電子部品の少なくとも一方の上面に接着する接着ステップを含むことを特徴とする請求項1に記載の電子部品の接着方法。
  5. 前記接着材は、前記基板と前記電子部品と隙間に入り込むアンダーフィル材であることを特徴とする請求項1に記載の電子部品の接着方法。
  6. 前記逆フィレット部形状の形成型は、前記隣接する電子部品間の応力を緩和する弾性部材により形成されていることを特徴とする請求項1に記載の電子部品の接着方法。
  7. 前記逆フィレット部形状の形成型には、前記隣接する電子部品間の応力を緩和するためのスリットが設けられていることを特徴とする請求項1に記載の電子部品の接着方法。
  8. 前記逆フィレット部形状の形成型にはフェライトが混入されていることを特徴とする請求項1に記載の電子部品の接着方法。
  9. 前記型載置ステップによって載置された前記逆フィレット部形状の形成型を前記硬化ステップ後に離型させる離型ステップを更に含むことを特徴とする請求項1に記載の電子部品の接着方法。
  10. 請求項1から9のいずれか一項に記載の電子部品の接着方法によって接着された隣接する電子部品を備えることを特徴とする回路基板。
  11. 請求項10に記載の回路基板を備えることを特徴とする電子機器。
JP2008213683A 2008-08-22 2008-08-22 電子部品の接着方法、回路基板、及び電子機器 Expired - Fee Related JP5234761B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008213683A JP5234761B2 (ja) 2008-08-22 2008-08-22 電子部品の接着方法、回路基板、及び電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008213683A JP5234761B2 (ja) 2008-08-22 2008-08-22 電子部品の接着方法、回路基板、及び電子機器

Publications (2)

Publication Number Publication Date
JP2010050308A true JP2010050308A (ja) 2010-03-04
JP5234761B2 JP5234761B2 (ja) 2013-07-10

Family

ID=42067156

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008213683A Expired - Fee Related JP5234761B2 (ja) 2008-08-22 2008-08-22 電子部品の接着方法、回路基板、及び電子機器

Country Status (1)

Country Link
JP (1) JP5234761B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011119381A (ja) * 2009-12-02 2011-06-16 Nec Corp 半導体装置の実装構造及び実装方法
JP2012142436A (ja) * 2010-12-28 2012-07-26 Toshiba Corp 実装構造及び実装方法
WO2015198911A1 (ja) * 2014-06-26 2015-12-30 ソニー株式会社 半導体装置および半導体装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003109988A (ja) * 2001-09-28 2003-04-11 Matsushita Electric Ind Co Ltd 装着ツール及びicチップの装着方法
JP2007149829A (ja) * 2005-11-25 2007-06-14 Fujifilm Corp 電子部品実装基板
JP2008112767A (ja) * 2006-10-30 2008-05-15 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法および半導体製造装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003109988A (ja) * 2001-09-28 2003-04-11 Matsushita Electric Ind Co Ltd 装着ツール及びicチップの装着方法
JP2007149829A (ja) * 2005-11-25 2007-06-14 Fujifilm Corp 電子部品実装基板
JP2008112767A (ja) * 2006-10-30 2008-05-15 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法および半導体製造装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011119381A (ja) * 2009-12-02 2011-06-16 Nec Corp 半導体装置の実装構造及び実装方法
JP2012142436A (ja) * 2010-12-28 2012-07-26 Toshiba Corp 実装構造及び実装方法
WO2015198911A1 (ja) * 2014-06-26 2015-12-30 ソニー株式会社 半導体装置および半導体装置の製造方法
CN106415826A (zh) * 2014-06-26 2017-02-15 索尼公司 半导体器件和制造半导体器件的方法
JPWO2015198911A1 (ja) * 2014-06-26 2017-04-20 ソニー株式会社 半導体装置および半導体装置の製造方法
US10553457B2 (en) 2014-06-26 2020-02-04 Sony Corporation Semiconductor device to suppress warpage of the semiconductor device

Also Published As

Publication number Publication date
JP5234761B2 (ja) 2013-07-10

Similar Documents

Publication Publication Date Title
JP5445340B2 (ja) 基板補強構造、基板組立体、及び電子機器
JP2008226946A (ja) 半導体装置およびその製造方法
JP2004260138A (ja) 半導体装置及びその製造方法
JPH11163186A (ja) 半導体装置
WO2008050635A1 (fr) Structure de montage d'élément semiconducteur et procédé de montage d'élément semiconducteur
JP2007208665A (ja) 弾性波デバイスおよびその製造方法
EP2400823A1 (en) Circuit board, circuit board assembly, and semiconductor device
JP2009016398A (ja) プリント配線板構造、電子部品の実装方法および電子機器
JP5234761B2 (ja) 電子部品の接着方法、回路基板、及び電子機器
JP3847693B2 (ja) 半導体装置の製造方法
JP2009004447A (ja) プリント回路板、電子機器、および半導体パッケージ
JP2012059814A (ja) 電子部品装置およびその製造方法
US8124881B2 (en) Printed board and portable electronic device which uses this printed board
JP2002299809A (ja) 電子部品の実装方法および実装装置
JP2002026071A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US7413935B2 (en) Semiconductor device and method of fabricating the same
JP3833084B2 (ja) 電子部品実装用フィルムキャリアテープの製造方法
JP2012104791A (ja) コイニング装置
US20180358320A1 (en) Electronic device, electronic device manufacturing method, and electronic apparatus
JP2012204717A (ja) 電子機器、及び電子部品のリワーク方法
KR20160081316A (ko) 전자 소자 및 이의 제조 방법
JP2005117073A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP5002633B2 (ja) 半導体モジュールおよび携帯機器
JP2006179811A (ja) 半導体素子の実装方法およびその実装装置
JP4310631B2 (ja) 半導体装置、回路基板並びに電子機器

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100305

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100806

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110714

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120815

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120821

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130321

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160405

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees