JP2003109988A - 装着ツール及びｉｃチップの装着方法 - Google Patents

装着ツール及びｉｃチップの装着方法

Info

Publication number
JP2003109988A
JP2003109988A JP2001302637A JP2001302637A JP2003109988A JP 2003109988 A JP2003109988 A JP 2003109988A JP 2001302637 A JP2001302637 A JP 2001302637A JP 2001302637 A JP2001302637 A JP 2001302637A JP 2003109988 A JP2003109988 A JP 2003109988A
Authority
JP
Japan
Prior art keywords
chip
substrate
memory
mounting
fillet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001302637A
Other languages
English (en)
Other versions
JP4288026B2 (ja
Inventor
Takahiko Yagi
能彦 八木
Kazuto Nishida
一人 西田
Michio Yoshino
道朗 吉野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001302637A priority Critical patent/JP4288026B2/ja
Publication of JP2003109988A publication Critical patent/JP2003109988A/ja
Application granted granted Critical
Publication of JP4288026B2 publication Critical patent/JP4288026B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75302—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Credit Cards Or The Like (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 突起部が無くかつＩＣチップの各角部にもフ
ィレットを確実に形成することができ、ＩＣチップと基
板との電極間の接合不良を無くし、かつ、信頼性向上を
実現させることができる装着ツール及びその装着ツール
を利用するＩＣチップの装着方法を提供する。 【解決手段】 加熱加圧時にＩＣチップ１５と基板２１
との間からはみ出す封止樹脂２０９，２１１，２１２
を、基板に対して装着後のＩＣチップの表面以下に規制
する封止樹脂規制部１００ａ，１１１ｂ，１１１ｃ，１
１２ｂ，１１２ｃを備える。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、メモリチップなど
のＩＣチップを封止樹脂を介して基板に加熱加圧して装
着するとき封止樹脂を成形する装着ツール及びその装着
ツールを利用するＩＣチップの装着方法に関する。
【０００２】
【従来の技術】従来、この種の装着ツールは種々の構造
のものが知られている。例えば、図１２に示すように、
メモリチップなどのＩＣチップ１５と大略同一面積の加
圧面を持つ直方体形状の加熱加圧ツール３１１が知られ
ている。このような加熱加圧ツール３１１を使用してＩ
Ｃチップ１５を基板２１に装着するときは、以下のよう
に行われる。
【０００３】まず、図２８及び図２９に示すように、ス
テージ２５０に保持された長方形状の基板２１上に、封
止樹脂よりなる長方形状の封止シート２６０を載置す
る。次いで、図３０及び図３１に示すように、長方形状
のＩＣチップ１５を例えば吸着保持した直方体形状の加
熱加圧ツール３１１で、ＩＣチップ１５を封止シート２
６０を介して基板２１に向けて加熱加圧して、封止シー
ト２６０の封止樹脂を軟化させつつ基板２１の各電極２
１ｐとＩＣチップ１５の各電極１５ｐとを接触させて、
基板２１上にＩＣチップ１５を接合するとともに、基板
２１とＩＣチップ１５との間に上記封止シート２６０の
封止樹脂を充填させてフィレットを形成させてＩＣチッ
プモジュールを形成するようにしたものがある。
【０００４】
【発明が解決しようとする課題】しかしながら、上記構
造のものでは、加熱加圧ツール３１１によりＩＣチップ
１５を基板２１に向けて加熱加圧するとき、図３２及び
図３３に示すように、封止シート２６０の封止樹脂の粘
度が低下し、ＩＣチップ１５と基板２１との間から封止
樹脂が外向きに流れ出してＩＣチップ１５の端面の中央
部側へ封止樹脂が流動することにより、ＩＣチップ１５
の各角部分に封止樹脂が減少してフィレット不足になる
一方、ＩＣチップ１５の端面の中央部付近では、図１３
及び図１４に示すように、ＩＣチップ１５の上面よりも
高く突き出た突起部２６１をＩＣチップ１５の側面の近
傍に有するフィレットを形成することになる。このよう
な突起部２６１を有するフィレットを持つＩＣチップモ
ジュールに図１５に示すように外装ケース２５１を取り
付けてＩＣチップ１５を外装ケース２５１内に収納する
と、突起部２６１が外装ケース２５１に接触して外装ケ
ース２５１を局部的に押圧し、図１６に示すように外装
ケース２５１にクラック２５２を発生させて破壊させる
ことがある。
【０００５】また、別の場合には、加熱加圧ツール３１
１によりＩＣチップ１５を基板２１に向けて加熱加圧す
るとき、ＩＣチップ１５と基板２１との間から封止シー
ト２６０が軟化した封止樹脂が外向きに流れ出し、図１
７及び図１８に示すように、ＩＣチップ１５の周囲にお
いてＩＣチップ１５の上面よりも高く突き出た角状の突
起部２６２をＩＣチップ１５の側面沿いに有するフィレ
ットを形成することがある。このような角状の突起部２
６２を有するＩＣチップ装着部品では、角状の突起部２
６２が折れやすく、角状の突起部２６２が折れると、図
１９に矢印２５３で示すように、ＩＣチップ１５の端面
の剥離を招き、この剥離により矢印２５４に示す部分で
水分が侵入してしまいＩＣチップ１５の耐湿性能が低下
したり、耐熱応力特性が低下してしまい、信頼性が低下
することになる。また、このような場合において、特
に、図２０及び図２１に示すように角状の突起部２６２
が尖がったものである場合には、角状の突起部２６２が
非常に折れやすくなる。
【０００６】このように、フィレット高さがＩＣチップ
１５の上面より高くなり、角状に突起部２６１又は２６
２が形成されてしまうと、ＩＣチップ１５が基板２１に
装着されて構成されるＩＣチップモジュールの薄型化に
障害が生じることになる。
【０００７】ところが、図２２に示すように、ＩＣチッ
プ１５Ｔが十分に厚いときには、封止シート２６０の加
熱加圧ツール３１１側への這い上がりが発生しても、図
２３に示すようにＩＣチップ１５Ｔの上面より突出する
ことがなく、ＩＣチップ１５Ｔの側面で自然に止まるた
め、上記したような不具合は生じない。
【０００８】すなわち、ＩＣチップ１５の厚さが例えば
約０．１ｍｍ以下となるなどＩＣチップ１５の薄型化が
進むにつれて、フィレットがＩＣチップ１５の上面より
突出することが多くなると、上記したように、突起部２
６１が外装ケース２５１に接触して局部的に押圧して外
装ケース２５１にクラック２５２を発生させて破壊させ
たり、角状の突起部２６２が折れて、ＩＣチップ１５の
端面の剥離を招き、この剥離によりＩＣチップ１５の耐
湿性能が低下したり、耐熱応力特性が低下してしまい、
信頼性が低下するといった問題が生じ、さらには、ＩＣ
チップモジュールの薄型化に障害が生じるといった問題
が多発することが考えられる。
【０００９】また、基板２１の両面にＩＣチップ１５を
装着するにあたり、図２４に示すように直方体形状の加
熱加圧ツール３１３により、ステージ１５０に保持され
た基板２１の一方の面にＩＣチップ１５を封止シート２
６０を介して装着したとき、図２５に示すように、封止
シートが軟化した封止樹脂の一部がＩＣチップ１５と基
板２１との間からはみ出て、加熱加圧ツール３１３の側
面沿いにＩＣチップ１５の上面よりも高くなり、角状の
突起部２６６が形成されることがある。このような角状
の突起部２６６を有するフィレットが形成された基板２
１の上記一方の面をステージ１５０上に載置し、基板２
１の他方の面を上向きとした上で、封止シート２６０を
介してＩＣチップ１５を加熱加圧ツール３１３により加
熱加圧して基板２１の他方の面に装着するとき、図２６
に示すように、角状の突起部２６６がステージ１５０の
上面に接触して、ステージ１５０の上面に対して基板２
１の上記一方の面が傾斜することになり、加熱加圧ツー
ル３１３の加圧面に対して基板２１の他方の面が傾斜す
ることになり、図２７に示すように、加熱加圧ツール３
１３の加圧面と基板２１との隙間のうち左端側の隙間Ｇ
１が右端側の隙間Ｇ２よりも大きくなり、特に、基板２
１の左端側でＩＣチップ１５の電極と基板２１の電極と
の接合が確実に行なえず、接合不良が生じる可能性があ
るといった問題があった。
【００１０】また、図２８及び図２９は、長方形の基板
２１上に長方形の封止シート２６０を中心を合わせて載
置した状態を示している。
【００１１】次いで、図３０及び図３１は、長方形のＩ
Ｃチップ１５を封止シート２６０の上に中心を合わせて
載置し、直方体形状の加熱加圧ツール３１１により加熱
加圧する。
【００１２】すると、図３２及び図３３に示すように、
加熱加圧ツール３１１による加熱加圧時に、封止シート
２６０の封止樹脂の粘度が低下し、ＩＣチツプ１５の端
面の中央部側へ封止樹脂が流動することにより、角部分
に封止樹脂が減少してフィレット不足になることがあ
る。
【００１３】従って、本発明の目的は、上記問題を解決
することにあって、上記したような突起部が無くかつＩ
Ｃチップの各角部にもフィレットを確実に形成すること
ができ、ＩＣチップと基板との電極間の接合不良を無く
し、かつ、信頼性向上を実現させることができる装着ツ
ール及びその装着ツールを利用するＩＣチップの装着方
法を提供することにある。
【００１４】
【課題を解決するための手段】上記目的を達成するため
に、本発明は以下のように構成する。
【００１５】本発明の第１態様によれば、ＩＣチップを
封止樹脂を介して基板に加熱加圧して装着する装着ツー
ルにおいて、加熱加圧時に上記ＩＣチップと上記基板と
の間からはみ出す上記封止樹脂を、上記基板に対して装
着後の上記ＩＣチップの表面以下に規制する封止樹脂規
制部を備えるようにしたことを特徴とする装着ツールを
提供する。
【００１６】本発明の第２態様によれば、上記規制部
は、上記ＩＣチップの被加圧面に接触して上記ＩＣチッ
プを押圧し、かつ、上記ＩＣチップの被加圧面に接触す
る加圧領域より大きく、かつ、上記ＩＣチップの周囲が
上記封止樹脂で囲まれる領域よりも大きな面積の加圧面
より構成される請求項１に記載の装着ツールを提供す
る。
【００１７】本発明の第３態様によれば、上記規制部
は、上記ＩＣチップの被加圧面に接触して上記ＩＣチッ
プを押圧する加圧面と、内側側面が上記基板の厚み方向
に対して傾斜した枠形状であって、上記加圧面と共働し
て上記封止樹脂を縦断面大略台形に成形するフィレット
成形部とを備える請求項１に記載の装着ツールを提供す
る。
【００１８】本発明の第４態様によれば、上記規制部の
上記フィレット成形部は、上記フィレット成形部により
成形される縦断面大略台形の底面の面積が、少なくと
も、上記ＩＣチップの周囲が上記封止樹脂で囲まれる程
度の大きさの面積を有する請求項３に記載の装着ツール
を提供する。
【００１９】本発明の第５態様によれば、上記規制部
は、上記ＩＣチップの被加圧面に接触して上記ＩＣチッ
プを押圧する加圧面と、内側側面が上記基板の厚み方向
沿いである枠形状であって、上記加圧面と共働して上記
封止樹脂を大略直方体形状に成形するフィレット成形部
とを備える請求項１に記載の装着ツールを提供する。
【００２０】本発明の第６態様によれば、上記規制部の
上記加圧面は、上記ＩＣチップの周囲が上記封止樹脂で
囲まれる領域よりも大きな面積を有する請求項５に記載
の装着ツールを提供する。
【００２１】本発明の第７態様によれば、上記ＩＣチッ
プが長方形であり、上記規制部の上記フィレット成形部
の枠形状の内側で形成される形状は、上記ＩＣチップの
形状の大略相似形状である請求項３〜６のいずれか１つ
に記載の装着ツールを提供する。
【００２２】本発明の第８態様によれば、装着ツールに
より加熱加圧することにより、ＩＣチップを封止樹脂を
介して基板に装着し、上記加熱加圧時に、上記ＩＣチッ
プと上記基板との間からはみ出す上記封止樹脂を、上記
装着ツールの封止樹脂規制部により、上記基板に対して
装着後の上記ＩＣチップの表面以下に規制するようにし
たことを特徴とするＩＣチップの装着方法を提供する。
【００２３】本発明の第９態様によれば、上記規制部の
上記フィレット成形部は、上記フィレット成形部により
成形される縦断面大略台形の上記フィレットの上面が上
記ＩＣチップの上面と大略面一に成形されるように構成
されている第３又は４の態様に記載の装着ツールを提供
する。
【００２４】本発明の第１０態様によれば、第８の態様
に記載のＩＣチップの装着方法により上記ＩＣチップが
上記基板に装着されて構成されるモジュールが筐体内に
収納されたモジュール部品を提供する。
【００２５】
【発明の実施の形態】以下に、本発明にかかる実施の形
態を図面に基づいて詳細に説明する。
【００２６】（第１実施形態）本発明の第１実施形態に
かかる装着ツールは、図１に示すように、封止樹脂規制
部の一例である、加熱加圧ツール１００の加圧面１００
ａをＩＣチップの一例としてのメモリチップ１５の大き
さに加えて、メモリチップ１５の周囲にフィレットが十
分に形成できる程度まで大きくしたものである。上記加
圧面１００ａは、上記メモリチップ１５の被加圧面に接
触して上記メモリチップ１５を押圧し、かつ、上記メモ
リチップ１５の被加圧面に接触する加圧領域より大き
く、かつ、上記メモリチップ１５の周囲が封止樹脂で囲
まれる領域よりも大きな面積を有している。この封止樹
脂で囲まれる領域の一例としては、メモリチップ１５の
周囲に、最低限１ｍｍ程度の幅の領域をとすればよく、
基板上で隣接する他のＩＣチップなどの部品に接触しな
いようにする。
【００２７】この結果、図１に示すように、ステージ１
５０に保持され、かつ、上記ＩＣチップが装着される基
板の一例としてのメモリ用基板２１上にフィレット形成
用封止シート２０９を載置し、次いで、メモリチップ１
５を封止シート２０９上に載置したのち、加熱加圧ツー
ル１００の加圧面１００ａをメモリチップ１５に接触さ
せて、加熱加圧ツール１００により、メモリチップ１５
を封止シート２０９を介してメモリ用基板２１側に押圧
する。このとき、加熱も同時に行うことにより、図２に
示すように、封止シート２０９の封止樹脂が、メモリ用
基板２１と加熱加圧ツール１００の加圧面１００ａとの
間で、メモリチップ１５とメモリ用基板２１との間が外
向きに矢印に示すように流れ出す。しかしながら、図３
に示すように、加熱加圧ツール１００の加圧面１００ａ
が、メモリチップ１５の大きさに加えてメモリチップ１
５の周囲にフィレットが十分に形成できる程度まで十分
に大きな面積を有するため、封止シート２０９の封止樹
脂がメモリチップ１５の周囲を取り囲むように成形され
る。加熱加圧ツール１００による加熱加圧が終了する
と、この状態のまま冷却固化される。この結果、図４に
示すように、封止シート２０９の封止樹脂の上面２０９
ａとメモリチップ１５の上面とが大略一致した状態のメ
モリチップモジュールができる。
【００２８】従って、加熱加圧ツールの加圧面がメモリ
チップ１５の大きさ程度の場合には、メモリチップ１５
の周囲に回り込んだ封止樹脂がメモリチップ１５の側面
を這い上がって角状の突起部を形成することになる。し
かしながら、上記第１実施形態によれば、加熱加圧ツー
ル１００の加圧面１００ａが、メモリチップ１５の大き
さに加えてメモリチップ１５の周囲にフィレットが十分
に形成できる程度まで十分に大きな面積を有するように
しているため、メモリチップ１５の周囲例えば端面面の
中央部に回り込んだ封止樹脂がメモリチップ１５の側面
を這い上がることができず、角状の突起部を形成するこ
とがない。よって、メモリチップ１５の各角部に確実に
フィレットが形成できるとともに、角状の突起部による
メモリ用基板２１に対するメモリチップ１５の接合不良
を確実に無くすことができ、かつ、信頼性向上を実現さ
せることができる。また、角状の突起部が無いため、外
装部品にクラックを発生させて破壊してり、角状の突起
部が折れてメモリチップ１５の一部に剥離を生じさせて
耐湿性能が低下し耐熱応力特性が低下し信頼性が低下す
ることが無いとともに、メモリチップモジュールの薄型
化を妨げることもない。
【００２９】（第２実施形態）本発明の第２実施形態に
かかる装着ツールは、図５に示すように、加熱加圧ツー
ル１１１の下面に、メモリチップ１５の被加圧面（ここ
では上面）に接触して上記メモリチップ１５を押圧する
長方形又は正方形の平坦なメモリチップ加圧面１１１ｃ
と、その周囲に配置されかつ内側側面に下向きに広がる
ように傾斜した傾斜面１１１ａを有する断面三角形の枠
状のフィレット成形部１１１ｂを備えている。
【００３０】このツール１１１において、メモリチップ
加圧面１１１ｃを長方形又は正方形とするのは、長方形
又は正方形のメモリチップ１５に対応するためである。
すなわち、要するに、メモリチップ加圧面１１１ｃの形
状はメモリチップ１５の形状に対応し、かつ、メモリチ
ップ１５の上面より大きな形状で、好ましくは、メモリ
チップ１５の形状の大略相似形状とする。また、上記フ
ィレット成形部１１１ｂの枠形状は、少なくとも、上記
フィレット成形部１１１ｂにより成形されるフィレット
のメモリ用基板上での形状すなわちフィレットの底面形
状がメモリチップ１５のメモリ用基板側の底面形状より
も大きく、上記メモリチップ１５の周囲が封止樹脂で囲
まれる領域よりも大きくするのが好ましい。例えば、上
記メモリチップ１５が長方形である場合には、メモリチ
ップ加圧面１１１ｃの形状も長方形とし、上記フィレッ
ト成形部１１１ｂの枠形状もその平面が長方形であるよ
うにするのが好ましい。
【００３１】この加熱加圧ツール１１１では、メモリチ
ップ加圧面１１１ｃとフィレット成形部１１１ｂとによ
り封止樹脂規制部の一例を構成している。
【００３２】このような構成によれば、図５及び図６に
示すように、メモリ用基板２１がステージ１５０に保持
されかつ封止シート２１１がメモリ用基板２１上に載置
された状態で、メモリチップ１５を例えば吸着保持した
加熱加圧ツール１１１が下降して、フィレット成形部１
１１ｂ内に、上記メモリチップ１５とフィレット形成用
封止シート２１１とを入り込ませて、メモリチップ加圧
面１１１ｃで上記メモリチップ１５をメモリ用基板２１
に対して封止シート２１１を介して加熱加圧する。この
結果、メモリ用基板２１上でかつフィレット成形部１１
１ｂ内で封止シート２１１が流動化し、メモリ用基板２
１上で、メモリチップ１５の側面を大略すべて覆いかつ
外側面として傾斜側面２１１ａを有する縦断面台形状に
封止樹脂が成形される。その後、加熱を停止したのち、
図７に示すように、加熱加圧ツール１１１が上昇する
と、封止樹脂が冷却固化されて、メモリ用基板２１上
で、メモリチップ１５の側面を大略すべて覆いかつ傾斜
側面２１１ａを有する縦断面台形状のフィレットが形成
されたメモリチップモジュールができる。
【００３３】このような構成によれば、加熱加圧ツール
１１１はフィレット成形部１１１ｂと平坦なメモリチッ
プ加圧面１１１ｃとを有しているため、メモリチップ１
５の周囲、特に、端面の中央部に回り込もうとする封止
シート２１１の封止樹脂がメモリチップ１５の側面を這
い上がることができず、角状の突起部を形成することが
ない。よって、メモリチップ１５の各角部に確実にフィ
レットが形成できるとともに、角状の突起部によるメモ
リ用基板２１に対するメモリチップ１５の接合不良を確
実に無くすことができ、かつ、信頼性向上を実現させる
ことができる。また、角状の突起部が無いため、外装部
品にクラックを発生させて破壊してり、角状の突起部が
折れてメモリチップ１５の一部に剥離を生じさせて耐湿
性能が低下し耐熱応力特性が低下し信頼性が低下するこ
とが無いとともに、メモリチップモジュールの薄型化を
妨げることもない。
【００３４】（第３実施形態）本発明の第３実施形態に
かかる装着ツールは、図８に示すように、加熱加圧ツー
ル１１２の下面に、メモリチップ１５の被加圧面（ここ
では上面）に接触して上記メモリチップ１５を押圧する
長方形又は正方形の平坦なメモリチップ加圧面１１２ｃ
と、内側側面１１２ａが上記基板の厚み方向沿いであっ
てメモリチップ加圧面１１２ｃの周囲に配置された断面
長方形の枠状のフィレット成形部１１２ｂを備えてい
る。
【００３５】このツール１１２において、メモリチップ
加圧面１１２ｃを長方形又は正方形とするのは、長方形
又は正方形のメモリチップ１５に対応するためである。
すなわち、要するに、メモリチップ加圧面１１２ｃの形
状はメモリチップ１５の形状に対応し、かつ、メモリチ
ップ１５の上面より大きな形状で、好ましくは、メモリ
チップ１５の形状の大略相似形状とする。また、上記フ
ィレット成形部１１２ｂの枠形状は、少なくとも、上記
フィレット成形部１１２ｂにより成形されるフィレット
のメモリ用基板上での形状すなわちフィレットの底面形
状がメモリチップ１５のメモリ用基板側の底面形状より
も大きく、上記メモリチップ１５の周囲が封止樹脂で囲
まれる領域よりも大きくするのが好ましい。例えば、上
記メモリチップ１５が長方形である場合には、メモリチ
ップ加圧面１１２ｃの形状も長方形とし、上記フィレッ
ト成形部１１２ｂの枠形状もその平面が長方形であるよ
うにするのが好ましい。
【００３６】この加熱加圧ツール１１２では、メモリチ
ップ加圧面１１２ｃとフィレット成形部１１２ｂとによ
り封止樹脂規制部の一例を構成している。
【００３７】なお、図９に示すように、フィレット成形
部１１２ｂの下端面には、湾曲した湾曲面１１２ｄを形
成して、フィレット形成用封止シート２１２を円滑にフ
ィレット成形部１１２ｂ内に入り込ませるようにしても
よい。
【００３８】このような構成によれば、図８、図１０、
図３４、及び図３５に示すように、メモリ用基板２１が
ステージ１５０に保持されかつ封止シート２１２がメモ
リ用基板２１上に載置された状態で、メモリチップ１５
を例えば吸着保持した加熱加圧ツール１１２が下降し
て、フィレット成形部１１２ｂ内に、上記メモリチップ
１５と封止シート２１２とを入り込ませて、メモリチッ
プ加圧面１１２ｃで上記メモリチップ１５をメモリ用基
板２１に対して封止シート２１２を介して加熱加圧す
る。この結果、メモリ用基板２１上でかつフィレット成
形部１１２ｂ内で封止シート２１２が流動化し、メモリ
用基板２１上で、メモリチップ１５の側面を大略すべて
覆いかつ外側面が上記メモリ用基板２１の厚み方向沿い
である縦断面長方形状の直方体状の封止樹脂が成形され
る。その後、加熱を停止したのち、図１１、図３６、及
び図３７に示すように、加熱加圧ツール１１２が上昇す
ると、封止樹脂が冷却固化されて、メモリ用基板２１上
で、メモリチップ１５の側面を大略すべて覆う縦断面長
方形状のフィレットが形成されたメモリチップモジュー
ルができる。
【００３９】このような構成によれば、加熱加圧ツール
１１２はフィレット成形部１１２ｂと平坦なメモリチッ
プ加圧面１１２ｃとを有しているため、メモリチップ１
５の周囲、特に、端面の中央部に回り込もうとする封止
シート２１２の封止樹脂がメモリチップ１５の側面を這
い上がることができず、角状の突起部を形成することが
ない。よって、図３７に示すようにメモリチップ１５の
各角部に確実にフィレットが形成できるとともに、角状
の突起部によるメモリ用基板２１に対するメモリチップ
１５の接合不良を確実に無くすことができ、かつ、信頼
性向上を実現させることができる。また、角状の突起部
が無いため、外装部品にクラックを発生させて破壊して
り、角状の突起部が折れてメモリチップ１５の一部に剥
離を生じさせて耐湿性能が低下し耐熱応力特性が低下し
信頼性が低下することが無いとともに、メモリチップモ
ジュールの薄型化を妨げることもない。
【００４０】以下に、本発明にかかる上記実施形態によ
りＩＣチップ装着方法を適用した例について図面に基づ
いて詳細に説明する。なお、図面において、理解しやす
くするため、ＩＣチップ又はメモリチップと各基板との
接合部分を断面にて示しているが、実際には、接合部分
は全て封止樹脂で封止することが望ましい。
【００４１】この例は、特に薄型化が望まれているカー
ド型記録媒体の一例としての小型メモリカードに本発明
を適用する例であり、まず、その小型メモリカードの具
体的な基本的な構成を図３８〜図４０に示す。なお、こ
の小型メモリカードは、上記ＩＣチップの装着方法によ
り上記ＩＣチップ例えばメモリチップ１５が上記基板２
１に装着されて構成されるモジュールが筐体１３０内に
収納されたモジュール部品の一例である。
【００４２】図において、１１０は基板、１１３は基板
１１０の裏面（図３８では上側の面、図３９では下側の
面）に実装されるＡＳＩＣ（Application Specific Int
egrated Circuit）のコントローラＬＳＩチップ（ＡＳ
ＩＣ用ＩＣチップ）、１１４は基板１１０の裏面に実装
されるマイクロプロセッサ用ＩＣチップ、１１５は基板
１１０の表面（図３８では下側の面、図３９では上側の
面）に実装されるＣＳＰ（Chip Size Package）である
フラッシュメモリチップ、１１６は基板１１０の電極、
１１８は基板１１０の表面に実装されるチップコンデン
サ、１１９は基板１１０の表面に実装されるチップ抵
抗、１３０は基板１１０の表面を覆う上ケース、１３１
は上ケース１３０に固着されて基板１１０の裏面を覆う
下ケース、１３１ａは下ケース１３１の電極用開口、１
３２はライトプロテクト用切換えスイッチである。な
お、上記上ケース１３０と上記下ケース１３１とによ
り、筐体の一例を構成している。
【００４３】このような小型メモリカードの規格の例と
しては、図４０に示すように、上ケース１３０に下ケー
ス１３１が固着された状態の製品としての小型メモリカ
ードでは、幅２４ｍｍ×高さ３２ｍｍ×厚さ２．１ｍｍ
となることが要求される。なお、図２４では、上ケース
１３０の厚さは１．４ｍｍ、下ケース１３１の厚さは
０．７ｍｍとなっている。また、フラッシュメモリのＩ
Ｃチップは、一例として、厚さ８０μｍで短辺７．８ｍ
ｍ×長辺１６ｍｍの長方形薄板状に構成されている。
【００４４】このような規格に従った小型メモリカード
において、メモリの容量を増加させる場合に本発明の上
記実施形態を適用することが好ましく、これについて、
以下に詳細に説明する。ただし、この規格は、理解しや
すくするための一例として述べるものであって、本発明
はこれに限定されるものではない。
【００４５】本発明の上記実施形態にかかるＩＣチップ
装着方法が適用できるカード型記録媒体の一例としての
小型メモリカードは、図４１〜図４３に示すように、ベ
ース基板モジュール２１０と、ベース基板モジュール２
１０上に実装された第１メモリモジュール２２１と、第
１メモリモジュール２２１上に実装された第２メモリモ
ジュール２２２とを備えて、図３９の上記コントローラ
ＬＳＩチップ１１３とマイクロプロセッサ用ＩＣチップ
１１４とフラッシュメモリチップ１１５とが実装された
基板１１０を構成し、上ケース３０と下ケース３１内
に、各ケース３０，３１との間にはそれぞれ所定の隙間
を空けて収納されるようにしている。
【００４６】ベース基板モジュール２１０は、長方形板
状のベース基板１０の下面に、マイクロプロセッサ用Ｉ
Ｃチップ１４とＡＳＩＣ用ＩＣチップ１３とを所定間隔
あけて実装されて構成されている。マイクロプロセッサ
用ＩＣチップ１４の各電極と各基板の各電極、及び、Ａ
ＳＩＣ用ＩＣチップ１３の各電極と各基板の各電極と
は、バンプなどを介して直接的に接合すなわちフリップ
チップ実装されたのち、接合部分が絶縁性の封止樹脂で
封止されている。ベース基板１０の上面には、その一端
部に、チップコンデンサ１８及びチップ抵抗１９をベー
ス基板１０の長手方向沿いの長辺とは直交する短辺沿い
に実装している。ベース基板１０の長手方向沿いの長辺
の近傍には、ベース基板１０の回路パターンと電気的に
接続され、かつ、他のメモリ用基板２１，２２と接続す
るための電極として機能するように、貫通孔１０ａが多
数形成されており、各貫通孔１０ａ内にはクリーム半田
１２が配置されている。長手方向の両端の貫通孔１０ａ
は小型メモリカードの製造の際に位置決め孔１０ｚとし
て使用されることもある。なお、１６は小型メモリカー
ドのカード電極、１８はチップコンデンサ、１９はチッ
プ抵抗である。
【００４７】第１メモリモジュール２２１は、ベース基
板１０よりも小さい長方形の第１メモリ用基板２１の表
裏両面（上下両面）に、合計４個のフラッシュＥＥＰＲ
ＯＭなどの不揮発性メモリチップなどのメモリチップ１
５を実装して構成されている。各メモリチップ１５の各
電極と第１メモリ用基板２１の各電極とはバンプなどを
介して直接的に接合すなわちフリップチップ実装された
のち、接合部分が絶縁性の封止樹脂で封止されている。
第１メモリ用基板２１の長手方向沿いの長辺の近傍に
は、第１メモリ用基板２１の回路パターンと電気的に接
続され、かつ、ベース基板１０及び第２メモリ用基板２
２と接続するための電極として機能するように、貫通孔
２１ａが多数形成されており、各貫通孔２１ａ内にはク
リーム半田１２が配置されている。長手方向の両端の貫
通孔２１ａは小型メモリカードの製造の際に位置決め孔
２１ｚとして使用されることもある。
【００４８】第２メモリモジュール２２２は、第１メモ
リモジュール２２１と同一構造であって、ベース基板１
０よりも小さい長方形の第２メモリ用基板２２の表裏両
面（上下両面）に、合計４個のフラッシュメモリなどの
メモリチップ１５を実装して構成されている。各メモリ
チップ１５の各電極と第２メモリ用基板２２の各電極と
はバンプなどを介して直接的に接合すなわちフリップチ
ップ実装されたのち、接合部分が絶縁性の封止樹脂で封
止されている。第２メモリ用基板２２の長手方向沿いの
長辺の近傍には、第２メモリ用基板２２の回路パターン
と電気的に接続され、かつ、ベース基板１０及び第１メ
モリ用基板２１と接続するための電極として機能するよ
うに、貫通孔２２ａが多数形成されており、各貫通孔２
２ａ内にはクリーム半田１２が配置されている。長手方
向の両端の貫通孔２２ａは小型メモリカードの製造の際
に位置決め孔２２ｚとして使用されることもある。
【００４９】ベース基板１０の各貫通孔１０ａ、第１メ
モリ用基板２１の各貫通孔２１ａ、及び、第２メモリ用
基板２２の各貫通孔２２ａを、上記ベース基板１０のメ
モリ用基板実装面に直交する方向に基板間を電気的に接
続する導体の一例としての導電性ワイヤ１１がそれぞれ
貫通して、各貫通孔内のクリーム半田１２に接触して、
ベース基板１０の各貫通孔１０ａ内のクリーム半田１２
と、第１メモリ用基板２１の各貫通孔２１ａ内のクリー
ム半田１２と、第２メモリ用基板２２の各貫通孔２２ａ
内のクリーム半田１２とを導電性ワイヤ１１により電気
的に接続する。具体的な例として、各貫通孔は、各基板
の回路に接続されかつ直径０．５０μｍで内周面が金メ
ッキされたスルーホールとし、導電性ワイヤ１１として
は、直径０．２０μｍの銅ワイヤとする。各貫通孔につ
いては、ベース基板１０の各貫通孔１０ａのみをベース
基板１０の回路に接続されかつ直径０．５０μｍで内周
面が金メッキされたスルーホールとし、第１メモリ用基
板２１の各貫通孔２１ａ及び第２メモリ用基板２２の各
貫通孔２２ａはそれぞれ各メモリ用基板基板の回路にそ
れぞれ接続されかつ直径０．５０μｍで内周面が金メッ
キされたスルーホールを半分カットした大略半円形状
（図４１参照）とすることもできる。
【００５０】このように、ベース基板１０と第１メモリ
用基板２１と第２メモリ用基板２２とを導電性ワイヤ１
１により接続することができるため、ベース基板１０の
上に、それぞれ両面にメモリチップ１５を実装可能な２
層のメモリ用基板２１，２２を狭い間隔で小スペース内
に配置することができるとともに、各基板間の電極を導
電性ワイヤ１１により接続することにより、電極間での
接続強度を向上させることができる。このような構成す
ることにより、ベース基板１０のいずれか一方の面にメ
モリを実装する場合と比較して、メモリの実装可能な面
積は、第１メモリ用基板２１の表裏両面、第２メモリ用
基板２２の表裏両面の４倍に増加し、最大で４倍までメ
モリ容量を増加させることができる。よって、例えば、
１個のメモリチップ１５が３２ＭＢのとき、２個のメモ
リチップ１５しか実装できないときは２×３２ＭＢ＝６
４ＭＢであったのが、最大で８×３２ＭＢ＝２５６ＭＢ
とすることができる。また、１個のメモリチップ１５が
６４ＭＢのときには、最大で８×６４ＭＢ＝５１２ＭＢ
とすることができる。さらに、１個のメモリチップ１５
が１２８ＭＢのときには、最大で８×１２８ＭＢ＝約１
ＧＢとすることができる。
【００５１】また、各メモリ用基板２１，２２の表裏両
面に２個ずつ全く同一位置に同一サイズ及び厚みのメモ
リチップ１５を実装することができるため、各メモリ用
基板２１，２２に熱的又は機械的応力が作用したとき、
例えば、封止樹脂の硬化収縮などにより各基板が片側に
反ることが防止できる。また、上記各メモリ用基板２
１，２２には、上記複数のメモリチップ１５が上記メモ
リ用基板２１，２２の長手方向の中心に対して対称に配
置することができて、各メモリ用基板２１，２２全体と
して、応力の偏った分布を防止することができる。
【００５２】また、メモリチップ１５が実装されたメモ
リモジュール２２１，２２２をベース基板１０とは別部
品として別個に構成することができ、バーンイン時にメ
モリチップ１５が不良と判断された場合には、そのメモ
リモジュールのみを廃棄すればよく、ＩＣチップ１３，
１４が実装されたベース基板１０まで廃棄する必要がな
くなる。
【００５３】また、各メモリチップ１５を各基板に対し
てアウターリード無しに直接実装すなわちフリップチッ
プ実装するため、言いかえれば、各メモリチップ１５の
各電極と各基板の各電極とをバンプなどを介して直接的
に接合するため、各メモリチップ１５の外側にアウター
リードを引き出して各基板に接合するスペースや手間を
省くことができて、小スペース化、工程の短縮化を図る
ことができる。
【００５４】なお、図３８〜図４０の小型メモリカード
の規格に対応するようにするため、一例として、図４２
に示すように、ベース基板１０の厚さは０．２ｍｍ、第
１メモリ用基板２１の厚さは０．１５ｍｍ、第２メモリ
用基板２２の厚さは０．１５ｍｍ、第２メモリ用基板２
２の下面に実装されたメモリチップ１５と第１メモリ用
基板２１の上面に実装されたメモリチップ１５との隙間
は０．４１ｍｍ、第１メモリ用基板２１の下面に実装さ
れたメモリチップ１５とベース基板１０の上面との隙間
は０．４１ｍｍである。また、第２メモリ用基板２２の
上面に実装されたメモリチップ１５の上面とベース基板
１０の下面との距離は１．１２ｍｍ、ベース基板１０の
下面とベース基板１０の下面に実装されたマイクロプロ
セッサ用ＩＣチップ１４とＡＳＩＣ用ＩＣチップ１３の
上面との距離は０．３５ｍｍ、よって、第２メモリ用基
板２２の上面に実装されたメモリチップ１５の上面とベ
ース基板１０の下面に実装されたマイクロプロセッサ用
ＩＣチップ１４とＡＳＩＣ用ＩＣチップ１３の上面との
距離は１．４７ｍｍとなるようにしている。
【００５５】なお、各基板、すなわち、ベース基板１
０、第１メモリ用基板２１、第２メモリ用基板２２は単
層基板、多層基板いずれの形態でもよい。
【００５６】以下に、上記小型メモリカードの製造方法
について説明する。
【００５７】図４４（Ａ）に示すように、ベース基板１
０の下面側には、マイコン用ＩＣチップであるマイクロ
プロセッサ用ＩＣチップ１４とコントローラ用ＩＣチッ
プであるＡＳＩＣ用ＩＣチップ１３の２つのＩＣチップ
がベアチップ実装されて、ベース基板モジュール２１０
を１個形成する。なお、このとき、具体的には図示しな
いが、ベース基板１０の下面には小型メモリカードのカ
ード電極１６を形成しておくとともに、ベース基板１０
の上面にはチップコンデンサ１８、チップ抵抗１９も実
装しておく。
【００５８】また、図４４（Ｂ），図４４（Ｃ）に示す
ように、２枚のメモリ用基板２１，２２の上下両面のそ
れぞれにフラッシュメモリなどのメモリチップ１５を２
個ずつフリップチップ実装して、第１及び第２メモリモ
ジュール２２１，２２２を２個形成する。
【００５９】これらの図４４（Ａ），図４４（Ｂ），図
４４（Ｃ）に示すそれぞれの工程は、同時に行っても良
いし、任意の順に行うようにしてもよい。また、多数の
小型メモリカードを製造する場合には、図４４（Ａ），
図４４（Ｂ），図４４（Ｃ）に示す工程をそれぞれ多数
回行って、予め多数の第１及び第２メモリモジュール２
２１，２２２及びベース基板モジュール２１０を製造し
ておいてもよい。
【００６０】次に、図４５（Ａ）に示すように、ベース
基板１０の各貫通孔１０ａ内にクリーム半田１２をディ
スペンサ５１により供給する。同様に、図４５（Ｂ）及
び（Ｃ）にそれぞれ示すように、第１及び第２メモリ基
板２１，２２の各貫通孔２１ａ，２２ａ内にもクリーム
半田１２をディスペンサ５１によりそれぞれ供給する。
なお、各基板１０，２１，２２において、長手方向両端
の同一箇所にある貫通孔を位置決め孔１０ｚ，２１ｚ，
２２ｚとして使用するため、基板接続用の電極としての
機能を果たさないようにしており、クリーム半田１２は
挿入しないようにする。また、上記位置決め孔１０ｚ，
２１ｚ，２２ｚの代わりに、各基板に位置決め用マーク
を設けたり、又は、各基板の回路パターンの一部を位置
決め用マークとして使用することにより、基板同士の位
置決めに利用するようにしてもよい。
【００６１】次いで、図４５（Ｄ）に示すように、第１
メモリモジュール２２１と第２メモリモジュール２２２
とを仮固定する。すなわち、第１メモリ用基板２１の上
に第２メモリ用基板２２を載置して、各端部の位置決め
孔２１ｚ，２２ｚ同士が互いに同一に位置するように位
置決め調整したのち、絶縁性の仮固定用接着剤５２によ
り、第１メモリ用基板２１の上面に実装した２個のメモ
リチップ１５，１５の上面と、第２メモリ用基板２２の
下面に実装した２個のメモリチップ１５，１５の下面と
を接着して、第１メモリモジュール２２１と第２メモリ
モジュール２２２とを仮固定する。このとき、第１メモ
リ用基板２１と第２メモリ用基板２２とは大略平行にな
るようにする。これは、小型メモリカード全体の寸法を
規格内の寸法にするためである。
【００６２】次いで、図４６（Ａ）に示すように、仮固
定された第１メモリモジュール２２１と第２メモリモジ
ュール２２２をベース基板モジュール２１０に仮固定す
る。すなわち、第１メモリモジュール２２１の下面に実
装された２個のメモリチップ１５とベース基板モジュー
ル２１０の上面とを絶縁性の仮固定用接着剤５２により
接着して、ベース基板モジュール２１０の上に、仮固定
された第１メモリモジュール２２１と第２メモリモジュ
ール２２２を仮固定する。このとき、第１メモリ用基板
２１と第２メモリ用基板２２とベース基板１０とは互い
に大略平行になるようにする。これは、小型メモリカー
ド全体の寸法を規格内の寸法にするためである。
【００６３】次いで、図４６（Ｂ）に示すように、モジ
ュール間の電極同士を導電性ワイヤ１１で個別に接続す
る。すなわち、ベース基板モジュール２１０の各位置決
め孔１０ｚと第１メモリモジュール２２１の各位置決め
孔２１ｚと第２メモリモジュール２２２の各位置決め孔
２２ｚとを一致させるように位置決めした状態で、ベー
ス基板モジュール２１０の各貫通孔１０ａ内のクリーム
半田１２の電極と第１メモリモジュール２２１の各貫通
孔２１ａ内のクリーム半田１２の電極と第２メモリモジ
ュール２２２の各貫通孔２２ａ内のクリーム半田１２の
電極とを、導電性ワイヤ１１で個別に接続する。
【００６４】その後、リフロー炉内に入れることによ
り、又は、ホットエアなどの熱風を吹き付けることによ
り、各クリーム半田１２を溶融して各クリーム半田１２
と導電性ワイヤ１１とを完全に固着させることにより、
確実に電気的に接続する。
【００６５】次いで、ベース基板モジュール２１０のベ
ース基板１０と第１メモリモジュール２２１の第１メモ
リ用基板２１との間、第１メモリモジュール２２１の第
１メモリ用基板２１と第２メモリモジュール２２２の第
２メモリ用基板２２との間、第２メモリ用基板２２の上
面の２個のメモリチップ１５間を、それぞれ、絶縁性の
封止樹脂２００で封止する。このとき、上記第１〜３実
施形態のいずれかの装着方法を適用することができる。
これにより、各メモリチップ１５の厚さが０．１ｍｍ程
度と薄くかつ２個のメモリチップ１５，１５間の間隔が
狭くても、上記実施形態に記載した、突起部無しなどの
上記作用効果を確実に奏することができるフィレットを
形成することができる。
【００６６】次いで、これを上下ケース３０，３１内に
収納して上記小型メモリカードを得る。
【００６７】上記小型メモリカードの製造方法によれ
ば、図４１の小型メモリカードにおいてをベース基板モ
ジュール２１０に実装する前に、予め第１メモリモジュ
ール２２１と第２メモリモジュール２２２とを実装して
バーンイン試験などによりメモリモジュール全体として
の機能を検査することができ、不良の場合には、メモリ
モジュールのみを廃棄すればよく、メモリモジュールに
比較して高価なベース基板モジュール２１０を廃棄する
必要がなくなり、コストダウンを図ることができる。
【００６８】なお、図４６（Ｂ）に示すように上記ベー
ス基板モジュール２１０の各貫通孔１０ａ内のクリーム
半田１２の電極と第１メモリモジュール２２１の各貫通
孔２１ａ内のクリーム半田１２の電極と第２メモリモジ
ュール２２２の各貫通孔２２ａ内のクリーム半田１２の
電極とを、多数の導電性ワイヤ１１で個別に接続する代
わりに、図４６（Ｃ）に示すように、モジュール間の電
極同士を、導体の別の例としての連続した１本又は数本
の導電性ワイヤ５３で接続するようにしてもよい。
【００６９】すなわち、ベース基板モジュール２１０と
第１メモリモジュール２２１と第２メモリモジュール２
２２とが上下に重なるように位置する３個のクリーム半
田１２の電極、すなわち、導電性ワイヤ５３を、第２メ
モリモジュール２２２の各貫通孔２２ａ内のクリーム半
田１２の電極と、第１メモリモジュール２２１の各貫通
孔２１ａ内のクリーム半田１２の電極と、ベース基板モ
ジュール２１０の各貫通孔１０ａ内のクリーム半田１２
の電極とを貫通させる。次いで、Ｕ字状に折り曲げたの
ち、導電性ワイヤ５３を、隣接するベース基板モジュー
ル２１０の各貫通孔１０ａ内のクリーム半田１２の電極
と、第１メモリモジュール２２１の各貫通孔２１ａ内の
クリーム半田１２の電極と、第２メモリモジュール２２
２の各貫通孔２２ａ内のクリーム半田１２の電極とを貫
通させる。次いで、再び、Ｕ字状に折り曲げたのち、例
えば、隣接する第２メモリモジュール２２２の各貫通孔
２２ａ内のクリーム半田１２の電極と、第１メモリモジ
ュール２２１の各貫通孔２１ａ内のクリーム半田１２の
電極と、ベース基板モジュール２１０の各貫通孔１０ａ
内のクリーム半田１２の電極とを貫通させる。このよう
にして、接続すべき全てのクリーム半田１２の電極を接
続する。
【００７０】次いで、リフロー炉内に上記モジュールを
搬入してリフロー工程を行うことにより、または、ホッ
トエアなどの熱風を吹き付けることにより、各クリーム
半田１２を溶融して各クリーム半田１２と導電性ワイヤ
５３とを導通状態のまま完全に固着させることにより、
確実に電気的に接続する。
【００７１】次いで、上記導電性ワイヤ５３の上記Ｕ字
状に折り曲げた部分を切断して除去することにより、ベ
ース基板１０と第１及び第２メモリ用基板２１，２２の
上下に重なるように位置する３個のクリーム半田１２の
電極を互に個別的に導通させ、かつ、３個の接続部毎に
独立的に導通させる導通用柱部材として機能させること
ができる。
【００７２】このような構成によれば、多数の導電性ワ
イヤ１１を予め用意する必要がなく、用意すべき部品点
数を削減することができるとともに、多数の導電性ワイ
ヤ１１を一本ずつ接続するよりも連続した導電性ワイヤ
５３を半田１２に貫通させる方が接続しやすく、作業の
軽減を図ることができる。
【００７３】上記構成において、ベース基板１０と第１
メモリ用基板２１と第２メモリ用基板２２とを同時に位
置決めして仮固定するようにしてもよい。また、仮固定
は、接着剤の代わりに両面粘着テープを使用することも
できる。さらには、接着剤を使用せずに、他の部材又は
半田の粘着力を利用して上記三枚の基板を位置決め保持
するようにしてもよい。
【００７４】図４７は、本発明の上記実施形態にかかる
ＩＣチップ装着方法が適用できる別の小型メモリカード
の完成状態での一部断面側面図である。図４７では、導
電性ワイヤ５３の代わりに、銅などの導電性ボール７１
を使用するものである。すなわち、ベース基板１０の各
貫通孔１０ａ内のクリーム半田１２と第１メモリ用基板
２１の各貫通孔１０ａ内のクリーム半田１２との間に導
電性ボール７１を介在させて、ベース基板１０と第１メ
モリ用基板２１との間を大略平行に保持するとともに、
第１メモリ用基板２１の各貫通孔２１ａ内のクリーム半
田１２と第２メモリ用基板２２の各貫通孔２２ａ内のク
リーム半田１２との間に導電性ボール７１を介在させて
第１メモリ用基板２１と第２メモリ用基板２２との間を
大略平行に保持するようにしている。この場合、導電性
ボール７１の直径よりも各貫通孔１０ａ，２１ａ，２２
ａのクリーム半田１２の外径を大きくして、導電性ボー
ル７１が各クリーム半田１２の電極上に若干入り込みつ
つ安定して保持されるようにするのが好ましい。
【００７５】導電性ボール７１の一例としては、直径
０．３μｍの銅ボールを使用することができる。導電性
ボール７１の材料としては、銅以外に、スズ−亜鉛系、
スズ−銀系、スズ−銅系も使用することができる。
【００７６】上記構成によれば、先の例の小型メモリカ
ードと同様な作用効果を奏することができる上に、ベー
ス基板１０と第１メモリ用基板２１、及び、第１メモリ
用基板２１と第２メモリ用基板２２との間に導電性ボー
ル７１を介在させることにより、各基板の間隔を容易に
均等にすることができて、各基板を大略平行に配置する
ことができる。また、導電性ボール７１を銅などの半田
よりも融点が高い材料より構成すれば、後工程でリフロ
ーやエアブローにより半田を溶融するときでも導電性ボ
ール７１が溶融せず、基板間隔を導電性ボール７１によ
り確実に確保することができ、高い精度で基板間の平行
度を保持することができる。よって、また、基板間が導
電性ボール７１で支持されるため、機械的な応力が作用
しても導電性ボール７１は容易に変形しない。従って、
熱的な応力及び機械的な応力に抗して、基板間の平行度
を確実に保持することができるとともに、隣接する導電
性ボール７１との接触も防止することができてショート
を防止できる。さらに、導電性ボール７１の直径を小さ
くすることにより、より狭いピッチでの配置が可能とな
り、配線の自由度が増し、各メモリチップ１５への個別
配線が可能となり、メモリチップ１５とＩＣチップ１
３，１４間での処理速度の向上を図ることができる。
【００７７】また、図４及び図１１などに示すように、
上記規制部１１１ｂ，１１１ｃ，１１２ｂ，１１２ｃの
上記フィレット成形部１１１ｂ，１１２ｂは、上記フィ
レット成形部により成形される縦断面大略台形の上記フ
ィレットの上面が上記メモリチップ１５の上面と大略面
一に成形されるように構成されているのが好ましい。こ
のように構成することにより、従来の不具合を解消しつ
つメモリチップ１５の保護を最大限に発揮させることが
できる。
【００７８】なお、本発明は上記実施形態に限定される
ものではなく、その他種々の態様で実施できる。
【００７９】例えば、上記フィレット成形部の縦断面形
状は先に述べた形状に限られるものではなく、その内側
側面が任意の形状、例えば、湾曲したものでもよい。
【００８０】また、上記フィレット成形部の枠形状の内
側で形成される形状は、上記メモリチップ１５の形状の
大略相似形状であるのが好ましい。
【００８１】また、上記各実施形態では、フィレット形
成材料として、封止シートで説明したが、半液体状又は
液体状の封止樹脂をメモリ用基板２１上に塗布などによ
り供給するようにしてもよい。また、封止シートもメモ
リ用基板２１上に予め載置するものに限らず、メモリチ
ップ１５側に配置するようにしてもよい。
【００８２】なお、上記様々な実施形態のうちの任意の
実施形態を適宜組み合わせることにより、それぞれの有
する効果を奏するようにすることができる。
【００８３】
【発明の効果】本発明によれば、加熱加圧時に上記ＩＣ
チップと上記基板との間からはみ出す上記封止樹脂を、
封止樹脂規制部により、上記基板に対して装着後の上記
ＩＣチップの厚み方向の上記ＩＣチップの表面以下に規
制するようにしている。
【００８４】この結果、ＩＣチップの周囲例えば端面面
の中央部に回り込んだ封止樹脂がＩＣチップの側面を這
い上がることができず、角状の突起部を形成することが
ない。よって、ＩＣチップの各角部に確実にフィレット
が形成できるとともに、角状の突起部による基板に対す
るＩＣチップの接合不良を確実に無くすことができ、か
つ、信頼性向上を実現させることができる。また、角状
の突起部が無いため、外装部品にクラックを発生させて
破壊してり、角状の突起部が折れてＩＣチップの一部に
剥離を生じさせて耐湿性能が低下し耐熱応力特性が低下
し信頼性が低下することが無いとともに、ＩＣチップモ
ジュールの薄型化を妨げることもない。
【００８５】また、本発明によれば、装着ツールの加圧
面が、ＩＣチップの大きさに加えてＩＣチップの周囲に
フィレットが十分に形成できる程度まで十分に大きな面
積を有するようにしている場合には、ＩＣチップの周囲
例えば端面面の中央部に回り込んだ封止樹脂がＩＣチッ
プの側面を這い上がることができず、角状の突起部を形
成することがない。よって、ＩＣチップの各角部に確実
にフィレットが形成できるとともに、角状の突起部によ
る基板に対するＩＣチップの接合不良を確実に無くすこ
とができ、かつ、信頼性向上を実現させることができ
る。また、角状の突起部が無いため、外装部品にクラッ
クを発生させて破壊してり、角状の突起部が折れてＩＣ
チップの一部に剥離を生じさせて耐湿性能が低下し耐熱
応力特性が低下し信頼性が低下することが無いととも
に、ＩＣチップモジュールの薄型化を妨げることもな
い。
【００８６】また、本発明によれば、装着ツールはフィ
レット成形部と平坦なＩＣチップ加圧面とを有している
ため、ＩＣチップの周囲、特に、端面の中央部に回り込
もうとする封止樹脂がＩＣチップの側面を這い上がるこ
とができず、角状の突起部を形成することがない。よっ
て、ＩＣチップの各角部に確実にフィレットが形成でき
るとともに、角状の突起部による基板に対するＩＣチッ
プの接合不良を確実に無くすことができ、かつ、信頼性
向上を実現させることができる。また、角状の突起部が
無いため、外装部品にクラックを発生させて破壊して
り、角状の突起部が折れてＩＣチップの一部に剥離を生
じさせて耐湿性能が低下し耐熱応力特性が低下し信頼性
が低下することが無いとともに、ＩＣチップモジュール
の薄型化を妨げることもない。
【図面の簡単な説明】
【図１】 本発明の第１実施形態にかかる装着ツールに
より、封止シートを介してＩＣチップを基板に装着する
ＩＣチップの装着方法の工程の説明図である。
【図２】 図１の工程に続き、装着ツールによる加熱加
圧時に封止樹脂の流動状態を説明する説明図である。
【図３】 図２の工程に続き、装着ツールによる加熱加
圧時に封止樹脂によるフィレットの成形状態を説明する
説明図である。
【図４】 図１から図３の工程により形成されたフィレ
ットを有するメモリチップモジュールの一部断面正面図
である。
【図５】 本発明の第２実施形態にかかる装着ツールに
より、封止シートを介してＩＣチップを基板に装着する
ＩＣチップの装着方法において、装着ツールが下降する
工程の説明図である。
【図６】 図５に続く工程であって、装着ツールにより
加熱加圧状態の説明図である。
【図７】 図６に続く工程であって、装着ツールが上昇
する状態の説明図である。
【図８】 本発明の第３実施形態にかかる装着ツールに
より、封止シートを介してＩＣチップを基板に装着する
ＩＣチップの装着方法のにおいて、装着ツールが下降す
る工程の説明図である。
【図９】 本発明の第３実施形態の変形例にかかる装着
ツールの断面図である。
【図１０】 図８に続く工程であって、装着ツールによ
り加熱加圧状態の説明図である。
【図１１】 図１０に続く工程であって、装着ツールが
上昇する状態の説明図である。
【図１２】 従来の装着ツールにより、封止シートを介
してＩＣチップを基板に装着する工程の説明図である。
【図１３】 図１２に続く工程であって、装着ツールに
より加熱加圧するとき、突起部が形成される状態を示す
工程の説明図である。
【図１４】 図１３に続く工程であって、装着ツールが
上昇する工程の説明図である。
【図１５】 図１４に続く工程であって、外装ケースを
ＩＣチップモジュールに取り付ける工程の説明図であ
る。
【図１６】 図１５でＩＣチップモジュールに取り付け
られた外装ケースにクラックが発生する状態を示す説明
図である。
【図１７】 従来の装着ツールにより、封止シートを介
してＩＣチップを基板に装着する工程であって、装着ツ
ールにより加熱加圧するとき、突起部が形成される状態
を示す工程の説明図である。
【図１８】 図１７の工程により突起部が形成された状
態のＩＣチップモジュールの一部断面図である。
【図１９】 図１７の工程により突起部が形成された状
態のＩＣチップモジュールのフィレットの突起部が破損
した状態の説明図である。
【図２０】 従来の装着ツールにより、封止シートを介
してＩＣチップを基板に装着する工程であって、装着ツ
ールにより加熱加圧するとき、突起部が形成される状態
を示す工程の説明図である。
【図２１】 図２０の工程により突起部が形成された状
態のＩＣチップモジュールの一部断面図である。
【図２２】 従来の装着ツールにより、封止シートを介
して厚みの大きなＩＣチップを基板に装着する工程であ
って、装着ツールにより加熱加圧するとき、ＩＣチップ
の側面に封止樹脂が盛り上がった状態を示す工程の説明
図である。
【図２３】 図２２の工程によりＩＣチップの側面に封
止樹脂が盛り上がった状態のＩＣチップモジュールの一
部断面図である。
【図２４】 従来の装着ツールにより、封止シートを介
してＩＣチップを基板の一方の面に装着する工程であっ
て、装着ツールにより加熱加圧するとき、突起部が形成
される状態を示す工程の説明図である。
【図２５】 図２４の工程により突起部が形成された状
態のＩＣチップモジュールの一部断面図である。
【図２６】 図２４の工程に続く工程であって、図２４
の上記従来の装着ツールにより、封止シートを介してＩ
Ｃチップを基板の他方の面に装着する工程であって、装
着ツールが下降する状態を示す工程の説明図である。
【図２７】 図２６の工程に続く工程であって、図２４
の上記従来の装着ツールにより、封止シートを介してＩ
Ｃチップを基板の他方の面に装着する工程であって、装
着ツールにより加熱加圧する状態を示す工程の説明図で
ある。
【図２８】 図１２の工程の前に、基板上に封止シート
を載置した状態の平面図である。
【図２９】 図１２の工程の前に、基板上に封止シート
を載置した状態の正面図である。
【図３０】 図１２の工程での基板上に封止シートを介
してＩＣチップを加熱加圧する状態の平面図である。
【図３１】 図１２の工程での基板上に封止シートを介
してＩＣチップを加熱加圧する状態の正面図である。
【図３２】 図１４の工程での基板上に封止シートを介
してＩＣチップを加熱加圧した後にツールが上昇する状
態の平面図である。
【図３３】 図１４の工程での基板上に封止シートを介
してＩＣチップを加熱加圧した後にツールが上昇する状
態の一部断面正面図である。
【図３４】 基板上に封止シートを介してＩＣチップを
加熱加圧する装着ツールが下降状態の一部断面正面図で
ある。
【図３５】 図３４の工程での基板上に封止シートを介
してＩＣチップを加熱加圧する状態の平面図である。
【図３６】 図３４の工程で基板上に封止シートを介し
てＩＣチップを加熱加圧した後にツールが上昇する状態
の一部断面正面図である。
【図３７】 図３４の工程で基板上に封止シートを介し
てＩＣチップを加熱加圧した後にツールが上昇する状態
の平面図である。
【図３８】 本発明の各実施形態にかかるＩＣチップ装
着方法が適用できる小型メモリカードの基本となる小型
メモリカードの分解斜視図である。
【図３９】 図３８の小型メモリカードの一部断面側面
図である。
【図４０】 図３８の小型メモリカードの底面図であ
る。
【図４１】 本発明の上記実施形態にかかるＩＣチップ
装着方法が適用できる小型メモリカードのケースを除い
た状態での概略斜視図である。なお、一部の導体を取り
除いて、電極などを理解しやすくしている。
【図４２】 図４１の小型メモリカードの側面図であ
る。
【図４３】 図４１の小型メモリカードの完成状態での
一部断面側面図である。ただし、理解しやすくするた
め、メモリチップと基板との接続部分及びケースを断面
で示す。
【図４４】 （Ａ），（Ｂ），（Ｃ）はそれぞれ図４１
の小型メモリカードの製造方法において、ベース基板モ
ジュール、第１メモリモジュール、及び、第２メモリモ
ジュールを製造する工程の一部断面の説明図である。
【図４５】 （Ａ），（Ｂ），（Ｃ），（Ｄ）はそれぞ
れ図４１の小型メモリカードの製造方法において、ベー
ス基板モジュール、第１メモリモジュール、及び、第２
メモリモジュールにクリーム半田を塗布する工程の一部
断面の説明図、第１メモリモジュールと第２メモリモジ
ュールとを仮固定する工程の一部断面の説明図である。
【図４６】 （Ａ），（Ｂ），（Ｃ）はそれぞれ図４１
の小型メモリカードの製造方法において、仮固定された
第１メモリモジュールと第２メモリモジュールをベース
基板モジュールに仮固定する工程、さらに、モジュール
間の電極同士を導電性ワイヤで個別に接続する工程、モ
ジュール間の電極同士を導体の別の例としての連続した
導電性ワイヤで接続する工程の一部断面の説明図であ
る。
【図４７】 本発明の上記実施形態にかかるＩＣチップ
装着方法が適用できる別の例の小型メモリカードの完成
状態での一部断面側面図である。ただし、理解しやすく
するため、メモリチップと基板との接続部分及びケース
を断面で示す。
【符号の説明】
１０…ベース基板、１０ａ…貫通孔、１１…導電性ワイ
ヤ、１２…クリーム半田、１３…ＡＳＩＣ用ＩＣチッ
プ、１４…マイクロプロセッサ用ＩＣチップ、１５…メ
モリチップ、１５ｐ…電極、１６…カード電極、１８…
チップコンデンサ、１９…チップ抵抗、２１…メモリ用
基板、２１ａ…貫通孔、２１ｐ…電極、２２…第２メモ
リ用基板、２２ａ…貫通孔、２２ｚ…位置決め孔、２４
…第４メモリ用基板、３０Ａ…上ケース、３１Ａ…下ケ
ース、１００…加熱加圧ツール、１００ａ…加圧面、１
１０…基板、１１１…加熱加圧ツール、１１１ａ…傾斜
面、１１１ｂ…フィレット成形部、１１１ｃ…メモリチ
ップ加圧面、１１２…加熱加圧ツール、１１２ａ…内側
側面、１１２ｂ…フィレット成形部、１１２ｃ…メモリ
チップ加圧面、１１２ｄ…湾曲面、１１３…ＡＳＩＣ用
ＩＣチップ、１１４…マイクロプロセッサ用ＩＣチッ
プ、１１５…メモリチップ、１１６…電極、１１８…チ
ップコンデンサ、１１９…チップ抵抗、１３０…上ケー
ス、１３１…下ケース、１３１ａ…電極用開口、１３２
…ライトプロテクト用切換えスイッチ、１５０…ステー
ジ、２００…封止樹脂、２０９…フィレット形成用封止
シート、２０９ａ…上面、２１０…ベース基板モジュー
ル、２１１…フィレット形成用封止シート、２１１ａ…
傾斜側面、２１２…フィレット形成用封止シート、２２
１…第１メモリモジュール、２２２…第２メモリモジュ
ール、２７０…第３メモリモジュール。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 吉野 道朗 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 2C005 MA09 MA11 MA15 MA31 MB03 NB04 NB09 NB11 NB22 NB23 NB29 PA01 PA11 PA29 RA17 RA19 RA22 5B035 BA03 BB09 CA01 5F044 KK01 LL11 PP16

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 ＩＣチップ（１５）を封止樹脂（２０
    ９，２１１，２１２）を介して基板（２１）に加熱加圧
    して装着する装着ツールにおいて、 加熱加圧時に上記ＩＣチップと上記基板との間からはみ
    出す上記封止樹脂を、上記基板に対して装着後の上記Ｉ
    Ｃチップの表面以下に規制する封止樹脂規制部（１００
    ａ，１１１ｂ，１１１ｃ，１１２ｂ，１１２ｃ）を備え
    るようにしたことを特徴とする装着ツール。
  2. 【請求項２】 上記規制部は、上記ＩＣチップの被加圧
    面に接触して上記ＩＣチップを押圧し、かつ、上記ＩＣ
    チップの被加圧面に接触する加圧領域より大きく、か
    つ、上記ＩＣチップの周囲が上記封止樹脂で囲まれる領
    域よりも大きな面積の加圧面（１００ａ）より構成され
    る請求項１に記載の装着ツール。
  3. 【請求項３】 上記規制部（１１１ｂ，１１１ｃ）は、
    上記ＩＣチップの被加圧面に接触して上記ＩＣチップを
    押圧する加圧面（１１１ｃ）と、内側側面が上記基板の
    厚み方向に対して傾斜した枠形状であって、上記加圧面
    と共働して上記封止樹脂を縦断面大略台形に成形するフ
    ィレット成形部（１１１ｂ）とを備える請求項１に記載
    の装着ツール。
  4. 【請求項４】 上記規制部（１１１ｂ，１１１ｃ）の上
    記フィレット成形部（１１１ｂ）は、上記フィレット成
    形部により成形される縦断面大略台形の底面の面積が、
    少なくとも、上記ＩＣチップの周囲が上記封止樹脂で囲
    まれる程度の大きさの面積を有する請求項３に記載の装
    着ツール。
  5. 【請求項５】 上記規制部（１１２ｂ，１１２ｃ）は、
    上記ＩＣチップの被加圧面に接触して上記ＩＣチップを
    押圧する加圧面（１１２ｃ）と、内側側面が上記基板の
    厚み方向沿いである枠形状であって、上記加圧面と共働
    して上記封止樹脂を大略直方体形状に成形するフィレッ
    ト成形部（１１２ｂ）とを備える請求項１に記載の装着
    ツール。
  6. 【請求項６】 上記規制部（１１２ｂ，１１２ｃ）の上
    記加圧面（１１２ｃ）は、上記ＩＣチップの周囲が上記
    封止樹脂で囲まれる領域よりも大きな面積を有する請求
    項５に記載の装着ツール。
  7. 【請求項７】 上記ＩＣチップが長方形であり、上記規
    制部（１１１ｃ，１１２ｃ）の上記フィレット成形部
    （１１１ｂ，１１２ｂ）の枠形状の内側で形成される形
    状は、上記ＩＣチップの形状の大略相似形状である請求
    項３〜６のいずれか１つに記載の装着ツール。
  8. 【請求項８】 装着ツール（１００，１１１，１１２）
    により加熱加圧することにより、ＩＣチップ（１５）を
    封止樹脂（２０９，２１１，２１２）を介して基板（２
    １）に装着し、 上記加熱加圧時に、上記ＩＣチップと上記基板との間か
    らはみ出す上記封止樹脂を、上記装着ツールの封止樹脂
    規制部（１００ａ，１１１ｂ，１１１ｃ，１１２ｂ，１
    １２ｃ）により、上記基板に対して装着後の上記ＩＣチ
    ップの表面以下に規制するようにしたことを特徴とする
    ＩＣチップの装着方法。
  9. 【請求項９】 上記規制部（１１１ｂ，１１１ｃ，１１
    ２ｂ，１１２ｃ）の上記フィレット成形部（１１１ｂ，
    １１２ｂ）は、上記フィレット成形部により成形される
    縦断面大略台形の上記フィレットの上面が上記ＩＣチッ
    プの上面と大略面一に成形されるように構成されている
    請求項３又は４に記載の装着ツール。
  10. 【請求項１０】 請求項８に記載のＩＣチップの装着方
    法により上記ＩＣチップが上記基板に装着されて構成さ
    れるモジュールが筐体（１３０）内に収納されたモジュ
    ール部品。
JP2001302637A 2001-09-28 2001-09-28 装着ツール及びｉｃチップの装着方法 Expired - Fee Related JP4288026B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001302637A JP4288026B2 (ja) 2001-09-28 2001-09-28 装着ツール及びｉｃチップの装着方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001302637A JP4288026B2 (ja) 2001-09-28 2001-09-28 装着ツール及びｉｃチップの装着方法

Publications (2)

Publication Number Publication Date
JP2003109988A true JP2003109988A (ja) 2003-04-11
JP4288026B2 JP4288026B2 (ja) 2009-07-01

Family

ID=19122844

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001302637A Expired - Fee Related JP4288026B2 (ja) 2001-09-28 2001-09-28 装着ツール及びｉｃチップの装着方法

Country Status (1)

Country Link
JP (1) JP4288026B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006085466A1 (ja) * 2005-02-14 2006-08-17 Matsushita Electric Industrial Co., Ltd. アンテナ内蔵半導体メモリモジュール
WO2009001564A1 (ja) * 2007-06-28 2008-12-31 Panasonic Corporation 半導体素子の実装構造体及びその製造方法、半導体素子の実装方法、並びに加圧ツール
JP2010050308A (ja) * 2008-08-22 2010-03-04 Casio Hitachi Mobile Communications Co Ltd 電子部品の接着方法、回路基板、及び電子機器
US8114243B2 (en) * 2006-07-19 2012-02-14 Sony Corporation Mounting method using thermocompression head

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006085466A1 (ja) * 2005-02-14 2006-08-17 Matsushita Electric Industrial Co., Ltd. アンテナ内蔵半導体メモリモジュール
JPWO2006085466A1 (ja) * 2005-02-14 2008-06-26 松下電器産業株式会社 アンテナ内蔵半導体メモリモジュール
US7471260B2 (en) 2005-02-14 2008-12-30 Panasonic Corporation Semiconductor memory module having built-in antenna
US8114243B2 (en) * 2006-07-19 2012-02-14 Sony Corporation Mounting method using thermocompression head
WO2009001564A1 (ja) * 2007-06-28 2008-12-31 Panasonic Corporation 半導体素子の実装構造体及びその製造方法、半導体素子の実装方法、並びに加圧ツール
US8264079B2 (en) 2007-06-28 2012-09-11 Panasonic Corporation Semiconductor device mounted structure and its manufacturing method, semiconductor device mounting method, and pressing tool
JP5084829B2 (ja) * 2007-06-28 2012-11-28 パナソニック株式会社 半導体素子の実装構造体の製造方法、半導体素子の実装方法、及び加圧ツール
US8426965B2 (en) 2007-06-28 2013-04-23 Panasonic Corporation Semiconductor device mounted structure and its manufacturing method, semiconductor device mounting method, and pressing tool
JP2010050308A (ja) * 2008-08-22 2010-03-04 Casio Hitachi Mobile Communications Co Ltd 電子部品の接着方法、回路基板、及び電子機器

Also Published As

Publication number Publication date
JP4288026B2 (ja) 2009-07-01

Similar Documents

Publication Publication Date Title
US5805422A (en) Semiconductor package with flexible board and method of fabricating the same
US6020221A (en) Process for manufacturing a semiconductor device having a stiffener member
US5729051A (en) Tape automated bonding type semiconductor device
US5677575A (en) Semiconductor package having semiconductor chip mounted on board in face-down relation
US6521480B1 (en) Method for making a semiconductor chip package
EP0692820B1 (en) Carrier and method of manufacturing one sided resin sealed semiconductor devices using said carrier
US20150214193A1 (en) Stacked electronic component and manufacturing method thereof
JP2711263B2 (ja) ピン格子配列集積回路パッケージ
JPH07245360A (ja) 半導体パッケージおよびその製造方法
JP2000332055A (ja) フリップチップ実装構造及び実装方法
JPH05206314A (ja) 半導体装置
JP2001077294A (ja) 半導体装置
JP3612155B2 (ja) 半導体装置および半導体装置用のリードフレーム
JP2003109988A (ja) 装着ツール及びｉｃチップの装着方法
JP2010010269A (ja) 半導体装置、半導体装置製造用中間体およびそれらの製造方法
JP2003108963A (ja) カード型記録媒体及びその製造方法
US6120301A (en) Semiconductor device and method of manufacturing the same
US6225686B1 (en) Semiconductor device
JP3974834B2 (ja) 電子部品の装着方法
JP3226244B2 (ja) 樹脂封止型半導体装置
JP4038021B2 (ja) 半導体装置の製造方法
JPH07226455A (ja) 半導体パッケージおよびその製造方法
US20060270109A1 (en) Manufacturing method for an electronic component assembly and corresponding electronic component assembly
JPH0236556A (ja) ピングリッドアレイおよび半導体素子塔載方法
KR100280597B1 (ko) 반도체장치와반도체장치유닛및반도체장치유닛의제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081209

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090303

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090330

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120403

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130403

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130403

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140403

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees