JP4288026B2 - 装着ツール及びｉｃチップの装着方法 - Google Patents
装着ツール及びｉｃチップの装着方法 Download PDFInfo
- Publication number
- JP4288026B2 JP4288026B2 JP2001302637A JP2001302637A JP4288026B2 JP 4288026 B2 JP4288026 B2 JP 4288026B2 JP 2001302637 A JP2001302637 A JP 2001302637A JP 2001302637 A JP2001302637 A JP 2001302637A JP 4288026 B2 JP4288026 B2 JP 4288026B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- substrate
- memory
- sealing resin
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/7525—Means for applying energy, e.g. heating means
- H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/75301—Bonding head
- H01L2224/75302—Shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0103—Zinc [Zn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Credit Cards Or The Like (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、メモリチップなどのＩＣチップを封止樹脂を介して基板に加熱加圧して装着するとき封止樹脂を成形する装着ツール及びその装着ツールを利用するＩＣチップの装着方法に関する。
【０００２】
【従来の技術】
従来、この種の装着ツールは種々の構造のものが知られている。例えば、図１２に示すように、メモリチップなどのＩＣチップ１５と大略同一面積の加圧面を持つ直方体形状の加熱加圧ツール３１１が知られている。このような加熱加圧ツール３１１を使用してＩＣチップ１５を基板２１に装着するときは、以下のように行われる。
【０００３】
まず、図２８及び図２９に示すように、ステージ２５０に保持された長方形状の基板２１上に、封止樹脂よりなる長方形状の封止シート２６０を載置する。次いで、図３０及び図３１に示すように、長方形状のＩＣチップ１５を例えば吸着保持した直方体形状の加熱加圧ツール３１１で、ＩＣチップ１５を封止シート２６０を介して基板２１に向けて加熱加圧して、封止シート２６０の封止樹脂を軟化させつつ基板２１の各電極２１ｐとＩＣチップ１５の各電極１５ｐとを接触させて、基板２１上にＩＣチップ１５を接合するとともに、基板２１とＩＣチップ１５との間に上記封止シート２６０の封止樹脂を充填させてフィレットを形成させてＩＣチップモジュールを形成するようにしたものがある。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記構造のものでは、加熱加圧ツール３１１によりＩＣチップ１５を基板２１に向けて加熱加圧するとき、図３２及び図３３に示すように、封止シート２６０の封止樹脂の粘度が低下し、ＩＣチップ１５と基板２１との間から封止樹脂が外向きに流れ出してＩＣチップ１５の端面の中央部側へ封止樹脂が流動することにより、ＩＣチップ１５の各角部分に封止樹脂が減少してフィレット不足になる一方、ＩＣチップ１５の端面の中央部付近では、図１３及び図１４に示すように、ＩＣチップ１５の上面よりも高く突き出た突起部２６１をＩＣチップ１５の側面の近傍に有するフィレットを形成することになる。このような突起部２６１を有するフィレットを持つＩＣチップモジュールに図１５に示すように外装ケース２５１を取り付けてＩＣチップ１５を外装ケース２５１内に収納すると、突起部２６１が外装ケース２５１に接触して外装ケース２５１を局部的に押圧し、図１６に示すように外装ケース２５１にクラック２５２を発生させて破壊させることがある。
【０００５】
また、別の場合には、加熱加圧ツール３１１によりＩＣチップ１５を基板２１に向けて加熱加圧するとき、ＩＣチップ１５と基板２１との間から封止シート２６０が軟化した封止樹脂が外向きに流れ出し、図１７及び図１８に示すように、ＩＣチップ１５の周囲においてＩＣチップ１５の上面よりも高く突き出た角状の突起部２６２をＩＣチップ１５の側面沿いに有するフィレットを形成することがある。このような角状の突起部２６２を有するＩＣチップ装着部品では、角状の突起部２６２が折れやすく、角状の突起部２６２が折れると、図１９に矢印２５３で示すように、ＩＣチップ１５の端面の剥離を招き、この剥離により矢印２５４に示す部分で水分が侵入してしまいＩＣチップ１５の耐湿性能が低下したり、耐熱応力特性が低下してしまい、信頼性が低下することになる。また、このような場合において、特に、図２０及び図２１に示すように角状の突起部２６２が尖がったものである場合には、角状の突起部２６２が非常に折れやすくなる。
【０００６】
このように、フィレット高さがＩＣチップ１５の上面より高くなり、角状に突起部２６１又は２６２が形成されてしまうと、ＩＣチップ１５が基板２１に装着されて構成されるＩＣチップモジュールの薄型化に障害が生じることになる。
【０００７】
ところが、図２２に示すように、ＩＣチップ１５Ｔが十分に厚いときには、封止シート２６０の加熱加圧ツール３１１側への這い上がりが発生しても、図２３に示すようにＩＣチップ１５Ｔの上面より突出することがなく、ＩＣチップ１５Ｔの側面で自然に止まるため、上記したような不具合は生じない。
【０００８】
すなわち、ＩＣチップ１５の厚さが例えば約０．１ｍｍ以下となるなどＩＣチップ１５の薄型化が進むにつれて、フィレットがＩＣチップ１５の上面より突出することが多くなると、上記したように、突起部２６１が外装ケース２５１に接触して局部的に押圧して外装ケース２５１にクラック２５２を発生させて破壊させたり、角状の突起部２６２が折れて、ＩＣチップ１５の端面の剥離を招き、この剥離によりＩＣチップ１５の耐湿性能が低下したり、耐熱応力特性が低下してしまい、信頼性が低下するといった問題が生じ、さらには、ＩＣチップモジュールの薄型化に障害が生じるといった問題が多発することが考えられる。
【０００９】
また、基板２１の両面にＩＣチップ１５を装着するにあたり、図２４に示すように直方体形状の加熱加圧ツール３１３により、ステージ１５０に保持された基板２１の一方の面にＩＣチップ１５を封止シート２６０を介して装着したとき、図２５に示すように、封止シートが軟化した封止樹脂の一部がＩＣチップ１５と基板２１との間からはみ出て、加熱加圧ツール３１３の側面沿いにＩＣチップ１５の上面よりも高くなり、角状の突起部２６６が形成されることがある。このような角状の突起部２６６を有するフィレットが形成された基板２１の上記一方の面をステージ１５０上に載置し、基板２１の他方の面を上向きとした上で、封止シート２６０を介してＩＣチップ１５を加熱加圧ツール３１３により加熱加圧して基板２１の他方の面に装着するとき、図２６に示すように、角状の突起部２６６がステージ１５０の上面に接触して、ステージ１５０の上面に対して基板２１の上記一方の面が傾斜することになり、加熱加圧ツール３１３の加圧面に対して基板２１の他方の面が傾斜することになり、図２７に示すように、加熱加圧ツール３１３の加圧面と基板２１との隙間のうち左端側の隙間Ｇ１が右端側の隙間Ｇ２よりも大きくなり、特に、基板２１の左端側でＩＣチップ１５の電極と基板２１の電極との接合が確実に行なえず、接合不良が生じる可能性があるといった問題があった。
【００１０】
また、図２８及び図２９は、長方形の基板２１上に長方形の封止シート２６０を中心を合わせて載置した状態を示している。
【００１１】
次いで、図３０及び図３１は、長方形のＩＣチップ１５を封止シート２６０の上に中心を合わせて載置し、直方体形状の加熱加圧ツール３１１により加熱加圧する。
【００１２】
すると、図３２及び図３３に示すように、加熱加圧ツール３１１による加熱加圧時に、封止シート２６０の封止樹脂の粘度が低下し、ＩＣチツプ１５の端面の中央部側へ封止樹脂が流動することにより、角部分に封止樹脂が減少してフィレット不足になることがある。
【００１３】
従って、本発明の目的は、上記問題を解決することにあって、上記したような突起部が無くかつＩＣチップの各角部にもフィレットを確実に形成することができ、ＩＣチップと基板との電極間の接合不良を無くし、かつ、信頼性向上を実現させることができる装着ツール及びその装着ツールを利用するＩＣチップの装着方法を提供することにある。
【００１４】
【課題を解決するための手段】
上記目的を達成するために、本発明は以下のように構成する。
【００１５】
本発明の第１態様によれば、ＩＣチップを封止樹脂を介して基板に加熱加圧して装着する装着ツールにおいて、
加熱加圧時に上記ＩＣチップと上記基板との間からはみ出す上記封止樹脂を、上記基板に対して装着後の上記ＩＣチップの表面以下に規制する封止樹脂規制部を備えるようにした装着ツールであって、
上記規制部は、上記ＩＣチップの被加圧面に接触して上記ＩＣチップを押圧する加圧面と、内側側面が上記基板の厚み方向沿いである枠形状であって、上記加圧面と共働して上記封止樹脂を直方体形状に成形するフィレット成形部と、上記フィレット成形部の下端面に形成された湾曲面と、を備えたことを特徴とする装着ツールを提供する。
【００２０】
本発明の第２態様によれば、上記規制部の上記加圧面は、上記ＩＣチップの周囲が上記封止樹脂で囲まれる領域よりも大きな面積を有する第１態様に記載の装着ツールを提供する。
【００２１】
本発明の第３態様によれば、上記ＩＣチップが長方形であり、上記規制部の上記フィレット成形部の枠形状の内側で形成される形状は、上記ＩＣチップの形状の相似形状である第１または２態様に記載の装着ツールを提供する。
【００２２】
本発明の第４態様によれば、装着ツールにより加熱加圧することにより、ＩＣチップを封止樹脂を介して基板に装着し、
上記加熱加圧時に、上記ＩＣチップと上記基板との間からはみ出す上記封止樹脂を、上記装着ツールの封止樹脂規制部により、上記基板に対して装着後の上記ＩＣチップの表面以下に規制するＩＣチップの装着方法であって、
上記規制部は、上記ＩＣチップの被加圧面に接触して上記ＩＣチップを押圧する加圧面と、内側側面が上記基板の厚み方向沿いである枠形状であって、上記加圧面と共働して上記封止樹脂を直方体形状に成形するフィレット成形部と、上記フィレット成形部の下端面に形成された湾曲面と、を備えたことを特徴とするＩＣチップの装着方法を提供する。
【００２４】
本発明の第５態様によれば、第４態様に記載のＩＣチップの装着方法により上記ＩＣチップが上記基板に装着されて構成されるモジュールが筐体内に収納されたモジュール部品を提供する。
【００２５】
【発明の実施の形態】
以下に、本発明にかかる実施の形態を図面に基づいて詳細に説明する。
【００２６】
（第１実施形態）
本発明の第１実施形態にかかる装着ツールは、図１に示すように、封止樹脂規制部の一例である、加熱加圧ツール１００の加圧面１００ａをＩＣチップの一例としてのメモリチップ１５の大きさに加えて、メモリチップ１５の周囲にフィレットが十分に形成できる程度まで大きくしたものである。上記加圧面１００ａは、上記メモリチップ１５の被加圧面に接触して上記メモリチップ１５を押圧し、かつ、上記メモリチップ１５の被加圧面に接触する加圧領域より大きく、かつ、上記メモリチップ１５の周囲が封止樹脂で囲まれる領域よりも大きな面積を有している。この封止樹脂で囲まれる領域の一例としては、メモリチップ１５の周囲に、最低限１ｍｍ程度の幅の領域をとすればよく、基板上で隣接する他のＩＣチップなどの部品に接触しないようにする。
【００２７】
この結果、図１に示すように、ステージ１５０に保持され、かつ、上記ＩＣチップが装着される基板の一例としてのメモリ用基板２１上にフィレット形成用封止シート２０９を載置し、次いで、メモリチップ１５を封止シート２０９上に載置したのち、加熱加圧ツール１００の加圧面１００ａをメモリチップ１５に接触させて、加熱加圧ツール１００により、メモリチップ１５を封止シート２０９を介してメモリ用基板２１側に押圧する。このとき、加熱も同時に行うことにより、図２に示すように、封止シート２０９の封止樹脂が、メモリ用基板２１と加熱加圧ツール１００の加圧面１００ａとの間で、メモリチップ１５とメモリ用基板２１との間が外向きに矢印に示すように流れ出す。しかしながら、図３に示すように、加熱加圧ツール１００の加圧面１００ａが、メモリチップ１５の大きさに加えてメモリチップ１５の周囲にフィレットが十分に形成できる程度まで十分に大きな面積を有するため、封止シート２０９の封止樹脂がメモリチップ１５の周囲を取り囲むように成形される。加熱加圧ツール１００による加熱加圧が終了すると、この状態のまま冷却固化される。この結果、図４に示すように、封止シート２０９の封止樹脂の上面２０９ａとメモリチップ１５の上面とが大略一致した状態のメモリチップモジュールができる。
【００２８】
従って、加熱加圧ツールの加圧面がメモリチップ１５の大きさ程度の場合には、メモリチップ１５の周囲に回り込んだ封止樹脂がメモリチップ１５の側面を這い上がって角状の突起部を形成することになる。しかしながら、上記第１実施形態によれば、加熱加圧ツール１００の加圧面１００ａが、メモリチップ１５の大きさに加えてメモリチップ１５の周囲にフィレットが十分に形成できる程度まで十分に大きな面積を有するようにしているため、メモリチップ１５の周囲例えば端面面の中央部に回り込んだ封止樹脂がメモリチップ１５の側面を這い上がることができず、角状の突起部を形成することがない。よって、メモリチップ１５の各角部に確実にフィレットが形成できるとともに、角状の突起部によるメモリ用基板２１に対するメモリチップ１５の接合不良を確実に無くすことができ、かつ、信頼性向上を実現させることができる。また、角状の突起部が無いため、外装部品にクラックを発生させて破壊してり、角状の突起部が折れてメモリチップ１５の一部に剥離を生じさせて耐湿性能が低下し耐熱応力特性が低下し信頼性が低下することが無いとともに、メモリチップモジュールの薄型化を妨げることもない。
【００２９】
（第２実施形態）
本発明の第２実施形態にかかる装着ツールは、図５に示すように、加熱加圧ツール１１１の下面に、メモリチップ１５の被加圧面（ここでは上面）に接触して上記メモリチップ１５を押圧する長方形又は正方形の平坦なメモリチップ加圧面１１１ｃと、その周囲に配置されかつ内側側面に下向きに広がるように傾斜した傾斜面１１１ａを有する断面三角形の枠状のフィレット成形部１１１ｂを備えている。
【００３０】
このツール１１１において、メモリチップ加圧面１１１ｃを長方形又は正方形とするのは、長方形又は正方形のメモリチップ１５に対応するためである。すなわち、要するに、メモリチップ加圧面１１１ｃの形状はメモリチップ１５の形状に対応し、かつ、メモリチップ１５の上面より大きな形状で、好ましくは、メモリチップ１５の形状の大略相似形状とする。また、上記フィレット成形部１１１ｂの枠形状は、少なくとも、上記フィレット成形部１１１ｂにより成形されるフィレットのメモリ用基板上での形状すなわちフィレットの底面形状がメモリチップ１５のメモリ用基板側の底面形状よりも大きく、上記メモリチップ１５の周囲が封止樹脂で囲まれる領域よりも大きくするのが好ましい。例えば、上記メモリチップ１５が長方形である場合には、メモリチップ加圧面１１１ｃの形状も長方形とし、上記フィレット成形部１１１ｂの枠形状もその平面が長方形であるようにするのが好ましい。
【００３１】
この加熱加圧ツール１１１では、メモリチップ加圧面１１１ｃとフィレット成形部１１１ｂとにより封止樹脂規制部の一例を構成している。
【００３２】
このような構成によれば、図５及び図６に示すように、メモリ用基板２１がステージ１５０に保持されかつ封止シート２１１がメモリ用基板２１上に載置された状態で、メモリチップ１５を例えば吸着保持した加熱加圧ツール１１１が下降して、フィレット成形部１１１ｂ内に、上記メモリチップ１５とフィレット形成用封止シート２１１とを入り込ませて、メモリチップ加圧面１１１ｃで上記メモリチップ１５をメモリ用基板２１に対して封止シート２１１を介して加熱加圧する。この結果、メモリ用基板２１上でかつフィレット成形部１１１ｂ内で封止シート２１１が流動化し、メモリ用基板２１上で、メモリチップ１５の側面を大略すべて覆いかつ外側面として傾斜側面２１１ａを有する縦断面台形状に封止樹脂が成形される。その後、加熱を停止したのち、図７に示すように、加熱加圧ツール１１１が上昇すると、封止樹脂が冷却固化されて、メモリ用基板２１上で、メモリチップ１５の側面を大略すべて覆いかつ傾斜側面２１１ａを有する縦断面台形状のフィレットが形成されたメモリチップモジュールができる。
【００３３】
このような構成によれば、加熱加圧ツール１１１はフィレット成形部１１１ｂと平坦なメモリチップ加圧面１１１ｃとを有しているため、メモリチップ１５の周囲、特に、端面の中央部に回り込もうとする封止シート２１１の封止樹脂がメモリチップ１５の側面を這い上がることができず、角状の突起部を形成することがない。よって、メモリチップ１５の各角部に確実にフィレットが形成できるとともに、角状の突起部によるメモリ用基板２１に対するメモリチップ１５の接合不良を確実に無くすことができ、かつ、信頼性向上を実現させることができる。また、角状の突起部が無いため、外装部品にクラックを発生させて破壊してり、角状の突起部が折れてメモリチップ１５の一部に剥離を生じさせて耐湿性能が低下し耐熱応力特性が低下し信頼性が低下することが無いとともに、メモリチップモジュールの薄型化を妨げることもない。
【００３４】
（第３実施形態）
本発明の第３実施形態にかかる装着ツールは、図８に示すように、加熱加圧ツール１１２の下面に、メモリチップ１５の被加圧面（ここでは上面）に接触して上記メモリチップ１５を押圧する長方形又は正方形の平坦なメモリチップ加圧面１１２ｃと、内側側面１１２ａが上記基板の厚み方向沿いであってメモリチップ加圧面１１２ｃの周囲に配置された断面長方形の枠状のフィレット成形部１１２ｂを備えている。
【００３５】
このツール１１２において、メモリチップ加圧面１１２ｃを長方形又は正方形とするのは、長方形又は正方形のメモリチップ１５に対応するためである。すなわち、要するに、メモリチップ加圧面１１２ｃの形状はメモリチップ１５の形状に対応し、かつ、メモリチップ１５の上面より大きな形状で、好ましくは、メモリチップ１５の形状の大略相似形状とする。また、上記フィレット成形部１１２ｂの枠形状は、少なくとも、上記フィレット成形部１１２ｂにより成形されるフィレットのメモリ用基板上での形状すなわちフィレットの底面形状がメモリチップ１５のメモリ用基板側の底面形状よりも大きく、上記メモリチップ１５の周囲が封止樹脂で囲まれる領域よりも大きくするのが好ましい。例えば、上記メモリチップ１５が長方形である場合には、メモリチップ加圧面１１２ｃの形状も長方形とし、上記フィレット成形部１１２ｂの枠形状もその平面が長方形であるようにするのが好ましい。
【００３６】
この加熱加圧ツール１１２では、メモリチップ加圧面１１２ｃとフィレット成形部１１２ｂとにより封止樹脂規制部の一例を構成している。
【００３７】
なお、図９に示すように、フィレット成形部１１２ｂの下端面には、湾曲した湾曲面１１２ｄを形成して、フィレット形成用封止シート２１２を円滑にフィレット成形部１１２ｂ内に入り込ませるようにしてもよい。
【００３８】
このような構成によれば、図８、図１０、図３４、及び図３５に示すように、メモリ用基板２１がステージ１５０に保持されかつ封止シート２１２がメモリ用基板２１上に載置された状態で、メモリチップ１５を例えば吸着保持した加熱加圧ツール１１２が下降して、フィレット成形部１１２ｂ内に、上記メモリチップ１５と封止シート２１２とを入り込ませて、メモリチップ加圧面１１２ｃで上記メモリチップ１５をメモリ用基板２１に対して封止シート２１２を介して加熱加圧する。この結果、メモリ用基板２１上でかつフィレット成形部１１２ｂ内で封止シート２１２が流動化し、メモリ用基板２１上で、メモリチップ１５の側面を大略すべて覆いかつ外側面が上記メモリ用基板２１の厚み方向沿いである縦断面長方形状の直方体状の封止樹脂が成形される。その後、加熱を停止したのち、図１１、図３６、及び図３７に示すように、加熱加圧ツール１１２が上昇すると、封止樹脂が冷却固化されて、メモリ用基板２１上で、メモリチップ１５の側面を大略すべて覆う縦断面長方形状のフィレットが形成されたメモリチップモジュールができる。
【００３９】
このような構成によれば、加熱加圧ツール１１２はフィレット成形部１１２ｂと平坦なメモリチップ加圧面１１２ｃとを有しているため、メモリチップ１５の周囲、特に、端面の中央部に回り込もうとする封止シート２１２の封止樹脂がメモリチップ１５の側面を這い上がることができず、角状の突起部を形成することがない。よって、図３７に示すようにメモリチップ１５の各角部に確実にフィレットが形成できるとともに、角状の突起部によるメモリ用基板２１に対するメモリチップ１５の接合不良を確実に無くすことができ、かつ、信頼性向上を実現させることができる。また、角状の突起部が無いため、外装部品にクラックを発生させて破壊してり、角状の突起部が折れてメモリチップ１５の一部に剥離を生じさせて耐湿性能が低下し耐熱応力特性が低下し信頼性が低下することが無いとともに、メモリチップモジュールの薄型化を妨げることもない。
【００４０】
以下に、本発明にかかる上記実施形態によりＩＣチップ装着方法を適用した例について図面に基づいて詳細に説明する。なお、図面において、理解しやすくするため、ＩＣチップ又はメモリチップと各基板との接合部分を断面にて示しているが、実際には、接合部分は全て封止樹脂で封止することが望ましい。
【００４１】
この例は、特に薄型化が望まれているカード型記録媒体の一例としての小型メモリカードに本発明を適用する例であり、まず、その小型メモリカードの具体的な基本的な構成を図３８〜図４０に示す。なお、この小型メモリカードは、上記ＩＣチップの装着方法により上記ＩＣチップ例えばメモリチップ１５が上記基板２１に装着されて構成されるモジュールが筐体１３０内に収納されたモジュール部品の一例である。
【００４２】
図において、１１０は基板、１１３は基板１１０の裏面（図３８では上側の面、図３９では下側の面）に実装されるＡＳＩＣ（Application Specific Integrated Circuit）のコントローラＬＳＩチップ（ＡＳＩＣ用ＩＣチップ）、１１４は基板１１０の裏面に実装されるマイクロプロセッサ用ＩＣチップ、１１５は基板１１０の表面（図３８では下側の面、図３９では上側の面）に実装されるＣＳＰ（Chip Size Package）であるフラッシュメモリチップ、１１６は基板１１０の電極、１１８は基板１１０の表面に実装されるチップコンデンサ、１１９は基板１１０の表面に実装されるチップ抵抗、１３０は基板１１０の表面を覆う上ケース、１３１は上ケース１３０に固着されて基板１１０の裏面を覆う下ケース、１３１ａは下ケース１３１の電極用開口、１３２はライトプロテクト用切換えスイッチである。なお、上記上ケース１３０と上記下ケース１３１とにより、筐体の一例を構成している。
【００４３】
このような小型メモリカードの規格の例としては、図４０に示すように、上ケース１３０に下ケース１３１が固着された状態の製品としての小型メモリカードでは、幅２４ｍｍ×高さ３２ｍｍ×厚さ２．１ｍｍとなることが要求される。なお、図２４では、上ケース１３０の厚さは１．４ｍｍ、下ケース１３１の厚さは０．７ｍｍとなっている。また、フラッシュメモリのＩＣチップは、一例として、厚さ８０μｍで短辺７．８ｍｍ×長辺１６ｍｍの長方形薄板状に構成されている。
【００４４】
このような規格に従った小型メモリカードにおいて、メモリの容量を増加させる場合に本発明の上記実施形態を適用することが好ましく、これについて、以下に詳細に説明する。ただし、この規格は、理解しやすくするための一例として述べるものであって、本発明はこれに限定されるものではない。
【００４５】
本発明の上記実施形態にかかるＩＣチップ装着方法が適用できるカード型記録媒体の一例としての小型メモリカードは、図４１〜図４３に示すように、ベース基板モジュール２１０と、ベース基板モジュール２１０上に実装された第１メモリモジュール２２１と、第１メモリモジュール２２１上に実装された第２メモリモジュール２２２とを備えて、図３９の上記コントローラＬＳＩチップ１１３とマイクロプロセッサ用ＩＣチップ１１４とフラッシュメモリチップ１１５とが実装された基板１１０を構成し、上ケース３０と下ケース３１内に、各ケース３０，３１との間にはそれぞれ所定の隙間を空けて収納されるようにしている。
【００４６】
ベース基板モジュール２１０は、長方形板状のベース基板１０の下面に、マイクロプロセッサ用ＩＣチップ１４とＡＳＩＣ用ＩＣチップ１３とを所定間隔あけて実装されて構成されている。マイクロプロセッサ用ＩＣチップ１４の各電極と各基板の各電極、及び、ＡＳＩＣ用ＩＣチップ１３の各電極と各基板の各電極とは、バンプなどを介して直接的に接合すなわちフリップチップ実装されたのち、接合部分が絶縁性の封止樹脂で封止されている。ベース基板１０の上面には、その一端部に、チップコンデンサ１８及びチップ抵抗１９をベース基板１０の長手方向沿いの長辺とは直交する短辺沿いに実装している。ベース基板１０の長手方向沿いの長辺の近傍には、ベース基板１０の回路パターンと電気的に接続され、かつ、他のメモリ用基板２１，２２と接続するための電極として機能するように、貫通孔１０ａが多数形成されており、各貫通孔１０ａ内にはクリーム半田１２が配置されている。長手方向の両端の貫通孔１０ａは小型メモリカードの製造の際に位置決め孔１０ｚとして使用されることもある。なお、１６は小型メモリカードのカード電極、１８はチップコンデンサ、１９はチップ抵抗である。
【００４７】
第１メモリモジュール２２１は、ベース基板１０よりも小さい長方形の第１メモリ用基板２１の表裏両面（上下両面）に、合計４個のフラッシュＥＥＰＲＯＭなどの不揮発性メモリチップなどのメモリチップ１５を実装して構成されている。各メモリチップ１５の各電極と第１メモリ用基板２１の各電極とはバンプなどを介して直接的に接合すなわちフリップチップ実装されたのち、接合部分が絶縁性の封止樹脂で封止されている。第１メモリ用基板２１の長手方向沿いの長辺の近傍には、第１メモリ用基板２１の回路パターンと電気的に接続され、かつ、ベース基板１０及び第２メモリ用基板２２と接続するための電極として機能するように、貫通孔２１ａが多数形成されており、各貫通孔２１ａ内にはクリーム半田１２が配置されている。長手方向の両端の貫通孔２１ａは小型メモリカードの製造の際に位置決め孔２１ｚとして使用されることもある。
【００４８】
第２メモリモジュール２２２は、第１メモリモジュール２２１と同一構造であって、ベース基板１０よりも小さい長方形の第２メモリ用基板２２の表裏両面（上下両面）に、合計４個のフラッシュメモリなどのメモリチップ１５を実装して構成されている。各メモリチップ１５の各電極と第２メモリ用基板２２の各電極とはバンプなどを介して直接的に接合すなわちフリップチップ実装されたのち、接合部分が絶縁性の封止樹脂で封止されている。第２メモリ用基板２２の長手方向沿いの長辺の近傍には、第２メモリ用基板２２の回路パターンと電気的に接続され、かつ、ベース基板１０及び第１メモリ用基板２１と接続するための電極として機能するように、貫通孔２２ａが多数形成されており、各貫通孔２２ａ内にはクリーム半田１２が配置されている。長手方向の両端の貫通孔２２ａは小型メモリカードの製造の際に位置決め孔２２ｚとして使用されることもある。
【００４９】
ベース基板１０の各貫通孔１０ａ、第１メモリ用基板２１の各貫通孔２１ａ、及び、第２メモリ用基板２２の各貫通孔２２ａを、上記ベース基板１０のメモリ用基板実装面に直交する方向に基板間を電気的に接続する導体の一例としての導電性ワイヤ１１がそれぞれ貫通して、各貫通孔内のクリーム半田１２に接触して、ベース基板１０の各貫通孔１０ａ内のクリーム半田１２と、第１メモリ用基板２１の各貫通孔２１ａ内のクリーム半田１２と、第２メモリ用基板２２の各貫通孔２２ａ内のクリーム半田１２とを導電性ワイヤ１１により電気的に接続する。具体的な例として、各貫通孔は、各基板の回路に接続されかつ直径０．５０μｍで内周面が金メッキされたスルーホールとし、導電性ワイヤ１１としては、直径０．２０μｍの銅ワイヤとする。各貫通孔については、ベース基板１０の各貫通孔１０ａのみをベース基板１０の回路に接続されかつ直径０．５０μｍで内周面が金メッキされたスルーホールとし、第１メモリ用基板２１の各貫通孔２１ａ及び第２メモリ用基板２２の各貫通孔２２ａはそれぞれ各メモリ用基板基板の回路にそれぞれ接続されかつ直径０．５０μｍで内周面が金メッキされたスルーホールを半分カットした大略半円形状（図４１参照）とすることもできる。
【００５０】
このように、ベース基板１０と第１メモリ用基板２１と第２メモリ用基板２２とを導電性ワイヤ１１により接続することができるため、ベース基板１０の上に、それぞれ両面にメモリチップ１５を実装可能な２層のメモリ用基板２１，２２を狭い間隔で小スペース内に配置することができるとともに、各基板間の電極を導電性ワイヤ１１により接続することにより、電極間での接続強度を向上させることができる。このような構成することにより、ベース基板１０のいずれか一方の面にメモリを実装する場合と比較して、メモリの実装可能な面積は、第１メモリ用基板２１の表裏両面、第２メモリ用基板２２の表裏両面の４倍に増加し、最大で４倍までメモリ容量を増加させることができる。よって、例えば、１個のメモリチップ１５が３２ＭＢのとき、２個のメモリチップ１５しか実装できないときは２×３２ＭＢ＝６４ＭＢであったのが、最大で８×３２ＭＢ＝２５６ＭＢとすることができる。また、１個のメモリチップ１５が６４ＭＢのときには、最大で８×６４ＭＢ＝５１２ＭＢとすることができる。さらに、１個のメモリチップ１５が１２８ＭＢのときには、最大で８×１２８ＭＢ＝約１ＧＢとすることができる。
【００５１】
また、各メモリ用基板２１，２２の表裏両面に２個ずつ全く同一位置に同一サイズ及び厚みのメモリチップ１５を実装することができるため、各メモリ用基板２１，２２に熱的又は機械的応力が作用したとき、例えば、封止樹脂の硬化収縮などにより各基板が片側に反ることが防止できる。また、上記各メモリ用基板２１，２２には、上記複数のメモリチップ１５が上記メモリ用基板２１，２２の長手方向の中心に対して対称に配置することができて、各メモリ用基板２１，２２全体として、応力の偏った分布を防止することができる。
【００５２】
また、メモリチップ１５が実装されたメモリモジュール２２１，２２２をベース基板１０とは別部品として別個に構成することができ、バーンイン時にメモリチップ１５が不良と判断された場合には、そのメモリモジュールのみを廃棄すればよく、ＩＣチップ１３，１４が実装されたベース基板１０まで廃棄する必要がなくなる。
【００５３】
また、各メモリチップ１５を各基板に対してアウターリード無しに直接実装すなわちフリップチップ実装するため、言いかえれば、各メモリチップ１５の各電極と各基板の各電極とをバンプなどを介して直接的に接合するため、各メモリチップ１５の外側にアウターリードを引き出して各基板に接合するスペースや手間を省くことができて、小スペース化、工程の短縮化を図ることができる。
【００５４】
なお、図３８〜図４０の小型メモリカードの規格に対応するようにするため、一例として、図４２に示すように、ベース基板１０の厚さは０．２ｍｍ、第１メモリ用基板２１の厚さは０．１５ｍｍ、第２メモリ用基板２２の厚さは０．１５ｍｍ、第２メモリ用基板２２の下面に実装されたメモリチップ１５と第１メモリ用基板２１の上面に実装されたメモリチップ１５との隙間は０．４１ｍｍ、第１メモリ用基板２１の下面に実装されたメモリチップ１５とベース基板１０の上面との隙間は０．４１ｍｍである。また、第２メモリ用基板２２の上面に実装されたメモリチップ１５の上面とベース基板１０の下面との距離は１．１２ｍｍ、ベース基板１０の下面とベース基板１０の下面に実装されたマイクロプロセッサ用ＩＣチップ１４とＡＳＩＣ用ＩＣチップ１３の上面との距離は０．３５ｍｍ、よって、第２メモリ用基板２２の上面に実装されたメモリチップ１５の上面とベース基板１０の下面に実装されたマイクロプロセッサ用ＩＣチップ１４とＡＳＩＣ用ＩＣチップ１３の上面との距離は１．４７ｍｍとなるようにしている。
【００５５】
なお、各基板、すなわち、ベース基板１０、第１メモリ用基板２１、第２メモリ用基板２２は単層基板、多層基板いずれの形態でもよい。
【００５６】
以下に、上記小型メモリカードの製造方法について説明する。
【００５７】
図４４（Ａ）に示すように、ベース基板１０の下面側には、マイコン用ＩＣチップであるマイクロプロセッサ用ＩＣチップ１４とコントローラ用ＩＣチップであるＡＳＩＣ用ＩＣチップ１３の２つのＩＣチップがベアチップ実装されて、ベース基板モジュール２１０を１個形成する。なお、このとき、具体的には図示しないが、ベース基板１０の下面には小型メモリカードのカード電極１６を形成しておくとともに、ベース基板１０の上面にはチップコンデンサ１８、チップ抵抗１９も実装しておく。
【００５８】
また、図４４（Ｂ），図４４（Ｃ）に示すように、２枚のメモリ用基板２１，２２の上下両面のそれぞれにフラッシュメモリなどのメモリチップ１５を２個ずつフリップチップ実装して、第１及び第２メモリモジュール２２１，２２２を２個形成する。
【００５９】
これらの図４４（Ａ），図４４（Ｂ），図４４（Ｃ）に示すそれぞれの工程は、同時に行っても良いし、任意の順に行うようにしてもよい。また、多数の小型メモリカードを製造する場合には、図４４（Ａ），図４４（Ｂ），図４４（Ｃ）に示す工程をそれぞれ多数回行って、予め多数の第１及び第２メモリモジュール２２１，２２２及びベース基板モジュール２１０を製造しておいてもよい。
【００６０】
次に、図４５（Ａ）に示すように、ベース基板１０の各貫通孔１０ａ内にクリーム半田１２をディスペンサ５１により供給する。同様に、図４５（Ｂ）及び（Ｃ）にそれぞれ示すように、第１及び第２メモリ基板２１，２２の各貫通孔２１ａ，２２ａ内にもクリーム半田１２をディスペンサ５１によりそれぞれ供給する。なお、各基板１０，２１，２２において、長手方向両端の同一箇所にある貫通孔を位置決め孔１０ｚ，２１ｚ，２２ｚとして使用するため、基板接続用の電極としての機能を果たさないようにしており、クリーム半田１２は挿入しないようにする。また、上記位置決め孔１０ｚ，２１ｚ，２２ｚの代わりに、各基板に位置決め用マークを設けたり、又は、各基板の回路パターンの一部を位置決め用マークとして使用することにより、基板同士の位置決めに利用するようにしてもよい。
【００６１】
次いで、図４５（Ｄ）に示すように、第１メモリモジュール２２１と第２メモリモジュール２２２とを仮固定する。すなわち、第１メモリ用基板２１の上に第２メモリ用基板２２を載置して、各端部の位置決め孔２１ｚ，２２ｚ同士が互いに同一に位置するように位置決め調整したのち、絶縁性の仮固定用接着剤５２により、第１メモリ用基板２１の上面に実装した２個のメモリチップ１５，１５の上面と、第２メモリ用基板２２の下面に実装した２個のメモリチップ１５，１５の下面とを接着して、第１メモリモジュール２２１と第２メモリモジュール２２２とを仮固定する。このとき、第１メモリ用基板２１と第２メモリ用基板２２とは大略平行になるようにする。これは、小型メモリカード全体の寸法を規格内の寸法にするためである。
【００６２】
次いで、図４６（Ａ）に示すように、仮固定された第１メモリモジュール２２１と第２メモリモジュール２２２をベース基板モジュール２１０に仮固定する。すなわち、第１メモリモジュール２２１の下面に実装された２個のメモリチップ１５とベース基板モジュール２１０の上面とを絶縁性の仮固定用接着剤５２により接着して、ベース基板モジュール２１０の上に、仮固定された第１メモリモジュール２２１と第２メモリモジュール２２２を仮固定する。このとき、第１メモリ用基板２１と第２メモリ用基板２２とベース基板１０とは互いに大略平行になるようにする。これは、小型メモリカード全体の寸法を規格内の寸法にするためである。
【００６３】
次いで、図４６（Ｂ）に示すように、モジュール間の電極同士を導電性ワイヤ１１で個別に接続する。すなわち、ベース基板モジュール２１０の各位置決め孔１０ｚと第１メモリモジュール２２１の各位置決め孔２１ｚと第２メモリモジュール２２２の各位置決め孔２２ｚとを一致させるように位置決めした状態で、ベース基板モジュール２１０の各貫通孔１０ａ内のクリーム半田１２の電極と第１メモリモジュール２２１の各貫通孔２１ａ内のクリーム半田１２の電極と第２メモリモジュール２２２の各貫通孔２２ａ内のクリーム半田１２の電極とを、導電性ワイヤ１１で個別に接続する。
【００６４】
その後、リフロー炉内に入れることにより、又は、ホットエアなどの熱風を吹き付けることにより、各クリーム半田１２を溶融して各クリーム半田１２と導電性ワイヤ１１とを完全に固着させることにより、確実に電気的に接続する。
【００６５】
次いで、ベース基板モジュール２１０のベース基板１０と第１メモリモジュール２２１の第１メモリ用基板２１との間、第１メモリモジュール２２１の第１メモリ用基板２１と第２メモリモジュール２２２の第２メモリ用基板２２との間、第２メモリ用基板２２の上面の２個のメモリチップ１５間を、それぞれ、絶縁性の封止樹脂２００で封止する。このとき、上記第１〜３実施形態のいずれかの装着方法を適用することができる。これにより、各メモリチップ１５の厚さが０．１ｍｍ程度と薄くかつ２個のメモリチップ１５，１５間の間隔が狭くても、上記実施形態に記載した、突起部無しなどの上記作用効果を確実に奏することができるフィレットを形成することができる。
【００６６】
次いで、これを上下ケース３０，３１内に収納して上記小型メモリカードを得る。
【００６７】
上記小型メモリカードの製造方法によれば、図４１の小型メモリカードにおいてをベース基板モジュール２１０に実装する前に、予め第１メモリモジュール２２１と第２メモリモジュール２２２とを実装してバーンイン試験などによりメモリモジュール全体としての機能を検査することができ、不良の場合には、メモリモジュールのみを廃棄すればよく、メモリモジュールに比較して高価なベース基板モジュール２１０を廃棄する必要がなくなり、コストダウンを図ることができる。
【００６８】
なお、図４６（Ｂ）に示すように上記ベース基板モジュール２１０の各貫通孔１０ａ内のクリーム半田１２の電極と第１メモリモジュール２２１の各貫通孔２１ａ内のクリーム半田１２の電極と第２メモリモジュール２２２の各貫通孔２２ａ内のクリーム半田１２の電極とを、多数の導電性ワイヤ１１で個別に接続する代わりに、図４６（Ｃ）に示すように、モジュール間の電極同士を、導体の別の例としての連続した１本又は数本の導電性ワイヤ５３で接続するようにしてもよい。
【００６９】
すなわち、ベース基板モジュール２１０と第１メモリモジュール２２１と第２メモリモジュール２２２とが上下に重なるように位置する３個のクリーム半田１２の電極、すなわち、導電性ワイヤ５３を、第２メモリモジュール２２２の各貫通孔２２ａ内のクリーム半田１２の電極と、第１メモリモジュール２２１の各貫通孔２１ａ内のクリーム半田１２の電極と、ベース基板モジュール２１０の各貫通孔１０ａ内のクリーム半田１２の電極とを貫通させる。次いで、Ｕ字状に折り曲げたのち、導電性ワイヤ５３を、隣接するベース基板モジュール２１０の各貫通孔１０ａ内のクリーム半田１２の電極と、第１メモリモジュール２２１の各貫通孔２１ａ内のクリーム半田１２の電極と、第２メモリモジュール２２２の各貫通孔２２ａ内のクリーム半田１２の電極とを貫通させる。次いで、再び、Ｕ字状に折り曲げたのち、例えば、隣接する第２メモリモジュール２２２の各貫通孔２２ａ内のクリーム半田１２の電極と、第１メモリモジュール２２１の各貫通孔２１ａ内のクリーム半田１２の電極と、ベース基板モジュール２１０の各貫通孔１０ａ内のクリーム半田１２の電極とを貫通させる。このようにして、接続すべき全てのクリーム半田１２の電極を接続する。
【００７０】
次いで、リフロー炉内に上記モジュールを搬入してリフロー工程を行うことにより、または、ホットエアなどの熱風を吹き付けることにより、各クリーム半田１２を溶融して各クリーム半田１２と導電性ワイヤ５３とを導通状態のまま完全に固着させることにより、確実に電気的に接続する。
【００７１】
次いで、上記導電性ワイヤ５３の上記Ｕ字状に折り曲げた部分を切断して除去することにより、ベース基板１０と第１及び第２メモリ用基板２１，２２の上下に重なるように位置する３個のクリーム半田１２の電極を互に個別的に導通させ、かつ、３個の接続部毎に独立的に導通させる導通用柱部材として機能させることができる。
【００７２】
このような構成によれば、多数の導電性ワイヤ１１を予め用意する必要がなく、用意すべき部品点数を削減することができるとともに、多数の導電性ワイヤ１１を一本ずつ接続するよりも連続した導電性ワイヤ５３を半田１２に貫通させる方が接続しやすく、作業の軽減を図ることができる。
【００７３】
上記構成において、ベース基板１０と第１メモリ用基板２１と第２メモリ用基板２２とを同時に位置決めして仮固定するようにしてもよい。また、仮固定は、接着剤の代わりに両面粘着テープを使用することもできる。さらには、接着剤を使用せずに、他の部材又は半田の粘着力を利用して上記三枚の基板を位置決め保持するようにしてもよい。
【００７４】
図４７は、本発明の上記実施形態にかかるＩＣチップ装着方法が適用できる別の小型メモリカードの完成状態での一部断面側面図である。図４７では、導電性ワイヤ５３の代わりに、銅などの導電性ボール７１を使用するものである。すなわち、ベース基板１０の各貫通孔１０ａ内のクリーム半田１２と第１メモリ用基板２１の各貫通孔１０ａ内のクリーム半田１２との間に導電性ボール７１を介在させて、ベース基板１０と第１メモリ用基板２１との間を大略平行に保持するとともに、第１メモリ用基板２１の各貫通孔２１ａ内のクリーム半田１２と第２メモリ用基板２２の各貫通孔２２ａ内のクリーム半田１２との間に導電性ボール７１を介在させて第１メモリ用基板２１と第２メモリ用基板２２との間を大略平行に保持するようにしている。この場合、導電性ボール７１の直径よりも各貫通孔１０ａ，２１ａ，２２ａのクリーム半田１２の外径を大きくして、導電性ボール７１が各クリーム半田１２の電極上に若干入り込みつつ安定して保持されるようにするのが好ましい。
【００７５】
導電性ボール７１の一例としては、直径０．３μｍの銅ボールを使用することができる。導電性ボール７１の材料としては、銅以外に、スズ−亜鉛系、スズ−銀系、スズ−銅系も使用することができる。
【００７６】
上記構成によれば、先の例の小型メモリカードと同様な作用効果を奏することができる上に、ベース基板１０と第１メモリ用基板２１、及び、第１メモリ用基板２１と第２メモリ用基板２２との間に導電性ボール７１を介在させることにより、各基板の間隔を容易に均等にすることができて、各基板を大略平行に配置することができる。また、導電性ボール７１を銅などの半田よりも融点が高い材料より構成すれば、後工程でリフローやエアブローにより半田を溶融するときでも導電性ボール７１が溶融せず、基板間隔を導電性ボール７１により確実に確保することができ、高い精度で基板間の平行度を保持することができる。よって、また、基板間が導電性ボール７１で支持されるため、機械的な応力が作用しても導電性ボール７１は容易に変形しない。従って、熱的な応力及び機械的な応力に抗して、基板間の平行度を確実に保持することができるとともに、隣接する導電性ボール７１との接触も防止することができてショートを防止できる。さらに、導電性ボール７１の直径を小さくすることにより、より狭いピッチでの配置が可能となり、配線の自由度が増し、各メモリチップ１５への個別配線が可能となり、メモリチップ１５とＩＣチップ１３，１４間での処理速度の向上を図ることができる。
【００７７】
また、図４及び図１１などに示すように、上記規制部１１１ｂ，１１１ｃ，１１２ｂ，１１２ｃの上記フィレット成形部１１１ｂ，１１２ｂは、上記フィレット成形部により成形される縦断面大略台形の上記フィレットの上面が上記メモリチップ１５の上面と大略面一に成形されるように構成されているのが好ましい。このように構成することにより、従来の不具合を解消しつつメモリチップ１５の保護を最大限に発揮させることができる。
【００７８】
なお、本発明は上記実施形態に限定されるものではなく、その他種々の態様で実施できる。
【００７９】
例えば、上記フィレット成形部の縦断面形状は先に述べた形状に限られるものではなく、その内側側面が任意の形状、例えば、湾曲したものでもよい。
【００８０】
また、上記フィレット成形部の枠形状の内側で形成される形状は、上記メモリチップ１５の形状の大略相似形状であるのが好ましい。
【００８１】
また、上記各実施形態では、フィレット形成材料として、封止シートで説明したが、半液体状又は液体状の封止樹脂をメモリ用基板２１上に塗布などにより供給するようにしてもよい。また、封止シートもメモリ用基板２１上に予め載置するものに限らず、メモリチップ１５側に配置するようにしてもよい。
【００８２】
なお、上記様々な実施形態のうちの任意の実施形態を適宜組み合わせることにより、それぞれの有する効果を奏するようにすることができる。
【００８３】
【発明の効果】
本発明によれば、加熱加圧時に上記ＩＣチップと上記基板との間からはみ出す上記封止樹脂を、封止樹脂規制部により、上記基板に対して装着後の上記ＩＣチップの厚み方向の上記ＩＣチップの表面以下に規制するようにしている。
【００８４】
この結果、ＩＣチップの周囲例えば端面面の中央部に回り込んだ封止樹脂がＩＣチップの側面を這い上がることができず、角状の突起部を形成することがない。よって、ＩＣチップの各角部に確実にフィレットが形成できるとともに、角状の突起部による基板に対するＩＣチップの接合不良を確実に無くすことができ、かつ、信頼性向上を実現させることができる。また、角状の突起部が無いため、外装部品にクラックを発生させて破壊してり、角状の突起部が折れてＩＣチップの一部に剥離を生じさせて耐湿性能が低下し耐熱応力特性が低下し信頼性が低下することが無いとともに、ＩＣチップモジュールの薄型化を妨げることもない。
【００８５】
また、本発明によれば、装着ツールの加圧面が、ＩＣチップの大きさに加えてＩＣチップの周囲にフィレットが十分に形成できる程度まで十分に大きな面積を有するようにしている場合には、ＩＣチップの周囲例えば端面面の中央部に回り込んだ封止樹脂がＩＣチップの側面を這い上がることができず、角状の突起部を形成することがない。よって、ＩＣチップの各角部に確実にフィレットが形成できるとともに、角状の突起部による基板に対するＩＣチップの接合不良を確実に無くすことができ、かつ、信頼性向上を実現させることができる。また、角状の突起部が無いため、外装部品にクラックを発生させて破壊してり、角状の突起部が折れてＩＣチップの一部に剥離を生じさせて耐湿性能が低下し耐熱応力特性が低下し信頼性が低下することが無いとともに、ＩＣチップモジュールの薄型化を妨げることもない。
【００８６】
また、本発明によれば、装着ツールはフィレット成形部と平坦なＩＣチップ加圧面とを有しているため、ＩＣチップの周囲、特に、端面の中央部に回り込もうとする封止樹脂がＩＣチップの側面を這い上がることができず、角状の突起部を形成することがない。よって、ＩＣチップの各角部に確実にフィレットが形成できるとともに、角状の突起部による基板に対するＩＣチップの接合不良を確実に無くすことができ、かつ、信頼性向上を実現させることができる。また、角状の突起部が無いため、外装部品にクラックを発生させて破壊してり、角状の突起部が折れてＩＣチップの一部に剥離を生じさせて耐湿性能が低下し耐熱応力特性が低下し信頼性が低下することが無いとともに、ＩＣチップモジュールの薄型化を妨げることもない。
【図面の簡単な説明】
【図１】 本発明の第１実施形態にかかる装着ツールにより、封止シートを介してＩＣチップを基板に装着するＩＣチップの装着方法の工程の説明図である。
【図２】 図１の工程に続き、装着ツールによる加熱加圧時に封止樹脂の流動状態を説明する説明図である。
【図３】 図２の工程に続き、装着ツールによる加熱加圧時に封止樹脂によるフィレットの成形状態を説明する説明図である。
【図４】 図１から図３の工程により形成されたフィレットを有するメモリチップモジュールの一部断面正面図である。
【図５】 本発明の第２実施形態にかかる装着ツールにより、封止シートを介してＩＣチップを基板に装着するＩＣチップの装着方法において、装着ツールが下降する工程の説明図である。
【図６】 図５に続く工程であって、装着ツールにより加熱加圧状態の説明図である。
【図７】 図６に続く工程であって、装着ツールが上昇する状態の説明図である。
【図８】 本発明の第３実施形態にかかる装着ツールにより、封止シートを介してＩＣチップを基板に装着するＩＣチップの装着方法のにおいて、装着ツールが下降する工程の説明図である。
【図９】 本発明の第３実施形態の変形例にかかる装着ツールの断面図である。
【図１０】 図８に続く工程であって、装着ツールにより加熱加圧状態の説明図である。
【図１１】 図１０に続く工程であって、装着ツールが上昇する状態の説明図である。
【図１２】 従来の装着ツールにより、封止シートを介してＩＣチップを基板に装着する工程の説明図である。
【図１３】 図１２に続く工程であって、装着ツールにより加熱加圧するとき、突起部が形成される状態を示す工程の説明図である。
【図１４】 図１３に続く工程であって、装着ツールが上昇する工程の説明図である。
【図１５】 図１４に続く工程であって、外装ケースをＩＣチップモジュールに取り付ける工程の説明図である。
【図１６】 図１５でＩＣチップモジュールに取り付けられた外装ケースにクラックが発生する状態を示す説明図である。
【図１７】 従来の装着ツールにより、封止シートを介してＩＣチップを基板に装着する工程であって、装着ツールにより加熱加圧するとき、突起部が形成される状態を示す工程の説明図である。
【図１８】 図１７の工程により突起部が形成された状態のＩＣチップモジュールの一部断面図である。
【図１９】 図１７の工程により突起部が形成された状態のＩＣチップモジュールのフィレットの突起部が破損した状態の説明図である。
【図２０】 従来の装着ツールにより、封止シートを介してＩＣチップを基板に装着する工程であって、装着ツールにより加熱加圧するとき、突起部が形成される状態を示す工程の説明図である。
【図２１】 図２０の工程により突起部が形成された状態のＩＣチップモジュールの一部断面図である。
【図２２】 従来の装着ツールにより、封止シートを介して厚みの大きなＩＣチップを基板に装着する工程であって、装着ツールにより加熱加圧するとき、ＩＣチップの側面に封止樹脂が盛り上がった状態を示す工程の説明図である。
【図２３】 図２２の工程によりＩＣチップの側面に封止樹脂が盛り上がった状態のＩＣチップモジュールの一部断面図である。
【図２４】 従来の装着ツールにより、封止シートを介してＩＣチップを基板の一方の面に装着する工程であって、装着ツールにより加熱加圧するとき、突起部が形成される状態を示す工程の説明図である。
【図２５】 図２４の工程により突起部が形成された状態のＩＣチップモジュールの一部断面図である。
【図２６】 図２４の工程に続く工程であって、図２４の上記従来の装着ツールにより、封止シートを介してＩＣチップを基板の他方の面に装着する工程であって、装着ツールが下降する状態を示す工程の説明図である。
【図２７】 図２６の工程に続く工程であって、図２４の上記従来の装着ツールにより、封止シートを介してＩＣチップを基板の他方の面に装着する工程であって、装着ツールにより加熱加圧する状態を示す工程の説明図である。
【図２８】 図１２の工程の前に、基板上に封止シートを載置した状態の平面図である。
【図２９】 図１２の工程の前に、基板上に封止シートを載置した状態の正面図である。
【図３０】 図１２の工程での基板上に封止シートを介してＩＣチップを加熱加圧する状態の平面図である。
【図３１】 図１２の工程での基板上に封止シートを介してＩＣチップを加熱加圧する状態の正面図である。
【図３２】 図１４の工程での基板上に封止シートを介してＩＣチップを加熱加圧した後にツールが上昇する状態の平面図である。
【図３３】 図１４の工程での基板上に封止シートを介してＩＣチップを加熱加圧した後にツールが上昇する状態の一部断面正面図である。
【図３４】 基板上に封止シートを介してＩＣチップを加熱加圧する装着ツールが下降状態の一部断面正面図である。
【図３５】 図３４の工程での基板上に封止シートを介してＩＣチップを加熱加圧する状態の平面図である。
【図３６】 図３４の工程で基板上に封止シートを介してＩＣチップを加熱加圧した後にツールが上昇する状態の一部断面正面図である。
【図３７】 図３４の工程で基板上に封止シートを介してＩＣチップを加熱加圧した後にツールが上昇する状態の平面図である。
【図３８】 本発明の各実施形態にかかるＩＣチップ装着方法が適用できる小型メモリカードの基本となる小型メモリカードの分解斜視図である。
【図３９】 図３８の小型メモリカードの一部断面側面図である。
【図４０】 図３８の小型メモリカードの底面図である。
【図４１】 本発明の上記実施形態にかかるＩＣチップ装着方法が適用できる小型メモリカードのケースを除いた状態での概略斜視図である。なお、一部の導体を取り除いて、電極などを理解しやすくしている。
【図４２】 図４１の小型メモリカードの側面図である。
【図４３】 図４１の小型メモリカードの完成状態での一部断面側面図である。ただし、理解しやすくするため、メモリチップと基板との接続部分及びケースを断面で示す。
【図４４】 （Ａ），（Ｂ），（Ｃ）はそれぞれ図４１の小型メモリカードの製造方法において、ベース基板モジュール、第１メモリモジュール、及び、第２メモリモジュールを製造する工程の一部断面の説明図である。
【図４５】 （Ａ），（Ｂ），（Ｃ），（Ｄ）はそれぞれ図４１の小型メモリカードの製造方法において、ベース基板モジュール、第１メモリモジュール、及び、第２メモリモジュールにクリーム半田を塗布する工程の一部断面の説明図、第１メモリモジュールと第２メモリモジュールとを仮固定する工程の一部断面の説明図である。
【図４６】 （Ａ），（Ｂ），（Ｃ）はそれぞれ図４１の小型メモリカードの製造方法において、仮固定された第１メモリモジュールと第２メモリモジュールをベース基板モジュールに仮固定する工程、さらに、モジュール間の電極同士を導電性ワイヤで個別に接続する工程、モジュール間の電極同士を導体の別の例としての連続した導電性ワイヤで接続する工程の一部断面の説明図である。
【図４７】 本発明の上記実施形態にかかるＩＣチップ装着方法が適用できる別の例の小型メモリカードの完成状態での一部断面側面図である。ただし、理解しやすくするため、メモリチップと基板との接続部分及びケースを断面で示す。
【符号の説明】
１０…ベース基板、１０ａ…貫通孔、１１…導電性ワイヤ、１２…クリーム半田、１３…ＡＳＩＣ用ＩＣチップ、１４…マイクロプロセッサ用ＩＣチップ、１５…メモリチップ、１５ｐ…電極、１６…カード電極、１８…チップコンデンサ、１９…チップ抵抗、２１…メモリ用基板、２１ａ…貫通孔、２１ｐ…電極、２２…第２メモリ用基板、２２ａ…貫通孔、２２ｚ…位置決め孔、２４…第４メモリ用基板、３０Ａ…上ケース、３１Ａ…下ケース、１００…加熱加圧ツール、１００ａ…加圧面、１１０…基板、１１１…加熱加圧ツール、１１１ａ…傾斜面、１１１ｂ…フィレット成形部、１１１ｃ…メモリチップ加圧面、１１２…加熱加圧ツール、１１２ａ…内側側面、１１２ｂ…フィレット成形部、１１２ｃ…メモリチップ加圧面、１１２ｄ…湾曲面、１１３…ＡＳＩＣ用ＩＣチップ、１１４…マイクロプロセッサ用ＩＣチップ、１１５…メモリチップ、１１６…電極、１１８…チップコンデンサ、１１９…チップ抵抗、１３０…上ケース、１３１…下ケース、１３１ａ…電極用開口、１３２…ライトプロテクト用切換えスイッチ、１５０…ステージ、２００…封止樹脂、２０９…フィレット形成用封止シート、２０９ａ…上面、２１０…ベース基板モジュール、２１１…フィレット形成用封止シート、２１１ａ…傾斜側面、２１２…フィレット形成用封止シート、２２１…第１メモリモジュール、２２２…第２メモリモジュール、２７０…第３メモリモジュール。
【発明の属する技術分野】
本発明は、メモリチップなどのＩＣチップを封止樹脂を介して基板に加熱加圧して装着するとき封止樹脂を成形する装着ツール及びその装着ツールを利用するＩＣチップの装着方法に関する。
【０００２】
【従来の技術】
従来、この種の装着ツールは種々の構造のものが知られている。例えば、図１２に示すように、メモリチップなどのＩＣチップ１５と大略同一面積の加圧面を持つ直方体形状の加熱加圧ツール３１１が知られている。このような加熱加圧ツール３１１を使用してＩＣチップ１５を基板２１に装着するときは、以下のように行われる。
【０００３】
まず、図２８及び図２９に示すように、ステージ２５０に保持された長方形状の基板２１上に、封止樹脂よりなる長方形状の封止シート２６０を載置する。次いで、図３０及び図３１に示すように、長方形状のＩＣチップ１５を例えば吸着保持した直方体形状の加熱加圧ツール３１１で、ＩＣチップ１５を封止シート２６０を介して基板２１に向けて加熱加圧して、封止シート２６０の封止樹脂を軟化させつつ基板２１の各電極２１ｐとＩＣチップ１５の各電極１５ｐとを接触させて、基板２１上にＩＣチップ１５を接合するとともに、基板２１とＩＣチップ１５との間に上記封止シート２６０の封止樹脂を充填させてフィレットを形成させてＩＣチップモジュールを形成するようにしたものがある。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記構造のものでは、加熱加圧ツール３１１によりＩＣチップ１５を基板２１に向けて加熱加圧するとき、図３２及び図３３に示すように、封止シート２６０の封止樹脂の粘度が低下し、ＩＣチップ１５と基板２１との間から封止樹脂が外向きに流れ出してＩＣチップ１５の端面の中央部側へ封止樹脂が流動することにより、ＩＣチップ１５の各角部分に封止樹脂が減少してフィレット不足になる一方、ＩＣチップ１５の端面の中央部付近では、図１３及び図１４に示すように、ＩＣチップ１５の上面よりも高く突き出た突起部２６１をＩＣチップ１５の側面の近傍に有するフィレットを形成することになる。このような突起部２６１を有するフィレットを持つＩＣチップモジュールに図１５に示すように外装ケース２５１を取り付けてＩＣチップ１５を外装ケース２５１内に収納すると、突起部２６１が外装ケース２５１に接触して外装ケース２５１を局部的に押圧し、図１６に示すように外装ケース２５１にクラック２５２を発生させて破壊させることがある。
【０００５】
また、別の場合には、加熱加圧ツール３１１によりＩＣチップ１５を基板２１に向けて加熱加圧するとき、ＩＣチップ１５と基板２１との間から封止シート２６０が軟化した封止樹脂が外向きに流れ出し、図１７及び図１８に示すように、ＩＣチップ１５の周囲においてＩＣチップ１５の上面よりも高く突き出た角状の突起部２６２をＩＣチップ１５の側面沿いに有するフィレットを形成することがある。このような角状の突起部２６２を有するＩＣチップ装着部品では、角状の突起部２６２が折れやすく、角状の突起部２６２が折れると、図１９に矢印２５３で示すように、ＩＣチップ１５の端面の剥離を招き、この剥離により矢印２５４に示す部分で水分が侵入してしまいＩＣチップ１５の耐湿性能が低下したり、耐熱応力特性が低下してしまい、信頼性が低下することになる。また、このような場合において、特に、図２０及び図２１に示すように角状の突起部２６２が尖がったものである場合には、角状の突起部２６２が非常に折れやすくなる。
【０００６】
このように、フィレット高さがＩＣチップ１５の上面より高くなり、角状に突起部２６１又は２６２が形成されてしまうと、ＩＣチップ１５が基板２１に装着されて構成されるＩＣチップモジュールの薄型化に障害が生じることになる。
【０００７】
ところが、図２２に示すように、ＩＣチップ１５Ｔが十分に厚いときには、封止シート２６０の加熱加圧ツール３１１側への這い上がりが発生しても、図２３に示すようにＩＣチップ１５Ｔの上面より突出することがなく、ＩＣチップ１５Ｔの側面で自然に止まるため、上記したような不具合は生じない。
【０００８】
すなわち、ＩＣチップ１５の厚さが例えば約０．１ｍｍ以下となるなどＩＣチップ１５の薄型化が進むにつれて、フィレットがＩＣチップ１５の上面より突出することが多くなると、上記したように、突起部２６１が外装ケース２５１に接触して局部的に押圧して外装ケース２５１にクラック２５２を発生させて破壊させたり、角状の突起部２６２が折れて、ＩＣチップ１５の端面の剥離を招き、この剥離によりＩＣチップ１５の耐湿性能が低下したり、耐熱応力特性が低下してしまい、信頼性が低下するといった問題が生じ、さらには、ＩＣチップモジュールの薄型化に障害が生じるといった問題が多発することが考えられる。
【０００９】
また、基板２１の両面にＩＣチップ１５を装着するにあたり、図２４に示すように直方体形状の加熱加圧ツール３１３により、ステージ１５０に保持された基板２１の一方の面にＩＣチップ１５を封止シート２６０を介して装着したとき、図２５に示すように、封止シートが軟化した封止樹脂の一部がＩＣチップ１５と基板２１との間からはみ出て、加熱加圧ツール３１３の側面沿いにＩＣチップ１５の上面よりも高くなり、角状の突起部２６６が形成されることがある。このような角状の突起部２６６を有するフィレットが形成された基板２１の上記一方の面をステージ１５０上に載置し、基板２１の他方の面を上向きとした上で、封止シート２６０を介してＩＣチップ１５を加熱加圧ツール３１３により加熱加圧して基板２１の他方の面に装着するとき、図２６に示すように、角状の突起部２６６がステージ１５０の上面に接触して、ステージ１５０の上面に対して基板２１の上記一方の面が傾斜することになり、加熱加圧ツール３１３の加圧面に対して基板２１の他方の面が傾斜することになり、図２７に示すように、加熱加圧ツール３１３の加圧面と基板２１との隙間のうち左端側の隙間Ｇ１が右端側の隙間Ｇ２よりも大きくなり、特に、基板２１の左端側でＩＣチップ１５の電極と基板２１の電極との接合が確実に行なえず、接合不良が生じる可能性があるといった問題があった。
【００１０】
また、図２８及び図２９は、長方形の基板２１上に長方形の封止シート２６０を中心を合わせて載置した状態を示している。
【００１１】
次いで、図３０及び図３１は、長方形のＩＣチップ１５を封止シート２６０の上に中心を合わせて載置し、直方体形状の加熱加圧ツール３１１により加熱加圧する。
【００１２】
すると、図３２及び図３３に示すように、加熱加圧ツール３１１による加熱加圧時に、封止シート２６０の封止樹脂の粘度が低下し、ＩＣチツプ１５の端面の中央部側へ封止樹脂が流動することにより、角部分に封止樹脂が減少してフィレット不足になることがある。
【００１３】
従って、本発明の目的は、上記問題を解決することにあって、上記したような突起部が無くかつＩＣチップの各角部にもフィレットを確実に形成することができ、ＩＣチップと基板との電極間の接合不良を無くし、かつ、信頼性向上を実現させることができる装着ツール及びその装着ツールを利用するＩＣチップの装着方法を提供することにある。
【００１４】
【課題を解決するための手段】
上記目的を達成するために、本発明は以下のように構成する。
【００１５】
本発明の第１態様によれば、ＩＣチップを封止樹脂を介して基板に加熱加圧して装着する装着ツールにおいて、
加熱加圧時に上記ＩＣチップと上記基板との間からはみ出す上記封止樹脂を、上記基板に対して装着後の上記ＩＣチップの表面以下に規制する封止樹脂規制部を備えるようにした装着ツールであって、
上記規制部は、上記ＩＣチップの被加圧面に接触して上記ＩＣチップを押圧する加圧面と、内側側面が上記基板の厚み方向沿いである枠形状であって、上記加圧面と共働して上記封止樹脂を直方体形状に成形するフィレット成形部と、上記フィレット成形部の下端面に形成された湾曲面と、を備えたことを特徴とする装着ツールを提供する。
【００２０】
本発明の第２態様によれば、上記規制部の上記加圧面は、上記ＩＣチップの周囲が上記封止樹脂で囲まれる領域よりも大きな面積を有する第１態様に記載の装着ツールを提供する。
【００２１】
本発明の第３態様によれば、上記ＩＣチップが長方形であり、上記規制部の上記フィレット成形部の枠形状の内側で形成される形状は、上記ＩＣチップの形状の相似形状である第１または２態様に記載の装着ツールを提供する。
【００２２】
本発明の第４態様によれば、装着ツールにより加熱加圧することにより、ＩＣチップを封止樹脂を介して基板に装着し、
上記加熱加圧時に、上記ＩＣチップと上記基板との間からはみ出す上記封止樹脂を、上記装着ツールの封止樹脂規制部により、上記基板に対して装着後の上記ＩＣチップの表面以下に規制するＩＣチップの装着方法であって、
上記規制部は、上記ＩＣチップの被加圧面に接触して上記ＩＣチップを押圧する加圧面と、内側側面が上記基板の厚み方向沿いである枠形状であって、上記加圧面と共働して上記封止樹脂を直方体形状に成形するフィレット成形部と、上記フィレット成形部の下端面に形成された湾曲面と、を備えたことを特徴とするＩＣチップの装着方法を提供する。
【００２４】
本発明の第５態様によれば、第４態様に記載のＩＣチップの装着方法により上記ＩＣチップが上記基板に装着されて構成されるモジュールが筐体内に収納されたモジュール部品を提供する。
【００２５】
【発明の実施の形態】
以下に、本発明にかかる実施の形態を図面に基づいて詳細に説明する。
【００２６】
（第１実施形態）
本発明の第１実施形態にかかる装着ツールは、図１に示すように、封止樹脂規制部の一例である、加熱加圧ツール１００の加圧面１００ａをＩＣチップの一例としてのメモリチップ１５の大きさに加えて、メモリチップ１５の周囲にフィレットが十分に形成できる程度まで大きくしたものである。上記加圧面１００ａは、上記メモリチップ１５の被加圧面に接触して上記メモリチップ１５を押圧し、かつ、上記メモリチップ１５の被加圧面に接触する加圧領域より大きく、かつ、上記メモリチップ１５の周囲が封止樹脂で囲まれる領域よりも大きな面積を有している。この封止樹脂で囲まれる領域の一例としては、メモリチップ１５の周囲に、最低限１ｍｍ程度の幅の領域をとすればよく、基板上で隣接する他のＩＣチップなどの部品に接触しないようにする。
【００２７】
この結果、図１に示すように、ステージ１５０に保持され、かつ、上記ＩＣチップが装着される基板の一例としてのメモリ用基板２１上にフィレット形成用封止シート２０９を載置し、次いで、メモリチップ１５を封止シート２０９上に載置したのち、加熱加圧ツール１００の加圧面１００ａをメモリチップ１５に接触させて、加熱加圧ツール１００により、メモリチップ１５を封止シート２０９を介してメモリ用基板２１側に押圧する。このとき、加熱も同時に行うことにより、図２に示すように、封止シート２０９の封止樹脂が、メモリ用基板２１と加熱加圧ツール１００の加圧面１００ａとの間で、メモリチップ１５とメモリ用基板２１との間が外向きに矢印に示すように流れ出す。しかしながら、図３に示すように、加熱加圧ツール１００の加圧面１００ａが、メモリチップ１５の大きさに加えてメモリチップ１５の周囲にフィレットが十分に形成できる程度まで十分に大きな面積を有するため、封止シート２０９の封止樹脂がメモリチップ１５の周囲を取り囲むように成形される。加熱加圧ツール１００による加熱加圧が終了すると、この状態のまま冷却固化される。この結果、図４に示すように、封止シート２０９の封止樹脂の上面２０９ａとメモリチップ１５の上面とが大略一致した状態のメモリチップモジュールができる。
【００２８】
従って、加熱加圧ツールの加圧面がメモリチップ１５の大きさ程度の場合には、メモリチップ１５の周囲に回り込んだ封止樹脂がメモリチップ１５の側面を這い上がって角状の突起部を形成することになる。しかしながら、上記第１実施形態によれば、加熱加圧ツール１００の加圧面１００ａが、メモリチップ１５の大きさに加えてメモリチップ１５の周囲にフィレットが十分に形成できる程度まで十分に大きな面積を有するようにしているため、メモリチップ１５の周囲例えば端面面の中央部に回り込んだ封止樹脂がメモリチップ１５の側面を這い上がることができず、角状の突起部を形成することがない。よって、メモリチップ１５の各角部に確実にフィレットが形成できるとともに、角状の突起部によるメモリ用基板２１に対するメモリチップ１５の接合不良を確実に無くすことができ、かつ、信頼性向上を実現させることができる。また、角状の突起部が無いため、外装部品にクラックを発生させて破壊してり、角状の突起部が折れてメモリチップ１５の一部に剥離を生じさせて耐湿性能が低下し耐熱応力特性が低下し信頼性が低下することが無いとともに、メモリチップモジュールの薄型化を妨げることもない。
【００２９】
（第２実施形態）
本発明の第２実施形態にかかる装着ツールは、図５に示すように、加熱加圧ツール１１１の下面に、メモリチップ１５の被加圧面（ここでは上面）に接触して上記メモリチップ１５を押圧する長方形又は正方形の平坦なメモリチップ加圧面１１１ｃと、その周囲に配置されかつ内側側面に下向きに広がるように傾斜した傾斜面１１１ａを有する断面三角形の枠状のフィレット成形部１１１ｂを備えている。
【００３０】
このツール１１１において、メモリチップ加圧面１１１ｃを長方形又は正方形とするのは、長方形又は正方形のメモリチップ１５に対応するためである。すなわち、要するに、メモリチップ加圧面１１１ｃの形状はメモリチップ１５の形状に対応し、かつ、メモリチップ１５の上面より大きな形状で、好ましくは、メモリチップ１５の形状の大略相似形状とする。また、上記フィレット成形部１１１ｂの枠形状は、少なくとも、上記フィレット成形部１１１ｂにより成形されるフィレットのメモリ用基板上での形状すなわちフィレットの底面形状がメモリチップ１５のメモリ用基板側の底面形状よりも大きく、上記メモリチップ１５の周囲が封止樹脂で囲まれる領域よりも大きくするのが好ましい。例えば、上記メモリチップ１５が長方形である場合には、メモリチップ加圧面１１１ｃの形状も長方形とし、上記フィレット成形部１１１ｂの枠形状もその平面が長方形であるようにするのが好ましい。
【００３１】
この加熱加圧ツール１１１では、メモリチップ加圧面１１１ｃとフィレット成形部１１１ｂとにより封止樹脂規制部の一例を構成している。
【００３２】
このような構成によれば、図５及び図６に示すように、メモリ用基板２１がステージ１５０に保持されかつ封止シート２１１がメモリ用基板２１上に載置された状態で、メモリチップ１５を例えば吸着保持した加熱加圧ツール１１１が下降して、フィレット成形部１１１ｂ内に、上記メモリチップ１５とフィレット形成用封止シート２１１とを入り込ませて、メモリチップ加圧面１１１ｃで上記メモリチップ１５をメモリ用基板２１に対して封止シート２１１を介して加熱加圧する。この結果、メモリ用基板２１上でかつフィレット成形部１１１ｂ内で封止シート２１１が流動化し、メモリ用基板２１上で、メモリチップ１５の側面を大略すべて覆いかつ外側面として傾斜側面２１１ａを有する縦断面台形状に封止樹脂が成形される。その後、加熱を停止したのち、図７に示すように、加熱加圧ツール１１１が上昇すると、封止樹脂が冷却固化されて、メモリ用基板２１上で、メモリチップ１５の側面を大略すべて覆いかつ傾斜側面２１１ａを有する縦断面台形状のフィレットが形成されたメモリチップモジュールができる。
【００３３】
このような構成によれば、加熱加圧ツール１１１はフィレット成形部１１１ｂと平坦なメモリチップ加圧面１１１ｃとを有しているため、メモリチップ１５の周囲、特に、端面の中央部に回り込もうとする封止シート２１１の封止樹脂がメモリチップ１５の側面を這い上がることができず、角状の突起部を形成することがない。よって、メモリチップ１５の各角部に確実にフィレットが形成できるとともに、角状の突起部によるメモリ用基板２１に対するメモリチップ１５の接合不良を確実に無くすことができ、かつ、信頼性向上を実現させることができる。また、角状の突起部が無いため、外装部品にクラックを発生させて破壊してり、角状の突起部が折れてメモリチップ１５の一部に剥離を生じさせて耐湿性能が低下し耐熱応力特性が低下し信頼性が低下することが無いとともに、メモリチップモジュールの薄型化を妨げることもない。
【００３４】
（第３実施形態）
本発明の第３実施形態にかかる装着ツールは、図８に示すように、加熱加圧ツール１１２の下面に、メモリチップ１５の被加圧面（ここでは上面）に接触して上記メモリチップ１５を押圧する長方形又は正方形の平坦なメモリチップ加圧面１１２ｃと、内側側面１１２ａが上記基板の厚み方向沿いであってメモリチップ加圧面１１２ｃの周囲に配置された断面長方形の枠状のフィレット成形部１１２ｂを備えている。
【００３５】
このツール１１２において、メモリチップ加圧面１１２ｃを長方形又は正方形とするのは、長方形又は正方形のメモリチップ１５に対応するためである。すなわち、要するに、メモリチップ加圧面１１２ｃの形状はメモリチップ１５の形状に対応し、かつ、メモリチップ１５の上面より大きな形状で、好ましくは、メモリチップ１５の形状の大略相似形状とする。また、上記フィレット成形部１１２ｂの枠形状は、少なくとも、上記フィレット成形部１１２ｂにより成形されるフィレットのメモリ用基板上での形状すなわちフィレットの底面形状がメモリチップ１５のメモリ用基板側の底面形状よりも大きく、上記メモリチップ１５の周囲が封止樹脂で囲まれる領域よりも大きくするのが好ましい。例えば、上記メモリチップ１５が長方形である場合には、メモリチップ加圧面１１２ｃの形状も長方形とし、上記フィレット成形部１１２ｂの枠形状もその平面が長方形であるようにするのが好ましい。
【００３６】
この加熱加圧ツール１１２では、メモリチップ加圧面１１２ｃとフィレット成形部１１２ｂとにより封止樹脂規制部の一例を構成している。
【００３７】
なお、図９に示すように、フィレット成形部１１２ｂの下端面には、湾曲した湾曲面１１２ｄを形成して、フィレット形成用封止シート２１２を円滑にフィレット成形部１１２ｂ内に入り込ませるようにしてもよい。
【００３８】
このような構成によれば、図８、図１０、図３４、及び図３５に示すように、メモリ用基板２１がステージ１５０に保持されかつ封止シート２１２がメモリ用基板２１上に載置された状態で、メモリチップ１５を例えば吸着保持した加熱加圧ツール１１２が下降して、フィレット成形部１１２ｂ内に、上記メモリチップ１５と封止シート２１２とを入り込ませて、メモリチップ加圧面１１２ｃで上記メモリチップ１５をメモリ用基板２１に対して封止シート２１２を介して加熱加圧する。この結果、メモリ用基板２１上でかつフィレット成形部１１２ｂ内で封止シート２１２が流動化し、メモリ用基板２１上で、メモリチップ１５の側面を大略すべて覆いかつ外側面が上記メモリ用基板２１の厚み方向沿いである縦断面長方形状の直方体状の封止樹脂が成形される。その後、加熱を停止したのち、図１１、図３６、及び図３７に示すように、加熱加圧ツール１１２が上昇すると、封止樹脂が冷却固化されて、メモリ用基板２１上で、メモリチップ１５の側面を大略すべて覆う縦断面長方形状のフィレットが形成されたメモリチップモジュールができる。
【００３９】
このような構成によれば、加熱加圧ツール１１２はフィレット成形部１１２ｂと平坦なメモリチップ加圧面１１２ｃとを有しているため、メモリチップ１５の周囲、特に、端面の中央部に回り込もうとする封止シート２１２の封止樹脂がメモリチップ１５の側面を這い上がることができず、角状の突起部を形成することがない。よって、図３７に示すようにメモリチップ１５の各角部に確実にフィレットが形成できるとともに、角状の突起部によるメモリ用基板２１に対するメモリチップ１５の接合不良を確実に無くすことができ、かつ、信頼性向上を実現させることができる。また、角状の突起部が無いため、外装部品にクラックを発生させて破壊してり、角状の突起部が折れてメモリチップ１５の一部に剥離を生じさせて耐湿性能が低下し耐熱応力特性が低下し信頼性が低下することが無いとともに、メモリチップモジュールの薄型化を妨げることもない。
【００４０】
以下に、本発明にかかる上記実施形態によりＩＣチップ装着方法を適用した例について図面に基づいて詳細に説明する。なお、図面において、理解しやすくするため、ＩＣチップ又はメモリチップと各基板との接合部分を断面にて示しているが、実際には、接合部分は全て封止樹脂で封止することが望ましい。
【００４１】
この例は、特に薄型化が望まれているカード型記録媒体の一例としての小型メモリカードに本発明を適用する例であり、まず、その小型メモリカードの具体的な基本的な構成を図３８〜図４０に示す。なお、この小型メモリカードは、上記ＩＣチップの装着方法により上記ＩＣチップ例えばメモリチップ１５が上記基板２１に装着されて構成されるモジュールが筐体１３０内に収納されたモジュール部品の一例である。
【００４２】
図において、１１０は基板、１１３は基板１１０の裏面（図３８では上側の面、図３９では下側の面）に実装されるＡＳＩＣ（Application Specific Integrated Circuit）のコントローラＬＳＩチップ（ＡＳＩＣ用ＩＣチップ）、１１４は基板１１０の裏面に実装されるマイクロプロセッサ用ＩＣチップ、１１５は基板１１０の表面（図３８では下側の面、図３９では上側の面）に実装されるＣＳＰ（Chip Size Package）であるフラッシュメモリチップ、１１６は基板１１０の電極、１１８は基板１１０の表面に実装されるチップコンデンサ、１１９は基板１１０の表面に実装されるチップ抵抗、１３０は基板１１０の表面を覆う上ケース、１３１は上ケース１３０に固着されて基板１１０の裏面を覆う下ケース、１３１ａは下ケース１３１の電極用開口、１３２はライトプロテクト用切換えスイッチである。なお、上記上ケース１３０と上記下ケース１３１とにより、筐体の一例を構成している。
【００４３】
このような小型メモリカードの規格の例としては、図４０に示すように、上ケース１３０に下ケース１３１が固着された状態の製品としての小型メモリカードでは、幅２４ｍｍ×高さ３２ｍｍ×厚さ２．１ｍｍとなることが要求される。なお、図２４では、上ケース１３０の厚さは１．４ｍｍ、下ケース１３１の厚さは０．７ｍｍとなっている。また、フラッシュメモリのＩＣチップは、一例として、厚さ８０μｍで短辺７．８ｍｍ×長辺１６ｍｍの長方形薄板状に構成されている。
【００４４】
このような規格に従った小型メモリカードにおいて、メモリの容量を増加させる場合に本発明の上記実施形態を適用することが好ましく、これについて、以下に詳細に説明する。ただし、この規格は、理解しやすくするための一例として述べるものであって、本発明はこれに限定されるものではない。
【００４５】
本発明の上記実施形態にかかるＩＣチップ装着方法が適用できるカード型記録媒体の一例としての小型メモリカードは、図４１〜図４３に示すように、ベース基板モジュール２１０と、ベース基板モジュール２１０上に実装された第１メモリモジュール２２１と、第１メモリモジュール２２１上に実装された第２メモリモジュール２２２とを備えて、図３９の上記コントローラＬＳＩチップ１１３とマイクロプロセッサ用ＩＣチップ１１４とフラッシュメモリチップ１１５とが実装された基板１１０を構成し、上ケース３０と下ケース３１内に、各ケース３０，３１との間にはそれぞれ所定の隙間を空けて収納されるようにしている。
【００４６】
ベース基板モジュール２１０は、長方形板状のベース基板１０の下面に、マイクロプロセッサ用ＩＣチップ１４とＡＳＩＣ用ＩＣチップ１３とを所定間隔あけて実装されて構成されている。マイクロプロセッサ用ＩＣチップ１４の各電極と各基板の各電極、及び、ＡＳＩＣ用ＩＣチップ１３の各電極と各基板の各電極とは、バンプなどを介して直接的に接合すなわちフリップチップ実装されたのち、接合部分が絶縁性の封止樹脂で封止されている。ベース基板１０の上面には、その一端部に、チップコンデンサ１８及びチップ抵抗１９をベース基板１０の長手方向沿いの長辺とは直交する短辺沿いに実装している。ベース基板１０の長手方向沿いの長辺の近傍には、ベース基板１０の回路パターンと電気的に接続され、かつ、他のメモリ用基板２１，２２と接続するための電極として機能するように、貫通孔１０ａが多数形成されており、各貫通孔１０ａ内にはクリーム半田１２が配置されている。長手方向の両端の貫通孔１０ａは小型メモリカードの製造の際に位置決め孔１０ｚとして使用されることもある。なお、１６は小型メモリカードのカード電極、１８はチップコンデンサ、１９はチップ抵抗である。
【００４７】
第１メモリモジュール２２１は、ベース基板１０よりも小さい長方形の第１メモリ用基板２１の表裏両面（上下両面）に、合計４個のフラッシュＥＥＰＲＯＭなどの不揮発性メモリチップなどのメモリチップ１５を実装して構成されている。各メモリチップ１５の各電極と第１メモリ用基板２１の各電極とはバンプなどを介して直接的に接合すなわちフリップチップ実装されたのち、接合部分が絶縁性の封止樹脂で封止されている。第１メモリ用基板２１の長手方向沿いの長辺の近傍には、第１メモリ用基板２１の回路パターンと電気的に接続され、かつ、ベース基板１０及び第２メモリ用基板２２と接続するための電極として機能するように、貫通孔２１ａが多数形成されており、各貫通孔２１ａ内にはクリーム半田１２が配置されている。長手方向の両端の貫通孔２１ａは小型メモリカードの製造の際に位置決め孔２１ｚとして使用されることもある。
【００４８】
第２メモリモジュール２２２は、第１メモリモジュール２２１と同一構造であって、ベース基板１０よりも小さい長方形の第２メモリ用基板２２の表裏両面（上下両面）に、合計４個のフラッシュメモリなどのメモリチップ１５を実装して構成されている。各メモリチップ１５の各電極と第２メモリ用基板２２の各電極とはバンプなどを介して直接的に接合すなわちフリップチップ実装されたのち、接合部分が絶縁性の封止樹脂で封止されている。第２メモリ用基板２２の長手方向沿いの長辺の近傍には、第２メモリ用基板２２の回路パターンと電気的に接続され、かつ、ベース基板１０及び第１メモリ用基板２１と接続するための電極として機能するように、貫通孔２２ａが多数形成されており、各貫通孔２２ａ内にはクリーム半田１２が配置されている。長手方向の両端の貫通孔２２ａは小型メモリカードの製造の際に位置決め孔２２ｚとして使用されることもある。
【００４９】
ベース基板１０の各貫通孔１０ａ、第１メモリ用基板２１の各貫通孔２１ａ、及び、第２メモリ用基板２２の各貫通孔２２ａを、上記ベース基板１０のメモリ用基板実装面に直交する方向に基板間を電気的に接続する導体の一例としての導電性ワイヤ１１がそれぞれ貫通して、各貫通孔内のクリーム半田１２に接触して、ベース基板１０の各貫通孔１０ａ内のクリーム半田１２と、第１メモリ用基板２１の各貫通孔２１ａ内のクリーム半田１２と、第２メモリ用基板２２の各貫通孔２２ａ内のクリーム半田１２とを導電性ワイヤ１１により電気的に接続する。具体的な例として、各貫通孔は、各基板の回路に接続されかつ直径０．５０μｍで内周面が金メッキされたスルーホールとし、導電性ワイヤ１１としては、直径０．２０μｍの銅ワイヤとする。各貫通孔については、ベース基板１０の各貫通孔１０ａのみをベース基板１０の回路に接続されかつ直径０．５０μｍで内周面が金メッキされたスルーホールとし、第１メモリ用基板２１の各貫通孔２１ａ及び第２メモリ用基板２２の各貫通孔２２ａはそれぞれ各メモリ用基板基板の回路にそれぞれ接続されかつ直径０．５０μｍで内周面が金メッキされたスルーホールを半分カットした大略半円形状（図４１参照）とすることもできる。
【００５０】
このように、ベース基板１０と第１メモリ用基板２１と第２メモリ用基板２２とを導電性ワイヤ１１により接続することができるため、ベース基板１０の上に、それぞれ両面にメモリチップ１５を実装可能な２層のメモリ用基板２１，２２を狭い間隔で小スペース内に配置することができるとともに、各基板間の電極を導電性ワイヤ１１により接続することにより、電極間での接続強度を向上させることができる。このような構成することにより、ベース基板１０のいずれか一方の面にメモリを実装する場合と比較して、メモリの実装可能な面積は、第１メモリ用基板２１の表裏両面、第２メモリ用基板２２の表裏両面の４倍に増加し、最大で４倍までメモリ容量を増加させることができる。よって、例えば、１個のメモリチップ１５が３２ＭＢのとき、２個のメモリチップ１５しか実装できないときは２×３２ＭＢ＝６４ＭＢであったのが、最大で８×３２ＭＢ＝２５６ＭＢとすることができる。また、１個のメモリチップ１５が６４ＭＢのときには、最大で８×６４ＭＢ＝５１２ＭＢとすることができる。さらに、１個のメモリチップ１５が１２８ＭＢのときには、最大で８×１２８ＭＢ＝約１ＧＢとすることができる。
【００５１】
また、各メモリ用基板２１，２２の表裏両面に２個ずつ全く同一位置に同一サイズ及び厚みのメモリチップ１５を実装することができるため、各メモリ用基板２１，２２に熱的又は機械的応力が作用したとき、例えば、封止樹脂の硬化収縮などにより各基板が片側に反ることが防止できる。また、上記各メモリ用基板２１，２２には、上記複数のメモリチップ１５が上記メモリ用基板２１，２２の長手方向の中心に対して対称に配置することができて、各メモリ用基板２１，２２全体として、応力の偏った分布を防止することができる。
【００５２】
また、メモリチップ１５が実装されたメモリモジュール２２１，２２２をベース基板１０とは別部品として別個に構成することができ、バーンイン時にメモリチップ１５が不良と判断された場合には、そのメモリモジュールのみを廃棄すればよく、ＩＣチップ１３，１４が実装されたベース基板１０まで廃棄する必要がなくなる。
【００５３】
また、各メモリチップ１５を各基板に対してアウターリード無しに直接実装すなわちフリップチップ実装するため、言いかえれば、各メモリチップ１５の各電極と各基板の各電極とをバンプなどを介して直接的に接合するため、各メモリチップ１５の外側にアウターリードを引き出して各基板に接合するスペースや手間を省くことができて、小スペース化、工程の短縮化を図ることができる。
【００５４】
なお、図３８〜図４０の小型メモリカードの規格に対応するようにするため、一例として、図４２に示すように、ベース基板１０の厚さは０．２ｍｍ、第１メモリ用基板２１の厚さは０．１５ｍｍ、第２メモリ用基板２２の厚さは０．１５ｍｍ、第２メモリ用基板２２の下面に実装されたメモリチップ１５と第１メモリ用基板２１の上面に実装されたメモリチップ１５との隙間は０．４１ｍｍ、第１メモリ用基板２１の下面に実装されたメモリチップ１５とベース基板１０の上面との隙間は０．４１ｍｍである。また、第２メモリ用基板２２の上面に実装されたメモリチップ１５の上面とベース基板１０の下面との距離は１．１２ｍｍ、ベース基板１０の下面とベース基板１０の下面に実装されたマイクロプロセッサ用ＩＣチップ１４とＡＳＩＣ用ＩＣチップ１３の上面との距離は０．３５ｍｍ、よって、第２メモリ用基板２２の上面に実装されたメモリチップ１５の上面とベース基板１０の下面に実装されたマイクロプロセッサ用ＩＣチップ１４とＡＳＩＣ用ＩＣチップ１３の上面との距離は１．４７ｍｍとなるようにしている。
【００５５】
なお、各基板、すなわち、ベース基板１０、第１メモリ用基板２１、第２メモリ用基板２２は単層基板、多層基板いずれの形態でもよい。
【００５６】
以下に、上記小型メモリカードの製造方法について説明する。
【００５７】
図４４（Ａ）に示すように、ベース基板１０の下面側には、マイコン用ＩＣチップであるマイクロプロセッサ用ＩＣチップ１４とコントローラ用ＩＣチップであるＡＳＩＣ用ＩＣチップ１３の２つのＩＣチップがベアチップ実装されて、ベース基板モジュール２１０を１個形成する。なお、このとき、具体的には図示しないが、ベース基板１０の下面には小型メモリカードのカード電極１６を形成しておくとともに、ベース基板１０の上面にはチップコンデンサ１８、チップ抵抗１９も実装しておく。
【００５８】
また、図４４（Ｂ），図４４（Ｃ）に示すように、２枚のメモリ用基板２１，２２の上下両面のそれぞれにフラッシュメモリなどのメモリチップ１５を２個ずつフリップチップ実装して、第１及び第２メモリモジュール２２１，２２２を２個形成する。
【００５９】
これらの図４４（Ａ），図４４（Ｂ），図４４（Ｃ）に示すそれぞれの工程は、同時に行っても良いし、任意の順に行うようにしてもよい。また、多数の小型メモリカードを製造する場合には、図４４（Ａ），図４４（Ｂ），図４４（Ｃ）に示す工程をそれぞれ多数回行って、予め多数の第１及び第２メモリモジュール２２１，２２２及びベース基板モジュール２１０を製造しておいてもよい。
【００６０】
次に、図４５（Ａ）に示すように、ベース基板１０の各貫通孔１０ａ内にクリーム半田１２をディスペンサ５１により供給する。同様に、図４５（Ｂ）及び（Ｃ）にそれぞれ示すように、第１及び第２メモリ基板２１，２２の各貫通孔２１ａ，２２ａ内にもクリーム半田１２をディスペンサ５１によりそれぞれ供給する。なお、各基板１０，２１，２２において、長手方向両端の同一箇所にある貫通孔を位置決め孔１０ｚ，２１ｚ，２２ｚとして使用するため、基板接続用の電極としての機能を果たさないようにしており、クリーム半田１２は挿入しないようにする。また、上記位置決め孔１０ｚ，２１ｚ，２２ｚの代わりに、各基板に位置決め用マークを設けたり、又は、各基板の回路パターンの一部を位置決め用マークとして使用することにより、基板同士の位置決めに利用するようにしてもよい。
【００６１】
次いで、図４５（Ｄ）に示すように、第１メモリモジュール２２１と第２メモリモジュール２２２とを仮固定する。すなわち、第１メモリ用基板２１の上に第２メモリ用基板２２を載置して、各端部の位置決め孔２１ｚ，２２ｚ同士が互いに同一に位置するように位置決め調整したのち、絶縁性の仮固定用接着剤５２により、第１メモリ用基板２１の上面に実装した２個のメモリチップ１５，１５の上面と、第２メモリ用基板２２の下面に実装した２個のメモリチップ１５，１５の下面とを接着して、第１メモリモジュール２２１と第２メモリモジュール２２２とを仮固定する。このとき、第１メモリ用基板２１と第２メモリ用基板２２とは大略平行になるようにする。これは、小型メモリカード全体の寸法を規格内の寸法にするためである。
【００６２】
次いで、図４６（Ａ）に示すように、仮固定された第１メモリモジュール２２１と第２メモリモジュール２２２をベース基板モジュール２１０に仮固定する。すなわち、第１メモリモジュール２２１の下面に実装された２個のメモリチップ１５とベース基板モジュール２１０の上面とを絶縁性の仮固定用接着剤５２により接着して、ベース基板モジュール２１０の上に、仮固定された第１メモリモジュール２２１と第２メモリモジュール２２２を仮固定する。このとき、第１メモリ用基板２１と第２メモリ用基板２２とベース基板１０とは互いに大略平行になるようにする。これは、小型メモリカード全体の寸法を規格内の寸法にするためである。
【００６３】
次いで、図４６（Ｂ）に示すように、モジュール間の電極同士を導電性ワイヤ１１で個別に接続する。すなわち、ベース基板モジュール２１０の各位置決め孔１０ｚと第１メモリモジュール２２１の各位置決め孔２１ｚと第２メモリモジュール２２２の各位置決め孔２２ｚとを一致させるように位置決めした状態で、ベース基板モジュール２１０の各貫通孔１０ａ内のクリーム半田１２の電極と第１メモリモジュール２２１の各貫通孔２１ａ内のクリーム半田１２の電極と第２メモリモジュール２２２の各貫通孔２２ａ内のクリーム半田１２の電極とを、導電性ワイヤ１１で個別に接続する。
【００６４】
その後、リフロー炉内に入れることにより、又は、ホットエアなどの熱風を吹き付けることにより、各クリーム半田１２を溶融して各クリーム半田１２と導電性ワイヤ１１とを完全に固着させることにより、確実に電気的に接続する。
【００６５】
次いで、ベース基板モジュール２１０のベース基板１０と第１メモリモジュール２２１の第１メモリ用基板２１との間、第１メモリモジュール２２１の第１メモリ用基板２１と第２メモリモジュール２２２の第２メモリ用基板２２との間、第２メモリ用基板２２の上面の２個のメモリチップ１５間を、それぞれ、絶縁性の封止樹脂２００で封止する。このとき、上記第１〜３実施形態のいずれかの装着方法を適用することができる。これにより、各メモリチップ１５の厚さが０．１ｍｍ程度と薄くかつ２個のメモリチップ１５，１５間の間隔が狭くても、上記実施形態に記載した、突起部無しなどの上記作用効果を確実に奏することができるフィレットを形成することができる。
【００６６】
次いで、これを上下ケース３０，３１内に収納して上記小型メモリカードを得る。
【００６７】
上記小型メモリカードの製造方法によれば、図４１の小型メモリカードにおいてをベース基板モジュール２１０に実装する前に、予め第１メモリモジュール２２１と第２メモリモジュール２２２とを実装してバーンイン試験などによりメモリモジュール全体としての機能を検査することができ、不良の場合には、メモリモジュールのみを廃棄すればよく、メモリモジュールに比較して高価なベース基板モジュール２１０を廃棄する必要がなくなり、コストダウンを図ることができる。
【００６８】
なお、図４６（Ｂ）に示すように上記ベース基板モジュール２１０の各貫通孔１０ａ内のクリーム半田１２の電極と第１メモリモジュール２２１の各貫通孔２１ａ内のクリーム半田１２の電極と第２メモリモジュール２２２の各貫通孔２２ａ内のクリーム半田１２の電極とを、多数の導電性ワイヤ１１で個別に接続する代わりに、図４６（Ｃ）に示すように、モジュール間の電極同士を、導体の別の例としての連続した１本又は数本の導電性ワイヤ５３で接続するようにしてもよい。
【００６９】
すなわち、ベース基板モジュール２１０と第１メモリモジュール２２１と第２メモリモジュール２２２とが上下に重なるように位置する３個のクリーム半田１２の電極、すなわち、導電性ワイヤ５３を、第２メモリモジュール２２２の各貫通孔２２ａ内のクリーム半田１２の電極と、第１メモリモジュール２２１の各貫通孔２１ａ内のクリーム半田１２の電極と、ベース基板モジュール２１０の各貫通孔１０ａ内のクリーム半田１２の電極とを貫通させる。次いで、Ｕ字状に折り曲げたのち、導電性ワイヤ５３を、隣接するベース基板モジュール２１０の各貫通孔１０ａ内のクリーム半田１２の電極と、第１メモリモジュール２２１の各貫通孔２１ａ内のクリーム半田１２の電極と、第２メモリモジュール２２２の各貫通孔２２ａ内のクリーム半田１２の電極とを貫通させる。次いで、再び、Ｕ字状に折り曲げたのち、例えば、隣接する第２メモリモジュール２２２の各貫通孔２２ａ内のクリーム半田１２の電極と、第１メモリモジュール２２１の各貫通孔２１ａ内のクリーム半田１２の電極と、ベース基板モジュール２１０の各貫通孔１０ａ内のクリーム半田１２の電極とを貫通させる。このようにして、接続すべき全てのクリーム半田１２の電極を接続する。
【００７０】
次いで、リフロー炉内に上記モジュールを搬入してリフロー工程を行うことにより、または、ホットエアなどの熱風を吹き付けることにより、各クリーム半田１２を溶融して各クリーム半田１２と導電性ワイヤ５３とを導通状態のまま完全に固着させることにより、確実に電気的に接続する。
【００７１】
次いで、上記導電性ワイヤ５３の上記Ｕ字状に折り曲げた部分を切断して除去することにより、ベース基板１０と第１及び第２メモリ用基板２１，２２の上下に重なるように位置する３個のクリーム半田１２の電極を互に個別的に導通させ、かつ、３個の接続部毎に独立的に導通させる導通用柱部材として機能させることができる。
【００７２】
このような構成によれば、多数の導電性ワイヤ１１を予め用意する必要がなく、用意すべき部品点数を削減することができるとともに、多数の導電性ワイヤ１１を一本ずつ接続するよりも連続した導電性ワイヤ５３を半田１２に貫通させる方が接続しやすく、作業の軽減を図ることができる。
【００７３】
上記構成において、ベース基板１０と第１メモリ用基板２１と第２メモリ用基板２２とを同時に位置決めして仮固定するようにしてもよい。また、仮固定は、接着剤の代わりに両面粘着テープを使用することもできる。さらには、接着剤を使用せずに、他の部材又は半田の粘着力を利用して上記三枚の基板を位置決め保持するようにしてもよい。
【００７４】
図４７は、本発明の上記実施形態にかかるＩＣチップ装着方法が適用できる別の小型メモリカードの完成状態での一部断面側面図である。図４７では、導電性ワイヤ５３の代わりに、銅などの導電性ボール７１を使用するものである。すなわち、ベース基板１０の各貫通孔１０ａ内のクリーム半田１２と第１メモリ用基板２１の各貫通孔１０ａ内のクリーム半田１２との間に導電性ボール７１を介在させて、ベース基板１０と第１メモリ用基板２１との間を大略平行に保持するとともに、第１メモリ用基板２１の各貫通孔２１ａ内のクリーム半田１２と第２メモリ用基板２２の各貫通孔２２ａ内のクリーム半田１２との間に導電性ボール７１を介在させて第１メモリ用基板２１と第２メモリ用基板２２との間を大略平行に保持するようにしている。この場合、導電性ボール７１の直径よりも各貫通孔１０ａ，２１ａ，２２ａのクリーム半田１２の外径を大きくして、導電性ボール７１が各クリーム半田１２の電極上に若干入り込みつつ安定して保持されるようにするのが好ましい。
【００７５】
導電性ボール７１の一例としては、直径０．３μｍの銅ボールを使用することができる。導電性ボール７１の材料としては、銅以外に、スズ−亜鉛系、スズ−銀系、スズ−銅系も使用することができる。
【００７６】
上記構成によれば、先の例の小型メモリカードと同様な作用効果を奏することができる上に、ベース基板１０と第１メモリ用基板２１、及び、第１メモリ用基板２１と第２メモリ用基板２２との間に導電性ボール７１を介在させることにより、各基板の間隔を容易に均等にすることができて、各基板を大略平行に配置することができる。また、導電性ボール７１を銅などの半田よりも融点が高い材料より構成すれば、後工程でリフローやエアブローにより半田を溶融するときでも導電性ボール７１が溶融せず、基板間隔を導電性ボール７１により確実に確保することができ、高い精度で基板間の平行度を保持することができる。よって、また、基板間が導電性ボール７１で支持されるため、機械的な応力が作用しても導電性ボール７１は容易に変形しない。従って、熱的な応力及び機械的な応力に抗して、基板間の平行度を確実に保持することができるとともに、隣接する導電性ボール７１との接触も防止することができてショートを防止できる。さらに、導電性ボール７１の直径を小さくすることにより、より狭いピッチでの配置が可能となり、配線の自由度が増し、各メモリチップ１５への個別配線が可能となり、メモリチップ１５とＩＣチップ１３，１４間での処理速度の向上を図ることができる。
【００７７】
また、図４及び図１１などに示すように、上記規制部１１１ｂ，１１１ｃ，１１２ｂ，１１２ｃの上記フィレット成形部１１１ｂ，１１２ｂは、上記フィレット成形部により成形される縦断面大略台形の上記フィレットの上面が上記メモリチップ１５の上面と大略面一に成形されるように構成されているのが好ましい。このように構成することにより、従来の不具合を解消しつつメモリチップ１５の保護を最大限に発揮させることができる。
【００７８】
なお、本発明は上記実施形態に限定されるものではなく、その他種々の態様で実施できる。
【００７９】
例えば、上記フィレット成形部の縦断面形状は先に述べた形状に限られるものではなく、その内側側面が任意の形状、例えば、湾曲したものでもよい。
【００８０】
また、上記フィレット成形部の枠形状の内側で形成される形状は、上記メモリチップ１５の形状の大略相似形状であるのが好ましい。
【００８１】
また、上記各実施形態では、フィレット形成材料として、封止シートで説明したが、半液体状又は液体状の封止樹脂をメモリ用基板２１上に塗布などにより供給するようにしてもよい。また、封止シートもメモリ用基板２１上に予め載置するものに限らず、メモリチップ１５側に配置するようにしてもよい。
【００８２】
なお、上記様々な実施形態のうちの任意の実施形態を適宜組み合わせることにより、それぞれの有する効果を奏するようにすることができる。
【００８３】
【発明の効果】
本発明によれば、加熱加圧時に上記ＩＣチップと上記基板との間からはみ出す上記封止樹脂を、封止樹脂規制部により、上記基板に対して装着後の上記ＩＣチップの厚み方向の上記ＩＣチップの表面以下に規制するようにしている。
【００８４】
この結果、ＩＣチップの周囲例えば端面面の中央部に回り込んだ封止樹脂がＩＣチップの側面を這い上がることができず、角状の突起部を形成することがない。よって、ＩＣチップの各角部に確実にフィレットが形成できるとともに、角状の突起部による基板に対するＩＣチップの接合不良を確実に無くすことができ、かつ、信頼性向上を実現させることができる。また、角状の突起部が無いため、外装部品にクラックを発生させて破壊してり、角状の突起部が折れてＩＣチップの一部に剥離を生じさせて耐湿性能が低下し耐熱応力特性が低下し信頼性が低下することが無いとともに、ＩＣチップモジュールの薄型化を妨げることもない。
【００８５】
また、本発明によれば、装着ツールの加圧面が、ＩＣチップの大きさに加えてＩＣチップの周囲にフィレットが十分に形成できる程度まで十分に大きな面積を有するようにしている場合には、ＩＣチップの周囲例えば端面面の中央部に回り込んだ封止樹脂がＩＣチップの側面を這い上がることができず、角状の突起部を形成することがない。よって、ＩＣチップの各角部に確実にフィレットが形成できるとともに、角状の突起部による基板に対するＩＣチップの接合不良を確実に無くすことができ、かつ、信頼性向上を実現させることができる。また、角状の突起部が無いため、外装部品にクラックを発生させて破壊してり、角状の突起部が折れてＩＣチップの一部に剥離を生じさせて耐湿性能が低下し耐熱応力特性が低下し信頼性が低下することが無いとともに、ＩＣチップモジュールの薄型化を妨げることもない。
【００８６】
また、本発明によれば、装着ツールはフィレット成形部と平坦なＩＣチップ加圧面とを有しているため、ＩＣチップの周囲、特に、端面の中央部に回り込もうとする封止樹脂がＩＣチップの側面を這い上がることができず、角状の突起部を形成することがない。よって、ＩＣチップの各角部に確実にフィレットが形成できるとともに、角状の突起部による基板に対するＩＣチップの接合不良を確実に無くすことができ、かつ、信頼性向上を実現させることができる。また、角状の突起部が無いため、外装部品にクラックを発生させて破壊してり、角状の突起部が折れてＩＣチップの一部に剥離を生じさせて耐湿性能が低下し耐熱応力特性が低下し信頼性が低下することが無いとともに、ＩＣチップモジュールの薄型化を妨げることもない。
【図面の簡単な説明】
【図１】 本発明の第１実施形態にかかる装着ツールにより、封止シートを介してＩＣチップを基板に装着するＩＣチップの装着方法の工程の説明図である。
【図２】 図１の工程に続き、装着ツールによる加熱加圧時に封止樹脂の流動状態を説明する説明図である。
【図３】 図２の工程に続き、装着ツールによる加熱加圧時に封止樹脂によるフィレットの成形状態を説明する説明図である。
【図４】 図１から図３の工程により形成されたフィレットを有するメモリチップモジュールの一部断面正面図である。
【図５】 本発明の第２実施形態にかかる装着ツールにより、封止シートを介してＩＣチップを基板に装着するＩＣチップの装着方法において、装着ツールが下降する工程の説明図である。
【図６】 図５に続く工程であって、装着ツールにより加熱加圧状態の説明図である。
【図７】 図６に続く工程であって、装着ツールが上昇する状態の説明図である。
【図８】 本発明の第３実施形態にかかる装着ツールにより、封止シートを介してＩＣチップを基板に装着するＩＣチップの装着方法のにおいて、装着ツールが下降する工程の説明図である。
【図９】 本発明の第３実施形態の変形例にかかる装着ツールの断面図である。
【図１０】 図８に続く工程であって、装着ツールにより加熱加圧状態の説明図である。
【図１１】 図１０に続く工程であって、装着ツールが上昇する状態の説明図である。
【図１２】 従来の装着ツールにより、封止シートを介してＩＣチップを基板に装着する工程の説明図である。
【図１３】 図１２に続く工程であって、装着ツールにより加熱加圧するとき、突起部が形成される状態を示す工程の説明図である。
【図１４】 図１３に続く工程であって、装着ツールが上昇する工程の説明図である。
【図１５】 図１４に続く工程であって、外装ケースをＩＣチップモジュールに取り付ける工程の説明図である。
【図１６】 図１５でＩＣチップモジュールに取り付けられた外装ケースにクラックが発生する状態を示す説明図である。
【図１７】 従来の装着ツールにより、封止シートを介してＩＣチップを基板に装着する工程であって、装着ツールにより加熱加圧するとき、突起部が形成される状態を示す工程の説明図である。
【図１８】 図１７の工程により突起部が形成された状態のＩＣチップモジュールの一部断面図である。
【図１９】 図１７の工程により突起部が形成された状態のＩＣチップモジュールのフィレットの突起部が破損した状態の説明図である。
【図２０】 従来の装着ツールにより、封止シートを介してＩＣチップを基板に装着する工程であって、装着ツールにより加熱加圧するとき、突起部が形成される状態を示す工程の説明図である。
【図２１】 図２０の工程により突起部が形成された状態のＩＣチップモジュールの一部断面図である。
【図２２】 従来の装着ツールにより、封止シートを介して厚みの大きなＩＣチップを基板に装着する工程であって、装着ツールにより加熱加圧するとき、ＩＣチップの側面に封止樹脂が盛り上がった状態を示す工程の説明図である。
【図２３】 図２２の工程によりＩＣチップの側面に封止樹脂が盛り上がった状態のＩＣチップモジュールの一部断面図である。
【図２４】 従来の装着ツールにより、封止シートを介してＩＣチップを基板の一方の面に装着する工程であって、装着ツールにより加熱加圧するとき、突起部が形成される状態を示す工程の説明図である。
【図２５】 図２４の工程により突起部が形成された状態のＩＣチップモジュールの一部断面図である。
【図２６】 図２４の工程に続く工程であって、図２４の上記従来の装着ツールにより、封止シートを介してＩＣチップを基板の他方の面に装着する工程であって、装着ツールが下降する状態を示す工程の説明図である。
【図２７】 図２６の工程に続く工程であって、図２４の上記従来の装着ツールにより、封止シートを介してＩＣチップを基板の他方の面に装着する工程であって、装着ツールにより加熱加圧する状態を示す工程の説明図である。
【図２８】 図１２の工程の前に、基板上に封止シートを載置した状態の平面図である。
【図２９】 図１２の工程の前に、基板上に封止シートを載置した状態の正面図である。
【図３０】 図１２の工程での基板上に封止シートを介してＩＣチップを加熱加圧する状態の平面図である。
【図３１】 図１２の工程での基板上に封止シートを介してＩＣチップを加熱加圧する状態の正面図である。
【図３２】 図１４の工程での基板上に封止シートを介してＩＣチップを加熱加圧した後にツールが上昇する状態の平面図である。
【図３３】 図１４の工程での基板上に封止シートを介してＩＣチップを加熱加圧した後にツールが上昇する状態の一部断面正面図である。
【図３４】 基板上に封止シートを介してＩＣチップを加熱加圧する装着ツールが下降状態の一部断面正面図である。
【図３５】 図３４の工程での基板上に封止シートを介してＩＣチップを加熱加圧する状態の平面図である。
【図３６】 図３４の工程で基板上に封止シートを介してＩＣチップを加熱加圧した後にツールが上昇する状態の一部断面正面図である。
【図３７】 図３４の工程で基板上に封止シートを介してＩＣチップを加熱加圧した後にツールが上昇する状態の平面図である。
【図３８】 本発明の各実施形態にかかるＩＣチップ装着方法が適用できる小型メモリカードの基本となる小型メモリカードの分解斜視図である。
【図３９】 図３８の小型メモリカードの一部断面側面図である。
【図４０】 図３８の小型メモリカードの底面図である。
【図４１】 本発明の上記実施形態にかかるＩＣチップ装着方法が適用できる小型メモリカードのケースを除いた状態での概略斜視図である。なお、一部の導体を取り除いて、電極などを理解しやすくしている。
【図４２】 図４１の小型メモリカードの側面図である。
【図４３】 図４１の小型メモリカードの完成状態での一部断面側面図である。ただし、理解しやすくするため、メモリチップと基板との接続部分及びケースを断面で示す。
【図４４】 （Ａ），（Ｂ），（Ｃ）はそれぞれ図４１の小型メモリカードの製造方法において、ベース基板モジュール、第１メモリモジュール、及び、第２メモリモジュールを製造する工程の一部断面の説明図である。
【図４５】 （Ａ），（Ｂ），（Ｃ），（Ｄ）はそれぞれ図４１の小型メモリカードの製造方法において、ベース基板モジュール、第１メモリモジュール、及び、第２メモリモジュールにクリーム半田を塗布する工程の一部断面の説明図、第１メモリモジュールと第２メモリモジュールとを仮固定する工程の一部断面の説明図である。
【図４６】 （Ａ），（Ｂ），（Ｃ）はそれぞれ図４１の小型メモリカードの製造方法において、仮固定された第１メモリモジュールと第２メモリモジュールをベース基板モジュールに仮固定する工程、さらに、モジュール間の電極同士を導電性ワイヤで個別に接続する工程、モジュール間の電極同士を導体の別の例としての連続した導電性ワイヤで接続する工程の一部断面の説明図である。
【図４７】 本発明の上記実施形態にかかるＩＣチップ装着方法が適用できる別の例の小型メモリカードの完成状態での一部断面側面図である。ただし、理解しやすくするため、メモリチップと基板との接続部分及びケースを断面で示す。
【符号の説明】
１０…ベース基板、１０ａ…貫通孔、１１…導電性ワイヤ、１２…クリーム半田、１３…ＡＳＩＣ用ＩＣチップ、１４…マイクロプロセッサ用ＩＣチップ、１５…メモリチップ、１５ｐ…電極、１６…カード電極、１８…チップコンデンサ、１９…チップ抵抗、２１…メモリ用基板、２１ａ…貫通孔、２１ｐ…電極、２２…第２メモリ用基板、２２ａ…貫通孔、２２ｚ…位置決め孔、２４…第４メモリ用基板、３０Ａ…上ケース、３１Ａ…下ケース、１００…加熱加圧ツール、１００ａ…加圧面、１１０…基板、１１１…加熱加圧ツール、１１１ａ…傾斜面、１１１ｂ…フィレット成形部、１１１ｃ…メモリチップ加圧面、１１２…加熱加圧ツール、１１２ａ…内側側面、１１２ｂ…フィレット成形部、１１２ｃ…メモリチップ加圧面、１１２ｄ…湾曲面、１１３…ＡＳＩＣ用ＩＣチップ、１１４…マイクロプロセッサ用ＩＣチップ、１１５…メモリチップ、１１６…電極、１１８…チップコンデンサ、１１９…チップ抵抗、１３０…上ケース、１３１…下ケース、１３１ａ…電極用開口、１３２…ライトプロテクト用切換えスイッチ、１５０…ステージ、２００…封止樹脂、２０９…フィレット形成用封止シート、２０９ａ…上面、２１０…ベース基板モジュール、２１１…フィレット形成用封止シート、２１１ａ…傾斜側面、２１２…フィレット形成用封止シート、２２１…第１メモリモジュール、２２２…第２メモリモジュール、２７０…第３メモリモジュール。
Claims (5)
- ＩＣチップ（１５）を封止樹脂（２０９，２１１，２１２）を介して基板（２１）に加熱加圧して装着する装着ツールにおいて、
加熱加圧時に上記ＩＣチップと上記基板との間からはみ出す上記封止樹脂を、上記基板に対して装着後の上記ＩＣチップの表面以下に規制する封止樹脂規制部（１００ａ，１１１ｂ，１１１ｃ，１１２ｂ，１１２ｃ）を備えるようにした装着ツールであって、
上記規制部（１１２ｂ，１１２ｃ）は、上記ＩＣチップの被加圧面に接触して上記ＩＣチップを押圧する加圧面（１１２ｃ）と、内側側面が上記基板の厚み方向沿いである枠形状であって、上記加圧面と共働して上記封止樹脂を直方体形状に成形するフィレット成形部（１１２ｂ）と、上記フィレット成形部の下端面に形成された湾曲面と、を備えたことを特徴とする装着ツール。 - 上記規制部（１１２ｂ，１１２ｃ）の上記加圧面（１１２ｃ）は、上記ＩＣチップの周囲が上記封止樹脂で囲まれる領域よりも大きな面積を有する請求項１に記載の装着ツール。
- 上記ＩＣチップが長方形であり、上記規制部（１１１ｃ，１１２ｃ）の上記フィレット成形部（１１１ｂ，１１２ｂ）の枠形状の内側で形成される形状は、上記ＩＣチップの形状の相似形状である請求項１または請求項２に記載の装着ツール。
- 装着ツール（１００，１１１，１１２）により加熱加圧することにより、ＩＣチップ（１５）を封止樹脂（２０９，２１１，２１２）を介して基板（２１）に装着し、
上記加熱加圧時に、上記ＩＣチップと上記基板との間からはみ出す上記封止樹脂を、上記装着ツールの封止樹脂規制部（１００ａ，１１１ｂ，１１１ｃ，１１２ｂ，１１２ｃ）により、上記基板に対して装着後の上記ＩＣチップの表面以下に規制するＩＣチップの装着方法であって、
上記規制部（１１２ｂ，１１２ｃ）は、上記ＩＣチップの被加圧面に接触して上記ＩＣチップを押圧する加圧面（１１２ｃ）と、内側側面が上記基板の厚み方向沿いである枠形状であって、上記加圧面と共働して上記封止樹脂を直方体形状に成形するフィレット成形部（１１２ｂ）と、上記フィレット成形部の下端面に形成された湾曲面と、を備えたことを特徴とするＩＣチップの装着方法。 - 請求項４に記載のＩＣチップの装着方法により上記ＩＣチップが上記基板に装着されて構成されるモジュールが筐体（１３０）内に収納されたモジュール部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001302637A JP4288026B2 (ja) | 2001-09-28 | 2001-09-28 | 装着ツール及びｉｃチップの装着方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001302637A JP4288026B2 (ja) | 2001-09-28 | 2001-09-28 | 装着ツール及びｉｃチップの装着方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003109988A JP2003109988A (ja) | 2003-04-11 |
| JP4288026B2 true JP4288026B2 (ja) | 2009-07-01 |
Family
ID=19122844
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001302637A Expired - Fee Related JP4288026B2 (ja) | 2001-09-28 | 2001-09-28 | 装着ツール及びｉｃチップの装着方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4288026B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101111854B (zh) | 2005-02-14 | 2012-07-18 | 松下电器产业株式会社 | 天线内置半导体存储器模块 |
| JP4979288B2 (ja) * | 2006-07-19 | 2012-07-18 | ソニーケミカル＆インフォメーションデバイス株式会社 | 熱圧着ヘッドを用いた実装方法 |
| JP5084829B2 (ja) * | 2007-06-28 | 2012-11-28 | パナソニック株式会社 | 半導体素子の実装構造体の製造方法、半導体素子の実装方法、及び加圧ツール |
| JP5234761B2 (ja) * | 2008-08-22 | 2013-07-10 | Ｎｅｃカシオモバイルコミュニケーションズ株式会社 | 電子部品の接着方法、回路基板、及び電子機器 |
-
2001
- 2001-09-28 JP JP2001302637A patent/JP4288026B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003109988A (ja) | 2003-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5805422A (en) | Semiconductor package with flexible board and method of fabricating the same | |
| US7427810B2 (en) | Semiconductor device including semiconductor element mounted on another semiconductor element | |
| US6426549B1 (en) | Stackable flex circuit IC package and method of making same | |
| JP2000332055A (ja) | フリップチップ実装構造及び実装方法 | |
| JP3150253B2 (ja) | 半導体装置およびその製造方法並びに実装方法 | |
| JP4436582B2 (ja) | カード型記録媒体及びその製造方法 | |
| US7368322B2 (en) | Method for mounting a chip on a base and arrangement produced by this method | |
| JP4288026B2 (ja) | 装着ツール及びｉｃチップの装着方法 | |
| JP4408598B2 (ja) | カード型記録媒体 | |
| US7615870B2 (en) | Semiconductor device, manufacturing method thereof, and connection method of circuit board | |
| US6225686B1 (en) | Semiconductor device | |
| JP3974834B2 (ja) | 電子部品の装着方法 | |
| JP4035949B2 (ja) | 配線基板及びそれを用いた半導体装置、ならびにその製造方法 | |
| JP4038021B2 (ja) | 半導体装置の製造方法 | |
| JPH06310563A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3667916B2 (ja) | 樹脂パッケージ型半導体装置、およびその製造方法 | |
| JPH07226455A (ja) | 半導体パッケージおよびその製造方法 | |
| US20060270109A1 (en) | Manufacturing method for an electronic component assembly and corresponding electronic component assembly | |
| KR100246367B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| JPH06252334A (ja) | 半導体装置 | |
| KR100280597B1 (ko) | 반도체장치와반도체장치유닛및반도체장치유닛의제조방법 | |
| JPH04329659A (ja) | 混成集積回路装置およびその製造方法 | |
| JP4619104B2 (ja) | 半導体装置 | |
| JPH0677285A (ja) | Ｉｃ素子の実装方法 | |
| JP3721614B2 (ja) | リードフレーム及び電子部品搭載用基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061114 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080730 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081209 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090204 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090303 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090330 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120403 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130403 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130403 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140403 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |