JPH04329659A - 混成集積回路装置およびその製造方法 - Google Patents

混成集積回路装置およびその製造方法

Info

Publication number
JPH04329659A
JPH04329659A JP10009391A JP10009391A JPH04329659A JP H04329659 A JPH04329659 A JP H04329659A JP 10009391 A JP10009391 A JP 10009391A JP 10009391 A JP10009391 A JP 10009391A JP H04329659 A JPH04329659 A JP H04329659A
Authority
JP
Japan
Prior art keywords
lead
wiring board
integrated circuit
circuit device
hybrid integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10009391A
Other languages
English (en)
Inventor
Yoshio Dobashi
土橋 芳男
Tsuneo Endo
恒雄 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP10009391A priority Critical patent/JPH04329659A/ja
Publication of JPH04329659A publication Critical patent/JPH04329659A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Structure Of Printed Boards (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は混成集積回路装置に係わ
り、特に高集積化が可能な量産性に優れた混成集積回路
装置の製造技術に関する。
【0002】
【従来の技術】混成集積回路装置(ハイブリッドIC)
は、基本的には、配線基板に能動素子や受動素子等の電
子部品を搭載するとともに、前記電子部品の電極と配線
層とをワイヤで電気的に接続し、かつ前記配線基板にリ
ードを接続し、前記リードの外端を除く全体をパッケー
ジで封止することによって製造される。
【0003】一方、一般のICの組立では、リードフレ
ームが使用され、リードフレームのタブ(支持板)への
チップボンディング,チップの電極(電極端子)とリー
ド内端間のワイヤボンディング,レジンモールドによる
パッケージング,不要リードフレーム部分の除去,リー
ド成形等の各作業が連続的に行われている。また、チッ
プの電極とリードとの接続において、TAB(Tape
  AutomatedBonding)等で利用され
ているバンプ形式による一括ボンディング方式が採用さ
れている。TAB技術については、たとえば、日経BP
社発行「日経マイクロデバイス」1986年3月号、P
128〜P135に記載されている。この一括ボンディ
ング技術は生産性が高くかつ組立の信頼度も高い。
【0004】他方、混成集積回路装置においても、リー
ドフレームを使用する技術が開発されている。たとえば
、特開昭61−10263号公報には、リードフレーム
を使用した構造のハイブリッドICについて開示されて
いる。このハイブリッドICは、リードフレームのラン
ド部(支持板)上に多層配線基板が固定された構造とな
っている。また、このハイブリッドICは、最上層の配
線基板に設けられたボンディングパッドと、リードとが
ワイヤで接続される構造となっている。また一方、特開
平2−39487号公報には、重ねた2枚の配線基板間
にリード内端を延在させかつ一体化した構造のリードフ
レームが開示されている。このリードフレームは、リー
ドの内端がリードの表裏両面側に取り付けられた2枚の
配線基板に設けられたスルーホールに充填された導体に
接続され、表裏両面側の配線基板の回路に電気的に接続
される構造となっている。これにより、この構造のリー
ドフレームでは、配線基板に電子部品を搭載した後、必
要に応じてワイヤボンディングを行い、モールド,不要
リードフレーム部分の切断除去等によって所望のハイブ
リッドICを製造する。
【0005】
【発明が解決しようとする課題】混成集積回路装置は、
多機能,高集積化の要請で一層高密度化の傾向にある。 混成集積回路装置の高密度化,高集積化によって、リー
ドフレーム構造を利用した混成集積回路装置においても
、配線基板の電極端子(ボンディングパッド)とリード
との接合数が多数となる。この接合をワイヤボンディン
グで行う構造では、ワイヤボンディング工数が多くなる
とともに、ワイヤ変形に起因する不良発生率も高くなる
。また、バンプを設けてリードと電極端子を接合する構
造では、バンプ形成のコストが嵩む。
【0006】本発明の目的は、リードフレーム利用によ
る混成集積回路装置の高密度化,高集積化を達成するこ
とにある。
【0007】本発明の他の目的は、量産性に優れかつ生
産コスト低減が達成できるリードフレーム利用混成集積
回路装置の製造技術を提供することにある。
【0008】本発明の前記ならびにそのほかの目的と新
規な特徴は、本明細書の記述および添付図面からあきら
かになるであろう。
【0009】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。すなわち、本発明の混成集積回路装
置は、レジンパッケージと、このレジンパッケージの内
側に亘って延在する複数のリードと、前記レジンパッケ
ージ内において所望のリード内端の表裏両面に半田球を
介して接合される2枚の配線基板とからなっている。こ
の混成集積回路装置は、その製造においては、2枚の配
線基板と、これに対応するリードフレーム、さらには半
田球によって最初の組立が行われる。リードフレームの
リード内端は、配線基板の周辺に沿って設けられる電極
端子に重なるように形成されているとともに、リード内
端の表裏面および配線基板の電極端子には、半田球の一
部が入る窪んだ受座が設けられている。そこで、前記リ
ードフレームの表裏両面にそれぞれ配線基板を相対的に
位置決めして重ねるとともに、所望のリード内端の受座
と電極端子の受座間に前記半田球を介在させる。ついで
、リフローによって前記半田球を溶かしてリード内端と
電極端子を接合させる。つぎに、常用のICの製造と同
様にリードフレームの所定部をトランスファモールドに
よって封止した後、不要リードフレーム部分を切断除去
し、レジンパッケージの周囲から突出するリードの成形
を行ってガルウィング構造の混成集積回路装置の製造を
終了する。
【0010】
【作用】上記した手段によれば、本発明の混成集積回路
装置は、リードフレームを使用して配線基板にリードを
接合する方法を採用していることから作業性が高い。ま
た、リードと配線基板との接合は、配線基板の電極端子
の受座とリード内端の受座間に介在させた半田球のリフ
ローによって行うことから確実に一括ボンディングでき
、量産化に適するものとなる。また、前記半田球は製作
コストが安いため、混成集積回路装置の材料費の低減が
可能となる。さらに、前記半田球は所望のリード内端と
電極端子間に取り付けられることから、リードフレーム
の汎用性も高くなる。
【0011】
【実施例】以下図面を参照して本発明の一実施例につい
て説明する。図1は本発明の一実施例による混成集積回
路装置の要部を示す模式的断面図、図2は同じくリード
内端と配線基板との接合状態を示す模式図、図3は同じ
く本発明の混成集積回路装置の製造で使用されるリード
フレームの要部を示す平面図、図4は同じくリードフレ
ームのリード内端部分を示す一部を断面とした斜視図、
図5は本発明の混成集積回路装置の製造におけるリード
の表面に取り付けられる配線基板を示す模式的断面図、
図6は同じくリードの裏面に取り付けられる配線基板を
示す模式的断面図、図7は同じく配線基板における電極
端子部分を示す一部を断面とした斜視図、図8は同じく
半田球によるリードと配線基板との重ね合わせ状態を示
す模式図、図9は同じくモールド状態を示す模式的断面
図である。
【0012】本発明による混成集積回路装置1は、図1
に示されるように、外観的には略矩形体状のレジンパッ
ケージ2の周面から、ガルウィング状に複数のリード3
を突出させた構造となっている。前記リード3のリード
内端4の表裏両面には、配線基板5が取り付けられてい
る。前記配線基板5とリード内端4は、半田球からなる
金属ボール6によって接合されている。すなわち、図2
に示すように、リード内端4の表裏両面には、前記金属
ボール6の一部が入る半球状に窪んだ受座7が設けられ
ている。また、この受座7に対応するように、配線基板
5の周縁近傍に設けられた電極端子9にも半球状に窪ん
だ受座10が設けられている。そして、これら受座7,
10間に挿入されかつリフローされて半田塊11となっ
た金属ボール6によって、前記リード内端4と配線基板
5の電極端子9は接合される。なお、説明の便宜上図2
を除く図では、半田塊11としては表記せず、金属ボー
ル6として表記する。また、前記リード内端4の受座7
が設けられる領域面には、金属メッキ膜8が設けられて
いる。この金属メッキ膜8は半田の濡れ領域を規定する
役割を果たす。
【0013】前記配線基板5、すなわち、リード内端4
の表裏両面にそれぞれ取り付けられた配線基板5は、そ
の表裏両面に導体層16をそれぞれ有している。前記導
体層16は、一部にしか符号を付けないが、チップ搭載
部,電極固定部,ワイヤ接続部,電極端子9等を有する
所望のパターンとなっている。また、図示はしないが、
前記配線基板5の表裏面の導体層16は、スルーホール
に充填された導体によって電気的に接続されている。そ
して、これら配線基板5の表裏面の導体層16には、L
SIチップ17,チップ抵抗18,チップコンデンサ1
9等がそれぞれ固定されている。また、前記LSIチッ
プ17の図示しない電極と、所定の導体層16は導電性
のワイヤ20によって電気的に接続されている。
【0014】つぎに、このような混成集積回路装置1の
製造方法について、図を参照しながら説明する。この混
成集積回路装置1の製造においては、図3に示すような
パターンのリードフレーム25、図5および図6で示さ
れる配線基板5、図8で示される金属ボール6が用意さ
れる。リードフレーム25は、0.1mm〜0.25m
mの厚さのFe−Ni系合金あるいはCu合金等からな
る金属板をエッチングまたは精密プレスによってパター
ニングすることによって形成される。リードフレーム2
5は複数の単位リードパターンを一方向に直列に並べた
形状となっている。単位リードパターンは、一対の平行
に延在する外枠26と、この一対の外枠26を連結しか
つ外枠26に直交する方向に延在する一対の内枠27と
によって形成される枠28内に形成されている。
【0015】一方、前記枠28の各外枠26および内枠
27の内側からは、相互に平行となって枠28の中央に
延在する複数のリード3が設けられている。このリード
3は、枠28の四隅に張り出した支持片29間に亘って
設けられた細いダム30と交差するパターンとなってい
る。そして、このダム30によって各リード3はその途
中を支持されている。前記ダム30は後述するレジンモ
ールド時、溶けたレジンの流出を阻止するダムとして作
用する。また、このダム30の内側の片持梁状のリード
部分をインナーリード31と呼称し、外側の部分をアウ
ターリード32と呼称している。また、前記外枠26に
は、図示しないがガイド孔が設けられている。このガイ
ド孔は、リードフレーム25の移送や位置決め等のガイ
ドとして利用される。なお、前記リードフレーム25は
必要に応じて所望個所にメッキが施される。
【0016】他方、これが本発明の特徴の一つであるが
、前記リードフレーム25におけるリード3のリード内
端4には、前述のように受座7が設けられている。図4
では、リード3の幅が狭く不明瞭となることから省略し
てあるが、受座7は図4に示すようにリード内端4の表
裏両面に設けられている。この受座7は半球状の窪みか
らなり、エッチングによるハーフエッチングまたは精密
プレスによるコイニング加工によって形成される。この
受座7の寸法は、使用される半田球からなる金属ボール
6の大きさによっても変わるが、半球状の直径が数十μ
m〜数百μm程度となっている。使用される金属ボール
6の大きさは数十μm〜数百μm程度となるが、その取
扱性や必要とする機械的接合強度,電気的接触面積によ
って適当に選択すれば良い。また、前記リード内端4の
受座7が設けられる領域面には、金属メッキ膜8が設け
られている。この金属メッキ膜8は半田の濡れ領域を規
定する役割を果たす。
【0017】配線基板5は、通常使用されているものな
らば特に材質は選ばない。また、単層であっても多層配
線構造であっても良い。配線基板5は、その周縁に沿っ
て電極(電極端子)9が設けられるが、この電極端子9
には、図4に示すように前記リード内端4における受座
7と略同様な受座10が設けられる。この受座10は、
たとえば配線基板5の製造における導体層を印刷した後
、柔らかい状態の導体層に先端が半球体となる突子群を
押し付けることによって容易に、かつ所望の電極端子9
に設けることができる。なお、前記受座7,10の形状
は必ずしも半球状である必要はなく、適宜選択すれば良
い。
【0018】混成集積回路装置1の製造においては、前
記配線基板5およびリードフレーム25が形成されると
ともに、半田球からなる金属ボール6が用意される。そ
こで、図5および図6に示すように、リード内端4の表
面および裏面にそれぞれ取り付けられる配線基板5に、
必要な電子部品を電気的に動作可能に取り付ける。図5
で示される配線基板5は、リード内端4の表面に取り付
けられる配線基板5であり、図6で示される配線基板5
は、リード内端4の裏面に取り付けられる配線基板5で
ある。これらの配線基板5の導体層16には、LSIチ
ップ17,チップ抵抗18,チップコンデンサ19等の
電子部品が半田等の接合材35によって固定される。ま
た、前記LSIチップ17の図示しない電極と、所定の
導体層16は導電性のワイヤ20によって電気的に接続
される。
【0019】つぎに、図9に示すように前記リードフレ
ーム25の所定箇所に、前記2枚の配線基板5が重ねら
れる。図8はリード内端4の表裏両面に重ねられた配線
基板5の一部を示す図である。金属ボール6はリード内
端4の表裏両面の受座7と、配線基板5の電極端子9の
受座10間に挿入される。金属ボール6は、上下を半球
状に窪んだ受座7,10に臨ますことから、自己整合作
用が働き、リード内端4と配線基板5との位置決めが自
動的に行える。また、衝撃を与えない限りリード内端4
に対する配線基板5の相対的位置は動かないため、この
状態でリフロー炉で一時的に前記金属ボール6を加熱し
て溶かし、図2に示すように金属ボール6、すなわち半
田塊11でリード内端4と配線基板5を機械的かつ電気
的に接合する。この際、配線基板5の電極端子9とリー
ド3の金属メッキ膜8によって、半田の濡れ領域が決ま
るため、所望部のみを半田で接続することになる。なお
、前記金属ボール6の挿入は、必要とする個所だけで良
く、金属ボール6が入れられない部分のリード3は、配
線基板5の導体層16とは繋がれないため、電気的には
何ら作用しなくなり空きリードとなる。これにより、リ
ードフレーム25の汎用性が高まることになり、混成集
積回路装置の製造コストの低減を図ることができる。
【0020】つぎに、組立が終了したリードフレーム2
5は、図9に示すように、常用のモールド(トランスフ
ァモールド)技術によって封止される。リードフレーム
25はモールド下型40とモールド上型41間に挟まれ
、図示しないゲートからのレジンの注入によって封止が
行われる。この結果、前記配線基板5,配線基板5に搭
載された電子部品,ワイヤ20,インナーリード31の
内端部分等がレジンパッケージ2で被われる。その後、
不要となるリードフレーム部分は切断除去される。 さらに、レジンパッケージ2から突出するリード3は成
形されて、図1に示されるようなガルウイング型の混成
集積回路装置1が製造される。
【0021】このような実施例によれば、つぎのような
効果が得られる。 (1)本発明の混成集積回路装置は、その製造において
リードと配線基板との接続は、配線基板の電極端子の受
座とリード内端の受座間に介在させた半田球のリフロー
によるボンディングとなるため、ボンディングの信頼性
が高いという効果が得られる。
【0022】(2)上記(1)により、本発明の混成集
積回路装置は、リードと配線基板との接続は、半田球の
リフローによる一括ボンディングとなるため、ボンディ
ング時間が短縮され量産性が高いという効果が得られる
【0023】(3)本発明の混成集積回路装置は、リー
ドと配線基板との接続は、製作コストの安価な半田球に
よることから、製造コストが安価となるという効果が得
られる。
【0024】(4)本発明の混成集積回路装置は、その
製造においてリードフレームを使用して配線基板にリー
ドを接合する方法を採用していることから作業性が高い
という効果が得られる。
【0025】(5)本発明の混成集積回路装置は、リー
ドの表裏両面に配線基板をそれぞれ配置した構造となっ
ていること、またこれら配線基板にあっては表裏面に電
子部品が搭載されるため、高密度・高集積化が図れると
いう効果が得られる。
【0026】(6)本発明の混成集積回路装置の製造方
法では、電気的接続を行いたいリード内端と電極端子間
に半田球を挿入して半田のリフローを行えば良いため、
リードフレームの汎用性も高くなり、混成集積回路装置
の製造コストの低減にも繋がるという効果が得られる。 (7)上記(1)〜(6)により、本発明によれば、高
密度・高集積化が可能な安価な混成集積回路装置を提供
することができるという相乗効果が得られる。
【0027】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない、たとえば、
前記実施例では、配線基板には、その両面に電子部品の
実装を行ったが、片面実装も採用できることは勿論であ
る。また、本発明では、LSIチップを複数個搭載した
形にも適用できる。
【0028】図10は本発明の他の実施例による混成集
積回路装置の組立状態を示す模式的断面図である。この
実施例では、金属ボール6として銅球が使用される。銅
球は半田球に比較して軟化温度が高いことから、リード
内端4と配線基板5の電極端子9との接合にあっては、
半田球の場合の加熱に加えて、図10に示すように下型
45と上型46とによってリード内端4と配線基板5間
に押付力を加えて、金属ボール6を加圧し、これによっ
て確実なボンディングを行う。なお、加圧は、片面づつ
の加圧接合も可能である。
【0029】図11は本発明の他の実施例による混成集
積回路装置の要部を示す模式的平面図である。この実施
例では、厚膜基板50における導体層51の内端電極端
子52に金属ボール6を使用して、COB(Chip 
 On  Board)等の配線基板5を搭載した例を
示す。
【0030】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるリード
フレームを用いて製造する混成集積回路装置の製造技術
に適用した場合について説明したが、それに限定される
ものではなく、一般の混成集積回路装置の製造技術にも
適用できる。
【0031】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。本発明によれば、半田,銅等の柔ら
かい金属によって金属ボールを形成し、かつこの金属ボ
ールでリードと配線基板の接合を行うため、接合が確実
かつ容易となり、作業性が良好となるとともに、安価な
接合用金属の使用によって混成集積回路装置の製造コス
トの低減が達成できる。また、金属ボールを入れる個所
を選択できることから、リードフレームの汎用性も高ま
り、混成集積回路装置のコスト低減も達成できる。さら
に、本発明によれば、配線基板の両面実装品をリードフ
レームを介して、リードの両面に取り付ける構造となる
ため、電子部品の高密度・高集積化が図れる。
【図面の簡単な説明】
【図1】本発明の一実施例による混成集積回路装置の要
部を示す模式的断面図である。
【図2】本発明の混成集積回路装置におけるリード内端
と配線基板との接合状態を示す模式図である。
【図3】本発明の混成集積回路装置の製造で使用される
リードフレームの要部を示す平面図である。
【図4】本発明の混成集積回路装置の製造で使用される
リードフレームのリード内端部分を示す一部を断面とし
た斜視図である。
【図5】本発明の混成集積回路装置の製造においてリー
ドの表面に取り付けられる配線基板を示す模式的断面図
である。
【図6】本発明の混成集積回路装置の製造においてリー
ドの裏面に取り付けられる配線基板を示す模式的断面図
である。
【図7】本発明の混成集積回路装置の製造で使用される
配線基板における電極端子部分を示す一部を断面とした
斜視図である。
【図8】本発明の混成集積回路装置の製造における半田
球によるリードと配線基板との重ね合わせ状態を示す模
式図である。
【図9】本発明の混成集積回路装置の製造におけるモー
ルド状態を示す模式的断面図である。
【図10】本発明の他の実施例による混成集積回路装置
の組立状態を示す模式的断面図である。
【図11】本発明の他の実施例による混成集積回路装置
の要部を示す模式的平面図である。
【符号の説明】 1…混成集積回路装置、2…レジンパッケージ、3…リ
ード、4…リード内端、5…配線基板、6…金属ボール
、7,10…受座、8…金属メッキ膜、9…電極端子、
11…半田塊、16…導体層、17…LSIチップ、1
8…チップ抵抗、19…チップコンデンサ、20…ワイ
ヤ、25…リードフレーム、26…外枠、27…内枠、
28…枠、29…支持片、30…ダム、31…インナー
リード、32…アウターリード、35…接合材、40…
モールド下型、41…モールド上型、45…下型、46
…上型、50…厚膜基板、51…導体層、52…内端電
極端子。

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】  パッケージと、前記パッケージ内に封
    止されかつ複数の電子部品を搭載した配線基板と、前記
    パッケージの内外に亘って延在しかつ内端は前記配線基
    板の電極端子に接続されてなるリードとを有する混成集
    積回路装置であって、前記リード内端は金属ボールを介
    して前記電極端子に接続されていることを特徴とする混
    成集積回路装置。
  2. 【請求項2】  前記リードおよび電極端子には前記金
    属ボールを受ける受座が設けられていることを特徴とす
    る特許請求の範囲第1項記載の混成集積回路装置。
  3. 【請求項3】  前記リードの表裏面に前記配線基板が
    それぞれ取り付けられていることを特徴とする特許請求
    の範囲第1項記載の混成集積回路装置。
  4. 【請求項4】  前記金属ボールは半田球または銅球と
    なっていることを特徴とする特許請求の範囲第1項記載
    の混成集積回路装置。
  5. 【請求項5】  配線基板の各電極端子に金属ボールを
    受ける受座を設ける工程と、前記各電極端子にリードの
    内端が重なりかつリード内端には前記金属ボールを受け
    る受座を有するリードフレームを形成する工程と、前記
    配線基板に電子部品を電気的に動作可能に取り付ける工
    程と、前記リードフレームを配線基板に相対的に重ね合
    わせるとともに所望リード内端の受座と配線基板の電極
    端子の受座間に金属ボールを介在させかつ加熱または加
    熱加圧によって前記金属ボールで前記リードと配線基板
    を接合させる工程と、前記リードフレームの所望領域を
    レジンモールドして前記配線基板およびリード内端をレ
    ジンパッケージで封止する工程と、前記リードフレーム
    の不要部分を切断除去する工程とを有することを特徴と
    する混成集積回路装置の製造方法。
  6. 【請求項6】  前記リードフレームのリード内端の両
    面に金属ボールを受ける受座を設けておくとともに、リ
    ードフレームの表裏面に金属ボールを介して配線基板を
    それぞれ接合することを特徴とする特許請求の範囲第5
    項記載の混成集積回路装置の製造方法。
JP10009391A 1991-05-01 1991-05-01 混成集積回路装置およびその製造方法 Pending JPH04329659A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10009391A JPH04329659A (ja) 1991-05-01 1991-05-01 混成集積回路装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10009391A JPH04329659A (ja) 1991-05-01 1991-05-01 混成集積回路装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH04329659A true JPH04329659A (ja) 1992-11-18

Family

ID=14264799

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10009391A Pending JPH04329659A (ja) 1991-05-01 1991-05-01 混成集積回路装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH04329659A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2341482B (en) * 1998-07-30 2003-07-09 Bookham Technology Ltd Lead frame attachment for integrated optoelectronic waveguide device
JP2006282036A (ja) * 2005-04-01 2006-10-19 Toyota Motor Corp 車両用サスペンションシステム
JP2020021809A (ja) * 2018-07-31 2020-02-06 エイブリック株式会社 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2341482B (en) * 1998-07-30 2003-07-09 Bookham Technology Ltd Lead frame attachment for integrated optoelectronic waveguide device
JP2006282036A (ja) * 2005-04-01 2006-10-19 Toyota Motor Corp 車両用サスペンションシステム
JP2020021809A (ja) * 2018-07-31 2020-02-06 エイブリック株式会社 半導体装置

Similar Documents

Publication Publication Date Title
US8030135B2 (en) Methods for a multiple die integrated circuit package
US7352058B2 (en) Methods for a multiple die integrated circuit package
EP1005086B1 (en) Metal foil having bumps, circuit substrate having the metal foil, and semiconductor device having the circuit substrate
JP3925602B2 (ja) 接着材料の貼着方法及び半導体装置の製造方法
JPH06295962A (ja) 電子部品搭載用基板およびその製造方法並びに電子部品搭載装置
KR100379600B1 (ko) 듀얼 칩 패키지의 제조 방법
JPH0258793B2 (ja)
JP2870533B1 (ja) 半導体装置およびその製造方法
JPH04329659A (ja) 混成集積回路装置およびその製造方法
JP3519924B2 (ja) 半導体装置の構造及びその製造方法
JP4038021B2 (ja) 半導体装置の製造方法
JP4288026B2 (ja) 装着ツール及びicチップの装着方法
JPH06252334A (ja) 半導体装置
KR100565766B1 (ko) 반도체 칩 패키지 및 그 제조방법
JP2974819B2 (ja) 半導体装置およびその製造方法
JPH03129745A (ja) 半導体装置の実装方法
JPH11260950A (ja) 半導体装置及びその製造方法
JP2002151627A (ja) 半導体装置、その製造方法および実装方法
KR20020028473A (ko) 적층 패키지
JPH0462961A (ja) 半導体装置およびその製造方法
JPH0758244A (ja) 半導体パッケージ及び半導体パッケージの製造方法
JP2001035997A (ja) 半導体装置及びその製造方法
CN114743950A (zh) 一种双面封装产品及其加工方法
JPH02252251A (ja) フィルムキャリヤーテープ
JPH07283274A (ja) 半導体装置及び接合シート