JPH0462961A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH0462961A
JPH0462961A JP2174268A JP17426890A JPH0462961A JP H0462961 A JPH0462961 A JP H0462961A JP 2174268 A JP2174268 A JP 2174268A JP 17426890 A JP17426890 A JP 17426890A JP H0462961 A JPH0462961 A JP H0462961A
Authority
JP
Japan
Prior art keywords
chip
semiconductor chip
solder
semiconductor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2174268A
Other languages
English (en)
Inventor
Keiji Yamamura
山村　圭司
Takashi Nukui
貫井　孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2174268A priority Critical patent/JPH0462961A/ja
Publication of JPH0462961A publication Critical patent/JPH0462961A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、複数の半導体チップとチップ部品を積層して
１個の半導体チップにし、内部の電気的な結合をした上
、通常の１個の半導体チップと同様に樹脂パッケージし
た半導体装置に関するものである。
〈従来の技術〉 最近は、各種の電子機器についての高機能化・強くなり
、この要求に対応するため多くのハイブリッドモジュー
ルが提案されている。
ハイブリッドモジュールは樹脂、又は、セラミックの配
線基板上に、所定の回路を形成する複数の半導体チップ
のダイボンドとワイヤボンドによる接続と、半導体チッ
プに形成しにくい電子部品のチップ部品をワイヤボンド
又は導電性接着剤による接続した上、パッケージによる
封止を行っていた。この封止に樹脂モールドでパッケー
ジしたハイブリッドモジュールは、かつて用いられてい
たセラミックパッケージと比較し安価であり、しかも、
樹脂モールドの半導体デバイスと同様な工程を使用でき
るという利点がある。
〈発明が解決しようとする課題〉 以上で説明したハイブリッドモジュールは、実装した半
導体チップとチップ部品により良好な回路機能をもたせ
ることができるが、このハイブリッドモジュールは使用
する半導体チップとチップ部品に対応させた専用の配線
基板を必要とするためモジュールコストの低減が難しく
、かつ、モジュールサイズの小型化も制約されるという
問題があった。
本発明は、従来のハイブリッドモジュールがもっていた
問題点を解消するものであり、ハイブリッドモジュール
がもっていた機能を保ちながら小型に、しかも、低価格
にできる半導体装置とその製造方法を提供することを目
的としている。
〈課題を解決するための手段〉 本発明は、従来のハイブリッドモジュールが配線基板上
に並べて配線していた第２の半導体チップ及びチップ部
品を、第１の半導体チップの表面に積層状に接続するも
のである。
すなわち、第１の半導体チップの・表面に接続用電極パ
ッドを形成しておき、これに対応した接続電極パッドを
形成した第２の半導体チップ及びチップ部品を対向させ
、その間を半田で接続して、電気回路的にも１チツプ化
した上、樹脂によるモールドのパッケージを行なうもの
である。
〈作　用〉 本発明の半導体装置は、第１の半導体チップの表面に、
他の半導体チップ及びチップ部品を積層構成にし、電気
的にも接続した後、従来の１チツプ半導体と同じように
アセンブルとパッケージをするものである。
従って、ハイブリッドモジュールの配線基板が不要にな
り、小型化と工程の簡易化が可能になった。
〈実施例〉 以下、本発明の実施例を図面を参照して説明する。
先ず、第２図に断面図で示した本発明の一実施例の半導
体装置の製造工程について説明する。
第２図（ａ）の３は本発明の半導体装置の主要回路を形
成した第１の半導体チップであるが、この半導体装置の
回路形成に必要な第２の半導体チップ４及びチップ部品
５を半田パンプで接続するための電極パッド３ａ及び３
ｂがチップ３の表面に形成されている。
この電極パッド３ａ及び３ｂはチップ３の表面か、その
保護膜上に形成され、かつ、チップ３の内部回路と接続
する構成であり（図示せず。）、クロム（下層）／銅（
上層）、又は、チタンタングステン合金（下層）／銅（
上層）の多層構造の金属膜で形成している。この電極パ
ッド３ａ、３ｂの上に蒸着法、メツキ法等によって半田
層を形成した後、加熱溶融して半田バンプ７ａ、７ｂを
形成している。この半田バンプ７ａ、７ｂの半田材料は
、後でパッケージ樹脂でのモールド時の温度（１７０〜
１９０℃）に耐え得る半田を選定する必要があり、本実
施例では錫：鉛−５：９５（融侭３１０℃）の合金半田
を用いた。
一方、第２の半導体チップ４の表面にも、第１の半導体
チップ３の接続用電極パッド３ａに対応する位置に、半
田パンプ７ａと良好な電気的接続を得られるクロム（下
層）／銅／金（上層）、又は、チタンタングステン合金
（下層）／銅／金（上層）等の多層構造金属膜で形成し
ている。
又、他のチップ部品５は抵抗やコンデンサ等で半導体チ
ップへの組込むのが不適な素子をパッケジしてあり、そ
の接続用の電極５ａの表面は、錫層又は半田層等で形成
されている。
以上のように形成した素子を第２図（ａ）に示した、第
１の半導体チップ３の表面に形成したそれぞれの半田パ
ンプ７ａ及び７ｂに接続する、第２の半導体チップ４の
電極パッド４ａ及びチップ部品５の電極パッド５ａが対
応するように配置する。
続いて、第１図の配置の半導体チップ３，４及びチップ
部品５の全体を加熱して、半田バンプ７ａ、７ｂをリフ
ローさせ、それぞれの電極パッド４ａ、５ａと半田接続
して、第２図（ｂ’ｌの構成にする。この半田バンプ７
ａ、７ｂのりフローによる接続は、第２の半導体チップ
４．又は、チップ■ 部品５が、一定の範囲内なら、第１図位置合せが不正確
でもセルファライン（自己整合）で位置修正する特徴が
あり、はじめの位置合せの精度に゛、余裕をもたせるこ
とができる。
続いて、上記の第１の半導体チップ３を通常の平板状リ
ードフレームの半導体チップマウント部６ｂに、ダイボ
ンド剤８を用いて、ダイボンドし、そのチップ３の外部
接続端子３ｃとリードフレムのり一部６ａの接続部をア
ルミニウム又は金線等のボンデングワイヤ９により接続
する。更に、以上のチップ３等とリードフレーム６の一
部を樹脂モールドによりパッケージｌに封止して、最後
に、パッケージｌの外のリードフレーム６ａを所定の形
状に切断し、ベンデング成形したのが、本発明の実施例
の半導体装置を断面図で示した第１図である。
以上の説明から明らかなように、第１図は、第２の半導
体チップ４、及び、チップ部５を半田バンプでその表面
に接続した第１の半導体チップ３が、従来の１チツプの
半導体装置と同じように、リードフレーム６に接続され
、かつ、樹脂モールトノハラケージ１が成形されている
。従って、本発明の半導体装置は、従来のハイブリッド
モジュールと比較し、使用する構成材料が少なく、工程
が簡単になり、かつ、その装置が小型になるという特徴
がある。
以上は、本発明を実施例によって説明したが、本発明は
実施例によって限定されるものでなく、例えば実施例で
各１個ずつの例で説明した第２の半導体チップ又はチッ
プ部品は、２個以上の必要な数に増すこともできる。更
に、実施例ではデュアル・イン・ライン型パッケージに
したものを、フラット型パッケージ等などに適宜変更し
てもよい。
〈発明の効果〉 以上で説明したように、本発明の半導体装置の構成によ
り、次のような特徴をもたせることができる。
（１）１個の半導体チップの表面に他の半導体チップ及
びチップ部品を対向接続するので従来のハイブリッドモ
ジュールで機種毎に作製していた専用配線基板が不要に
なる。（２）半導体チップ間やチップ部品との接続が、
第１の半導体チップ表面に形成した半田バンプによる１
度の半田リフロー工程で完了する。（３）第１の半導体
チップ表面にのみ半田バンプを形成するので、それに複
数の半導体チップを接続するときも、１種類の半導体チ
ップのみに半田バンプを形成すればよく、最後のダイボ
ンド・ワイヤーポンド及ヒパッケージングの工程は従来
のｌチップ半導体と同じ工程にすることができる。従っ
て、本発明の半導体装置は、従来の樹脂モールドのハイ
ブリッドモジュールに比べ、小型化と低価格化が可能に
なる。
【図面の簡単な説明】
第１図は本発明の半導体装置の実施例の構造を示す断面
図、第２図は実施例の半導体装置の製造工程を示す断面
図である。 ｌ・・・パッケージ、　　３，４・・・半導体チップ、
３　ａ　＋　　３　ｂ　＋　３　ｃ　＋　４　ａ　＋　
　５　ａ−電極パッド、５・・・チップ部品、　　６・
・・リードフレーム、７・・・半田バンプ、　９・・・
ボンデングワイヤ。

Claims (1)

  1. 【特許請求の範囲】 １、第１の半導体チップ表面上に形成された接続用電極
    パッドに、少なくとも１個の第２の半導体チップ及びチ
    ップ部品の電極を対応させて半田で接続され、かつ、樹
    脂でパッケージされたことを特徴とする半導体装置。 ２、前記半田の接続が、前記第１の半導体チップの電極
    パッド上に半田バンプを形成する工程と、該半田バンプ
    の再溶融により前記第２の半導体チップ及びチップ部品
    の電極パッドと接続する工程とからなることを特徴とす
    る請求項１記載の半導体装置の製造方法。
JP2174268A 1990-06-29 1990-06-29 半導体装置およびその製造方法 Pending JPH0462961A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2174268A JPH0462961A (ja) 1990-06-29 1990-06-29 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2174268A JPH0462961A (ja) 1990-06-29 1990-06-29 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH0462961A true JPH0462961A (ja) 1992-02-27

Family

ID=15975681

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2174268A Pending JPH0462961A (ja) 1990-06-29 1990-06-29 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH0462961A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5726500A (en) * 1994-04-08 1998-03-10 Thomson-Csf Semiconductor hybrid component
US6501174B2 (en) * 2001-01-17 2002-12-31 International Business Machines Corporation Interconnect structure for surface mounted devices
US7112468B2 (en) 1998-09-25 2006-09-26 Stmicroelectronics, Inc. Stacked multi-component integrated circuit microprocessor
WO2013058232A1 (ja) * 2011-10-17 2013-04-25 ローム株式会社 チップダイオードおよびダイオードパッケージ

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5726500A (en) * 1994-04-08 1998-03-10 Thomson-Csf Semiconductor hybrid component
US7112468B2 (en) 1998-09-25 2006-09-26 Stmicroelectronics, Inc. Stacked multi-component integrated circuit microprocessor
US6501174B2 (en) * 2001-01-17 2002-12-31 International Business Machines Corporation Interconnect structure for surface mounted devices
WO2013058232A1 (ja) * 2011-10-17 2013-04-25 ローム株式会社 チップダイオードおよびダイオードパッケージ
JP2014029975A (ja) * 2011-10-17 2014-02-13 Rohm Co Ltd チップダイオードおよびダイオードパッケージ
KR20140085511A (ko) * 2011-10-17 2014-07-07 로무 가부시키가이샤 칩 다이오드 및 다이오드 패키지
US9054072B2 (en) 2011-10-17 2015-06-09 Rohm Co., Ltd. Chip diode and diode package
US9385093B2 (en) 2011-10-17 2016-07-05 Rohm Co., Ltd. Chip diode and diode package
US9659875B2 (en) 2011-10-17 2017-05-23 Rohm Co., Ltd. Chip part and method of making the same
US9773925B2 (en) 2011-10-17 2017-09-26 Rohm Co., Ltd. Chip part and method of making the same
US10164125B2 (en) 2011-10-17 2018-12-25 Rohm Co., Ltd. Semiconductor device having first and second electrode layers electrically disconnected from each other by a slit
US10593814B2 (en) 2011-10-17 2020-03-17 Rohm Co., Ltd. Semiconductor device having first and second electrode layers electrically disconnected from each other by a slit

Similar Documents

Publication Publication Date Title
US4974057A (en) Semiconductor device package with circuit board and resin
US6069025A (en) Method for packaging a semiconductor device
US5521429A (en) Surface-mount flat package semiconductor device
US20050173787A1 (en) Method for assembling a ball grid array package with two substrates
US7342300B2 (en) Integrated circuit incorporating wire bond inductance
JPH0448767A (ja) 樹脂封止型半導体装置
JP2002164498A (ja) 半導体装置およびその製法
US6423580B2 (en) Method for manufacturing a dual chip package
JPH0462961A (ja) 半導体装置およびその製造方法
JP2003023133A (ja) リードフレームおよびそれを用いた樹脂封止型半導体装置ならびにその製造方法
JPH0582713A (ja) マルチチツプモジユール及びその製造方法
JP3545171B2 (ja) 半導体装置
KR100437821B1 (ko) 반도체 패키지 및 그 제조방법
JP3045940B2 (ja) 半導体装置およびその製造方法
KR102481099B1 (ko) 복합 반도체 패키지 제조방법
US20220208746A1 (en) Semiconductor packages with vertical passive components
TW200933868A (en) Stacked chip package structure
JPH04144162A (ja) 半導体装置
JP3344364B2 (ja) リードフレーム及びそれを使用した半導体装置
JP3051225B2 (ja) 集積回路用パッケージ
JPH04329659A (ja) 混成集積回路装置およびその製造方法
JPH0212863A (ja) 樹脂封止型半導体装置
JPS62169461A (ja) 半導体装置
JPH0945715A (ja) 内部リードと基板のボンディングパッドとを直接電気的に連結したマルチチップパッケージ
JPH04359457A (ja) 半導体装置およびその製造方法