JP2014029975A - チップダイオードおよびダイオードパッケージ - Google Patents

チップダイオードおよびダイオードパッケージ Download PDF

Info

Publication number
JP2014029975A
JP2014029975A JP2012217882A JP2012217882A JP2014029975A JP 2014029975 A JP2014029975 A JP 2014029975A JP 2012217882 A JP2012217882 A JP 2012217882A JP 2012217882 A JP2012217882 A JP 2012217882A JP 2014029975 A JP2014029975 A JP 2014029975A
Authority
JP
Japan
Prior art keywords
diode
chip
electrode
region
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012217882A
Other languages
English (en)
Other versions
JP6176817B2 (ja
Inventor
Hirotaka Yamamoto
浩貴 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2012217882A priority Critical patent/JP6176817B2/ja
Priority to CN201711414924.6A priority patent/CN107946270B/zh
Priority to US14/349,901 priority patent/US9054072B2/en
Priority to CN201280051187.7A priority patent/CN103918085A/zh
Priority to PCT/JP2012/076684 priority patent/WO2013058232A1/ja
Priority to KR1020147013130A priority patent/KR101967942B1/ko
Publication of JP2014029975A publication Critical patent/JP2014029975A/ja
Priority to US14/703,928 priority patent/US9385093B2/en
Priority to US15/170,910 priority patent/US9659875B2/en
Priority to US15/498,454 priority patent/US9773925B2/en
Application granted granted Critical
Publication of JP6176817B2 publication Critical patent/JP6176817B2/ja
Priority to US15/689,852 priority patent/US10164125B2/en
Priority to US16/210,131 priority patent/US10593814B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49548Cross section geometry
    • H01L23/49551Cross section geometry characterised by bent parts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49562Geometry of the lead-frame for devices being provided for in H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223Capacitor integral with wiring layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5228Resistive arrangements or effects of, or between, wiring layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/562Protection against mechanical damage
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/067Lateral bipolar transistor in combination with diodes, or capacitors, or resistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0711Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors
    • H01L27/0722Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors in combination with lateral bipolar transistors and diodes, or capacitors, or resistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/102Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components
    • H01L27/1021Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components including diodes only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10Inductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20Resistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20Resistors
    • H01L28/24Resistors with an active material comprising a refractory, transition or noble metal, metal compound or metal alloy, e.g. silicides, oxides, nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692Surface layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609Diodes
    • H01L29/66136PN junction diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/8611Planar PN junction diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/866Zener diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54413Marks applied to semiconductor devices or parts comprising digital information, e.g. bar codes, data matrix
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54433Marks applied to semiconductor devices or parts containing identification or tracking information
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54473Marks applied to semiconductor devices or parts for use after dicing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54493Peripheral marks on wafers, e.g. orientation flats, notches, lot number
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165Reinforcing structures
    • H01L2224/02166Collar structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/023Redistribution layers [RDL] for bonding areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026Bonding areas specifically adapted for layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05553Shape in top view being rectangular
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05567Disposition the external layer being at least partially embedded in the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061Disposition
    • H01L2224/0618Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181On opposite sides of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/11001Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11009Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for protecting parts during manufacture
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/114Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146Plating
    • H01L2224/11464Electroless plating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1302Disposition
    • H01L2224/13022Disposition the bump connector being at least partially embedded in the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/4501Shape
    • H01L2224/45012Cross-sectional shape
    • H01L2224/45015Cross-sectional shape being circular
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852Applying energy for connecting
    • H01L2224/85201Compression bonding
    • H01L2224/85205Ultrasonic bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/94Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157Partial encapsulation or coating
    • H01L23/3192Multilayer coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00012Relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1203Rectifying Diode
    • H01L2924/12032Schottky diode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1203Rectifying Diode
    • H01L2924/12035Zener diode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1203Rectifying Diode
    • H01L2924/12036PN diode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12042LASER
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788Glasses, e.g. amorphous oxides, nitrides or fluorides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20Parameters
    • H01L2924/207Diameter ranges
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Wire Bonding (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】外部との電気接続用のパッドに大きなストレスが加わっても、半導体層に形成されたpn接合の破壊を防止したり、特性の変動を抑制したりできるチップダイオードおよびそれを備えるダイオードパッケージを提供すること。
【解決手段】ダイオード素子29を構成するpn接合28が形成されたエピタキシャル層21と、エピタキシャル層21の表面22に沿って配置され、pn接合28のp側の極であるダイオード不純物領域23に電気的に接続されており、外部との電気接続用のパッド37を有するアノード電極34と、pn接合28のn側の極であるエピタキシャル層21に電気的に接続されたカソード電極41とを含む、チップダイオード15において、パッド37を、pn接合28の直上位置から離れた位置に設ける。
【選択図】図5

Description

本発明は、ダイオード素子を備えるチップダイオードおよびそのチップダイオードを搭載するダイオードパッケージに関する。
特許文献1は、ダイオード素子を有する半導体装置を開示している。この半導体装置は、n型の半導体基板と、半導体基板上に形成されたn型エピタキシャル層と、n型エピタキシャル層中に形成されたn型半導体領域と、n型半導体領域の上に形成されたp型半導体領域と、n型エピタキシャル層上に形成された絶縁膜と、絶縁膜を貫通してp型半導体領域に接続されたアノード電極と、半導体基板の裏面に接続されたカソード電極とを含む。
特開2002−270858号公報 特開平8−316001号公報 特開2001−326354号公報
特許文献1の半導体装置では、アノード電極が絶縁膜に埋設されており、このアノード電極の露出した上面が、外部電源との電気接続用のコンタクトとして使用される。
そのため、当該コンタクトにボンディングワイヤを超音波で接合したり、コンタクトに接合したバンプ電極を用いてフリップチップボンディングしたりすることによって、実装基板に実装する際に、コンタクトの直下にあるpn接合が物理的なストレスにより破壊するおそれがある。
そこで、本発明の目的は、外部との電気接続用のパッドに大きなストレスが加わっても、半導体層に形成されたpn接合の破壊を防止したり、特性の変動を抑制したりできるチップダイオードおよびそれを備えるダイオードパッケージを提供することである。
上記目的を達成するための本発明のチップダイオードは、ダイオード素子を構成するpn接合が形成された半導体層と、前記半導体層の表面に沿って配置され、前記pn接合の一方の第1極に電気的に接続されており、外部との電気接続用のパッドを有する第1電極と、前記pn接合の他方の第2極に電気的に接続された第2電極とを含み、前記パッドは、前記pn接合の直上位置から離れた位置に設けられている。
この構成によれば、外部との電気接続用のパッドがpn接合の直上位置から離れた位置に設けられている。言い換えれば、パッドがpn接合からずれた位置に設けられていて、そのパッドの直下に、ダイオード素子を構成するpn接合が配置されていない。
従って、たとえば、パッドにボンディングワイヤを超音波で接合したり、パッドに接合したバンプを用いてフリップチップボンディングしたりすることによって、チップダイオードを実装する際にパッドに大きなストレスが加わっても、pn接合に伝わる物理的ストレスを軽減することができるので、pn接合の破壊を防止することができる。
なお、本発明において「チップダイオード」とは、前記pn接合により構成された前記ダイオード素子以外の半導体素子が前記半導体層に設けられていないことを意味している。ただし、当該ダイオード素子は、たとえば、複数のダイオード(pn接合)が並列に接続された回路や、複数のダイオードのカソード同士が直列に接続された回路等を構成する複合ダイオード素子を含む概念である。また、前記pn接合は、たとえば、前記半導体層の前記表面に沿う方向に互いに隣接したp型部分およびn型部分からなり、電流が前記半導体層の前記表面に沿う方向に流れる構成であってもよいし、前記半導体層の前記表面に交差する方向(半導体層の厚さ方向)に互いに隣接したp型部分およびn型部分からなり、電流が前記半導体層の厚さ方向に流れる構成であってもよい。
具体的には、前記半導体層が、前記表面近傍に第2導電型のダイオード不純物領域が選択的に形成された第1導電型の半導体層を含み、当該半導体層に形成された前記pn接合は、前記第1極としての前記ダイオード不純物領域と、前記第2極としての前記半導体層の残余の部分との接合部で構成されており、前記第1電極は、前記ダイオード不純物領域に接続されていることが好ましい。この場合、前記第2電極は、前記半導体層の裏面に接続されていてもよい。
この構成により、前記半導体層の厚さ方向に対向する半導体層のダイオード不純物領域とその残余の部分との間に、当該厚さ方向に電流を流すことができる。
また、本発明のチップダイオードでは、前記半導体層上に形成され、前記第1電極と前記ダイオード不純物領域との接続用のコンタクトホールが形成された絶縁膜をさらに含み、前記第1電極は、前記コンタクトホールから前記絶縁膜の表面に沿って横方向に引き出されており、その引き出された部分に前記パッドが形成されていることが好ましい。
この構成によれば、パッドと半導体層との間に絶縁膜が介在するので、パッドに加わるストレスが半導体層に伝わる前に、絶縁膜が緩衝材としてそのストレスを緩和することができる。そのため、pn接合に伝わる物理的ストレスを一層軽減することができる。
また、本発明のチップダイオードでは、前記絶縁膜は、前記半導体層の前記表面に形成されたSiO膜と、当該SiO膜上に形成されたPSG膜などとの積層膜を含んでいてもよい。前記絶縁膜は、他にはSiO膜のみからなる単層膜であってもよいし、SiO膜と、当該SiO膜上に形成されたBPSG(Boron Phosphorus Silicon Glass)膜との積層膜であってもよい。
また、本発明のチップダイオードでは、前記半導体層の前記表面近傍における前記パッドの直下位置に形成され、前記ダイオード素子に対して電気的にフローティングされた前記第2導電型のフローティング領域をさらに含むことが好ましい。
この構成によれば、パッドに加わったストレスにより絶縁膜が破壊して、その破壊箇所にパッドと半導体層との間を導通させるリーク電流の道筋が形成されても、パッドの直下位置には電気的にフローティングされた領域が配置されているので、その電流の道筋にリーク電流が流れることを防止することができる。
また、パッドと半導体層との間に、絶縁膜による第1キャパシタCに対して、フローティング領域(第2導電型)と半導体層(第1導電型)とのpn接合によって構成された第2キャパシタCpnが直列に配置されることになる。そのため、この第2キャパシタCpnの分圧によって第1キャパシタCに対する実効電圧を低下させることができる。その結果、その低下分だけ耐圧を向上させることができる。
また、フローティング領域は、前記ダイオード不純物領域よりも深く形成されていることが好ましく、その不純物濃度は、前記ダイオード不純物領域の不純物濃度よりも低いことが好ましい。
また、本発明のチップダイオードでは、前記半導体層の前記表面近傍に、前記ダイオード不純物領域を取り囲むように形成され、当該ダイオード不純物領域よりも不純物濃度の低いガードリング層をさらに含むことが好ましい。さらに、前記ガードリング層は、前記ダイオード不純物領域の周縁に側方および下方から接するように、前記ダイオード不純物領域の外周に沿って形成されていることが好ましい。
この構成により、チップダイオードのサージ耐量を向上させることができる。
また、本発明にチップダイオードでは、前記第1電極を覆うように形成され、前記第1電極の一部を前記パッドとして露出させるパッド開口が形成された表面保護膜をさらに含んでいてもよい。その場合、前記パッド開口は、一辺が0.1mm以下の四角形状に形成されていてもよい。
また、本発明のチップダイオードは、一辺が0.25mm以下の四角形状に形成されていてもよい。つまり、本発明の構成は、一辺が0.25mm以下の小さなチップサイズを有するチップダイオードにも好適に採用することができる。
また、前記パッドおよび前記ダイオード不純物領域は、前記チップダイオードの任意の一辺に沿って互いに隣り合うように配置されていてもよい。
また、本発明のダイオードパッケージは、本発明のチップダイオードと、前記チップダイオードを封止する樹脂パッケージと、前記樹脂パッケージ内でボンディングワイヤを介して前記パッドに接続され、前記pn接合の前記第1極に電気的に接続されており、その一部が前記樹脂パッケージから露出する第1端子と、前記樹脂パッケージ内で前記pn接合の前記第2極に電気的に接続されており、その一部が前記樹脂パッケージから露出する第2端子とを含む。
このダイオードパッケージ製造時、ボンディングワイヤがチップダイオードのパッドに接続されるが、パッドの直下位置にpn接合が配置されていないので、ワイヤボンディング時にパッドに大きなストレスが加わっても、pn接合に伝わる物理的ストレスを軽減することができる。そのため、pn接合が破壊されていないチップダイオードをパッケージに搭載できるため、当該パッケージを信頼性の高いデバイスとして製造することができる。
また、本発明のダイオードパッケージは、本発明のチップダイオードと、前記チップダイオードを封止する樹脂パッケージと、前記樹脂パッケージ内でバンプを介して前記パッドに接続され、前記pn接合の前記第1極に電気的に接続されており、その一部が前記樹脂パッケージから露出する第1端子と、前記樹脂パッケージ内で前記pn接合の前記第2極に電気的に接続されており、その一部が前記樹脂パッケージから露出する第2端子とを含んでいてもよい。
このダイオードパッケージ製造時、チップダイオードのパッドに接続されたバンプが第1端子に接合されるが、パッドの直下位置にpn接合が配置されていないので、第1端子へのバンプ接合時にパッドに大きなストレスが加わっても、pn接合に伝わる物理的ストレスを軽減することができる。そのため、pn接合が破壊されていないチップダイオードをパッケージに搭載できるため、当該パッケージを信頼性の高いデバイスとして製造することができる。
第1発明のダイオードパッケージの第1実施形態を示す上面図である。 図1のダイオードパッケージの側面図である。 図1のダイオードパッケージの断面図であって、図1の切断線III−IIIでの断面を示している。 図3のチップダイオードの平面図である。 図4のチップダイオードの断面図であって、図4の切断線V−Vでの断面を示している。 第1発明のダイオードパッケージの第2実施形態を示す上面図である。 図6のダイオードパッケージの側面図である。 図6のダイオードパッケージの断面図であって、図6の切断線VIII−VIIIでの断面を示している。 図8のチップダイオードの平面図である。 図9のチップダイオードの断面図であって、図9の切断線X−Xでの断面を示している。 図11は、第2発明の第1の実施形態に係るチップダイオードの平面図である。 図12は、図11のXII−XII線でとった断面図である。 図13は、図11のXIII−XIIIでとった断面図である。 図14は、前記第1の実施形態のチップダイオードにおいて、カソード電極およびアノード電極ならびにその上に形成された構成を取り除いて、半導体基板の表面の構造を示す平面図である。 図15は、第2発明の前記第1の実施形態のチップダイオードの内部の電気的構造を示す電気回路図である。 図16は、同面積の半導体基板上に形成するダイオードセルの大きさおよび/またはダイオードセルの個数を様々に設定して、pn接合領域の周囲長の合計(総延長)を異ならせた複数のサンプルについてESD耐量を測定した実験結果を示す。 図17は、第2発明の第2の実施形態に係るチップダイオードの構成を説明するための断面図である。 図18は、第2発明の第3の実施形態に係るチップダイオードの構成を説明するための平面図である。 図19は、図18のXIX−XIX線でとった断面図である。 図20は、第2発明の第4の実施形態に係るチップダイオードの構成を説明するための図解的な断面図である。 図21は、第3発明の一実施形態に係るチップダイオードの斜視図である。 図22は、第3発明の前記第1の実施形態に係るチップダイオードの平面図である。 図23は、図22のXXIII−XXIII線でとった断面図である。 図24は、図2のXXIV−XXIVでとった断面図である。 図25は、第3発明の前記第1の実施形態のチップダイオードにおいて、カソード電極およびアノード電極ならびにその上に形成された構成を取り除いて、半導体基板の表面の構造を示す平面図である。 図26は、第3発明の前記第1の実施形態のチップダイオードの内部の電気的構造を示す電気回路図である。 図27は、同面積の半導体基板上に形成するダイオードセルの大きさおよび/またはダイオードセルの個数を様々に設定して、pn接合領域の周囲長の合計(総延長)を異ならせた複数のサンプルについてESD耐量を測定した実験結果を示す。 図28は、第3発明の前記第1の実施形態のチップダイオードを実装基板上にフリップチップ接続した回路アセンブリの構成を示す断面図である。 図29は、第3発明の前記第1の実施形態のチップダイオードの製造工程の一例を説明するための工程図である。 図30Aは、第3発明の前記第1の実施形態のチップダイオードの製造工程途中の構成を示す断面図である。 図30Bは、図30Aの後の工程での構成を示す断面図である。 図31は、チップダイオードの半導体基板の元基板としての半導体ウエハの平面図であり、一部の領域を拡大して示してある。 図32Aおよび図32Bは、AlSi電極膜とp型半導体基板とのオーミック接触を説明するための図である。 図33は、チップダイオードのツェナー電圧(Vz)の調整に関する特徴を説明するための図である。 図34は、ツェナー電圧(Vz)の調整に関する別の特徴を説明するための図である。 図35は、第3発明の第2の実施形態に係るチップダイオードの図解的の平面図である。 図36は、図35の線XXXVI-XXXVIでとった断面図である。 図37は、図35の線XXXVII-XXXVIIでとった断面図である。 図38は、第3発明の前記第2の実施形態に係るチップダイオードの製造工程の一例を説明するための工程図である。 図39Aは、図38の製造工程途中の構成を示す断面図である。 図39Bは、図38の製造工程途中の構成を示す断面図であり、図39Aの後の工程における構成を示す。 図39Cは、図38の製造工程途中の構成を示す断面図であり、図39Bの後の工程における構成を示す。 図39Dは、図38の製造工程途中の構成を示す断面図であり、図39Cの後の工程における構成を示す。 図40は、不純物を活性化するための熱処理前にCVD酸化膜を形成することによる効果を説明するための図であり、半導体基板とアノード電極膜との間における電圧対電流特性を示す。 図41は、チップダイオードが用いられる電子機器の一例であるスマートフォンの外観を示す斜視図である。 図42は、前記スマートフォンの筐体に収容された電子回路アセンブリの構成を示す図解的な平面図である。 図43は、第4発明の第1の実施形態に係るチップダイオードの斜視図である。 図44は、第4発明の前記第1の実施形態に係るチップダイオードの平面図である。 図45は、図44のXLV−XLV 線でとった断面図である。 図46は、図44のXLVI−XLVIでとった断面図である。 図47は、第4発明の前記第1の実施形態のチップダイオードにおいて、カソード電極およびアノード電極ならびにその上に形成された構成を取り除いて、半導体基板の表面の構造を示す平面図である。 図48は、第4発明の前記第1の実施形態のチップダイオードの内部の電気的構造を示す電気回路図である。 図49は、同面積の半導体基板上に形成するダイオードセルの大きさおよび/またはダイオードセルの個数を様々に設定して、pn接合領域の周囲長の合計(総延長)を異ならせた複数のサンプルについてESD耐量を測定した実験結果を示す。 図50は、第4発明の前記第1の実施形態のチップダイオードを実装基板上にフリップチップ接続した回路アセンブリの構成を示す断面図である。 図51は、第4発明の前記第1の実施形態のチップダイオードの製造工程の一例を説明するための工程図である。 図52Aは、第4発明の前記第1の実施形態のチップダイオードの製造工程途中の構成を示す断面図である。 図52Bは、図52Aの後の工程での構成を示す断面図である。 図53は、チップダイオードの半導体基板の元基板としての半導体ウエハの平面図であり、一部の領域を拡大して示してある。 図54Aおよび図54Bは、AlSi電極膜とp型半導体基板とのオーミック接触を説明するための図である。 図55は、チップダイオードのツェナー電圧(Vz)の調整に関する特徴を説明するための図である。 図56は、ツェナー電圧(Vz)の調整に関する別の特徴を説明するための図である。 図57は、第4発明の第2の実施形態に係るチップダイオードの図解的の平面図である。 図58は、図57の線LVIII-LVIIIでとった断面図である。 図59は、図57の線LIX-LIXでとった断面図である。 図60は、第4発明の前記第2の実施形態に係るチップダイオードの製造工程の一例を説明するための工程図である。 図61Aは、図60の製造工程途中の構成を示す断面図である。 図61Bは、図60の製造工程途中の構成を示す断面図であり、図61Aの後の工程における構成を示す。 図61Cは、図60の製造工程途中の構成を示す断面図であり、図61Bの後の工程における構成を示す。 図61Dは、図60の製造工程途中の構成を示す断面図であり、図61Cの後の工程における構成を示す。 図62は、不純物を活性化するための熱処理前にCVD酸化膜を形成することによる効果を説明するための図であり、半導体基板とアノード電極膜との間における電圧対電流特性を示す。 図63は、チップダイオードが用いられる電子機器の一例であるスマートフォンの外観を示す斜視図である。 図64は、前記スマートフォンの筐体に収容された電子回路アセンブリの構成を示す図解的な平面図である。 図65は、第5発明の一実施形態に係るチップダイオードの斜視図である。 図66は、前記チップダイオードの平面図である。 図67は、図66のLXVII−LXVII 線でとった断面図である。 図68は、図66のLXVIII−LXVIIIでとった断面図である。 図69は、前記チップダイオードにおいて、カソード電極およびアノード電極ならびにその上に形成された構成を取り除いて、半導体基板の表面の構造を示す平面図である。 図70は、前記チップダイオードの内部の電気的構造を示す電気回路図である。 図71は、同面積の半導体基板上に形成するダイオードセルの大きさおよび/またはダイオードセルの個数を様々に設定して、pn接合領域の周囲長の合計(総延長)を異ならせた複数のサンプルについてESD耐量を測定した実験結果を示す。 図72は、前記チップダイオードを実装基板上にフリップチップ接続した回路アセンブリの構成を示す断面図である。 図73は、前記チップダイオードの製造工程の一例を説明するための工程図である。 図74Aは、前記チップダイオードの製造工程途中の構成を示す断面図である。 図74Bは、図74Aの後の工程での構成を示す断面図である。 図75は、チップダイオードの半導体基板の元基板としての半導体ウエハの平面図であり、一部の領域を拡大して示してある。 図76Aおよび図76Bは、AlSi電極膜とp型半導体基板とのオーミック接触を説明するための図である。 図77は、チップダイオードのツェナー電圧(Vz)の調整に関する特徴を説明するための図である。 図78は、ツェナー電圧(Vz)の調整に関する別の特徴を説明するための図である。 図79は、チップダイオードが用いられる電子機器の一例であるスマートフォンの外観を示す斜視図である。 図80は、前記スマートフォンの筐体に収容された電子回路アセンブリの構成を示す図解的な平面図である。 図81は、第6発明の一実施形態に係るチップ部品の外観構成を示す斜視図である。 図82A〜図82Cは、チップ部品を裏面側から見た平面図(すなわちチップ部品の底面図)であり、凹マークの構成を説明するための図である。 図83A〜図83Cは、チップ部品を裏面側から見た平面図であり、凹マークの変形例を示す図である。 図84Aおよび図84Bは、凹マーク溝の種類と位置を変化させて、凹マークにより表示できる情報の種類を豊富にする例を示す図である。 図85は、チップ部品の製造工程の一部を説明するための図解的な平面図である。 図86は、チップ部品の製造工程の一例を示す図解的な断面図である。 図87は、第6発明の一実施形態に係るチップ部品の外観構成を示す斜視図であり、凸マークが設けられた実施形態の一例を示す図である。 図88A〜図88Cは、チップ部品を裏面側から見た平面図(すなわちチップ部品の底面図)であり、凸マークの構成を説明するための図である。 図89A〜図89Cは、チップ部品を裏面側から見た平面図であり、凸マークの変形例を示す図である。 図90Aおよび図90Bは、凸マークの種類と位置を変化させて、凸マークにより表示できる情報の種類を豊富にする例を示す図である。 図91は、チップ部品1の製造工程の一部を説明するための図解的な平面図である。 図92は、チップ部品1の製造工程の一例を示す図解的な断面図である。 図93Aは、第6発明の一実施形態に係るチップ抵抗器の外観構成を示す図解的な斜視図であり、図93Bは、チップ抵抗器が基板上に実装された状態を示す側面図である。 図94は、チップ抵抗器の平面図であり、第1接続電極、第2接続電極および抵抗回路網の配置関係ならびに抵抗回路網の平面視の構成を示す図である。 図95Aは、図94に示す抵抗回路網の一部分を拡大して描いた平面図である。 図95Bは、図95AのB−Bに沿う断面構造を示す図である。 図95Cは、図95AのC−Cに沿う断面構造を示す図である。 図96は、抵抗膜ラインおよび導体膜の電気的特徴を回路記号および電気回路図で示した図である。 図97Aは、図94に示すチップ抵抗器の平面図の一部分を拡大して描いたヒューズFを含む領域の部分拡大平面図であり、図97Bは、図97AのB−Bに沿う断面構造を示す図である。 図98は、図94に示す抵抗回路網における複数種類の抵抗単位体を接続する接続用導体膜およびヒューズの配列関係と、その接続用導体膜およびヒューズ膜に接続された複数種類の抵抗単位体との接続関係を図解的に示す図である。 図99は、抵抗回路網の電気回路図である。 図100は、チップ抵抗器の製造工程の一例を示すフロー図である。 図101A〜図101Cは、ヒューズ膜の溶断工程とその後に形成するパッシベーション膜および樹脂膜を示す図解的な断面図である。 図102A〜図102Fは、基板から個々のチップ抵抗器に分離する処理工程を示す図解図である。 図103は、チップ抵抗器の平面図であり、凹マークに代えて凸マークが設けられた実施形態の平面図である。 図104は、第6発明の他の実施形態に係るチップコンデンサの平面図である。 図105は、図104の切断面線CV−CVから見た断面図である。 図106は、前記チップコンデンサの一部の構成を分離して示す分解斜視図である。 図107は、前記チップコンデンサの内部の電気的構成を示す回路図である。 図108は、前記チップコンデンサの製造工程の一例を説明するための流れ図である。 図109A、図109Bおよび図109Cは、ヒューズの切断に関連する工程を説明するための断面図である。 図110は、前記チップコンデンサにおいて、凹マークに代えて凸マークを設けた実施形態の平面図である。 図111は、第6発明の他の実施形態に係るチップダイオードの斜視図である。 図112は、前記チップダイオードの平面図である。 図113は、図112のCXIII−CXIII線でとった断面図である。 図114は、図112のCXIV−CXIVでとった断面図である。 図115は、前記チップダイオードにおいて、カソード電極およびアノード電極ならびにその上に形成された構成を取り除いて、半導体基板の表面の構造を示す平面図である。 図116は、前記チップダイオードの内部の電気的構造を示す電気回路図である。 図117は、前記チップダイオードの製造工程の一例を説明するための工程図である。 図118Aは、前記チップダイオードの製造工程途中の構成を示す断面図である。 図118Bは、図118Aの後の工程での構成を示す断面図である。 図119は、チップダイオードの半導体基板の元基板としての半導体ウエハの平面図であり、一部の領域を拡大して示してある。 図120は、前記チップダイオードにおいて、凹マークに代えて凸マークを設けた実施形態の平面図である。 図121は、チップダイオードの半導体基板の元基板としての半導体ウエハの平面図であり、一部の領域を拡大して示してある。 図122は、チップ部品が用いられる電子機器の一例であるスマートフォンの外観を示す斜視図である。 図123は、スマートフォン内に収容された電子回路アセンブリの構成例を示す図解的な平面図である。 図124は、第7発明の一実施形態に係るチップダイオードの斜視図である。 図125は、前記チップダイオードの平面図である。 図126は、図125のCXXVI−CXXVI線に沿う断面図である。 図127は、図125のCXXVII−CXXVII線に沿う断面図である。 図128は、前記チップダイオードにおいて、カソード電極およびアノード電極ならびにその上に形成された構成を取り除いて、半導体基板の表面の構造を示す平面図である。 図129は、前記チップダイオードの内部の電気的構造を示す電気回路図である。 図130は、同面積の半導体基板上に形成するダイオードセルの大きさおよび/またはダイオードセルの個数を様々に設定して、pn接合領域の周囲長の合計(総延長)を異ならせた複数のサンプルについてESD耐量を測定した実験結果を示す。 図131は、前記チップダイオードを実装基板上にフリップチップ接続した回路アセンブリの構成を示す断面図である。 図132は、径φが同じ大きさのn型領域に対してコンタクト孔の大きさを様々に設定して、カソード電極とn型領域との接合領域の周縁からn型領域の周縁までの距離Dを異ならせた複数のサンプルについてEDS耐量を測定した実験結果を示す。 図133は、径φが同じ大きさのn型領域に対してコンタクト孔の大きさを様々に設定して、距離Dを異ならせた複数のサンプルについてリーク電流を測定した実験結果を示す。 図134は、径φが同じ大きさのn型領域に対してコンタクト孔の大きさを様々に設定して、距離Dを異ならせた複数のサンプルについてツェナー電圧を測定した実験結果を示す。 図135は、径φが同じ大きさのn型領域に対してコンタクト孔の大きさを様々に設定して、距離Dを異ならせた複数のサンプルについて端子間容量を測定した実験結果を示す。 図136は、前記チップダイオードの製造工程の一例を説明するための工程図である。 図137Aは、前記チップダイオードの製造工程途中の構成を示す断面図である。 図137Bは、図137Aの後の工程での構成を示す断面図である。 図138は、チップダイオードの半導体基板の元基板としての半導体ウエハの平面図であり、一部の領域を拡大して示してある。 図139は、チップダイオードが用いられる電子機器の一例であるスマートフォンの外観を示す斜視図である。 図140は、前記スマートフォンの筐体に収容された電子回路アセンブリの構成を示す図解的な平面図である。 図141は、第8発明の一実施形態に係る双方向ツェナーダイオードチップの斜視図である。 図142は、前記双方向ツェナーダイオードチップの平面図である。 図143は、図142のCXLIII−CXLIII線に沿う断面図である。 図144は、図142のCXLIV−CXLIV線に沿う断面図である。 図145は、前記双方向ツェナーダイオードチップにおいて、第1電極および第2電極ならびにその上に形成された構成を取り除いて、半導体基板の表面の構造を示す平面図である。 図146は、前記双方向ツェナーダイオードチップの内部の電気的構造を示す電気回路図である。 図147Aは、前記双方向ツェナーダイオードチップについて、各電流方向に対する電圧対電流特性を測定した実験結果を示すグラフである。 図147Bは、第1電極および第1拡散領域と第2電極および第2拡散領域とが互いに非対称に構成されている双方向ツェナーダイオードチップ(比較例)について、各電流方向に対する電圧対電流特性を測定した実験結果を示すグラフである。 図148は、同面積の半導体基板上に形成する引き出し電極(拡散領域)の個数および/または拡散領域の大きさを様々に設定して、第1ツェナーダイオードのpn接合領域および第2ツェナーダイオードのpn接合領域の各周囲長を異ならせた複数のサンプルについて、ESD耐量を測定した実験結果を示すグラフである。 図149は、同面積の半導体基板上に形成する引き出し電極(拡散領域)の個数および/または拡散領域の大きさを様々に設定して、第1ツェナーダイオードのpn接合領域および第2ツェナーダイオードのpn接合領域の各周囲長を異ならせた複数のサンプルについて、端子間容量を測定した実験結果を示すグラフである。 図150は、前記双方向ツェナーダイオードチップを実装基板上にフリップチップ接続した回路アセンブリの構成を示す断面図である。 図151は、前記双方向ツェナーダイオードチップの製造工程の一例を説明するための工程図である。 図152Aは、前記双方向ツェナーダイオードチップの製造工程途中の構成を示す断面図である。 図152Bは、図152Aの後の工程での構成を示す断面図である。 図153は、双方向ツェナーダイオードチップの半導体基板の元基板としての半導体ウエハの平面図であり、一部の領域を拡大して示してある。 図154は、双方向ツェナーダイオードチップが用いられる電子機器の一例であるスマートフォンの外観を示す斜視図である。 図155は、前記スマートフォンの筐体に収容された電子回路アセンブリの構成を示す図解的な平面図である。 図156Aは、双方向ツェナーダイオードチップの変形例を示す平面図である。 図156Bは、双方向ツェナーダイオードチップの他の変形例を示す平面図である。 図156Cは、双方向ツェナーダイオードチップのさらに他の変形例を示す平面図である。 図156Dは、双方向ツェナーダイオードチップのさらに他の変形例を示す平面図である。 図156Eは、双方向ツェナーダイオードチップのさらに他の変形例を示す平面図である。 図157は、双方向ツェナーダイオードチップのさらに他の変形例を示す平面図である。 図158は、第9発明の一実施形態に係る双方向ツェナーダイオードチップの斜視図である。 図159は、前記双方向ツェナーダイオードチップの平面図である。 図160は、図159のCLX−CLX 線に沿う断面図である。 図161は、図159のCLXI−CLXI線に沿う断面図である。 図162は、前記双方向ツェナーダイオードチップにおいて、第1電極および第2電極ならびにその上に形成された構成を取り除いて、半導体基板の表面の構造を示す平面図である。 図163は、前記双方向ツェナーダイオードチップの内部の電気的構造を示す電気回路図である。 図164は、同面積の半導体基板上に形成する第1拡散領域の大きさおよび/または個数を様々に設定して、前記双方向ツェナーダイオードチップに内蔵された第1ツェナーダイオードのpn接合領域の周囲長の合計(総延長)を異ならせた複数のサンプルについてESD耐量を測定した実験結果を示す。 図165は、前記双方向ツェナーダイオードチップを実装基板上にフリップチップ接続した回路アセンブリの構成を示す断面図である。 図166は、前記双方向ツェナーダイオードチップの製造工程の一例を説明するための工程図である。 図167Aは、前記双方向ツェナーダイオードチップの製造工程途中の構成を示す断面図である。 図167Bは、図167Aの後の工程での構成を示す断面図である。 図168は、双方向ツェナーダイオードチップの半導体基板の元基板としての半導体ウエハの平面図であり、一部の領域を拡大して示してある。 図169は、双方向ツェナーダイオードチップが用いられる電子機器の一例であるスマートフォンの外観を示す斜視図である。 図170は、前記スマートフォンの筐体に収容された電子回路アセンブリの構成を示す図解的な平面図である。
以下では、第1発明〜第9発明の実施の形態を、添付図面を参照して詳細に説明する。
[1]第1発明について
<第1実施形態>
図1は、第1発明のダイオードパッケージ1の第1実施形態を示す上面図である。図2は、図1のダイオードパッケージ1の側面図である。
ダイオードパッケージ1は、小型2端子タイプの定電圧ダイオードパッケージであり、縦長の直方体形状の樹脂パッケージ2によって外形が形成されている。樹脂パッケージ2の各側面3は、下部が垂直に立ち上がり、途中から斜め内側に向かって緩く傾斜した面となっている。
樹脂パッケージ2の長手方向一方側端部およびその反対側端部では、側面3の下部と底面4とが交わってできた下端エッジ部の幅方向中央位置から長手方向に沿って、金属板状のアノード端子5(第1端子)およびカソード端子6(第2端子)の一部がそれぞれ、アノード側アウターリード7およびカソード側アウターリード8として突出して露出している。アノード側アウターリード7およびカソード側アウターリード8は、各底面9,10が樹脂パッケージ2の底面4の内外に跨っており、この露出した底面9,10が実装基板へのコンタクトとして使用される。また、アノード端子5およびカソード端子6は、同じ形状同じ突出量で突出していて、ダイオードパッケージ1は、長手方向中央に対して左右対称となっている。
ダイオードパッケージ1の外形寸法は、たとえば、樹脂パッケージ2の長さLが1.2±0.05mmであり、樹脂パッケージ2の幅Wが0.8±0.05mmである。また、各アウターリード7,8の突出量を含むダイオードパッケージ1の長さLは、1.6±0.1mmであり、ダイオードパッケージ1の高さHは、0.6±0.1mmである。また、各アウターリード7,8の幅Wは、0.3±0.05mmであり、各端子5,6の厚さTは、0.12±0.05mmである。なお、ここで例示した寸法は、必要に応じて適宜変更することができる。
次に、図3を参照して、ダイオードパッケージ1の内部構造を説明する。
図3は、図1のダイオードパッケージ1の断面図であって、図1の切断線III−IIIでの断面を示している。
樹脂パッケージ2内部には、アノード端子5およびカソード端子6の残りの部分が、それぞれアノード側インナーリード11およびカソード側インナーリード12として配置されている。アノード側インナーリード11およびカソード側インナーリード12は、各アウターリード7,8の端部から同じ高さ位置まで垂直に立ち上がり、樹脂パッケージ2の長手方向に互いに近づくように水平方向に屈曲する鉤形に形成されている。
同一平面上で対向するアノード側インナーリード11とカソード側インナーリード12との間には、チップの支持用のランド(たとえば、ダイパッド等)が設けられておらず、一方のインナーリード(この実施形態では、カソード側インナーリード12)が、チップの支持用のランドを兼ねている。
具体的には、ランドを兼ねるカソード側インナーリード12の上面13には、半田などの接合材14を介してチップダイオード15の裏面16が接合されている。カソード端子6により下方から支持されたチップダイオード15の表面17とアノード側インナーリード11の上面18との間には、上方へ凸状に湾曲した円弧状のボンディングワイヤ19(たとえば、Au(金)からなる)が架設されている。これにより、カソード端子6は、チップダイオード15の裏面16(下面)に電気的に接続され、アノード端子5は、チップダイオード15の表面17(上面)に電気的に接続されている。
そして、ダイオードパッケージ1は、チップダイオード15、ボンディングワイヤ19、アノード側インナーリード11およびカソード側インナーリード12を、樹脂パッケージ2で一括して封止することによって構成されている。
次に、図4および図5を参照して、チップダイオード15の具体的な構造を説明する。 図4は、図3のチップダイオード15の平面図である。図5は、図4のチップダイオード15の断面図であって、図4の切断線V−Vでの断面を示している。
チップダイオード15は、一辺が0.25mm程度の四角形状に形成されており、n型のSiからなる半導体基板20と、半導体基板20上に形成されたn型のSiからなるエピタキシャル層21とを含む。半導体基板20の不純物濃度は、たとえば、1×1018cm−3〜1×1020cm−3であり、エピタキシャル層21の不純物濃度は、たとえば、1×1017cm−3〜1×1019cm−3である。
エピタキシャル層21の表面22近傍には、第1極としてのp型のダイオード不純物領域23と、ダイオード不純物領域23を取り囲み、ダイオード不純物領域23よりも不純物濃度の低いp型のガードリング層24が、チップダイオード15の一対の対向辺の中心線25(当該辺の二等分線)で区画された2つの領域26,27の一方側の領域26に選択的に形成されている。ダイオード不純物領域23の不純物濃度は、たとえば、1×1019cm−3〜1×1021cm−3であり、ガードリング層24の不純物濃度は、たとえば、1×1018cm−3〜1×1020cm−3である。このガードリング層24により、チップダイオード15のサージ耐量を向上させることができる。
ダイオード不純物領域23は、円形のウェル状(たとえば、深さが1μm〜10μm)に形成されている。ガードリング層24は、このダイオード不純物領域23の周縁に側方および下方から接するように、ダイオード不純物領域23の外周に沿って円環状に形成され、側方に接する部分がエピタキシャル層21の表面22で円環状に露出している。
エピタキシャル層21では、表面22近傍のp型のダイオード不純物領域23(p極)と、第2極としてのエピタキシャル層21の残余のn型部分(n極)とがエピタキシャル層21の厚さ方向に積層されて隣接した状態となっている。これにより、エピタキシャル層21には、これらのpn接合28からなるダイオード素子29が設けられている。
エピタキシャル層21上には、絶縁膜30が形成されている。この実施形態では、絶縁膜30は、エピタキシャル層21の表面22に形成されたSiO(酸化シリコン)膜31と、SiO膜31上に形成されたPSG(リン・シリケートガラス)膜32との積層膜で構成されている。SiO膜31の厚さは、たとえば、5000Å〜20000Åであり、PSG膜32の厚さは、たとえば、5000Å〜10000Åである。
絶縁膜30には、PSG膜32およびSiO膜31を貫通し、ダイオード不純物領域23の外周に一致する円形のコンタクトホール33が形成されている。これにより、たとえば、エピタキシャル層21の表面22を熱酸化してSiO膜31を形成し、次にPSG膜32を形成し、その後、円形のコンタクトホール33を形成しておけば、絶縁膜30をマスクとして利用してp型不純物をイオン注入することにより、コンタクトホール33に対して自己整合的にダイオード不純物領域23を形成することができる。
絶縁膜30上には、Al(アルミニウム)からなる第1電極としてのアノード電極34(たとえば、厚さが10000Å〜30000Å)が形成されている。なお、アノード電極34の材料としては、Al以外にも種々の導電材料を用いることができる。
アノード電極34は、コンタクトホール33に入り込み、コンタクトホール33と外周を共有するダイオード不純物領域23のみにオーミック接触している(つまり、ダイオード不純物領域23の周囲のガードリング層24に接しない)。また、アノード電極34は、コンタクトホール33から中心線25に対してダイオード不純物領域23が形成された領域26の反対側の領域27にあるチップダイオード15の角部まで、ダイオード不純物領域23に最も近いチップダイオード15の一辺に沿って横方向に引き出されている。
絶縁膜30上には、アノード電極34を覆うようにエピタキシャル層21の全面に、SiN(窒化シリコン)からなる表面保護膜35(たとえば、厚さが10000Å〜30000Å)が形成されている。なお、表面保護膜35の材料としては、SiN以外にも種々の絶縁材料を用いることができる。
表面保護膜35には、アノード電極34の終端部が配置されたチップダイオード15の角部の直上位置に、一辺が0.1mm以下の四角形状のパッド開口36が形成されている。このパッド開口36から、アノード電極34の一部がパッド37として露出している。すなわち、パッド開口36から露出するパッド37は、ダイオード素子29のpn接合28の直上位置(つまり、コンタクトホール33の位置)からエピタキシャル層21の表面22に沿って離れた位置に設けられている。これにより、中心線25に対して一方側のダ
イオード不純物領域23と、その反対側のパッド37とが、チップダイオード15の一辺に沿って互いに隣り合っている。そして、このパッド37(アノード電極34)上には、ボンディングワイヤ19のFAB(Free Air Ball)が超音波で接合されることにより、ボンディングワイヤ19のファーストボンディング部38が形成されることとなる。
また、エピタキシャル層21の表面22近傍におけるパッド37の直下位置には、ダイオード素子29に対して電気的にフローティング(絶縁)されたp型のフローティング領域39が、平面視でパッド開口36を取り囲むようにパッド開口36よりも大きな面積の四角形のウェル状に形成されている。また、フローティング領域39は、ダイオード不純物領域23よりも深く(たとえば、深さが5μm〜15μm)形成されている。また、フローティング領域39の不純物濃度は、たとえば、1×1018cm−3〜1×1020cm−3であり、ダイオード不純物領域23の不純物濃度よりも低い。
半導体基板20の裏面40には、Au(金)からなる第2電極としてのカソード電極41(たとえば、厚さが10000Å〜30000Å)が形成されている。カソード電極41は、半導体基板20の裏面40で、ダイオード素子29のn極を構成する半導体基板20およびエピタキシャル層21にオーミック接触している。このカソード電極41には、接合材14を介してカソード側インナーリード12が接合されることとなる。なお、カソード電極41の材料としては、Au以外にも種々の導電材料を用いることができる。
以上のように、このチップダイオード15によれば、外部との電気接続用のパッド37が、チップダイオード15の角部の直上位置に設けられていて、チップダイオード15のダイオード素子29のpn接合28の直上位置から離れた位置に設けられている。言い換えれば、パッド37がpn接合28からずれた位置に設けられていて、そのパッド37の直下に、ダイオード素子29を構成するpn接合28が配置されていない。
従って、ダイオードパッケージ1の製造工程において、たとえば、超音波接合により、ボンディングワイヤ19のファーストボンディング部38をパッド37上に形成するときにパッド37に大きなストレスが加わっても、pn接合28に伝わる物理的ストレスを軽減することができる。そのため、pn接合28が破壊されていないチップダイオード15をダイオードパッケージ1に搭載することができる。その結果、ダイオードパッケージ1を信頼性の高いデバイスとして製造することができる。しかも、パッド37とエピタキシャル層21との間に絶縁膜30が介在するので、パッド37に加わるストレスがエピタキシャル層21に伝わる前に、絶縁膜30が緩衝材としてそのストレスを緩和することができる。そのため、pn接合28に伝わる物理的ストレスを一層軽減することができる。
一方、パッド37に加わったストレスにより絶縁膜30が破壊して、その破壊箇所にパッド37とエピタキシャル層21との間を導通させるリーク電流の道筋が形成されても、パッド37の直下位置には、ダイオード不純物領域23よりも不純物濃度が低く、深さの深いフローティング領域39が配置されているので、その電流の道筋にリーク電流が流れることを防止することができる。
また、パッド37とエピタキシャル層21との間に、絶縁膜30による第1キャパシタCに対して、フローティング領域39(p型)とエピタキシャル層21(n型)とのpn接合42によって構成された第2キャパシタCpnが直列に配置されることになる。そのため、この第2キャパシタCpnの分圧によって第1キャパシタCに対する実効電圧を低下させることができる。その結果、その低下分だけ耐圧を向上させることができる。
<第2実施形態>
図6は、第1発明のダイオードパッケージ51の第2実施形態を示す上面図である。図7は、図6のダイオードパッケージ51の側面図である。
ダイオードパッケージ51は、小型2端子タイプのスイッチングダイオードパッケージであり、縦長の直方体形状の樹脂パッケージ52によって外形が形成されている。樹脂パッケージ52の各側面53は、下部が垂直に立ち上がり、途中から斜め内側に向かって緩く傾斜した面となっている。
樹脂パッケージ52の長手方向一方側端部およびその反対側端部では、側面53の下部と底面54とが交わってできた下端エッジ部の幅方向中央位置から長手方向に沿って、金属板状のアノード端子55(第1端子)およびカソード端子56(第2端子)の一部がそれぞれ、アノード側アウターリード57およびカソード側アウターリード58として突出して露出している。アノード側アウターリード57およびカソード側アウターリード58は、各底面59,60が樹脂パッケージ52の底面54の内外に跨っており、この露出した底面59,60が実装基板へのコンタクトとして使用される。また、アノード端子55およびカソード端子56は、同じ形状同じ突出量で突出していて、ダイオードパッケージ51は、長手方向中央に対して左右対称となっている。
ダイオードパッケージ51の外形寸法は、たとえば、樹脂パッケージ52の長さLが1.7±0.1mmであり、樹脂パッケージ52の幅Wが1.25±0.1mmである。また、各アウターリード57,58の突出量を含むダイオードパッケージ51の長さLは、2.5±0.2mmであり、ダイオードパッケージ51の高さHは、0.7±0.2mmである。また、各アウターリード57,58の幅Wは、0.3±0.05mmであり、各端子55,56の厚さTは、0.1±0.05mmである。なお、ここで例示した寸法は、必要に応じて適宜変更することができる。
次に、図8を参照して、ダイオードパッケージ51の内部構造を説明する。
図8は、図6のダイオードパッケージ51の断面図であって、図6の切断線VIII−VIIIでの断面を示している。
樹脂パッケージ52内部には、アノード端子55およびカソード端子56の残りの部分が、それぞれアノード側インナーリード61およびカソード側インナーリード62として配置されている。アノード側インナーリード61およびカソード側インナーリード62は、各アウターリード57,58の端部から垂直に立ち上がり、互いに段違いとなるように水平方向に屈曲する鉤形に形成されている。段違いの位置関係は、この実施形態では、アノード側インナーリード61が上側であり、カソード側インナーリード62が下側である。そして、互いに対向するアノード側インナーリード61の下面68とカソード側インナーリード62の上面63との間に挟まれる形でチップダイオード65が配置される。
具体的には、チップの支持用のランドを兼ねるカソード側インナーリード62の上面63には、半田などの接合材64を介してチップダイオード65の裏面66が接合されている。また、チップダイオード65の表面67は、半田などのバンプ69を介してアノード側インナーリード61の下面68に接合されている。これにより、カソード端子56は、チップダイオード65の裏面66(下面)に電気的に接続され、アノード端子55は、チップダイオード65の表面67(上面)に電気的に接続されている。
そして、ダイオードパッケージ51は、チップダイオード65、ボンディングワイヤ、アノード側インナーリード61およびカソード側インナーリード62を、樹脂パッケージ52で一括して封止することによって構成されている。
次に、図9および図10を参照して、チップダイオード65の具体的な構造を説明する。
図9は、図8のチップダイオード65の平面図である。図10は、図9のチップダイオード65の断面図であって、図9の切断線X−Xでの断面を示している。
チップダイオード65は、一辺が0.25mm程度の四角形状に形成されており、n型のSiからなる半導体基板70と、半導体基板70上に形成されたn型のSiからなるエピタキシャル層71とを含む。半導体基板70の不純物濃度は、たとえば、1×1018cm−3〜1×1020cm−3であり、エピタキシャル層71の不純物濃度は、たとえば、1×1017cm−3〜1×1019cm−3である。
エピタキシャル層71の表面72近傍には、第1極としてのp型のダイオード不純物領域73が、チップダイオード65の一対の対向辺の中心線74(当該辺の二等分線)で区画される2つの領域75,76の一方側の領域75に選択的に形成されている。ダイオード不純物領域73の不純物濃度は、たとえば、1×1019cm−3〜1×1021cm−3である。
ダイオード不純物領域73は、円形のウェル状(たとえば、深さが1μm〜10μm)に形成されている。
エピタキシャル層71では、表面72近傍のp型のダイオード不純物領域73(p極)と、第2極としてのエピタキシャル層71の残余のn型部分(n極)とがエピタキシャル層71の厚さ方向に積層されて隣接した状態となっている。これにより、エピタキシャル層71には、これらのpn接合77からなるダイオード素子78が設けられている。
エピタキシャル層71上には、絶縁膜79が形成されている。この実施形態では、絶縁膜79は、エピタキシャル層71の表面72に形成されたSiO(酸化シリコン)膜80と、SiO膜80上に形成されたPSG(リン・シリケートガラス)膜81との積層膜で構成されている。SiO膜80の厚さは、たとえば、5000Å〜20000Åであり、PSG膜81の厚さは、たとえば、5000Å〜10000Åである。
絶縁膜79には、PSG膜81およびSiO膜80を貫通し、ダイオード不純物領域73の外周よりも小径の円形のコンタクトホール82が形成されている。
絶縁膜79上には、Al(アルミニウム)からなる第1電極としてのアノード電極83(たとえば、厚さが10000Å〜30000Å)が形成されている。なお、アノード電極83の材料としては、Al以外にも種々の導電材料を用いることができる。
アノード電極83は、コンタクトホール82に入り込み、ダイオード不純物領域73にオーミック接触している。また、アノード電極83は、コンタクトホール82から中心線74に対してダイオード不純物領域73が形成された領域75の反対側の領域76にあるチップダイオード65の角部まで、ダイオード不純物領域73に最も近いチップダイオード65の一辺に沿って横方向に引き出されている。
絶縁膜79上には、アノード電極83を覆うようにエピタキシャル層71の全面に、SiN(窒化シリコン)からなる表面保護膜84(たとえば、厚さが10000Å〜30000Å)が形成されている。なお、表面保護膜84の材料としては、SiN以外にも種々の絶縁材料を用いることができる。
表面保護膜84には、アノード電極83の終端部が配置されたチップダイオード65の角部の直上位置に、長辺が0.1mm程度の四角形状のパッド開口85が形成されている。このパッド開口85から、アノード電極83の一部がパッド86として露出している。すなわち、パッド開口85から露出するパッド86は、ダイオード素子78のpn接合77の直上位置(つまり、コンタクトホール82の位置)からエピタキシャル層71の表面72に沿って離れた位置に設けられている。これにより、中心線74に対して一方側のダイオード不純物領域73と、その反対側のパッド86とが、チップダイオード65の一辺に沿って互いに隣り合っている。そして、このパッド86(アノード電極83)上には、バンプ69が形成されることとなる。
半導体基板70の裏面87には、Au(金)からなる第2電極としてのカソード電極88(たとえば、厚さが10000Å〜30000Å)が形成されている。カソード電極88は、半導体基板70の裏面87で、ダイオード素子78のn極を構成する半導体基板70およびエピタキシャル層71にオーミック接触している。このカソード電極88には、接合材64を介してカソード側インナーリード62が接合されることとなる。なお、カソード電極88の材料としては、Au以外にも種々の導電材料を用いることができる。
以上のように、このチップダイオード65によれば、外部との電気接続用のパッド86が、チップダイオード65の角部の直上位置に設けられていて、チップダイオード65のダイオード素子78のpn接合77の直上位置から離れた位置に設けられている。言い換えれば、パッド86がpn接合77からずれた位置に設けられていて、そのパッド86の直下に、ダイオード素子78を構成するpn接合77が配置されていない。
従って、ダイオードパッケージ51の製造工程において、たとえば、パッド86上に形成されたバンプ69にアノード端子55を圧着接合するときにパッド86に大きなストレスが加わっても、pn接合77に伝わる物理的ストレスを軽減することができる。そのため、pn接合77が破壊されていないチップダイオード65をダイオードパッケージ51に搭載することができる。その結果、ダイオードパッケージ51を信頼性の高いデバイスとして製造することができる。しかも、パッド86とエピタキシャル層71との間に絶縁膜79が介在するので、パッド86に加わるストレスがエピタキシャル層71に伝わる前に、絶縁膜79が緩衝材としてそのストレスを緩和することができる。そのため、pn接合77に伝わる物理的ストレスを一層軽減することができる。
以上、第1発明の実施形態について説明したが、第1発明はさらに他の形態で実施することもできる。
たとえば、チップダイオード15,65において、各半導体部分の導電型を反転した構成が採用されてもよい。たとえば、p型の部分がn型であり、n型の部分がp型であってもよい。また、各半導体部分を構成する材料は、Siでなくてもよい。
また、ダイオード素子29,78を構成するpn接合28,77は、たとえば、エピタキシャル層21,71の表面22,72に沿う方向に互いに隣接したp型部分およびn型部分からなり、電流がエピタキシャル層21,71の表面22,72に沿う方向に流れる構成であってもよい。
また、チップダイオードのサイズは、前述の実施形態ではともに、一辺が0.1mm以下のサイズを有するチップダイオード15,65を例として採り上げたが、パッケージの大きさに応じて適宜変更することが可能である。たとえば、比較的大きいサイズのパッケージに収容する場合には、そのパッケージに収まる範囲で、チップサイズを大きくすることができる。
また、パッド開口のサイズは、前述の実施形態ではともに、0.25mm程度のサイズを有するチップダイオード15,65用として一辺が0.1mm程度の場合を採り上げたが、チップサイズやパッド開口から露出するパッドに接合する端子の種類に応じて適宜変更することが可能である。たとえば、チップダイオード65のように、パッド86上にバンプ69を形成する場合には、パッド開口のサイズは、0.19mm×0.07mmであってもよい。
また、チップダイオード65は、カソード電極88に代えて、絶縁膜79上の表面にアノード電極83と間隔を隔てて形成されたカソード電極を備えていてもよい。この場合、表面保護膜84に当該カソード電極の一部をパッドとして露出させるパッド開口を形成することにより、当該パッド(カソードパッド)上にバンプを形成することができる。これにより、そのバンプと、アノード電極83上のバンプ69を介して、チップダイオード65を、たとえば、ダイオードパッケージ51内のアイランドやリードに対してフリップチップボンディングすることができる。また、バンプを用いる場合であっても、図1の場合と同様に、パッドの下方にフローティング領域を設ければ、同様の効果を得ることができる。
第1発明は、電気・電子機器全般の用途に用いるチップ部品として用いることができる。たとえば、冷蔵庫、掃除機、ノート型パソコン、携帯電話等に好適に採用することができる。
[2]第2発明について
携帯電話機に代表される携帯型電子機器においては、内部回路を構成する回路部品の小型化が求められている。したがって、チップダイオードについても、その小型化が求められており、それに伴って、電流能力を確保し、併せてESD(electrostatic discharge)耐量を確保することが困難となってきている。
第2発明は、ESD耐量の向上を図ったチップダイオードを提供することである。第2発明のより具体的な目的は、小型化とESD耐量の確保とを両立することができるチップダイオードを提供することである。
第2発明は、次のような特徴を有している。
A1.半導体基板に形成された複数のダイオードセルと、前記半導体基板上に設けられ、前記複数のダイオードセルを並列接続する並列接続部とを含む、チップダイオード。この構成によれば、半導体基板に複数のダイオードセルが形成されていて、それらの複数のダイオードセルが並列接続部によって並列接続されている。これにより、ESD耐量の向上を図ることができ、特に、チップサイズの小型化とESD耐量の確保とを両立することができる。
A2.前記複数のダイオードセルが、それぞれ個別のダイオード接合領域を有している、「A1.」に記載のチップダイオード。この構成では、ダイオードセル毎に分離されたダイオード接合領域が形成されていて、それらが並列接続部によって並列接続されている。複数のダイオードセルにそれぞれダイオード接合領域が形成されていることによって、半導体基板上におけるダイオード接合領域の周囲長を長くすることができる。これにより、電界の集中が緩和され、ESD耐量を向上できる。すなわち、チップサイズを小型化した場合でも、十分なESD耐量を確保できる。ダイオード接合領域の周囲長とは、半導体基板の表面におけるダイオード接合領域の周囲の長さの合計である。
A3.前記ダイオード接合領域が、pn接合領域である、「A2.」に記載のチップダイオード。この構成では、ダイオードセル毎に分離されたpn接合領域が形成されていて、それらが並列接続部によって並列接続される。このように、複数のダイオードセルを並列接続したpn接合型のチップダイオードを提供できる。複数のダイオードセルにそれぞれpn接合領域が形成されていることによって、半導体基板上におけるpn接合領域の周囲長を長くすることができる。これにより、電界の集中が緩和され、ESD耐量を向上できる。すなわち、チップサイズを小型化した場合でも、十分なESD耐量を確保できる。pn接合領域の周囲長とは、半導体基板の表面におけるp型領域とn型領域との境界線の総延長である。
A4.前記半導体基板が第1導電型の半導体からなり、各ダイオードセルが前記半導体基板に形成された第2導電型の領域を有している、「A3.」に記載のチップダイオード。この構成により、第1導電型半導体基板にダイオードセル毎に分離された第2導電型の領域を形成することによって、それぞれpn接合領域を有する複数のダイオードセルを半導体基板上に形成することができる。
A5.前記並列接続部が、前記複数のダイオードセルにそれぞれ設けられた前記第2導電型の領域に共通に接する第1電極を含み、前記半導体基板に電気的に接続された第2電極をさらに含む、「A4.」に記載のチップダイオード。この構成により、各ダイオードセルの第2導電型領域が第1電極によって共通に接続され、複数のダイオードセルによって共有される第1導電型領域に第2電極が電気的に接続されることによって、複数のダイオードセルが並列接続される。
A6.前記半導体基板に形成され、前記半導体基板よりも高不純物濃度の第1導電型領域をさらに含み、前記第2電極が前記第1導電型領域に接合されている、「A4.」に記載のチップダイオード。この構成によれば、高不純物濃度の第1導電型領域が半導体基板に形成されていて、この第1導電型領域に第2電極が接合されているので、それらの間にオーミック接合を形成することができる。
A7.前記ダイオード接合領域が、ショットキ接合領域である、「A2.」に記載のチップダイオード。この構成では、半導体基板上に互いに分離された複数のショットキ接合領域が形成されて、それらが複数のダイオードセル(ショットキバリアダイオードセル)を構成している。したがって、複数のショットキバリアダイオードセルを並列接続したショットキバリアダイオード型のチップダイオードを提供することができる。
複数のダイオードセルにそれぞれショットキ接合領域が形成されていることによって、半導体基板上におけるショットキ接合領域の周囲長を長くすることができる。これにより、電界の集中が緩和され、ESD耐量を向上できる。すなわち、チップサイズを小型化した場合でも、十分なESD耐量を確保できる。ショットキ接合領域の周囲長とは、ショットキメタルと半導体基板表面との接触領域(ショットキ接合領域)の周囲の総延長である。
A8.前記並列接続部が、前記複数のダイオードセルの前記ショットキ接合領域に接し、各ショットキ接合領域に対してショットキ接合するショットキメタルを有する第1電極を含み、前記半導体基板に電気的に接続された第2電極をさらに含む、「A7.」に記載のチップダイオード。
この構成によれば、複数のダイオードセルのショットキ接合領域にショットキメタルがそれぞれ接合されることによって、個々のダイオードセル毎のショットキ接合が形成される。こうして形成される複数のショットキバリアダイオードセルが第1電極に共通に接続されている。半導体基板は、複数のショットキバリアダイオードセルに対して共通の領域となり、第2電極に接続される。こうして、第1および第2電極の間に、複数のショットキバリアダイオードセルが並列に接続されている。
A9.前記第1電極および前記第2電極が前記半導体基板の一方の表面に形成されている、「A5.」、「A6.」または「A8.」に記載のチップダイオード。この構成では、半導体基板の一方の表面に第1電極および第2電極がいずれも形成されているので、チップダイオードを実装基板上に表面実装することができる。すなわち、フリップチップ接続型のチップダイオードを提供することができる。
A10.前記複数のダイオードセルの前記ダイオード接合領域が等しい大きさに形成されている、「A2.」〜「A9.」のいずれかに記載のチップダイオード。この構成では、複数のダイオードセルがほぼ等しい特性を有するので、チップダイオードは、全体として良好な特性を有し、小型化した場合でも、十分なESD耐量を有することができる。
A11.各ダイオード接合領域が、多角形の領域である、「A2.」〜「A10.」のいずれかに記載のチップダイオード。この構成により、各ダイオードセルが、長い周囲長のダイオード接合領域を有するので、全体の周囲長を長くすることができるから、ESD耐量を向上することができる。
A12.前記複数のダイオードセルが等しい大きさ(より具体的には複数のダイオードセルのpn接合領域またはショットキ接合領域が等しい大きさ)に形成されている、請求項「A2.」〜「A11.」のいずれかに記載のチップダイオード。この構成では、複数のダイオードセルがほぼ等しい特性を有するので、チップダイオードは、全体として良好な特性を有し、小型化した場合でも、十分なESD耐量を有することができる。
A13.前記複数のダイオードセルが等間隔で二次元配列されている、「A2.」〜「A12.」のいずれかに記載のチップダイオード。この構成により、複数のダイオードセルが等間隔に二次元配列されていることによって、ESD耐量を一層向上することができる。
A14.前記ダイオードセルが、4個以上設けられている、「A2.」〜「A13.」のいずれかに記載のチップダイオード。この構成により、4個以上のダイオードセルが設けられることによって、ダイオード接合領域の周囲長を長くすることができるから、ESD耐量を効率的に向上することができる。
第2発明の実施の形態を、添付図面を参照して詳細に説明する。
図11は、第2発明の第1の実施形態に係るチップダイオードの平面図であり、図12は、図11のXII−XII線でとった断面図である。さらに、図13は、図11のXIII−XIIIでとった断面図である。
チップダイオードA1は、p型の半導体基板A2(たとえばシリコン基板)と、半導体基板A2に形成された複数のダイオードセルAD1〜AD4と、これらの複数のダイオードセルAD1〜AD4を並列に接続するカソード電極A3およびアノード電極A4とを含む。半導体基板A2は、平面視において矩形に形成されており、たとえば、長手方向の長さが0.5mm程度、短手方向の長さが0.25mm程度であってもよい。半導体基板A2の両端部に、カソード電極A3との接続のためのカソードパッドA5と、アノード電極A4との接続のためのアノードパッドA6とが配置されている。これらのパッドA5,A6の間に、ダイオードセル領域A7が設けられている。
ダイオードセル領域A7は、この実施形態では、矩形に形成されている。ダイオードセル領域A7内に、複数のダイオードセルAD1〜AD4が配置されている。複数のダイオードセルAD1〜AD4は、この実施形態では4個設けられており、半導体基板A2の長手方向および短手方向に沿って、マトリックス状に等間隔で二次元配列されている。
図14は、カソード電極A3およびアノード電極A4ならびにその上に形成された構成を取り除いて、半導体基板A2の表面の構造を示す平面図である。ダイオードセルAD1〜AD4の各領域内には、それぞれ、p型の半導体基板A2の表層領域にn型領域A10が形成されている。n型領域A10は、個々のダイオードセル毎に分離されている。これにより、ダイオードセルAD1〜AD4は、ダイオードセル毎に分離されたpn接合領域A11をそれぞれ有している。
複数のダイオードセルAD1〜AD4は、この実施形態では等しい大きさおよび等しい形状、具体的には矩形形状に形成されており、各ダイオードセルの矩形領域内に、多角形形状のn型領域A10が形成されている。この実施形態では、n型領域A10は、正八角形に形成されており、ダイオードセルAD1〜AD4の矩形領域を形成する4辺にそれぞれ沿う4つの辺と、ダイオードセルAD1〜AD4の矩形領域の4つの角部にそれぞれ対向する別の4つの辺とを有している。半導体基板A2の表層領域には、さらに、n型領域A10から所定の間隔を空けて分離された状態でp型領域A12が形成されている。p型領域A12は、ダイオードセル領域A7内において、カソード電極A3が配置される領域を回避したパターンに形成されている。
図12および図13に示されているように、半導体基板A2の表面には、酸化膜等からなる絶縁膜A15(図11では図示省略)が形成されている。絶縁膜A15には、ダイオードセルAD1〜AD4のそれぞれのn型領域A10の表面を露出させるコンタクト孔A16と、p型領域A12を露出させるコンタクト孔A17とが形成されている。絶縁膜A15の表面には、カソード電極A3およびアノード電極A4が形成されている。カソード電極A3は、絶縁膜A15の表面からコンタクト孔A16内に入り込み、このコンタクト孔A16内でダイオードセルAD1〜AD4の各n型領域A10にオーミック接触している。アノード電極A4は、絶縁膜A15の表面からコンタクト孔A17の内方へと延びており、コンタクト孔A17内でp型領域A12にオーミック接触している。カソード電極A3およびアノード電極A4は、この実施形態では、同じ材料からなる電極膜からなっている。
電極膜としては、Ti膜を下層としAl膜を上層としたTi/Al積層膜や、AlCu膜を適用できる。その他、AlSi膜を電極膜として用いることもできる。AlSi膜を用いると、半導体基板A2の表面にp型領域A12を設けることなく、アノード電極A4を半導体基板2にオーミック接触させることができる。したがって、p型領域A12を形成するための工程を省くことができる。
カソード電極A3およびアノード電極A4の間は、スリットA18によって分離されている。この実施形態では、スリットA18は、ダイオードセルAD1〜AD4のn型領域A10を縁取るように、n型領域A10の平面形状と整合する枠形状(すなわち正八角形枠状)に形成されている。それに応じて、カソード電極A3は、n型領域A10の形状に整合する平面形状(すなわち正八角形形状)のセル接合部A3aを各ダイオードセルAD1〜AD4の領域に有し、当該セル接合部A3aの間が直線状の架橋部A3bによって連絡されており、さらに、直線状の別の架橋部A3cによってカソードパッドA5の直下に形成された大きな矩形形状の外部接続部A3dへと接続されている。一方、アノード電極A4は、ほぼ一定の幅のスリットA18に対応した間隔を開けて、カソード電極A3を取り囲むように、絶縁膜A15の表面に形成されていて、アノードパッドA6の直下の矩形領域へ延びて一体的に形成されている。
カソード電極A3およびアノード電極A4は、たとえば窒化膜からなるパッシベーション膜A20(図11では図示省略)によって覆われており、さらにパッシベーション膜A20の上にはポリイミド等の樹脂膜A21が形成されている。パッシベーション膜A20および樹脂膜A21を貫通するように、カソードパッドA5を露出させるパッド開口A22と、アノードパッドA6を露出させるパッド開口A23とが形成されている。さらに、図12に二点鎖線で示すように、パッド開口A22,A23に外部接続電極A24,A25が埋め込まれてもよい。外部接続電極A24,A25は、樹脂膜A21の表面よりも低い位置(半導体基板A2に近い位置)に表面を有していてもよいし、樹脂膜A21の表面から突出していて、樹脂膜A21よりも高い位置(半導体基板A2から遠い位置)に表面を有していてもよい。図12には、外部接続電極A24,A25が樹脂膜A21の表面から突出している例を示す。外部接続電極A24,A25は、たとえば、電極A3,A4に接するNi膜と、その上に形成されたPd膜と、その上に形成されたAu膜とを有するNi/Pd/Au積層膜からなっていてもよい。このような積層膜は、めっき法によって形成することができる。
各ダイオードセルAD1〜AD4では、p型の半導体基板A2とn型領域A10との間にpn接合領域A11が形成されており、したがって、それぞれpn接合ダイオードが形成されている。そして、複数のダイオードセルAD1〜AD4のn型領域A10がカソード電極A3に共通に接続され、ダイオードセルAD1〜AD4の共通のp型領域であるp型の半導体基板A2がp型領域A12を介してアノード電極A4に共通に接続されている。これによって、半導体基板A2上に形成された複数のダイオードセルAD1〜AD4は、すべて並列に接続されている。
図15は、チップダイオードA1の内部の電気的構造を示す電気回路図である。ダイオードセルAD1〜AD4によってそれぞれ構成されるpn接合ダイオードは、カソード側がカソード電極A3によって共通接続され、アノード側がアノード電極A4によって共通接続されることによって、全て並列に接続されており、これによって、全体として1つのダイオードとして機能する。
この実施形態の構成によれば、チップダイオードA1は複数のダイオードセルAD1〜AD4を有しており、各ダイオードセルAD1〜AD4がpn接合領域A11を有している。pn接合領域A11は、ダイオードセルAD1〜AD4毎に分離されている。そのため、チップダイオードA1は、pn接合領域A11の周囲長、すなわち、半導体基板A2におけるn型領域A10の周囲長の合計(総延長)が長くなる。これにより、pn接合領域A11の近傍における電界の集中を回避し、その分散を図ることができるので、ESD耐量の向上を図ることができる。すなわち、チップダイオードA1を小型に形成する場合であっても、pn接合領域A11の総周囲長を大きくすることができるから、チップダイオードA1の小型化とESD耐量の確保とを両立することができる。
図16は、同面積の半導体基板上に形成するダイオードセルの大きさおよび/またはダイオードセルの個数を様々に設定して、pn接合領域の周囲長の合計(総延長)を異ならせた複数のサンプルについてESD耐量を測定した実験結果を示す。この実験結果から、pn接合領域の周囲長が長くなるほど、ESD耐量が大きくなることが分かる。4個以上のダイオードセルを半導体基板上に形成した場合に、8キロボルトを超えるESD耐量を実現することができた。
チップダイオードA1の製造工程を概説すれば、次の通りである。
まず、p型半導体基板A2の表面に、熱酸化膜等の絶縁膜A15が形成され、その上にレジストマスクを形成する。このレジストマスクを介するn型不純物(たとえば燐)のイオン注入または拡散によって、n型領域A10が形成される。さらに、p型領域A12に整合する開口を有する別のレジストマスクが形成され、このレジストマスクを介するp型不純物(たとえば砒素)のイオン注入または拡散によって、p型領域A12が形成される。レジストマスクを剥離し、必要に応じて絶縁膜A15を厚膜化(たとえばCVDにより厚膜化)した後、コンタクト孔A16,A17に整合する開口を有するさらに別のレジストマスクが絶縁膜A15の上に形成される。このレジストマスクを介するエッチングによって、絶縁膜A15にコンタクト孔A16,A17が形成される。
次いで、たとえばスパッタリングによって、カソード電極A3およびアノード電極A4を構成する電極膜が絶縁膜A15上に形成される。そして、この電極膜上に、スリットA18に対応する開口パターンを有するレジスト膜が形成され、このレジスト膜を介するエッチングによって、電極膜にスリットA18が形成される。これにより、前記電極膜がカソード電極A3およびアノード電極A4に分離される。
次いで、レジスト膜を剥離した後、たとえばCVD法によって窒化膜等のパッシベーション膜A20が形成され、さらにポリイミド等を塗布することにより樹脂膜A21が形成される。そして、これらのパッシベーション膜A20および樹脂膜A21に対して、フォトリソグラフィを利用したエッチングを施すことにより、パッド開口A22,A23が形成される。その後、必要に応じて、パッド開口A22,A23内に外部接続電極A24,A25が形成される。外部接続電極A24,A25の形成は、めっきによって行うことができる。こうして、前述の構造のチップダイオードA1を得ることができる。
図17は、第2発明の第2の実施形態に係るチップダイオードの構成を説明するための断面図である。図17において、前述の図11〜図14に示された各部に対応する部分には同一参照符号を付して示す。この実施形態では、半導体基板A2の表面にカソード電極A3が配置され、半導体基板A2の裏面にアノード電極A28が配置されている。したがって、この実施形態では、半導体基板A2の表面側(カソード電極A3側)にアノードパッドA6を設ける必要がないので、それに応じて半導体基板A2のサイズを縮小したり、ダイオードセルAD1〜AD4の個数を多くしたりすることができる。カソード電極A3は、半導体基板A2の表面のほぼ全域を覆うように形成されていて、ダイオードセルAD1〜AD4の各n型領域A10にオーミック接触している。アノード電極A28は、半導体基板A2の裏面にオーミック接触している。アノード電極A28は、たとえば金からなっていてもよい。
図18は、第2発明の第3の実施形態に係るチップダイオードA31の構成を説明するための平面図であり、図19は、図18のXIX−XIX線でとった断面図である。チップダイオードA31は、半導体基板A32と、半導体基板A32上に形成されたカソード電極A33およびアノード電極A34と、カソード電極A33およびアノード電極A34の間に並列に接続された複数のダイオードセルAD11〜AD14とを有している。半導体基板A32は、平面視においてほぼ矩形に形成されており、その長手方向の両端部にカソードパッドA35およびアノードパッドA36がそれぞれ配置されている。これらのカソードパッドA35およびアノードパッドA36の間に矩形形状のダイオードセル領域A37が設定されている。このダイオードセル領域A37内に、複数のダイオードセルAD11〜AD14が二次元配列されている。この実施形態では、複数のダイオードセルAD11〜AD14は、半導体基板A32の長手方向および短手方向に沿ってマトリックス状に等間隔で配列されている。半導体基板A32の大きさは、第1の実施形態における半導体基板A2と同程度であってもよい。
ダイオードセルAD11〜AD14は、それぞれ矩形の領域からなり、その矩形の領域の内部に、平面視多角形形状(この実施形態では正八角形形状)のショットキ接合領域A41を有している。各ショットキ接合領域A41に接触するように、ショットキメタルA40が配置されている。すなわち、ショットキメタルA40は、ショットキ接合領域A41において半導体基板A32にショットキ接合している。
半導体基板A32は、この実施形態では、p型シリコン基板A50と、その上にエピタキシャル成長させられたn型エピタキシャル層A51とを有している。p型シリコン基板A50の表面には、n型不純物(たとえば砒素)を導入して形成されたn型埋め込み層A52が形成されている。ショットキ接合領域A41は、n型エピタキシャル層A51の表面に設定されており、このn型エピタキシャル層A51の表面にショットキメタルA40が接合されることによって、ショットキ接合が形成されている。ショットキ接合領域A41の周囲には、コンタクトエッジのリークを抑制するためのガードリングA53が形成されている。
ショットキメタルA40は、たとえばTiまたはTiNからなっていてもよく、このショットキメタルA40にAiSi合金等の金属膜A42が積層されてカソード電極A33が構成されている。ショットキメタルA40は、ダイオードセルAD11〜AD14毎に分離されていてもよいが、この実施形態では、複数のダイオードセルAD11〜AD14の各ショットキ接合領域A41に共通に接触するようにショットキメタルA40が形成されている。
n型エピタキシャル層A51には、ショットキ接合領域A41を回避した領域に、エピタキシャル層A51の表面からn型埋め込み層A52に達するn型ウェルA54が形成されている。そして、n型ウェルA54の表面にオーミック接触するようにアノード電極A34が形成されている。アノード電極A34は、カソード電極A33と同様の構成の電極膜からなっていてもよい。
n型エピタキシャル層A51の表面には、たとえば酸化膜からなる絶縁膜A45が形成されている。絶縁膜A45には、ショットキ接合領域A41に対応したコンタクト孔A46と、n型ウェルA54を露出させるコンタクト孔A47とが形成されている。カソード電極A33は、絶縁膜A45を覆うように形成されていて、コンタクト孔A46の内部にまで達し、コンタクト孔A46内においてn型エピタキシャル層A51にショットキ接合している。一方、アノード電極A34は、絶縁膜A45上に形成されていて、コンタクト孔A47内に延び、このコンタクト孔A47内においてn型ウェルA54にオーミック接触している。カソード電極A33とアノード電極A34とは、スリットA48によって分離されている。
カソード電極A33およびアノード電極A34を覆うように、たとえば窒化膜からなるパッシベーション膜A56が形成されている。さらに、パッシベーション膜A56を覆うように、ポリイミド等の樹脂膜A57が形成されている。パッシベーション膜A56および樹脂膜A57を貫通して、カソードパッドA35となるカソード電極A33の表面の一部の領域を露出させるパッド開口A58が形成されている。さらに、パッシベーション膜A56および樹脂膜A57を貫通するように、アノードパッドA36となるアノード電極A34の表面の一部領域を露出させるようにパッド開口A59が形成されている。パッド開口A58,A59には、外部接続電極A60,A61がそれぞれ埋め込まれており、それらは、樹脂膜A57の表面から上方に突出している。外部接続電極A60,A61は、たとえば、電極A33,A34に接するNi膜と、その上に形成されたPd膜と、その上に形成されたAu膜とを有するNi/Pd/Au積層膜からなっていてもよい。このような積層膜は、めっき法によって形成することができる。
このような構成によって、カソード電極A33は、ダイオードセルAD11〜AD14がそれぞれ有するショットキ接合領域A41に共通に接続されている。また、アノード電極A34は、n型ウェルA54およびn型埋め込み層A52を介してn型エピタキシャル層A51に接続されており、したがって、複数のダイオードセルAD11〜AD14に形成されたショットキ接合領域A41に共通に並列接続されていることになる。これにより、複数のダイオードセルAD11〜AD14のショットキ接合領域A41を有する複数のショットキバリアダイオードが、カソード電極A33とアノード電極A34との間に並列に接続されている。
このように、この実施形態においても、複数のダイオードセルAD11〜AD14がそれぞれ互いに分離されたショットキ接合領域A41を有しているため、ショットキ接合領域A41の周囲長(n型エピタキシャル層A51の表面におけるショットキ接合領域A41の周囲長)の総延長が大きくなる。これによって、電界の集中を抑制できるので、ESD耐量を向上することができる。すなわち、チップダイオードA31を小型に形成する場合であっても、ショットキ接合領域A41の総周囲長を大きくすることができるから、チップダイオードA31の小型化とESD耐量の確保とを両立することができる。
図20は、第2発明の第4の実施形態に係るチップダイオードの構成を説明するための図解的な断面図である。図20において、図18および図19に示された各部に対応する部分には同一参照符号を付して示す。この実施形態では、n型シリコン基板A72の表面にn型エピタキシャル層A51が形成されている。そして、n型半導体基板A72の裏面(n型エピタキシャル層A51とは反対側の表面)に、オーミック接触するようにアノード電極A73が形成されている。n型エピタキシャル層A51の表面にはアノード電極が形成されておらず、n型エピタキシャル層A51に形成されたショットキ接合領域A41に並列に接続されるカソード電極A33だけが形成されている。このような構成によっても、第3の実施形態と同様の作用効果を奏することができる。加えて、n型エピタキシャル層A51の表面にアノード電極を設けなくてもよいから、n型エピタキシャル層A51の表面により多くのダイオードセルを配置することができ、ショットキ接合領域A41の周囲長の総延長を一層長くして、ESD耐量を向上することができる。あるいは、n型半導体基板A72の大きさを小さくして、ESD耐量が確保された一層小型のチップダイオードを提供することができる。
以上、第2発明の実施形態について説明したが、第2発明はさらに他の形態で実施することもできる。たとえば、前述の第1〜第4の実施形態では、4個のダイオードセルが半導体基板上に形成された例を示したけれども、半導体基板上に2個または3個のダイオードセルが形成されていてもよく、4個以上のダイオードセルが形成されていてもよい。
また、前述の実施形態では、pn接合領域またはショットキ接合領域が平面視において正八角形に形成されている例を示したが、辺の数が3個以上の任意の多角形形状にpn接合領域またはショットキ接合領域を形成してもよいし、それらの平面形状を円形や楕円形としてもよい。pn接合領域またはショットキ接合領域の形状を多角形形状とする場合に、それらは正多角形形状である必要はなく、辺の長さが2種類以上の多角形によってそれらの領域を形成してもよい。さらにまた、pn接合領域またはショットキ接合領域は、同じ大きさに形成される必要はなく、異なる大きさの接合領域をそれぞれ有する複数のダイオードセルが半導体基板上に混在していてもよい。さらにまた、半導体基板上に形成されるpn接合領域またはショットキ接合領域の形状は、1種類である必要はなく、2種以上の形状のpn接合領域またはショットキ接合領域が半導体基板上で混在していてもよい。
[3]第3発明について
携帯電話機に代表される携帯型電子機器においては、内部回路を構成する回路部品の小型化が求められている。したがって、チップダイオードについても、その小型化が求められており、それに伴って、電流能力を確保し、併せてESD(electrostatic discharge)耐量を確保することが困難となってきている。すなわち、小型で信頼性の高いチップダイオードを実現することが困難になっている。
第3発明の目的は、小型化と信頼性の確保とを両立できるチップダイオードを提供することである。
第3発明は、さらに、チップダイオードを備えた回路アセンブリ、およびこのような回路アセンブリを備えた電子機器を提供する。
第3発明は、次のような特徴を有している。
B1.半導体基板に形成され、それぞれ個別のダイオード接合領域を有する複数のダイオードセルと、前記複数のダイオードセルの一方の極にそれぞれ接続された複数の引き出し電極、および前記複数の引き出し電極に接続された外部接続部を有する第1電極と、前記複数のダイオードセルの他方の極に接続された第2電極とを含み、前記引き出し電極が、前記ダイオードセルの前記一方の極に接続されたセル接続部を有し、前記セル接続部から前記外部接続部までの間の至るところで、前記セル接続部よりも広い幅を有している、チップダイオード。
この構成によれば、半導体基板に複数のダイオードセルが形成されている。それらの複数のダイオードセルの一方の極は、複数の引き出し電極によって第1電極の外部接続部に共通に接続されており、他方の極は第2電極に接続されている。このようにして、複数のダイオードセルが第1電極および第2電極の間に並列に接続されている。これにより、ESD耐量の向上を図ることができ、特に、チップサイズの小型化とESD耐量の確保とを両立することができる。より具体的には、ダイオードセル毎に分離されたダイオード接合領域が形成されていて、それらが並列接続されている。複数のダイオードセルにそれぞれ個別のダイオード接合領域が形成されていることによって、半導体基板上におけるダイオード接合領域の周囲長を長くすることができる。これにより、電界の集中が緩和され、ESD耐量を向上できる。すなわち、チップサイズを小型化した場合でも、十分なESD耐量を確保できる。ダイオード接合領域の周囲長とは、半導体基板の表面におけるダイオード接合領域の周囲の長さの合計である。
さらにこの発明では、引き出し電極の幅が、ダイオードセルの一方の極に接続されたセル接続部から外部接続部までの間の至るところで、前記セル接続部の幅よりも広い。これにより、許容電流量を大きくとることができ、エレクトロマイグレーションを低減して、大電流に対する信頼性を向上できる。すなわち、小型でESD耐量が大きく、しかも大電流に対する信頼性をも確保したチップダイオードを提供できる。
引き出し電極の幅とは、半導体基板の主面(素子形成面)の法線方向から見た平面視において、引き出し電極の延在方向に直交する方向の長さである。延在方向とは、基板の主面(素子形成面)に沿う方向であって、引き出し電極が延びている方向である。引き出し電極は必ずしも直線状に形成する必要はなく、引き出し電極が湾曲または屈曲している場合には、各位置における引き出し電極の延在方向に直交する方向の長さが引き出し電極の幅である。セル接続部の幅とは、半導体基板の法線方向からみた平面視において、引き出し電極の引き出し方向に直交する方向に沿う長さである。引き出し方向とは、平面視において引き出し電極がダイオード接合領域の縁を横切って延びている方向である。
B2.前記ダイオード接合領域が、pn接合領域である、「B1.」に記載のチップダイオード。この構成では、ダイオードセル毎に分離されたpn接合領域が形成されていて、それらが並列接続されている。このように、複数のダイオードセルを並列接続したpn接合型のチップダイオードを提供できる。複数のダイオードセルにそれぞれpn接合領域が形成されていることによって、半導体基板上におけるpn接合領域の周囲長を長くすることができる。これにより、電界の集中が緩和され、ESD耐量を向上できる。すなわち、チップサイズを小型化した場合でも、十分なESD耐量を確保できる。pn接合領域の周囲長とは、半導体基板の表面におけるp型領域とn型領域との境界線の総延長である。
B3.前記半導体基板がp型半導体基板からなり、前記p型半導体基板との間に前記pn接合領域を形成するn型拡散層が前記ダイオードセル毎に分離されて前記p型半導体基板に形成されており、前記第2電極が前記半導体基板に電気的に接続されており、前記引き出し電極のセル接続部が、前記n型拡散層に接している、「B2.」に記載のチップダイオード。
この構成によれば、各ダイオードセルの一方の極に対応するn型拡散層が引き出し電極を介して第1電極の外部接続部に接続されており、各ダイオードセルの他方の極に対応するp型半導体基板が第2電極に電気的に接続されている。これによって、複数のダイオードセルが並列接続されている。また、p型半導体基板にダイオードセル毎に分離されたn型拡散層が形成されており、それによって、それぞれpn接合領域を有する複数のダイオードセルがp型半導体基板上に形成されている。そして、引き出し電極のセル接続部がn型拡散層に接し、引き出し電極は、至るところでセル接続部よりも広い幅を有している。これにより、エレクトロマイグレーションを低減して、大電流に対する信頼性を向上できる。
さらに、半導体基板がp型半導体基板からなっているので、半導体基板上にエピタキシャル層を形成しなくても、安定した特性を実現できる。すなわち、n型の半導体ウエハは、抵抗率の面内ばらつきが大きいので、表面に抵抗率の面内ばらつきの少ないエピタキシャル層を形成し、このエピタキシャル層に不純物拡散層を形成してpn接合を形成する必要がある。これに対して、p型半導体ウエハは、面内ばらつきが少ないので、エピタキシャル層を形成することなく、安定した特性のダイオードをウエハのいずれの箇所からも切り出すことができる。よって、p型半導体基板を用いることによって、製造工程を簡単にでき、かつ製造コストを低減できる。
B4.前記第2電極が、前記p型半導体基板に接し、AlSiからなる電極膜を含む、「B2.」または「B3.」に記載のチップダイオード。AlSiは、p型半導体(とくにp型シリコン半導体)と仕事関数が近似している。そのため、AlSi電極膜は、p型半導体との間に良好なオーミック接合を形成することができる。よって、p型半導体基板にオーミック接合のための高不純物濃度拡散層を形成する必要がない。これにより、製造工程が一層簡単になるので、それに応じて生産性および生産コストを低減できる。
p型半導体基板に接する電極膜としては、他にも、Ti/Al積層膜、Ti/TiN/AiCu積層膜その他の電極膜材料を適用できる。この場合には、p型半導体基板に当該p型半導体基板よりも高不純物濃度のp型拡散層を形成し、このp型拡散層に電極膜を接合してオーミック接触を形成することが好ましい。
B5.前記複数のダイオードセルが、前記外部接続部に向かって直線上に並んだ複数のダイオードセルを含み、当該直線上に並んだ複数のダイオードセルが前記直線に沿って直線状に形成された共通の前記引き出し電極によって前記外部接続部に接続されている、「B1.」〜「B4.」のいずれかに記載のチップダイオード。この構成によれば、第1電極の外部接続部に向かって直線上に並んだ複数のダイオードセルが直線状の共通の引き出し電極によって、当該外部接続部に接続されている。これにより、ダイオードセルから第1電極の外部接続部までの引き出し電極の長さを最小にできるから、エレクトロマイグレーションを一層効果的に低減できる。また、複数のダイオードセルで一つの引き出し電極を共有できるから、多数のダイオードセルを形成してダイオード接合領域(pn接合領域)の周囲長の増加を図りながら、線幅の広い引き出し電極を半導体基板上にレイアウトできる。これにより、ESD耐量の一層の向上とエレクトロマイグレーションの低減とを両立して、一層信頼性の高いチップダイオードを提供できる。
B6.前記直線状の引き出し電極において前記外部接続部とは反対側の端部が、前記ダイオード接合領域の形状に整合するように整形されている、「B5.」に記載のチップダイオード。この構成によれば、引き出し電極の端部がダイオード接合領域の形状に整合しているので、引き出し電極の占有面積を少なくしながら、ダイオード接合領域との接続を実現できる。
B7.前記複数のダイオードセルが、前記半導体基板上に二次元配列されている、「B1.」〜「B6.」のいずれかに記載のチップダイオード。この構成により、複数のダイオードセルが二次元配列(好ましくは、等間隔に二次元配列)されていることによって、ESD耐量を一層向上することができる。
B8.前記第1電極および前記第2電極が前記半導体基板の一方の主面側に配置されている、「B1.」〜「B7.」のいずれかに記載のチップダイオード。この構成によれば、半導体基板の一方の表面に第1電極および第2電極がいずれも形成されているので、チップダイオードを実装基板上に表面実装することができる。すなわち、フリップチップ接続型のチップダイオードを提供することができる。これによって、チップダイオードの占有空間を小さくできる。とくに、実装基板上におけるチップダイオードの低背化を実現できる。これにより、小型電子機器等の筐体内の空間を有効に利用でき、高密度実装および小型化に寄与できる。
B9.前記半導体基板の主面を覆う絶縁膜をさらに含み、前記引き出し電極の前記セル接続部が前記絶縁膜に形成されたコンタクト孔を介して前記ダイオードセルの一方の極に接続されており、前記外部接続部が、前記コンタクト孔の外の領域において前記絶縁膜上に配置されている、「B1.」〜「B8.」のいずれかに記載のチップダイオード。この構成によれば、半導体基板上に絶縁膜が形成されており、その絶縁膜に形成されたコンタクト孔を介してダイオードセルに引き出し電極のセル接続部が接続されている。そして、コンタクト孔の外の領域において絶縁膜上に第1電極の外部接続部が配置されている。これにより、チップダイオードを実装基板に実装したり、外部接続部にボンディングワイヤを接続したりするときに、ダイオード接合領域に大きな衝撃が加わることを回避できる。それによって、ダイオード接合領域の破壊を回避できるので、外力に対する耐久性に優れたチップダイオードを実現できる。
B10.前記第1電極および前記第2電極を露出させ、前記引き出し電極を覆うように前記半導体基板の主面に形成された保護膜をさらに含む、「B1.」〜「B9.」のいずれか一項に記載のチップダイオード。この構成によれば、第1および第2電極を露出させながら引き出し電極を覆う保護膜が形成されているので、引き出し電極およびダイオード接合領域への水分の浸入を抑制または防止でき。そのうえ、保護膜によって、外力に対する耐久性を向上できる。
B11.前記引き出し電極が前記半導体基板の一方の主面に形成されており、前記半導体基板の前記一方の主面が、コーナー部を丸めた矩形形状を有している、「B1.」〜「B10.」のいずれかに記載のチップダイオード。この構成によれば、引き出し電極が形成されている側の半導体基板の表面は、コーナー部が丸められた矩形形状を有している。それによって、チップダイオードの角部の欠け(チッピング)を抑制または防止できるので、外観不良の少ないチップダイオードを提供できる。
B12.前記矩形形状の一辺の途中部に、陰極方向を表す凹部が形成されている、「B11.」に記載のチップダイオード。この構成によれば、矩形形状の半導体基板の一辺に、陰極方向を表す凹部が形成されているので、半導体基板の表面(たとえば保護膜の表面)に、標印などによって陰極方向を表すマーク(カソードマーク)を形成する必要がない。上記のような凹部は、チップダイオードをウエハ(元基板)から切り出すための加工を行うときに同時に形成しておくこともできる。また、チップダイオードのサイズが微小で、標印が困難な場合にも形成できる。したがって、標印のための工程を省くことができ、かつ微小サイズのチップダイオードに対しても陰極方向を表す目印を付すことができる。
B13.実装基板と、前記実装基板に実装された「B1.」〜「B12.」のいずれかに記載のチップダイオードとを含む、回路アセンブリ。この構成により、小型でESD耐量が大きく、しかも大電流に対する信頼性をも確保したチップダイオードを用いた回路アセンブリを提供できる。
B14.前記チップダイオードが、前記実装基板にワイヤレスボンディング(フェースダウンボンディング、フリップチップボンディング)によって接続されている、「B13.」に記載の回路アセンブリ。この構成により、実装基板上におけるチップダイオードの占有空間を小さくできるから、電子部品の高密度実装に寄与できる。
B15.「B13.」または「B14.」に記載の回路アセンブリと、前記回路アセンブリを収容した筐体とを含む、電子機器。この構成により、小型でESD耐量が大きく、しかも大電流に対する信頼性をも確保したチップダイオードを用いた回路アセンブリを筐体内に収容した電子機器を提供できる。したがって、信頼性の高い電子機器を提供できる。
前記複数のダイオードセルの前記ダイオード接合領域は、等しい大きさに形成されていてもよい。この構成では、複数のダイオードセルがほぼ等しい特性を有するので、チップダイオードは、全体として良好な特性を有し、小型化した場合でも、十分なESD耐量を有することができる。
各ダイオード接合領域は、多角形の領域であってもよい。この構成により、各ダイオードセルが、長い周囲長のダイオード接合領域を有するので、全体の周囲長を長くすることができるから、ESD耐量を向上することができる。
前記複数のダイオードセルは、等しい大きさ(より具体的には複数のダイオードセルのpn接合領域が等しい大きさ)に形成されていてもよい。この構成では、複数のダイオードセルがほぼ等しい特性を有するので、チップダイオードは、全体として良好な特性を有し、小型化した場合でも、十分なESD耐量を有することができる。
前記ダイオードセルが、4個以上設けられていることが好ましい。この構成により、4個以上のダイオードセルが設けられることによって、ダイオード接合領域の周囲長を長くすることができるから、ESD耐量を効率的に向上することができる。
第3発明の実施の形態を、添付図面を参照して詳細に説明する。
図21は、第3発明の第1の実施形態に係るチップダイオードの斜視図であり、図22はその平面図であり、図23は、図22のXXIII−XXIII線でとった断面図である。さらに、図24は、図22のXXIV−XXIVでとった断面図である。
チップダイオードB1は、p型の半導体基板B2(たとえばシリコン基板)と、半導体基板B2に形成された複数のダイオードセルBD1〜BD4と、これらの複数のダイオードセルBD1〜BD4を並列に接続するカソード電極B3およびアノード電極B4とを含む。半導体基板B2は、一対の主面B2a,B2bと、その一対の主面B2a,B2bと直交する複数の側面B2cとを含み、前記一対の主面B2a,B2bのうちの一方(主面B2a)が素子形成面とされている。以下、この主面B2aを「素子形成面B2a」という。素子形成面B2aは、平面視において矩形に形成されており、たとえば、長手方向の長さLが0.4mm程度、短手方向の長さWが0.2mm程度であってもよい。また、チップダイオードB1の全体の厚さTは0.1mm程度であってもよい。素子形成面B2aの両端部に、カソード電極B3の外部接続電極B3Bと、アノード電極B4の外部接続電極B4Bとが配置されている。これらの外部接続電極B3B,B4Bの間の素子形成面B2aに、ダイオードセル領域B7が設けられている。
素子形成面B2aの一つの短辺(この実施形態ではカソード側外部接続電極B3Bに近い短辺)に連なる一つの側面B2cには、半導体基板B2の厚さ方向に延びて切り欠かれた凹部B8が形成されている。凹部B8は、この実施形態では、半導体基板B2の厚さ方向の全域にわたって延びている。凹部B8は、平面視において、素子形成面B2aの一短辺から内方に窪んでおり、この実施形態では、素子形成面B2aの内方に向かって幅狭となる台形形状を有している。むろん、この平面形状は一例であり、矩形形状であってもよいし、三角形形状であってもよいし、部分円状(たとえば円弧形状)等の凹湾曲形状であってもよい。凹部B8は、チップダイオードB1の向き(チップ方向)を表す。より具体的には、凹部B8は、カソード側外部接続電極B3Bの位置を表すカソードマークを提供している。これにより、チップダイオードB1の実装時に、その外観によって極性を把握できる構造となっている。
半導体基板B2は、4つの側面B2cのうち互いに隣接する一対の側面の交差部に対応する四隅に4つのコーナー部B9を有している。この4つのコーナー部B9は、この実施形態では、ラウンド形状に整形されている。コーナー部B9は、素子形成面B2aの法線方向から見た平面視において、外側に凸の滑らかな湾曲面をなしている。これにより、チップダイオードB1の製造工程や実装時におけるチッピングを抑制できる構造となっている。
ダイオードセル領域B7は、この実施形態では、矩形に形成されている。ダイオードセル領域B7内に、複数のダイオードセルBD1〜BD4が配置されている。複数のダイオードセルBD1〜BD4は、この実施形態では4個設けられており、半導体基板B2の長手方向および短手方向に沿って、マトリックス状に等間隔で二次元配列されている。
図25は、カソード電極B3およびアノード電極B4ならびにその上に形成された構成を取り除いて、半導体基板B2の表面(素子形成面B2a)の構造を示す平面図である。ダイオードセルBD1〜BD4の各領域内には、それぞれ、p型の半導体基板B2の表層領域にn型領域B10が形成されている。n型領域B10は、個々のダイオードセル毎に分離されている。これにより、ダイオードセルBD1〜BD4は、ダイオードセル毎に分離されたpn接合領域B11をそれぞれ有している。
複数のダイオードセルBD1〜BD4は、この実施形態では等しい大きさおよび等しい形状、具体的には矩形形状に形成されており、各ダイオードセルの矩形領域内に、多角形形状のn型領域B10が形成されている。この実施形態では、n型領域B10は、正八角形に形成されており、ダイオードセルBD1〜BD4の矩形領域を形成する4辺にそれぞれ沿う4つの辺と、ダイオードセルBD1〜BD4の矩形領域の4つの角部にそれぞれ対向する別の4つの辺とを有している。
図23および図24に示されているように、半導体基板B2の素子形成面B2aには、酸化膜等からなる絶縁膜B15(図22では図示省略)が形成されている。絶縁膜B15には、ダイオードセルBD1〜BD4のそれぞれのn型領域B10の表面を露出させるコンタクト孔B16(カソードコンタクト孔)と、素子形成面B2aを露出させるコンタクト孔B17(アノードコンタクト孔)とが形成されている。絶縁膜B15の表面には、カソード電極B3およびアノード電極B4が形成されている。カソード電極B3は、絶縁膜B15の表面に形成されたカソード電極膜B3Aと、カソード電極膜B3Aに接合された外部接続電極B3Bとを含む。カソード電極膜B3Aは、複数のダイオードセルBD1,BD3に接続された引き出し電極BL1と、複数のダイオードBD2,BD4に接続された引き出し電極BL2と、引き出し電極BL1,BL2(カソード引き出し電極)と一体的に形成されたカソードパッドB5とを有している。カソードパッドB5は、素子形成面B2aの一端部に矩形に形成されている。このカソードパッドB5に外部接続電極B3Bが接続されている。このようにして、外部接続電極B3Bは、引き出し電極BL1,BL2に共通に接続されている。カソードパッドB5および外部接続電極B3Bは、カソード電極B3の外部接続部(カソード外部接続部)を構成している。
アノード電極B4は、絶縁膜B15の表面に形成されたアノード電極膜B4Aと、アノード電極膜B4Aに接合された外部接続電極B4Bとを含む。アノード電極膜B4Aは、p型半導体基板B2に接続されており、素子形成面B2aの一端部付近にアノードパッドB6を有している。アノードパッドB6は、アノード電極膜B4Aにおいて素子形成面B2aの一端部に配置された領域からなる。このアノードパッドB6に外部接続電極B4Bが接続されている。アノードパッドB6および外部接続電極B4Bは、アノード電極B4の外部接続部(アノード外部接続部)を構成している。アノード電極膜B4Aにおいて、アノードパッドB6以外の領域は、アノードコンタクト孔B17から引き出されたアノード引き出し電極である。
引き出し電極BL1は、絶縁膜B15の表面からダイオードセルBD1,BD3のコンタクト孔B16内に入り込み、各コンタクト孔B16内でダイオードセルBD1,BD3の各n型領域B10にオーミック接触している。引き出し電極BL1において、コンタクト孔B16内でダイオードセルBD1,BD3に接続されている部分は、セル接続部BC1,BC3を構成している。同様に、引き出し電極BL2は、絶縁膜B15の表面からダイオードセルBD2,BD4のコンタクト孔B16内に入り込み、各コンタクト孔B16内でダイオードセルBD2,BD4の各n型領域B10にオーミック接触している。引き出し電極BL2において、コンタクト孔B16内でダイオードセルBD2,BD4に接続されている部分は、セル接続部BC2,BC4を構成している。アノード電極膜B4Aは、絶縁膜B15の表面からコンタクト孔B17の内方へと延びており、コンタクト孔B17内でp型の半導体基板B2にオーミック接触している。カソード電極膜B3Aおよびアノード電極膜B4Aは、この実施形態では、同じ材料からなっている。
電極膜としては、この実施形態では、AlSi膜を用いている。AlSi膜を用いると、半導体基板B2の表面にp型領域を設けることなく、アノード電極膜B4Aをp型の半導体基板B2にオーミック接触させることができる。すなわち、アノード電極膜B4Aをp型の半導体基板B2に直接接触させてオーミック接合を形成できる。したがって、p型領域を形成するための工程を省くことができる。
カソード電極膜B3Aとアノード電極膜B4Aとの間は、スリットB18によって分離されている。引き出し電極BL1は、ダイオードセルBD1からダイオードセルBD3を通ってカソードパッドB5に至る直線に沿って直線状に形成されている。同様に、引き出し電極BL2は、ダイオードセルBD2からダイオードセルBD4を通ってカソードパッドB5に至る直線に沿って直線状に形成されている。引き出し電極BL1,BL2は、n型領域B10からカソードパッドB5まで間の至るところで一様な幅W1,W2をそれぞれ有しており、それらの幅W1,W2は、セル接続部BC1,BC2,BC3,BC4の幅よりも広い。セル接続部BC1〜BC4の幅は、引き出し電極BL1,BL2の引き出し方向に直交する方向の長さによって定義される。引き出し電極BL1,BL2の先端部は、n型領域B10の平面形状と整合するように整形されている。引き出し電極BL1,BL2の基端部は、カソードパッドB5に接続されている。スリットB18は、引き出し電極BL1,BL2を縁取るように形成されている。一方、アノード電極膜B4Aは、ほぼ一定の幅のスリットB18に対応した間隔を開けて、カソード電極膜B3Aを取り囲むように、絶縁膜B15の表面に形成されている。アノード電極膜B4Aは、素子形成面B2aの長手方向に沿って延びる櫛歯状部分と、矩形領域からなるアノードパッドB6とを一体的に有している。
カソード電極膜B3Aおよびアノード電極膜B4Aは、たとえば窒化膜からなるパッシベーション膜B20(図22では図示省略)によって覆われており、さらにパッシベーション膜B20の上にはポリイミド等の樹脂膜B21が形成されている。パッシベーション膜B20および樹脂膜B21を貫通するように、カソードパッドB5を露出させるパッド開口B22と、アノードパッドB6を露出させるパッド開口B23とが形成されている。パッド開口B22,B23に外部接続電極B3B,B4Bがそれぞれ埋め込まれている。パッシベーション膜B20および樹脂膜B21は、保護膜を構成しており、引き出し電極BL1,BL2およびpn接合領域B11への水分の浸入を抑制または防止するとともに、外部からの衝撃等を吸収し、チップダイオードB1の耐久性の向上に寄与している。
外部接続電極B3B,B4Bは、樹脂膜B21の表面よりも低い位置(半導体基板B2に近い位置)に表面を有していてもよいし、樹脂膜B21の表面から突出していて、樹脂膜B21よりも高い位置(半導体基板B2から遠い位置)に表面を有していてもよい。図23には、外部接続電極B3B,B4Bが樹脂膜B21の表面から突出している例を示す。外部接続電極B3B,B4Bは、たとえば、電極膜B3A,B4Aに接するNi膜と、その上に形成されたPd膜と、その上に形成されたAu膜とを有するNi/Pd/Au積層膜からなっていてもよい。このような積層膜は、めっき法によって形成することができる。
各ダイオードセルBD1〜BD4では、p型の半導体基板B2とn型領域B10との間にpn接合領域B11が形成されており、したがって、それぞれpn接合ダイオードが形成されている。そして、複数のダイオードセルBD1〜BD4のn型領域B10がカソード電極B3に共通に接続され、ダイオードセルBD1〜BD4の共通のp型領域であるp型の半導体基板B2がアノード電極B4に共通に接続されている。これによって、半導体基板B2上に形成された複数のダイオードセルBD1〜BD4は、すべて並列に接続されている。
図26は、チップダイオードB1の内部の電気的構造を示す電気回路図である。ダイオードセルBD1〜BD4によってそれぞれ構成されるpn接合ダイオードは、カソード側がカソード電極B3によって共通接続され、アノード側がアノード電極B4によって共通接続されることによって、全て並列に接続されており、これによって、全体として1つのダイオードとして機能する。
この実施形態の構成によれば、チップダイオードB1は複数のダイオードセルBD1〜BD4を有しており、各ダイオードセルBD1〜BD4がpn接合領域B11を有している。pn接合領域B11は、ダイオードセルBD1〜BD4毎に分離されている。そのため、チップダイオードB1は、pn接合領域B11の周囲長、すなわち、半導体基板B2におけるn型領域B10の周囲長の合計(総延長)が長くなる。これにより、pn接合領域B11の近傍における電界の集中を回避し、その分散を図ることができるので、ESD耐量の向上を図ることができる。すなわち、チップダイオードB1を小型に形成する場合であっても、pn接合領域B11の総周囲長を大きくすることができるから、チップダイオードB1の小型化とESD耐量の確保とを両立することができる。
図27は、同面積の半導体基板上に形成するダイオードセルの大きさおよび/またはダイオードセルの個数を様々に設定して、pn接合領域の周囲長の合計(総延長)を異ならせた複数のサンプルについてESD耐量を測定した実験結果を示す。この実験結果から、pn接合領域の周囲長が長くなるほど、ESD耐量が大きくなることが分かる。4個以上のダイオードセルを半導体基板上に形成した場合に、8キロボルトを超えるESD耐量を実現することができた。
さらに、この実施形態では、引き出し電極BL1,BL2の幅W1,W2が、セル接続部BC1〜BC4からカソードパッドB5までの間の至るところで、セル接続部BC1〜BC4の幅よりも広い。これにより、許容電流量を大きくとることができ、エレクトロマイグレーションを低減して、大電流に対する信頼性を向上できる。すなわち、小型でESD耐量が大きく、しかも大電流に対する信頼性をも確保したチップダイオードを提供できる。
また、この実施形態では、カソードパッドB5に向かう直線上に並んだ複数のダイオードセルBD1,BD3;BD2,BD4が直線状の共通の引き出し電極BL1,BL2によって、カソードパッドB5に接続されている。これにより、ダイオードセルBD1〜BD4からカソードパッドB5までの引き出し電極の長さを最小にできるから、エレクトロマイグレーションを一層効果的に低減できる。また、複数のダイオードセルBD1,BD3;BD2,BD4で一つの引き出し電極BL1;BL2を共有できるから、多数のダイオードセルBD1〜BD4を形成してダイオード接合領域(pn接合領域B11)の周囲長の増加を図りながら、線幅の広い引き出し電極を半導体基板2上にレイアウトできる。これにより、ESD耐量の一層の向上とエレクトロマイグレーションの低減とを両立して、信頼性を一層向上できる。
また、引き出し電極BL1,BL2の端部がn型領域B10の形状(多角形)に整合するように部分多角形形状となっているので、引き出し電極BL1,BL2の占有面積を小さくしながら、n型領域B10と接続できる。
さらに、半導体基板B2の一方の表面である素子形成面B2aにカソード側およびアノード側の外部接続電極B3B,B4Bがいずれも形成されている。そこで、図28に示すように、素子形成面B2aを実装基板B25に対向させて、外部接続電極B3B,B4BをはんだB26によって実装基板B25上に接合することにより、チップダイオードB1を実装基板B25上に表面実装した回路アセンブリを構成することができる。すなわち、フリップチップ接続型のチップダイオードB1を提供することができ、素子形成面B2aを実装基板B25の実装面に対向させたフェースダウン接合によって、ワイヤレスボンディングによってチップダイオードB1を実装基板B25に接続できる。これによって、実装基板B25上におけるチップダイオードB1の占有空間を小さくできる。とくに、実装基板B25上におけるチップダイオードB1の低背化を実現できる。これにより、小型電子機器等の筐体内の空間を有効に利用でき、高密度実装および小型化に寄与できる。
また、この実施形態では、半導体基板B2上に絶縁膜B15が形成されており、その絶縁膜B15に形成されたコンタクト孔B16を介してダイオードセルBD1〜BD4に引き出し電極BL1,BL2のセル接続部BC1〜BC4が接続されている。そして、コンタクト孔B16の外の領域において絶縁膜B15上にカソードパッドB5が配置されている。つまり、pn接合領域B11の直上から離れた位置にカソードパッドB5が設けられている。また、絶縁膜B15に形成されたコンタクト孔B17を介してアノード電極膜B4Aが半導体基板B2に接続されており、コンタクト孔B17の外の領域において絶縁膜B15上にアノードパッドB6が配置されている。アノードパッドB6もまた、pn接合領域B11の直上から離れた位置にある。これにより、チップダイオードB1を実装基板B25に実装するときに、pn接合領域B11に大きな衝撃が加わることを回避できる。それによって、pn接合領域B11の破壊を回避できるので、外力に対する耐久性に優れたチップダイオードを実現できる。また、外部接続電極B3B,B4Bを設けずに、カソードパッドB5およびアノードパッドB6をそれぞれカソード外部接続部およびアノード接続部とし、これらのカソードパッドB5およびアノードパッドB6にボンディングワイヤを接続する構成をとることもできる。この場合にも、ワイヤボンディング時の衝撃によってpn接合領域B11が破壊されることを回避できる。
また、この実施形態では、アノード電極膜B4AがAlSi膜からなっている。AlSi膜は、p型半導体(とくにp型シリコン半導体)と仕事関数が近似しており、そのため、p型半導体基板B2との間に良好なオーミック接合を形成することができる。よって、p型半導体基板B2にオーミック接合のための高不純物濃度拡散層を形成する必要がない。これにより、製造工程が簡単になるので、それに応じて生産性および生産コストを低減できる。
さらに、この実施形態では、半導体基板B2は、コーナー部B9が丸められた矩形形状を有している。それによって、チップダイオードB1の角部の欠け(チッピング)を抑制または防止できるので、外観不良の少ないチップダイオードB1を提供できる。
さらに、この実施形態では、半導体基板B2のカソード側外部接続電極B3Bに近い短辺に陰極方向を表す凹部B8が形成されているので、半導体基板B2の裏面(素子形成面B2aとは反対側の主面)に、カソードマークを標印する必要がない。凹部B8は、チップダイオードB1をウエハ(元基板)から切り出すための加工を行うときに同時に形成しておくこともできる。また、チップダイオードB1のサイズが微小で、標印が困難な場合にも凹部B8を形成して、カソードの方向を表示できる。したがって、標印のための工程を省くことができ、かつ微小サイズのチップダイオードB1に対してもカソードマークを付与できる。
図29は、チップダイオードB1の製造工程の一例を説明するための工程図である。また、図30Aおよび図30Bは、図29の製造工程途中の構成を示す断面図であり、図23に対応する切断面を示す。図31は、半導体基板B2の元基板としてのp型半導体ウエハBWの平面図であり、一部の領域を拡大して示してある。
まず、半導体基板B2の元基板としてのp型半導体ウエハBWが用意される。半導体ウエハBWの表面は素子形成面BWaであり、半導体基板B2の素子形成面B2aに対応している。素子形成面BWaには、複数のチップダイオードB1に対応した複数のチップダイオード領域B1aが、マトリクス状に配列されて設定されている。隣接するチップダイオード領域B1aの間には、境界領域B80が設けられている。境界領域B80は、ほぼ一定の幅を有する帯状の領域であり、直交する二方向に延びて格子状に形成されている。半導体ウエハBWに対して必要な工程を行った後に、境界領域B80に沿って半導体ウエハBWを切り離すことにより、複数のチップダイオードB1が得られる。
半導体ウエハBWに対して実行される工程の一例は、次のとおりである。
まず、p型半導体ウエハBWの素子形成面BWaに、熱酸化膜やCVD酸化膜等の絶縁膜B15(たとえば8000Å〜8600Åの厚さ)が形成され(BS1)、その上にレジストマスクが形成される(BS2)。このレジストマスクを用いたエッチングによって、n型領域B10に対応する開口が絶縁膜B15に形成される(BS3)。さらに、レジストマスクを剥離した後に、絶縁膜B15に形成された開口から露出する半導体ウエハBWの表層部にn型不純物が導入される(BS4)。n型不純物の導入は、n型不純物としての燐を表面に堆積させる工程(いわゆるリンデポ)によって行われてもよいし、n型不純物イオン(たとえば燐イオン)の注入によって行われてもよい。リンデポとは、半導体ウエハBWを拡散炉内に搬入し、拡散路内でPOClガスを流して行う熱処理によって、絶縁膜B15の開口内で露出する半導体ウエハBWの表面に燐を堆積させる処理である。必要に応じて絶縁膜B15を厚膜化(たとえばCVD酸化膜形成により1200Å程度厚膜化)した後(BS5)、半導体ウエハBWに導入された不純物イオンを活性化するための熱処理(ドライブ)が行われる(BS6)。これにより、半導体ウエハBWの表層部にn型領域B10が形成される。
次いで、コンタクト孔B16,B17に整合する開口を有するさらに別のレジストマスクが絶縁膜B15の上に形成される(BS7)。このレジストマスクを介するエッチングによって、絶縁膜B15にコンタクト孔B16,B17が形成される(BS8)、その後、レジストマスクが剥離される。
次いで、たとえばスパッタリングによって、カソード電極B3およびアノード電極B4を構成する電極膜が絶縁膜B15上に形成される(BS9)。この実施形態では、AlSiからなる電極膜(たとえば厚さ10000Å)が形成される。そして、この電極膜上に、スリットB18に対応する開口パターンを有する別のレジストマスクが形成され(BS10)、このレジストマスクを介するエッチング(たとえば反応性イオンエッチング)によって、電極膜にスリットB18が形成される(BS11)。スリットB18の幅は、3μm程度であってもよい。これにより、前記電極膜が、カソード電極膜B3Aおよびアノード電極膜B4Aに分離される。
次いで、レジスト膜を剥離した後、たとえばCVD法によって窒化膜等のパッシベーション膜B20が形成され(BS12)、さらにポリイミド等を塗布することにより樹脂膜B21が形成される(BS13)。たとえば、感光性を付与したポリイミドが塗布され、パッド開口B23,B24に対応するパターンで露光した後、そのポリイミド膜が現像される(ステップBS14)。これにより、パッド開口B23,B24に対応した開口を有する樹脂膜B21が形成される。その後、必要に応じて、樹脂膜をキュアするための熱処理が行われる(BS15)。そして、樹脂膜B21をマスクとしたドライエッチング(たとえば反応性イオンエッチング)によって、パッシベーション膜B20にパッド開口B22,B23が形成される(BS16)。その後、パッド開口B22,B23内に外部接続電極B3B,B4Bが形成される(BS17)。外部接続電極B3B,B4Bの形成は、めっき(好ましくは無電解めっき)によって行うことができる。
次いで、境界領域B80(図31参照)に整合する格子状の開口を有するレジストマスクB83(図30A参照)が形成される(BS18)。このレジストマスクB83を介してプラズマエッチングが行われ、それによって、図30Aに示すように、半導体ウエハBWがその素子形成面BWaから所定の深さまでエッチングされる。これによって、境界領域B80に沿って、切断用の溝B81が形成される(BS19)。レジストマスクB83が剥離された後、図30Bに示すように、半導体ウエハBWが裏面BWbから、溝B81の底部に到達するまで研削される(BS20)。これによって、複数のチップダイオード領域B1aが個片化され、前述の構造のチップダイオードB1を得ることができる。
境界領域B80に溝B81を形成するためのレジストマスクB83は、図31に示すように、チップダイオード領域B1aの四隅に接する位置に、チップダイオード領域B1aの外側に凸の湾曲形状のラウンド形状部B84を有している。ラウンド形状部B84は、チップダイオード領域B1aの隣接する二つの辺を滑らかな曲線で接続するように形成されている。さらに、境界領域B80に溝B81を形成するためのレジストマスクB83は、チップダイオード領域B1aの一つの短辺に接する位置に、チップダイオード領域B1aの内側に向かって窪んだ凹部B85を有している。したがって、このレジストマスクB83をマスクとして行うプラズマエッチングによって溝B81を形成すると、溝B81は、チップダイオード領域B1aの四隅に接する位置に、チップダイオード領域B1aの外側に凸の湾曲形状のラウンド形状部を有し、チップダイオード領域B1aの一つの短辺に接する位置に、チップダイオード領域B1aの内側に向かって窪んだ凹部を有することになる。したがって、チップダイオード領域B1aを半導体ウエハBWから切り出すための溝B81を形成する工程において、同時に、チップダイオードB1の四隅のコーナー部B9をラウンド形状に整形でき、かつ一つの短辺(カソード側の短辺)にカソードマークとしての凹部B8を形成できる。すなわち、専用の工程を追加することなく、コーナー部B9をラウンド形状に加工でき、かつカソードマークとしての凹部B8を形成できる。
この実施形態では、半導体基板B2がp型半導体からなっているので、半導体基板B2上にエピタキシャル層を形成しなくても、安定した特性を実現できる。すなわち、n型の半導体ウエハは抵抗率の面内ばらつきが大きいので、n型半導体ウエハを用いるときには、その表面に抵抗率の面内ばらつきの少ないエピタキシャル層を形成し、このエピタキシャル層に不純物拡散層を形成してpn接合を形成する必要がある。これは、n型不純物の偏析係数が小さいために、半導体ウエハの元となるインゴット(たとえばシリコンインゴット)を形成するときに、ウエハの中心部と周縁部とで抵抗率の差が大きくなるからである。
これに対して、p型不純物の偏析係数は比較的大きいので、p型半導体ウエハは抵抗率の面内ばらつきが少ない。したがって、p型半導体ウエハを用いることによって、エピタキシャル層を形成することなく、安定した特性のダイオードをウエハのいずれの箇所からも切り出すことができる。よって、p型半導体基板2を用いることによって、製造工程を簡単にでき、かつ製造コストを低減できる。
図32Aおよび図32Bは、AlSi電極膜とp型半導体基板とのオーミック接触を説明するための図である。図32Aは、p型シリコン基板上にAlSi膜を形成したときの、p型シリコン基板とAlSi膜との間における電圧対電流特性を示す。印加電圧に対して電流が比例しており、良好なオーミック接触が形成されていることがわかる。図32Bには、比較のために、p型シリコン基板上に形成する電極膜を、Ti膜、TiN膜およびAlCu膜を基板表面から順に積層した積層膜で構成した場合における同様の特性を曲線B90で示す。電圧対電流特性がリニアな特性となっておらず、オーミック接触が得られないことが分かる。一方、p型シリコン基板の表面に、より高濃度にp型不純物を導入した高濃度領域を形成し、その高濃度領域に対して、Ti膜、TiN膜およびAlCu膜を基板表面から順に積層した積層膜からなる電極膜を接触させた場合の電圧対電流特性を曲線B91で示す。この場合には、電圧対電流特性がリニアな特性となっていて、良好なオーミック接触が得られていることが分かる。これらのことから、電極膜としてAlSi膜を用いることによって、p型半導体基板に高濃度領域を形成することなく、p型半導体基板にオーミック接触するカソード電極膜およびアノード電極膜を形成でき、それによって、製造工程を簡単にできることが分かる。
図33は、チップダイオードB1のツェナー電圧(Vz)の調整に関する特徴を説明するための図である。すなわち、チップダイオードB1をツェナーダイオードとして構成する場合のツェナー電圧調整についての特徴が示されている。より具体的に説明すると、n型領域B10を形成するためにn型不純物(たとえば燐)を半導体基板B2の表層部に導入した後、その導入された不純物を活性化するための熱処理(ドライブ)が行われる。この熱処理の温度および時間に応じて、ツェナー電圧が変化する。具体的には、熱処理時に半導体基板B2に加えられる熱量が多い程、ツェナー電圧が高くなる傾向がある。この傾向を利用して、ツェナー電圧を調整することができる。図33から理解されるように、ツェナー電圧は、不純物のドーズ量よりも、熱処理時の熱量に大きく依存している。
図34は、ツェナー電圧(Vz)の調整に関する別の特徴を説明するための図である。具体的には、半導体基板B2に導入されたn型不純物を活性化するための熱処理時の温度に対するツェナー電圧の変化が示されており、曲線B93は抵抗率の比較的低い(たとえば5mΩ)半導体基板を用いた場合のツェナー電圧を示し、曲線B94は抵抗率の比較的高い(たとえば15〜18mΩ)半導体基板を用いた場合のツェナー電圧を示している。曲線B93,B94の比較から、ツェナー電圧が半導体基板の抵抗率に依存することが分かる。したがって、目的とするツェナー電圧に応じて適切な抵抗率の半導体基板を適用することによって、ツェナー電圧を設計値に合わせることができる。
図35は、第3発明の第2の実施形態に係るチップダイオードB30の図解的の平面図である。チップダイオードB30の外観および電極の配置は、前述の第1の実施形態とほぼ同様であり、図21および図22に示されているとおりである。図35には、前述の図25と同様に、半導体基板B2の素子形成面B2aに現れている構成が示されている。図36は、図35の線XXXVI-XXXVIでとった断面図であり、図37は、図35の線XXXVII-XXXVIIでとった断面図である。図35〜図37において、前述の第1の実施形態における各部に対応する部分には同一参照符号を付して示す。また、図21および図22を併せて参照する。
この実施形態では、半導体基板B2の表層領域には、n型領域B10から所定の間隔を空けて分離された状態でp型領域B12が形成されている。p型領域B12は、ダイオードセル領域B7内において、n型領域B10を回避したパターンに形成されている。カソード電極膜B3Aおよびアノード電極膜B4Aには、この実施形態では、たとえばTi膜を下層としAl膜を上層としたTi/Al積層膜や、基板B2側から順にTi膜(たとえば厚さ300〜400Å)、TiN膜(たとえば厚さ1000Å程度)およびAlCu膜(たえば厚さ30000Å程度)を積層したTi/TiN/Al積層膜などのように、AlSi膜以外の電極膜が適用されている。アノード電極膜B4Aは、絶縁膜B15の表面からコンタクト孔B17の内方へと延びており、コンタクト孔B17内で、p型領域B12にオーミック接触している。第1の実施形態において参照した図32B(曲線B91)から理解されるとおり、このような構成においても、アノード電極膜B4Aとp型領域B12との間でオーミック接触を形成することができ、アノード電極膜B4Aと半導体基板B2とを電気的に接続することができる。
図38は、チップダイオードB30の製造工程の一例を説明するための工程図である。また、図39A〜39Dは、図38の製造工程途中の構成を示す断面図である。図38において、前述の図29に示された各工程と同様の工程には同一参照符号を付して、重複する説明を省く。
まず、p型半導体ウエハBWの素子形成面BWaに、熱酸化膜やCVD酸化膜等の絶縁膜B15(たとえば8000Åの厚さ)が形成され(BS1)、その上にレジストマスクが形成される(BS2)。このレジストマスクを用いたエッチングによって、図39Aに示すように、n型領域B10およびp型領域B12に対応する開口B65,B66が絶縁膜B15に形成される(BS31)。さらに、レジストマスクを剥離した後に、必要に応じて、イオン注入によるダメージ抑制のための酸化膜(たとえばTEOS膜(テトラエトキシシランと酸素との反応で成膜されるシリコン酸化膜))が全面に形成される(BS32)。次いで、別のレジストマスクB67が形成される(BS33)。このレジストマスクB67は、n型領域B10に対応する開口を有し、p型領域B12を形成すべき領域を覆っている。このレジストマスクB67を介してn型不純物イオン(たとえば燐イオン)が半導体ウエハBWに注入される(BS34)。次に、そのレジストマスクB67を剥離し、図39Bに示すように、別のレジストマスクB68が形成される(BS35)。このレジストマスクB68は、p型領域B12に対応する開口を有し、n型領域B10を形成すべき領域を覆っている。このレジストマスクB68を介してp型不純物イオン(たとえばホウ素イオン)が半導体ウエハBWに注入される(BS36)。次に、そのレジストマスクB68を剥離し、図39Cに示すように、半導体ウエハBWの全面を覆うCVD酸化膜B69が形成される(BS37)。CVD酸化膜B69の厚さは、600Å以上が好ましく、1200Å以上がさらに好ましい。CVD酸化膜B69は、絶縁膜B15を厚膜化して当該絶縁膜B15と一部となり、さらに、絶縁膜B15の開口B65,B66においては、半導体ウエハBWの素子形成面BWaを覆う。この状態で、半導体ウエハBWに導入された不純物イオンを活性化するための熱処理(ドライブ)が行われる(BS6)。これにより、半導体ウエハBWに注入されたn型不純物イオンおよびp型不純物イオンがそれぞれ活性化されて、n型領域B10およびp型領域B12が形成される。次いで、図39Dに示すように、コンタクト孔B16,B17に整合する開口を有するさらに別のレジストマスクB70が絶縁膜B15の上に形成される(BS7)。このレジストマスクB70を介するエッチングによって、絶縁膜B15にコンタクト孔B16,B17が形成される(BS8)、その後、レジストマスクB70が剥離される(BS9)。
次いで、たとえばスパッタリングによって、カソード電極B3およびアノード電極B4を構成する電極膜が絶縁膜B15上に形成される(BS40)。この実施形態では、Ti膜、TiN膜およびAlCu膜が順にスパッタリングされ、それらの積層膜からなる電極膜が形成される。そして、この電極膜上に、スリットB18に対応する開口パターンを有する別のレジストマスクが形成され(BS10)、このレジストマスクを介するエッチング(たとえば反応性イオンエッチング)によって、電極膜にスリットB18が形成される(BS11)。これにより、前記電極膜がカソード電極膜B3Aおよびアノード電極膜B4Aに分離される。
この後の工程は、前述の第1の実施形態と同様である。
この製造工程では、半導体ウエハBWに導入した不純物を活性化するための熱処理(ドライブ)の前にウエハ全面がCVD酸化膜B69で覆われる。これにより、n型不純物である燐が雰囲気中に拡散してp型領域B12に入り込むことを防ぐことができる。それによって、p型領域B12とアノード電極膜B4Aとの間のオーミック接触がn型不純物によって阻害されることを回避できるから、それらの間で良好なオーミック接触を得ることができる。これによって、優れた特性のチップダイオードB30を提供できる。
図40は、CVD酸化膜B69を形成することによる効果を説明するための図であり、p型半導体基板B2とアノード電極膜B4Aとの間における電圧対電流特性を示す。曲線B100は、CVD酸化膜B69を形成しなかった場合の特性であり、電圧変化に対する電流の変化が鈍く、良好なオーミック接触が得られていないことが分かる。これは、不純物を活性化するための熱処理において、n型不純物である燐が雰囲気中に拡散してp型領域B12に入り込み、p型領域B12とアノード電極膜B4Aとの間のオーミック接触がn型不純物によって阻害されたことが原因であると考えられる。曲線B101,B102,B103は、それぞれ、CVD酸化膜B69の膜厚を600Å、1200Åおよび4800Åとした場合の特性を示す。曲線B100と曲線B101,B102,B103との比較から、不純物を活性化するための熱処理の前にCVD酸化膜B69を設けることによって、電圧対電流特性を著しく改善できることが分かる。とくに、CVD酸化膜B69の膜厚を1200Å以上としたときには、電圧変化に対してリニアリティの高い電流変動が得られ、良好なオーミック接触を実現できることが分かる。
図41は、チップダイオードが用いられる電子機器の一例であるスマートフォンの外観を示す斜視図である。スマートフォンB201は、扁平な直方体形状の筐体B202の内部に電子部品を収納して構成されている。筐体B202は表側および裏側に長方形状の一対の主面を有しており、その一対の主面が4つの側面で結合されている。筐体B202の一つの主面には、液晶パネルや有機ELパネル等で構成された表示パネルB203の表示面が露出している。表示パネルB203の表示面は、タッチパネルを構成しており、使用者に対する入力インターフェースを提供している。
表示パネルB203は、筐体B202の一つの主面の大部分を占める長方形形状に形成されている。表示パネルB203の一つの短辺に沿うように、操作ボタンB204が配置されている。この実施形態では、複数(3つ)の操作ボタンB204が表示パネルB203の短辺に沿って配列されている。使用者は、操作ボタンB204およびタッチパネルを操作することによって、スマートフォンB201に対する操作を行い、必要な機能を呼び出して実行させることができる。
表示パネルB203の別の一つの短辺の近傍には、スピーカB205が配置されている。スピーカB205は、電話機能のための受話口を提供するとともに、音楽データ等を再生するための音響化ユニットとしても用いられる。一方、操作ボタンB204の近くには、筐体B202の一つの側面にマイクロフォンB206が配置されている。マイクロフォンB206は、電話機能のための送話口を提供するほか、録音用のマイクロフォンとして用いることもできる。
図42は、筐体B202の内部に収容された電子回路アセンブリB210の構成を示す図解的な平面図である。電子回路アセンブリB210は、配線基板B211と、配線基板B211の実装面に実装された回路部品とを含む。複数の回路部品は、複数の集積回路素子(IC)B212−B220と、複数のチップ部品とを含む。複数のICは、伝送処理IC B212、ワンセグTV受信IC B213、GPS受信IC B214、FMチューナIC B215、電源IC B216、フラッシュメモリB217、マイクロコンピュータB218、電源IC B219およびベースバンドIC B220を含む。複数のチップ部品は、チップインダクタB221,B225,B235、チップ抵抗器B222,B224,B233、チップキャパシタB227,B230,B234、およびチップダイオードB228,B231を含む。これらのチップ部品は、たとえばフリップチップ接合により配線基板B211の実装面上に実装されている。チップダイオードB228,B231には、前述のいずれかの実施形態に係るチップダイオードを適用できる。
伝送処理IC B212は、表示パネルB203に対する表示制御信号を生成し、かつ表示パネルB203の表面のタッチパネルからの入力信号を受信するための電子回路を内蔵している。表示パネルB203との接続のために、伝送処理IC B212には、フレキシブル配線B209が接続されている。
ワンセグTV受信IC B213は、ワンセグ放送(携帯機器を受信対象とする地上デジタルテレビ放送)の電波を受信するための受信機を構成する電子回路を内蔵している。ワンセグTV受信IC B213の近傍には、複数のチップインダクタB221と、複数のチップ抵抗器B222とが配置されている。ワンセグTV受信IC B213、チップインダクタB221およびチップ抵抗器B222は、ワンセグ放送受信回路B223を構成している。チップインダクタB221およびチップ抵抗器B222は、正確に合わせ込まれたインダクタンスおよび抵抗をそれぞれ有し、ワンセグ放送受信回路B223に高精度な回路定数を与える。
GPS受信IC B214は、GPS衛星からの電波を受信してスマートフォンB201の位置情報を出力する電子回路を内蔵している。
FMチューナIC B215は、その近傍において配線基板B211に実装された複数のチップ抵抗器B224および複数のチップインダクタB225とともに、FM放送受信回路B226を構成している。チップ抵抗器B224およびチップインダクタB225は、正確に合わせ込まれた抵抗値およびインダクタンスをそれぞれ有し、FM放送受信回路B226に高精度な回路定数を与える。
電源IC B216の近傍には、複数のチップキャパシタB227および複数のチップダイオードB228が配線基板B211の実装面に実装されている。電源IC B216は、チップキャパシタB227およびチップダイオードB228とともに、電源回路B229を構成している。
フラッシュメモリB217は、オペレーティングシステムプログラム、スマートフォンB201の内部で生成されたデータ、通信機能によって外部から取得したデータおよびプログラムなどを記録するための記憶装置である。
マイクロコンピュータB218は、CPU、ROMおよびRAMを内蔵しており、各種の演算処理を実行することにより、スマートフォンB201の複数の機能を実現する演算処理回路である。より具体的には、マイクロコンピュータB218の働きにより、画像処理や各種アプリケーションプログラムのための演算処理が実現されるようになっている。
電源IC B219の近くには、複数のチップキャパシタB230および複数のチップダイオードB231が配線基板B211の実装面に実装されている。電源IC B219は、チップキャパシタB230およびチップダイオードB231とともに、電源回路B232を構成している。
ベースバンドIC B220の近くには、複数のチップ抵抗器B233、複数のチップキャパシタB234、および複数のチップインダクタB235が、配線基板B211の実装面に実装されている。ベースバンドIC B220は、チップ抵抗器B233、チップキャパシタB234およびチップインダクタB235とともに、ベースバンド通信回路B236を構成している。ベースバンド通信回路B236は、電話通信およびデータ通信のための通信機能を提供する。
このような構成によって、電源回路B229,B232によって適切に調整された電力が、伝送処理IC B212、GPS受信IC B214、ワンセグ放送受信回路B223、FM放送受信回路B226、ベースバンド通信回路B236、フラッシュメモリB217およびマイクロコンピュータB218に供給される。マイクロコンピュータB218は、伝送処理IC B212を介して入力される入力信号に応答して演算処理を行い、伝送処理IC B212から表示パネルB203に表示制御信号を出力して表示パネルB203に各種の表示を行わせる。
タッチパネルまたは操作ボタンB204の操作によってワンセグ放送の受信が指示されると、ワンセグ放送受信回路B223の働きによってワンセグ放送が受信される。そして、受信された画像を表示パネルB203に出力し、受信された音声をスピーカB205から音響化させるための演算処理が、マイクロコンピュータB218によって実行される。
また、スマートフォンB201の位置情報が必要とされるときには、マイクロコンピュータB218は、GPS受信IC B214が出力する位置情報を取得し、その位置情報を用いた演算処理を実行する。
さらに、タッチパネルまたは操作ボタンB204の操作によってFM放送受信指令が入力されると、マイクロコンピュータB218は、FM放送受信回路B226を起動し、受信された音声をスピーカB205から出力させるための演算処理を実行する。
フラッシュメモリB217は、通信によって取得したデータの記憶や、マイクロコンピュータB218の演算や、タッチパネルからの入力によって作成されたデータを記憶するために用いられる。マイクロコンピュータB218は、必要に応じて、フラッシュメモリB217に対してデータを書き込み、またフラッシュメモリB217からデータを読み出す。
電話通信またはデータ通信の機能は、ベースバンド通信回路B236によって実現される。マイクロコンピュータB218は、ベースバンド通信回路B236を制御して、音声またはデータを送受信するための処理を行う。
以上、第3発明の実施形態について説明したが、第3発明はさらに他の形態で実施することもできる。たとえば、前述の第1および第2の実施形態では、4個のダイオードセルが半導体基板上に形成された例を示したけれども、半導体基板上に2個または3個のダイオードセルが形成されていてもよく、4個以上のダイオードセルが形成されていてもよい。
また、前述の実施形態では、pn接合領域が平面視において正八角形に形成されている例を示したが、辺の数が3個以上の任意の多角形形状にpn接合領域を形成してもよいし、それらの平面形状を円形や楕円形としてもよい。pn接合領域の形状を多角形形状とする場合に、それらは正多角形形状である必要はなく、辺の長さが2種類以上の多角形によってそれらの領域を形成してもよい。さらにまた、pn接合領域は、同じ大きさに形成される必要はなく、異なる大きさの接合領域をそれぞれ有する複数のダイオードセルが半導体基板上に混在していてもよい。さらにまた、半導体基板上に形成されるpn接合領域の形状は、1種類である必要はなく、2種以上の形状のpn接合領域が半導体基板上で混在していてもよい。
[4]第4発明について
前記特許文献1(特開2002−270858号公報)の構成では、アノード電極が絶縁膜に埋設されており、このアノード電極の露出した上面が、外部接続のために用いられる。具体的には、アノード電極の上面にボンディングワイヤを接合したりすることによって、ダイオード素子の外部接続が達成される。ところが、アノード電極は、絶縁膜に埋設されていて、その直下にpn接合が位置している。そのため、外部接続の際にアノード電極に加わる物理的なストレスがpn接合に伝達され、pn接合が破壊されたり、素子特性が変動したりするおそれがある。したがって、実装後におけるダイオード素子の信頼性が必ずしもよくない。
第4発明の目的は、信頼性を向上したチップダイオードを提供することである。
第4発明は、さらに、チップダイオードを備えた回路アセンブリ、およびこのような回路アセンブリを備えた電子機器を提供する。
第4発明は、次のような特徴を有している。
C1.p型半導体基板と、前記p型半導体基板に形成され、前記p型半導体基板との間にpn接合領域を形成するn型拡散層と、前記p型半導体基板の主面を覆い、前記n型拡散層を露出させるカソードコンタクト孔を有する絶縁膜と、前記カソードコンタクト孔を介して前記n型拡散層に接し、前記カソードコンタクト孔の外の領域の前記絶縁膜上に引き出されたカソード引き出し電極、および前記カソード引き出し電極に接続され前記カソードコンタクト孔の外の領域において前記絶縁膜上に配置されたカソード外部接続部を有するカソード電極と、前記p型半導体基板に接続されたアノード電極とを含む、チップダイオード。
この構成によれば、p型半導体基板上に絶縁膜が形成されており、その絶縁膜に形成されたカソードコンタクト孔を介してn型拡散層にカソード引き出し電極が接続されている。そして、カソードコンタクト孔の外の領域において絶縁膜上にカソード外部接続部が配置されている。これにより、カソード外部接続部をpn接合領域の直上を回避して配置できるので、チップダイオードを実装基板に実装したり、カソード外部接続部にボンディングワイヤを接続したりするときに、pn接合領域に大きな衝撃が加わることを回避できる。それによって、pn接合領域の破壊を回避できるので、外力に対する耐久性に優れ、よって信頼性を向上したチップダイオードを実現できる。
さらに、この発明では、半導体基板がp型半導体基板からなっているので、半導体基板上にエピタキシャル層を形成しなくても、安定した特性を実現できる。すなわち、n型の半導体ウエハは、抵抗率の面内ばらつきが大きいので、表面に抵抗率の面内ばらつきの少ないエピタキシャル層を形成し、このエピタキシャル層に不純物拡散層を形成してpn接合を形成する必要がある。これに対して、p型半導体ウエハは、面内ばらつきが少ないので、エピタキシャル層を形成することなく、安定した特性のダイオードをウエハのいずれの箇所からも切り出すことができる。よって、p型半導体基板を用いることによって、製造工程を簡単にでき、かつ製造コストを低減できる。
C2.前記カソード外部接続部が、前記pn接合領域の直上から離れた位置に設けられている「C1.」に記載のチップダイオード。この構成によれば、pn接合領域への物理的なストレスを確実に低減して、チップダイオードの信頼性を向上できる。
C3.前記絶縁膜は、さらに、前記p型半導体基板を露出させるアノードコンタクト孔を有しており、前記アノード電極は、前記アノードコンタクト孔を介して前記p型半導体基板に接し、前記アノードコンタクト孔の外の領域の前記絶縁膜上に引き出されたアノード引き出し電極、および前記アノード引き出し電極に接続され前記アノードコンタクト孔の外の領域において前記絶縁膜上に配置されたアノード外部接続部を有している、「C1.」または「C2.」に記載のチップダイオード。
この構成により、アノード外部接続部もpn接合領域の直上を避けて配置できるから、チップダイオードを実装基板に実装したり、アノード外部接続部にボンディングワイヤを接続したりするときに、pn接合領域に大きな衝撃が加わることを回避できる。それによって、一層信頼性を向上したチップダイオードを実現できる。
C4.前記アノード引き出し電極が、AlSi電極膜からなり、前記p型半導体基板に前記AlSi電極膜が接している、「C3.」に記載のチップダイオード。この構成によれば、アノード電極がp型半導体基板に接するAlSi電極膜を有している。AlSiは、p型半導体(とくにp型シリコン半導体)と仕事関数が近似している。そのため、AlSi電極膜は、p型半導体基板との間に良好なオーミック接合を形成することができる。よって、p型半導体基板にオーミック接合のための高不純物濃度拡散層を形成する必要がない。これにより、製造工程が簡単になるので、それに応じて生産性および生産コストを低減できる。
C5.前記p型半導体基板に形成され、前記p型半導体基板よりも高濃度にp型不純物を含み、前記アノードコンタクト孔において露出するp型拡散層をさらに含み、前記アノード引き出し電極が前記p型拡散層に接している、「C3.」に記載のチップダイオード。p型半導体基板に接する電極膜としては、AlSi膜以外にも、Ti/Al積層膜、Ti/TiN/AiCu積層膜その他の電極膜材料を適用できる。この場合には、p型半導体基板に当該p型半導体基板よりも高不純物濃度のp型拡散層を形成し、このp型拡散層にアノード引き出し電極を接合してオーミック接触を形成することが好ましい。
C6.複数の前記n型拡散層が個別に分離されて前記p型半導体基板に形成され、それぞれ個別の前記pn接合領域を形成する複数のダイオードセルを構成しており、前記カソード引き出し電極が、前記複数のダイオードセルの前記n型拡散層にそれぞれ接続された複数のセル接続部を含む、「C1.」〜「C5.」のいずれかに記載のチップダイオード。
この構成によれば、p型半導体基板に複数のダイオードセルが形成されている。カソード引き出し電極は、それらの複数のダイオードセルのn型拡散層にそれぞれ接続された複数のセル接続部を有している。これにより、複数のダイオードセルがカソード電極およびアノード電極の間に並列に接続されている。これにより、ESD耐量の向上を図ることができ、特に、チップサイズの小型化とESD耐量の確保とを両立することができる。より具体的には、ダイオードセル毎に分離されたpn接合領域が形成されていて、それらが並
列接続されている。複数のダイオードセルにそれぞれ個別のpn接合領域が形成されていることによって、半導体基板上におけるpn接合領域の周囲長を長くすることができる。これにより、電界の集中が緩和され、ESD耐量を向上できる。すなわち、チップサイズを小型化した場合でも、十分なESD耐量を確保できる。pn接合領域の周囲長とは、半導体基板の表面におけるpn接合領域の周囲の長さの合計である。より具体的には、pn接合領域の周囲長とは、半導体基板の表面におけるp型領域とn型領域との境界線の総延長である。
C7.前記複数のダイオードセルが、前記p型半導体基板上に二次元配列されている、「C6.」に記載のチップダイオード。この構成により、複数のダイオードセルが二次元配列(好ましくは、等間隔に二次元配列)されていることによって、ESD耐量を一層向上することができる。
前記複数のダイオードセルの前記pn接合領域は、等しい大きさに形成されていてもよい。この構成では、複数のダイオードセルがほぼ等しい特性を有するので、チップダイオードは、全体として良好な特性を有し、小型化した場合でも、十分なESD耐量を有する
各pn接合領域は、多角形の領域であってもよい。この構成により、各ダイオードセルが、長い周囲長のpn接合領域を有するので、全体の周囲長を長くすることができるから、ESD耐量を向上することができる。
前記複数のダイオードセルは、等しい大きさ(より具体的には複数のダイオードセルのpn接合領域が等しい大きさ)に形成されていてもよい。この構成では、複数のダイオードセルがほぼ等しい特性を有するので、チップダイオードは、全体として良好な特性を有し、小型化した場合でも、十分なESD耐量を有することができる。
前記ダイオードセルが、4個以上設けられていることが好ましい。この構成により、4個以上のダイオードセルが設けられることによって、ダイオード接合領域の周囲長を長くすることができるから、ESD耐量を効率的に向上することができる。
C8.前記p型半導体基板がエピタキシャル層を有していない、「C1.」〜「C7.」のいずれかに記載のチップダイオード。前述のとおり、半導体基板がp型半導体基板からなっているので、半導体基板上にエピタキシャル層を形成しなくても、安定した特性を実現できる。よって、エピタキシャル層を省くことにより、製造工程を簡単にでき、かつ製造コストを低減できる。
C9.前記カソード電極および前記アノード電極が前記p型半導体基板の一方の主面側に配置されている、「C1.」〜「C8.」のいずれかに記載のチップダイオード。この構成によれば、p型半導体基板の一方の表面にカソード電極およびアノード電極がいずれも形成されているので、チップダイオードを実装基板上に表面実装することができる。すなわち、フリップチップ接続型のチップダイオードを提供することができる。これによって、チップダイオードの占有空間を小さくできる。とくに、実装基板上におけるチップダイオードの低背化を実現できる。これにより、小型電子機器等の筐体内の空間を有効に利用でき、高密度実装および小型化に寄与できる。
C10.前記カソード電極および前記アノード電極を露出させ、前記カソード引き出し電極を覆うように前記p型半導体基板の主面に形成された保護膜をさらに含む、「C1.」〜「C9.」のいずれかに記載のチップダイオード。この構成によれば、カソード電極およびアノード電極を露出させながらカソード引き出し電極を覆う保護膜が形成されているので、カソード引き出し電極およびpn接合領域への水分の浸入を抑制または防止でき。そのうえ、保護膜によって、外力に対する耐久性を向上でき、信頼性を一層向上できる。
C11.前記カソード引き出し電極が前記p型半導体基板の一方の主面に形成されており、前記p型半導体基板の前記一方の主面が、コーナー部を丸めた矩形形状を有している、「C1.」〜「C10.」のいずれかに記載のチップダイオード。この構成によれば、カソード引き出し電極が形成されている側の半導体基板の表面は、コーナー部が丸められた矩形形状を有している。それによって、チップダイオードの角部の欠け(チッピング)を抑制または防止できるので、外観不良の少ないチップダイオードを提供できる。
C12.前記矩形形状の一辺の途中部に、陰極方向を表す凹部が形成されている、「C11.」請求項11に記載のチップダイオード。この構成によれば、矩形形状の半導体基板の一辺に、陰極方向を表す凹部が形成されているので、半導体基板の表面(たとえば保護膜の表面)に、標印などによって陰極方向を表すマーク(カソードマーク)を形成する必要がない。上記のような凹部は、チップダイオードをウエハ(元基板)から切り出すための加工を行うときに同時に形成しておくこともできる。また、チップダイオードのサイズが微小で、標印が困難な場合にも形成できる。したがって、標印のための工程を省くことができ、かつ微小サイズのチップダイオードに対しても陰極方向を表す目印を付すことができる。
C13.実装基板と、前記実装基板に実装された「C1.」〜「C12.」のいずれかに記載のチップダイオードとを含む、回路アセンブリ。この構成により、実装時の破壊や特性変動を抑制でき、したがって信頼性が向上されたチップダイオードを用いた回路アセンブリを提供できる。よって、信頼性の高い回路アセンブリを提供できる。
C14.前記チップダイオードが、前記実装基板にワイヤレスボンディング(フェースダウンボンディング、フリップチップボンディング)によって接続されている、「C13.」に記載の回路アセンブリ。この構成により、実装基板上におけるチップダイオードの占有空間を小さくできるから、電子部品の高密度実装に寄与できる。
C15.「C13.」または「C14.」に記載の回路アセンブリと、前記回路アセンブリを収容した筐体とを含む、電子機器。この構成により、実装時の破壊や特性変動を抑制でき、したがって信頼性が向上されたチップダイオードを用いた回路アセンブリを筐体内に収容した電子機器を提供できる。したがって、信頼性の高い電子機器を提供できる。
第4発明の実施の形態を、添付図面を参照して詳細に説明する。
図43は、第4発明の第1の実施形態に係るチップダイオードの斜視図であり、図44はその平面図であり、図45は、図44のXLV−XLV線でとった断面図である。さらに、図46は、図44のXLVI−XLVIでとった断面図である。
チップダイオードC1は、p型の半導体基板C2(たとえばシリコン基板)と、半導体基板C2に形成された複数のダイオードセルCD1〜CD4と、これらの複数のダイオードセルCD1〜CD4を並列に接続するカソード電極C3およびアノード電極C4とを含む。半導体基板C2は、一対の主面C2a,C2bと、その一対の主面C2a,C2bと直交する複数の側面C2cとを含み、前記一対の主面C2a,C2bのうちの一方(主面C2a)が素子形成面とされている。以下、この主面C2aを「素子形成面C2a」という。素子形成面C2aは、平面視において矩形に形成されており、たとえば、長手方向の長さLが0.4mm程度、短手方向の長さWが0.2mm程度であってもよい。また、チップダイオードC1の全体の厚さTは0.1mm程度であってもよい。素子形成面C2aの両端部に、カソード電極C3の外部接続電極C3Bと、アノード電極C4の外部接続電極C4Bとが配置されている。これらの外部接続電極C3B,C4Bの間の素子形成面C2aに、ダイオードセル領域C7が設けられている。
素子形成面C2aの一つの短辺(この実施形態ではカソード側外部接続電極C3Bに近い短辺)に連なる一つの側面C2cには、半導体基板C2の厚さ方向に延びて切り欠かれた凹部C8が形成されている。凹部C8は、この実施形態では、半導体基板C2の厚さ方向の全域にわたって延びている。凹部C8は、平面視において、素子形成面C2aの一短辺から内方に窪んでおり、この実施形態では、素子形成面C2aの内方に向かって幅狭となる台形形状を有している。むろん、この平面形状は一例であり、矩形形状であってもよいし、三角形形状であってもよいし、部分円状(たとえば円弧形状)等の凹湾曲形状であってもよい。凹部C8は、チップダイオードC1の向き(チップ方向)を表す。より具体的には、凹部C8は、カソード側外部接続電極C3Bの位置を表すカソードマークを提供している。これにより、チップダイオードC1の実装時に、その外観によって極性を把握できる構造となっている。
半導体基板C2は、4つの側面C2cのうち互いに隣接する一対の側面の交差部に対応する四隅に4つのコーナー部C9を有している。この4つのコーナー部C9は、この実施形態では、ラウンド形状に整形されている。コーナー部C9は、素子形成面C2aの法線方向から見た平面視において、外側に凸の滑らかな湾曲面をなしている。これにより、チップダイオードC1の製造工程や実装時におけるチッピングを抑制できる構造となっている。
ダイオードセル領域C7は、この実施形態では、矩形に形成されている。ダイオードセル領域C7内に、複数のダイオードセルCD1〜CD4が配置されている。複数のダイオードセルCD1〜CD4は、この実施形態では4個設けられており、半導体基板C2の長手方向および短手方向に沿って、マトリックス状に等間隔で二次元配列されている。
図47は、カソード電極C3およびアノード電極C4ならびにその上に形成された構成を取り除いて、半導体基板C2の表面(素子形成面C2a)の構造を示す平面図である。ダイオードセルCD1〜CD4の各領域内には、それぞれ、p型の半導体基板C2の表層領域にn型領域C10が形成されている。n型領域C10は、個々のダイオードセル毎に分離されている。これにより、ダイオードセルCD1〜CD4は、ダイオードセル毎に分離されたpn接合領域C11をそれぞれ有している。
複数のダイオードセルCD1〜CD4は、この実施形態では等しい大きさおよび等しい形状、具体的には矩形形状に形成されており、各ダイオードセルの矩形領域内に、多角形形状のn型領域C10が形成されている。この実施形態では、n型領域C10は、正八角形に形成されており、ダイオードセルCD1〜CD4の矩形領域を形成する4辺にそれぞれ沿う4つの辺と、ダイオードセルCD1〜CD4の矩形領域の4つの角部にそれぞれ対向する別の4つの辺とを有している。
図45および図46に示されているように、半導体基板C2の素子形成面C2aには、酸化膜等からなる絶縁膜C15(図44では図示省略)が形成されている。絶縁膜C15には、ダイオードセルCD1〜CD4のそれぞれのn型領域C10の表面を露出させるコンタクト孔C16(カソードコンタクト孔)と、素子形成面C2aを露出させるコンタクト孔C17(アノードコンタクト孔)とが形成されている。絶縁膜C15の表面には、カソード電極C3およびアノード電極C4が形成されている。カソード電極C3は、絶縁膜C15の表面に形成されたカソード電極膜C3Aと、カソード電極膜C3Aに接合された外部接続電極C3Bとを含む。カソード電極膜C3Aは、複数のダイオードセルCD1,CD3に接続された引き出し電極CL1と、複数のダイオードCD2,CD4に接続された引き出し電極CL2と、引き出し電極CL1,CL2(カソード引き出し電極)と一体的に形成されたカソードパッドC5とを有している。カソードパッドC5は、素子形成面C2aの一端部に矩形に形成されている。このカソードパッドC5に外部接続電極C3Bが接続されている。このようにして、外部接続電極C3Bは、引き出し電極CL1,CL2に共通に接続されている。カソードパッドC5および外部接続電極C3Bは、カソード電極C3の外部接続部(カソード外部接続部)を構成している。
アノード電極C4は、絶縁膜C15の表面に形成されたアノード電極膜C4Aと、アノード電極膜C4Aに接合された外部接続電極C4Bとを含む。アノード電極膜C4Aは、p型半導体基板C2に接続されており、素子形成面C2aの一端部付近にアノードパッドC6を有している。アノードパッドC6は、アノード電極膜C4Aにおいて素子形成面C2aの一端部に配置された領域からなる。このアノードパッドC6に外部接続電極C4Bが接続されている。アノードパッドC6および外部接続電極C4Bは、アノード電極C4の外部接続部(アノード外部接続部)を構成している。アノード電極膜C4Aにおいて、アノードパッドC6以外の領域は、アノードコンタクト孔C17から引き出されたアノード引き出し電極である。
引き出し電極CL1は、絶縁膜C15の表面からダイオードセルCD1,CD3のコンタクト孔C16内に入り込み、各コンタクト孔C16内でダイオードセルCD1,CD3の各n型領域C10にオーミック接触している。引き出し電極CL1において、コンタクト孔C16内でダイオードセルCD1,CD3に接続されている部分は、セル接続部CC1,CC3を構成している。同様に、引き出し電極CL2は、絶縁膜C15の表面からダイオードセルCD2,CD4のコンタクト孔C16内に入り込み、各コンタクト孔C16内でダイオードセルCD2,CD4の各n型領域C10にオーミック接触している。引き出し電極CL2において、コンタクト孔C16内でダイオードセルCD2,CD4に接続されている部分は、セル接続部CC2,CC4を構成している。アノード電極膜C4Aは、絶縁膜C15の表面からコンタクト孔C17の内方へと延びており、コンタクト孔C17内でp型の半導体基板C2にオーミック接触している。カソード電極膜C3Aおよびアノード電極膜C4Aは、この実施形態では、同じ材料からなっている。
電極膜としては、この実施形態では、AlSi膜を用いている。AlSi膜を用いると、半導体基板C2の表面にp型領域を設けることなく、アノード電極膜C4Aをp型の半導体基板C2にオーミック接触させることができる。すなわち、アノード電極膜C4Aをp型の半導体基板C2に直接接触させてオーミック接合を形成できる。したがって、p型領域を形成するための工程を省くことができる。
カソード電極膜C3Aとアノード電極膜C4Aとの間は、スリットC18によって分離されている。引き出し電極CL1は、ダイオードセルCD1からダイオードセルCD3を通ってカソードパッドC5に至る直線に沿って直線状に形成されている。同様に、引き出し電極CL2は、ダイオードセルCD2からダイオードセルCD4を通ってカソードパッドC5に至る直線に沿って直線状に形成されている。引き出し電極CL1,CL2は、n型領域C10からカソードパッドC5まで間の至るところで一様な幅W1,W2をそれぞれ有しており、それらの幅W1,W2は、セル接続部CC1,CC2,CC3,CC4の幅よりも広い。セル接続部CC1〜CC4の幅は、引き出し電極CL1,CL2の引き出し方向に直交する方向の長さによって定義される。引き出し電極CL1,CL2の先端部は、n型領域C10の平面形状と整合するように整形されている。引き出し電極CL1,CL2の基端部は、カソードパッドC5に接続されている。スリットC18は、引き出し電極CL1,CL2を縁取るように形成されている。一方、アノード電極膜C4Aは、ほぼ一定の幅のスリットC18に対応した間隔を開けて、カソード電極膜C3Aを取り囲むように、絶縁膜C15の表面に形成されている。アノード電極膜C4Aは、素子形成面C2aの長手方向に沿って延びる櫛歯状部分と、矩形領域からなるアノードパッドC6とを一体的に有している。
カソード電極膜C3Aおよびアノード電極膜C4Aは、たとえば窒化膜からなるパッシベーション膜C20(図44では図示省略)によって覆われており、さらにパッシベーション膜C20の上にはポリイミド等の樹脂膜C21が形成されている。パッシベーション膜C20および樹脂膜C21を貫通するように、カソードパッドC5を露出させるパッド開口C22と、アノードパッドC6を露出させるパッド開口C23とが形成されている。パッド開口C22,C23に外部接続電極C3B,C4Bがそれぞれ埋め込まれている。パッシベーション膜C20および樹脂膜C21は、保護膜を構成しており、引き出し電極CL1,CL2およびpn接合領域C11への水分の浸入を抑制または防止するとともに、外部からの衝撃等を吸収し、チップダイオードC1の耐久性の向上に寄与している。
外部接続電極C3B,C4Bは、樹脂膜C21の表面よりも低い位置(半導体基板C2に近い位置)に表面を有していてもよいし、樹脂膜C21の表面から突出していて、樹脂膜C21よりも高い位置(半導体基板C2から遠い位置)に表面を有していてもよい。図45には、外部接続電極C3B,C4Bが樹脂膜C21の表面から突出している例を示す。外部接続電極C3B,C4Bは、たとえば、電極膜C3A,C4Aに接するNi膜と、その上に形成されたPd膜と、その上に形成されたAu膜とを有するNi/Pd/Au積層膜からなっていてもよい。このような積層膜は、めっき法によって形成することができる。
各ダイオードセルCD1〜CD4では、p型の半導体基板C2とn型領域C10との間にpn接合領域C11が形成されており、したがって、それぞれpn接合ダイオードが形成されている。そして、複数のダイオードセルCD1〜CD4のn型領域C10がカソード電極C3に共通に接続され、ダイオードセルCD1〜CD4の共通のp型領域であるp型の半導体基板C2がアノード電極C4に共通に接続されている。これによって、半導体基板C2上に形成された複数のダイオードセルCD1〜CD4は、すべて並列に接続されている。
図48は、チップダイオードC1の内部の電気的構造を示す電気回路図である。ダイオードセルCD1〜CD4によってそれぞれ構成されるpn接合ダイオードは、カソード側がカソード電極C3によって共通接続され、アノード側がアノード電極C4によって共通接続されることによって、全て並列に接続されており、これによって、全体として1つのダイオードとして機能する。
この実施形態の構成によれば、チップダイオードC1は複数のダイオードセルCD1〜CD4を有しており、各ダイオードセルCD1〜CD4がpn接合領域C11を有している。pn接合領域C11は、ダイオードセルCD1〜CD4毎に分離されている。そのため、チップダイオードC1は、pn接合領域C11の周囲長、すなわち、半導体基板C2におけるn型領域C10の周囲長の合計(総延長)が長くなる。これにより、pn接合領域C11の近傍における電界の集中を回避し、その分散を図ることができるので、ESD耐量の向上を図ることができる。すなわち、チップダイオードC1を小型に形成する場合であっても、pn接合領域C11の総周囲長を大きくすることができるから、チップダイオードC1の小型化とESD耐量の確保とを両立することができる。
図49は、同面積の半導体基板上に形成するダイオードセルの大きさおよび/またはダイオードセルの個数を様々に設定して、pn接合領域の周囲長の合計(総延長)を異ならせた複数のサンプルについてESD耐量を測定した実験結果を示す。この実験結果から、pn接合領域の周囲長が長くなるほど、ESD耐量が大きくなることが分かる。4個以上のダイオードセルを半導体基板上に形成した場合に、8キロボルトを超えるESD耐量を実現することができた。
さらに、この実施形態では、引き出し電極CL1,CL2の幅W1,W2が、セル接続部CC1〜CC4からカソードパッドC5までの間の至るところで、セル接続部CC1〜CC4の幅よりも広い。これにより、許容電流量を大きくとることができ、エレクトロマイグレーションを低減して、大電流に対する信頼性を向上できる。すなわち、小型でESD耐量が大きく、しかも大電流に対する信頼性をも確保したチップダイオードを提供できる。
また、この実施形態では、カソードパッドC5に向かう直線上に並んだ複数のダイオードセルCD1,CD3;CD2,CD4が直線状の共通の引き出し電極CL1,CL2によって、カソードパッドC5に接続されている。これにより、ダイオードセルCD1〜CD4からカソードパッドC5までの引き出し電極の長さを最小にできるから、エレクトロマイグレーションを一層効果的に低減できる。また、複数のダイオードセルCD1,CD3;CD2,CD4で一つの引き出し電極CL1;CL2を共有できるから、多数のダイオードセルCD1〜CD4を形成してダイオード接合領域(pn接合領域C11)の周囲長の増加を図りながら、線幅の広い引き出し電極を半導体基板C2上にレイアウトできる。これにより、ESD耐量の一層の向上とエレクトロマイグレーションの低減とを両立して、信頼性を一層向上できる。
また、引き出し電極CL1,CL2の端部がn型領域C10の形状(多角形)に整合するように部分多角形形状となっているので、引き出し電極CL1,CL2の占有面積を小さくしながら、n型領域C10と接続できる。
さらに、半導体基板C2の一方の表面である素子形成面C2aにカソード側およびアノード側の外部接続電極C3B,C4Bがいずれも形成されている。そこで、図50に示すように、素子形成面C2aを実装基板C25に対向させて、外部接続電極C3B,C4BをはんだC26によって実装基板C25上に接合することにより、チップダイオードC1を実装基板C25上に表面実装した回路アセンブリを構成することができる。すなわち、フリップチップ接続型のチップダイオードC1を提供することができ、素子形成面C2aを実装基板C25の実装面に対向させたフェースダウン接合によって、ワイヤレスボンディングによってチップダイオードC1を実装基板C25に接続できる。これによって、実装基板C25上におけるチップダイオードC1の占有空間を小さくできる。とくに、実装基板C25上におけるチップダイオードC1の低背化を実現できる。これにより、小型電子機器等の筐体内の空間を有効に利用でき、高密度実装および小型化に寄与できる。
また、この実施形態では、半導体基板C2上に絶縁膜C15が形成されており、その絶縁膜C15に形成されたコンタクト孔C16を介してダイオードセルCD1〜CD4に引き出し電極CL1,CL2のセル接続部CC1〜CC4が接続されている。そして、コンタクト孔C16の外の領域において絶縁膜C15上にカソードパッドC5が配置されている。つまり、pn接合領域C11の直上から離れた位置にカソードパッドC5が設けられている。また、絶縁膜C15に形成されたコンタクト孔C17を介してアノード電極膜C4Aが半導体基板C2に接続されており、コンタクト孔C17の外の領域において絶縁膜C15上にアノードパッドC6が配置されている。アノードパッドC6もまた、pn接合領域C11の直上から離れた位置にある。これにより、チップダイオードC1を実装基板C25に実装するときに、pn接合領域C11に大きな衝撃が加わることを回避できる。それによって、pn接合領域C11の破壊を回避できるので、外力に対する耐久性に優れたチップダイオードを実現できる。また、外部接続電極C3B,C4Bを設けずに、カソードパッドC5およびアノードパッドC6をそれぞれカソード外部接続部およびアノード接続部とし、これらのカソードパッドC5およびアノードパッドC6にボンディングワイヤを接続する構成をとることもできる。この場合にも、ワイヤボンディング時の衝撃によってpn接合領域C11が破壊されることを回避できる。
また、この実施形態では、アノード電極膜C4AがAlSi膜からなっている。AlSi膜は、p型半導体(とくにp型シリコン半導体)と仕事関数が近似しており、そのため、p型半導体基板C2との間に良好なオーミック接合を形成することができる。よって、p型半導体基板C2にオーミック接合のための高不純物濃度拡散層を形成する必要がない。これにより、製造工程が簡単になるので、それに応じて生産性および生産コストを低減できる。
さらに、この実施形態では、半導体基板C2は、コーナー部C9が丸められた矩形形状を有している。それによって、チップダイオードC1の角部の欠け(チッピング)を抑制または防止できるので、外観不良の少ないチップダイオードC1を提供できる。
さらに、この実施形態では、半導体基板C2のカソード側外部接続電極C3Bに近い短辺に陰極方向を表す凹部C8が形成されているので、半導体基板C2の裏面(素子形成面C2aとは反対側の主面)に、カソードマークを標印する必要がない。凹部C8は、チップダイオードC1をウエハ(元基板)から切り出すための加工を行うときに同時に形成しておくこともできる。また、チップダイオードC1のサイズが微小で、標印が困難な場合にも凹部C8を形成して、カソードの方向を表示できる。したがって、標印のための工程を省くことができ、かつ微小サイズのチップダイオードC1に対してもカソードマークを付与できる。
図51は、チップダイオードC1の製造工程の一例を説明するための工程図である。また、図52Aおよび図52Bは、図51の製造工程途中の構成を示す断面図であり、図45に対応する切断面を示す。図53は、半導体基板C2の元基板としてのp型半導体ウエハCWの平面図であり、一部の領域を拡大して示してある。
まず、半導体基板C2の元基板としてのp型半導体ウエハCWが用意される。半導体ウエハCWの表面は素子形成面CWaであり、半導体基板C2の素子形成面C2aに対応している。素子形成面CWaには、複数のチップダイオードC1に対応した複数のチップダイオード領域C1aが、マトリクス状に配列されて設定されている。隣接するチップダイオード領域C1aの間には、境界領域C80が設けられている。境界領域C80は、ほぼ一定の幅を有する帯状の領域であり、直交する二方向に延びて格子状に形成されている。半導体ウエハCWに対して必要な工程を行った後に、境界領域C80に沿って半導体ウエハCWを切り離すことにより、複数のチップダイオードC1が得られる。
半導体ウエハCWに対して実行される工程の一例は、次のとおりである。
まず、p型半導体ウエハCWの素子形成面CWaに、熱酸化膜やCVD酸化膜等の絶縁膜C15(たとえば8000Å〜8600Åの厚さ)が形成され(CS1)、その上にレジストマスクが形成される(CS2)。このレジストマスクを用いたエッチングによって、n型領域C10に対応する開口が絶縁膜C15に形成される(CS3)。さらに、レジストマスクを剥離した後に、絶縁膜C15に形成された開口から露出する半導体ウエハCWの表層部にn型不純物が導入される(CS4)。n型不純物の導入は、n型不純物としての燐を表面に堆積させる工程(いわゆるリンデポ)によって行われてもよいし、n型不純物イオン(たとえば燐イオン)の注入によって行われてもよい。リンデポとは、半導体ウエハCWを拡散炉内に搬入し、拡散路内でPOClガスを流して行う熱処理によって、絶縁膜C15の開口内で露出する半導体ウエハCWの表面に燐を堆積させる処理である。必要に応じて絶縁膜C15を厚膜化(たとえばCVD酸化膜形成により1200Å程度厚膜化)した後(CS5)、半導体ウエハCWに導入された不純物イオンを活性化するための熱処理(ドライブ)が行われる(CS6)。これにより、半導体ウエハCWの表層部にn型領域C10が形成される。
次いで、コンタクト孔C16,C17に整合する開口を有するさらに別のレジストマスクが絶縁膜C15の上に形成される(CS7)。このレジストマスクを介するエッチングによって、絶縁膜C15にコンタクト孔C16,C17が形成される(CS8)、その後、レジストマスクが剥離される。
次いで、たとえばスパッタリングによって、カソード電極C3およびアノード電極C4を構成する電極膜が絶縁膜C15上に形成される(CS9)。この実施形態では、AlSiからなる電極膜(たとえば厚さ10000Å)が形成される。そして、この電極膜上に、スリットC18に対応する開口パターンを有する別のレジストマスクが形成され(CS10)、このレジストマスクを介するエッチング(たとえば反応性イオンエッチング)によって、電極膜にスリットC18が形成される(CS11)。スリットC18の幅は、3μm程度であってもよい。これにより、前記電極膜が、カソード電極膜C3Aおよびアノード電極膜C4Aに分離される。
次いで、レジスト膜を剥離した後、たとえばCVD法によって窒化膜等のパッシベーション膜C20が形成され(CS12)、さらにポリイミド等を塗布することにより樹脂膜C21が形成される(CS13)。たとえば、感光性を付与したポリイミドが塗布され、パッド開口C23,C24に対応するパターンで露光した後、そのポリイミド膜が現像される(ステップCS14)。これにより、パッド開口C23,C24に対応した開口を有する樹脂膜C21が形成される。その後、必要に応じて、樹脂膜をキュアするための熱処理が行われる(CS15)。そして、樹脂膜C21をマスクとしたドライエッチング(たとえば反応性イオンエッチング)によって、パッシベーション膜C20にパッド開口C22,C23が形成される(CS16)。その後、パッド開口C22,C23内に外部接続電極C3B,C4Bが形成される(CS17)。外部接続電極C3B,C4Bの形成は、めっき(好ましくは無電解めっき)によって行うことができる。
次いで、境界領域C80(図53参照)に整合する格子状の開口を有するレジストマスクC83(図52A参照)が形成される(CS18)。このレジストマスクC83を介してプラズマエッチングが行われ、それによって、図52Aに示すように、半導体ウエハCWがその素子形成面CWaから所定の深さまでエッチングされる。これによって、境界領域C80に沿って、切断用の溝C81が形成される(CS19)。レジストマスクC83が剥離された後、図52Bに示すように、半導体ウエハCWが裏面CWbから、溝C81の底部に到達するまで研削される(CS20)。これによって、複数のチップダイオード領域C1aが個片化され、前述の構造のチップダイオードC1を得ることができる。
境界領域C80に溝C81を形成するためのレジストマスクC83は、図53に示すように、チップダイオード領域C1aの四隅に接する位置に、チップダイオード領域C1aの外側に凸の湾曲形状のラウンド形状部C84を有している。ラウンド形状部C84は、チップダイオード領域C1aの隣接する二つの辺を滑らかな曲線で接続するように形成されている。さらに、境界領域C80に溝C81を形成するためのレジストマスクC83は、チップダイオード領域C1aの一つの短辺に接する位置に、チップダイオード領域C1aの内側に向かって窪んだ凹部C85を有している。したがって、このレジストマスクC83をマスクとして行うプラズマエッチングによって溝C81を形成すると、溝C81は、チップダイオード領域C1aの四隅に接する位置に、チップダイオード領域C1aの外側に凸の湾曲形状のラウンド形状部を有し、チップダイオード領域C1aの一つの短辺に接する位置に、チップダイオード領域C1aの内側に向かって窪んだ凹部を有することになる。したがって、チップダイオード領域C1aを半導体ウエハCWから切り出すための溝C81を形成する工程において、同時に、チップダイオードC1の四隅のコーナー部C9をラウンド形状に整形でき、かつ一つの短辺(カソード側の短辺)にカソードマークとしての凹部C8を形成できる。すなわち、専用の工程を追加することなく、コーナー部C9をラウンド形状に加工でき、かつカソードマークとしての凹部C8を形成できる。
この実施形態では、半導体基板C2がp型半導体からなっているので、半導体基板C2上にエピタキシャル層を形成しなくても、安定した特性を実現できる。すなわち、n型の半導体ウエハは抵抗率の面内ばらつきが大きいので、n型半導体ウエハを用いるときには、その表面に抵抗率の面内ばらつきの少ないエピタキシャル層を形成し、このエピタキシャル層に不純物拡散層を形成してpn接合を形成する必要がある。これは、n型不純物の偏析係数が小さいために、半導体ウエハの元となるインゴット(たとえばシリコンインゴット)を形成するときに、ウエハの中心部と周縁部とで抵抗率の差が大きくなるからである。これに対して、p型不純物の偏析係数は比較的大きいので、p型半導体ウエハは抵抗率の面内ばらつきが少ない。したがって、p型半導体ウエハを用いることによって、エピタキシャル層を形成することなく、安定した特性のダイオードをウエハのいずれの箇所からも切り出すことができる。よって、p型半導体基板C2を用いることによって、製造工程を簡単にでき、かつ製造コストを低減できる。
図54Aおよび図54Bは、AlSi電極膜とp型半導体基板とのオーミック接触を説明するための図である。図54Aは、p型シリコン基板上にAlSi膜を形成したときの、p型シリコン基板とAlSi膜との間における電圧対電流特性を示す。印加電圧に対して電流が比例しており、良好なオーミック接触が形成されていることがわかる。図54Bには、比較のために、p型シリコン基板上に形成する電極膜を、Ti膜、TiN膜およびAlCu膜を基板表面から順に積層した積層膜で構成した場合における同様の特性を曲線C90で示す。電圧対電流特性がリニアな特性となっておらず、オーミック接触が得られないことが分かる。一方、p型シリコン基板の表面に、より高濃度にp型不純物を導入した高濃度領域を形成し、その高濃度領域に対して、Ti膜、TiN膜およびAlCu膜を基板表面から順に積層した積層膜からなる電極膜を接触させた場合の電圧対電流特性を曲線C91で示す。この場合には、電圧対電流特性がリニアな特性となっていて、良好なオーミック接触が得られていることが分かる。これらのことから、電極膜としてAlSi膜を用いることによって、p型半導体基板に高濃度領域を形成することなく、p型半導体基板にオーミック接触するカソード電極膜およびアノード電極膜を形成でき、それによって、製造工程を簡単にできることが分かる。
図55は、チップダイオードC1のツェナー電圧(Vz)の調整に関する特徴を説明するための図である。すなわち、チップダイオードC1をツェナーダイオードとして構成する場合のツェナー電圧調整についての特徴が示されている。より具体的に説明すると、n型領域C10を形成するためにn型不純物(たとえば燐)を半導体基板C2の表層部に導入した後、その導入された不純物を活性化するための熱処理(ドライブ)が行われる。この熱処理の温度および時間に応じて、ツェナー電圧が変化する。具体的には、熱処理時に半導体基板C2に加えられる熱量が多い程、ツェナー電圧が高くなる傾向がある。この傾向を利用して、ツェナー電圧を調整することができる。図55から理解されるように、ツェナー電圧は、不純物のドーズ量よりも、熱処理時の熱量に大きく依存している。
図56は、ツェナー電圧(Vz)の調整に関する別の特徴を説明するための図である。具体的には、半導体基板C2に導入されたn型不純物を活性化するための熱処理時の温度に対するツェナー電圧の変化が示されており、曲線C93は抵抗率の比較的低い(たとえば5mΩ)半導体基板を用いた場合のツェナー電圧を示し、曲線C94は抵抗率の比較的高い(たとえば15〜18mΩ)半導体基板を用いた場合のツェナー電圧を示している。曲線C93,C94の比較から、ツェナー電圧が半導体基板の抵抗率に依存することが分かる。したがって、目的とするツェナー電圧に応じて適切な抵抗率の半導体基板を適用することによって、ツェナー電圧を設計値に合わせることができる。
図57は、第4発明の第2の実施形態に係るチップダイオードC30の図解的の平面図である。チップダイオードC30の外観および電極の配置は、前述の第1の実施形態とほぼ同様であり、図43および図44に示されているとおりである。図57には、前述の図47と同様に、半導体基板C2の素子形成面C2aに現れている構成が示されている。図58は、図57の線LVIII-LVIIIでとった断面図であり、図59は、図57の線LIX-LIXでとった断面図である。図57〜図59において、前述の第1の実施形態における各部に対応する部分には同一参照符号を付して示す。また、図43および図44を併せて参照する。
この実施形態では、半導体基板C2の表層領域には、n型領域C10から所定の間隔を空けて分離された状態でp型領域C12が形成されている。p型領域C12は、ダイオードセル領域C7内において、n型領域C10を回避したパターンに形成されている。カソード電極膜C3Aおよびアノード電極膜C4Aには、この実施形態では、たとえばTi膜を下層としAl膜を上層としたTi/Al積層膜や、基板C2側から順にTi膜(たとえば厚さ300〜400Å)、TiN膜(たとえば厚さ1000Å程度)およびAlCu膜(たえば厚さ30000Å程度)を積層したTi/TiN/Al積層膜などのように、AlSi膜以外の電極膜が適用されている。アノード電極膜C4Aは、絶縁膜C15の表面からコンタクト孔C17の内方へと延びており、コンタクト孔C17内で、p型領域C12にオーミック接触している。第1の実施形態において参照した図54B(曲線C91)から理解されるとおり、このような構成においても、アノード電極膜C4Aとp型領域C12との間でオーミック接触を形成することができ、アノード電極膜C4Aと半導体基板C2とを電気的に接続することができる。
図60は、チップダイオードC30の製造工程の一例を説明するための工程図である。また、図61A〜61Dは、図60の製造工程途中の構成を示す断面図である。図60において、前述の図51に示された各工程と同様の工程には同一参照符号を付して、重複する説明を省く。
まず、p型半導体ウエハCWの素子形成面CWaに、熱酸化膜やCVD酸化膜等の絶縁膜C15(たとえば8000Åの厚さ)が形成され(CS1)、その上にレジストマスクが形成される(CS2)。このレジストマスクを用いたエッチングによって、図61Aに示すように、n型領域C10およびp型領域C12に対応する開口C65,C66が絶縁膜C15に形成される(CS31)。さらに、レジストマスクを剥離した後に、必要に応じて、イオン注入によるダメージ抑制のための酸化膜(たとえばTEOS膜(テトラエトキシシランと酸素との反応で成膜されるシリコン酸化膜))が全面に形成される(CS32)。次いで、別のレジストマスクC67が形成される(CS33)。このレジストマスクC67は、n型領域C10に対応する開口を有し、p型領域C12を形成すべき領域を覆っている。このレジストマスクC67を介してn型不純物イオン(たとえば燐イオン)が半導体ウエハCWに注入される(CS34)。次に、そのレジストマスクC67を剥離し、図61Bに示すように、別のレジストマスクC68が形成される(CS35)。このレジストマスクC68は、p型領域C12に対応する開口を有し、n型領域C10を形成すべき領域を覆っている。このレジストマスクC68を介してp型不純物イオン(たとえばホウ素イオン)が半導体ウエハCWに注入される(CS36)。次に、そのレジストマスクC68を剥離し、図61Cに示すように、半導体ウエハCWの全面を覆うCVD酸化膜C69が形成される(CS37)。CVD酸化膜C69の厚さは、600Å以上が好ましく、1200Å以上がさらに好ましい。CVD酸化膜C69は、絶縁膜C15を厚膜化して当該絶縁膜C15と一部となり、さらに、絶縁膜C15の開口C65,C66においては、半導体ウエハCWの素子形成面CWaを覆う。この状態で、半導体ウエハCWに導入された不純物イオンを活性化するための熱処理(ドライブ)が行われる(CS6)。これにより、半導体ウエハCWに注入されたn型不純物イオンおよびp型不純物イオンがそれぞれ活性化されて、n型領域C10およびp型領域C12が形成される。次いで、図61Dに示すように、コンタクト孔C16,C17に整合する開口を有するさらに別のレジストマスクC70が絶縁膜C15の上に形成される(CS7)。このレジストマスクC70を介するエッチングによって、絶縁膜C15にコンタクト孔C16,C17が形成される(CS8)、その後、レジストマスクC70が剥離される(CS9)。
次いで、たとえばスパッタリングによって、カソード電極C3およびアノード電極C4を構成する電極膜が絶縁膜C15上に形成される(CS40)。この実施形態では、Ti膜、TiN膜およびAlCu膜が順にスパッタリングされ、それらの積層膜からなる電極膜が形成される。そして、この電極膜上に、スリットC18に対応する開口パターンを有する別のレジストマスクが形成され(CS10)、このレジストマスクを介するエッチング(たとえば反応性イオンエッチング)によって、電極膜にスリットC18が形成される(CS11)。これにより、前記電極膜がカソード電極膜C3Aおよびアノード電極膜C4Aに分離される。
この後の工程は、前述の第1の実施形態と同様である。
この製造工程では、半導体ウエハCWに導入した不純物を活性化するための熱処理(ドライブ)の前にウエハ全面がCVD酸化膜C69で覆われる。これにより、n型不純物である燐が雰囲気中に拡散してp型領域C12に入り込むことを防ぐことができる。それによって、p型領域C12とアノード電極膜C4Aとの間のオーミック接触がn型不純物によって阻害されることを回避できるから、それらの間で良好なオーミック接触を得ることができる。これによって、優れた特性のチップダイオードC30を提供できる。
図62は、CVD酸化膜C69を形成することによる効果を説明するための図であり、p型半導体基板C2とアノード電極膜C4Aとの間における電圧対電流特性を示す。曲線C100は、CVD酸化膜C69を形成しなかった場合の特性であり、電圧変化に対する電流の変化が鈍く、良好なオーミック接触が得られていないことが分かる。これは、不純物を活性化するための熱処理において、n型不純物である燐が雰囲気中に拡散してp型領域C12に入り込み、p型領域C12とアノード電極膜C4Aとの間のオーミック接触がn型不純物によって阻害されたことが原因であると考えられる。曲線C101,C102,C103は、それぞれ、CVD酸化膜C69の膜厚を600Å、1200Åおよび4800Åとした場合の特性を示す。曲線C100と曲線C101,C102,C103との比較から、不純物を活性化するための熱処理の前にCVD酸化膜C69を設けることによって、電圧対電流特性を著しく改善できることが分かる。とくに、CVD酸化膜C69の膜厚を1200Å以上としたときには、電圧変化に対してリニアリティの高い電流変動が得られ、良好なオーミック接触を実現できることが分かる。
図63は、チップダイオードが用いられる電子機器の一例であるスマートフォンの外観を示す斜視図である。スマートフォンC201は、扁平な直方体形状の筐体C202の内部に電子部品を収納して構成されている。筐体C202は表側および裏側に長方形状の一対の主面を有しており、その一対の主面が4つの側面で結合されている。筐体C202の一つの主面には、液晶パネルや有機ELパネル等で構成された表示パネルC203の表示面が露出している。表示パネルC203の表示面は、タッチパネルを構成しており、使用者に対する入力インターフェースを提供している。
表示パネルC203は、筐体C202の一つの主面の大部分を占める長方形形状に形成されている。表示パネルC203の一つの短辺に沿うように、操作ボタンC204が配置されている。この実施形態では、複数(3つ)の操作ボタンC204が表示パネルC203の短辺に沿って配列されている。使用者は、操作ボタンC204およびタッチパネルを操作することによって、スマートフォンC201に対する操作を行い、必要な機能を呼び出して実行させることができる。
表示パネルC203の別の一つの短辺の近傍には、スピーカC205が配置されている。スピーカC205は、電話機能のための受話口を提供するとともに、音楽データ等を再生するための音響化ユニットとしても用いられる。一方、操作ボタンC204の近くには、筐体C202の一つの側面にマイクロフォンC206が配置されている。マイクロフォンC206は、電話機能のための送話口を提供するほか、録音用のマイクロフォンとして用いることもできる。
図64は、筐体C202の内部に収容された電子回路アセンブリC210の構成を示す図解的な平面図である。電子回路アセンブリC210は、配線基板C211と、配線基板C211の実装面に実装された回路部品とを含む。複数の回路部品は、複数の集積回路素子(IC)C212−C220と、複数のチップ部品とを含む。複数のICは、伝送処理IC C212、ワンセグTV受信IC C213、GPS受信IC C214、FMチューナIC C215、電源IC C216、フラッシュメモリC217、マイクロコンピュータC218、電源IC C219およびベースバンドIC C220を含む。複数のチップ部品は、チップインダクタC221,C225,C235、チップ抵抗器C222,C224,C233、チップキャパシタC227,C230,C234、およびチップダイオードC228,C231を含む。これらのチップ部品は、たとえばフリップチップ接合により配線基板C211の実装面上に実装されている。チップダイオードC228,C231には、前述のいずれかの実施形態に係るチップダイオードを適用できる。
伝送処理IC C212は、表示パネルC203に対する表示制御信号を生成し、かつ表示パネルC203の表面のタッチパネルからの入力信号を受信するための電子回路を内蔵している。表示パネルC203との接続のために、伝送処理IC C212には、フレキシブル配線C209が接続されている。
ワンセグTV受信IC C213は、ワンセグ放送(携帯機器を受信対象とする地上デジタルテレビ放送)の電波を受信するための受信機を構成する電子回路を内蔵している。ワンセグTV受信IC C213の近傍には、複数のチップインダクタC221と、複数のチップ抵抗器C222とが配置されている。ワンセグTV受信IC C213、チップインダクタC221およびチップ抵抗器C222は、ワンセグ放送受信回路C223を構成している。チップインダクタC221およびチップ抵抗器C222は、正確に合わせ込まれたインダクタンスおよび抵抗をそれぞれ有し、ワンセグ放送受信回路C223に高精度な回路定数を与える。
GPS受信IC C214は、GPS衛星からの電波を受信してスマートフォンC201の位置情報を出力する電子回路を内蔵している。
FMチューナIC C215は、その近傍において配線基板C211に実装された複数のチップ抵抗器C224および複数のチップインダクタC225とともに、FM放送受信回路C226を構成している。チップ抵抗器C224およびチップインダクタC225は、正確に合わせ込まれた抵抗値およびインダクタンスをそれぞれ有し、FM放送受信回路C226に高精度な回路定数を与える。
電源IC C216の近傍には、複数のチップキャパシタC227および複数のチップダイオードC228が配線基板C211の実装面に実装されている。電源IC C216は、チップキャパシタC227およびチップダイオードC228とともに、電源回路C229を構成している。
フラッシュメモリC217は、オペレーティングシステムプログラム、スマートフォンC201の内部で生成されたデータ、通信機能によって外部から取得したデータおよびプログラムなどを記録するための記憶装置である。
マイクロコンピュータC218は、CPU、ROMおよびRAMを内蔵しており、各種の演算処理を実行することにより、スマートフォンC201の複数の機能を実現する演算処理回路である。より具体的には、マイクロコンピュータC218の働きにより、画像処理や各種アプリケーションプログラムのための演算処理が実現されるようになっている。
電源IC C219の近くには、複数のチップキャパシタC230および複数のチップダイオードC231が配線基板C211の実装面に実装されている。電源IC C219は、チップキャパシタC230およびチップダイオードC231とともに、電源回路C232を構成している。
ベースバンドIC C220の近くには、複数のチップ抵抗器C233、複数のチップキャパシタC234、および複数のチップインダクタC235が、配線基板C211の実装面に実装されている。ベースバンドIC C220は、チップ抵抗器C233、チップキャパシタC234およびチップインダクタC235とともに、ベースバンド通信回路C236を構成している。ベースバンド通信回路C236は、電話通信およびデータ通信のための通信機能を提供する。
このような構成によって、電源回路C229,C232によって適切に調整された電力が、伝送処理IC C212、GPS受信IC C214、ワンセグ放送受信回路C223、FM放送受信回路C226、ベースバンド通信回路C236、フラッシュメモリC217およびマイクロコンピュータC218に供給される。マイクロコンピュータC218は、伝送処理IC C212を介して入力される入力信号に応答して演算処理を行い、伝送処理IC C212から表示パネルC203に表示制御信号を出力して表示パネルC203に各種の表示を行わせる。
タッチパネルまたは操作ボタンC204の操作によってワンセグ放送の受信が指示されると、ワンセグ放送受信回路C223の働きによってワンセグ放送が受信される。そして、受信された画像を表示パネルC203に出力し、受信された音声をスピーカC205から音響化させるための演算処理が、マイクロコンピュータC218によって実行される。
また、スマートフォンC201の位置情報が必要とされるときには、マイクロコンピュータC218は、GPS受信IC C214が出力する位置情報を取得し、その位置情報を用いた演算処理を実行する。
さらに、タッチパネルまたは操作ボタンC204の操作によってFM放送受信指令が入力されると、マイクロコンピュータC218は、FM放送受信回路C226を起動し、受信された音声をスピーカC205から出力させるための演算処理を実行する。
フラッシュメモリC217は、通信によって取得したデータの記憶や、マイクロコンピュータC218の演算や、タッチパネルからの入力によって作成されたデータを記憶するために用いられる。マイクロコンピュータC218は、必要に応じて、フラッシュメモリC217に対してデータを書き込み、またフラッシュメモリC217からデータを読み出す。
電話通信またはデータ通信の機能は、ベースバンド通信回路C236によって実現される。マイクロコンピュータC218は、ベースバンド通信回路C236を制御して、音声またはデータを送受信するための処理を行う。
以上、第4発明の実施形態について説明したが、第4発明はさらに他の形態で実施することもできる。たとえば、前述の第1および第2の実施形態では、4個のダイオードセルが半導体基板上に形成された例を示したけれども、半導体基板上に2個または3個のダイオードセルが形成されていてもよく、4個以上のダイオードセルが形成されていてもよい。
また、前述の実施形態では、pn接合領域が平面視において正八角形に形成されている例を示したが、辺の数が3個以上の任意の多角形形状にpn接合領域を形成してもよいし、それらの平面形状を円形や楕円形としてもよい。pn接合領域の形状を多角形形状とする場合に、それらは正多角形形状である必要はなく、辺の長さが2種類以上の多角形によってそれらの領域を形成してもよい。さらにまた、pn接合領域は、同じ大きさに形成される必要はなく、異なる大きさの接合領域をそれぞれ有する複数のダイオードセルが半導体基板上に混在していてもよい。さらにまた、半導体基板上に形成されるpn接合領域の形状は、1種類である必要はなく、2種以上の形状のpn接合領域が半導体基板上で混在していてもよい。
「5]第5発明について
前記特許文献1(特開2002−270858号公報)の構成では、アノード電極が絶縁膜に埋設されており、このアノード電極の露出した上面が、外部接続のために用いられる。具体的には、アノード電極の上面にボンディングワイヤを接合したりすることによって、ダイオード素子の外部接続が達成される。
ところが、アノード電極は、絶縁膜に埋設されていて、その直下にpn接合が位置している。そのため、外部接続の際にアノード電極に加わる物理的なストレスがpn接合に伝達され、pn接合が破壊されたり、素子特性が変動したりするおそれがある。したがって、実装後におけるダイオード素子の信頼性が必ずしもよくない。
第5発明の目的は、信頼性を向上したチップダイオードを提供することである。
第5発明は、さらに、チップダイオードを備えた回路アセンブリ、およびこのような回路アセンブリを備えた電子機器を提供する。
第5発明は、次のような特徴を有している。
D1.p型半導体基板と、前記p型半導体基板に形成され、前記p型半導体基板との間にpn接合領域を形成するn型拡散層と、前記p型半導体基板の主面を覆い、前記n型拡散層を露出させるカソードコンタクト孔を有する絶縁膜と、前記カソードコンタクト孔を介して前記n型拡散層に接し、前記カソードコンタクト孔の外の領域の前記絶縁膜上に引き出されたカソード引き出し電極、および前記カソード引き出し電極に接続され前記カソードコンタクト孔の外の領域において前記絶縁膜上に配置されたカソード外部接続部を有するカソード電極と、前記p型半導体基板に接するAlSi電極膜を有するアノード電極とを含む、チップダイオード。
この構成によれば、p型半導体基板上に絶縁膜が形成されており、その絶縁膜に形成されたカソードコンタクト孔を介してn型拡散層にカソード引き出し電極が接続されている。そして、カソードコンタクト孔の外の領域において絶縁膜上にカソード外部接続部が配置されている。これにより、カソード外部接続部をpn接合領域の直上を回避して配置できるので、チップダイオードを実装基板に実装したり、カソード外部接続部にボンディングワイヤを接続したりするときに、pn接合領域に大きな衝撃が加わることを回避できる。それによって、pn接合領域の破壊を回避できるので、外力に対する耐久性に優れ、よって信頼性を向上したチップダイオードを実現できる。
さらに、この発明では、アノード電極がp型半導体基板に接するAlSi電極膜を有している。AlSiは、p型半導体(とくにp型シリコン半導体)と仕事関数が近似している。そのため、AlSi電極膜は、p型半導体基板との間に良好なオーミック接合を形成することができる。よって、p型半導体基板にオーミック接合のための高不純物濃度拡散層を形成する必要がない。これにより、製造工程が簡単になるので、それに応じて生産性および生産コストを低減できる。
さらに、この発明では、半導体基板がp型半導体基板からなっているので、半導体基板上にエピタキシャル層を形成しなくても、安定した特性を実現できる。すなわち、n型の半導体ウエハは、抵抗率の面内ばらつきが大きいので、表面に抵抗率の面内ばらつきの少ないエピタキシャル層を形成し、このエピタキシャル層に不純物拡散層を形成してpn接合を形成する必要がある。これに対して、p型半導体ウエハは、面内ばらつきが少ないので、エピタキシャル層を形成することなく、安定した特性のダイオードをウエハのいずれの箇所からも切り出すことができる。よって、p型半導体基板を用いることによって、製造工程を簡単にでき、かつ製造コストを低減できる。
D2.前記AlSi電極膜が、p型領域(p型半導体基板よりもp型不純物を高濃度に含む領域)を介することなく前記p型半導体基板に直接接してオーミック接合を形成している、「D1.」に記載のチップダイオード。
D3.前記p型半導体基板が、p型シリコン半導体基板である、「D1.」または「D2.」に記載のチップダイオード。このような構成が好ましい理由は、前述のとおり、AlSiとp型シリコン半導体との仕事関数が近似しているからである。
D4.前記絶縁膜は、さらに、前記p型半導体基板を露出させるアノードコンタクト孔を有しており、前記AlSi電極膜は、前記アノードコンタクト孔を介して前記p型半導体基板に接している、「D1.」〜「D3.」のいずれかに記載のチップダイオード。この場合に、前記AlSi電極膜は、前記アノードコンタクト孔の外の領域の前記絶縁膜上に引き出されたアノード引き出し電極を構成していてもよい。そして、前記アノード電極は、前記アノード引き出し電極に接続され前記アノードコンタクト孔の外の領域において前記絶縁膜上に配置されたアノード外部接続部を有していることが好ましい。これにより、アノード外部接続部もpn接合領域の直上を避けて配置できるから、チップダイオードを実装基板に実装したり、アノード外部接続部にボンディングワイヤを接続したりするときに、pn接合領域に大きな衝撃が加わることを回避できる。それによって、一層信頼性を向上したチップダイオードを実現できる。
D5.複数の前記n型拡散層が個別に分離されて前記p型半導体基板に形成され、それぞれ個別の前記pn接合領域を形成する複数のダイオードセルを構成しており、前記カソード引き出し電極が、前記複数のダイオードセルの前記n型拡散層にそれぞれ接続された複数のセル接続部を含む、「D1.」〜「D4.」のいずれかに記載のチップダイオード。
この構成によれば、p型半導体基板に複数のダイオードセルが形成されている。カソード引き出し電極は、それらの複数のダイオードセルのn型拡散層にそれぞれ接続された複数のセル接続部を有している。これにより、複数のダイオードセルがカソード電極およびアノード電極の間に並列に接続されている。これにより、ESD耐量の向上を図ることができ、特に、チップサイズの小型化とESD耐量の確保とを両立することができる。より具体的には、ダイオードセル毎に分離されたpn接合領域が形成されていて、それらが並列接続されている。複数のダイオードセルにそれぞれ個別のpn接合領域が形成されてい
ることによって、半導体基板上におけるpn接合領域の周囲長を長くすることができる。これにより、電界の集中が緩和され、ESD耐量を向上できる。すなわち、チップサイズを小型化した場合でも、十分なESD耐量を確保できる。pn接合領域の周囲長とは、半導体基板の表面におけるpn接合領域の周囲の長さの合計である。より具体的には、pn接合領域の周囲長とは、半導体基板の表面におけるp型領域とn型領域との境界線の総延長である。
D6.前記複数のダイオードセルが、前記p型半導体基板上に二次元配列されている、「D5.」に記載のチップダイオード。この構成により、複数のダイオードセルが二次元配列(好ましくは、等間隔に二次元配列)されていることによって、ESD耐量を一層向上することができる。
前記複数のダイオードセルの前記pn接合領域は、等しい大きさに形成されていてもよい。この構成では、複数のダイオードセルがほぼ等しい特性を有するので、チップダイオードは、全体として良好な特性を有し、小型化した場合でも、十分なESD耐量を有することができる。
各pn接合領域は、多角形の領域であってもよい。この構成により、各ダイオードセルが、長い周囲長のpn接合領域を有するので、全体の周囲長を長くすることができるから、ESD耐量を向上することができる。
前記複数のダイオードセルは、等しい大きさ(より具体的には複数のダイオードセルのpn接合領域が等しい大きさ)に形成されていてもよい。この構成では、複数のダイオードセルがほぼ等しい特性を有するので、チップダイオードは、全体として良好な特性を有し、小型化した場合でも、十分なESD耐量を有することができる。
前記ダイオードセルが、4個以上設けられていることが好ましい。この構成により、4個以上のダイオードセルが設けられることによって、ダイオード接合領域の周囲長を長くすることができるから、ESD耐量を効率的に向上することができる。
D7.前記p型半導体基板がエピタキシャル層を有していない、「D1.」〜「D6.」のいずれかに記載のチップダイオード。前述のとおり、半導体基板がp型半導体基板からなっているので、半導体基板上にエピタキシャル層を形成しなくても、安定した特性を実現できる。よって、エピタキシャル層を省くことにより、製造工程を簡単にでき、かつ製造コストを低減できる。
D8.前記カソード電極および前記アノード電極が前記p型半導体基板の一方の主面側に配置されている、「D1.」〜「D7.」のいずれかに記載のチップダイオード。この構成によれば、p型半導体基板の一方の表面にカソード電極およびアノード電極がいずれも形成されているので、チップダイオードを実装基板上に表面実装することができる。すなわち、フリップチップ接続型のチップダイオードを提供することができる。これによって、チップダイオードの占有空間を小さくできる。とくに、実装基板上におけるチップダイオードの低背化を実現できる。これにより、小型電子機器等の筐体内の空間を有効に利用でき、高密度実装および小型化に寄与できる。
D9.前記カソード電極および前記アノード電極を露出させ、前記カソード引き出し電極を覆うように前記p型半導体基板の主面に形成された保護膜をさらに含む、「D1.」〜「D8.」のいずれかに記載のチップダイオード。この構成によれば、カソード電極およびアノード電極を露出させながらカソード引き出し電極を覆う保護膜が形成されているので、カソード引き出し電極およびpn接合領域への水分の浸入を抑制または防止でき。そのうえ、保護膜によって、外力に対する耐久性を向上でき、信頼性を一層向上できる。
D10.前記カソード引き出し電極が前記p型半導体基板の一方の主面に形成されており、前記p型半導体基板の前記一方の主面が、コーナー部を丸めた矩形形状を有している、「D1.」〜「D9.」のいずれかに記載のチップダイオード。この構成によれば、カソード引き出し電極が形成されている側の半導体基板の表面は、コーナー部が丸められた矩形形状を有している。それによって、チップダイオードの角部の欠け(チッピング)を抑制または防止できるので、外観不良の少ないチップダイオードを提供できる。
D11.前記矩形形状の一辺の途中部に、陰極方向を表す凹部が形成されている、「D10.」に記載のチップダイオード。この構成によれば、矩形形状の半導体基板の一辺に、陰極方向を表す凹部が形成されているので、半導体基板の表面(たとえば保護膜の表面)に、標印などによって陰極方向を表すマーク(カソードマーク)を形成する必要がない。上記のような凹部は、チップダイオードをウエハ(元基板)から切り出すための加工を行うときに同時に形成しておくこともできる。また、チップダイオードのサイズが微小で、標印が困難な場合にも形成できる。したがって、標印のための工程を省くことができ、かつ微小サイズのチップダイオードに対しても陰極方向を表す目印を付すことができる。
D12.実装基板と、前記実装基板に実装された「D1.」〜「D11.」のいずれかに記載のチップダイオードとを含む、回路アセンブリ。この構成により、実装時の破壊や特性変動を抑制でき、したがって信頼性が向上されたチップダイオードを用いた回路アセンブリを提供できる。よって、信頼性の高い回路アセンブリを提供できる。
D13.前記チップダイオードが、前記実装基板にワイヤレスボンディング(フェースダウンボンディング、フリップチップボンディング)によって接続されている、「D12.」に記載の回路アセンブリ。この構成により、実装基板上におけるチップダイオードの占有空間を小さくできるから、電子部品の高密度実装に寄与できる。
D14.「D12.」または「D13.」に記載の回路アセンブリと、前記回路アセンブリを収容した筐体とを含む、電子機器。この構成により、実装時の破壊や特性変動を抑制でき、したがって信頼性が向上されたチップダイオードを用いた回路アセンブリを筐体内に収容した電子機器を提供できる。したがって、信頼性の高い電子機器を提供できる。
第5発明の実施の形態を、添付図面を参照して詳細に説明する。
図65は、第5発明の一実施形態に係るチップダイオードの斜視図であり、図66はその平面図であり、図67は、図66のLXVII−LXVII線でとった断面図である。さらに、図68は、図66のLXVIII−LXVIIIでとった断面図である。
チップダイオードD1は、p型の半導体基板D2(たとえばシリコン基板)と、半導体基板D2に形成された複数のダイオードセルDD1〜DD4と、これらの複数のダイオードセルDD1〜DD4を並列に接続するカソード電極D3およびアノード電極D4とを含む。半導体基板D2は、一対の主面D2a,D2bと、その一対の主面D2a,D2bと直交する複数の側面D2cとを含み、前記一対の主面D2a,D2bのうちの一方(主面D2a)が素子形成面とされている。以下、この主面D2aを「素子形成面D2a」という。素子形成面D2aは、平面視において矩形に形成されており、たとえば、長手方向の長さLが0.4mm程度、短手方向の長さWが0.2mm程度であってもよい。また、チップダイオードD1の全体の厚さTは0.1mm程度であってもよい。素子形成面D2aの両端部に、カソード電極D3の外部接続電極D3Bと、アノード電極D4の外部接続電極D4Bとが配置されている。これらの外部接続電極D3B,D4Bの間の素子形成面D2aに、ダイオードセル領域D7が設けられている。
素子形成面D2aの一つの短辺(この実施形態ではカソード側外部接続電極D3Bに近い短辺)に連なる一つの側面D2cには、半導体基板D2の厚さ方向に延びて切り欠かれた凹部D8が形成されている。凹部D8は、この実施形態では、半導体基板D2の厚さ方向の全域にわたって延びている。凹部D8は、平面視において、素子形成面D2aの一短辺から内方に窪んでおり、この実施形態では、素子形成面D2aの内方に向かって幅狭となる台形形状を有している。むろん、この平面形状は一例であり、矩形形状であってもよいし、三角形形状であってもよいし、部分円状(たとえば円弧形状)等の凹湾曲形状であってもよい。凹部D8は、チップダイオードD1の向き(チップ方向)を表す。より具体的には、凹部D8は、カソード側外部接続電極D3Bの位置を表すカソードマークを提供している。これにより、チップダイオードD1の実装時に、その外観によって極性を把握できる構造となっている。
半導体基板D2は、4つの側面D2cのうち互いに隣接する一対の側面の交差部に対応する四隅に4つのコーナー部D9を有している。この4つのコーナー部D9は、この実施形態では、ラウンド形状に整形されている。コーナー部D9は、素子形成面D2aの法線方向から見た平面視において、外側に凸の滑らかな湾曲面をなしている。これにより、チップダイオードD1の製造工程や実装時におけるチッピングを抑制できる構造となっている。
ダイオードセル領域D7は、この実施形態では、矩形に形成されている。ダイオードセル領域D7内に、複数のダイオードセルDD1〜DD4が配置されている。複数のダイオードセルDD1〜DD4は、この実施形態では4個設けられており、半導体基板D2の長手方向および短手方向に沿って、マトリックス状に等間隔で二次元配列されている。
図69は、カソード電極D3およびアノード電極D4ならびにその上に形成された構成を取り除いて、半導体基板D2の表面(素子形成面D2a)の構造を示す平面図である。ダイオードセルDD1〜DD4の各領域内には、それぞれ、p型の半導体基板D2の表層領域にn型領域D10が形成されている。n型領域D10は、個々のダイオードセル毎に分離されている。これにより、ダイオードセルDD1〜DD4は、ダイオードセル毎に分離されたpn接合領域D11をそれぞれ有している。
複数のダイオードセルDD1〜DD4は、この実施形態では等しい大きさおよび等しい形状、具体的には矩形形状に形成されており、各ダイオードセルの矩形領域内に、多角形形状のn型領域D10が形成されている。この実施形態では、n型領域D10は、正八角形に形成されており、ダイオードセルDD1〜DD4の矩形領域を形成する4辺にそれぞれ沿う4つの辺と、ダイオードセルDD1〜DD4の矩形領域の4つの角部にそれぞれ対向する別の4つの辺とを有している。
図67および図68に示されているように、半導体基板D2の素子形成面D2aには、酸化膜等からなる絶縁膜D15(図66では図示省略)が形成されている。絶縁膜D15には、ダイオードセルDD1〜DD4のそれぞれのn型領域D10の表面を露出させるコンタクト孔D16(カソードコンタクト孔)と、素子形成面D2aを露出させるコンタクト孔D17(アノードコンタクト孔)とが形成されている。絶縁膜D15の表面には、カソード電極D3およびアノード電極D4が形成されている。カソード電極D3は、絶縁膜D15の表面に形成されたカソード電極膜D3Aと、カソード電極膜D3Aに接合された外部接続電極D3Bとを含む。カソード電極膜D3Aは、複数のダイオードセルDD1,DD3に接続された引き出し電極DL1と、複数のダイオードDD2,DD4に接続された引き出し電極DL2と、引き出し電極DL1,DL2(カソード引き出し電極)と一体的に形成されたカソードパッドD5とを有している。カソードパッドD5は、素子形成面D2aの一端部に矩形に形成されている。このカソードパッドD5に外部接続電極D3Bが接続されている。このようにして、外部接続電極D3Bは、引き出し電極DL1,DL2に共通に接続されている。カソードパッドD5および外部接続電極D3Bは、カソード電極D3の外部接続部(カソード外部接続部)を構成している。
アノード電極D4は、絶縁膜D15の表面に形成されたアノード電極膜D4Aと、アノード電極膜D4Aに接合された外部接続電極D4Bとを含む。アノード電極膜D4Aは、p型半導体基板D2に接続されており、素子形成面D2aの一端部付近にアノードパッドD6を有している。アノードパッドD6は、アノード電極膜D4Aにおいて素子形成面D2aの一端部に配置された領域からなる。このアノードパッドD6に外部接続電極D4Bが接続されている。アノードパッドD6および外部接続電極D4Bは、アノード電極D4の外部接続部(アノード外部接続部)を構成している。アノード電極膜D4Aにおいて、アノードパッドD6以外の領域は、アノードコンタクト孔D17から引き出されたアノード引き出し電極である。
引き出し電極DL1は、絶縁膜D15の表面からダイオードセルDD1,DD3のコンタクト孔D16内に入り込み、各コンタクト孔D16内でダイオードセルDD1,DD3の各n型領域D10にオーミック接触している。引き出し電極DL1において、コンタクト孔D16内でダイオードセルDD1,DD3に接続されている部分は、セル接続部DC1,DC3を構成している。同様に、引き出し電極DL2は、絶縁膜D15の表面からダイオードセルDD2,DD4のコンタクト孔D16内に入り込み、各コンタクト孔D16内でダイオードセルDD2,DD4の各n型領域D10にオーミック接触している。引き出し電極DL2において、コンタクト孔D16内でダイオードセルDD2,DD4に接続されている部分は、セル接続部DC2,DC4を構成している。アノード電極膜D4Aは、絶縁膜D15の表面からコンタクト孔D17の内方へと延びており、コンタクト孔D17内でp型の半導体基板D2にオーミック接触している。カソード電極膜D3Aおよびアノード電極膜D4Aは、この実施形態では、同じ材料からなっている。
電極膜としては、この実施形態では、AlSi膜を用いている。AlSi膜を用いると、半導体基板D2の表面にp型領域を設けることなく、アノード電極膜D4Aをp型の半導体基板D2にオーミック接触させることができる。すなわち、アノード電極膜D4Aをp型の半導体基板D2に直接接触させてオーミック接合を形成できる。したがって、p型領域を形成するための工程を省くことができる。
カソード電極膜D3Aとアノード電極膜D4Aとの間は、スリットD18によって分離されている。引き出し電極DL1は、ダイオードセルDD1からダイオードセルDD3を通ってカソードパッドD5に至る直線に沿って直線状に形成されている。同様に、引き出し電極DL2は、ダイオードセルDD2からダイオードセルDD4を通ってカソードパッドD5に至る直線に沿って直線状に形成されている。引き出し電極DL1,DL2は、n型領域D10からカソードパッドD5まで間の至るところで一様な幅W1,W2をそれぞれ有しており、それらの幅W1,W2は、セル接続部DC1,DC2,DC3,DC4の幅よりも広い。セル接続部DC1〜DC4の幅は、引き出し電極DL1,DL2の引き出し方向に直交する方向の長さによって定義される。引き出し電極DL1,DL2の先端部は、n型領域D10の平面形状と整合するように整形されている。引き出し電極DL1,DL2の基端部は、カソードパッドD5に接続されている。スリットD18は、引き出し電極DL1,DL2を縁取るように形成されている。一方、アノード電極膜D4Aは、ほぼ一定の幅のスリットD18に対応した間隔を開けて、カソード電極膜D3Aを取り囲むように、絶縁膜D15の表面に形成されている。アノード電極膜D4Aは、素子形成面D2aの長手方向に沿って延びる櫛歯状部分と、矩形領域からなるアノードパッドD6とを一体的に有している。
カソード電極膜D3Aおよびアノード電極膜D4Aは、たとえば窒化膜からなるパッシベーション膜D20(図66では図示省略)によって覆われており、さらにパッシベーション膜D20の上にはポリイミド等の樹脂膜D21が形成されている。パッシベーション膜D20および樹脂膜D21を貫通するように、カソードパッドD5を露出させるパッド開口D22と、アノードパッドD6を露出させるパッド開口D23とが形成されている。パッド開口D22,D23に外部接続電極D3B,D4Bがそれぞれ埋め込まれている。パッシベーション膜D20および樹脂膜D21は、保護膜を構成しており、引き出し電極DL1,DL2およびpn接合領域D11への水分の浸入を抑制または防止するとともに、外部からの衝撃等を吸収し、チップダイオードD1の耐久性の向上に寄与している。
外部接続電極D3B,D4Bは、樹脂膜D21の表面よりも低い位置(半導体基板D2に近い位置)に表面を有していてもよいし、樹脂膜D21の表面から突出していて、樹脂膜D21よりも高い位置(半導体基板D2から遠い位置)に表面を有していてもよい。図67には、外部接続電極D3B,D4Bが樹脂膜D21の表面から突出している例を示す。外部接続電極D3B,D4Bは、たとえば、電極膜D3A,D4Aに接するNi膜と、その上に形成されたPd膜と、その上に形成されたAu膜とを有するNi/Pd/Au積層膜からなっていてもよい。このような積層膜は、めっき法によって形成することができる。
各ダイオードセルDD1〜DD4では、p型の半導体基板D2とn型領域D10との間にpn接合領域D11が形成されており、したがって、それぞれpn接合ダイオードが形成されている。そして、複数のダイオードセルDD1〜DD4のn型領域D10がカソード電極D3に共通に接続され、ダイオードセルDD1〜DD4の共通のp型領域であるp型の半導体基板D2がアノード電極D4に共通に接続されている。これによって、半導体基板D2上に形成された複数のダイオードセルDD1〜DD4は、すべて並列に接続されている。
図70は、チップダイオードD1の内部の電気的構造を示す電気回路図である。ダイオードセルDD1〜DD4によってそれぞれ構成されるpn接合ダイオードは、カソード側がカソード電極D3によって共通接続され、アノード側がアノード電極D4によって共通接続されることによって、全て並列に接続されており、これによって、全体として1つのダイオードとして機能する。
この実施形態の構成によれば、チップダイオードD1は複数のダイオードセルDD1〜DD4を有しており、各ダイオードセルDD1〜DD4がpn接合領域D11を有している。pn接合領域D11は、ダイオードセルDD1〜DD4毎に分離されている。そのため、チップダイオードD1は、pn接合領域D11の周囲長、すなわち、半導体基板D2におけるn型領域D10の周囲長の合計(総延長)が長くなる。これにより、pn接合領域D11の近傍における電界の集中を回避し、その分散を図ることができるので、ESD耐量の向上を図ることができる。すなわち、チップダイオードD1を小型に形成する場合であっても、pn接合領域D11の総周囲長を大きくすることができるから、チップダイオードD1の小型化とESD耐量の確保とを両立することができる。
図71は、同面積の半導体基板上に形成するダイオードセルの大きさおよび/またはダイオードセルの個数を様々に設定して、pn接合領域の周囲長の合計(総延長)を異ならせた複数のサンプルについてESD耐量を測定した実験結果を示す。この実験結果から、pn接合領域の周囲長が長くなるほど、ESD耐量が大きくなることが分かる。4個以上のダイオードセルを半導体基板上に形成した場合に、8キロボルトを超えるESD耐量を実現することができた。
さらに、この実施形態では、引き出し電極DL1,DL2の幅W1,W2が、セル接続部DC1〜DC4からカソードパッドD5までの間の至るところで、セル接続部DC1〜DC4の幅よりも広い。これにより、許容電流量を大きくとることができ、エレクトロマイグレーションを低減して、大電流に対する信頼性を向上できる。すなわち、小型でESD耐量が大きく、しかも大電流に対する信頼性をも確保したチップダイオードを提供できる。
また、この実施形態では、カソードパッドD5に向かう直線上に並んだ複数のダイオードセルDD1,DD3;DD2,DD4が直線状の共通の引き出し電極DL1,DL2によって、カソードパッドD5に接続されている。これにより、ダイオードセルDD1〜DD4からカソードパッドD5までの引き出し電極の長さを最小にできるから、エレクトロマイグレーションを一層効果的に低減できる。また、複数のダイオードセルDD1,DD3;DD2,DD4で一つの引き出し電極DL1;DL2を共有できるから、多数のダイオードセルDD1〜DD4を形成してダイオード接合領域(pn接合領域D11)の周囲長の増加を図りながら、線幅の広い引き出し電極を半導体基板D2上にレイアウトできる。これにより、ESD耐量の一層の向上とエレクトロマイグレーションの低減とを両立して、信頼性を一層向上できる。
また、引き出し電極DL1,DL2の端部がn型領域D10の形状(多角形)に整合するように部分多角形形状となっているので、引き出し電極DL1,DL2の占有面積を小さくしながら、n型領域D10と接続できる。
さらに、半導体基板D2の一方の表面である素子形成面D2aにカソード側およびアノード側の外部接続電極D3B,D4Bがいずれも形成されている。そこで、図72に示すように、素子形成面D2aを実装基板D25に対向させて、外部接続電極D3B,D4BをはんだD26によって実装基板D25上に接合することにより、チップダイオードD1を実装基板D25上に表面実装した回路アセンブリを構成することができる。すなわち、フリップチップ接続型のチップダイオードD1を提供することができ、素子形成面D2aを実装基板D25の実装面に対向させたフェースダウン接合によって、ワイヤレスボンディングによってチップダイオードD1を実装基板D25に接続できる。これによって、実装基板D25上におけるチップダイオードD1の占有空間を小さくできる。とくに、実装基板D25上におけるチップダイオードD1の低背化を実現できる。これにより、小型電子機器等の筐体内の空間を有効に利用でき、高密度実装および小型化に寄与できる。
また、この実施形態では、半導体基板D2上に絶縁膜D15が形成されており、その絶縁膜D15に形成されたコンタクト孔D16を介してダイオードセルDD1〜DD4に引き出し電極DL1,DL2のセル接続部DC1〜DC4が接続されている。そして、コンタクト孔D16の外の領域において絶縁膜D15上にカソードパッドD5が配置されている。つまり、pn接合領域D11の直上から離れた位置にカソードパッドD5が設けられている。また、絶縁膜D15に形成されたコンタクト孔D17を介してアノード電極膜D4Aが半導体基板D2に接続されており、コンタクト孔D17の外の領域において絶縁膜D15上にアノードパッドD6が配置されている。アノードパッドD6もまた、pn接合領域D11の直上から離れた位置にある。これにより、チップダイオードD1を実装基板D25に実装するときに、pn接合領域D11に大きな衝撃が加わることを回避できる。それによって、pn接合領域D11の破壊を回避できるので、外力に対する耐久性に優れたチップダイオードを実現できる。また、外部接続電極D3B,D4Bを設けずに、カソードパッドD5およびアノードパッドD6をそれぞれカソード外部接続部およびアノード接続部とし、これらのカソードパッドD5およびアノードパッドD6にボンディングワイヤを接続する構成をとることもできる。この場合にも、ワイヤボンディング時の衝撃によってpn接合領域D11が破壊されることを回避できる。
また、この実施形態では、アノード電極膜D4AがAlSi膜からなっている。AlSi膜は、p型半導体(とくにp型シリコン半導体)と仕事関数が近似しており、そのため、p型半導体基板D2との間に良好なオーミック接合を形成することができる。よって、p型半導体基板D2にオーミック接合のための高不純物濃度拡散層を形成する必要がない。これにより、製造工程が簡単になるので、それに応じて生産性および生産コストを低減できる。
さらに、この実施形態では、半導体基板D2は、コーナー部D9が丸められた矩形形状を有している。それによって、チップダイオードD1の角部の欠け(チッピング)を抑制または防止できるので、外観不良の少ないチップダイオードD1を提供できる。
さらに、この実施形態では、半導体基板D2のカソード側外部接続電極D3Bに近い短辺に陰極方向を表す凹部D8が形成されているので、半導体基板D2の裏面(素子形成面D2aとは反対側の主面)に、カソードマークを標印する必要がない。凹部D8は、チップダイオードD1をウエハ(元基板)から切り出すための加工を行うときに同時に形成しておくこともできる。また、チップダイオードD1のサイズが微小で、標印が困難な場合にも凹部D8を形成して、カソードの方向を表示できる。したがって、標印のための工程を省くことができ、かつ微小サイズのチップダイオードD1に対してもカソードマークを付与できる。
図73は、チップダイオードD1の製造工程の一例を説明するための工程図である。また、図74Aおよび図74Bは、図73の製造工程途中の構成を示す断面図であり、図67に対応する切断面を示す。図75は、半導体基板D2の元基板としてのp型半導体ウエハDWの平面図であり、一部の領域を拡大して示してある。
まず、半導体基板D2の元基板としてのp型半導体ウエハDWが用意される。半導体ウエハDWの表面は素子形成面DWaであり、半導体基板D2の素子形成面D2aに対応している。素子形成面DWaには、複数のチップダイオードD1に対応した複数のチップダイオード領域D1aが、マトリクス状に配列されて設定されている。隣接するチップダイオード領域D1aの間には、境界領域D80が設けられている。境界領域D80は、ほぼ一定の幅を有する帯状の領域であり、直交する二方向に延びて格子状に形成されている。半導体ウエハDWに対して必要な工程を行った後に、境界領域D80に沿って半導体ウエハDWを切り離すことにより、複数のチップダイオードD1が得られる。
半導体ウエハDWに対して実行される工程の一例は、次のとおりである。
まず、p型半導体ウエハDWの素子形成面DWaに、熱酸化膜やCVD酸化膜等の絶縁膜D15(たとえば8000Å〜8600Åの厚さ)が形成され(DS1)、その上にレジストマスクが形成される(DS2)。このレジストマスクを用いたエッチングによって、n型領域D10に対応する開口が絶縁膜D15に形成される(DS3)。さらに、レジストマスクを剥離した後に、絶縁膜D15に形成された開口から露出する半導体ウエハDWの表層部にn型不純物が導入される(DS4)。n型不純物の導入は、n型不純物としての燐を表面に堆積させる工程(いわゆるリンデポ)によって行われてもよいし、n型不純物イオン(たとえば燐イオン)の注入によって行われてもよい。リンデポとは、半導体ウエハDWを拡散炉内に搬入し、拡散路内でPOClガスを流して行う熱処理によって、絶縁膜D15の開口内で露出する半導体ウエハDWの表面に燐を堆積させる処理である。必要に応じて絶縁膜D15を厚膜化(たとえばCVD酸化膜形成により1200Å程度厚膜化)した後(DS5)、半導体ウエハDWに導入された不純物イオンを活性化するための熱処理(ドライブ)が行われる(DS6)。これにより、半導体ウエハDWの表層部にn型領域D10が形成される。
次いで、コンタクト孔D16,D17に整合する開口を有するさらに別のレジストマスクが絶縁膜D15の上に形成される(DS7)。このレジストマスクを介するエッチングによって、絶縁膜D15にコンタクト孔D16,D17が形成される(DS8)、その後、レジストマスクが剥離される。
次いで、たとえばスパッタリングによって、カソード電極D3およびアノード電極D4を構成する電極膜が絶縁膜D15上に形成される(DS9)。この実施形態では、AlSiからなる電極膜(たとえば厚さ10000Å)が形成される。そして、この電極膜上に、スリットD18に対応する開口パターンを有する別のレジストマスクが形成され(DS10)、このレジストマスクを介するエッチング(たとえば反応性イオンエッチング)によって、電極膜にスリットD18が形成される(DS11)。スリットD18の幅は、3μm程度であってもよい。これにより、前記電極膜が、カソード電極膜D3Aおよびアノード電極膜D4Aに分離される。
次いで、レジスト膜を剥離した後、たとえばCVD法によって窒化膜等のパッシベーション膜D20が形成され(DS12)、さらにポリイミド等を塗布することにより樹脂膜D21が形成される(DS13)。たとえば、感光性を付与したポリイミドが塗布され、パッド開口D23,D24に対応するパターンで露光した後、そのポリイミド膜が現像される(ステップDS14)。これにより、パッド開口D23,D24に対応した開口を有する樹脂膜D21が形成される。その後、必要に応じて、樹脂膜をキュアするための熱処理が行われる(DS15)。そして、樹脂膜D21をマスクとしたドライエッチング(たとえば反応性イオンエッチング)によって、パッシベーション膜D20にパッド開口D22,D23が形成される(DS16)。その後、パッド開口D22,D23内に外部接続電極D3B,D4Bが形成される(DS17)。外部接続電極D3B,D4Bの形成は、めっき(好ましくは無電解めっき)によって行うことができる。
次いで、境界領域D80(図75参照)に整合する格子状の開口を有するレジストマスクD83(図74A参照)が形成される(DS18)。このレジストマスクD83を介してプラズマエッチングが行われ、それによって、図74Aに示すように、半導体ウエハDWがその素子形成面DWaから所定の深さまでエッチングされる。これによって、境界領域D80に沿って、切断用の溝D81が形成される(DS19)。レジストマスクD83が剥離された後、図74Bに示すように、半導体ウエハDWが裏面DWbから、溝D81の底部に到達するまで研削される(DS20)。これによって、複数のチップダイオード領域D1aが個片化され、前述の構造のチップダイオードD1を得ることができる。
境界領域D80に溝D81を形成するためのレジストマスクD83は、図75に示すように、チップダイオード領域D1aの四隅に接する位置に、チップダイオード領域D1aの外側に凸の湾曲形状のラウンド形状部D84を有している。ラウンド形状部D84は、チップダイオード領域D1aの隣接する二つの辺を滑らかな曲線で接続するように形成されている。さらに、境界領域D80に溝D81を形成するためのレジストマスクD83は、チップダイオード領域D1aの一つの短辺に接する位置に、チップダイオード領域D1aの内側に向かって窪んだ凹部D85を有している。したがって、このレジストマスクD83をマスクとして行うプラズマエッチングによって溝D81を形成すると、溝D81は、チップダイオード領域D1aの四隅に接する位置に、チップダイオード領域D1aの外側に凸の湾曲形状のラウンド形状部を有し、チップダイオード領域D1aの一つの短辺に接する位置に、チップダイオード領域D1aの内側に向かって窪んだ凹部を有することになる。したがって、チップダイオード領域D1aを半導体ウエハDWから切り出すための溝D81を形成する工程において、同時に、チップダイオードD1の四隅のコーナー部D9をラウンド形状に整形でき、かつ一つの短辺(カソード側の短辺)にカソードマークとしての凹部D8を形成できる。すなわち、専用の工程を追加することなく、コーナー部D9をラウンド形状に加工でき、かつカソードマークとしての凹部D8を形成できる。
この実施形態では、半導体基板D2がp型半導体からなっているので、半導体基板D2上にエピタキシャル層を形成しなくても、安定した特性を実現できる。すなわち、n型の半導体ウエハは抵抗率の面内ばらつきが大きいので、n型半導体ウエハを用いるときには、その表面に抵抗率の面内ばらつきの少ないエピタキシャル層を形成し、このエピタキシャル層に不純物拡散層を形成してpn接合を形成する必要がある。これは、n型不純物の偏析係数が小さいために、半導体ウエハの元となるインゴット(たとえばシリコンインゴット)を形成するときに、ウエハの中心部と周縁部とで抵抗率の差が大きくなるからである。これに対して、p型不純物の偏析係数は比較的大きいので、p型半導体ウエハは抵抗率の面内ばらつきが少ない。したがって、p型半導体ウエハを用いることによって、エピタキシャル層を形成することなく、安定した特性のダイオードをウエハのいずれの箇所からも切り出すことができる。よって、p型半導体基板D2を用いることによって、製造工程を簡単にでき、かつ製造コストを低減できる。
図76Aおよび図76Bは、AlSi電極膜とp型半導体基板とのオーミック接触を説明するための図である。図76Aは、p型シリコン基板上にAlSi膜を形成したときの、p型シリコン基板とAlSi膜との間における電圧対電流特性を示す。印加電圧に対して電流が比例しており、良好なオーミック接触が形成されていることがわかる。図76Bには、比較のために、p型シリコン基板上に形成する電極膜を、Ti膜、TiN膜およびAlCu膜を基板表面から順に積層した積層膜で構成した場合における同様の特性を曲線D90で示す。電圧対電流特性がリニアな特性となっておらず、オーミック接触が得られないことが分かる。一方、p型シリコン基板の表面に、より高濃度にp型不純物を導入した高濃度領域を形成し、その高濃度領域に対して、Ti膜、TiN膜およびAlCu膜を基板表面から順に積層した積層膜からなる電極膜を接触させた場合の電圧対電流特性を曲線D91で示す。この場合には、電圧対電流特性がリニアな特性となっていて、良好なオーミック接触が得られていることが分かる。これらのことから、電極膜としてAlSi膜を用いることによって、p型半導体基板に高濃度領域を形成することなく、p型半導体基板にオーミック接触するカソード電極膜およびアノード電極膜を形成でき、それによって、製造工程を簡単にできることが分かる。
図77は、チップダイオードD1のツェナー電圧(Vz)の調整に関する特徴を説明するための図である。すなわち、チップダイオードD1をツェナーダイオードとして構成する場合のツェナー電圧調整についての特徴が示されている。より具体的に説明すると、n型領域D10を形成するためにn型不純物(たとえば燐)を半導体基板D2の表層部に導入した後、その導入された不純物を活性化するための熱処理(ドライブ)が行われる。この熱処理の温度および時間に応じて、ツェナー電圧が変化する。具体的には、熱処理時に半導体基板D2に加えられる熱量が多い程、ツェナー電圧が高くなる傾向がある。この傾向を利用して、ツェナー電圧を調整することができる。図77から理解されるように、ツェナー電圧は、不純物のドーズ量よりも、熱処理時の熱量に大きく依存している。
図78は、ツェナー電圧(Vz)の調整に関する別の特徴を説明するための図である。具体的には、半導体基板D2に導入されたn型不純物を活性化するための熱処理時の温度に対するツェナー電圧の変化が示されており、曲線D93は抵抗率の比較的低い(たとえば5mΩ)半導体基板を用いた場合のツェナー電圧を示し、曲線D94は抵抗率の比較的高い(たとえば15〜18mΩ)半導体基板を用いた場合のツェナー電圧を示している。曲線D93,D94の比較から、ツェナー電圧が半導体基板の抵抗率に依存することが分かる。したがって、目的とするツェナー電圧に応じて適切な抵抗率の半導体基板を適用することによって、ツェナー電圧を設計値に合わせることができる。
図79は、チップダイオードが用いられる電子機器の一例であるスマートフォンの外観を示す斜視図である。スマートフォンD201は、扁平な直方体形状の筐体D202の内部に電子部品を収納して構成されている。筐体D202は表側および裏側に長方形状の一対の主面を有しており、その一対の主面が4つの側面で結合されている。筐体D202の一つの主面には、液晶パネルや有機ELパネル等で構成された表示パネルD203の表示面が露出している。表示パネルD203の表示面は、タッチパネルを構成しており、使用者に対する入力インターフェースを提供している。
表示パネルD203は、筐体D202の一つの主面の大部分を占める長方形形状に形成されている。表示パネルD203の一つの短辺に沿うように、操作ボタンD204が配置されている。この実施形態では、複数(3つ)の操作ボタンD204が表示パネルD203の短辺に沿って配列されている。使用者は、操作ボタンD204およびタッチパネルを操作することに
よって、スマートフォンD201に対する操作を行い、必要な機能を呼び出して実行させることができる。
表示パネルD203の別の一つの短辺の近傍には、スピーカD205が配置されている。スピーカD205は、電話機能のための受話口を提供するとともに、音楽データ等を再生するための音響化ユニットとしても用いられる。一方、操作ボタンD204の近くには、筐体D202の一つの側面にマイクロフォンD206が配置されている。マイクロフォンD206は、電話機能のための送話口を提供するほか、録音用のマイクロフォンとして用いることもできる。
図80は、筐体D202の内部に収容された電子回路アセンブリD210の構成を示す図解的な平面図である。電子回路アセンブリD210は、配線基板D211と、配線基板D211の実装面に実装された回路部品とを含む。複数の回路部品は、複数の集積回路素子(IC)D212−D220と、複数のチップ部品とを含む。複数のICは、伝送処理IC D212、ワンセグTV受信IC D213、GPS受信IC D214、FMチューナIC D215、電源IC D216、フラッシュメモリD217、マイクロコンピュータD218、電源IC D219およびベースバンドIC D220を含む。複数のチップ部品は、チップインダクタD221,D225,D235、チップ抵抗器D222,D224,D233、チップキャパシタD227,D230,D234、およびチップダイオードD228,D231を含む。これらのチップ部品は、たとえばフリップチップ接合により配線基板D211の実装面上に実装されている。チップダイオードD228,D231には、前述のいずれかの実施形態に係るチップダイオードを適用できる。
伝送処理IC D212は、表示パネルD203に対する表示制御信号を生成し、かつ表示パネルD203の表面のタッチパネルからの入力信号を受信するための電子回路を内蔵している。表示パネルD203との接続のために、伝送処理IC D212には、フレキシブル配線D209が接続されている。
ワンセグTV受信IC D213は、ワンセグ放送(携帯機器を受信対象とする地上デジタルテレビ放送)の電波を受信するための受信機を構成する電子回路を内蔵している。ワンセグTV受信IC D213の近傍には、複数のチップインダクタD221と、複数のチップ抵抗器D222とが配置されている。ワンセグTV受信IC D213、チップインダクタD221およびチップ抵抗器D222は、ワンセグ放送受信回路D223を構成している。チップインダクタD221およびチップ抵抗器D222は、正確に合わせ込まれたインダクタンスおよび抵抗をそれぞれ有し、ワンセグ放送受信回路D223に高精度な回路定数を与える。
GPS受信IC D214は、GPS衛星からの電波を受信してスマートフォンD201の位置情報を出力する電子回路を内蔵している。
FMチューナIC D215は、その近傍において配線基板D211に実装された複数のチップ抵抗器D224および複数のチップインダクタD225とともに、FM放送受信回路D226を構成している。チップ抵抗器D224およびチップインダクタD225は、正確に合わせ込まれた抵抗値およびインダクタンスをそれぞれ有し、FM放送受信回路D226に高精度な回路定数を与える。
電源IC D216の近傍には、複数のチップキャパシタD227および複数のチップダイオードD228が配線基板D211の実装面に実装されている。電源IC D216は、チップキャパシタD227およびチップダイオードD228とともに、電源回路D229を構成している。
フラッシュメモリD217は、オペレーティングシステムプログラム、スマートフォンD201の内部で生成されたデータ、通信機能によって外部から取得したデータおよびプログラムなどを記録するための記憶装置である。
マイクロコンピュータD218は、CPU、ROMおよびRAMを内蔵しており、各種の演算処理を実行することにより、スマートフォンD201の複数の機能を実現する演算処理回路である。より具体的には、マイクロコンピュータD218の働きにより、画像処理や各種アプリケーションプログラムのための演算処理が実現されるようになっている。
電源IC D219の近くには、複数のチップキャパシタD230および複数のチップダイオードD231が配線基板D211の実装面に実装されている。電源IC D219は、チップキャパシタD230およびチップダイオードD231とともに、電源回路D232を構成している。
ベースバンドIC D220の近くには、複数のチップ抵抗器D233、複数のチップキャパシタD234、および複数のチップインダクタD235が、配線基板D211の実装面に実装されている。ベースバンドIC D220は、チップ抵抗器D233、チップキャパシタD234およびチップインダクタD235とともに、ベースバンド通信回路D236を構成している。ベースバンド通信回路D236は、電話通信およびデータ通信のための通信機能を提供する。
このような構成によって、電源回路D229,D232によって適切に調整された電力が、伝送処理IC D212、GPS受信IC D214、ワンセグ放送受信回路D223、FM放送受信回路D226、ベースバンド通信回路D236、フラッシュメモリD217およびマイクロコンピュータD218に供給される。マイクロコンピュータD218は、伝送処理IC D212を介して入力される入力信号に応答して演算処理を行い、伝送処理IC D212から表示パネルD203に表示制御信号を出力して表示パネルD203に各種の表示を行わせる。
タッチパネルまたは操作ボタンD204の操作によってワンセグ放送の受信が指示されると、ワンセグ放送受信回路D223の働きによってワンセグ放送が受信される。そして、受信された画像を表示パネルD203に出力し、受信された音声をスピーカD205から音響化させるための演算処理が、マイクロコンピュータD218によって実行される。
また、スマートフォンD201の位置情報が必要とされるときには、マイクロコンピュータD218は、GPS受信IC D214が出力する位置情報を取得し、その位置情報を用いた演算処理を実行する。
さらに、タッチパネルまたは操作ボタンD204の操作によってFM放送受信指令が入力されると、マイクロコンピュータD218は、FM放送受信回路D226を起動し、受信された音声をスピーカD205から出力させるための演算処理を実行する。
フラッシュメモリD217は、通信によって取得したデータの記憶や、マイクロコンピュータD218の演算や、タッチパネルからの入力によって作成されたデータを記憶するために用いられる。マイクロコンピュータD218は、必要に応じて、フラッシュメモリD217に対してデータを書き込み、またフラッシュメモリD217からデータを読み出す。
電話通信またはデータ通信の機能は、ベースバンド通信回路D236によって実現される。マイクロコンピュータD218は、ベースバンド通信回路D236を制御して、音声またはデータを送受信するための処理を行う。
以上、第5発明の実施形態について説明したが、第5発明はさらに他の形態で実施することもできる。たとえば、前述の実施形態では、4個のダイオードセルが半導体基板上に形成された例を示したけれども、半導体基板上に2個または3個のダイオードセルが形成されていてもよく、4個以上のダイオードセルが形成されていてもよい。
また、前述の実施形態では、pn接合領域が平面視において正八角形に形成されている例を示したが、辺の数が3個以上の任意の多角形形状にpn接合領域を形成してもよいし、それらの平面形状を円形や楕円形としてもよい。pn接合領域の形状を多角形形状とする場合に、それらは正多角形形状である必要はなく、辺の長さが2種類以上の多角形によってそれらの領域を形成してもよい。さらにまた、pn接合領域は、同じ大きさに形成される必要はなく、異なる大きさの接合領域をそれぞれ有する複数のダイオードセルが半導体基板上に混在していてもよい。さらにまた、半導体基板上に形成されるpn接合領域の形状は、1種類である必要はなく、2種以上の形状のpn接合領域が半導体基板上で混在していてもよい。
[6]第6発明について
特許文献2(特開平8−316001号公報)は、チップ部品のオーバーコート層を感光性材料で形成し、このオーバーコート層に紫外線を照射することによって、標印を形成する技術を開示している。標印は、たとえば、チップ部品の一例であるチップ抵抗器の抵抗値や精度等を表わしたり、チップ部品の他の例であるチップダイオードの型名やカソード方向(極性方向)を表わしたりするために用いられる。
このような標印は、自動実装機に備えられた画像認識機能によって認識され、チップ部品を実装するために利用される。
しかし、特許文献2に記載の技術では、標印を形成するための特別な工程が必要である。このため、チップ部品の生産性を制限する恐れがある。また、小型電子機器に搭載されるような極度に小型のチップ部品に対する標印は容易ではなく、今後益々小型のチップ部品が要望されるようになると、従来の標印技術を適用することができなくなる恐れがある。
第6発明は、チップ部品の生産性を損なうことなく標印が施された極小型のチップ部品およびその製造方法を提供することを主たる目的とする。
第6発明は、また、情報を表わす外観上の特徴が与えられた極小型のチップ部品およびその製造方法を提供することを他の目的とする。
さらに第6発明は、標印が施された極小型のチップ部品を備えた回路アセンブリおよび電子機器を提供することを目的とする。
第6発明は、次のような特徴を有している。
E1.基板と、前記基板上に形成された素子と、前記基板上に形成された電極とを含み、前記基板の周縁部に、前記素子に関する情報を表わす凹凸が形成されていることを特徴とする、チップ部品。
E2.前記基板は、平面視が略矩形であり、前記周縁部は、平面視における一辺を含むことを特徴とする、「E1.」に記載のチップ部品。
E3.前記凹凸は、前記基板の周縁部に予め定められた複数のマーク形成位置から選択した1つ以上のマーク形成位置に形成された凹マークを含むことを特徴とする、「E1.」または「E2.」に記載のチップ部品。
E4.前記1つ以上の凹マークの位置のパターンによって情報が表示されていることを特徴とする、「E3.」に記載のチップ部品。
E5.前記凹マークの位置のパターンは、少なくとも3つの凹マークの位置パターンを含み、1つの位置パターンにおける凹マークの有無により表わされる2値情報の3乗の情報表示量を備えていることを特徴とする、「E4.」に記載のチップ部品。
E6.前記凹凸は、複数のマーク長から選択した1つのマーク長にわたって前記基板の周縁部に沿って延びた凹マークを含むことを特徴とする、「E1.」または「E2.」に記載のチップ部品。
E7.前記凹マークのマーク長によって情報が表示されていることを特徴とする、「E6.」に記載のチップ部品。
E8.前記凹凸は、前記基板の周縁部に予め定められた複数のマーク形成位置から選択した1つ以上のマーク形成位置に形成された凸マークを含むことを特徴とする、「E1.」または「E2.」に記載のチップ部品。
E9.前記1つ以上の凸マークの位置のパターンによって情報が表示されていることを特徴とする、「E8.」に記載のチップ部品。
E10.前記凸マークの位置のパターンは、少なくとも3つの凸マークの位置パターンを含み、1つの位置パターンにおける凸マークの有無により表わされる2値情報の3乗の情報表示量を備えていることを特徴とする、「E9.」に記載のチップ部品。
E11.前記凹凸は、複数のマーク長から選択した1つのマーク長にわたって前記基板の周縁部に沿って延びた凸マークを含むことを特徴とする、「E1.」または「E2.」に記載のチップ部品。
E12.前記凸マークのマーク長によって情報が表示されていることを特徴とする、「E11.」に記載のチップ部品。
E13.前記凹凸は、「E3.」〜「E7.」のいずれかに記載の凹マークおよび「E8.」〜「E12.」のいずれかに記載の凸マークの組み合わせを含むことを特徴とする、「E1.」または「E2.」に記載のチップ部品。
E14.前記凹凸は、当該チップ部品の平面視において、当該チップ部品の重心に対して非対称なパターンに形成されており、前記電極の極性を表わしていることを特徴とする、「E1.」〜「E13.」のいずれかに記載のチップ部品。
E15.前記凹凸は、前記基板の一辺のみに形成されており、前記電極の極性を表わしていることを特徴とする、「E2.」〜「E13.」のいずれか一項に記載のチップ部品。
E16.前記素子がダイオードを含み、前記凹凸が前記ダイオードのカソードに接続された電極の方向を表わしていることを特徴とする、「E14.」または「E15.」に記載のチップ部品。
E17.前記素子が抵抗膜、容量膜またはインダクタンス膜のいずれかであり、前記チップ部品がチップ抵抗器、チップコンデンサまたはチップインダクタのいずれかであることを特徴とする、「E1.」〜「E13.」のいずれかに記載のチップ部品。
E18.実装基板と、前記実装基板に実装された「E1.」〜「E17.」のいずれかに記載のチップ部品と、を含むことを特徴とする回路アセンブリ。
E19.筐体と、前記筐体に収容された「E18.」に記載の回路アセンブリと、を含むことを特徴とする電子機器。
E20.基板上の複数のチップ部品形成領域にそれぞれ素子を形成する工程と、前記基板上の前記複数のチップ部品形成領域に前記素子に電気的に接続された電極をそれぞれ形成する工程と、前記複数のチップ部品形成領域の間の境界領域に沿い、前記チップ部品形成領域の周縁部に前記素子に関する情報を表わす凹凸を有する溝を形成する工程と、前記基板を前記溝が形成された面とは反対側の面から前記溝に到達するまで研削することにより、前記複数のチップ部品形成領域を前記溝に沿って分割し、複数のチップ部品に小片化する工程と、を含むことを特徴とする、チップ部品の製造方法。
E21.前記溝を形成する工程は、プラズマエッチングを含むことを特徴とする、「E20.」に記載のチップ部品の製造方法。
第6発明によれば、複数のチップ部品領域を有する元基板をチップ部品の境界領域に沿って切断するときに、周縁部に同時に凹凸を形成する。従って、素子に関する情報を形成するための専用の工程を設ける必要がないので、チップ部品の生産性を向上できる。また、周縁部に形成された凹凸が標印として機能し、当該凹凸によって情報が表示されるので、チップ部品の表面や裏面に標印を形成するための大きなスペースを必要としない。従って、極小型のチップ部品にも適用することが可能である。
より具体的には、「E1.」記載の発明によれば、基板の周縁部に、素子に関する情報を表わす凹凸が形成されているので、その凹凸に基づいて素子の極性方向、型名、製造年月日その他の情報を得ることができる。そして、自動実装機は、この凹凸を容易に認識できるので、自動実装にも適したチップ部品とすることができる。
「E2.」記載の発明によれば、情報を表わす凹凸は平面視における一辺に形成されているので、凹凸が形成された一辺の位置に基づき、チップ部品の極性方向等を適切に表わすことができる。
「E3.」記載の発明によれば、チップ部品の周縁部が突出しておらず、引っ掛かりのない凹マークにより情報を表示することができる。
「E4.」記載の発明によれば、凹マークが形成された位置のパターンによって情報を表示できるから、豊富な情報量を表示できる。
「E5.」記載のように、凹マークの有無による2値情報とし、凹マークを形成する位置のパターンを少なくとも3つ設ければ、2の情報量を表示することが可能となる。したがって、4つなら2、5つなら2と情報量を増やせる。
「E6.」記載の発明によれば、凹マークの長さを変化させることにより情報量を適切に表示できる。
「E7.」記載の発明も、同様に、凹マークのマーク長によって情報を適切に、かつ簡易に表わすことができる。
「E8.」記載の発明によれば、チップ部品の周縁部から突出する凸マークにより情報を表示することができ、電極パターンが狭められることはなく、半田強度(実装強度)が低下することはない。
「E9.」記載の発明によれば、凸マークが形成された位置のパターンによって情報を表示できるから、豊富な情報量を表示できる。
「E10.」記載のように、凸マークの有無による2値情報とし、凸マークを形成する位置のパターンを少なくとも3つ設ければ、2の情報量を表示することが可能となる。したがって、4つなら2、5つなら2と情報量を増やせる。
「E11.」記載の発明によれば、凸マークの長さを変化させることにより情報量を適切に表示できる。
「E12.」記載の発明も、同様に、凸マークのマーク長によって情報を適切に、かつ簡易に表わすことができる。
「E13.」記載の発明によれば、凹マークと凸マークとを組み合わせて、豊富な情報の表示ができる。
「E14.」記載の発明によれば、チップ部品の電極の極性を適切に標印することができる。
「E15.」記載の発明によれば、チップ部品の電極の極性を適切に表示することができる。
「E16.」記載の発明によれば、チップ部品がチップダイオードの場合に、そのカソード電極の方向を適切に表わすことができる。
「E17.」記載の発明によれば、この発明の凹凸を用いた情報表示を、チップ抵抗器、チップコンデンサまたはチップインダクタに適用することができる。
「E18.」記載の発明によれば、実装が正確かつ適切に行われた高精度の回路アセンブリを提供することができる。
「E19.」記載の発明によれば、高精度で小型の電子機器を提供することができる。
「E20.」および 「E21.」記載の発明によれば、標印を形成するための特別の工程を用いることなく、製造工程の一過程を利用して凹凸マークを形成することにより、チップ部品の生産性を制限することなく、チップ部品に所定の情報を標印することができる。
第6発明の実施の形態を、添付図面を参照して詳細に説明する。
図81は、第6発明の一実施形態に係るチップ部品の外観構成を示す斜視図である。チップ部品E1は、略直方体状、より具体的には平面視が略長方形状で、角が面取りされ、一定の厚みを有する基板E2を有する。基板E2の大きさ(寸法)は、例えば長さL=0.6mm、幅W=0.3mm、厚みT=0.3mm程度の小さなものであり、製品によっては、これよりもさらに小さい。
基板E2の表面には、長さ方向に対向する両端寄りに一対の電極E3、E4が形成されている。また、電極E3、E4で挟まれた基板E2の表面の中央領域E5は、素子形成領域とされており、素子形成領域E5には、機能素子が埋設形成されている。機能素子は、たとえば、抵抗体、コンデンサ、インダクタ、ダイオード等であり、機能素子の種類により、チップ部品E1は、チップ抵抗器であったり、チップコンデンサであったり、チップインダクタであったり、チップダイオードであったりする。
この実施形態に係るチップ部品E1の特徴は、基板E2の周縁部、より具体的には基板E2の一側面(基板E2における電極E3の長さ方向に延びる一方短側面E6)に、上下方向(基板E2の厚み方向)に延びる複数、この実施形態では4つの凹マークE7(E7a、E7b、E7c、E7d)が形成されていることである。凹マークE7を構成する上下方向(基板E2の厚み方向)に延びる長溝は、その長さ方向に直交方向に見た窪み形態が、半円弧状であってもよいし、矩形状であってもよいし、平面底を有さない三角形状であってもよい。任意の形態の窪みであればよい。
この凹マークE7は、当該凹マークE7の位置および数により、チップ部品の極性方向、型名、製造年月日その他の情報を表示する。
図82A〜図82Cは、チップ部品E1を裏面側から見た平面図(すなわちチップ部品E1の底面図)であり、凹マークE7の構成を説明するための図である。
図82Aに示すように、凹マークE7は、基板E2の一方短側面E6(基板E2の平面視における一短辺)に、等間隔に形成された4つの凹マークE7a、E7b、E7c、E7dを有する構成とすることができる。
また、図82Bに示すように、凹マークE7は、両外側に位置する凹マークE7a、E7dの2つとすることができる。
あるいは、図82Cに示すように、凹マークE7は、3つの凹マークE7a、E7c、E7dとすることもできる。
このように、一短辺E6に沿ってたとえば4つの凹マークE7が等間隔で形成される構成とし、そのうちの任意の凹マークE7を形成し、また、任意の凹マークE7は形成しない構成とすることにより、1つの凹マークE7の有無により、2値情報を表示することができる。
そして、2値情報を表示する凹マークE7が、この実施形態では最大4つ形成できるから、情報量としては、2×2×2×2=2の情報量を備えたチップ部品E1とすることができる。
このように、小型のチップ部品E1に対して、その短辺E6に沿って情報を表わす外観上の特徴(凹マークE7)が備えられており、チップ部品E1に必要な情報を、標印に代わるやり方で表わすことができる。そして、自動実装機等は、チップ部品E1の種類、極性方向、製造年月日その他の情報を容易に認識することができる。このため、自動実装に適したチップ部品E1とすることができる。
図83A〜図83Cは、チップ部品E1を裏面側から見た平面図であり、凹マークE7の変形例を示す図である。
図83Aのチップ部品E1は、基板E2の一方短側面E6に、その短側面E6の長さ方向に延びる長い凹マークE7xが形成された構成例を示している。この長い凹マークE7xは、図83Bまたは図83Cに示すように、その長さを異ならせた凹マークE7y、E7zとすることもできる。つまり、図83A〜図83Cに示す実施形態では、基板E2の一方短側面E6に形成する凹マークE7が、その幅が異なる構成とし、幅の広いもの、幅の中位のものおよび幅の狭いものの3種類E7x、E7y、E7zにより、情報を表示する形態とされている。
さらに、基板E2の短側面E6に形成する凹マークE7は、図82A〜図82Cを参照して説明した幅一定の複数の凹マークE7a、E7b、E7c、E7dと、図83A〜図83Cを参照して説明した幅の変化する凹マークE7x、E7y、E7zとを組み合わせて、図84Aに示す幅の広い凹マークE7yと一定幅の凹マークE7dとの組み合わせ、あるいは、図84Bに示すように、幅の狭い凹マークE7zと幅の一定の凹マークE7aとの組み合わせというように、凹マークE7の種類と位置を変化させて、凹マークE7により表示できる情報の種類を豊富にすることができる。
図85は、チップ部品E1の製造工程の一部を説明するための図解的な平面図である。チップ部品E1は、基板(元基板)E2上にマトリックス状に配列されるように、多数個のチップ部品が一括して元基板E2上に形成される。そして形成された多数個のチップ部品E1は、境界領域E8に沿って切断分離され、個々のチップ部品E1とされる。境界領域E8は、チップ部品E1の周囲を囲むように格子状に延びている。境界領域E8は、基板(元基板)E2の表面側から、たとえばエッチングにより掘り下げられる。エッチングは、たとえばプラズマエッチングが用いられる。
境界領域E8がエッチングされることにより、図86に示す図解的な断面図のように、基板(元基板)E2は、境界領域E8部分に分離溝E8aが形成される。この分離溝E8aを形成する際に、チップ部品E1の一方短側面E6に沿って、上述した凹マークE7を同時に形成することができる。つまり、境界領域E8をプラズマエッチングする際に、エッチング用のマスクを工夫して、プラズマエッチングにより凹マークE7が同時に形成されるようにする。
そしてその後、元基板E2は、その裏面側から研削され、研削が境界溝E8aの底に達することにより、各チップ部品E1は個々のチップ部品E1に分離されて、チップ部品E1が完成する。
このように、この実施形態の製造方法では、複数のチップ部品領域を有する元基板を、チップ部品の境界領域に沿って切断するときに、周縁部に同時に凹マークE7を形成する。従って、チップ部品E1に関する情報を記録するための専用の工程を設ける必要がないので、チップ部品E1の生産性を向上できる。また、一方短側面E6に形成された凹マークE7によってチップ部品E1の情報が表示されるので、チップ部品E1の表面や裏面に標印を形成するための大きなスペースを必要としない。従って、極小型のチップ部品にも適用することが可能である。
上述の実施形態では、チップ部品E1の基板E2における一方短側面E6に凹マークE7(E7a、E7b、E7c、E7d、E7x、E7y、E7z)を形成する構成を説明した。しかし、凹マークE7の形成位置は、一方短側面E6に限られるわけではなく、基板E2の周縁部に形成されていればよい。
上記実施形態に係るチップ部品E1では、基板E2の周縁部に、上下方向に延びる複数の凹マークE7が形成された実施形態を説明したが、凹マークE7に代えて凸マークとしてもよい。
凸マークが設けられた実施形態を、以下に具体的に図面を参照して説明する。
図87は、第6発明の他の実施形態に係るチップ部品の外観構成を示す斜視図である。チップ部品E1は、略直方体状、より具体的には平面視が略長方形状で、角が面取りされ、一定の厚みを有する基板E2を有する基板E2の大きさ(寸法)は、例えば長さL=0.6mm、幅W=0.3mm、厚みT=0.3mm程度の小さなものであり、製品によっては、これよりもさらに小さい。
基板E2の表面には、長さ方向に対向する両端寄りに一対の電極E3、E4が形成されている。また、電極E3、E4で挟まれた基板E2の表面の中央領域E5は、素子形成領域とされており、素子形成領域E5には、機能素子が埋設形成されている。機能素子は、たとえば、抵抗体、コンデンサ、インダクタ、ダイオード等であり、機能素子の種類により、チップ部品E1は、チップ抵抗器であったり、チップコンデンサであったり、チップインダクタであったり、チップダイオードであったりする。
この実施形態に係るチップ部品E1の特徴は、基板E2の周縁部、より具体的には基板E2の一側面(基板E2における電極E3の長さ方向に延びる一方短側面E6)に、上下方向に延びる複数、この実施形態では4つの凸マークE70(E70a、E70b、E70c、E70d)が形成されていることである。凸マークE70を構成する上下方向(基板E2の厚み方向)に延びる畝または突条は、その長さ方向に直交方向に見た突出形態が、半円弧状であってもよいし、矩形状であってもよいし、三角形状であってもよい。また、角が丸められた矩形状や頂角が丸められた三角形状であってもよい。要は、任意の形態の畝または突条で形成することができる。
この凸マークE70は、当該凸マークE70の位置および数により、チップ部品の極性方向、型名、製造年月日その他の情報を表示する。
図88A〜図88Cは、チップ部品E1を裏面側から見た平面図(すなわちチップ部品E1の底面図)であり、凸マークE70の構成を説明するための図である。
図88Aに示すように、凸マークE70は、基板E2の一方短側面E6(基板E2の平面視における一短辺)に、等間隔に形成された4つの凸マークE70a、E70b、E70c、E70dを有する構成とすることができる。
また、図88Bに示すように、凸マークE70は、両外側に位置する凸マークE70a、E70dの2つとすることができる。
あるいは、図88Cに示すように、凸マークE70は、3つの凸マークE70a、E70c、E70dとすることもできる。
このように、一短辺E6に沿ってたとえば4つの凸マークE70が等間隔で形成される構成とし、そのうちの任意の凸マークE70を形成し、また、任意の凸マークE70は形成しない構成とすることにより、1つの凸マークE70の有無により、2値情報を表示することができる。
そして、2値情報を表示する凸マークE70が、この実施形態では最大4つ形成できるから、情報量としては、2×2×2×2=2の情報量を備えたチップ部品E1とすることができる。
このように、小型のチップ部品E1に対して、その短辺E6に沿って情報を表わす外観上の特徴(凸マークE70)が備えられており、チップ部品E1に必要な情報を、標印に代わるやり方で表わすことができる。そして、自動実装機等は、チップ部品E1の種類、極性方向、製造年月日その他の情報を容易に認識することができる。このため、自動実装に適したチップ部品E1とすることができる。
図89A〜図89Cは、チップ部品E1を裏面側から見た平面図であり、凸マークE70の変形例を示す図である。
図89Aのチップ部品E1は、基板E2の一方短側面E6に、その短側面E6の長さ方向に延びる長い凸マークE70xが形成された構成例を示している。この長い凸マークE70xは、図89Bまたは図89Cに示すように、その長さを異ならせた凸マークE70y、E70zとすることもできる。つまり、図89A〜図89Cに示す実施形態では、基板E2の一方短側面E6に形成する凸マークE70が、その幅が異なる構成とし、幅の広いもの、幅の中位のものおよび幅の狭いものの3種類E70x、E70y、E70zにより、情報を表示する形態とされている。
さらに、基板E2の短側面E6に形成する凸マークE70は、図88A〜図88Cを参照して説明した幅一定の複数の凸マークE70a、E70b、E70c、E70dと、図89A〜図89Cを参照して説明した幅の変化する凸マークE70x、E70y、E70zとを組み合わせて、図90Aに示す幅の広い凸マークE70yと一定幅の凸マークE70dとの組み合わせ、あるいは、図90Bに示すように、幅の狭い凸マークE70zと幅の一定の凸マークE70aとの組み合わせというように、凸マークE70の種類と位置を変化させて、凸マークE70より表示できる情報の種類を豊富にすることができる。
図91は、チップ部品E1の製造工程の一部を説明するための図解的な平面図である。チップ部品E1は、基板(元基板)E2上にマトリックス状に配列されるように、多数個のチップ部品が一括して元基板E2上に形成される。そして形成された多数個のチップ部品E1は、境界領域E8に沿って切断分離され、個々のチップ部品E1とされる。境界領域E8は、チップ部品E1の周囲を囲むように格子状に延びている。境界領域E8は、基板(元基板)E2の表面側から、たとえばエッチングにより掘り下げられる。エッチングは、たとえばプラズマエッチングが用いられる。
境界領域E8がエッチングされることにより、図92に示す図解的な断面図のように、基板(元基板)E2は、境界領域E8部分に分離溝E8aが形成される。この分離溝E8aを形成する際に、チップ部品E1の一方短側面E6に沿って、上述した凸マークE70同時に形成することができる。つまり、境界領域E8をプラズマエッチングする際に、エッチング用のマスクを工夫して、プラズマエッチングにより凸マークE70が同時に形成されるようにする。
そしてその後、元基板E2は、その裏面側から研削され、研削が境界溝E8aの底に達することにより、各チップ部品E1は個々のチップ部品E1に分離されて、チップ部品E1が完成する。
このように、この実施形態の製造方法では、複数のチップ部品領域を有する元基板を、チップ部品の境界領域に沿って切断するときに、周縁部に同時に凸マークE70を形成する。従って、チップ部品E1に関する情報を記録するための専用の工程を設ける必要がないので、チップ部品E1の生産性を向上できる。また、一方短側面E6に形成された凸マークE70によってチップ部品E1の情報が表示されるので、チップ部品E1の表面や裏面に標印を形成するための大きなスペースを必要としない。従って、極小型のチップ部品にも適用することが可能である。
上述の実施形態では、チップ部品E1の基板E2における一方短側面E6に凸マークE70(E70a、E70b、E70c、E70d、E70x、E70y、E70z)を形成する構成を説明した。しかし、凸マークE70の形成位置は、一方短側面E6に限られるわけではなく、基板E2の周縁部に形成されていればよい。
また、上記の実施形態では、最初の実施形態が凹マークE7であるとして説明し、次の実施形態が凸マークE70であると説明したが、凹マークE7と凸マークE70とが組み合わされた構成でもよい。つまり、全体として見ると、凹凸により情報が表わされる形状であってもよい。
さらに、チップ部品E1に切断分離する際に、境界領域E8に沿ってプラズマエッチングが施されるが、プラズマエッチングのエッチング条件を変えることにより、チップ部品E1の切断端面の形状を、表面から裏面に向かって垂直な端面、表面から裏面に向かって広がる方向の傾斜(増方向の傾斜)がついた端面、表面から裏面に向かって狭まる方向の傾斜(えぐり方向の傾斜)がついた端面等、端面を垂直面以外に、傾斜面として形成でき、それに合わせて、凹マークE7や凸マークE70も垂直に延びたり、傾斜方向に延びたりしたマークとすることができる。このように、エッチング条件の制御により、凹マークE7や凸マークE70の傾斜を加え、情報量のより豊富なマークとすることもできる。
次に、より具体的な実施形態として、チップ抵抗器、チップコンデンサ、チップダイオードおよびチップインダクタをそれぞれ具体的に説明する。
<チップ抵抗器の実施形態の説明>
図93Aは、第6発明の一実施形態に係るチップ抵抗器E10の外観構成を示す図解的な斜視図であり、図93Bは、チップ抵抗器E10が基板上に実装された状態を示す側面図である。
図93Aを参照して、第6発明の一実施形態に係るチップ抵抗器E10は、基板E11上に形成された第1接続電極E12と、第2接続電極E13と、抵抗回路網E14とを備えている。基板E11は、平面視略長方形状の直方体形状で、一例として、長辺方向の長さL=0.3mm、短辺方向の幅W=0.15mm、厚みT=0.1mm程度の大きさの微少なチップである。基板E11は、平面視で角が面取りされた角ラウンド形状である。そして、基板E11の一側面(基板E11における第1接続電極E12の長さ方向に延びる一方短側面E6)に、上下方向に延びる、例えば最大で4つの凹マークE7が形成されている。凹マークは、先に説明した実施形態と同様に、チップ抵抗器E10の情報を表わす標印として機能するものである。基板E11は、たとえばシリコン、ガラス、セラミック等で形成することができる。以下の実施形態では、基板E11がシリコン基板の場合を例にとって説明する。
基板E11上において、第1接続電極E12は基板E11の一方短辺E111に沿って設けられ、短辺E111方向に長手の矩形電極である。第2接続電極E13は、基板E11上の他方短辺E112に沿って設けられ、短辺E112方向に長手の矩形電極である。抵抗回路網E14は、基板E11上の第1接続電極E12と第2接続電極E13とで挟まれた中央領域(回路形成面または素子形成面)に設けられている。そして、抵抗回路網E14の一端側は第1接続電極E12に電気的に接続されており、抵抗回路網E14の他端側は第2接続電極E13に電気的に接続されている。これら第1接続電極E12、第2接続電極E13および抵抗回路網E14は、たとえば一例として、基板E11上に微細加工プロセスを用いて設けることができる。特に、後述するフォトリソグラフィプロセスを用いることにより、微細で正確なレイアウトパターンの抵抗回路網E14を形成することができる。
第1接続電極E12および第2接続電極E13は、それぞれ、外部接続電極として機能する。チップ抵抗器E10が回路基板E15に実装された状態においては、図93Bに示すように、第1接続電極E12および第2接続電極E13が、それぞれ、回路基板E15の回路(図示せず)と半田により電気的かつ機械的に接続される。なお、外部接続電極として機能する第1接続電極E12および第2接続電極E13は、半田濡れ性の向上および信頼性の向上のために、少なくとも表面領域を金(Au)で形成するか、または表面に金メッキを施すことが望ましい。
図94は、チップ抵抗器E10の平面図であり、第1接続電極E12、第2接続電極E13および抵抗回路網E14の配置関係ならびに抵抗回路網E14の平面視の構成(レイアウトパターン)が示されている。
図94を参照して、チップ抵抗器E10は、基板E11上面の一方短辺E111に長辺が沿うように配置された平面視が長手で略矩形をした第1接続電極E12と、基板E11上面の他方短辺E112に長辺が沿うように配置された平面視が長手で略矩形をした第2接続電極E13と、第1接続電極E12および第2接続電極E13間の平面視矩形の領域に設けられた抵抗回路網E14とを含んでいる。
抵抗回路網E14には、基板E11上にマトリックス状に配列された等しい抵抗値を有する多数個の単位抵抗体R(図94の例では、行方向(基板E11の長手方向)に沿って8個の単位抵抗体Rが配列され、列方向(基板E11の短手方向)に沿って44個の単位抵抗体Rが配列され、合計352個の単位抵抗体Rを含む構成)を有している。そして、これら多数個の単位抵抗体Rの1〜64個の所定の個数が導体膜CO(導体膜COは、好ましくはAl、AlSi、AlSiCu、またはAlCuなどのアルミニウム系金属で形成された配線膜)で電気的に接続されて、接続された単位抵抗体Rの数に応じた複数種類の抵抗回路が形成されている。
さらに、抵抗回路を抵抗回路網E14に電気的に組み込んだり、または、抵抗回路網E14から電気的に分離するために溶断可能な複数のヒューズFU(好ましくは、導体膜COと同じ材料であるAl、AlSi、AlSiCu、またはAlCuなどのアルミニウム系金属膜で形成された配線膜であり、以下、「ヒューズ」ともいう)が設けられている。複数のヒューズFUは、第2接続電極E13の内側辺沿いに、配置領域が直線状になるように配列されている。より具体的には、複数のヒューズFUおよび接続用導体膜、すなわち配線膜COが隣接するように配列され、その配列方向が直線状になるように配置されている。
図95Aは、図94に示す抵抗回路網E14の一部分を拡大して描いた平面図である。図95Bは、図95AのB−Bに沿う断面構造を示す図であり、図95Cは、図95AのC−Cに沿う断面構造を示す図である。
図95A、図95Bおよび図95Cを参照して、単位抵抗体Rの構成について説明をする。
基板E11の上面には絶縁層(SiO)E19が形成され、絶縁層E19上に抵抗体膜E20が配置されている。抵抗体膜E20は、抵抗体膜E20は、NiCr、NiCrAl、NiCrSi、NiCrSiAl、TaN、TaSiO、TiN、TiNO、およびTiSiONからなる群から選択した1種以上を含む材料からなる。抵抗体膜E20をこのような材料で形成することにより、フォトリソグラフィによる微細加工が可能になる。また、温度特性の影響により抵抗値が変化しにくい、正確な抵抗値のチップ抵抗器を作ることができる。この抵抗体膜E20は、第1接続電極E12と第2接続電極E13との間を平行に直線状に延びる複数本の抵抗体膜(以下「抵抗体膜ライン」という)とされており、抵抗体膜ラインE20は、ライン方向に所定の位置で切断されている場合がある。抵抗体膜ラインE20上には、導体膜片E21としてのたとえばアルミニウム膜が積層されている。各導体膜片E21は、抵抗体膜ラインE20上に、ライン方向に一定間隔Rを開けて積層されている。
この構成の抵抗体膜ラインE20および導体膜片E21の電気的特徴を回路記号で示すと、図96A〜図96Cの通りである。すなわち、図96Aに示すように、所定間隔Rの領域の抵抗体膜ラインE20部分が、それぞれ、一定の抵抗値rの単位抵抗体Rを形成している。導体膜片E21が積層された領域は、当該導体膜片E21で抵抗体膜ラインE20が短絡されている。よって、図96Bに示す抵抗rの単位抵抗体Rの直列接続からなる抵抗回路が形成されている。
また、隣接する抵抗体膜ラインE20同士は抵抗体膜ラインE20および導体膜片E21で接続されているから、図95Aに示す抵抗回路網は、図96Cに示す抵抗回路を構成している。
図95Bおよび図95Cに示す図解的な断面図において、参照番号E11は基板、E19は絶縁層としての二酸化シリコンSiO層、E20は絶縁層E19上に形成された抵抗体膜、E21はアルミニウム(Al)の配線膜、E22は保護膜としてのSiN膜、E23は保護層としてのポリイミド層を示している。
抵抗体膜E20の材質は、上記のとおり、NiCr、NiCrAl、NiCrSi、NiCrSiAl、TaN、TaSiO、TiN、TiNO、およびTiSiONからなる群から選択した1種以上を含む材料からなる。また、抵抗体膜E20の膜厚は、300Å〜1μmであることが望ましい。抵抗体膜E20の膜厚をこの範囲とすれば、抵抗体膜E20の温度係数を50ppm/℃〜200ppm/℃に実現でき、温度特性の影響を受けにくいチップ抵抗器となるからである。
なお、抵抗体膜E20の温度係数は、1000ppm/℃未満であれば、実用上良好なチップ抵抗器を得られる。
さらに、抵抗体膜E20は、1μm〜1.5μmの線幅を有する線状要素を含む構造であることが望ましい。抵抗回路の微細化と良好な温度特性とを両立できるからである。
配線膜E21は、Alに換え、AlSi、AlSiCu、またはAlCuなどのアルミニウム系金属膜で形成されてもよい。配線膜E21(ヒューズFUを含む)をこのようにアルミニウム系金属膜で形成することにより、プロセス加工精度の向上を図れる。
なお、かかる構成の抵抗回路網E14の製造プロセスについては、後に詳述する。
この実施形態では、基板上E11に形成された抵抗回路網E14に含まれる単位抵抗体Rは、抵抗体膜ラインE20と、抵抗体膜ラインE20上に、ライン方向に一定間隔をあけて積層された複数の導体膜片E21とを含み、導体膜片E21が積層されていない一定間隔R部分の抵抗体膜ラインE20が、1個の単位抵抗体Rを構成している。単位抵抗体Rを構成している抵抗体膜ラインE20は、その形状および大きさが全て等しい。よって、基板上に作り込んだ同形同大の抵抗体膜は、ほぼ同値になるという特性に基づき、基板E11上にマトリックス状に配列された多数個の単位抵抗体Rは、等しい抵抗値を有している。
抵抗体膜ラインE20上に積層された導体膜片E21は、単位抵抗体Rを形成するとともに、複数個の単位抵抗体Rを接続して抵抗回路を構成するための接続用配線膜の役目も果たしている。
図97Aは、図94に示すチップ抵抗器E10の平面図の一部分を拡大して描いたヒューズFUを含む領域の部分拡大平面図であり、図97Bは、図97AのB−Bに沿う断面構造を示す図である。
図97Aおよび図97Bに示すように、ヒューズFUも、抵抗体膜E20上に積層された配線膜E21により形成されている。すなわち、単位抵抗体Rを形成する抵抗体膜ラインE20上に積層された導体膜片E21と同じレイヤーに、導体膜片E21と同じ金属材料であるアルミニウム(Al)により形成されている。なお、導体膜片E21は、前述したように、抵抗回路を形成するために、複数個の単位抵抗体Rを電気的に接続する接続用導体膜COとしても用いられている。
つまり、抵抗体膜E20上に積層された同一レイヤーにおいて、単位抵抗体R形成用の配線膜、抵抗回路を形成するための接続用配線膜、抵抗回路網E14を構成するための接続用配線膜、ヒューズFU、ならびに抵抗回路網E14を第1接続電極E12および第2接続電極E13に接続するための配線膜が、同一のアルミニウム系金属材料(たとえばアルミニウム)を用いて、同じ製造プロセス(たとえばスパッタリングおよびフォトリソグラフィプロセス)によって形成されている。これにより、このチップ抵抗器E10の製造プロセスが簡略化され、また、各種配線膜を共通のマスクを利用して同時に形成できる。さらに、抵抗体膜E20とのアライメント性も向上する。
図98は、図94に示す抵抗回路網E14における複数種類の抵抗回路を接続する接続用導体膜COおよびヒューズFUの配列関係と、その接続用導体膜COおよびヒューズFUに接続された複数種類の抵抗回路との接続関係を図解的に示す図である。
図98を参照して、第1接続電極E12には、抵抗回路網E14に含まれる基準抵抗回路R8の一端が接続されている。基準抵抗回路R8は、8個の単位抵抗体Rの直列接続からなり、その他端はヒューズFU1に接続されている。
ヒューズFU1と接続用導体膜CO2とには、64個の単位抵抗体Rの直列接続からなる抵抗回路R64の一端および他端が接続されている。
接続用導体膜CO2とヒューズFU4とには、32個の単位抵抗体Rの直列接続からなる抵抗回路R32の一端および他端が接続されている。
ヒューズFU4と接続用導体膜CO5とには、32個の単位抵抗体Rの直列接続からなる抵抗回路体R32の一端および他端が接続されている。
接続用導体膜CO5とヒューズFU6とには、16個の単位抵抗体Rの直列接続からなる抵抗回路R16の一端および他端が接続されている。
ヒューズFU7および接続用導体膜CO9には、8個の単位抵抗体Rの直列接続からなる抵抗回路R8の一端および他端が接続されている。
接続用導体膜CO9およびヒューズFU10には、4個の単位抵抗体Rの直列接続からなる抵抗回路R4の一端および他端が接続されている。
ヒューズFU11および接続用導体膜CO12には、2個の単位抵抗体Rの直列接続からなる抵抗回路R2の一端および他端が接続されている。
接続用導体膜CO12およびヒューズFU13には、1個の単位抵抗体Rからなる抵抗回路体R1の一端および他端が接続されている。
ヒューズFU13および接続用導体膜CO15には、2個の単位抵抗体Rの並列接続からなる抵抗回路R/2の一端および他端が接続されている。
接続用導体膜CO15およびヒューズFU16には、4個の単位抵抗体Rの並列接続からなる抵抗回路R/4の一端および他端が接続されている。
ヒューズFU16および接続用導体膜CO18には、8個の単位抵抗体Rの並列接続からなる抵抗回路R/8の一端および他端が接続されている。
接続用導体膜CO18およびヒューズFU19には、16個の単位抵抗体Rの並列接続からなる抵抗回路R/16の一端および他端が接続されている。
ヒューズFU19および接続用導体膜CO22には、32個の単位抵抗体Rの並列接続からなる抵抗回路R/32が接続されている。
複数のヒューズFUおよび接続用導体膜COは、それぞれ、ヒューズFU1、接続用導体膜CO2、ヒューズFU3、ヒューズFU4、接続用導体膜CO5、ヒューズFU6、ヒューズFU7、接続用導体膜CO8、接続用導体膜CO9、ヒューズFU10、ヒューズFU11、接続用導体膜CO12、ヒューズFU13、ヒューズFU14、接続用導体膜CO15、ヒューズFU16、ヒューズFU17、接続用導体膜CO18、ヒューズFU19、ヒューズFU20、接続用導体膜CO21、接続用導体膜CO22が、直線状に配置されて直列に接続されている。各ヒューズFUが溶断されると、ヒューズFUに隣接接続された接続用導体膜COとの間の電気的接続が遮断される構成である。
この構成を、電気回路図で示すと図99の通りである。すなわち、全てのヒューズFUが溶断されていない状態では、抵抗回路網E14は、第1接続電極E12および第2接続電極E13間に設けられた8個の単位抵抗体Rの直列接続からなる基準抵抗回路R8(抵抗値8r)の抵抗回路を構成している。たとえば、1個の単位抵抗体Rの抵抗値rをr=80Ωとすれば、8r=640Ωの抵抗回路により、第1接続電極E12および第2接続電極E13が接続されたチップ抵抗器E10が構成されている。
そして、基準抵抗回路R8以外の複数種類の抵抗回路には、それぞれ、ヒューズFUが並列的に接続され、各ヒューズFUによりこれら複数種類の抵抗回路は短絡された状態となっている。つまり、基準抵抗回路R8には、12種類13個の抵抗回路R64〜R/32が直列に接続されているが、各抵抗回路は、それぞれ並列に接続されたヒューズFUにより短絡されているので、電気的にみると、各抵抗回路は抵抗回路網E14に組み込まれてはいない。
この実施形態に係るチップ抵抗器E10は、要求される抵抗値に応じて、ヒューズFUを選択的に、たとえばレーザー光で溶断する。それにより、並列的に接続されたヒューズFUが溶断された抵抗回路は、抵抗回路網E14に組み込まれることになる。よって、抵抗回路網E14の全体の抵抗値を、溶断されたヒューズFUに対応する抵抗回路が直列に接続されて組み込まれた抵抗値を有する抵抗回路網とすることができる。
換言すれば、この実施形態に係るチップ抵抗器E10は、複数種類の抵抗回路に対応して設けられたヒューズFUを選択的に溶断することにより、複数種類の抵抗回路(たとえば、FU1、FU4、FU13が溶断されると、抵抗回路R64、R32、R1の直列接続)を抵抗回路網に組み込むことができる。そして、複数種類の抵抗回路は、それぞれ、その抵抗値が決まっているので、いわばデジタル的に抵抗回路網E14の抵抗値を調整して、要求される抵抗値を有するチップ抵抗器E10とすることができる。
また、複数種類の抵抗回路は、等しい抵抗値を有する単位抵抗体Rが、直列に1個、2個、4個、8個、16個、32個、および64個と、等比数列的に単位抵抗体Rの個数が増加されて接続された複数種類の直列抵抗回路ならびに等しい抵抗値の単位抵抗体Rが並列に2個、4個、8個、16個、および32個と、等比数列的に単位抵抗体Rの個数が増加されて接続された複数種類の並列抵抗回路を備えている。そして、これらがヒューズFUで短絡された状態で直列に接続されている。よって、ヒューズFUを選択的に溶断することにより、抵抗回路網E14全体の抵抗値を、小さな抵抗値から大きな抵抗値まで、広範囲の間で、任意の抵抗値に設定することができる。
図100は、図93〜図98を参照して説明したチップ抵抗器E10の製造工程の一例を示すフロー図である。次に、このフロー図の製造工程に従って、かつ、必要に応じて図93〜図98を参照しつつ、チップ抵抗器E10の製造方法について詳細に説明をする。
ステップES1:まず、基板E11が所定の処理室に配置され、その表面に、たとえば熱酸化法によって、絶縁層E19としての二酸化シリコン(SiO)層が形成される。
ステップES2:次に、たとえばスパッタ法によって、NiCr、NiCrAl、NiCrSi、NiCrSiAl、TaN、TaSiO、TiN、TiNO、およびTiSiONからなる群から選択した1種以上を含む材料、たとえばTiN、TiONまたはTiSiONの抵抗体膜E20が絶縁層E19の表面全域に形成される。
ステップES3:次に、たとえばスパッタ法によって、抵抗体膜E20の表面全域にたとえばアルミニウム(Al)の配線膜E21が積層形成される。積層された抵抗体膜E20および配線膜E21の2層の膜の合計膜厚は8000Å程度とされてもよい。配線膜E21は、Alに換え、AlSi、AlSiCu、またはAlCuなどのアルミニウム系金属膜で形成されてもよい。配線膜E21を、Al、AlSi、AlSiCu、またはAlCuなどのアルミニウム系金属膜で形成することにより、プロセス加工精度の向上を図れる。
ステップES4:次に、フォトリソグラフィプロセスを用い、配線膜E21の表面に、抵抗回路網E14の平面視の構成(導体膜COおよびヒューズ膜FUを含むレイアウトパターン)に対応したレジストパターンが形成される(第1レジストパターンの形成)。
ステップES5:そして、第1エッチング工程が行われる。すなわち、ステップES4で形成された第1レジストパターンをマスクとして、抵抗体膜E20および配線膜E21という積層された2層膜が、たとえば反応性イオンエッチング(RIE)によりエッチングされる。そして、エッチング後に第1レジストパターンは剥離される。
ステップES6:再び、フォトリソグラフィプロセスを用いて、第2レジストパターンが形成される。ステップES6で形成される第2レジストパターンは、抵抗体膜E20上に積層された配線膜E21を選択的に除去して、単位抵抗体R(図94で細いドットを付して示す領域)を形成するためのパターンである。
ステップES7:ステップES6で形成された第2レジストパターンをマスクとして、たとえばウェットエッチングにより、配線膜E21のみが選択的にエッチングされる(第2エッチング工程)。エッチング後、第2レジストパターンが剥離される。これにより、図94に示した抵抗回路網E14のレイアウトパターンが得られる。
ステップES8:この段階で、基板表面に形成された抵抗回路網E14の抵抗値(回路網E14全体の抵抗値)が測定される。この測定は、たとえばマルチプローブピンを図94に示す第1接続電極E12とつながる側の抵抗回路網E14の端部と、第2接続電極E13につながる側のヒューズ膜および抵抗回路網E14の端部とに接触させて測定する。この測定により、製造された抵抗回路網E14の初期状態における良否が判定できる。
ステップES9:次いで、基板E11の上に形成された抵抗回路網E14の全面を覆うように、たとえば窒化膜からなるカバー膜E22aが形成される。カバー膜E22aは、窒化膜(SiN膜)に換え、酸化膜(SiO膜)であってもよい。このカバー膜E22aの形成は、プラズマCVD法によって行われてもよく、たとえば膜厚3000Å程度の窒化シリコン膜(SiN膜)が形成されてもよい。カバー膜E22aは、パターニングされた配線膜E21、抵抗体膜E20およびヒューズFUを覆う。
ステップES10:この状態から、ヒューズFUを選択的に溶断して、チップ抵抗器E10を所望の抵抗値に合わせ込むためのレーザートリミングが行われる。すなわち、図101Aに示すように、ステップES8で行われた全抵抗値測定の測定結果に応じて選択されたヒューズFUにレーザー光を当てて、そのヒューズFUおよびその下に位置する抵抗体膜E20が溶断される。これにより、ヒューズFUで短絡されていた対応する抵抗回路が抵抗回路網E14中に組み込まれ、抵抗回路網E14の抵抗値を所望の抵抗値に合わせ込むことができる。ヒューズFUにレーザー光を当てるとき、カバー膜E22aの働きによって、ヒューズFUの近傍にレーザー光のエネルギーが蓄積され、それによって、ヒューズFUおよびその下層の抵抗体膜E20が溶断する。
ステップES11:次に、図101Bに示すように、たとえばプラズマCVD法によって、カバー膜E22a上に窒化シリコン膜が堆積され、パッシベーション膜E22が形成される。前述のカバー膜E22aは、最終形態において、パッシベーション膜E22と一体化し、このパッシベーション膜E22の一部を構成する。ヒューズFUおよびその下層の抵抗体膜E20の切断後に形成されたパッシベーション膜E22は、ヒューズFUおよびその下層の抵抗体膜E20の溶断の際に同時に破壊されたカバー膜E22aの開口E22b内に入り込み、ヒューズFUおよびその下層の抵抗体膜E20の切断面を保護する。従って、パッシベーション膜E22は、ヒューズFUの切断箇所に異物が入り込んだり水分が進入したりすることを防ぐ。パッシベーション膜E22は、全体で、たとえば1000〜20000Å程度の厚みであればよく、たとえば8000Å程度の膜厚を有するように形成されてもよい。
また、上述のように、パッシベーション膜E22はシリコン酸化膜であってもよい。
ステップES12:次いで、図101Cに示すように、全面に樹脂膜E23が塗布される。樹脂膜E23としては、たとえば感光性のポリイミドの塗布膜E23が用いられる。
ステップES13:この樹脂膜E23に対して、前記第1接続電極E12、第2接続電極E13の開口に対応した領域に対する露光工程、およびその後の現像工程を行うことによって、フォトリソグラフィによる樹脂膜のパターニングを行うことができる。これにより、樹脂膜E23に第1接続電極E12および第2接続電極E13のためのパッド開口が形成される。
ステップES14:その後、樹脂膜E23を硬化するための熱処理(ポリイミドキュア)が行われ、熱処理によりポリイミド膜E23が安定化される。熱処理は、例えば170℃〜700℃程度の温度で行ってもよい。その結果、抵抗体(抵抗体膜E20およびパターニングされた配線膜E21)の特性が安定するというメリットもある。
ステップES15:次に、第1接続電極E12および第2接続電極E13を形成すべき位置に貫通孔を有するポリイミド膜E23をマスクとしてパッシベーション膜E22のエッチングが行われる。それによって、配線膜E21を第1接続電極E12の領域および第2接続電極E13の領域において露出させるパッド開口が形成される。パッシベーション膜E22のエッチングは、反応性イオンエッチング(RIE)によって行われてもよい。
ステップES16:2つのパッド開口から露出した配線膜E21にマルチプローブピンが接触され、チップ抵抗器の抵抗値が所望の抵抗値になっていることを確認するための抵抗値測定(アフター測定)が行われる。このように、アフター測定を行うこと、換言すれば、最初の測定(イニシャル測定)→ヒューズFUの溶断(レーザーリペア)→アフター測定という一連の処理を行うことで、チップ抵抗器E10に対するトリミング処理能力が大幅に向上する。
ステップES17:2つのパッド開口内に、たとえば無電解めっき法によって、外部接続電極としての第1接続電極E12および第2接続電極E13を成長させる。
ステップES18:その後、基板表面に配列形成された多数個(たとえば50万個)の各チップ抵抗器を個々のチップ抵抗器E10に分離するために、フォトリソグラフィによって第3のレジストパターンが形成される。レジスト膜は基板表面において、各チップ抵抗器E10を保護すべく設けられ、各チップ抵抗器E10間がエッチングされるように形成される。また、第3のレジストパターンは、各チップ抵抗器E10の一方短側面E6(図93A参照)に、例えば最大で4つの凹マークが所定の位置に形成されるようにパターニングされる。
ステップES19:そしてプラズマダイシングが実行される。プラズマダイシングは、第3レジストパターンをマスクとしたエッチングであり、基板表面から所定深さの溝が、各チップ抵抗器E10の間に形成される。このとき、各チップ抵抗器E10の周縁部に凹マークも形成される。その後レジスト膜が剥離される。
ステップES20:そして、たとえば図102Aに示すように、表面に保護テープE100が貼着される。
ステップES21:次いで、基板の裏面研削が行われて、チップ抵抗器は個々のチップ抵抗器E10に分離される(図102A,図102B参照)。
ステップES22:そして、図102Cに示すように、裏面側にキャリアテープ(熱発泡シート)E150が貼られて、個々のチップ抵抗器に分離された多数個のチップ抵抗器E10は、キャリアテープE150上に配列された状態で保持される。一方で、表面に貼着された保護テープは取り除かれる(図102D参照)。
ステップES23:熱発泡シートE150は、加熱されることによりその内部に含まれる熱発泡粒子E150が膨らみ、それによりキャリアテープE150表面に接着されている各チップ抵抗器E10はキャリアテープE150から剥離されて個々に分離される(図102E,図102F参照)。
図103は、チップ抵抗器E10の平面図であり、凹マークに代えて凸マークが設けられた実施形態の平面図である。上述の一実施形態に係るチップ抵抗器E10では、基板E11の一側面(基板E11における第1接続電極E12の長さ方向に延びる一方短側面E6)に、上下方向に延びる、チップ抵抗器E10の情報を表わす標印として機能する凹マークE7が形成されている例を説明したが、図103に示すように、凹マークE7を凸マークE70に代えてもよい。
<チップコンデンサの実施形態の説明>
図104は、第6発明の他の実施形態に係るチップコンデンサE301の平面図であり、図105はその断面図であって、図104の切断面線CV−CVから見た切断面が示されている。さらに、図106は、前記チップコンデンサE301の一部の構成を分離して示す分解斜視図である。
チップコンデンサE301は、基板E302と、基板E302上に配置された第1外部電極E303と、同じく基板E302上に配置された第2外部電極E304とを備えている。基板E302は、この実施形態では、平面視において四隅を面取りした矩形形状を有している。矩形形状は、例えば、0.3mm×0.15mm程度の寸法である。基板E302の長手方向両端部に第1外部電極E303および第2外部電極E304がそれぞれ配置されている。第1外部電極E303および第2外部電極E304は、この実施形態では、基板E302の短手方向に延びたほぼ矩形の平面形状を有し、基板E302の角に対応する各2箇所に面取り部を有している。基板E302上には、第1外部電極E303および第2外部電極E304の間のキャパシタ配置領域E305内に、複数のキャパシタ要素CA1〜CA9が配置されている。複数のキャパシタ要素CA1〜CA9は、複数のヒューズユニットE307を介してそれぞれ第1外部電極E303に電気的に接続されている。
また、基板E302の一側面(基板E302における第1外部電極E303の長さ方向に延びる一方短側面E6)に、上下方向に延びる、例えば最大で4つの凹マーク溝E7が形成されている。この凹マークE7も、チップコンデンサE301の情報を表わす標印として機能する。
図105および図106に示されているように、基板E302の表面には絶縁膜E308が形成されていて、絶縁膜E308の表面に下部電極膜E311が形成されている。下部電極膜E311は、キャパシタ配置領域E305のほぼ全域にわたっているとともに、第2外部電極E304の直下の領域にまで延びて形成されている。より具体的には、下部電極膜E311は、キャパシタ要素CA1〜CA9の共通の下部電極として機能するキャパシタ電極領域E311Aと、外部電極引き出しのためのパッド領域E311Bとを有している。キャパシタ電極領域E311Aがキャパシタ配置領域E305に位置していて、パッド領域E311Bが第2外部電極E304の直下に位置している。
キャパシタ配置領域E305において下部電極膜E311(キャパシタ電極領域E311A)を覆うように容量膜(誘電体膜)E312が形成されている。容量膜E312は、キャパシタ電極領域E311Aの全域にわたって連続しており、この実施形態では、さらに第1外部電極E303の直下の領域にまで延び、キャパシタ配置領域E305外の絶縁膜E308を覆っている。
容量膜E312の上には、上部電極膜E313が形成されている。図104では、明瞭化のために、上部電極膜E313に細ドットを付して示してある。上部電極膜E313は、キャパシタ配置領域E305に位置するキャパシタ電極領域E313Aと、第1外部電極E303の直下に位置するパッド領域E313Bと、パッド領域E313Bとキャパシタ電極領域E313Aとの間に配置されたヒューズ領域E313Cとを有している。
キャパシタ電極領域E313Aにおいて、上部電極膜E313は、複数の電極膜部分E131〜E139に分割されている。この実施形態では、各電極膜部分E131〜E139は、いずれも矩形形状に形成されていて、ヒューズ領域E313Cから第2外部電極E304に向かって帯状に延びている。複数の電極膜部分E131〜E139は、複数種類の対向面積で、容量膜E312を挟んで下部電極膜E311に対向している。より具体的には、電極膜部分E131〜E139の下部電極膜E311に対する対向面積は、1:2:4:8:16:32:64:128:128となるように定められていてもよい。すなわち、複数の電極膜部分E131〜E139は、対向面積の異なる複数の電極膜部分を含み、より詳細には、公比が2の等比数列をなすように設定された対向面積を有する複数の電極膜部分E131〜E138(またはE131〜E137,E139)を含む。これによって、各電極膜部分E131〜E139と容量膜E312を挟んで対向する下部電極膜E311とによってそれぞれ構成される複数のキャパシタ要素CA1〜CA9は、互いに異なる容量値を有する複数のキャパシタ要素を含む。電極膜部分E131〜E139の対向面積の比が前述の通りである場合、キャパシタ要素CA1〜CA9の容量値の比は、当該対向面積の比と等しく、1:2:4:8:16:32:64:128:128となる。すなわち、複数のキャパシタ要素CA1〜CA9は、公比が2の等比数列をなすように容量値が設定された複数のキャパシタ要素CA1〜CA8(またはCA1〜CA7,CA9)を含むことになる。
この実施形態では、電極膜部分E131〜E135は、幅が等しく、長さの比を1:2:4:8:16に設定した帯状に形成されている。また、電極膜部分E135,E136,E137,E138,E139は、長さが等しく、幅の比を1:2:4:8:8に設定した帯状に形成されている。電極膜部分E135〜E139は、キャパシタ配置領域E305の第1外部電極E303側の端縁から第2外部電極E304側の端縁までの範囲に渡って延びて形成されており、電極膜部分E131〜E134は、それよりも短く形成されている。
パッド領域E313Bは、第1外部電極3とほぼ相似形に形成されており、基板E302の角部に対応する2つの面取り部を有するほぼ矩形の平面形状を有している。このパッド領域E313Bの一つの長辺(基板E302の周縁に対して内方側の長辺)に沿ってヒューズ領域E313Cが配置されている。ヒューズ領域E313Cは、パッド領域E313Bの前記1つの長辺に沿って配列された複数のヒューズユニットE307を含む。ヒューズユニットE307は、上部電極膜E313のパッド領域E313Bと同じ材料で一体的に形成されている。複数の電極膜部分E131〜E139は、1つまたは複数個のヒューズユニットE307と一体的に形成されていて、それらのヒューズユニットE307を介してパッド領域E313Bに接続され、このパッド領域E313Bを介して第1外部電極E303に電気的に接続されている。面積の比較的小さな電極膜部分E131〜E136は、一つのヒューズユニットE307によってパッド領域E313Bに接続されており、面積の比較的大きな電極膜部分E137〜E139は複数個のヒューズユニットE307を介してパッド領域E313Bに接続されている。全てのヒューズユニットE307が用いられる必要はなく、この実施形態では、一部のヒューズユニットE307は未使用である。
ヒューズユニットE307は、パッド領域E313Bとの接続のための第1幅広部E307Aと電極膜部分E131〜E139との接続のための第2幅広部E307Bと、第1および第2幅広部E307A,E307Bの間を接続する幅狭部E307Cとを含む。幅狭部E307Cは、レーザ光によって切断(溶断)することができるように構成されている。それによって、電極膜部分E131〜E139のうち不要な電極膜部分をヒューズユニットE307の切断によって第1および第2外部電極E303,E304から電気的に切り離すことができる。
図104および図106では図示を省略したが、図105に表れている通り、上部電極膜E313の表面を含むチップコンデンサE301の表面はパッシベーション膜E309によって覆われている。パッシベーション膜E309は、たとえば窒化膜からなっていて、チップコンデンサE301の上面のみならず、基板E302の側面まで延びて、この側面をも覆うように形成されている。さらに、パッシベーション膜E309の上には、ポリイミド樹脂等からなる樹脂膜E310が形成されている。樹脂膜E310は、チップコンデンサE301の上面を覆い、さらに基板E302の側面に至って、当該側面上のパッシベーション膜E309を覆うように形成されている。
パッシベーション膜E309および樹脂膜E310は、チップコンデンサE301の表面を保護する保護膜である。これらには、第1外部電極E303および第2外部電極E304に対応する領域にパッド開口E321,E322がそれぞれ形成されている。パッド開口E321,E322はそれぞれ上部電極膜E313のパッド領域E313Bの一部の領域、下部電極膜E311のパッド領域E311Bの一部の領域を露出させるようにパッシベーション膜E309および樹脂膜E310を貫通している。さらに、この実施形態では、第2外部電極E304に対応したパッド開口E322は、容量膜E312をも貫通している。
パッド開口E321,E322には、第1外部電極E303および第2外部電極E304がそれぞれ埋め込まれている。これにより、第1外部電極E303は上部電極膜E313のパッド領域E313Bに接合しており、第2外部電極E304は下部電極膜E311のパッド領域E311Bに接合している。第1および第2外部電極E303,E304は、樹脂膜E310の表面から突出するように形成されている。これにより、実装基板に対してチップコンデンサE301をフリップチップ接合することができる。
図107は、チップコンデンサE301の内部の電気的構成を示す回路図である。第1外部電極E303と第2外部電極E304との間に複数のキャパシタ要素CA1〜CA9が並列に接続されている。各キャパシタ要素CA1〜CA9と第1外部電極E303との間には、一つまたは複数のヒューズユニットE307でそれぞれ構成されたヒューズFU1〜FU9が直列に介装されている。
ヒューズFU1〜FU9が全て接続されているときは、チップコンデンサE301の容量値は、キャパシタ要素CA1〜CA9の容量値の総和に等しい。複数のヒューズFU1〜FU9から選択した1つまたは2つ以上のヒューズを切断すると、当該切断されたヒューズに対応するキャパシタ要素が切り離され、当該切り離されたキャパシタ要素の容量値だけチップコンデンサE301の容量値が減少する。
そこで、パッド領域E311B,E313Bの間の容量値(キャパシタ要素CA1〜CA9の総容量値)を測定し、その後に所望の容量値に応じてヒューズFU1〜FU9から適切に選択した一つまたは複数のヒューズをレーザ光で溶断すれば、所望の容量値への合わせ込み(レーザトリミング)を行うことができる。とくに、キャパシタ要素CA1〜CA8の容量値が、公比2の等比数列をなすように設定されていれば、最小の容量値(当該等比数列の初項の値)であるキャパシタ要素CA1の容量値に対応する精度で目標の容量値へと合わせ込む微調整が可能である。
たとえば、キャパシタ要素CA1〜CA9の容量値は次のように定められていてもよい。
CA1=0.03125pF
CA2=0.0625pF
CA3=0.125pF
CA4=0.25pF
CA5=0.5pF
CA6=1pF
CA7=2pF
CA8=4pF
CA9=4pF
この場合、0.03125pFの最小合わせ込み精度でチップコンデンサE301の容量を微調整できる。また、ヒューズFU1〜FU9から切断すべきヒューズを適切に選択することで、0.1pF〜10pFの間の任意の容量値のチップコンデンサE301を提供することができる。
以上のように、この実施形態によれば、第1外部電極E303および第2外部電極E304の間に、ヒューズFU1〜FU9によって切り離し可能な複数のキャパシタ要素CA1〜CA9が設けられている。キャパシタ要素CA1〜CA9は、異なる容量値の複数のキャパシタ要素、より具体的には等比数列をなすように容量値が設定された複数のキャパシタ要素を含んでいる。それによって、ヒューズFU1〜FU9から1つまたは複数のヒューズを選択してレーザ光で溶断することにより、設計を変更することなく複数種類の容量値に対応でき、かつ所望の容量値に正確に合わせ込むことができるチップコンデンサE301を提供できる。
チップコンデンサE301の各部の詳細について以下に説明を加える。
基板E302は、たとえば平面視において0.3mm×0.15mm、0.4mm×0.2mm、または0.2mm×0.1mmなどの矩形形状(好ましくは、0.4mm×0.2mm以下の大きさ)を有していてもよい。キャパシタ配置領域E305は、概ね、基板E302の短辺の長さに相当する一辺を有する正方形領域となる。基板E302の厚さは、150μm程度であってもよい。基板E302は、たとえば、裏面側(キャパシタ要素CA1〜CA9が形成されていない表面)からの研削または研磨によって薄型化された基板であってもよい。基板E302の材料としては、シリコン基板に代表される半導体基板を用いてもよいし、ガラス基板を用いてもよいし、樹脂フィルムを用いてもよい。
絶縁膜E308は、酸化シリコン膜等の酸化膜であってもよい。その膜厚は、500Å〜2000Å程度であってもよい。
下部電極膜E311は、導電性膜、とくに金属膜であることが好ましく、たとえばアルミニウム膜であってもよい。アルミニウム膜からなる下部電極膜E311は、スパッタ法によって形成することができる。上部電極膜E313も同様に、導電性膜、とくに金属膜で構成することが好ましく、アルミニウム膜であってもよい。アルミニウム膜からなる上部電極膜E313は、スパッタ法によって形成することができる。上部電極膜E313のキャパシタ電極領域E313Aを電極膜部分E131〜E139に分割し、かつヒューズ領域E313Cを複数のヒューズユニットE307に整形するためのパターニングは、フォトリソグラフィおよびエッチングプロセスによって行うことができる。
容量膜E312は、たとえば窒化シリコン膜で構成することができ、その膜厚は500Å〜2000Å(たとえば1000Å)とすることができる。容量膜E312は、プラズマCVD(化学的気相成長)によって形成された窒化シリコン膜であってもよい。
パッシベーション膜E309は、たとえば窒化シリコン膜で構成することができ、たとえばプラズマCVD法によって形成できる。その膜厚は、8000Å程度とされてもよい。樹脂膜E310は、前述の通り、ポリイミド膜その他の樹脂膜で構成することができる。
第1および第2外部電極E303,E304は、たとえば、下部電極膜E311または上部電極膜E313に接するニッケル層と、このニッケル層上に積層したパラジウム層と、そのパラジウム層上に積層した金層とを積層した積層構造膜からなっていてもよく、たとえば、めっき法(より具体的には無電解めっき法)で形成することができる。ニッケル層は下部電極膜E311または上部電極膜E313に対する密着性の向上に寄与し、パラジウム層は上部電極膜または下部電極膜の材料と第1および第2外部電極E303,E304の最上層の金との相互拡散を抑制する拡散防止層として機能する。
図108は、チップコンデンサE301の製造工程の一例を説明するための流れ図である。基板E302として、比抵抗が100Ω・cm以上の半導体基板を準備する。次いで、基板E302の表面に、熱酸化法および/またはCVD法によって、酸化膜(たとえば酸化シリコン膜)からなる絶縁膜E308が形成される(ステップES1)。次に、たとえばスパッタ法によって、アルミニウム膜からなる下部電極膜E311が絶縁膜E308の表面全域に形成される(ステップES2)。下部電極膜E311の膜厚は8000Å程度とされてもよい。次に、その下部電極膜の表面に、下部電極膜E311の最終形状に対応したレジストパターンが、フォトリソグラフィによって形成される(ステップES3)。このレジストパターンをマスクとして、下部電極膜がエッチングされることにより、図104等に示したパターンの下部電極膜E311が得られる(ステップES4)。下部電極膜E311のエッチングは、たとえば、反応性イオンエッチングによって行うことができる。
次に、たとえばプラズマCVD法によって、窒化シリコン膜等からなる容量膜E312が、下部電極膜E311上に形成される(ステップES5)。下部電極膜E311が形成されていない領域では、絶縁膜E308の表面に容量膜E312が形成されることになる。次いで、その容量膜E312の上に、上部電極膜E313が形成される(ステップES6)。上部電極膜E313は、たとえばアルミニウム膜からなり、スパッタ法によって形成することができる。その膜厚は、8000Å程度とされてもよい。次いで、上部電極膜E313の表面に上部電極膜E313の最終形状に対応したレジストパターンがフォトリソグラフィによって形成される(ステップES7)。このレジストパターンをマスクとしたエッチングにより、上部電極膜E313が、最終形状(図104等参照)にパターニングされる(ステップES8)。それによって、上部電極膜E313は、キャパシタ電極領域E313Aに複数の電極膜部分E131〜E139を有し、ヒューズ領域E313Cに複数のヒューズユニットE307を有し、それらのヒューズユニットE307に接続されたパッド領域E313Bを有するパターンに整形される。上部電極膜E313のパターニングのためのエッチングは、燐酸等のエッチング液を用いたウェットエッチングによって行ってもよいし、反応性イオンエッチングによって行ってもよい。
この後、上部電極膜E313のパッド領域E313Bと下部電極膜E311のパッド領域E311Bとに検査用プローブを押し当てて、複数のキャパシタ要素CA1〜CA9の総容量値が測定される(ステップES9)。この測定された総容量値に基づき、目的とするチップコンデンサE301の容量値に応じて、切り離すべきキャパシタ要素、すなわち切断すべきヒューズが選択される(ステップES10)。
次いで、図109Aに示すように、基板E302上の全面にたとえば窒化膜からなるカバー膜E326が形成される(ステップES11)。このカバー膜E326の形成は、プラズマCVD法によって行われてもよく、たとえば膜厚3000Å程度の窒化シリコン膜が形成されてもよい。カバー膜E326は、パターニングされた上部電極膜E313を覆い、上部電極膜E313が形成されていない領域では容量膜E312を覆う。カバー膜E326は、ヒューズ領域E313CにおいてはヒューズユニットE307を覆うことになる。
この状態から、ヒューズユニットE307を溶断するためのレーザトリミングが行われる(ステップES12)。すなわち、図109Bに示すように、前記総容量値の測定結果に応じて選択されたヒューズを構成するヒューズユニットE307にレーザ光E327を当てて、そのヒューズユニットE307の幅狭部E307Cが溶断される。これにより、対応するキャパシタ要素がパッド領域E313Bから切り離される。ヒューズユニットE307にレーザ光E327を当てるとき、カバー膜E326の働きによって、ヒューズユニットE307の近傍にレーザ光E327のエネルギーが蓄積され、それによって、ヒューズユニットE307が溶断する。
次に、図109Cに示すように、たとえばプラズマCVD法によって、カバー膜E326上に窒化シリコン膜が堆積させられ、パッシベーション膜E309が形成される(ステップES13)。前述のカバー膜E326は最終形態において、パッシベーション膜E309と一体化し、このパッシベーション膜E309の一部を構成する。ヒューズの切断後に形成されたパッシベーション膜E309は、ヒューズ溶断の際に同時に破壊されたカバー膜E326の開口内に入り込み、ヒューズユニットE307の切断面を保護する。したがって、パッシベーション膜E309は、ヒューズユニットE307の切断箇所に異物が入り込んだり水分が侵入したりすることを防ぐ。パッシベーション膜E309は、全体で、たとえば8000Å程度の膜厚を有するように形成されてもよい。
次に、第1および第2外部電極E303,E304を形成すべき位置に貫通孔を有するレジストパターンがパッシベーション膜E309上に形成される(ステップES14)。このレジストパターンをマスクとしてパッシベーション膜E309のエッチングが行われる。それによって、下部電極膜E311をパッド領域E311Bにおいて露出させるパッド開口と、上部電極膜E313をパッド領域E313Bにおいて露出させるパッド開口とが形成されることになる(ステップES15)。パッシベーション膜E309のエッチングは、反応性イオンエッチングによって行われてもよい。パッシベーション膜E309のエッチングの際に、同じく窒化膜で形成されている容量膜E312も開口することになり、それによって、下部電極膜E311のパッド領域E311Bが露出することになる。
次いで、全面に樹脂膜が塗布される(ステップES16)。樹脂膜としては、たとえば感光性のポリイミドの塗布膜が用いられる。この樹脂膜に対して、前記パッド開口に対応した領域に対する露光工程、およびその後の現像工程を行うことによって、フォトリソグラフィによる樹脂膜のパターニングを行うことができる(ステップES17)。これにより、樹脂膜E310およびパッシベーション膜E309を貫通したパッド開口E321,E322が形成される。その後、樹脂膜を硬化するための熱処理(キュア処理)が行われ(ステップES18)、さらに、パッド開口E321,E322内に、たとえば無電解めっき法によって、第1外部電極E303および第2外部電極E304が成長させられる(ステップES19)。こうして、図104等に示す構造のチップコンデンサE301が得られる。
フォトリソグラフィ工程を利用した上部電極膜E313のパターニングでは、微小面積の電極膜部分E131〜E139を精度良く形成することができ、さらに微細なパターンのヒューズユニットE307を形成することができる。そして、上部電極膜E313のパターニングの後に、総容量値の測定を経て、切断すべきヒューズが決定される。その決定されたヒューズを切断することによって、所望の容量値に正確に合わせ込まれたチップコンデンサE301を得ることができる。
そして、その後は、各チップコンデンサE301が、元基板から分離され、個々のチップコンデンサE301が得られる。
図110は、前記チップコンデンサE301において、凹マークE7に代えて凸マークE70を設けた実施形態の平面図である。チップコンデンサE301においても、基板E302の一側面(基板E302における第1外部電極E303の長さ方向に延びる一方短側面E6)に、上下方向に延びる凹マークE7を形成するのに代えて、凸マークE70を形成してもよい。この凸マークE70も、チップコンデンサE301の情報を表わす標印として機能する。
<チップダイオードの実施形態の説明>
図111は、第6発明の他の一実施形態に係るチップダイオードE401の斜視図であり、図112はその平面図であり、図113は、図112のCXIII−CXIII線でとった断面図である。さらに、図114は、図112のCXIV−CXIVでとった断面図である。
チップダイオードE401は、p型の半導体基板E402(たとえばシリコン基板)と、半導体基板E402に形成された複数のダイオードセルED1〜ED4と、これらの複数のダイオードセルED1〜ED4を並列に接続するカソード電極E403およびアノード電極E404とを含む。半導体基板E402は、一対の主面E402a,E402bと、その一対の主面E402a,E402bと直交する複数の側面E402cとを含み、前記一対の主面E402a,E402bのうちの一方(主面E402a)が素子形成面とされている。以下、この主面E402aを「素子形成面E402a」という。素子形成面E402aは、平面視において矩形に形成されており、たとえば、長手方向の長さLが0.4mm程度、短手方向の長さWが0.2mm程度であってもよい。また、チップダイオードE401の全体の厚さTは0.1mm程度であってもよい。素子形成面E402aの両端部に、カソード電極E403の外部接続電極E403Bと、アノード電極E404の外部接続電極E404Bとが配置されている。これらの外部接続電極E403B,E404Bの間の素子形成面E402aに、ダイオードセル領域E407が設けられている。
素子形成面E402aの一つの短辺(この実施形態ではカソード側外部接続電極E403Bに近い短辺)に連なる一つの側面E402cには、半導体基板E402の厚さ方向に延びて切り欠かれた複数の凹部E7(たとえば最大4つの凹部)が形成されている。各凹部E7は、この実施形態では、半導体基板E402の厚さ方向の全域にわたって延びている。各凹部E7は、平面視において、素子形成面E402aの一短辺から内方に窪んでおり、この実施形態では、素子形成面E402aの内方に向かって幅狭となる台形形状を有している。むろん、この平面形状は一例であり、矩形形状であってもよいし、三角形形状であってもよいし、部分円状(たとえば円弧形状)等の凹湾曲形状であってもよい。
凹部E7は、チップダイオードE401の向き(チップ方向)を表す。より具体的には、凹部E7は、カソード側外部接続電極E403Bの位置を表すカソードマークを提供している。
これにより、チップダイオードE401の実装時に、その外観によって極性を把握できる構造となっている。また、凹部E7は、先に説明した凹マークE7と同様に、チップダイオードE401の極性方向に加え、型名、製造年月日その他の情報を表示しており、標印としても機能している。
半導体基板E402は、4つの側面E402cのうち互いに隣接する一対の側面の交差部に対応する四隅に4つのコーナー部E409を有している。この4つのコーナー部E409は、この実施形態では、ラウンド形状に整形されている。コーナー部E409は、素子形成面E402aの法線方向から見た平面視において、外側に凸の滑らかな湾曲面をなしている。これにより、チップダイオードE401の製造工程や実装時におけるチッピングを抑制できる構造となっている。
ダイオードセル領域E407は、この実施形態では、矩形に形成されている。ダイオードセル領域E407内に、複数のダイオードセルED1〜ED4が配置されている。複数のダイオードセルED1〜ED4は、この実施形態では4個設けられており、半導体基板E402の長手方向および短手方向に沿って、マトリックス状に等間隔で二次元配列されている。
図115は、カソード電極E403およびアノード電極E404ならびにその上に形成された構成を取り除いて、半導体基板E402の表面(素子形成面E402a)の構造を示す平面図である。ダイオードセルED1〜ED4の各領域内には、それぞれ、p型の半導体基板E402の表層領域にn型領域E410が形成されている。n型領域E410は、個々のダイオードセル毎に分離されている。これにより、ダイオードセルED1〜ED4は、ダイオードセル毎に分離されたpn接合領域E411をそれぞれ有している。
複数のダイオードセルED1〜ED4は、この実施形態では等しい大きさおよび等しい形状、具体的には矩形形状に形成されており、各ダイオードセルの矩形領域内に、多角形形状のn型領域E410が形成されている。この実施形態では、n型領域E410は、正八角形に形成されており、ダイオードセルED1〜ED4の矩形領域を形成する4辺にそれぞれ沿う4つの辺と、ダイオードセルED1〜ED4の矩形領域の4つの角部にそれぞれ対向する別の4つの辺とを有している。
図113および図114に示されているように、半導体基板E402の素子形成面E402aには、酸化膜等からなる絶縁膜E415(図112では図示省略)が形成されている。絶縁膜E415には、ダイオードセルED1〜ED4のそれぞれのn型領域E410の表面を露出させるコンタクト孔E416(カソードコンタクト孔)と、素子形成面E402aを露出させるコンタクト孔E417(アノードコンタクト孔)とが形成されている。
絶縁膜E415の表面には、カソード電極E403およびアノード電極E404が形成されている。カソード電極E403は、絶縁膜E415の表面に形成されたカソード電極膜E403Aと、カソード電極膜E403Aに接合された外部接続電極E403Bとを含む。カソード電極膜E403Aは、複数のダイオードセルED1,ED3に接続された引き出し電極EL1と、複数のダイオードED2,ED4に接続された引き出し電極EL2と、引き出し電極EL1,EL2(カソード引き出し電極)と一体的に形成されたカソードパッドE405とを有している。カソードパッドE405は、素子形成面E402aの一端部に矩形に形成されている。このカソードパッドE405に外部接続電極E403Bが接続されている。このようにして、外部接続電極E403Bは、引き出し電極EL1,EL2に共通に接続されている。カソードパッドE405および外部接続電極E403Bは、カソード電極E403の外部接続部(カソード外部接続部)を構成している。
アノード電極E404は、絶縁膜E415の表面に形成されたアノード電極膜E404Aと、アノード電極膜E404Aに接合された外部接続電極E404Bとを含む。アノード電極膜E404Aは、p型半導体基板E402に接続されており、素子形成面E402aの一端部付近にアノードパッドE406を有している。アノードパッドE406は、アノード電極膜E404Aにおいて素子形成面E402aの一端部に配置された領域からなる。このアノードパッドE406に外部接続電極E404Bが接続されている。アノードパッドE406および外部接続電極E404Bは、アノード電極E404の外部接続部(アノード外部接続部)を構成している。アノード電極膜E404Aにおいて、アノードパッドE406以外の領域は、アノードコンタクト孔E417から引き出されたアノード引き出し電極である。
引き出し電極EL1は、絶縁膜E415の表面からダイオードセルED1,ED3のコンタクト孔E416内に入り込み、各コンタクト孔E16内でダイオードセルED1,ED3の各n型領域E410にオーミック接触している。引き出し電極EL1において、コンタクト孔E416内でダイオードセルED1,ED3に接続されている部分は、セル接続部EC1,EC3を構成している。同様に、引き出し電極EL2は、絶縁膜E415の表面からダイオードセルED2,ED4のコンタクト孔E416内に入り込み、各コンタクト孔E416内でダイオードセルED2,ED4の各n型領域E410にオーミック接触している。引き出し電極EL2において、コンタクト孔E416内でダイオードセルED2,ED4に接続されている部分は、セル接続部EC2,EC4を構成している。アノード電極膜E404Aは、絶縁膜E415の表面からコンタクト孔E417の内方へと延びており、コンタクト孔E417内でp型の半導体基板E402にオーミック接触している。カソード電極膜E403Aおよびアノード電極膜E404Aは、この実施形態では、同じ材料からなっている。
電極膜としては、この実施形態では、AlSi膜を用いている。AlSi膜を用いると、半導体基板E402の表面にp型領域を設けることなく、アノード電極膜E404Aをp型の半導体基板E402にオーミック接触させることができる。すなわち、アノード電極膜E404Aをp型の半導体基板E402に直接接触させてオーミック接合を形成できる。したがって、p型領域を形成するための工程を省くことができる。
カソード電極膜E403Aとアノード電極膜E404Aとの間は、スリットE418によって分離されている。引き出し電極EL1は、ダイオードセルED1からダイオードセルED3を通ってカソードパッドE405に至る直線に沿って直線状に形成されている。同様に、引き出し電極EL2は、ダイオードセルED2からダイオードセルED4を通ってカソードパッドE405に至る直線に沿って直線状に形成されている。引き出し電極EL1,EL2は、n型領域E410からカソードパッドE405まで間の至るところで一様な幅W1,W2をそれぞれ有しており、それらの幅W1,W2は、セル接続部EC1,EC2,EC3,EC4の幅よりも広い。セル接続部EC1〜EC4の幅は、引き出し電極EL1,EL2の引き出し方向に直交する方向の長さによって定義される。引き出し電極EL1,EL2の先端部は、n型領域E410の平面形状と整合するように整形されている。引き出し電極EL1,EL2の基端部は、カソードパッドE405に接続されている。スリットE418は、引き出し電極EL1,EL2を縁取るように形成されている。一方、アノード電極膜E404Aは、ほぼ一定の幅のスリットE418に対応した間隔を開けて、カソード電極膜E403Aを取り囲むように、絶縁膜E415の表面に形成されている。アノード電極膜E404Aは、素子形成面E402aの長手方向に沿って延びる櫛歯状部分と、矩形領域からなるアノードパッドE406とを一体的に有している。
カソード電極膜E403Aおよびアノード電極膜E404Aは、たとえば窒化膜からなるパッシベーション膜E420(図112では図示省略)によって覆われており、さらにパッシベーション膜E420の上にはポリイミド等の樹脂膜E421が形成されている。パッシベーション膜E420および樹脂膜E421を貫通するように、カソードパッドE405を露出させるパッド開口E422と、アノードパッドE406を露出させるパッド開口E423とが形成されている。パッド開口E422,E423に外部接続電極E403B,E404Bがそれぞれ埋め込まれている。パッシベーション膜E420および樹脂膜E421は、保護膜を構成しており、引き出し電極EL1,EL2およびpn接合領域E411への水分の浸入を抑制または防止するとともに、外部からの衝撃等を吸収し、チップダイオードE401の耐久性の向上に寄与している。
外部接続電極E403B,E404Bは、樹脂膜E421の表面よりも低い位置(半導体基板E402に近い位置)に表面を有していてもよいし、樹脂膜E421の表面から突出していて、樹脂膜E421よりも高い位置(半導体基板E402から遠い位置)に表面を有していてもよい。図113には、外部接続電極E403B,E404Bが樹脂膜E421の表面から突出している例を示す。外部接続電極E403B,E404Bは、たとえば、電極膜E403A,E404Aに接するNi膜と、その上に形成されたPd膜と、その上に形成されたAu膜とを有するNi/Pd/Au積層膜からなっていてもよい。このような積層膜は、めっき法によって形成することができる。
各ダイオードセルED1〜ED4では、p型の半導体基板E402とn型領域E410との間にpn接合領域E411が形成されており、したがって、それぞれpn接合ダイオードが形成されている。そして、複数のダイオードセルED1〜ED4のn型領域E410がカソード電極E403に共通に接続され、ダイオードセルED1〜ED4の共通のp型領域であるp型の半導体基板E402がアノード電極E404に共通に接続されている。これによって、半導体基板E402上に形成された複数のダイオードセルED1〜ED4は、すべて並列に接続されている。
図116は、チップダイオードE401の内部の電気的構造を示す電気回路図である。ダイオードセルED1〜ED4によってそれぞれ構成されるpn接合ダイオードは、カソード側がカソード電極E403によって共通接続され、アノード側がアノード電極E404によって共通接続されることによって、全て並列に接続されており、これによって、全体として1つのダイオードとして機能する。
この実施形態の構成によれば、チップダイオードE401は複数のダイオードセルED1〜ED4を有しており、各ダイオードセルED1〜ED4がpn接合領域E411を有している。pn接合領域E411は、ダイオードセルED1〜ED4毎に分離されている。そのため、チップダイオードE401は、pn接合領域E411の周囲長、すなわち、半導体基板E402におけるn型領域E410の周囲長の合計(総延長)が長くなる。これにより、pn接合領域E411の近傍における電界の集中を回避し、その分散を図ることができるので、ESD耐量の向上を図ることができる。すなわち、チップダイオードE401を小型に形成する場合であっても、pn接合領域E411の総周囲長を大きくすることができるから、チップダイオードE401の小型化とESD耐量の確保とを両立することができる。
この実施形態では、半導体基板E402のカソード側外部接続電極E403Bに近い短辺に陰極方向を表す凹部E7が形成されているので、半導体基板E402の裏面(素子形成面E402aとは反対側の主面)に、カソードマークを標印する必要がない。凹部E7は、チップダイオードE401をウエハ(元基板)から切り出すための加工を行うときに同時に形成しておくことができる。また、チップダイオードE401のサイズが微小で、標印が困難な場合にも凹部E7を形成して、カソードの方向を表示できる。したがって、標印のための工程を省くことができ、かつ微小サイズのチップダイオードE401に対してもカソードマークを付与できる。
図117は、チップダイオードE401の製造工程の一例を説明するための工程図である。また、図118Aおよび図118Bは、図117の製造工程途中の構成を示す断面図であり、図113に対応する切断面を示す。図119は、半導体基板E402の元基板としてのp型半導体ウエハEWの平面図であり、一部の領域を拡大して示してある。
まず、半導体基板E402の元基板としてのp型半導体ウエハEWが用意される。半導体ウエハEWの表面は素子形成面EWaであり、半導体基板E402の素子形成面E402aに対応している。素子形成面EWaには、複数のチップダイオードE401に対応した複数のチップダイオード領域E401aが、マトリクス状に配列されて設定されている。隣接するチップダイオード領域E401aの間には、境界領域E8が設けられている。境界領域E8は、ほぼ一定の幅を有する帯状の領域であり、直交する二方向に延びて格子状に形成されている。半導体ウエハEWに対して必要な工程を行った後に、境界領域E8に沿って半導体ウエハEWを切り離すことにより、複数のチップダイオードE401が得られる。
半導体ウエハEWに対して実行される工程の一例は、次のとおりである。
まず、p型半導体ウエハEWの素子形成面EWaに、熱酸化膜やCVD酸化膜等の絶縁膜E415(たとえば8000Å〜8600Åの厚さ)が形成され(ES1)、その上にレジストマスクが形成される(ES2)。このレジストマスクを用いたエッチングによって、n型領域E410に対応する開口が絶縁膜E415に形成される(ES3)。さらに、レジストマスクを剥離した後に、絶縁膜E415に形成された開口から露出する半導体ウエハEWの表層部にn型不純物が導入される(ES4)。n型不純物の導入は、n型不純物としての燐を表面に堆積させる工程(いわゆるリンデポ)によって行われてもよいし、n型不純物イオン(たとえば燐イオン)の注入によって行われてもよい。リンデポとは、半導体ウエハEWを拡散炉内に搬入し、拡散路内でPOClガスを流して行う熱処理によって、絶縁膜E415の開口内で露出する半導体ウエハEWの表面に燐を堆積させる処理である。必要に応じて絶縁膜E415を厚膜化(たとえばCVD酸化膜形成により1200Å程度厚膜化)した後(ES5)、半導体ウエハEWに導入された不純物イオンを活性化するための熱処理(ドライブ)が行われる(ES6)。これにより、半導体ウエハEWの表層部にn型領域E410が形成される。
次いで、コンタクト孔E416,E417に整合する開口を有するさらに別のレジストマスクが絶縁膜E415の上に形成される(ES7)。このレジストマスクを介するエッチングによって、絶縁膜E415にコンタクト孔E416,E417が形成される(ES8)、その後、レジストマスクが剥離される。
次いで、たとえばスパッタリングによって、カソード電極E403およびアノード電極E404を構成する電極膜が絶縁膜E415上に形成される(ES9)。この実施形態では、AlSiからなる電極膜(たとえば厚さ10000Å)が形成される。そして、この電極膜上に、スリットE418に対応する開口パターンを有する別のレジストマスクが形成され(ES10)、このレジストマスクを介するエッチング(たとえば反応性イオンエッチング)によって、電極膜にスリットE418が形成される(ES11)。スリットE418の幅は、3μm程度であってもよい。これにより、前記電極膜が、カソード電極膜E403Aおよびアノード電極膜E404Aに分離される。
次いで、レジスト膜を剥離した後、たとえばCVD法によって窒化膜等のパッシベーション膜E420が形成され(ES12)、さらにポリイミド等を塗布することにより樹脂膜E421が形成される(ES13)。たとえば、感光性を付与したポリイミドが塗布され、パッド開口E423,E424に対応するパターンで露光した後、そのポリイミド膜が現像される(ステップES14)。これにより、パッド開口E423,E424に対応した開口を有する樹脂膜E421が形成される。その後、必要に応じて、樹脂膜をキュアするための熱処理が行われる(ES15)。そして、樹脂膜E421をマスクとしたドライエッチング(たとえば反応性イオンエッチング)によって、パッシベーション膜E420にパッド開口E422,E423が形成される(ES16)。その後、パッド開口E422,E423内に外部接続電極E403B,E404Bが形成される(ES17)。外部接続電極E403B,E404Bの形成は、めっき(好ましくは無電解めっき)によって行うことができる。
次いで、境界領域E8(図119参照)に整合する格子状の開口を有するレジストマスクE83(図118A参照)が形成される(ES18)。このレジストマスクE83を介してプラズマエッチングが行われ、それによって、図118Aに示すように、半導体ウエハEWがその素子形成面EWaから所定の深さまでエッチングされる。これによって、境界領域E8に沿って、切断用の溝E81が形成される(ES19)。レジストマスクE83が剥離された後、図118Bに示すように、半導体ウエハEWが裏面EWbから、溝E81の底部に到達するまで研削される(ES20)。これによって、複数のチップダイオード領域E401aが個片化され、前述の構造のチップダイオードE401を得ることができる。
境界領域E8に溝E81を形成するためのレジストマスクE83は、図119に示すように、チップダイオード領域E401aの四隅に接する位置に、チップダイオード領域E401aの外側に凸の湾曲形状のラウンド形状部E84を有している。ラウンド形状部E84は、チップダイオード領域E401aの隣接する二つの辺を滑らかな曲線で接続するように形成されている。さらに、境界領域E8に溝E81を形成するためのレジストマスクE83は、チップダイオード領域E401aの一つの短辺に接する位置に、チップダイオード領域E401aの内側に向かって窪んだ複数の凹部E85を有している。したがって、このレジストマスクE83をマスクとして行うプラズマエッチングによって溝E81を形成すると、溝E81は、チップダイオード領域E401aの四隅に接する位置に、チップダイオード領域E401aの外側に凸の湾曲形状のラウンド形状部を有し、チップダイオード領域E401aの一つの短辺に接する位置に、チップダイオード領域E401aの内側に向かって窪んだ複数の凹部を有することになる。したがって、チップダイオード領域E401aを半導体ウエハEWから切り出すための溝E81を形成する工程において、同時に、チップダイオードE401の四隅のコーナー部E409をラウンド形状に整形でき、かつ一つの短辺(カソード側の短辺)にカソードマークおよび標印としての凹部E7を形成できる。すなわち、専用の工程を追加することなく、コーナー部E409をラウンド形状に加工でき、かつカソードマークおよび標印としての凹部E7を形成できる。
図120は、前記チップダイオードE401において、標印としての凹部E7に代えて凸マークE70を設けた実施形態の平面図である。
先の説明で、凹部E7は、チップダイオードE401の向き(チップ方向)を表し、より具体的には、凹部E7は、カソード側外部接続電極E403Bの位置を表すカソードマークを提供していることを述べ、これにより、チップダイオードE401の実装時に、その外観によって極性を把握できる構造となっている説明をした。また、凹部E7は、先に説明した凹マークE7と同様に、チップダイオードE401の極性方向に加え、型名、製造年月日その他の情報を表示しており、標印としても機能していると説明した。係る凹部E7は、図120に示すように、凸マークE70に置き換えてもよい。
図120に示されるチップダイオードE401の製造工程は、図117を用いて説明した、図111〜図115に示されるチップダイオードE401の製造工程とほぼ同様である。ただし、図117のステップES18で形成されるレジストマスクE83の形状が異なっている。
図121を参照して、チップダイオードE401の製造工程に用いられるレジストマスクE83について説明する。境界領域E8に溝E81を形成するためのレジストマスクE83は、図121に示すように、チップダイオード領域E401aの四隅に接する位置に、チップダイオード領域E401aの外側に凸の湾曲形状のラウンド形状部E84を有している。ラウンド形状部E84は、チップダイオード領域E401aの隣接する二つの辺を滑らかな曲線で接続するように形成されている。さらに、境界領域E8に溝E81を形成するためのレジストマスクE83は、チップダイオード領域E401aの一つの短辺に接する位置に、チップダイオード領域E401aの外側に向かって突出した複数の凸部E86を有している。したがって、このレジストマスクE83をマスクとして行うプラズマエッチングによって溝E81を形成すると、溝E81は、チップダイオード領域E401aの四隅に接する位置に、チップダイオード領域E401aの外側に凸の湾曲形状のラウンド形状部を有し、チップダイオード領域E401aの一つの短辺に接する位置に、チップダイオード領域E401aの外側に向かって突出した複数の凸部を有することになる。したがって、チップダイオード領域E401aを半導体ウエハEWから切り出すための溝E81を形成する工程において、同時に、チップダイオードE401の四隅のコーナー部E409をラウンド形状に整形でき、かつ一つの短辺(カソード側の短辺)にカソードマークおよび標印としての凸部E70を形成できる。すなわち、専用の工程を追加することなく、コーナー部E409をラウンド形状に加工でき、かつカソードマークおよび標印としての凸部E70を形成できる。
以上、第6発明の実施形態として、チップ抵抗器、チップコンデンサおよびチップダイオードについて説明したが、第6発明は、チップ抵抗器、チップコンデンサおよびチップダイオード以外のチップ部品に対しても適用することが可能である。
たとえば、他のチップ部品の例として、チップインダクタを例示することができる。チップインダクタは、たとえば基板上に多層配線構造を有し、多層配線構造内にインダクタ(コイル)およびそれに関連する配線を有する部品で、多層配線構造内の任意のインダクタがヒューズにより回路に組み込まれたり、回路から切り離されたりできる構成のものである。かかるチップインダクタにおいても、第6発明による凹凸により情報表示、すなわち凹マーク溝等の構造を採用することにより、実装が容易で、取り扱い易いチップインダクタ(チップ部品)とすることができる。
図122は、チップダイオードや、前述したチップ抵抗器、チップコンデンサ等が用いられる電子機器の一例であるスマートフォンの外観を示す斜視図である。スマートフォンE201は、扁平な直方体形状の筐体E202の内部に電子部品を収納して構成されている。筐体E202は表側および裏側に長方形状の一対の主面を有しており、その一対の主面が4つの側面で結合されている。筐体E202の一つの主面には、液晶パネルや有機ELパネル等で構成された表示パネルE203の表示面が露出している。表示パネルE203の表示面は、タッチパネルを構成しており、使用者に対する入力インターフェースを提供している。
表示パネルE203は、筐体E202の一つの主面の大部分を占める長方形形状に形成されている。表示パネルE203の一つの短辺に沿うように、操作ボタンE204が配置されている。この実施形態では、複数(3つ)の操作ボタンE204が表示パネルE203の短辺に沿って配列されている。使用者は、操作ボタンE204およびタッチパネルを操作することによって、スマートフォンE201に対する操作を行い、必要な機能を呼び出して実行させることができる。
表示パネルE203の別の一つの短辺の近傍には、スピーカE205が配置されている。スピーカE205は、電話機能のための受話口を提供するとともに、音楽データ等を再生するための音響化ユニットとしても用いられる。一方、操作ボタンE204の近くには、筐体E202の一つの側面にマイクロフォンE206が配置されている。マイクロフォンE206は、電話機能のための送話口を提供するほか、録音用のマイクロフォンとして用いることもできる。
図123は、筐体E202の内部に収容された電子回路アセンブリE210の構成を示す図解的な平面図である。電子回路アセンブリE210は、配線基板E211と、配線基板E211の実装面に実装された回路部品とを含む。複数の回路部品は、複数の集積回路素子(IC)E212−E220と、複数のチップ部品とを含む。複数のICは、伝送処理IC E212、ワンセグTV受信IC E213、GPS受信IC E214、FMチューナIC E215、電源IC E216、フラッシュメモリE217、マイクロコンピュータE218、電源IC E219およびベースバンドIC E220を含む。複数のチップ部品は、チップインダクタE221,E225,E235、チップ抵抗器E222,E224,E233、チップキャパシタE227,E230,E234、およびチップダイオードE228,E231を含む。これらのチップ部品は、たとえばフリップチップ接合により配線基板E211の実装面上に実装されている。チップダイオードE228,E231には、前述のいずれかの実施形態に係るチップダイオードを適用できる。
伝送処理IC E212は、表示パネル203に対する表示制御信号を生成し、かつ表示パネルE203の表面のタッチパネルからの入力信号を受信するための電子回路を内蔵している。表示パネルE203との接続のために、伝送処理IC E212には、フレキシブル配線E209が接続されている。
ワンセグTV受信IC E213は、ワンセグ放送(携帯機器を受信対象とする地上デジタルテレビ放送)の電波を受信するための受信機を構成する電子回路を内蔵している。ワンセグTV受信IC E213の近傍には、複数のチップインダクタE221と、複数のチップ抵抗器E222とが配置されている。ワンセグTV受信IC E213、チップインダクタE221およびチップ抵抗器E222は、ワンセグ放送受信回路E223を構成している。チップインダクタE221およびチップ抵抗器E222は、正確に合わせ込まれたインダクタンスおよび抵抗をそれぞれ有し、ワンセグ放送受信回路E223に高精度な回路定数を与える。
GPS受信IC E214は、GPS衛星からの電波を受信してスマートフォンE201の位置情報を出力する電子回路を内蔵している。
FMチューナIC E215は、その近傍において配線基板E211に実装された複数のチップ抵抗器E224および複数のチップインダクタE225とともに、FM放送受信回路E226を構成している。チップ抵抗器E224およびチップインダクタE225は、正確に合わせ込まれた抵抗値およびインダクタンスをそれぞれ有し、FM放送受信回路E226に高精度な回路定数を与える。
電源IC E216の近傍には、複数のチップキャパシタE227および複数のチップダイオードE228が配線基板E211の実装面に実装されている。電源IC E216は、チップキャパシタE227およびチップダイオードE228とともに、電源回路E229を構成している。
フラッシュメモリE217は、オペレーティングシステムプログラム、スマートフォンE201の内部で生成されたデータ、通信機能によって外部から取得したデータおよびプログラムなどを記録するための記憶装置である。
マイクロコンピュータE218は、CPU、ROMおよびRAMを内蔵しており、各種の演算処理を実行することにより、スマートフォンE201の複数の機能を実現する演算処理回路である。より具体的には、マイクロコンピュータE218の働きにより、画像処理や各種アプリケーションプログラムのための演算処理が実現されるようになっている。
電源IC E219の近くには、複数のチップキャパシタE230および複数のチップダイオードE231が配線基板E211の実装面に実装されている。電源IC E219は、チップキャパシタE230およびチップダイオードE231とともに、電源回路E232を構成している。
ベースバンドIC E220の近くには、複数のチップ抵抗器E233、複数のチップキャパシタE234、および複数のチップインダクタE235が、配線基板E211の実装面に実装されている。ベースバンドIC E220は、チップ抵抗器E233、チップキャパシタE234およびチップインダクタE235とともに、ベースバンド通信回路E236を構成している。ベースバンド通信回路E236は、電話通信およびデータ通信のための通信機能を提供する。
このような構成によって、電源回路E229,E232によって適切に調整された電力が、伝送処理IC E212、GPS受信IC E214、ワンセグ放送受信回路E223、FM放送受信回路E226、ベースバンド通信回路E236、フラッシュメモリE217およびマイクロコンピュータE218に供給される。マイクロコンピュータE218は、伝送処理IC E212を介して入力される入力信号に応答して演算処理を行い、伝送処理IC E212から表示パネル203に表示制御信号を出力して表示パネルE203に各種の表示を行わせる。
タッチパネルまたは操作ボタンE204の操作によってワンセグ放送の受信が指示されると、ワンセグ放送受信回路E223の働きによってワンセグ放送が受信される。そして、受信された画像を表示パネルE203に出力し、受信された音声をスピーカE205から音響化させるための演算処理が、マイクロコンピュータE218によって実行される。
また、スマートフォンE201の位置情報が必要とされるときには、マイクロコンピュータE218は、GPS受信IC E214が出力する位置情報を取得し、その位置情報を用いた演算処理を実行する。
さらに、タッチパネルまたは操作ボタンE204の操作によってFM放送受信指令が入力されると、マイクロコンピュータE218は、FM放送受信回路E226を起動し、受信された音声をスピーカE205から出力させるための演算処理を実行する。
フラッシュメモリE217は、通信によって取得したデータの記憶や、マイクロコンピュータE218の演算や、タッチパネルからの入力によって作成されたデータを記憶するために用いられる。マイクロコンピュータE218は、必要に応じて、フラッシュメモリE217に対してデータを書き込み、またフラッシュメモリE217からデータを読み出す。
電話通信またはデータ通信の機能は、ベースバンド通信回路E236によって実現される。マイクロコンピュータE218は、ベースバンド通信回路E236を制御して、音声またはデータを送受信するための処理を行う。
[7]第7発明について
携帯電話機に代表される携帯型電子機器においては、内部回路を構成する回路部品の小型化が求められている。したがって、チップダイオードについても、その小型化が求められており、それに伴って、電流能力を確保し、併せてESD(electrostatic discharge)耐量を確保することが困難となってきている。
第7発明は、ESD耐量の向上を図ったチップダイオードを提供することである。第7発明のより具体的な目的は、小型化とESD耐量の確保とを両立することができるチップダイオードを提供することである。
第7発明は、次のような特徴を有している。
F1.第1導電型の半導体基板に形成され、前記半導体基板との間にpn接合を形成する個別の第2導電型領域をそれぞれ有する複数のダイオードセルと、前記半導体基板の主面を覆い、複数のダイオードセルの前記第2導電型領域をそれぞれ露出させる複数のコンタクト孔が形成された絶縁膜と、前記半導体基板の前記第1導電型の領域に接続された第1電極と、前記絶縁膜上に形成され、前記複数のコンタクト孔を介して前記複数のダイオードセルの前記第2導電型領域にそれぞれ接合している第2電極とを含み、前記コンタクト孔内における前記第2電極と前記第2導電型領域との接合領域の周縁から前記第2導電型領域の周縁までの距離が、0.1μm以上であり、かつ前記第2導電型領域の径の10%以下である、チップダイオード。
この構成によれば、第1導電型の半導体基板に第2導電型領域をそれぞれ有する複数のダイオードセルが形成されている。半導体基板上に絶縁膜が形成されており、その絶縁膜に形成されたコンタクト孔を介して第2導電型領域に第2電極が接続されている。半導体基板の第1導電型の領域に第1電極が接続されている。このようにして、複数のダイオードセルが第1電極および第2電極の間に並列に接続されている。これにより、ESD耐量の向上を図ることができ、特に、チップサイズの小型化とESD耐量の確保とを両立することができる。より具体的には、ダイオードセル毎に分離されたpn接合(pn接合領域)が形成されていて、それらが並列接続されている。複数のダイオードセルにそれぞれpn接合領域が形成されていることによって、半導体基板上におけるpn接合領域の周囲長を長くすることができる。これにより、電界の集中が緩和され、ESD耐量を向上できる。pn接合領域の周囲長とは、半導体基板の表面におけるp型領域とn型領域との境界線の総延長である。
また、この発明では、コンタクト孔内における第2電極と第2導電型領域との接合領域の周縁から第2導電型領域の周縁までの距離が、1μm以上であり、かつ第2導電型領域の径の10%以下である。前記距離が1μm以上に形成されているので、コンタクト孔内における第2電極と第2導電型領域との接合領域の周縁と半導体基板との間に、第2導電型領域をバイパスしてリーク電流が流れるのを抑制または防止することができる。一方、前記距離が第2導電型領域の径の10%以下に形成されているので、ESD耐量を一層向上することができる。
普通に考えると前記距離を大きくするほどESD耐量は大きくなりそうである。そこで、発明者は前記距離が大きくなるほどESD耐量が大きくなると予測し、前記距離の適切な範囲を特定するために、次のような実験を行なった。つまり、第2導電型領域に対してコンタクト孔の大きさを様々に設定して、前記距離を異ならせたサンプルについて、ESD耐量を測定した。その結果、予測に反して、前記距離を小さくすることによってESD大量が大きくなることを、発明者は発見した。また、前記距離が小さくなりすぎると、第2電極と第2導電型領域との接合領域の周縁と半導体基板との間に、第2導電型領域をバイパスしてリーク電流が流れてしまうことが判明した。この発明は、このような発見に基づいてなされたものである。
F2.各第2導電型領域が多角形形状を有し、前記接合領域が前記第2導電型領域と相似の多角形形状を有していて、前記第2導電型領域と前記接合領域との対応する辺が互いに平行に配置されており、前記互いに平行に配置された辺の間の距離によって、前記接合領域の周縁から前記第2導電型領域の周縁までの距離が定義される、「F1.」に記載のチップダイオード。
F3.各第2導電型領域が多角形形状を有し、前記第2導電型領域の重心から当該第2導電型領域の複数の辺にそれぞれ下した複数の垂線の長さの平均値の2倍によって前記第2導電型領域の径が定義される、「F1.」または「F2.」に記載のチップダイオードである。
F4.前記第2電極が、前記接合領域から前記半導体基板上において前記第2導電型領域が形成されていない領域上まで引き出された複数の引き出し電極と、前記引き出し電極に接続され、前記第2導電型領域が形成されていない領域上において前記絶縁膜上に配置され前記複数の引き出し電極に接続された外部電極部とを含む、「F1.」〜「F3.」のいずれかに記載のチップダイオード。
この構成によれば、第2電極の外部電極部を第2導電型領域の直上を回避して配置できるので、チップダイオードを実装基板に実装したり、第2電極の外部電極部にボンディングワイヤを接続したりするときに、pn接合領域に大きな衝撃が加わることを回避できる。それによって、pn接合領域の破壊を回避できるので、外力に対する耐久性に優れ、よって信頼性を向上したチップダイオードを実現できる。
F5.前記半導体基板がp型半導体基板からなり、前記複数の第2導電型領域をそれぞれ形成する複数のn型拡散層が互いに分離されて前記p型半導体基板に形成されている、「F1.」〜「F4.」のいずれかに記載のチップダイオード。
この構成では、半導体基板がp型半導体基板からなっているので、半導体基板上にエピタキシャル層を形成しなくても、安定した特性を実現できる。すなわち、n型の半導体ウエハは、抵抗率の面内ばらつきが大きいので、表面に抵抗率の面内ばらつきの少ないエピタキシャル層を形成し、このエピタキシャル層に不純物拡散層を形成してpn接合を形成する必要がある。これに対して、p型半導体ウエハは、抵抗率の面内ばらつきが少ないので、エピタキシャル層を形成することなく、安定した特性のダイオードをウエハのいずれの箇所からも切り出すことができる。よって、p型半導体基板を用いることによって、製造工程を簡単にでき、かつ製造コストを低減できる。
F6.前記第2電極が、前記p型半導体基板に接し、AlSiからなる電極膜を含む、「F5.」に記載のチップダイオード。この構成によれば、第2電極がp型半導体基板に接するAlSi電極膜を含んでいる。AlSiは、p型半導体(とくにp型シリコン半導体)と仕事関数が近似している。そのため、AlSi電極膜は、p型半導体基板との間に良好なオーミック接合を形成することができる。よって、p型半導体基板にオーミック接合のための高不純物濃度拡散層を形成する必要がない。これにより、製造工程が簡単になるので、それに応じて生産性および生産コストを低減できる。
F7.前記複数の第2導電型領域が、前記外部接続部に向かって直線上に並んだ複数の第2導電型領域を含み、当該直線上に並んだ複数の第2導電型領域が前記直線に沿って直線状に形成された共通の前記引き出し電極によって前記外部接続部に接続されている、「F4.」に記載のチップダイオード。
この構成によれば、第2電極の外部接続部に向かって直線上に並んだ複数の第2導電型領域が、直線状の共通の引き出し電極によって、当該外部接続部に接続されている。これにより、第2導電型領域から第2電極の外部接続部までの引き出し電極の長さを最小にできるから、エレクトロマイグレーションを低減できる。また、複数の第2導電型領域で一つの引き出し電極を共有できるから、多数の第2導電型領域を形成してpn接合領域の周囲長の増加を図りながら、線幅の広い引き出し電極を半導体基板上にレイアウトできる。これにより、ESD耐量の一層の向上とエレクトロマイグレーションの低減とを両立して、一層信頼性の高いチップダイオードを提供できる。
F8.前記複数の第2導電型領域が、前記半導体基板上に二次元配列されている、「F1.」〜「F7.」のいずれかに記載のチップダイオード。この構成により、複数のダイオードセルが二次元配列(好ましくは、等間隔に二次元配列)されていることによって、ESD耐量を一層向上することができる。
前記複数のダイオードセルは、等しい大きさ(より具体的には複数のダイオードセルのpn接合領域が等しい大きさ)に形成されていてもよい。この構成では、複数のダイオードセルがほぼ等しい特性を有するので、チップダイオードは、全体として良好な特性を有し、小型化した場合でも、十分なESD耐量を有することができる。
前記ダイオードセルが、4個以上設けられていることが好ましい。この構成により、4個以上のダイオードセルが設けられることによって、ダイオード接合領域の周囲長を長くすることができるから、ESD耐量を効率的に向上することができる。
F9.前記第1電極および前記第2電極が前記半導体基板の前記主面側に配置されている、「F1.」〜「F8.」のいずれかに記載のチップダイオード。この構成によれば、半導体基板の一方の表面に第1電極および第2電極がいずれも形成されているので、チップダイオードを実装基板上に表面実装することができる。すなわち、フリップチップ接続型のチップダイオードを提供することができる。これによって、チップダイオードの占有空間を小さくできる。とくに、実装基板上におけるチップダイオードの低背化を実現できる。これにより、小型電子機器等の筐体内の空間を有効に利用でき、高密度実装および小型化に寄与できる。
F10.前記第1電極および前記第2電極を部分的に露出させ、前記引き出し電極を覆うように前記半導体基板の主面に形成された保護膜をさらに含む、「F4.」に記載のチップダイオード。この構成によれば、第1電極および第2電極を露出させながら引き出し電極を覆う保護膜が形成されているので、引き出し電極およびpn接合領域への水分の浸入を抑制または防止でき。そのうえ、保護膜によって、外力に対する耐久性を向上でき、信頼性を一層向上できる。
F11.前記半導体基板の前記主面が、コーナー部を丸めた矩形形状を有している、「F1.」〜「F10.」のいずれかに記載のチップダイオード。この構成によれば、半導体基板の主面は、コーナー部が丸められた矩形形状を有している。それによって、チップダイオードの角部の欠け(チッピング)を抑制または防止できるので、外観不良の少ないチップダイオードを提供できる。
F12.前記矩形形状の一辺の途中部に、陰極方向を表す凹部が形成されている、「F11.」に記載のチップダイオード。この構成によれば、矩形形状の半導体基板の一辺に、陰極方向を表す凹部が形成されているので、半導体基板の表面(たとえば保護膜の表面)に、標印などによって陰極方向を表すマーク(カソードマーク)を形成する必要がない。上記のような凹部は、チップダイオードをウエハ(元基板)から切り出すための加工を行うときに同時に形成しておくこともできる。また、チップダイオードのサイズが微小で、標印が困難な場合にも形成できる。したがって、標印のための工程を省くことができ、かつ微小サイズのチップダイオードに対しても陰極方向を表す目印を付すことができる。
F13.実装基板と、前記実装基板に実装された「F1.」〜「F12.」のいずれかに記載のチップダイオードとを含む、回路アセンブリ。この構成により、ESD耐量が大きく、したがって信頼性が向上されたチップダイオードを用いた回路アセンブリを提供できる。よって、信頼性の高い回路アセンブリを提供できる。
F14.前記チップダイオードが、前記実装基板にワイヤレスボンディング(フェースダウンボンディング、フリップチップボンディング)によって接続されている、「F13.」に記載の回路アセンブリ。この構成により、実装基板上におけるチップダイオードの占有空間を小さくできるから、電子部品の高密度実装に寄与できる。
F15.「F13.」または「F14.」に記載の回路アセンブリと、前記回路アセンブリを収容した筐体とを含む、電子機器。この構成により、ESD耐量が大きく、したがって信頼性が向上されたチップダイオードを用いた回路アセンブリを筐体内に収容した電子機器を提供できる。したがって、信頼性の高い電子機器を提供できる。
第7発明の実施の形態を、添付図面を参照して詳細に説明する。
図124は、第7発明の一実施形態に係るチップダイオードの斜視図であり、図125はその平面図であり、図126は、図125のCXXVI−CXXVI線に沿う断面図である。さらに、図127は、図125のCXXVII−CXXVII線に沿う断面図である。
チップダイオードF1は、p型の半導体基板F2(たとえばシリコン基板)と、半導体基板F2に形成された複数のダイオードセルFD1〜FD4と、これらの複数のダイオードセルFD1〜FD4を並列に接続するカソード電極F3およびアノード電極F4とを含む。半導体基板F2は、一対の主面F2a,F2bと、その一対の主面F2a,F2bと直交する複数の側面F2cとを含み、前記一対の主面F2a,F2bのうちの一方(主面F2a)が素子形成面とされている。以下、この主面F2aを「素子形成面F2a」という。素子形成面F2aは、平面視において矩形に形成されており、たとえば、長手方向の長さLが0.4mm程度、短手方向の長さWが0.2mm程度であってもよい。また、チップダイオードF1の全体の厚さTは0.1mm程度であってもよい。素子形成面F2aの両端部に、カソード電極F3の外部接続電極F3Bと、アノード電極F4の外部接続電極F4Bとが配置されている。これらの外部接続電極F3B,F4Bの間の素子形成面F2aに、ダイオードセル領域F7が設けられている。
素子形成面F2aの一つの短辺(この実施形態ではカソード側外部接続電極F3Bに近い短辺)に連なる一つの側面F2cには、半導体基板F2の厚さ方向に延びて切り欠かれた凹部F8が形成されている。凹部F8は、この実施形態では、半導体基板F2の厚さ方向の全域にわたって延びている。凹部F8は、平面視において、素子形成面F2aの一短辺から内方に窪んでおり、この実施形態では、素子形成面F2aの内方に向かって幅狭となる台形形状を有している。むろん、この平面形状は一例であり、矩形形状であってもよいし、三角形形状であってもよいし、部分円状(たとえば円弧形状)等の凹湾曲形状であってもよい。凹部F8は、チップダイオードF1の向き(チップ方向)を表す。より具体的には、凹部F8は、カソード側外部接続電極F3Bの位置を表すカソードマークを提供している。これにより、チップダイオードF1の実装時に、その外観によって極性を把握できる構造となっている。
半導体基板F2は、4つの側面F2cのうち互いに隣接する一対の側面の交差部に対応する四隅に4つのコーナー部F9を有している。この4つのコーナー部F9は、この実施形態では、ラウンド形状に整形されている。コーナー部F9は、素子形成面F2aの法線方向から見た平面視において、外側に凸の滑らかな湾曲面をなしている。これにより、チップダイオードF1の製造工程や実装時におけるチッピングを抑制できる構造となっている。
ダイオードセル領域F7は、この実施形態では、矩形に形成されている。ダイオードセル領域F7内に、複数のダイオードセルFD1〜FD4が配置されている。複数のダイオードセルFD1〜FD4は、この実施形態では4個設けられており、半導体基板F2の長手方向および短手方向に沿って、マトリックス状に等間隔で二次元配列されている。
図128は、カソード電極F3およびアノード電極F4ならびにその上に形成された構成を取り除いて、半導体基板F2の表面(素子形成面F2a)の構造を示す平面図である。ダイオードセルFD1〜FD4の各領域内には、それぞれ、p型の半導体基板F2の表層領域にn型領域(第2導電型領域)F10が形成されている。n型領域F10は、個々のダイオードセル毎に分離されている。これにより、ダイオードセルFD1〜FD4は、ダイオードセル毎に分離されたpn接合領域F11をそれぞれ有している。
複数のダイオードセルFD1〜FD4は、この実施形態では等しい大きさおよび等しい形状、具体的には矩形形状に形成されており、各ダイオードセルの矩形領域内に、多角形形状のn型領域F10が形成されている。この実施形態では、n型領域F10は、正八角形に形成されており、ダイオードセルFD1〜FD4の矩形領域を形成する4辺にそれぞれ沿う4つの辺と、ダイオードセルFD1〜FD4の矩形領域の4つの角部にそれぞれ対向する別の4つの辺とを有している。
図126および図127に示されているように、半導体基板F2の素子形成面F2aには、酸化膜等からなる絶縁膜F15(図125では図示省略)が形成されている。絶縁膜F15には、ダイオードセルFD1〜FD4のそれぞれのn型領域F10の表面を露出させるコンタクト孔F16(カソードコンタクト孔)と、素子形成面F2aを露出させるコンタクト孔F17(アノードコンタクト孔)とが形成されている。絶縁膜F15の表面には、カソード電極F3およびアノード電極F4が形成されている。カソード電極F3は、絶縁膜F15の表面に形成されたカソード電極膜F3Aと、カソード電極膜F3Aに接合された外部接続電極F3Bとを含む。カソード電極膜F3Aは、複数のダイオードセルFD1,FD3に接続された引き出し電極FL1と、複数のダイオードセルFD2,FD4に接続された引き出し電極FL2と、引き出し電極FL1,FL2(カソード引き出し電極)と一体的に形成されたカソードパッドF5とを有している。カソードパッドF5は、素子形成面F2aの一端部に矩形に形成されている。このカソードパッドF5に外部接続電極F3Bが接続されている。このようにして、外部接続電極F3Bは、引き出し電極FL1,FL2に共通に接続されている。カソードパッドF5および外部接続電極F3Bは、カソード電極F3の外部接続部(カソード外部接続部)を構成している。
アノード電極F4は、絶縁膜F15の表面に形成されたアノード電極膜F4Aと、アノード電極膜F4Aに接合された外部接続電極F4Bとを含む。アノード電極膜F4Aは、p型半導体基板F2に接続されており、素子形成面F2aの一端部付近にアノードパッドF6を有している。アノードパッドF6は、アノード電極膜F4Aにおいて素子形成面F2aの一端部に配置された領域からなる。このアノードパッドF6に外部接続電極F4Bが接続されている。アノードパッドF6および外部接続電極F4Bは、アノード電極F4の外部接続部(アノード外部接続部)を構成している。アノード電極膜F4Aにおいて、アノードパッドF6以外の領域は、アノードコンタクト孔F17から引き出されたアノード引き出し電極である。
引き出し電極FL1は、絶縁膜F15の表面からダイオードセルFD1,FD3のコンタクト孔F16内に入り込み、各コンタクト孔F16内でダイオードセルFD1,FD3の各n型領域F10にオーミック接触している。引き出し電極FL1において、コンタクト孔F16内でダイオードセルFD1,FD3に接続されている部分は、セル接続部FC1,FC3を構成している。同様に、引き出し電極FL2は、絶縁膜F15の表面からダイオードセルFD2,FD4のコンタクト孔F16内に入り込み、各コンタクト孔F16内でダイオードセルFD2,FD4の各n型領域F10にオーミック接触している。引き出し電極FL2において、コンタクト孔F16内でダイオードセルFD2,FD4に接続されている部分は、セル接続部FC2,FC4を構成している。アノード電極膜F4Aは、絶縁膜F15の表面からコンタクト孔F17の内方へと延びており、コンタクト孔F17内でp型の半導体基板F2にオーミック接触している。カソード電極膜F3Aおよびアノード電極膜F4Aは、この実施形態では、同じ材料からなっている。
電極膜としては、この実施形態では、AlSi膜を用いている。AlSi膜を用いると、半導体基板F2の表面にp型領域を設けることなく、アノード電極膜F4Aをp型の半導体基板F2にオーミック接触させることができる。すなわち、アノード電極膜F4Aをp型の半導体基板F2に直接接触させてオーミック接合を形成できる。したがって、p型領域を形成するための工程を省くことができる。
カソード電極膜F3Aとアノード電極膜F4Aとの間は、スリットF18によって分離されている。引き出し電極FL1は、ダイオードセルFD1からダイオードセルFD3を通ってカソードパッドF5に至る直線に沿って直線状に形成されている。同様に、引き出し電極FL2は、ダイオードセルFD2からダイオードセルFD4を通ってカソードパッドF5に至る直線に沿って直線状に形成されている。引き出し電極FL1,FL2は、n型領域F10からカソードパッドF5まで間の至るところで一様な幅W1,W2をそれぞれ有しており、それらの幅W1,W2は、セル接続部FC1,FC2,FC3,FC4の幅よりも広い。セル接続部FC1〜FC4の幅は、引き出し電極FL1,FL2の引き出し方向に直交する方向の長さによって定義される。引き出し電極FL1,FL2の先端部は、n型領域F10の平面形状と整合するように整形されている。引き出し電極FL1,FL2の基端部は、カソードパッドF5に接続されている。スリットF18は、引き出し電極FL1,FL2を縁取るように形成されている。一方、アノード電極膜F4Aは、ほぼ一定の幅のスリットF18に対応した間隔を開けて、カソード電極膜F3Aを取り囲むように、絶縁膜F15の表面に形成されている。アノード電極膜F4Aは、素子形成面F2aの長手方向に沿って延びる櫛歯状部分と、矩形領域からなるアノードパッドF6とを一体的に有している。
カソード電極膜F3Aおよびアノード電極膜F4Aは、たとえば窒化膜からなるパッシベーション膜F20(図125では図示省略)によって覆われており、さらにパッシベーション膜F20の上にはポリイミド等の樹脂膜F21が形成されている。パッシベーション膜F20および樹脂膜F21を貫通するように、カソードパッドF5を露出させるパッド開口F22と、アノードパッドF6を露出させるパッド開口F23とが形成されている。パッド開口F22,F23に外部接続電極F3B,F4Bがそれぞれ埋め込まれている。パッシベーション膜F20および樹脂膜F21は、保護膜を構成しており、引き出し電極FL1,FL2およびpn接合領域F11への水分の浸入を抑制または防止するとともに、外部からの衝撃等を吸収し、チップダイオードF1の耐久性の向上に寄与している。
外部接続電極F3B,F4Bは、樹脂膜F21の表面よりも低い位置(半導体基板F2に近い位置)に表面を有していてもよいし、樹脂膜F21の表面から突出していて、樹脂膜F21よりも高い位置(半導体基板F2から遠い位置)に表面を有していてもよい。図126には、外部接続電極F3B,F4Bが樹脂膜F21の表面から突出している例を示す。外部接続電極F3B,F4Bは、たとえば、電極膜F3A,F4Aに接するNi膜と、その上に形成されたPd膜と、その上に形成されたAu膜とを有するNi/Pd/Au積層膜からなっていてもよい。このような積層膜は、めっき法によって形成することができる。
各ダイオードセルFD1〜FD4では、p型の半導体基板F2とn型領域F10との間にpn接合領域F11が形成されており、したがって、それぞれpn接合ダイオードが形成されている。そして、複数のダイオードセルFD1〜FD4のn型領域F10がカソード電極F3に共通に接続され、ダイオードセルFD1〜FD4の共通のp型領域であるp型の半導体基板F2がアノード電極F4に共通に接続されている。これによって、半導体基板F2上に形成された複数のダイオードセルFD1〜FD4は、すべて並列に接続されている。
図129は、チップダイオードF1の内部の電気的構造を示す電気回路図である。ダイオードセルFD1〜FD4によってそれぞれ構成されるpn接合ダイオードは、カソード側がカソード電極F3によって共通接続され、アノード側がアノード電極F4によって共通接続されることによって、全て並列に接続されており、これによって、全体として1つのダイオードとして機能する。
この実施形態の構成によれば、チップダイオードF1は複数のダイオードセルFD1〜FD4を有しており、各ダイオードセルFD1〜FD4がpn接合領域F11を有している。pn接合領域F11は、ダイオードセルFD1〜FD4毎に分離されている。そのため、チップダイオードF1は、pn接合領域F11の周囲長、すなわち、半導体基板F2におけるn型領域F10の周囲長の合計(総延長)が長くなる。これにより、pn接合領域F11の近傍における電界の集中を回避し、その分散を図ることができるので、ESD耐量の向上を図ることができる。すなわち、チップダイオードF1を小型に形成する場合であっても、pn接合領域F11の総周囲長を大きくすることができるから、チップダイオードF1の小型化とESD耐量の確保とを両立することができる。
図126〜図128を参照して、この実施形態では、各ダイオードセルFD1〜FD4において、コンタクト孔F16におけるカソード電極F3とn型領域F10との接合領域(セル接続部FC1〜FC4)の周縁からn型領域F10の周縁までの距離Dが、1μm以上で、かつn型領域F10の径φの10%以下に形成されている。距離Dは、1μm以上で、かつn型領域F10の径φの3%以下に形成されていることが好ましい。
本実施形態のように、各n型領域F10が多角形形状(この例では正八角形)を有し、セル接続部FC1〜FC4がn型領域F10と相似の多角形形状を有していて、n型領域F10とセル接続部FC1〜FC4との対応する辺が互いに平行に配置されている場合には、互いに平行に配置された辺の間の距離によって、前記距離Dが定義される。また、n型領域F10の重心から当該n型領域F10の複数の辺にそれぞれ下した複数の垂線の長さの平均値の2倍によってn型領域F10の径φが定義される。たとえば、n型領域F10の径φを120μmとし、距離Dを2μmとすることができる。
この実施形態では、距離Dが1μm以上に形成されているので、セル接続部FC1〜FC4の周縁と半導体基板F2との間に、n型領域F10をバイパスしてリーク電流が流れるのを抑制または防止することができる。一方、距離Dがn型領域F10の径φの10%以下に形成されているので、後に詳しく説明するように、ESD耐量を一層向上することができる。
なお、半導体基板F2の表層部におけるn型領域F10の周囲に、濃度が薄くかつ深いn型拡散層を形成することにより、ESD耐量を向上させることも考えられるが、その方法では製造工程数が増加してしまう。それに対して、この実施形態では、n型領域F10とコンタクト孔F16との相対的なレイアウトを適切に定めることによって、ESD耐量を向上させているので、製造工程数を増加させることなく、ESD耐量を向上させることができる。
図130は、同面積の半導体基板上に形成するダイオードセルの大きさおよび/またはダイオードセルの個数を様々に設定して、pn接合領域の周囲長の合計(総延長)を異ならせた複数のサンプルについてESD耐量を測定した実験結果を示す。この実験結果から、pn接合領域の周囲長が長くなるほど、ESD耐量が大きくなることが分かる。4個以上のダイオードセルを半導体基板上に形成した場合に、8キロボルトを超えるESD耐量を実現することができた。
さらに、この実施形態では、引き出し電極FL1,FL2の幅W1,W2が、セル接続部FC1〜FC4からカソードパッドF5までの間の至るところで、セル接続部FC1〜FC4の幅よりも広い。これにより、許容電流量を大きくとることができ、エレクトロマイグレーションを低減して、大電流に対する信頼性を向上できる。すなわち、小型でESD耐量が大きく、しかも大電流に対する信頼性をも確保したチップダイオードを提供できる。
また、この実施形態では、カソードパッドF5に向かう直線上に並んだ複数のダイオードセルFD1,FD3;FD2,FD4が直線状の共通の引き出し電極FL1,FL2によって、カソードパッドF5に接続されている。これにより、ダイオードセルFD1〜FD4からカソードパッドF5までの引き出し電極の長さを最小にできるから、エレクトロマイグレーションを一層効果的に低減できる。また、複数のダイオードセルFD1,FD3;FD2,FD4で一つの引き出し電極FL1;FL2を共有できるから、多数のダイオードセルFD1〜FD4を形成してダイオード接合領域(pn接合領域F11)の周囲長の増加を図りながら、線幅の広い引き出し電極を半導体基板F2上にレイアウトできる。これにより、ESD耐量の一層の向上とエレクトロマイグレーションの低減とを両立して、信頼性を一層向上できる。
また、引き出し電極FL1,FL2の端部がn型領域F10の形状(多角形)に整合するように部分多角形形状となっているので、引き出し電極FL1,FL2の占有面積を小さくしながら、n型領域F10と接続できる。
さらに、半導体基板F2の一方の表面である素子形成面F2aにカソード側およびアノード側の外部接続電極F3B,F4Bがいずれも形成されている。そこで、図131に示すように、素子形成面F2aを実装基板F25に対向させて、外部接続電極F3B,F4BをはんだF26によって実装基板F25上に接合することにより、チップダイオードF1を実装基板F25上に表面実装した回路アセンブリを構成することができる。すなわち、フリップチップ接続型のチップダイオードF1を提供することができ、素子形成面F2aを実装基板F25の実装面に対向させたフェースダウン接合によって、ワイヤレスボンディングによってチップダイオードF1を実装基板F25に接続できる。これによって、実装基板F25上におけるチップダイオードF1の占有空間を小さくできる。とくに、実装基板F25上におけるチップダイオードF1の低背化を実現できる。これにより、小型電子機器等の筐体内の空間を有効に利用でき、高密度実装および小型化に寄与できる。
また、この実施形態では、半導体基板F2上に絶縁膜F15が形成されており、その絶縁膜F15に形成されたコンタクト孔F16を介してダイオードセルFD1〜FD4に引き出し電極FL1,FL2のセル接続部FC1〜FC4が接続されている。そして、コンタクト孔F16の外の領域において絶縁膜F15上にカソードパッドF5が配置されている。つまり、pn接合領域F11の直上から離れた位置にカソードパッドF5が設けられている。また、絶縁膜F15に形成されたコンタクト孔F17を介してアノード電極膜F4Aが半導体基板F2に接続されており、コンタクト孔F17の外の領域において絶縁膜F15上にアノードパッドF6が配置されている。アノードパッドF6もまた、pn接合領域F11の直上から離れた位置にある。これにより、チップダイオードF1を実装基板F25に実装するときに、pn接合領域F11に大きな衝撃が加わることを回避できる。それによって、pn接合領域F11の破壊を回避できるので、外力に対する耐久性に優れたチップダイオードを実現できる。また、外部接続電極F3B,F4Bを設けずに、カソードパッドF5およびアノードパッドF6をそれぞれカソード外部接続部およびアノード接続部とし、これらのカソードパッドF5およびアノードパッドF6にボンディングワイヤを接続する構成をとることもできる。この場合にも、ワイヤボンディング時の衝撃によってpn接合領域F11が破壊されることを回避できる。
また、この実施形態では、アノード電極膜F4AがAlSi膜からなっている。AlSi膜は、p型半導体(とくにp型シリコン半導体)と仕事関数が近似しており、そのため、p型半導体基板F2との間に良好なオーミック接合を形成することができる。よって、p型半導体基板F2にオーミック接合のための高不純物濃度拡散層を形成する必要がない。これにより、製造工程が簡単になるので、それに応じて生産性および生産コストを低減できる。
さらに、この実施形態では、半導体基板F2は、コーナー部F9が丸められた矩形形状を有している。それによって、チップダイオードF1の角部の欠け(チッピング)を抑制または防止できるので、外観不良の少ないチップダイオードF1を提供できる。
さらに、この実施形態では、半導体基板F2のカソード側外部接続電極F3Bに近い短辺に陰極方向を表す凹部F8が形成されているので、半導体基板F2の裏面(素子形成面F2aとは反対側の主面)に、カソードマークを標印する必要がない。凹部F8は、チップダイオードF1をウエハ(元基板)から切り出すための加工を行うときに同時に形成しておくこともできる。また、チップダイオードF1のサイズが微小で、標印が困難な場合にも凹部F8を形成して、カソードの方向を表示できる。したがって、標印のための工程を省くことができ、かつ微小サイズのチップダイオードF1に対してもカソードマークを付与できる。
図132は、径φが同じ大きさのn型領域に対してコンタクト孔の大きさを様々に設定して、距離Dを異ならせた複数のサンプルについてEDS耐量を測定した結果を示す。距離Dが6μm,3μm,2μm,1μmの4つのサンプルを用意した。各サンプルのn型領域F10の径φは120μmである。距離Dが1μmのサンプルについては、セル接続部の周縁と半導体基板F2との間にリークが発生したため、EDS耐量の評価をできなかった。
普通に考えると距離Dを大きくするほどESD耐量は大きくなりそうである。しかしながら、この実験により、予想に反して、距離Dを小さくすることによってEDS耐量が大きくなることが判明した。また、距離Dを小さくしすぎるとリークが発生してEDS耐量を損なうこととが判明した。
この実験結果から、距離Dが12μm以下(n型領域F10の径φの10%以下)であれば、8キロボルトを超えるESD耐量を実現することが推測できる。また、距離Dが3.6μm以下(n型領域F10の径φの3%以下)であれば、20キロボルトを超えるESD耐量を実現することが推測できる。
図133は、径φが同じ大きさのn型領域に対してコンタクト孔の大きさを様々に設定して、距離Dを異ならせた複数のサンプルについてリーク電流を測定した結果を示す。距離Dが6μm,3μm,2μm,1μmの4つのサンプルを用意した。各サンプルのn型領域F10の径φは120μmである。距離Dが1μmのサンプルでは、セル接続部の周縁と半導体基板F2との間にリークが発生した。この実験結果から、距離Dの大小でリーク電流に有意な差はないが、ある下限未満では、n型領域F10をバイパスする経路ができてしまってリーク電流が大きくなることが分かる。
図134は、径φが同じ大きさのn型領域に対してコンタクト孔の大きさを様々に設定して、距離Dを異ならせた複数のサンプルについてツェナー電圧を測定した結果を示す。距離Dが6μm,3μm,2μm,1μmの4つのサンプルを用意した。各サンプルのn型領域F10の径φは120μmである。距離Dが1μmのサンプルについては、セル接続部の周縁と半導体基板F2との間にリークが発生したため、ツェナー電圧の評価をできなかった。この実験結果から、距離Dによるツェナー電圧への悪影響がないことが分かる。
図135は、径φが同じ大きさのn型領域に対してコンタクト孔の大きさを様々に設定して、距離Dを異ならせた複数のサンプルについて端子間容量を測定した結果を示す。端子間容量は、アノード電極F4とカソード電極F3との間の容量である。距離Dが6μm,3μm,2μm,1μmの4つのサンプルを用意した。各サンプルのn型領域F10の径φは120μmである。距離Dが1μmのサンプルについては、セル接続部の周縁と半導体基板F2との間にリークが発生したため、端子間容量の評価をできなかった。この実験結果から、距離Dによる端子間容量への悪影響がないことが分かる。
図136は、チップダイオードF1の製造工程の一例を説明するための工程図である。また、図137Aおよび図137Bは、図136の製造工程途中の構成を示す断面図であり、図126に対応する切断面を示す。図138は、半導体基板F2の元基板としてのp型半導体ウエハFWの平面図であり、一部の領域を拡大して示してある。
まず、半導体基板F2の元基板としてのp型半導体ウエハFWが用意される。半導体ウエハFWの表面は素子形成面FWaであり、半導体基板F2の素子形成面F2aに対応している。素子形成面FWaには、複数のチップダイオードF1に対応した複数のチップダイオード領域F1aが、マトリクス状に配列されて設定されている。隣接するチップダイオード領域F1aの間には、境界領域F80が設けられている。境界領域F80は、ほぼ一定の幅を有する帯状の領域であり、直交する二方向に延びて格子状に形成されている。半導体ウエハFWに対して必要な工程を行った後に、境界領域F80に沿って半導体ウエハFWを切り離すことにより、複数のチップダイオードF1が得られる。
半導体ウエハFWに対して実行される工程の一例は、次のとおりである。
まず、p型半導体ウエハFWの素子形成面FWaに、熱酸化膜やCVD酸化膜等の絶縁膜F15(たとえば8000Å〜8600Åの厚さ)が形成され(FS1)、その上にレジストマスクが形成される(FS2)。このレジストマスクを用いたエッチングによって、n型領域F10に対応する開口が絶縁膜F15に形成される(FS3)。さらに、レジストマスクを剥離した後に、絶縁膜F15に形成された開口から露出する半導体ウエハFWの表層部にn型不純物が導入される(FS4)。n型不純物の導入は、n型不純物イオン(たとえば燐イオン)の注入によって行われる。n型不純物イオンの注入エネルギーは、たとえば40keVであり、n型不純物イオンの密度は、たとえば2×1015個/cmである。なお、n型不純物の導入は、n型不純物としての燐を表面に堆積させる工程(いわゆるリンデポ)によって行われてもよい。リンデポとは、半導体ウエハFWを拡散炉内に搬入し、拡散路内でPOClガスを流して行う熱処理によって、絶縁膜F15の開口内で露出する半導体ウエハFWの表面に燐を堆積させる処理である。必要に応じて絶縁膜F15を厚膜化(たとえばCVD酸化膜形成により1200Å程度厚膜化)した後(FS5)、半導体ウエハFWに導入された不純物イオンを活性化するための熱処理(ドライブ)が行われる(FS6)。この熱処理は、たとえば900℃の温度雰囲気内で、たとえば40分間行われる。これにより、半導体ウエハFWの表層部にn型領域F10が形成される。前記FS4およびFS6の工程における条件の設定によって、n型領域F10の大きさを制御できる。
次いで、コンタクト孔F16,F17に整合する開口を有するさらに別のレジストマスクが絶縁膜F15の上に形成される(FS7)。このレジストマスクを介するエッチングによって、絶縁膜F15にコンタクト孔F16,F17が形成される(FS8)、その後、レジストマスクが剥離される。前記FS8の工程によって、コンタクト孔F16の大きさが決定される。したがって、前記FS4,FS6およびFS8の工程によって、距離Dの大きさを制御できる。
次いで、たとえばスパッタリングによって、カソード電極F3およびアノード電極F4を構成する電極膜が絶縁膜F15上に形成される(FS9)。この実施形態では、AlSiからなる電極膜(たとえば厚さ10000Å)が形成される。そして、この電極膜上に、スリットF18に対応する開口パターンを有する別のレジストマスクが形成され(FS10)、このレジストマスクを介するエッチング(たとえば反応性イオンエッチング)によって、電極膜にスリットF18が形成される(FS11)。スリットF18の幅は、3μm程度であってもよい。これにより、前記電極膜が、カソード電極膜F3Aおよびアノード電極膜F4Aに分離される。
次いで、レジスト膜を剥離した後、たとえばCVD法によって窒化膜等のパッシベーション膜F20が形成され(FS12)、さらにポリイミド等を塗布することにより樹脂膜F21が形成される(FS13)。たとえば、感光性を付与したポリイミドが塗布され、パッド開口F22,F23に対応するパターンで露光した後、そのポリイミド膜が現像される(ステップFS14)。これにより、パッド開口F22,F23に対応した開口を有する樹脂膜F21が形成される。その後、必要に応じて、樹脂膜をキュアするための熱処理が行われる(FS15)。そして、樹脂膜F21をマスクとしたドライエッチング(たとえば反応性イオンエッチング)によって、パッシベーション膜F20にパッド開口F22,F23が形成される(FS16)。その後、パッド開口F22,F23内に外部接続電極F3B,F4Bが形成される(FS17)。外部接続電極F3B,F4Bの形成は、めっき(好ましくは無電解めっき)によって行うことができる。
次いで、境界領域F80(図138参照)に整合する格子状の開口を有するレジストマスクF83(図137A参照)が形成される(FS18)。このレジストマスクF83を介してプラズマエッチングが行われ、それによって、図137Aに示すように、半導体ウエハFWがその素子形成面FWaから所定の深さまでエッチングされる。これによって、境界領域F80に沿って、切断用の溝F81が形成される(FS19)。レジストマスクF83が剥離された後、図137Bに示すように、半導体ウエハFWが裏面FWbから、溝F81の底部に到達するまで研削される(FS20)。これによって、複数のチップダイオード領域F1aが個片化され、前述の構造のチップダイオードF1を得ることができる。
境界領域F80に溝F81を形成するためのレジストマスクF83は、図138に示すように、チップダイオード領域F1aの四隅に接する位置に、チップダイオード領域F1aの外側に凸の湾曲形状のラウンド形状部F84を有している。ラウンド形状部F84は、チップダイオード領域F1aの隣接する二つの辺を滑らかな曲線で接続するように形成されている。さらに、境界領域F80に溝F81を形成するためのレジストマスクF83は、チップダイオード領域F1aの一つの短辺に接する位置に、チップダイオード領域F1aの内側に向かって窪んだ凹部F85を有している。したがって、このレジストマスクF83をマスクとして行うプラズマエッチングによって溝F81を形成すると、溝F81は、チップダイオード領域F1aの四隅に接する位置に、チップダイオード領域F1aの外側に凸の湾曲形状のラウンド形状部を有し、チップダイオード領域F1aの一つの短辺に接する位置に、チップダイオード領域F1aの内側に向かって窪んだ凹部を有することになる。したがって、チップダイオード領域F1aを半導体ウエハFWから切り出すための溝F81を形成する工程において、同時に、チップダイオードF1の四隅のコーナー部F9をラウンド形状に整形でき、かつ一つの短辺(カソード側の短辺)にカソードマークとしての凹部F8を形成できる。すなわち、専用の工程を追加することなく、コーナー部F9をラウンド形状に加工でき、かつカソードマークとしての凹部F8を形成できる。
この実施形態では、半導体基板F2がp型半導体からなっているので、半導体基板F2上にエピタキシャル層を形成しなくても、安定した特性を実現できる。すなわち、n型の半導体ウエハは抵抗率の面内ばらつきが大きいので、n型半導体ウエハを用いるときには、その表面に抵抗率の面内ばらつきの少ないエピタキシャル層を形成し、このエピタキシャル層に不純物拡散層を形成してpn接合を形成する必要がある。これは、n型不純物の偏析係数が小さいために、半導体ウエハの元となるインゴット(たとえばシリコンインゴット)を形成するときに、ウエハの中心部と周縁部とで抵抗率の差が大きくなるからである。これに対して、p型不純物の偏析係数は比較的大きいので、p型半導体ウエハは抵抗率の面内ばらつきが少ない。したがって、p型半導体ウエハを用いることによって、エピタキシャル層を形成することなく、安定した特性のダイオードをウエハのいずれの箇所からも切り出すことができる。よって、p型半導体基板F2を用いることによって、製造工程を簡単にでき、かつ製造コストを低減できる。
図139は、チップダイオードが用いられる電子機器の一例であるスマートフォンの外観を示す斜視図である。スマートフォンF201は、扁平な直方体形状の筐体F202の内部に電子部品を収納して構成されている。筐体F202は表側および裏側に長方形状の一対の主面を有しており、その一対の主面が4つの側面で結合されている。筐体F202の一つの主面には、液晶パネルや有機ELパネル等で構成された表示パネルF203の表示面が露出している。表示パネルF203の表示面は、タッチパネルを構成しており、使用者に対する入力インターフェースを提供している。
表示パネルF203は、筐体F202の一つの主面の大部分を占める長方形形状に形成されている。表示パネルF203の一つの短辺に沿うように、操作ボタンF204が配置されている。この実施形態では、複数(3つ)の操作ボタンF204が表示パネルF203の短辺に沿って配列されている。使用者は、操作ボタンF204およびタッチパネルを操作することによって、スマートフォンF201に対する操作を行い、必要な機能を呼び出して実行させることができる。
表示パネルF203の別の一つの短辺の近傍には、スピーカF205が配置されている。スピーカF205は、電話機能のための受話口を提供するとともに、音楽データ等を再生するための音響化ユニットとしても用いられる。一方、操作ボタンF204の近くには、筐体F202の一つの側面にマイクロフォンF206が配置されている。マイクロフォンF206は、電話機能のための送話口を提供するほか、録音用のマイクロフォンとして用いることもできる。
図140は、筐体F202の内部に収容された電子回路アセンブリF210の構成を示す図解的な平面図である。電子回路アセンブリF210は、配線基板F211と、配線基板F211の実装面に実装された回路部品とを含む。複数の回路部品は、複数の集積回路素子(IC)F212−F220と、複数のチップ部品とを含む。複数のICは、伝送処理IC F212、ワンセグTV受信IC F213、GPS受信IC F214、FMチューナIC F215、電源IC F216、フラッシュメモリF217、マイクロコンピュータF218、電源IC F219およびベースバンドIC F220を含む。複数のチップ部品は、チップインダクタF221,F225,F235、チップ抵抗器F222,F224,F233、チップキャパシタF227,F230,F234、およびチップダイオードF228,F231を含む。これらのチップ部品は、たとえばフリップチップ接合により配線基板F211の実装面上に実装されている。チップダイオードF228,F231には、前述の実施形態に係るチップダイオードを適用できる。
伝送処理IC F212は、表示パネルF203に対する表示制御信号を生成し、かつ表示パネルF203の表面のタッチパネルからの入力信号を受信するための電子回路を内蔵している。表示パネルF203との接続のために、伝送処理IC F212には、フレキシブル配線F209が接続されている。
ワンセグTV受信IC F213は、ワンセグ放送(携帯機器を受信対象とする地上デジタルテレビ放送)の電波を受信するための受信機を構成する電子回路を内蔵している。ワンセグTV受信IC F213の近傍には、複数のチップインダクタF221と、複数のチップ抵抗器F222とが配置されている。ワンセグTV受信IC F213、チップインダクタF221およびチップ抵抗器F222は、ワンセグ放送受信回路F223を構成している。チップインダクタF221およびチップ抵抗器F222は、正確に合わせ込まれたインダクタンスおよび抵抗をそれぞれ有し、ワンセグ放送受信回路F223に高精度な回路定数を与える。
GPS受信IC F214は、GPS衛星からの電波を受信してスマートフォンF201の位置情報を出力する電子回路を内蔵している。
FMチューナIC F215は、その近傍において配線基板F211に実装された複数のチップ抵抗器F224および複数のチップインダクタF225とともに、FM放送受信回路F226を構成している。チップ抵抗器F224およびチップインダクタF225は、正確に合わせ込まれた抵抗値およびインダクタンスをそれぞれ有し、FM放送受信回路F226に高精度な回路定数を与える。
電源IC F216の近傍には、複数のチップキャパシタF227および複数のチップダイオードF228が配線基板F211の実装面に実装されている。電源IC F216は、チップキャパシタF227およびチップダイオードF228とともに、電源回路F229を構成している。
フラッシュメモリF217は、オペレーティングシステムプログラム、スマートフォンF201の内部で生成されたデータ、通信機能によって外部から取得したデータおよびプログラムなどを記録するための記憶装置である。
マイクロコンピュータF218は、CPU、ROMおよびRAMを内蔵しており、各種の演算処理を実行することにより、スマートフォンF201の複数の機能を実現する演算処理回路である。より具体的には、マイクロコンピュータF218の働きにより、画像処理や各種アプリケーションプログラムのための演算処理が実現されるようになっている。
電源IC F219の近くには、複数のチップキャパシタF230および複数のチップダイオードF231が配線基板F211の実装面に実装されている。電源IC F219は、チップキャパシタF230およびチップダイオードF231とともに、電源回路F232を構成している。
ベースバンドIC F220の近くには、複数のチップ抵抗器F233、複数のチップキャパシタF234、および複数のチップインダクタF235が、配線基板F211の実装面に実装されている。ベースバンドIC F220は、チップ抵抗器F233、チップキャパシタF234およびチップインダクタF235とともに、ベースバンド通信回路F236を構成している。ベースバンド通信回路F236は、電話通信およびデータ通信のための通信機能を提供する。
このような構成によって、電源回路F229,F232によって適切に調整された電力が、伝送処理IC F212、GPS受信IC F214、ワンセグ放送受信回路F223、FM放送受信回路F226、ベースバンド通信回路F236、フラッシュメモリF217およびマイクロコンピュータF218に供給される。マイクロコンピュータF218は、伝送処理IC F212を介して入力される入力信号に応答して演算処理を行い、伝送処理IC F212から表示パネルF203に表示制御信号を出力して表示パネルF203に各種の表示を行わせる。
タッチパネルまたは操作ボタンF204の操作によってワンセグ放送の受信が指示されると、ワンセグ放送受信回路F223の働きによってワンセグ放送が受信される。そして、受信された画像を表示パネルF203に出力し、受信された音声をスピーカF205から音響化させるための演算処理が、マイクロコンピュータF218によって実行される。
また、スマートフォンF201の位置情報が必要とされるときには、マイクロコンピュータF218は、GPS受信IC F214が出力する位置情報を取得し、その位置情報を用いた演算処理を実行する。
さらに、タッチパネルまたは操作ボタンF204の操作によってFM放送受信指令が入力されると、マイクロコンピュータF218は、FM放送受信回路F226を起動し、受信された音声をスピーカF205から出力させるための演算処理を実行する。
フラッシュメモリF217は、通信によって取得したデータの記憶や、マイクロコンピュータF218の演算や、タッチパネルからの入力によって作成されたデータを記憶するために用いられる。マイクロコンピュータF218は、必要に応じて、フラッシュメモリF217に対してデータを書き込み、またフラッシュメモリF217からデータを読み出す。
電話通信またはデータ通信の機能は、ベースバンド通信回路F236によって実現される。マイクロコンピュータF218は、ベースバンド通信回路F236を制御して、音声またはデータを送受信するための処理を行う。
以上、第7発明の実施形態について説明したが、第7発明はさらに他の形態で実施することもできる。たとえば、前述の実施形態では、4個のダイオードセルが半導体基板上に形成された例を示したけれども、半導体基板上に2個または3個のダイオードセルが形成されていてもよく、4個以上のダイオードセルが形成されていてもよい。
また、前述の実施形態では、pn接合領域が平面視において正八角形に形成されている例を示したが、辺の数が3個以上の任意の多角形形状にpn接合領域を形成してもよいし、それらの平面形状を円形や楕円形としてもよい。pn接合領域の形状を多角形形状とする場合に、それらは正多角形形状である必要はなく、辺の長さが2種類以上の多角形によってそれらの領域を形成してもよい。さらにまた、pn接合領域は、同じ大きさに形成される必要はなく、異なる大きさの接合領域をそれぞれ有する複数のダイオードセルが半導体基板上に混在していてもよい。さらにまた、半導体基板上に形成されるpn接合領域の形状は、1種類である必要はなく、2種以上の形状のpn接合領域が半導体基板上で混在していてもよい。
また、前記実施形態では、アノード電極膜F4Aはp型半導体基板F2の表面に直接に接合されているが、p型半導体基板F2の表層部にn型領域F10から分離された状態でp型領域を形成し、アノード電極膜F4Aをp型領域に接合するようにしてもよい。このようにすると、AlSi膜以外の電極膜をアノード電極膜F4Aとして用いた場合にも、アノード電極膜F4Aとp型領域との間でオーミック接触を形成することができ、アノード電極膜F4Aと半導体基板F2とを電気的に接続することができる。したがって、この場合には、カソード電極膜F3Aおよびアノード電極膜F4Aとして、たとえばTi膜を下層としAl膜を上層としたTi/Al積層膜や、基板F2側から順にTi膜(たとえば厚さ300〜400Å)、TiN膜(たとえば厚さ1000Å程度)およびAlCu膜(たえば厚さ30000Å程度)を積層したTi/TiN/Al積層膜などのように、AlSi膜以外の電極膜を用いることができる。
また、p型半導体基板F2の代わりにn型半導体基板を用いてもよい。この場合には、n型半導体基板上にエピタキシャル層を形成し、このエピタキシャル層にp型不純物拡散層を形成してpn接合を形成することが好ましい。
[8]第8発明について
特許文献3(特開2001−326354号公報)には、ゲートとソースとの間に、双方向ツェナーダイオードからなる保護ダイオードが接続された縦型MOSFETが開示されている。双方向ツェナーダイオードは、たとえば、正および負のサージ電流を逃がして他のデバイスを保護する保護素子として用いられる。いずれの方向のサージ電流に対しても効果的な保護素子を提供するには、各電流方向に対する特性を等しくすることが好ましい。
第8発明の目的は、各電流方向に対する特性を実質的に等しくすることができる双方向ツェナーダイオードチップを提供することである。
第8発明の他の目的は、各電流方向に対する特性が実質的に等しく、したがって品質の高い双方向ツェナーダイオードチップを用いた回路アセンブリおよびそれを筐体内に収容した電子機器を提供することである。
第8発明は、次のような特徴を有している。
G1.第1導電型の半導体基板に形成され、前記半導体基板との間にpn接合を形成するとともに、前記半導体基板の主面に露出する第2導電型の第1拡散領域と、前記半導体基板に前記第1拡散領域から間隔を開けて形成され、前記半導体基板との間にpn接合を形成するとともに、前記半導体基板の前記主面に露出する第2導電型の第2拡散領域と、前記第1拡散領域に接続され、前記半導体基板の前記主面に形成された第1電極と、前記第2拡散領域に接続され、前記半導体基板の前記主面に形成された第2電極とを含み、前記第1電極および前記第1拡散領域と、前記第2電極および前記第2拡散領域とが、互いに対称に構成されている、双方向ツェナーダイオードチップ。
この構成では、第1拡散領域と半導体基板との間にpn接合(pn接合領域)が形成されており、これにより、第1ツェナーダイオードが構成されている。第1ツェナーダイオードの第1拡散領域には、第1電極が接続されている。一方、第2拡散領域と半導体基板との間にpn接合(pn接合領域)が形成されており、これにより、第2ツェナーダイオードが構成されている。第2ツェナーダイオードの第2拡散領域には、第2電極が接続されている。第1ツェナーダイオードと第2ツェナーダイオードとは、半導体基板を介して逆直列接続されているので、第1電極と第2電極との間に、双方向ツェナーダイオードが構成されている。
この発明によれば、第1電極および第1拡散領域と、第2電極および第2拡散領域とは、互いに対称に構成されているので、第1ツェナーダイオードと第2ツェナーダイオードの特性をほぼ等しくすることができる。これにより、各電流方向に対する特性を実質的に等しくすることができる。対称には、点対称および線対称が含まれる。また、対称には、厳密な対称形でなくても、電気的な特性が対称となる限りにおいて、実質的に対称とみなせる形態も含まれる。
また、この発明によれば、半導体基板の一方の表面に第1電極および第2電極がいずれも形成されているので、双方向ツェナーダイオードを実装基板上に表面実装することができる。すなわち、フリップチップ接続型の双方向ツェナーダイオードを提供することができる。これによって、双方向ツェナーダイオードの占有空間を小さくできる。とくに、実装基板上における双方向ツェナーダイオードの低背化を実現できる。これにより、小型電子機器等の筐体内の空間を有効に利用でき、高密度実装および小型化に寄与できる。
G2.前記第1電極を正極とし前記第2電極を負極として得られる第1電圧対電流特性が、前記第2電極を正極とし前記第1電極を負極として得られる第2電圧対電流特性と実質的に等しい、「G1.」に記載の双方向ツェナーダイオードチップ。この構成によれば、各電流方向に対する電圧対電流特性が実質的に等しい双方向ツェナーダイオードチップを実現することができる。
G3.複数の前記第1拡散領域と複数の前記第2拡散領域とが、前記半導体基板の主面に平行な所定の配列方向に沿って交互に配列されている、「G1.」または「G2.」に記載の双方向ツェナーダイオードチップ。
この構成によれば、複数の第1拡散領域毎に分離されたpn接合領域が形成されるので、第1ツェナーダイオードのpn接合領域の周囲長を長くすることができる。これにより、電界の集中が緩和され、第1ツェナーダイオードのESD(electrostatic discharge)耐量を向上できる。第1ツェナーダイオードのpn接合領域の周囲長とは、半導体基板の表面における半導体基板と第1拡散領域との境界線の総延長である。同様に、複数の第2拡散領域毎に分離されたpn接合領域が形成されるので、第2ツェナーダイオードのpn接合領域の周囲長を長くすることができる。これにより、電界の集中が緩和され、第2ツェナーダイオードのESD耐量を向上できる。第2ツェナーダイオードのpn接合領域の周囲長とは、半導体基板の表面における半導体基板と第2拡散領域との境界線の総延長である。
また、この構成によれば、複数の第1拡散領域と複数の第2拡散領域とが交互に配列されているので、限られた面積の領域内で対称形を作りやすくかつpn接合領域の周囲長を長くしてESD耐量を向上させやすい。
G4.前記複数の第1拡散領域および前記複数の第2拡散領域が、前記配列方向に交差する方向に延びた長手に形成されている、「G3.」に記載の双方向ツェナーダイオードチップ。この構成では、第1ツェナーダイオードのpn接合領域の周囲長を長くできるから、第1ツェナーダイオードのESD耐量を一層向上することができる。同様に、第2ツェナーダイオードのpn接合領域の周囲長を長くできるから、第2ツェナーダイオードのESD耐量を一層向上することができる。
G5.前記第1電極が、前記複数の第1拡散領域にそれぞれ接合された複数の第1引き出し電極部と、前記複数の第1引き出し電極部が共通に接続された第1外部接続部とを含み、前記第2電極が、前記複数の第2拡散領域にそれぞれ接合された複数の第2引き出し電極部と、前記複数の第2引き出し電極部が共通に接続された第2外部接続部とを含み、前記第1電極および前記第2電極が、前記複数の第1引き出し電極部および前記複数の第2引き出し電極部が互いに噛み合う櫛歯形状に形成されている、「G4.」に記載の双方ツェナーダイオードチップ。
この構成によれば、複数の第1引き出し電極部および複数の第2引き出し電極部が互いに噛み合う櫛歯形状に形成されているので、それらを対称形としやすい。また、第1ツェナーダイオードのpn接合領域の周囲長および第2ツェナーダイオードのpn接合領域の周囲長を長くできるので、第1ツェナーダイオードおよび第2ツェナーダイオードのESD耐量を向上することができる。
また、この構成では、複数の第1拡散領域に複数の第1引き出し電極部がそれぞれ接合されており、複数の第1引き出し電極が第1外部接続部に共通接続されている。同様に、複数の第2拡散領域に複数の第2引き出し電極部がそれぞれ接合されており、複数の第2引き出し電極が第2外部接続部に共通接続されている。これにより、第1拡散領域と半導体基板との間のpn接合領域の直上を回避して第1外部接続部を配置できるとともに、第2拡散領域と半導体基板との間のpn接合領域の直上を回避して第2外部接続部を配置できる。これにより、双方向ツェナーダイオードチップを実装基板に実装したり、外部接続部にボンディングワイヤを接続したりするときに、pn接合領域に大きな衝撃が加わることを回避できる。それによって、pn接合領域の破壊を回避できるので、外力に対する耐久性に優れ、よって信頼性を向上した双方向ツェナーダイオードチップを実現できる。
G6.前記第1拡散領域および前記第2拡散領域の各周囲長が400μm以上である、「G1.」〜「G5.」のいずれかに記載の双方向ツェナーダイオードチップ。この構成によれば、ESD耐量の大きい双方向ツェナーダイオードチップを実現することができる。
G7.前記第1拡散領域および前記第2拡散領域の各周囲長が1500μm以下である、請求項「G1.」〜「G6.」のいずれかに記載の双方向ツェナーダイオードチップ。この構成によれば、第1電極と第2電極との間の容量(端子間容量)の小さな双方向ツェナーダイオードチップを実現することができる。
G8.前記第1電極と前記第2電極との間の容量が30pF以下である、「G1.」〜「G7.」のいずれかに記載の双方向ツェナーダイオードチップ。この構成によれば、第1電極と第2電極との間の容量(端子間容量)の小さな双方向ツェナーダイオードチップを実現することができる。
G9.前記半導体基板がp型半導体基板からなり、前記第1拡散領域および前記第2拡散領域は、前記p型半導体基板との間に前記pn接合を形成するn型拡散領域である、「G1.」〜「G8.」のいずれかに記載の双方向ツェナーダイオードチップ。
この構成では、半導体基板がp型半導体基板からなっているので、半導体基板上にエピタキシャル層を形成しなくても、安定した特性を実現できる。すなわち、n型の半導体ウエハは、抵抗率の面内ばらつきが大きいので、表面に抵抗率の面内ばらつきの少ないエピタキシャル層を形成し、このエピタキシャル層に不純物拡散層を形成してpn接合を形成する必要がある。これに対して、p型半導体ウエハは、抵抗率の面内ばらつきが少ないので、エピタキシャル層を形成することなく、安定した特性の双方向ツェナーダイオードをウエハのいずれの箇所からも切り出すことができる。よって、p型半導体基板を用いることによって、製造工程を簡単にでき、かつ製造コストを低減できる。
G10.前記半導体基板の前記主面に接して形成され、前記第1電極と前記第1拡散領域との接合部に第1コンタクト孔を有し、前記第2電極と前記第2拡散領域との接合部に第2コンタクト孔を有する絶縁膜をさらに含み、前記第1電極および前記第2電極の、前記第1拡散領域および前記第2拡散領域との各接合部以外の部分が前記絶縁膜上に形成されている、「G1.」〜「G9.」のいずれかに記載の双方向ツェナーダイオードチップ。
この構成では、絶縁膜上に第1電極および第2電極を形成すればよいので、第1電極および第2電極を容易に対称形にレイアウトできる。たとえば、絶縁膜上に電極膜を形成した後に、レジストマスクを用いたエッチングにより、当該電極膜を第1電極および第2電極に分離して、互いに対称な第1電極および第2電極を形成してもよい。
また、この構成によれば、第1電極と外部との接続および第2電極と外部との接続を、半導体基板の表面に形成された絶縁膜上において行うことができる。このため、双方向ツェナーダイオードチップを実装基板に実装したり、第1電極または第2電極にボンディングワイヤを接続したりするときに、pn接合領域に大きな衝撃が加わることを回避できる。それによって、pn接合領域の破壊を回避できるので、外力に対する耐久性に優れ、よって信頼性を向上した双方向ツェナーダイオードチップを実現できる。
G11.前記第1電極および前記第2電極の各外部接続部を露出させつつ前記第1電極および前記第2電極を覆うように前記半導体基板の前記主面上に形成された保護膜をさらに含む、「G1.」〜「G10.」のいずれかに記載の双方向ツェナーダイオードチップ。この構成によれば、第1電極および前記第2電極の各外部接続部を露出させながら第1電極および第2電極を覆う保護膜が形成されているので、第1電極および第2電極およびpn接合領域への水分の浸入を抑制または防止でき、そのうえ、保護膜によって、外力に対する耐久性を向上できる。
G12.前記半導体基板の前記主面が、コーナー部を丸めた矩形形状を有している、「G1.」〜「G11.」のいずれかに記載の双方向ツェナーダイオードチップ。この構成によれば、半導体基板の主面は、コーナー部が丸められた矩形形状を有している。それによって、双方向ツェナーダイオードチップの角部の欠け(チッピング)を抑制または防止できるので、外観不良の少ない双方向ツェナーダイオードチップを提供できる。
G13.実装基板と、前記実装基板に実装された「G1.」〜「G12.」のいずれかに記載の双方向ツェナーダイオードチップとを含む、回路アセンブリ。この構成により、各電流方向に対する特性が実質的に等しく、したがって品質の高い双方向ツェナーダイオードチップを用いた回路アセンブリを提供できる。
G14.前記双方向ツェナーダイオードチップが、前記実装基板にワイヤレスボンディング(フェースダウンボンディング、フリップチップボンディング)によって接続されている、「G13.」に記載の回路アセンブリ。この構成により、実装基板上における双方向ツェナーダイオードチップの占有空間を小さくできるから、電子部品の高密度実装に寄与できる。
G15.「G13.」または「G14.」に記載の回路アセンブリと、前記回路アセンブリを収容した筐体とを含む、電子機器。この構成により、各電流方向に対する特性が実質的に等しく、したがって品質の高い双方向ツェナーダイオードチップを用いた回路アセンブリを筐体内に収容した電子機器を提供できる。
第8発明の実施の形態を、添付図面を参照して詳細に説明する。
図141は、第8発明の一実施形態に係る双方向ツェナーダイオードチップの斜視図であり、図142はその平面図であり、図143は、図142のCXLIII−CXLIII線に沿う断面図である。さらに、図144は、図142のCXLIV−CXLIV線に沿う断面図である。
双方向ツェナーダイオードチップG1は、p型の半導体基板G2(たとえばシリコン基板)と、半導体基板Gに形成された第1ツェナーダイオードGD1と、半導体基板G2に形成され、第1ツェナーダイオードGD1に逆直列接続された第2ツェナーダイオードGD2と、第1ツェナーダイオードGD1に接続された第1電極G3と、第2ツェナーダイオードGD2に接続された第2電極4とを含む。第1ツェナーダイオードGD1は、複数のツェナーダイオードGD11,GD12から構成されている。第2ツェナーダイオードGD2は、複数のツェナーダイオードGD21,GD22から構成されている。
半導体基板G2は、一対の主面G2a,G2bと、その一対の主面G2a,G2bと直交する複数の側面G2cとを含み、前記一対の主面G2a,G2bのうちの一方(主面G2a)が素子形成面とされている。以下、この主面G2aを「素子形成面G2a」という。素子形成面G2aは、平面視において矩形に形成されており、たとえば、長手方向の長さLが0.4mm程度、短手方向の長さWが0.2mm程度であってもよい。また、双方向ツェナーダイオードチップG1の全体の厚さTは0.1mm程度であってもよい。素子形成面G2aの両端部に、第1電極G3の外部接続電極G3Bと、第2電極G4の外部接続電極G4Bとが配置されている。これらの外部接続電極G3B,G4Bの間の素子形成面G2aに、ダイオード形成領域G7が設けられている。ダイオード形成領域G7は、この実施形態では、矩形に形成されている。
半導体基板G2は、4つの側面G2cのうち互いに隣接する一対の側面の交差部に対応する四隅に4つのコーナー部G9を有している。この4つのコーナー部G9は、この実施形態では、ラウンド形状に整形されている。コーナー部G9は、素子形成面G2aの法線方向から見た平面視において、外側に凸の滑らかな湾曲面をなしている。これにより、双方向ツェナーダイオードチップG1の製造工程や実装時におけるチッピングを抑制できる構造となっている。
図145は、第1電極G3および第2電極G4ならびにその上に形成された構成を取り除いて、半導体基板G2の表面(素子形成面G2a)の構造を示す平面図である。
図142および図145を参照して、p型の半導体基板G2の表層領域には、半導体基板G2との間にそれぞれpn接合領域G11を形成する複数の第1のn型拡散領域(以下、「第1拡散領域G10」という)が形成されている。また、p型の半導体基板G2の表層領域には、半導体基板G2との間にそれぞれpn接合領域G13を形成する複数の第2のn型拡散領域(以下、「第2拡散領域G12」という)が形成されている。
この実施形態では、第1拡散領域G10および第2拡散領域G12は2個ずつ形成されている。これらの4個の拡散領域G10,G12は、第1拡散領域G10と第2拡散領域G12とが半導体基板G2の短手方向に沿って交互にかつ等間隔をおいて配列されている。また、これらの4個の拡散領域G10,G12は、半導体基板G2の短手方向に交差する方向(この実施形態では直交する方向)に延びた長手に形成されている。第1拡散領域G10および第2拡散領域G12は、この実施形態では等しい大きさおよび等しい形状に形成されている。具体的には、第1拡散領域G10および第2拡散領域G12は、平面視において、半導体基板G2の長手方向に長くかつ4隅が切除された略矩形に形成されている。
各第1拡散領域G10とp型の半導体基板G2における第1拡散領域G10の近傍部とによって、2個のツェナーダイオードGD11,GD12が構成され、これらの2個のツェナーダイオードGD11,GD12によって第1ツェナーダイオードGD1が構成されている。第1拡散領域G10はツェナーダイオードGD11,GD12毎に分離している。これにより、ツェナーダイオードGD11,GD12は、ツェナーダイオード毎に分離されたpn接合領域G11をそれぞれ有している。
同様に、各第2拡散領域G12とp型の半導体基板G2における第2拡散領域G12の近傍部とによって、2個のツェナーダイオードGD21,GD22が構成され、これらの2個のツェナーダイオードGD21,GD22によって第2ツェナーダイオードGD2が構成されている。第2拡散領域G12はツェナーダイオードGD21,GD22毎に分離している。これにより、ツェナーダイオードGD21,GD22は、ツェナーダイオード毎に分離されたpn接合領域G13をそれぞれ有している。
図143および図144に示されているように、半導体基板G2の素子形成面G2aには、酸化膜等からなる絶縁膜G15(図142では図示省略)が形成されている。絶縁膜G15には、第1拡散領域G10の表面をそれぞれ露出させる第1コンタクト孔G16と、第2拡散領域G12の表面を露出させる第2コンタクト孔G17とが形成されている。絶縁膜G15の表面には、第1電極G3および第2電極G4が形成されている。
第1電極G3は、絶縁膜G15の表面に形成された第1電極膜G3Aと、第1電極膜G3Aに接合された第1外部接続電極G3Bとを含む。第1電極膜G3Aは、ツェナーダイオードGD11に対応した第1拡散領域G10に接続された引き出し電極GL11と、ツェナーダイオードGD12に対応した第1拡散領域G10に接続された引き出し電極GL12と、引き出し電極GL11,GL12(第1引き出し電極)と一体的に形成された第1パッドG5とを有している。第1パッドG5は、素子形成面G2aの一端部に矩形に形成されている。この第1パッドG5に第1外部接続電極G3Bが接続されている。このようにして、第1外部接続電極G3Bは、引き出し電極GL11,GL12に共通に接続されている。第1パッドG5および第1外部接続電極G3Bは、第1電極G3の外部接続部を構成している。
第2電極G4は、絶縁膜G15の表面に形成された第2電極膜G4Aと、第2電極膜G4Aに接合された第2外部接続電極G4Bとを含む。第2電極膜G4Aは、ツェナーダイオードGD21に対応した第2拡散領域G12に接続された引き出し電極GL21と、ツェナーダイオードGD22に対応した第2拡散領域G12に接続された引き出し電極GL22と、引き出し電極GL21,GL22(第2引き出し電極)と一体的に形成された第2パッドG6とを有している。第2パッドG6は、素子形成面G2aの一端部に矩形に形成されている。この第2パッドG6に第2外部接続電極G4Bが接続されている。このようにして、第2外部接続電極G4Bは、引き出し電極GL21,GL22に共通に接続されている。第2パッドG6および第2外部接続電極G4Bは、第2電極G4の外部接続部を構成している。
引き出し電極GL11は、絶縁膜G15の表面からツェナーダイオードGD11の第1コンタクト孔G16内に入り込み、第1コンタクト孔G16内でツェナーダイオードGD11の第1拡散領域G10にオーミック接触している。引き出し電極GL11において、第1コンタクト孔G16内でツェナーダイオードGD11に接合されている部分は、接合部GC11を構成している。同様に、引き出し電極GL12は、絶縁膜G15の表面からツェナーダイオードGD12の第1コンタクト孔G16内に入り込み、第1コンタクト孔G16内でツェナーダイオードGD12の第1拡散領域G10にオーミック接触している。引き出し電極GL12において、第1コンタクト孔G16内でツェナーダイオードGD12に接合されている部分は、接合部GC12を構成している。
引き出し電極GL21は、絶縁膜G15の表面からツェナーダイオードGD21の第2コンタクト孔G17内に入り込み、第2コンタクト孔G17内でツェナーダイオードGD21の第2拡散領域G12にオーミック接触している。引き出し電極GL21において、第2コンタクト孔G17内でツェナーダイオードGD21に接合されている部分は、接合部GC21を構成している。同様に、引き出し電極GL22は、絶縁膜G15の表面からツェナーダイオードGD22の第2コンタクト孔G17内に入り込み、第2コンタクト孔G17内でツェナーダイオードGD22の第2拡散領域G12にオーミック接触している。引き出し電極GL22において、第2コンタクト孔G17内でツェナーダイオードGD22に接合されている部分は、接合部GC22を構成している。第1電極膜G3Aおよび第2電極膜G4Aは、この実施形態では、同じ材料からなっている。電極膜としては、この実施形態では、Al膜が用いられている。
第1電極膜G3Aと第2電極膜G4Aとの間は、スリットG18によって分離されている。引き出し電極GL11は、ツェナーダイオードGD11に対応する第1拡散領域G10上を通って第1パッドG5に至る直線に沿って直線状に形成されている。同様に、引き出し電極GL12は、ツェナーダイオードGD12に対応する第1拡散領域G10上を通って第1パッドG5に至る直線に沿って直線状に形成されている。引き出し電極GL11,GL12は、対応する第1拡散領域G10から第1パッドG5まで間の至るところで一様な幅をそれぞれ有しており、それらの幅は、接合部GC11,GC12の幅よりも広い。接合部GC11,G12の幅は、引き出し電極GL11,GL12の引き出し方向に直交する方向の長さによって定義される。引き出し電極GL11,GL12の先端部は、対応する第1拡散領域G10の平面形状と整合するように整形されている。引き出し電極GL11,GL12の基端部は、第1パッドG5に接続されている。
引き出し電極GL21は、ツェナーダイオードGD21に対応する第2拡散領域G12上を通って第2パッドG6に至る直線に沿って直線状に形成されている。同様に、引き出し電極GL22は、ツェナーダイオードGD22に対応する第2拡散領域G12上を通って第2パッドG6に至る直線に沿って直線状に形成されている。引き出し電極GL21,GL22は、対応する第2拡散領域G12から第2パッドG6まで間の至るところで一様な幅をそれぞれ有しており、それらの幅は、接合部GC21,GC22の幅よりも広い。接合部GC21,G22の幅は、引き出し電極GL21,GL22の引き出し方向に直交する方向の長さによって定義される。引き出し電極GL21,GL22の先端部は、対応する第2拡散領域G12の平面形状と整合するように整形されている。引き出し電極GL21,GL22の基端部は、第2パッドG6に接続されている。
つまり、第1電極G3および第2電極G4は、複数の第1引き出し電極GL11,GL12および複数の第2引き出し電極GL21,GL22が互いに噛み合う櫛歯形状に形成されている。また、第1電極G3および第1拡散領域G10と、第2電極G4および第2拡散領域G12とは、平面視において、互いに対称に構成されている。より具体的には、第1電極G3および第1拡散領域G10と第2電極G4および第2拡散領域G12とは、平面視において、素子形成面G2aの重心に対して点対称に構成されている。
第1電極G3および第1拡散領域G10と第2電極G4および第2拡散領域G12とが、実質的に線対称に構成されているとみなすこともできる。具体的には、半導体基板G2の一方の長辺側にある第2引き出し電極GL22とそれに隣接する第1引き出し電極GL11がほぼ同じ位置にあるとみなすとともに、半導体基板G2の他方の長辺側にある第1引き出し電極GL12とそれに隣接する第2引き出し電極GL21とがほぼ同じ位置にあるとみなす。そうすると、第1電極G3および第1拡散領域G10と第2電極G4および第2拡散領域G12とは、平面視において、素子形成面G2aの短手方向に平行でかつ長手方向中央を通る直線に対して線対称に構成されているとみなすことができる。なお、スリットG18は、引き出し電極GL11,GL12,GL21,GL22を縁取るように形成されている。
第1電極膜G3Aおよび第2電極膜G4Aは、たとえば窒化膜からなるパッシベーション膜G20(図142では図示省略)によって覆われており、さらにパッシベーション膜G20の上にはポリイミド等の樹脂膜G21が形成されている。パッシベーション膜G20および樹脂膜G21を貫通するように、第1パッドG5を露出させるパッド開口G22と、第2パッドG6を露出させるパッド開口G23とが形成されている。パッド開口G22,G23に外部接続電極G3B,G4Bがそれぞれ埋め込まれている。パッシベーション膜G20および樹脂膜G21は、保護膜を構成しており、第1引き出し電極GL11,GL12、第2引き出し電極GL21,GL22およびpn接合領域G11,G13への水分の浸入を抑制または防止するとともに、外部からの衝撃等を吸収し、双方向ツェナーダイオードチップG1の耐久性の向上に寄与している。
外部接続電極G3B,G4Bは、樹脂膜G21の表面よりも低い位置(半導体基板2に近い位置)に表面を有していてもよいし、樹脂膜G21の表面から突出していて、樹脂膜G21よりも高い位置(半導体基板G2から遠い位置)に表面を有していてもよい。図143には、外部接続電極G3B,G4Bが樹脂膜G21の表面から突出している例を示す。外部接続電極G3B,G4Bは、たとえば、電極膜G3A,G4Aに接するNi膜と、その上に形成されたPd膜と、その上に形成されたAu膜とを有するNi/Pd/Au積層膜からなっていてもよい。このような積層膜は、めっき法によって形成することができる。
第1ツェナーダイオードGD1を構成する複数のツェナーダイオードGD11,GD12の第1拡散領域G10は、第1電極G3に共通に接続されているとともに、ツェナーダイオードGD11,GD12の共通のp型領域であるp型の半導体基板G2に接続されている。これにより、第1ツェナーダイオードGD1を構成する複数のツェナーダイオードGD11,GD12が並列に接続されている。一方、第2ツェナーダイオードGD2を構成する複数のツェナーダイオードGD21,GD22の第2拡散領域G12は、第2電極G4に接続されているとともに、ツェナーダイオードGD21,GD22の共通のp型領域であるp型の半導体基板G2に接続されている。これにより、第2ツェナーダイオードGD2を構成する複数のツェナーダイオードGD21,GD22が並列に接続されている。そして、ツェナーダイオードGD21,GD22の並列回路とツェナーダイオードGD11,GD12の並列回路とが逆直列接続されており、その逆直列回路によって、双方向ツェナーダイオードが構成されている。
図146は、双方向ツェナーダイオードチップG1の内部の電気的構造を示す電気回路図である。第1ツェナーダイオードGD1を構成する複数のツェナーダイオードGD11,GD12のカソードは第1電極G3に共通接続され、それらのアノードは第2ツェナーダイオードGD2を構成する複数のツェナーダイオードGD21,GD22のアノードに共通接続されている。そして、複数のツェナーダイオードGD21,GD22のカソードは、第2電極G4に共通接続されている。これにより、全体として1つの双方向ツェナーダイオードとして機能する。
この実施形態によれば、第1電極G3および第1拡散領域G10と、第2電極G4および第2拡散領域G12とは、互いに対称に構成されているので、各電流方向に対する特性を実質的に等しくすることができる。
図147Bは、第1電極および第1拡散領域と第2電極および第2拡散領域とが互いに非対称に構成されている双方向ツェナーダイオード(比較例)について、各電流方向に対する電圧対電流特性を測定した実験結果を示す。図147Bにおいて、実線は、双方向ツェナーダイオードに一方の電極を正極とし他方の電極を負極として電圧を印加した場合の電圧対電流特性を示し、破線は当該双方向ツェナーダイオードに前記一方の電極を負極とし前記他方の電極を正極として電圧を印加した場合の電圧対電流特性を示している。この実験結果から、第1電極および第1拡散領域と第2電極および第2拡散領域とが非対称に構成された双方向ツェナーダイオードでは、各電流方向に対する電圧対電流特性が等しくならないことが分かる。
図147Aは、この実施形態の双方向ツェナーダイオードについて、各電流方向に対する電圧対電流特性を測定した実験結果を示す。この実施形態の双方向ツェナーダイオードでは、第1電極G3を正極とし第2電極G4を負極として電圧を印加した場合の電圧対電流特性および第2電極G4を正極とし第1電極G3を負極として電圧を印加した場合の電圧対電流特性は、共に図147Aに実線で示すような特性となった。つまり、この実施形態の双方向ツェナーダイオードでは、各電流方向に対する電圧対電流特性が実質的に等しくなった。
この実施形態の構成によれば、双方向ツェナーダイオードチップG1は、第1ツェナーダイオードGD1と第2ツェナーダイオードGD2とを有している。第1ツェナーダイオードGD1は、複数のツェナーダイオードGD11,GD12(第1拡散領域G10)を有しており、各ツェナーダイオードGD11,GD12がpn接合領域G11を有している。pn接合領域G11は、ツェナーダイオードGD11,GD12毎に分離されている。そのため、「第1ツェナーダイオードGD1のpn接合領域G11の周囲長」、すなわち、半導体基板G2における第1拡散領域G10の周囲長の合計(総延長)が長くなる。これにより、pn接合領域G11の近傍における電界の集中を回避し、その分散を図ることができるので、第1ツェナーダイオードGD1のESD耐量の向上を図ることができる。すなわち、双方向ツェナーダイオードチップG1を小型に形成する場合であっても、pn接合領域G11の総周囲長を大きくすることができるから、双方向ツェナーダイオードチップG1の小型化とESD耐量の確保とを両立することができる。
同様に、第2ツェナーダイオードGD2は、複数のツェナーダイオードGD21,GD22(第1拡散領域G12)を有しており、各ツェナーダイオードGD21,GD22がpn接合領域G13を有している。pn接合領域G13は、ツェナーダイオードGD21,GD22毎に分離されている。そのため、「第2ツェナーダイオードGD2のpn接合領域G13の周囲長」、すなわち、半導体基板G2における第2拡散領域G12の周囲長の合計(総延長)が長くなる。これにより、pn接合領域G13の近傍における電界の集中を回避し、その分散を図ることができるので、第2ツェナーダイオードGD2のESD耐量の向上を図ることができる。すなわち、双方向ツェナーダイオードチップG1を小型に形成する場合であっても、pn接合領域G13の総周囲長を大きくすることができるから、双方向ツェナーダイオードチップG1の小型化とESD耐量の確保とを両立することができる。
この実施形態では、第1ツェナーダイオードGD1のpn接合領域G11および第2ツェナーダイオードGD2のpn接合領域G13の各周囲長は、400μm以上でかつ1500μm以下に形成されている。前記各周囲長は、500μm以上でかつ1000μm以下に形成されていることがより好ましい。
前記各周囲長が400μm以上に形成されているので、後に図148を用いて説明するように、ESD耐量の大きい双方向ツェナーダイオードチップを実現することができる。また、前記各周囲長が1500μm以下に形成されているので、後に図149を用いて説明するように、第1電極G3と第2電極G4との間の容量(端子間容量)の小さな双方向ツェナーダイオードチップを実現することができる。より具体的には、端子間容量が30[pF]以下の双方向ツェナーダイオードチップを実現することができる。各周囲長は、500μm以上でかつ1000μm以下に形成されていることがより好ましい。
図148は、同面積の半導体基板上に形成する引き出し電極(拡散領域)の個数および/または拡散領域の大きさを様々に設定して、第1ツェナーダイオードのpn接合領域および第2ツェナーダイオードのpn接合領域の各周囲長を異ならせた複数のサンプルについて、ESD耐量を測定した実験結果を示す。ただし、各サンプルにおいては、前記実施形態と同様に、第1電極および第1拡散領域と第2電極および第2拡散領域とは互いに対称に形成されている。したがって、各サンプルにおいて、第1ツェナーダイオードGD1の接合領域G11の周囲長と第2ツェナーダイオードGD2の接合領域G13の周囲長とはほぼ同じになる。
図148の横軸は、第1ツェナーダイオードGD1の接合領域G11の周囲長または第2ツェナーダイオードGD2の接合領域G13の周囲長のうちの一方の長さを示している。この実験結果から、pn接合領域G11およびpn接合領域G13の各周囲長が長くなるほど、ESD耐量が大きくなることが分かる。pn接合領域G11およびpn接合領域G13の各周囲長を400μm以上に形成した場合に、目標値である8キロボルト以上のESD耐量を実現することができた。
図149は、同面積の半導体基板上に形成する引き出し電極(拡散領域)の個数および/または拡散領域の大きさを様々に設定して、第1ツェナーダイオードのpn接合領域および第2ツェナーダイオードのpn接合領域の各周囲長を異ならせた複数のサンプルについて、端子間容量を測定した実験結果を示す。ただし、各サンプルにおいては、前記実施形態と同様に、第1電極および第1拡散領域と第2電極および第2拡散領域とは互いに対称に形成されている。
図149の横軸は、第1ツェナーダイオードGD1の接合領域G11の周囲長または第2ツェナーダイオードGD2の接合領域G13の周囲長のうちの一方の長さを示している。この実験結果から、pn接合領域G11およびpn接合領域G13の各周囲長が長くなるほど、端子間容量が大きくなることが分かる。pn接合領域G11およびpn接合領域G13の各周囲長を1500μm以下に形成した場合に、目標値である30[pF]以下の端子間容量を実現することができた。
さらに、この実施形態では、引き出し電極GL11,GL12,GL21,GL22の幅が、接合部GC11,GC12,GC21,GC22から第1パッドG5までの間の至るところで、接合部GC11,GC12,GC21,GC22の幅よりも広い。これにより、許容電流量を大きくとることができ、エレクトロマイグレーションを低減して、大電流に対する信頼性を向上できる。すなわち、小型でESD耐量が大きく、しかも大電流に対する信頼性をも確保した双方向ツェナーダイオードチップを提供できる。
さらに、半導体基板G2の一方の表面である素子形成面G2aに第1電極G3および第2電極G4の外部接続電極G3B,G4Bがいずれも形成されている。そこで、図150に示すように、素子形成面G2aを実装基板G25に対向させて、外部接続電極G3B,G4BをはんだG26によって実装基板G25上に接合することにより、双方向ツェナーダイオードチップG1を実装基板G25上に表面実装した回路アセンブリを構成することができる。すなわち、フリップチップ接続型の双方向ツェナーダイオードチップG1を提供することができ、素子形成面G2aを実装基板G25の実装面に対向させたフェースダウン接合によって、ワイヤレスボンディングによって双方向ツェナーダイオードチップG1を実装基板G25に接続できる。これによって、実装基板G25上における双方向ツェナーダイオードチップG1の占有空間を小さくできる。とくに、実装基板G25上における双方向ツェナーダイオードチップG1の低背化を実現できる。これにより、小型電子機器等の筐体内の空間を有効に利用でき、高密度実装および小型化に寄与できる。
また、この実施形態では、半導体基板G2上に絶縁膜G15が形成されており、その絶縁膜G15に形成された第1コンタクト孔G16を介してツェナーダイオードGD11,GD12の第1拡散領域G10に引き出し電極GL11,GL12の接合部GC11,GC12が接続されている。そして、第1コンタクト孔G16の外の領域において絶縁膜G15上に第1パッドG5が配置されている。つまり、pn接合領域G11の直上から離れた位置に第1パッドG5が設けられている。
同様に、絶縁膜G15に形成された第2コンタクト孔G17を介してツェナーダイオードGD21,GD22の第2拡散領域G12に引き出し電極GL21,GL22の接合部GC21,GC22が接続されている。そして、第2コンタクト孔G17の外の領域において絶縁膜G15上に第2パッドG6が配置されている。第2パッドG6もまた、pn接合領域G13の直上から離れた位置にある。これにより、双方向ツェナーダイオードチップG1を実装基板G25に実装するときに、pn接合領域G11,G13に大きな衝撃が加わることを回避できる。それによって、pn接合領域G11,G13の破壊を回避できるので、外力に対する耐久性に優れた双方向ツェナーダイオードチップを実現できる。また、外部接続電極G3B,G4Bを設けずに、第1パッドG5および第2パッドG6をそれぞれ第1電極G3の外部接続部および第2電極G4の外部接続部とし、これらの第1パッドG5および第2パッドG6にボンディングワイヤを接続する構成をとることもできる。この場合にも、ワイヤボンディング時の衝撃によってpn接合領域G11,G13が破壊されることを回避できる。
さらに、この実施形態では、半導体基板G2は、コーナー部G9が丸められた矩形形状を有している。それによって、双方向ツェナーダイオードチップG1の角部の欠け(チッピング)を抑制または防止できるので、外観不良の少ない双方向ツェナーダイオードチップG1を提供できる。
図151は、双方向ツェナーダイオードチップG1の製造工程の一例を説明するための工程図である。また、図152Aおよび図152Bは、図151の製造工程途中の構成を概略的に示す断面図であり、図143に対応する切断面を示す。図153は、半導体基板G2の元基板としてのp型半導体ウエハGWの平面図であり、一部の領域を拡大して示してある。
まず、半導体基板G2の元基板としてのp型半導体ウエハGWが用意される。半導体ウエハGWの表面は素子形成面GWaであり、半導体基板G2の素子形成面G2aに対応している。素子形成面GWaには、複数の双方向ツェナーダイオードチップG1に対応した複数の双方向ツェナーダイオードチップ領域G1aが、マトリクス状に配列されて設定されている。隣接する双方向ツェナーダイオードチップ領域G1aの間には、境界領域G80が設けられている。境界領域G80は、ほぼ一定の幅を有する帯状の領域であり、直交する二方向に延びて格子状に形成されている。半導体ウエハGWに対して必要な工程を行った後に、境界領域G80に沿って半導体ウエハGWを切り離すことにより、複数の双方向ツェナーダイオードチップG1が得られる。
半導体ウエハGWに対して実行される工程の一例は、次のとおりである。
まず、p型半導体ウエハGWの素子形成面GWaに、熱酸化膜やCVD酸化膜等の絶縁膜G15(たとえば8000Å〜8600Åの厚さ)が形成され(GS1)、その上にレジストマスクが形成される(GS2)。このレジストマスクを用いたエッチングによって、第1拡散領域G10および第2拡散領域G12に対応する開口が絶縁膜G15に形成される(GS3)。さらに、レジストマスクを剥離した後に、絶縁膜G15に形成された開口から露出する半導体ウエハGWの表層部にn型不純物が導入される(GS4)。n型不純物の導入は、n型不純物としての燐を表面に堆積させる工程(いわゆるリンデポ)によって行われてもよいし、n型不純物イオン(たとえば燐イオン)の注入によって行われてもよい。リンデポとは、半導体ウエハGWを拡散炉内に搬入し、拡散路内でPOCl3ガスを流して行う熱処理によって、絶縁膜G15の開口内で露出する半導体ウエハGWの表面に燐を堆積させる処理である。必要に応じて絶縁膜G15を厚膜化(たとえばCVD酸化膜形成により1200Å程度厚膜化)した後(GS5)、半導体ウエハGWに導入された不純物イオンを活性化するための熱処理(ドライブ)が行われる(GS6)。これにより、半導体ウエハGWの表層部に第1拡散領域G10および第2拡散領域G12が形成される。
次いで、コンタクト孔G16,G17に整合する開口を有するさらに別のレジストマスクが絶縁膜G15の上に形成される(GS7)。このレジストマスクを介するエッチングによって、絶縁膜G15にコンタクト孔G16,G17が形成される(GS8)、その後、レジストマスクが剥離される。
次いで、たとえばスパッタリングによって、第1電極G3および第2電極G4を構成する電極膜が絶縁膜G15上に形成される(GS9)。この実施形態では、Alからなる電極膜(たとえば厚さ10000Å)が形成される。そして、この電極膜上に、スリットG18に対応する開口パターンを有する別のレジストマスクが形成され(GS10)、このレジストマスクを介するエッチング(たとえば反応性イオンエッチング)によって、電極膜にスリットG18が形成される(GS11)。これにより、前記電極膜が、第1電極膜G3Aおよび第2電極膜G4Aに分離される。
次いで、レジスト膜を剥離した後、たとえばCVD法によって窒化膜等のパッシベーション膜G20が形成され(GS12)、さらにポリイミド等を塗布することにより樹脂膜G21が形成される(GS13)。たとえば、感光性を付与したポリイミドが塗布され、パッド開口G22,G23に対応するパターンで露光した後、そのポリイミド膜が現像される(ステップGS14)。これにより、パッド開口G22,G23に対応した開口を有する樹脂膜G21が形成される。その後、必要に応じて、樹脂膜をキュアするための熱処理が行われる(GS15)。そして、樹脂膜G21をマスクとしたドライエッチング(たとえば反応性イオンエッチング)によって、パッシベーション膜G20にパッド開口G22,G23が形成される(GS16)。その後、パッド開口G22,G23内に外部接続電極G3B,G4Bが形成される(GS17)。外部接続電極G3B,G4Bの形成は、めっき(好ましくは無電解めっき)によって行うことができる。
次いで、境界領域G80(図153参照)に整合する格子状の開口を有するレジストマスクG83(図152A参照)が形成される(GS18)。このレジストマスクG83を介してプラズマエッチングが行われ、それによって、図152Aに示すように、半導体ウエハGWがその素子形成面GWaから所定の深さまでエッチングされる。これによって、境界領域G80に沿って、切断用の溝G81が形成される(GS19)。レジストマスクG83が剥離された後、図152Bに示すように、半導体ウエハGWが裏面GWbから、溝G81の底部に到達するまで研削される(GS20)。これによって、複数の双方向ツェナーダイオードチップ領域G1aが個片化され、前述の構造の双方向ツェナーダイオードチップG1を得ることができる。
境界領域G80に溝G81を形成するためのレジストマスクG83は、図153に示すように、双方向ツェナーダイオードチップ領域G1aの四隅に接する位置に、双方向ツェナーダイオードチップ領域G1aの外側に凸の湾曲形状のラウンド形状部G84を有している。ラウンド形状部G84は、双方向ツェナーダイオードチップ領域G1aの隣接する二つの辺を滑らかな曲線で接続するように形成されている。したがって、このレジストマスクG83をマスクとして行うプラズマエッチングによって溝G81を形成すると、溝G81は、双方向ツェナーダイオードチップ領域G1aの四隅に接する位置に、双方向ツェナーダイオードチップ領域G1aの外側に凸の湾曲形状のラウンド形状部を有することになる。したがって、双方向ツェナーダイオードチップ領域G1aを半導体ウエハGWから切り出すための溝G81を形成する工程において、同時に、双方向ツェナーダイオードチップG1の四隅のコーナー部G9をラウンド形状に整形できる。すなわち、専用の工程を追加することなく、コーナー部G9をラウンド形状に加工できる。
この実施形態では、半導体基板G2がp型半導体からなっているので、半導体基板G2上にエピタキシャル層を形成しなくても、安定した特性を実現できる。すなわち、n型の半導体ウエハは抵抗率の面内ばらつきが大きいので、n型半導体ウエハを用いるときには、その表面に抵抗率の面内ばらつきの少ないエピタキシャル層を形成し、このエピタキシャル層に不純物拡散層を形成してpn接合を形成する必要がある。これは、n型不純物の偏析係数が小さいために、半導体ウエハの元となるインゴット(たとえばシリコンインゴット)を形成するときに、ウエハの中心部と周縁部とで抵抗率の差が大きくなるからである。これに対して、p型不純物の偏析係数は比較的大きいので、p型半導体ウエハは抵抗率の面内ばらつきが少ない。したがって、p型半導体ウエハを用いることによって、エピタキシャル層を形成することなく、安定した特性の双方向ツェナーダイオードをウエハのいずれの箇所からも切り出すことができる。よって、p型半導体基板G2を用いることによって、製造工程を簡単にでき、かつ製造コストを低減できる。
図154は、双方向ツェナーダイオードチップが用いられる電子機器の一例であるスマートフォンの外観を示す斜視図である。スマートフォンG201は、扁平な直方体形状の筐体G202の内部に電子部品を収納して構成されている。筐体G202は表側および裏側に長方形状の一対の主面を有しており、その一対の主面が4つの側面で結合されている。筐体G202の一つの主面には、液晶パネルや有機ELパネル等で構成された表示パネルG203の表示面が露出している。表示パネルG203の表示面は、タッチパネルを構成しており、使用者に対する入力インターフェースを提供している。
表示パネルG203は、筐体G202の一つの主面の大部分を占める長方形形状に形成されている。表示パネルG203の一つの短辺に沿うように、操作ボタンG204が配置されている。この実施形態では、複数(3つ)の操作ボタンG204が表示パネルG203の短辺に沿って配列されている。使用者は、操作ボタンG204およびタッチパネルを操作することによって、スマートフォンG201に対する操作を行い、必要な機能を呼び出して実行させることができる。
表示パネルG203の別の一つの短辺の近傍には、スピーカG205が配置されている。スピーカG205は、電話機能のための受話口を提供するとともに、音楽データ等を再生するための音響化ユニットとしても用いられる。一方、操作ボタンG204の近くには、筐体G202の一つの側面にマイクロフォンG206が配置されている。マイクロフォンG206は、電話機能のための送話口を提供するほか、録音用のマイクロフォンとして用いることもできる。
図155は、筐体G202の内部に収容された電子回路アセンブリG210の構成を示す図解的な平面図である。電子回路アセンブリG210は、配線基板G211と、配線基板G211の実装面に実装された回路部品とを含む。複数の回路部品は、複数の集積回路素子(IC)G212−G220と、複数のチップ部品とを含む。複数のICは、伝送処理IC G212、ワンセグTV受信IC G213、GPS受信IC G214、FMチューナIC G215、電源IC G216、フラッシュメモリG217、マイクロコンピュータG218、電源IC G219およびベースバンドIC G220を含む。複数のチップ部品は、チップインダクタG221,G225,G235、チップ抵抗器G222,G224,G233、チップキャパシタG227,G230,G234、チップダイオードG228,G231および双方向ツェナーダイオードチップG241〜G248を含む。これらのチップ部品は、たとえばフリップチップ接合により配線基板G211の実装面上に実装されている。
双方向ツェナーダイオードチップG241〜G248は、ワンセグTV受信IC G213、GPS受信IC G214、FMチューナIC G215、電源IC G216、フラッシュメモリG217、マイクロコンピュータG218、電源IC G219およびベースバンドIC G220への信号入力ラインでのプラスマイナスのサージ吸収等を行うために設けられている。双方向ツェナーダイオードチップG241〜G248には、前述の実施形態に係る双方向ツェナーダイオードチップを適用できる。
伝送処理IC G212は、表示パネルG203に対する表示制御信号を生成し、かつ表示パネルG203の表面のタッチパネルからの入力信号を受信するための電子回路を内蔵している。表示パネルG203との接続のために、伝送処理IC G212には、フレキシブル配線G209が接続されている。
ワンセグTV受信IC G213は、ワンセグ放送(携帯機器を受信対象とする地上デジタルテレビ放送)の電波を受信するための受信機を構成する電子回路を内蔵している。ワンセグTV受信IC G213の近傍には、複数のチップインダクタG221と、複数のチップ抵抗器G222と、複数の双方向ツェナーダイオードチップG241とが配置されている。ワンセグTV受信IC G213、チップインダクタG221、チップ抵抗器G222および双方向ツェナーダイオードチップG241は、ワンセグ放送受信回路G223を構成している。チップインダクタG221およびチップ抵抗器G222は、正確に合わせ込まれたインダクタンスおよび抵抗をそれぞれ有し、ワンセグ放送受信回路G223に高精度な回路定数を与える。
GPS受信IC G214は、GPS衛星からの電波を受信してスマートフォンG201の位置情報を出力する電子回路を内蔵している。GPS受信IC G214の近傍には、複数の双方向ツェナーダイオードチップG242が配置されている。
FMチューナIC G215は、その近傍において配線基板G211に実装された複数のチップ抵抗器G224、複数のチップインダクタG225および複数の双方向ツェナーダイオードチップG243とともに、FM放送受信回路G226を構成している。チップ抵抗器G224およびチップインダクタG225は、正確に合わせ込まれた抵抗値およびインダクタンスをそれぞれ有し、FM放送受信回路G226に高精度な回路定数を与える。
電源IC G216の近傍には、複数のチップキャパシタG227、複数のチップダイオードG228および複数の双方向ツェナーダイオードチップG244が配線基板G211の実装面に実装されている。電源IC G216は、チップキャパシタG227、チップダイオードG228および双方向ツェナーダイオードチップG244とともに、電源回路G229を構成している。
フラッシュメモリG217は、オペレーティングシステムプログラム、スマートフォンG201の内部で生成されたデータ、通信機能によって外部から取得したデータおよびプログラムなどを記録するための記憶装置である。フラッシュメモリG217の近傍には、複数の双方向ツェナーダイオードチップG245が配置されている。
マイクロコンピュータG218は、CPU、ROMおよびRAMを内蔵しており、各種の演算処理を実行することにより、スマートフォンG201の複数の機能を実現する演算処理回路である。より具体的には、マイクロコンピュータG218の働きにより、画像処理や各種アプリケーションプログラムのための演算処理が実現されるようになっている。マイクロコンピュータG218の近傍には、複数の双方向ツェナーダイオードチップG246が配置されている。
電源IC G219の近くには、複数のチップキャパシタG230、複数のチップダイオードG231および複数の双方向ツェナーダイオードチップG247が、配線基板G211の実装面に実装されている。電源IC G219は、チップキャパシタG230、チップダイオードG231および双方向ツェナーダイオードチップG247とともに、電源回路G232を構成している。
ベースバンドIC G220の近くには、複数のチップ抵抗器G233、複数のチップキャパシタG234、複数のチップインダクタG235および複数の双方向ツェナーダイオードチップG248が、配線基板G211の実装面に実装されている。ベースバンドIC G220は、チップ抵抗器G233、チップキャパシタG234、チップインダクタG235および複数の双方向ツェナーダイオードチップG248とともに、ベースバンド通信回路G236を構成している。ベースバンド通信回路G236は、電話通信およびデータ通信のための通信機能を提供する。
このような構成によって、電源回路G229,G232によって適切に調整された電力が、伝送処理IC G212、GPS受信IC G214、ワンセグ放送受信回路G223、FM放送受信回路G226、ベースバンド通信回路G236、フラッシュメモリG217およびマイクロコンピュータG218に供給される。マイクロコンピュータG218は、伝送処理IC G212を介して入力される入力信号に応答して演算処理を行い、伝送処理IC G212から表示パネルG203に表示制御信号を出力して表示パネルG203に各種の表示を行わせる。
タッチパネルまたは操作ボタンG204の操作によってワンセグ放送の受信が指示されると、ワンセグ放送受信回路G223の働きによってワンセグ放送が受信される。そして、受信された画像を表示パネルG203に出力し、受信された音声をスピーカG205から音響化させるための演算処理が、マイクロコンピュータG218によって実行される。
また、スマートフォンG201の位置情報が必要とされるときには、マイクロコンピュータG218は、GPS受信IC G214が出力する位置情報を取得し、その位置情報を用いた演算処理を実行する。
さらに、タッチパネルまたは操作ボタンG204の操作によってFM放送受信指令が入力されると、マイクロコンピュータG218は、FM放送受信回路G226を起動し、受信された音声をスピーカG205から出力させるための演算処理を実行する。
フラッシュメモリG217は、通信によって取得したデータの記憶や、マイクロコンピュータG218の演算や、タッチパネルからの入力によって作成されたデータを記憶するために用いられる。マイクロコンピュータG218は、必要に応じて、フラッシュメモリG217に対してデータを書き込み、またフラッシュメモリG217からデータを読み出す。
電話通信またはデータ通信の機能は、ベースバンド通信回路G236によって実現される。マイクロコンピュータG218は、ベースバンド通信回路G236を制御して、音声またはデータを送受信するための処理を行う。
図156A〜図156Eは、それぞれ双方向ツェナーダイオードチップの変形例を示す平面図である。図156A〜図156Eは、図142に対応する平面図を示している。図156A〜図156Eにおいて、図142に示された各部に対応する部分には、図142と同一の参照符号を付して示す。
図156Aの双方向ツェナーダイオードチップG1Aでは、第1拡散領域G10および第2拡散領域G12は1個ずつ形成されている。第1ツェナーダイオードGD1は、第1拡散領域G10に対応する1個のツェナーダイオードから構成されている。第2ツェナーダイオードGD2は、第2拡散領域G12に対応する1個のツェナーダイオードから構成されている。第1拡散領域G10および第2拡散領域G12とは、半導体基板G2の長手方向に長い略矩形であり、半導体基板G2の短手方向に間隔をおいて配置されている。第1拡散領域G10および第2拡散領域G12の長手方向の長さは、比較的短く(第1パッドG5と第2パッドG6との間隔の1/2より短く)形成されている。第1拡散領域G10および第2拡散領域G12の間隔は、拡散領域G10,G12の幅よりも短く設定されている。
第1電極G3には、第1拡散領域G10に対応した1個の引き出し電極GL11が形成されている。同様に、第2電極G4には、第2拡散領域G12に対応した1個の引き出し電極GL21が形成されている。第1電極G3および第2電極G4は、引き出し電極GL11と引き出し電極GL21が互いに噛み合う櫛歯形状に形成されている。
第1電極G3および第1拡散領域G10と第2電極G4および第2拡散領域G12とは、平面視において、素子形成面G2aの重心に対して点対称に構成されている。なお、第1電極G3および第1拡散領域G10と第2電極G4および第2拡散領域G12とが、実質的に線対称に構成されているとみなすことができる。つまり、第1引き出し電極GL11と第2引き出し電極GL21とがほぼ同じ位置にあるとみなすと、第1電極G3および第1拡散領域G10と第2電極G4および第2拡散領域G12とは、平面視において、素子形成面G2aの短手方向に平行でかつ長手方向中央を通る直線に対して線対称に構成されているとみなすことができる。
図156Bの双方向ツェナーダイオードチップG1Bでは、図156Aの双方向ツェナーダイオードチップG1Aと同様に、第1ツェナーダイオードGD1および第2ツェナーダイオードGD2は、それぞれ1個のツェナーダイオードから構成されている。図156Bの双方向ツェナーダイオードチップG1Bでは、第1拡散領域G10および第2拡散領域G12の長手方向の長さおよび引き出し電極GL11,GL21の長さが、図156Aの双方向ツェナーダイオードチップG1Aのそれらに比べて大きく(第1パッドG5と第2パッドG6との間隔の1/2より長く)形成されている。
図156Cの双方向ツェナーダイオードチップG1Cでは、第1拡散領域G10および第2拡散領域G12は4個ずつ形成されている。これら8個の第1拡散領域G10および第2拡散領域G12は、半導体基板G2の長手方向に長い矩形状であり、第1拡散領域G10と第2拡散領域G12とが半導体基板G2の短手方向に沿って交互にかつ等間隔をおいて配列されている。第1ダイオードGD1は、各第1拡散領域G10にそれぞれ対応した4個のツェナーダイオードGD11〜GD14から構成されている。第2ダイオードGD2は、各第2拡散領域G12にそれぞれ対応した4個のツェナーダイオードGD21〜GD24から構成されている。
第1電極G3には、各第1拡散領域G10にそれぞれ対応した4個の引き出し電極GL11〜GL14が形成されている。同様に、第2電極G4には、各第2拡散領域G12にそれぞれ対応した4個の引き出し電極GL21〜GL24が形成されている。第1電極G3および第2電極G4は、引き出し電極GL11〜GL14と引き出し電極GL21〜GL24が互いに噛み合う櫛歯形状に形成されている。
第1電極G3および第1拡散領域G10と第2電極G4および第2拡散領域G12とは、平面視において、素子形成面G2aの重心に対して点対称に構成されている。なお、第1電極G3および第1拡散領域G10と第2電極G4および第2拡散領域G12とが、実質的に線対称に構成されているとみなすことができる。つまり、第1引き出し電極GL11〜GL14と第2引き出し電極GL21〜GL24の隣り合うものどうし(GL24とGL11,GL23とGL12,GL22とGL13,GL21とGL14)がほぼ同じ位置にあるとみなすと、第1電極G3および第1拡散領域G10と第2電極G4および第2拡散領域G12とは、平面視において、素子形成面G2aの短手方向中央に平行でかつ長手方向中央を通る直線に対して線対称に構成されているとみなすことができる。
図156Dの双方向ツェナーダイオードチップG1Dでは、図142の実施形態と同様に、第1拡散領域G10および第2拡散領域G12は2個ずつ形成されている。これら4個の第1拡散領域G10および第2拡散領域G12は、半導体基板G2の長手方向に長い矩形状であり、第1拡散領域G10と第2拡散領域G12とが半導体基板G2の短手方向に沿って交互に配列されている。第1ダイオードGD1は、各第1拡散領域G10にそれぞれ対応した2個のツェナーダイオードGD11,GD12から構成されている。第2ダイオードGD2は、各第2拡散領域G12にそれぞれ対応した2個のツェナーダイオードGD21,GD22から構成されている。これらの4個のダイオードは、素子形成面G2aにおいて、その短辺方向に、GD22,GD11,GD21,GD12の順に並んで配置されている。
ツェナーダイオードGD22に対応した第2拡散領域G12とツェナーダイオードGD11に対応した第1拡散領域G10とは、素子形成面G2aの一方の長辺寄りの部分に互いに隣接して配置されている。ツェナーダイオードGD21に対応した第2拡散領域G12とツェナーダイオードGD12に対応した第1拡散領域G10とは、素子形成面G2aの他方の長辺寄りの部分に互いに隣接して配置されている。つまり、ツェナーダイオードGD11に対応した第1拡散領域G10と、ツェナーダイオードGD21に対応した第2拡散領域G12とは、大きな間隔(拡散領域G10,G12の幅よりも大きな間隔)をおいて配置されている。
第1電極G3には、各第1拡散領域G10にそれぞれ対応した2個の引き出し電極GL11,GL12が形成されている。同様に、第2電極G4には、各第2拡散領域G12にそれぞれ対応した2個の引き出し電極GL21,GL22が形成されている。第1電極G3および第2電極G4は、引き出し電極GL11,GL12と引き出し電極GL21,GL22が互いに噛み合う櫛歯形状に形成されている。
第1電極G3および第1拡散領域G10と第2電極G4および第2拡散領域G12とは、平面視において、素子形成面G2aの重心に対して点対称に構成されている。なお、第1電極G3および第1拡散領域G10と第2電極G4および第2拡散領域G12とが、実質的に線対称に構成されているとみなすことができる。つまり、半導体基板G2の一方の長辺側にある第2引き出し電極GL22とそれに隣接する第1引き出し電極GL11がほぼ同じ位置にあるとみなすとともに、半導体基板G2の他方の長辺側にある第1引き出し電極GL12とそれに隣接する第2引き出し電極GL21とがほぼ同じ位置にあるとみなす。そうすると、第1電極G3および第1拡散領域G10と第2電極G4および第2拡散領域G12とは、平面視において、素子形成面G2aの短手方向に平行でかつ中央長手方向中央を通る直線に対して線対称に構成されているとみなすことができる。
図156Eの双方向ツェナーダイオードチップG1Eでは、第1拡散領域G10および第2拡散領域G12は2個ずつ形成されている。各第1拡散領域G10および各第2拡散領域G12は、第1拡散領域G10の長手方向に長い略矩形である。一方の第2拡散領域G12は素子形成面G2aの一方の長辺寄りの部分に形成され、他方の第2拡散領域G12は素子形成面G2aの他方の長辺寄りの部分に形成されている。2個の第1拡散領域G10は、2個の第2拡散領域G12の間の領域において、各第2拡散領域G12にそれぞれ隣接して形成されている。つまり、2個の第1拡散領域G10は大きな間隔(拡散領域G10,G12の幅よりも大きな間隔)をおいて配置されており、それらの外側に第2拡散領域G12が1個ずつ配置されている。
第1ダイオードGD1は、各第1拡散領域G10にそれぞれ対応した2個のツェナーダイオードGD11,GD12から構成されている。第2ダイオードGD2は、各第2拡散領域G12にそれぞれ対応した2個のツェナーダイオードGD21,GD22から構成されている。第1電極G3には、各第1拡散領域G10にそれぞれ対応した2個の引き出し電極GL11,GL12が形成されている。同様に、第2電極G4には、各第2拡散領域G12にそれぞれ対応した2個の引き出し電極GL21,GL22が形成されている。
第1電極G3および第1拡散領域G10と第2電極G4および第2拡散領域G12とは、実質的に線対称に構成されているとみなすことができる。つまり、半導体基板G2の一方の長辺側にある第2引き出し電極GL22とそれに隣接する第1引き出し電極GL11がほぼ同じ位置にあるとみなすとともに、半導体基板G2の他方の長辺側にある第2引き出し電極GL21とそれに隣接する第1引き出し電極GL12とがほぼ同じ位置にあるとみなす。そうすると、第1電極G3および第1拡散領域G10と第2電極G4および第2拡散領域G12とは、平面視において、素子形成面G2aの長手方向中央を通る直線に対して線対称に構成されているとみなすことができる。
図156Eの双方向ツェナーダイオードチップG1Eでは、半導体基板G2の一方の長辺側にある第2引き出し電極GL22とそれに隣接する第1引き出し電極GL11とは、それらの間の所定の点を中心して互いに点対称に構成されている。また、半導体基板G2の他方の長辺側にある第2引き出し電極GL21とそれに隣接する第1引き出し電極GL12とは、それらの間の所定の点を中心して互いに点対称に構成されている。このように、第1電極G3および第1拡散領域G10と第2電極G4および第2拡散領域G12とが、部分的に対称な構造の組み合わせから構成されている場合にも、第1電極G3および第1拡散領域G10と第2電極G4および第2拡散領域G12とが実質的に対称に構成されているとみなすことができる。
図157は、双方向ツェナーダイオードチップの他の変形例を示す平面図である。図157は、図142に対応する平面図を示している。図157において、図142に示された各部に対応する部分には、図142と同一の参照符号を付して示す。
この双方向ツェナーダイオードチップG1Fでは、半導体基板G2の表層領域に、複数の第1拡散領域G10が離散的に配置されているとともに、複数の第2拡散領域G12が離散的に配置されている。第1拡散領域G10および2拡散領域G12は、平面視で同じ大きさの円形に形成されている。複数の第1拡散領域G10は、素子形成面G2aの幅中央と一方の長辺との間の領域に配置されており、複数の第2拡散領域G12は素子形成面G2aの幅中央と他方の長辺との間の領域に配置されている。そして、第1電極G3は、複数の第1拡散領域G10に共通接続された1つの引き出し電極GL11を有している。同様に、第2電極G4は、複数の第2拡散領域G12に共通接続された1つの引き出し電極GL21を有している。この変形例においても、第1電極G3および第1拡散領域G10と第2電極G4および第2拡散領域G12とは、平面視において、素子形成面G2aの重心に対して点対称に構成されている。
第1拡散領域G10および第2拡散領域G12の平面視での形状は、三角形、四角形、それ以外の多角形等の任意の形状であってもよい。また、素子形成面G2aの幅中央と一方の長辺との間の領域に、素子形成面G2aの長手方向に延びた複数の第1拡散領域G10が素子形成面G2aの短手方向に間隔をおいて形成され、これらの複数の第1拡散領域G10が引き出し電極GL11に共通接続されていてもよい。この場合、素子形成面G2aの幅中央と他方の長辺との間の領域に、素子形成面G2aの長手方向に延びた複数の第2拡散領域G12が素子形成面G2aの短手方向に間隔をおいて形成され、これらの複数の第2拡散領域G12が引き出し電極GL21に共通接続される。
以上、第8発明の実施形態について説明したが、第8発明はさらに他の形態で実施することもできる。たとえば、前述の実施形態では、p型半導体基板G2が用いられているが、それに代えてn型半導体基板を用いてもよい。n型半導体基板を用いる場合には、その主面にn型エピタキシャル層を形成し、n型エピタキシャル層の表層部にp型の第1拡散領域とp型の第2拡散領域とを形成すればよい。
前記実施形態では、第1拡散領域G10と第2拡散領域G12とは、それらの配列方向に直交する方向に延びた長手に形成されているが、それらの配列方向に対して斜め方向に延びた長手に形成されていてもよい。
[9]第9発明について
特許文献3(特開2001−326354号公報)には、ゲートとソースとの間に、双方向ツェナーダイオードからなる保護ダイオードが接続された縦型MOSFETが開示されている。双方向ツェナーダイオードは、保護ダイオードとして使用されているため、ESD(electrostatic discharge)耐量が重要となる。
第9発明の目的は、ESD耐量の向上を図った双方向ツェナーダイオードチップを提供することである。第9発明のより具体的な目的は、小型化とESD耐量の確保とを両立することができる双方向ツェナーダイオードチップを提供することである。
第9発明は、次のような特徴を有している。
H1.第1導電型の半導体基板に互いに分離して形成され、前記半導体基板との間にそれぞれpn接合を形成する第2導電型の複数の第1拡散領域と、前記半導体基板において前記第1拡散領域から分離して形成され、前記半導体基板との間にpn接合を形成する第2導電型の第2拡散領域と、前記複数の第1拡散領域に共通に接続された第1電極と、前記第2拡散領域に接続された第2電極とを含む、双方向ツェナーダイオードチップ。
この構成では、複数の第1拡散領域と半導体基板との間に、第1拡散領域毎に分離されたpn接合(pn接合領域)が形成されていて、それらが並列接続されている。これにより、第1ツェナーダイオードが構成されている。一方、第2拡散領域と半導体基板との間にpn接合(pn接合領域)が形成されており、これにより、第2ツェナーダイオードが構成されている。そして、第1ツェナーダイオードと第2ツェナーダイオードとは、半導体基板を介して逆直列接続されている。これにより、双方向ツェナーダイオードが構成されている。
この構成によれば、複数の第1拡散領域毎に分離されたpn接合領域が形成されるので、第1ツェナーダイオードのpn接合領域の周囲長を長くすることができる。これにより、電界の集中が緩和され、第1ツェナーダイオードのESD耐量を向上できる。第1ツェナーダイオードのpn接合領域の周囲長とは、半導体基板の表面における半導体基板と第1拡散領域との境界線の総延長である。
H2.前記各第1拡散領域が、多角形の領域である、「H1.」に記載の双方向ツェナーダイオードチップ。この構成により、各第1拡散領域と半導体基板との間のpn接合領域が長くなるので、第1ツェナーダイオードにおけるpn接合領域の周囲長を長くすることができから、第1ツェナーダイオードのESD耐量を向上することができる。なお、第2拡散領域を複数の第1拡散領域を取り囲むように(より詳しくは第1拡散領域の外周縁に整合する形状の縁部を有するように)形成してもよい。このようにすると、第2ツェナーダイオードのpn接合領域の周囲長も長くすることができるので、第2ツェナーダイオードのESD耐量を一層向上することができる。第2ツェナーダイオードのpn接合領域の周囲長とは、半導体基板の表面における半導体基板と第2拡散領域との境界線の総延長である。
H3.前記複数の第1拡散領域が等間隔で二次元配列されている、「H1.」または「H2.」に記載の双方向ツェナーダイオードチップ。この構成により、複数の第1拡散領域が二次元配列(好ましくは、等間隔に二次元配列)されていることによって、ESD耐量を一層向上することができる。
H4.前記第1拡散領域が、4個以上設けられている、「H1.」〜「H3.」のいずれかに記載の双方向ツェナーダイオードチップ。この構成により、4個以上の第1拡散領域が設けられることによって、第1ツェナーダイオードにおけるpn接合領域の周囲長を長くすることができるから、ESD耐量を効率的に向上することができる。
H5.前記第1電極が、前記複数の第1拡散領域にそれぞれ接合された複数の引き出し電極と、前記前記複数の引き出し電極に共通に接続された外部接続部とを有しており、前記引き出し電極が、前記第1拡散領域に接合された接合部を有し、前記接合部から前記外部接続部までの間の至るところで、前記接合部よりも広い幅を有している、「H1.」〜「H4.」のいずれかに記載の双方向ツェナーダイオードチップ。
この構成では、引き出し電極が、第1拡散領域に接合された接合部から外部接続部までの間の至るところで、接合部よりも広い幅を有しているので、許容電流量を大きくとることができ、エレクトロマイグレーションを低減して、大電流に対する信頼性を向上できる。すなわち、小型でESD耐量が大きく、しかも大電流に対する信頼性をも確保した双方向ツェナーダイオードチップを提供できる。
H6.前記複数の第1拡散領域が、前記外部接続部に向かって直線上に並んだ複数の第1拡散領域を含み、当該直線上に並んだ複数の第1拡散領域が前記直線に沿って直線状に形成された共通の前記引き出し電極によって前記外部接続部に接続されている、「H5.」に記載の双方向ツェナーダイオードチップ。
この構成によれば、外部接続部に向かって直線上に並んだ複数の第1拡散領域から外部接続部までの引き出し電極の長さを最小にできるから、エレクトロマイグレーションを一層効果的に低減できる。また、外部接続部に向かって直線上に並んだ複数の第1拡散領域で一つの引き出し電極を共有できるから、多数の第1拡散領域を形成してpn接合領域の周囲長の増加を図りながら、線幅の広い引き出し電極を半導体基板上にレイアウトできる。これにより、ESD耐量の一層の向上とエレクトロマイグレーションの低減とを両立して、信頼性を一層向上できる。
H7.前記第1拡散領域および前記第2拡散領域が前記半導体基板の一つの主面で露出しており、前記第1電極および前記第2電極が前記主面において前記第1拡散領域および前記第2拡散領域にそれぞれ接合されている、「H1.」〜「H6.」のいずれかに記載の双方向ツェナーダイオードチップ。
この構成によれば、半導体基板の一方の表面に第1電極および第2電極がいずれも形成されているので、双方向ツェナーダイオードチップを実装基板上に表面実装することができる。すなわち、フリップチップ接続型の双方向ツェナーダイオードチップを提供することができる。これによって、双方向ツェナーダイオードチップの占有空間を小さくできる。とくに、実装基板上における双方向ツェナーダイオードチップの低背化を実現できる。これにより、小型電子機器等の筐体内の空間を有効に利用でき、高密度実装および小型化に寄与できる。
H8.前記複数の第1拡散領域が等しい大きさに形成されている、「H1.」〜「H7.」のいずれかに記載の双方向ツェナーダイオードチップ。この構成では、第1ツェナーダイオードを構成する複数のツェナーダイオードがほぼ等しい特性を有するので、第1ツェナーダイオードに全体として良好な特性を持たせることができる。
H9.前記半導体基板の主面を覆う絶縁膜をさらに含み、前記引き出し電極の前記接合部が前記絶縁膜に形成されたコンタクト孔を介して前記第1拡散領域に接合されており、前記外部接続部が、前記コンタクト孔の外の領域において前記絶縁膜上に配置されている、「H7.」または「H8.」に記載の双方向ツェナーダイオードチップ。
この構成によれば、半導体基板上に絶縁膜が形成されており、その絶縁膜に形成されたコンタクト孔を介して第1拡散領域に引き出し電極の接合部が接続されている。そして、コンタクト孔の外の領域において絶縁膜上に外部接続部が配置されている。これにより、第1拡散領域と半導体基板との間のpn接合領域の直上を回避して外部接続部を配置できるので、双方向ツェナーダイオードチップを実装基板に実装したり、外部接続部にボンディングワイヤを接続したりするときに、前記pn接合領域に大きな衝撃が加わることを回避できる。それによって、前記pn接合領域の破壊を回避できるので、外力に対する耐久性に優れ、よって信頼性を向上した双方向ツェナーダイオードチップを実現できる。
H10.前記第1電極および前記第2電極の一部を露出させつつ当該第1および第2電極を覆うように前記半導体基板の主面に形成された保護膜をさらに含む、「H1.」〜「H9.」のいずれかに記載の双方向ツェナーダイオードチップ。この構成によれば、第1電極および第2電極の一部を露出させながら第1電極および第2電極を覆う保護膜が形成されているので、第1電極、第2電極およびpn接合領域への水分の浸入を抑制または防止でき、そのうえ、保護膜によって、外力に対する耐久性を向上できる。
H11.前記半導体基板がp型半導体基板であり、前記第1拡散領域および前記第2拡散領域がn型拡散層である、「H1.」〜「H10.」のいずれかに記載の双方向ツェナーダイオードチップ。
この構成では、半導体基板がp型半導体基板からなっているので、半導体基板上にエピタキシャル層を形成しなくても、安定した特性を実現できる。すなわち、n型の半導体ウエハは、抵抗率の面内ばらつきが大きいので、表面に抵抗率の面内ばらつきの少ないエピタキシャル層を形成し、このエピタキシャル層に不純物拡散層を形成してpn接合を形成する必要がある。これに対して、p型半導体ウエハは、抵抗率の面内ばらつきが少ないので、エピタキシャル層を形成することなく、安定した特性の双方向ツェナーダイオードをウエハのいずれの箇所からも切り出すことができる。よって、p型半導体基板を用いることによって、製造工程を簡単にでき、かつ製造コストを低減できる。
H12.前記半導体基板の前記主面が、コーナー部を丸めた矩形形状を有している、「H1.」〜「H11.」のいずれかに記載の双方向ツェナーダイオードチップ。この構成によれば、半導体基板の主面は、コーナー部が丸められた矩形形状を有している。それによって、双方向ツェナーダイオードチップの角部の欠け(チッピング)を抑制または防止できるので、外観不良の少ない双方向ツェナーダイオードチップを提供できる。
H13.実装基板と、前記実装基板に実装された「H1.」〜「H12.」のいずれかに記載の双方向ツェナーダイオードチップとを含む、回路アセンブリ。この構成により、ESD耐量が大きく、したがって信頼性が向上された双方向ツェナーダイオードチップを用いた回路アセンブリを提供できる。よって、信頼性の高い回路アセンブリを提供できる。
H14.前記双方向ツェナーダイオードチップが、前記実装基板にワイヤレスボンディング(フェースダウンボンディング、フリップチップボンディング)によって接続されている、「H13.」に記載の回路アセンブリ。この構成により、実装基板上における双方向ツェナーダイオードチップの占有空間を小さくできるから、電子部品の高密度実装に寄与できる。
H15.「H13.」または「H14.」に記載の回路アセンブリと、前記回路アセンブリを収容した筐体とを含む、電子機器。この構成により、ESD耐量が大きく、したがって信頼性が向上された双方向ツェナーダイオードチップを用いた回路アセンブリを筐体内に収容した電子機器を提供できる。したがって、信頼性の高い電子機器を提供できる。
第9発明の実施の形態を、添付図面を参照して詳細に説明する。
図158は、第9発明の一実施形態に係る双方向ツェナーダイオードチップの斜視図であり、図159はその平面図であり、図160は、図159のCLX−CLX線に沿う断面図である。さらに、図161は、図159のCLXI−CLXI線に沿う断面図である。
双方向ツェナーダイオードチップH1は、p型の半導体基板H2(たとえばシリコン基板)と、半導体基板H2に形成された第1ツェナーダイオードHD1と、半導体基板H2に形成され、第1ツェナーダイオードHD1に逆直列接続された第2ツェナーダイオードHD2と、第1ツェナーダイオードHD1に接続された第1電極H3と、第2ツェナーダイオードHD2に接続された第2電極H4とを含む。第1ツェナーダイオードHD1は、複数のツェナーダイオードHD11〜HD14から構成されている。
半導体基板H2は、一対の主面H2a,H2bと、その一対の主面H2a,H2bと直交する複数の側面H2cとを含み、前記一対の主面H2a,H2bのうちの一方(主面H2a)が素子形成面とされている。以下、この主面H2aを「素子形成面H2a」という。素子形成面H2aは、平面視において矩形に形成されており、たとえば、長手方向の長さLが0.4mm程度、短手方向の長さWが0.2mm程度であってもよい。また、双方向ツェナーダイオードチップH1の全体の厚さTは0.1mm程度であってもよい。素子形成面H2aの両端部に、第1電極H3の外部接続電極H3Bと、第2電極H4の外部接続電極H4Bとが配置されている。これらの外部接続電極H3B,H4Bの間の素子形成面H2aに、ダイオード形成領域H7が設けられている。ダイオード形成領域H7は、この実施形態では、矩形に形成されている。
半導体基板H2は、4つの側面H2cのうち互いに隣接する一対の側面の交差部に対応する四隅に4つのコーナー部H9を有している。この4つのコーナー部H9は、この実施形態では、ラウンド形状に整形されている。コーナー部H9は、素子形成面H2aの法線方向から見た平面視において、外側に凸の滑らかな湾曲面をなしている。これにより、双方向ツェナーダイオードチップH1の製造工程や実装時におけるチッピングを抑制できる構造となっている。
図162は、第1電極H3および第2電極H4ならびにその上に形成された構成を取り除いて、半導体基板H2の表面(素子形成面H2a)の構造を示す平面図である。
型の半導体基板H2の表層領域には、半導体基板H2との間にそれぞれpn接合領域H11を形成する複数の第1のn型拡散領域(以下、「第1拡散領域H10」という)が形成されている。この実施形態では、第1拡散領域H10は4個形成されており、半導体基板H2の長手方向および短手方向に沿って、マトリックス状に等間隔で二次元配列されている。
各第1拡散領域H10とp型の半導体基板H2における第1拡散領域H10の近傍部とによって、4個のツェナーダイオードHD11〜HD14が構成され、これらの4個のツェナーダイオードHD11〜HD14によって第1ツェナーダイオードHD1が構成されている。第1拡散領域H10はツェナーダイオードHD11〜HD14毎に分離している。これにより、ツェナーダイオードHD11〜HD14は、ツェナーダイオード毎に分離されたpn接合領域H11をそれぞれ有している。
第1拡散領域H10は、この実施形態では等しい大きさおよび等しい形状に形成されている。具体的には、第1拡散領域H10は、多角形状に形成されている。この実施形態では、第1拡散領域H10は、正八角形に形成されており、素子形成面H2aの4辺にそれぞれ沿う4つの辺と、それらの4辺の各隣り合う2辺を連結する別の4つの辺とを有している。
半導体基板H2の表層領域には、半導体基板H2との間にpn接合領域H13を形成する第2のn型拡散領域(以下、「第2拡散領域H12」という)が、第1拡散領域H10から所定の間隔を空けて分離された状態で形成されている。第2拡散領域H12は、ダイオード形成領域H7内において、第1拡散領域H10を回避したパターンに形成されている。具体的には、第2拡散領域H12は、第1拡散領域H10の周縁から間隔を開けて、複数の第1拡散領域H10を取り囲むように形成されている。より具体的には、第2拡散領域H12は、第1拡散領域H10の外周縁の形状に整合する縁部を有している。第2拡散領域H12とp型の半導体基板H2における第2拡散領域H12の近傍部とによって第2ツェナーダイオードHD2が構成されている。
図160および図161に示されているように、半導体基板H2の素子形成面H2aには、酸化膜等からなる絶縁膜H15(図159では図示省略)が形成されている。絶縁膜H15には、複数の第1拡散領域H10の表面をそれぞれ露出させる複数の第1コンタクト孔H16と、第2拡散領域H12の表面を露出させる第2コンタクト孔H17とが形成されている。絶縁膜H15の表面には、第1電極H3および第2電極H4が形成されている。第1電極H3は、絶縁膜H15の表面に形成された第1電極膜H3Aと、第1電極膜H3Aに接合された第1外部接続電極H3Bとを含む。第1電極膜H3Aは、複数のツェナーダイオードHD11,HD13に対応した複数の第1拡散領域H10に接続された引き出し電極HL1と、複数のツェナーダイオードHD12,HD14に対応した複数の第1拡散領域H10に接続された引き出し電極HL2と、引き出し電極HL1,HL2(第1引き出し電極)と一体的に形成された第1パッドH5とを有している。第1パッドH5は、素子形成面H2aの一端部に矩形に形成されている。この第1パッドH5に第1外部接続電極H3Bが接続されている。このようにして、第1外部接続電極H3Bは、引き出し電極HL1,HL2に共通に接続されている。第1パッドH5および第1外部接続電極H3Bは、第1電極H3の外部接続部を構成している。
第2電極H4は、絶縁膜H15の表面に形成された第2電極膜H4Aと、第2電極膜H4Aに接合された第2外部接続電極H4Bとを含む。第2電極膜H4Aは、第2拡散領域H12に接続されており、素子形成面H2aの一端部付近に第2パッドH6を有している。第2パッドH6は、第2電極膜H4Aにおいて素子形成面H2aの一端部に配置された領域からなる。この第2パッドH6に第2外部接続電極H4Bが接続されている。第2パッドH6および第2外部接続電極H4Bは、第2電極H4の外部接続部を構成している。第2電極膜H4Aにおいて、第2パッドH6以外の領域は、第2コンタクト孔H17から引き出された第2引き出し電極である。
引き出し電極HL1は、絶縁膜H15の表面からツェナーダイオードHD11,HD13の第1コンタクト孔H16内に入り込み、各第1コンタクト孔H16内でツェナーダイオードHD11,HD13の各第1拡散領域H10にオーミック接触している。引き出し電極HL1において、第1コンタクト孔H16内でツェナーダイオードHD11,HD13の各第1拡散領域H10に接合されている部分は、接合部HC1,HC3を構成している。同様に、引き出し電極HL2は、絶縁膜H15の表面からツェナーダイオードHD12,HD14の第1コンタクト孔H16内に入り込み、各第1コンタクト孔H16内でツェナーダイオードHD12,HD14の各第1拡散領域H10にオーミック接触している。引き出し電極HL2において、第1コンタクト孔H16内でツェナーダイオードHD12,HD14の各第1拡散領域H10に接続されている部分は、接合部HC2,HC4を構成している。第2電極膜H4Aは、絶縁膜H15の表面から第2コンタクト孔H17の内方へと延びており、第2コンタクト孔H17内で第2拡散領域H12にオーミック接触している。第1電極膜H3Aおよび第2電極膜H4Aは、この実施形態では、同じ材料からなっている。電極膜としては、この実施形態では、Al膜が用いられている。
第1電極膜H3Aと第2電極膜H4Aとの間は、スリットH18によって分離されている。引き出し電極HL1は、ツェナーダイオードHD11の第1拡散領域H10からツェナーダイオードHD13の第1拡散領域H10を通って第1パッドH5に至る直線に沿って直線状に形成されている。同様に、引き出し電極HL2は、ツェナーダイオードHD12の第1拡散領域H10からツェナーダイオードHD14の第1拡散領域H10を通って第1パッドH5に至る直線に沿って直線状に形成されている。引き出し電極HL1,HL2は、第1拡散領域H10から第1パッドH5まで間の至るところで一様な幅W1,W2をそれぞれ有しており、それらの幅W1,W2は、接合部HC1,HC2,HC3,HC4の幅よりも広い。接合部HC1〜HC4の幅は、引き出し電極HL1,HL2の引き出し方向に直交する方向の長さによって定義される。引き出し電極HL1,HL2の先端部は、第1拡散領域H10の平面形状と整合するように整形されている。引き出し電極HL1,HL2の基端部は、第1パッドH5に接続されている。スリットH18は、引き出し電極HL1,HL2を縁取るように形成されている。一方、第2電極膜H4Aは、ほぼ一定の幅のスリットH18に対応した間隔を開けて、第1電極膜H3Aを取り囲むように、絶縁膜H15の表面に形成されている。第2電極膜H4Aは、素子形成面H2aの長手方向に沿って延びる櫛歯状部分と、矩形領域からなる第2パッドH6とを一体的に有している。
第1電極膜H3Aおよび第2電極膜H4Aは、たとえば窒化膜からなるパッシベーション膜H20(図159では図示省略)によって覆われており、さらにパッシベーション膜H20の上にはポリイミド等の樹脂膜H21が形成されている。パッシベーション膜H20および樹脂膜H21を貫通するように、第1パッドH5を露出させるパッド開口H22と、第2パッドH6を露出させるパッド開口H23とが形成されている。パッド開口H22,H23に外部接続電極H3B,H4Bがそれぞれ埋め込まれている。パッシベーション膜H20および樹脂膜H21は、保護膜を構成しており、第1引き出し電極HL1,HL2、第2引き出し電極およびpn接合領域H11,H13への水分の浸入を抑制または防止するとともに、外部からの衝撃等を吸収し、双方向ツェナーダイオードチップH1の耐久性の向上に寄与している。
外部接続電極H3B,H4Bは、樹脂膜H21の表面よりも低い位置(半導体基板H2に近い位置)に表面を有していてもよいし、樹脂膜H21の表面から突出していて、樹脂膜H21よりも高い位置(半導体基板H2から遠い位置)に表面を有していてもよい。図160には、外部接続電極H3B,H4Bが樹脂膜H21の表面から突出している例を示す。外部接続電極H3B,H4Bは、たとえば、電極膜H3A,H4Aに接するNi膜と、その上に形成されたPd膜と、その上に形成されたAu膜とを有するNi/Pd/Au積層膜からなっていてもよい。このような積層膜は、めっき法によって形成することができる。
第1ツェナーダイオードHD1を構成する複数のツェナーダイオードHD11〜HD14の第1拡散領域H10は第1電極H3に共通に接続されているとともに、ツェナーダイオードHD11〜HD14の共通のp型領域であるp型の半導体基板H2に接続されている。一方、第2ツェナーダイオードHD2の第2拡散領域H12は第2電極H4に接続されているとともに、第2ツェナーダイオードHD2のp型領域であるp型の半導体基板H2に接続されている。これによって、第1ツェナーダイオードHD1を構成する複数のツェナーダイオードHD11〜HD14は並列に接続されており、かつこれらの並列回路に第2ツェナーダイオードHD2が逆直列接続されている。そして、第1ツェナーダイオードHD1と第2ツェナーダイオードHD2との逆直列回路によって、双方向ツェナーダイオードが構成されている。
図163は、双方向ツェナーダイオードチップH1の内部の電気的構造を示す電気回路図である。第1ツェナーダイオードHD1を構成する複数のツェナーダイオードHD11〜HD14のカソードは第1電極H3に共通接続され、それらのアノードは第2ツェナーダイオードHD2のアノードに共通接続されている。つまり、ツェナーダイオードHD11〜HD14は、全て並列に接続されている。そして、第2ツェナーダイオードHD2のカソードは、第2電極H4に接続されている。これにより、全体として1つの双方向ツェナーダイオードとして機能する。
この実施形態の構成によれば、双方向ツェナーダイオードチップH1は第1ツェナーダイオードHD1と第2ツェナーダイオードHD2とを有している。第1ツェナーダイオードHD1は、複数のツェナーダイオードHD11〜HD14(第1拡散領域H10)を有しており、各ツェナーダイオードHD11〜HD14がpn接合領域H11を有している。pn接合領域H11は、ツェナーダイオードHD11〜HD14毎に分離されている。そのため、双方向ツェナーダイオードチップH1は、第1ツェナーダイオードHD1のpn接合領域H11の周囲長、すなわち、半導体基板H2における第1拡散領域H10の周囲長の合計(総延長)が長くなる。これにより、pn接合領域H11の近傍における電界の集中を回避し、その分散を図ることができるので、第1ツェナーダイオードHD1のESD耐量の向上を図ることができる。すなわち、双方向ツェナーダイオードチップH1を小型に形成する場合であっても、第1ツェナーダイオードHD1のpn接合領域H11の総周囲長を大きくすることができるから、双方向ツェナーダイオードチップH1の小型化とESD耐量の確保とを両立することができる。
一方、第2ツェナーダイオードHD2は、第1拡散領域H10から所定の間隔をあけて分離された状態で半導体基板H2の表層領域に形成された第2拡散領域H12を有しており、pn接合領域H13を有している。第2拡散領域H12は、複数の第1拡散領域H10を取り囲むように形成されており、その形状が第1拡散領域H10の外周縁と整合しているので、第2ツェナーダイオードHD2のpn接合領域H13の周囲長も長くなる。これにより、pn接合領域H13の近傍における電界の集中を回避し、その分散を図ることができるので、第2ツェナーダイオードHD2のESD耐量の向上を図ることができる。すなわち、双方向ツェナーダイオードチップH1を小型に形成する場合であっても、第2ツェナーダイオードHD2のpn接合領域H13の周囲長を大きくすることができるから、双方向ツェナーダイオードチップH1の小型化とESD耐量の確保とを両立することができる。
なお、第2ツェナーダイオードHD2のpn接合領域H13の周囲長をさらに長くするために、平面視において、第2拡散領域H12の周縁(図162参照)のうち、第1拡散領域H10に対向する部分以外の、素子形成面H2aの4辺に沿う部分を凹凸状に形成してもよい。
図164は、同面積の半導体基板上に形成する第1拡散領域の大きさおよび/または個数を様々に設定して、第1ツェナーダイオードのpn接合領域の周囲長の合計(総延長)を異ならせた複数のサンプルについてESD耐量を測定した実験結果を示す。この実験結果から、第1ツェナーダイオードHD1のpn接合領域H11の周囲長が長くなるほど、第1ツェナーダイオードHD1のESD耐量が大きくなることが分かる。4個以上の第1拡散領域H10を半導体基板上に形成した場合に、8キロボルトを超えるESD耐量を実現することができた。
さらに、この実施形態では、引き出し電極HL1,HL2の幅W1,W2が、接合部HC1〜HC4から第1パッドH5までの間の至るところで、接合部HC1〜HC4の幅よりも広い。これにより、許容電流量を大きくとることができ、エレクトロマイグレーションを低減して、大電流に対する信頼性を向上できる。すなわち、小型でESD耐量が大きく、しかも大電流に対する信頼性をも確保した双方向ツェナーダイオードチップを提供できる。
また、この実施形態では、第1パッドH5に向かう直線上に並んだ複数のツェナーダイオードHD11,HD13;HD12,HD14が直線状の共通の引き出し電極HL1,HL2によって、第1パッドH5に接続されている。これにより、ツェナーダイオードHD11〜HD14から第1パッドH5までの引き出し電極の長さを最小にできるから、エレクトロマイグレーションを一層効果的に低減できる。また、複数のツェナーダイオードHD11,HD13;HD12,HD14で一つの引き出し電極HL1;HL2を共有できるから、多数のツェナーダイオードHD11〜HD14を形成して第1ツェナーダイオードHD1のpn接合領域H11の周囲長の増加を図りながら、線幅の広い引き出し電極を半導体基板H2上にレイアウトできる。これにより、ESD耐量の一層の向上とエレクトロマイグレーションの低減とを両立して、信頼性を一層向上できる。
また、引き出し電極HL1,HL2の端部が第1拡散領域H10の形状(多角形)に整合するように部分多角形形状となっているので、引き出し電極HL1,HL2の占有面積を小さくしながら、第1拡散領域H10と接続できる。
さらに、半導体基板H2の一方の表面である素子形成面H2aに第1電極H3側および第2電極H4側の外部接続電極H3B,H4Bがいずれも形成されている。そこで、図165に示すように、素子形成面H2aを実装基板H25に対向させて、外部接続電極H3B,H4BをはんだH26によって実装基板H25上に接合することにより、双方向ツェナーダイオードチップH1を実装基板H25上に表面実装した回路アセンブリを構成することができる。すなわち、フリップチップ接続型の双方向ツェナーダイオードチップH1を提供することができ、素子形成面H2aを実装基板H25の実装面に対向させたフェースダウン接合によって、ワイヤレスボンディングによって双方向ツェナーダイオードチップH1を実装基板H25に接続できる。これによって、実装基板H25上における双方向ツェナーダイオードチップH1の占有空間を小さくできる。とくに、実装基板H25上における双方向ツェナーダイオードチップH1の低背化を実現できる。これにより、小型電子機器等の筐体内の空間を有効に利用でき、高密度実装および小型化に寄与できる。
また、この実施形態では、半導体基板H2上に絶縁膜H15が形成されており、その絶縁膜H15に形成された第1コンタクト孔H16を介してツェナーダイオードHD11〜HD14の第1拡散領域H10に引き出し電極HL1,HL2の接合部HC1〜HC4が接続されている。そして、第1コンタクト孔H16の外の領域において絶縁膜H15上に第1パッドH5が配置されている。つまり、第1ツェナーダイオードHD1のpn接合領域H11の直上から離れた位置に第1パッドH5が設けられている。また、絶縁膜H15に形成された第2コンタクト孔H17を介して第2ツェナーダイオードHD2の第2拡散領域H12に第2電極膜H4Aが接続されている。そして、第2コンタクト孔H17の外の領域において絶縁膜H15上に第2パッドH6が配置されている。第2パッドH6もまた、第2ツェナーダイオードHD2のpn接合領域H13の直上から離れた位置にある。これにより、双方向ツェナーダイオードチップH1を実装基板H25に実装するときに、pn接合領域H11,H13に大きな衝撃が加わることを回避できる。それによって、pn接合領域H11,H13の破壊を回避できるので、外力に対する耐久性に優れた双方向ツェナーダイオードチップを実現できる。また、外部接続電極H3B,H4Bを設けずに、第1パッドH5および第2パッドH6をそれぞれ第1電極H3の外部接続部および第2電極H4の外部接続部とし、これらの第1パッドH5および第2パッドH6にボンディングワイヤを接続する構成をとることもできる。この場合にも、ワイヤボンディング時の衝撃によってpn接合領域H11,H13が破壊されることを回避できる。
さらに、この実施形態では、半導体基板H2は、コーナー部H9が丸められた矩形形状を有している。それによって、双方向ツェナーダイオードチップH1の角部の欠け(チッピング)を抑制または防止できるので、外観不良の少ない双方向ツェナーダイオードチップH1を提供できる。
図166は、双方向ツェナーダイオードチップH1の製造工程の一例を説明するための工程図である。また、図167Aおよび図167Bは、図166の製造工程途中の構成を示す断面図であり、図160に対応する切断面を示す。図168は、半導体基板H2の元基板としてのp型半導体ウエハHWの平面図であり、一部の領域を拡大して示してある。
まず、半導体基板H2の元基板としてのp型半導体ウエハHWが用意される。半導体ウエハHWの表面は素子形成面HWaであり、半導体基板H2の素子形成面H2aに対応している。素子形成面HWaには、複数の双方向ツェナーダイオードチップH1に対応した複数の双方向ツェナーダイオードチップ領域H1aが、マトリクス状に配列されて設定されている。隣接する双方向ツェナーダイオードチップ領域H1aの間には、境界領域H80が設けられている。境界領域H80は、ほぼ一定の幅を有する帯状の領域であり、直交する二方向に延びて格子状に形成されている。半導体ウエハHWに対して必要な工程を行った後に、境界領域H80に沿って半導体ウエハHWを切り離すことにより、複数の双方向ツェナーダイオードチップH1が得られる。
半導体ウエハHWに対して実行される工程の一例は、次のとおりである。
まず、p型半導体ウエハHWの素子形成面HWaに、熱酸化膜やCVD酸化膜等の絶縁膜H15(たとえば8000Å〜8600Åの厚さ)が形成され(HS1)、その上にレジストマスクが形成される(HS2)。このレジストマスクを用いたエッチングによって、第1拡散領域H10および第2拡散領域H12に対応する開口が絶縁膜H15に形成される(HS3)。さらに、レジストマスクを剥離した後に、絶縁膜H15に形成された開口から露出する半導体ウエハHWの表層部にn型不純物が導入される(HS4)。n型不純物の導入は、n型不純物としての燐を表面に堆積させる工程(いわゆるリンデポ)によって行われてもよいし、n型不純物イオン(たとえば燐イオン)の注入によって行われてもよい。リンデポとは、半導体ウエハHWを拡散炉内に搬入し、拡散路内でPOCl3ガスを流して行う熱処理によって、絶縁膜H15の開口内で露出する半導体ウエハHWの表面に燐を堆積させる処理である。必要に応じて絶縁膜H15を厚膜化(たとえばCVD酸化膜形成により1200Å程度厚膜化)した後(HS5)、半導体ウエハHWに導入された不純物イオンを活性化するための熱処理(ドライブ)が行われる(HS6)。これにより、半導体ウエハHWの表層部に第1拡散領域H10および第2拡散領域H12が形成される。
次いで、コンタクト孔H16,H17に整合する開口を有するさらに別のレジストマスクが絶縁膜H15の上に形成される(HS7)。このレジストマスクを介するエッチングによって、絶縁膜H15にコンタクト孔H16,H17が形成される(HS8)、その後、レジストマスクが剥離される。
次いで、たとえばスパッタリングによって、第1電極H3および第2電極H4を構成する電極膜が絶縁膜H15上に形成される(HS9)。この実施形態では、Alからなる電極膜(たとえば厚さ10000Å)が形成される。そして、この電極膜上に、スリットH18に対応する開口パターンを有する別のレジストマスクが形成され(HS10)、このレジストマスクを介するエッチング(たとえば反応性イオンエッチング)によって、電極膜にスリットH18が形成される(HS11)。スリットH18の幅は、3μm程度であってもよい。これにより、前記電極膜が、第1電極膜H3Aおよび第2電極膜H4Aに分離される。
次いで、レジスト膜を剥離した後、たとえばCVD法によって窒化膜等のパッシベーション膜H20が形成され(HS12)、さらにポリイミド等を塗布することにより樹脂膜H21が形成される(HS13)。たとえば、感光性を付与したポリイミドが塗布され、パッド開口H22,H23に対応するパターンで露光した後、そのポリイミド膜が現像される(ステップHS14)。これにより、パッド開口H22,H23に対応した開口を有する樹脂膜H21が形成される。その後、必要に応じて、樹脂膜をキュアするための熱処理が行われる(HS15)。そして、樹脂膜H21をマスクとしたドライエッチング(たとえば反応性イオンエッチング)によって、パッシベーション膜H20にパッド開口H22,H23が形成される(HS16)。その後、パッド開口H22,H23内に外部接続電極H3B,H4Bが形成される(HS17)。外部接続電極H3B,H4Bの形成は、めっき(好ましくは無電解めっき)によって行うことができる。
次いで、境界領域H80(図168参照)に整合する格子状の開口を有するレジストマスクH83(図167A参照)が形成される(HS18)。このレジストマスクH83を介してプラズマエッチングが行われ、それによって、図167Aに示すように、半導体ウエハHWがその素子形成面HWaから所定の深さまでエッチングされる。これによって、境界領域H80に沿って、切断用の溝H81が形成される(HS19)。レジストマスクH83が剥離された後、図167Bに示すように、半導体ウエハHWが裏面HWbから、溝H81の底部に到達するまで研削される(HS20)。これによって、複数の双方向ツェナーダイオードチップ領域H1aが個片化され、前述の構造の双方向ツェナーダイオードチップH1を得ることができる。
境界領域H80に溝H81を形成するためのレジストマスクH83は、図168に示すように、双方向ツェナーダイオードチップ領域H1aの四隅に接する位置に、双方向ツェナーダイオードチップ領域H1aの外側に凸の湾曲形状のラウンド形状部H84を有している。ラウンド形状部H84は、双方向ツェナーダイオードチップ領域H1aの隣接する二つの辺を滑らかな曲線で接続するように形成されている。したがって、このレジストマスクH83をマスクとして行うプラズマエッチングによって溝H81を形成すると、溝H81は、双方向ツェナーダイオードチップ領域H1aの四隅に接する位置に、双方向ツェナーダイオードチップ領域H1aの外側に凸の湾曲形状のラウンド形状部を有することになる。したがって、双方向ツェナーダイオードチップ領域H1aを半導体ウエハHWから切り出すための溝H81を形成する工程において、同時に、双方向ツェナーダイオードチップH1の四隅のコーナー部H9をラウンド形状に整形できる。すなわち、専用の工程を追加することなく、コーナー部H9をラウンド形状に加工できる。
この実施形態では、半導体基板H2がp型半導体からなっているので、半導体基板H2上にエピタキシャル層を形成しなくても、安定した特性を実現できる。すなわち、n型の半導体ウエハは抵抗率の面内ばらつきが大きいので、n型半導体ウエハを用いるときには、その表面に抵抗率の面内ばらつきの少ないエピタキシャル層を形成し、このエピタキシャル層に不純物拡散層を形成してpn接合を形成する必要がある。これは、n型不純物の偏析係数が小さいために、半導体ウエハの元となるインゴット(たとえばシリコンインゴット)を形成するときに、ウエハの中心部と周縁部とで抵抗率の差が大きくなるからである。これに対して、p型不純物の偏析係数は比較的大きいので、p型半導体ウエハは抵抗率の面内ばらつきが少ない。したがって、p型半導体ウエハを用いることによって、エピタキシャル層を形成することなく、安定した特性の双方向ツェナーダイオードをウエハのいずれの箇所からも切り出すことができる。よって、p型半導体基板H2を用いることによって、製造工程を簡単にでき、かつ製造コストを低減できる。
図169は、双方向ツェナーダイオードチップが用いられる電子機器の一例であるスマートフォンの外観を示す斜視図である。スマートフォンH201は、扁平な直方体形状の筐体H202の内部に電子部品を収納して構成されている。筐体H202は表側および裏側に長方形状の一対の主面を有しており、その一対の主面が4つの側面で結合されている。筐体H202の一つの主面には、液晶パネルや有機ELパネル等で構成された表示パネルH203の表示面が露出している。表示パネルH203の表示面は、タッチパネルを構成しており、使用者に対する入力インターフェースを提供している。
表示パネルH203は、筐体H202の一つの主面の大部分を占める長方形形状に形成されている。表示パネルH203の一つの短辺に沿うように、操作ボタンH204が配置されている。この実施形態では、複数(3つ)の操作ボタンH204が表示パネルH203の短辺に沿って配列されている。使用者は、操作ボタンH204およびタッチパネルを操作することによって、スマートフォンH201に対する操作を行い、必要な機能を呼び出して実行させることができる。
表示パネルH203の別の一つの短辺の近傍には、スピーカH205が配置されている。スピーカH205は、電話機能のための受話口を提供するとともに、音楽データ等を再生するための音響化ユニットとしても用いられる。一方、操作ボタンH204の近くには、筐体H202の一つの側面にマイクロフォンH206が配置されている。マイクロフォンH206は、電話機能のための送話口を提供するほか、録音用のマイクロフォンとして用いることもできる。
図170は、筐体H202の内部に収容された電子回路アセンブリH210の構成を示す図解的な平面図である。電子回路アセンブリH210は、配線基板H211と、配線基板H211の実装面に実装された回路部品とを含む。複数の回路部品は、複数の集積回路素子(IC)H212−H220と、複数のチップ部品とを含む。複数のICは、伝送処理IC H212、ワンセグTV受信IC H213、GPS受信IC H214、FMチューナIC H215、電源IC H216、フラッシュメモリH217、マイクロコンピュータH218、電源IC H219およびベースバンドIC H220を含む。複数のチップ部品は、チップインダクタH221,H225,H235、チップ抵抗器H222,H224,H233、チップキャパシタH227,H230,H234、チップダイオードH228,H231および双方向ツェナーダイオードチップH241〜H248を含む。これらのチップ部品は、たとえばフリップチップ接合により配線基板H211の実装面上に実装されている。
双方向ツェナーダイオードチップH241〜H248は、ワンセグTV受信IC H213、GPS受信IC H214、FMチューナIC H215、電源IC H216、フラッシュメモリH217、マイクロコンピュータH218、電源IC H219およびベースバンドIC H220への信号入力ラインでのプラスマイナスのサージ吸収等を行うために設けられている。双方向ツェナーダイオードチップH241〜H248には、前述の実施形態に係る双方向ツェナーダイオードチップを適用できる。
伝送処理IC H212は、表示パネルH203に対する表示制御信号を生成し、かつ表示パネルH203の表面のタッチパネルからの入力信号を受信するための電子回路を内蔵している。表示パネルH203との接続のために、伝送処理IC H212には、フレキシブル配線H209が接続されている。
ワンセグTV受信IC H213は、ワンセグ放送(携帯機器を受信対象とする地上デジタルテレビ放送)の電波を受信するための受信機を構成する電子回路を内蔵している。ワンセグTV受信IC H213の近傍には、複数のチップインダクタH221と、複数のチップ抵抗器H222と複数の双方向ツェナーダイオードチップH241が配置されている。ワンセグTV受信IC H213、チップインダクタH221、チップ抵抗器H222および双方向ツェナーダイオードチップH241は、ワンセグ放送受信回路H223を構成している。チップインダクタH221およびチップ抵抗器H222は、正確に合わせ込まれたインダクタンスおよび抵抗をそれぞれ有し、ワンセグ放送受信回路H223に高精度な回路定数を与える。
GPS受信IC H214は、GPS衛星からの電波を受信してスマートフォンH201の位置情報を出力する電子回路を内蔵している。GPS受信IC H214の近傍には、複数の双方向ツェナーダイオードチップH242が配置されている。
FMチューナIC H215は、その近傍において配線基板H211に実装された複数のチップ抵抗器H224、複数のチップインダクタH225および複数の双方向ツェナーダイオードチップH243とともに、FM放送受信回路H226を構成している。チップ抵抗器H224およびチップインダクタH225は、正確に合わせ込まれた抵抗値およびインダクタンスをそれぞれ有し、FM放送受信回路H226に高精度な回路定数を与える。
電源IC H216の近傍には、複数のチップキャパシタH227、複数のチップダイオードH228および複数の双方向ツェナーダイオードチップH244が配線基板H211の実装面に実装されている。電源IC H216は、チップキャパシタH227、チップダイオードH228および双方向ツェナーダイオードチップH244とともに、電源回路H229を構成している。
フラッシュメモリH217は、オペレーティングシステムプログラム、スマートフォンH201の内部で生成されたデータ、通信機能によって外部から取得したデータおよびプログラムなどを記録するための記憶装置である。フラッシュメモリH217の近傍には、複数の双方向ツェナーダイオードチップH245が配置されている。
マイクロコンピュータH218は、CPU、ROMおよびRAMを内蔵しており、各種の演算処理を実行することにより、スマートフォンH201の複数の機能を実現する演算処理回路である。より具体的には、マイクロコンピュータH218の働きにより、画像処理や各種アプリケーションプログラムのための演算処理が実現されるようになっている。マイクロコンピュータH218の近傍には、複数の双方向ツェナーダイオードチップH246が配置されている。
電源IC H219の近くには、複数のチップキャパシタH230、複数のチップダイオードH231および複数の双方向ツェナーダイオードチップH247が配線基板H211の実装面に実装されている。電源IC H219は、チップキャパシタH230、チップダイオードH231および双方向ツェナーダイオードチップH247とともに、電源回路H232を構成している。
ベースバンドIC H220の近くには、複数のチップ抵抗器H233、複数のチップキャパシタH234、複数のチップインダクタH235および複数の双方向ツェナーダイオードチップH248が、配線基板H211の実装面に実装されている。ベースバンドIC H220は、チップ抵抗器H233、チップキャパシタH234、チップインダクタH235および複数の双方向ツェナーダイオードチップH248とともに、ベースバンド通信回路H236を構成している。ベースバンド通信回路H236は、電話通信およびデータ通信のための通信機能を提供する。
このような構成によって、電源回路H229,H232によって適切に調整された電力が、伝送処理IC H212、GPS受信IC H214、ワンセグ放送受信回路H223、FM放送受信回路H226、ベースバンド通信回路H236、フラッシュメモリH217およびマイクロコンピュータH218に供給される。マイクロコンピュータH218は、伝送処理IC H212を介して入力される入力信号に応答して演算処理を行い、伝送処理IC H212から表示パネルH203に表示制御信号を出力して表示パネルH203に各種の表示を行わせる。
タッチパネルまたは操作ボタンH204の操作によってワンセグ放送の受信が指示されると、ワンセグ放送受信回路H223の働きによってワンセグ放送が受信される。そして、受信された画像を表示パネルH203に出力し、受信された音声をスピーカH205から音響化させるための演算処理が、マイクロコンピュータH218によって実行される。
また、スマートフォンH201の位置情報が必要とされるときには、マイクロコンピュータH218は、GPS受信IC H214が出力する位置情報を取得し、その位置情報を用いた演算処理を実行する。
さらに、タッチパネルまたは操作ボタンH204の操作によってFM放送受信指令が入力されると、マイクロコンピュータH218は、FM放送受信回路H226を起動し、受信された音声をスピーカH205から出力させるための演算処理を実行する。
フラッシュメモリH217は、通信によって取得したデータの記憶や、マイクロコンピュータH218の演算や、タッチパネルからの入力によって作成されたデータを記憶するために用いられる。マイクロコンピュータH218は、必要に応じて、フラッシュメモリH217に対してデータを書き込み、またフラッシュメモリH217からデータを読み出す。
電話通信またはデータ通信の機能は、ベースバンド通信回路H236によって実現される。マイクロコンピュータH218は、ベースバンド通信回路H236を制御して、音声またはデータを送受信するための処理を行う。
以上、第9発明の実施形態について説明したが、第9発明はさらに他の形態で実施することもできる。たとえば、前述の実施形態では、4個の第1拡散領域が半導体基板上に形成された例を示したけれども、半導体基板上に2個または3個の第1拡散領域が形成されていてもよく、4個以上の第1拡散領域が形成されていてもよい。
また、前述の実施形態では、第1拡散領域が平面視において正八角形に形成されている例を示したが、辺の数が3個以上の任意の多角形形状に第1拡散領域を形成してもよいし、それらの平面形状を円形や楕円形としてもよい。第1拡散領域の形状を多角形形状とする場合に、それらは正多角形形状である必要はなく、辺の長さが2種類以上の多角形によってそれらの領域を形成してもよい。さらにまた、第1拡散領域は、同じ大きさに形成される必要はなく、異なる大きさの複数の第1拡散領域が半導体基板上に混在していてもよい。さらにまた、半導体基板上に形成される第1拡散領域の形状は、1種類である必要はなく、2種以上の形状の第1拡散領域が半導体基板上で混在していてもよい。
本発明の実施形態について詳細に説明したが、これらは本発明の技術的内容を明らかにするために用いられた具体例に過ぎず、本発明はこれらの具体例に限定して解釈されるべきではなく、本発明の範囲は添付の請求の範囲によってのみ限定される。
1 ダイオードパッケージ
2 樹脂パッケージ
5 アノード端子
6 カソード端子
15 チップダイオード
19 ボンディングワイヤ
20 半導体基板
21 エピタキシャル層
22 (エピタキシャル層の)表面
23 ダイオード不純物領域
24 ガードリング層
28 pn接合
29 ダイオード素子
30 絶縁膜
31 SiO
32 PSG膜
33 コンタクトホール
34 アノード電極
35 表面保護膜
36 パッド開口
37 パッド
39 フローティング領域
40 (半導体基板の)裏面
41 カソード電極
42 pn接合
51 ダイオードパッケージ
52 樹脂パッケージ
55 アノード端子
56 カソード端子
65 チップダイオード
69 バンプ
70 半導体基板
71 エピタキシャル層
72 (エピタキシャル層の)表面
73 ダイオード不純物領域
77 pn接合
78 ダイオード素子
79 絶縁膜
80 SiO2膜
81 PSG膜
82 コンタクトホール
83 アノード電極
84 表面保護膜
85 パッド開口
86 パッド
87 (半導体基板の)裏面
88 カソード電極

Claims (16)

  1. ダイオード素子を構成するpn接合が形成された半導体層と、
    前記半導体層の表面に沿って配置され、前記pn接合の一方の第1極に電気的に接続されており、外部との電気接続用のパッドを有する第1電極と、
    前記pn接合の他方の第2極に電気的に接続された第2電極とを含み、
    前記パッドは、前記pn接合の直上位置から離れた位置に設けられている、チップダイオード。
  2. 前記半導体層は、前記表面近傍に第2導電型のダイオード不純物領域が選択的に形成された第1導電型の半導体層を含み、当該半導体層に形成された前記pn接合は、前記第1極としての前記ダイオード不純物領域と、前記第2極としての前記半導体層の残余の部分との接合部で構成されており、
    前記第1電極は、前記ダイオード不純物領域に接続されている、請求項1に記載のチップダイオード。
  3. 前記半導体層上に形成され、前記第1電極と前記ダイオード不純物領域との接続用のコンタクトホールが形成された絶縁膜をさらに含み、
    前記第1電極は、前記コンタクトホールから前記絶縁膜の表面に沿って横方向に引き出されており、その引き出された部分に前記パッドが形成されている、請求項2に記載のチップダイオード。
  4. 前記絶縁膜は、前記半導体層の前記表面に形成されたSiO2膜と、当該SiO2膜上に形成されたPSG膜との積層膜を含む、請求項3に記載のチップダイオード。
  5. 前記半導体層の前記表面近傍における前記パッドの直下位置に形成され、前記ダイオード素子に対して電気的にフローティングされた前記第2導電型のフローティング領域をさらに含む、請求項2〜4のいずれか一項に記載のチップダイオード。
  6. 前記フローティング領域は、前記ダイオード不純物領域よりも深く形成されている、請求項5に記載のチップダイオード。
  7. 前記フローティング領域の不純物濃度は、前記ダイオード不純物領域の不純物濃度よりも低い、請求項5または6に記載のチップダイオード。
  8. 前記半導体層の前記表面近傍に、前記ダイオード不純物領域を取り囲むように形成され、当該ダイオード不純物領域よりも不純物濃度の低いガードリング層をさらに含む、請求項2〜7のいずれか一項に記載のチップダイオード。
  9. 前記ガードリング層は、前記ダイオード不純物領域の周縁に側方および下方から接するように、前記ダイオード不純物領域の外周に沿って形成されている、請求項8に記載のチップダイオード。
  10. 前記第1電極を覆うように形成され、前記第1電極の一部を前記パッドとして露出させるパッド開口が形成された表面保護膜をさらに含む、請求項1〜9のいずれか一項に記載のチップダイオード。
  11. 前記パッド開口は、一辺が0.1mm以下の四角形状に形成されている、請求項10に記載のチップダイオード。
  12. 前記チップダイオードは、一辺が0.25mm以下の四角形状に形成されている、請求項1〜11のいずれか一項に記載のチップダイオード。
  13. 前記パッドおよび前記ダイオード不純物領域は、前記チップダイオードの任意の一辺に沿って互いに隣り合うように配置されている、請求項2に係る請求項12に記載のチップダイオード。
  14. 前記第2電極は、前記半導体層の裏面に接続されている、請求項2または請求項2に係る請求項3〜13のいずれか一項に記載のチップダイオード。
  15. 請求項1〜14のいずれか一項に記載のチップダイオードと、
    前記チップダイオードを封止する樹脂パッケージと、
    前記樹脂パッケージ内でボンディングワイヤを介して前記パッドに接続され、前記pn接合の前記第1極に電気的に接続されており、その一部が前記樹脂パッケージから露出する第1端子と、
    前記樹脂パッケージ内で前記pn接合の前記第2極に電気的に接続されており、その一部が前記樹脂パッケージから露出する第2端子とを含む、ダイオードパッケージ。
  16. 請求項1〜14のいずれか一項に記載のチップダイオードと、
    前記チップダイオードを封止する樹脂パッケージと、
    前記樹脂パッケージ内でバンプを介して前記パッドに接続され、前記pn接合の前記第1極に電気的に接続されており、その一部が前記樹脂パッケージから露出する第1端子と、
    前記樹脂パッケージ内で前記pn接合の前記第2極に電気的に接続されており、その一部が前記樹脂パッケージから露出する第2端子とを含む、ダイオードパッケージ。
JP2012217882A 2011-10-17 2012-09-28 チップダイオードおよびダイオードパッケージ Active JP6176817B2 (ja)

Priority Applications (11)

Application Number Priority Date Filing Date Title
JP2012217882A JP6176817B2 (ja) 2011-10-17 2012-09-28 チップダイオードおよびダイオードパッケージ
CN201711414924.6A CN107946270B (zh) 2011-10-17 2012-10-16 芯片二极管以及双向齐纳二极管芯片
US14/349,901 US9054072B2 (en) 2011-10-17 2012-10-16 Chip diode and diode package
CN201280051187.7A CN103918085A (zh) 2011-10-17 2012-10-16 芯片二极管以及二极管封装件
PCT/JP2012/076684 WO2013058232A1 (ja) 2011-10-17 2012-10-16 チップダイオードおよびダイオードパッケージ
KR1020147013130A KR101967942B1 (ko) 2011-10-17 2012-10-16 칩 다이오드 및 다이오드 패키지
US14/703,928 US9385093B2 (en) 2011-10-17 2015-05-05 Chip diode and diode package
US15/170,910 US9659875B2 (en) 2011-10-17 2016-06-01 Chip part and method of making the same
US15/498,454 US9773925B2 (en) 2011-10-17 2017-04-26 Chip part and method of making the same
US15/689,852 US10164125B2 (en) 2011-10-17 2017-08-29 Semiconductor device having first and second electrode layers electrically disconnected from each other by a slit
US16/210,131 US10593814B2 (en) 2011-10-17 2018-12-05 Semiconductor device having first and second electrode layers electrically disconnected from each other by a slit

Applications Claiming Priority (21)

Application Number Priority Date Filing Date Title
JP2011227964 2011-10-17
JP2011227964 2011-10-17
JP2011270253 2011-12-09
JP2011270253 2011-12-09
JP2012060559 2012-03-16
JP2012060559 2012-03-16
JP2012060557 2012-03-16
JP2012060558 2012-03-16
JP2012060558 2012-03-16
JP2012060557 2012-03-16
JP2012086784 2012-04-05
JP2012086784 2012-04-05
JP2012148862 2012-07-02
JP2012148862 2012-07-02
JP2012149732 2012-07-03
JP2012149733 2012-07-03
JP2012149734 2012-07-03
JP2012149733 2012-07-03
JP2012149734 2012-07-03
JP2012149732 2012-07-03
JP2012217882A JP6176817B2 (ja) 2011-10-17 2012-09-28 チップダイオードおよびダイオードパッケージ

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017093343A Division JP6389300B2 (ja) 2011-10-17 2017-05-09 半導体装置

Publications (2)

Publication Number Publication Date
JP2014029975A true JP2014029975A (ja) 2014-02-13
JP6176817B2 JP6176817B2 (ja) 2017-08-09

Family

ID=48140879

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012217882A Active JP6176817B2 (ja) 2011-10-17 2012-09-28 チップダイオードおよびダイオードパッケージ

Country Status (5)

Country Link
US (6) US9054072B2 (ja)
JP (1) JP6176817B2 (ja)
KR (1) KR101967942B1 (ja)
CN (2) CN103918085A (ja)
WO (1) WO2013058232A1 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015204335A (ja) * 2014-04-11 2015-11-16 豊田合成株式会社 半導体装置および半導体装置の製造方法
US9385243B2 (en) 2014-06-19 2016-07-05 Kabushiki Kaisha Toshiba Semiconductor device
JP2017130480A (ja) * 2016-01-18 2017-07-27 株式会社村田製作所 電子部品
US9748342B2 (en) 2015-03-16 2017-08-29 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
JP2019009456A (ja) * 2014-03-05 2019-01-17 ローム株式会社 双方向ツェナーダイオード
US10535782B2 (en) 2014-03-05 2020-01-14 Rohm Co., Ltd. Bidirectional Zener diode
WO2021002276A1 (ja) * 2019-07-02 2021-01-07 株式会社東海理化電機製作所 半導体集積回路
JP2021009961A (ja) * 2019-07-02 2021-01-28 株式会社東海理化電機製作所 半導体集積回路
JP2021009962A (ja) * 2019-07-02 2021-01-28 株式会社東海理化電機製作所 半導体集積回路
DE102021106356A1 (de) 2020-03-30 2021-09-30 Mitsubishi Electric Corporation Halbleitervorrichtung

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6176817B2 (ja) * 2011-10-17 2017-08-09 ローム株式会社 チップダイオードおよびダイオードパッケージ
US10283295B2 (en) 2013-04-19 2019-05-07 Littelfuse Japan G.K. Protection device
JP6441025B2 (ja) * 2013-11-13 2018-12-19 株式会社東芝 半導体チップの製造方法
JP6539035B2 (ja) 2014-01-08 2019-07-03 ローム株式会社 チップ部品
JP2015170667A (ja) * 2014-03-05 2015-09-28 株式会社東芝 半導体装置
EP2942805B1 (en) * 2014-05-08 2017-11-01 Nexperia B.V. Semiconductor device and manufacturing method
US9871126B2 (en) * 2014-06-16 2018-01-16 Infineon Technologies Ag Discrete semiconductor transistor
JP6295171B2 (ja) * 2014-09-16 2018-03-14 アルパッド株式会社 発光ユニット及び半導体発光装置
US9853446B2 (en) 2015-08-27 2017-12-26 Qualcomm Incorporated Integrated circuit (IC) package comprising electrostatic discharge (ESD) protection
US10431697B2 (en) * 2015-09-25 2019-10-01 Rohm Co., Ltd. Bi-directional Zener diode having a first and second impurity regions groups formed in surface portion of a substrate and a first electrode electrically connected to at least one first impurity regions, and not connected from at least another one
TWI657563B (zh) * 2015-12-15 2019-04-21 優顯科技股份有限公司 光電裝置及其製造方法
CN105870206A (zh) * 2016-06-14 2016-08-17 中国电子科技集团公司第十三研究所 背面带有标记的太赫兹肖特基二极管
US10514131B2 (en) 2016-07-06 2019-12-24 Epistar Corporation Light-emitting apparatus
KR101979444B1 (ko) * 2016-07-29 2019-05-17 삼성디스플레이 주식회사 표시장치
US10784382B2 (en) * 2017-10-11 2020-09-22 Duet Microelectronics Inc. Isolation PIN diode structure
JP7132719B2 (ja) * 2018-01-19 2022-09-07 ローム株式会社 半導体装置
JP7121570B2 (ja) * 2018-07-18 2022-08-18 ローム株式会社 双方向ツェナーダイオードおよび双方向ツェナーダイオードの製造方法
KR102496371B1 (ko) * 2018-10-30 2023-02-07 삼성전자주식회사 반도체 장치
US11393752B2 (en) * 2019-03-20 2022-07-19 Rohm Co., Ltd. Electronic component
US11158759B1 (en) * 2020-04-16 2021-10-26 International Business Machines Corporation Chip carrier integrating power harvesting and regulation diodes and fabrication thereof

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5763831A (en) * 1980-10-06 1982-04-17 Nec Corp Semiconductor device
JPS5951532A (ja) * 1983-08-01 1984-03-26 Hitachi Ltd 半導体装置の製造方法
JPS6153756A (ja) * 1984-08-24 1986-03-17 Hitachi Ltd 半導体装置
JPS61119367U (ja) * 1985-01-10 1986-07-28
JPS61285764A (ja) * 1985-06-12 1986-12-16 Tdk Corp 高耐圧半導体装置
JPH0462961A (ja) * 1990-06-29 1992-02-27 Sharp Corp 半導体装置およびその製造方法
JPH0677237A (ja) * 1992-05-27 1994-03-18 Nec Corp プレーナ型ダイオードの製造方法

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57201071A (en) 1981-06-05 1982-12-09 Nec Corp Semiconductor device
JPS63260160A (ja) 1987-04-17 1988-10-27 Nec Corp 半導体装置
JPS6455873A (en) 1987-08-27 1989-03-02 Matsushita Electronics Corp Semiconductor integrated circuit having surge protecting function
US5355014A (en) 1993-03-03 1994-10-11 Bhasker Rao Semiconductor device with integrated RC network and Schottky diode
JPH08139318A (ja) 1994-11-11 1996-05-31 Fuji Electric Co Ltd 横型電界効果トランジスタ
JPH08316001A (ja) 1995-05-12 1996-11-29 Rohm Co Ltd チップ型電子部品
JP3616258B2 (ja) * 1998-08-28 2005-02-02 株式会社ルネサステクノロジ ショットキーダイオードおよびそれを用いた電力変換器
JP4917709B2 (ja) 2000-03-06 2012-04-18 ローム株式会社 半導体装置
JP4025023B2 (ja) 2001-01-18 2007-12-19 株式会社東芝 半導体装置
JP2002270858A (ja) 2001-03-08 2002-09-20 Hitachi Ltd 半導体装置の製造方法および半導体装置
JP4270773B2 (ja) 2001-06-08 2009-06-03 三洋電機株式会社 1チップデュアル型絶縁ゲート型半導体装置
US7227443B2 (en) * 2002-10-31 2007-06-05 Rohm Co., Ltd. Fixed network resistor
JP2004289131A (ja) 2003-03-05 2004-10-14 Ricoh Co Ltd 半導体装置及びその製造方法
US7156601B2 (en) * 2003-05-30 2007-01-02 Hewlett-Packard Development Company, L.P. Systems and methods of binding a plurality of text bodies
JP4469584B2 (ja) 2003-09-12 2010-05-26 株式会社東芝 半導体装置
JP2005101158A (ja) * 2003-09-24 2005-04-14 Sanyo Electric Co Ltd ショットキーバリアダイオード素子
JP4759982B2 (ja) * 2003-12-18 2011-08-31 株式会社デンソー ダイオード
JP4014591B2 (ja) 2004-10-05 2007-11-28 シャープ株式会社 半導体装置および電子機器
JP2007073849A (ja) * 2005-09-08 2007-03-22 Sharp Corp 電子回路モジュールとその製造方法
JP2007116058A (ja) 2005-10-24 2007-05-10 Renesas Technology Corp 半導体装置
JP4856419B2 (ja) 2005-11-29 2012-01-18 ルネサスエレクトロニクス株式会社 双方向プレーナ型ダイオード
JP5108250B2 (ja) * 2006-04-24 2012-12-26 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
US7579632B2 (en) * 2007-09-21 2009-08-25 Semiconductor Components Industries, L.L.C. Multi-channel ESD device and method therefor
TWI381455B (zh) * 2008-04-22 2013-01-01 Pfc Device Co 金氧半p-n接面二極體結構及其製作方法
US8324705B2 (en) * 2008-05-27 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Schottky diodes having low-voltage and high-concentration rings
US8089095B2 (en) * 2008-10-15 2012-01-03 Semiconductor Components Industries, Llc Two terminal multi-channel ESD device and method therefor
JP5621198B2 (ja) * 2009-03-04 2014-11-05 日産自動車株式会社 半導体装置
DE112011100099T5 (de) * 2010-01-29 2012-10-04 Fuji Electric Co., Ltd Halbleiterbauelement
US8501580B2 (en) * 2010-02-26 2013-08-06 Jerry Hu Process of fabricating semiconductor device with low capacitance for high-frequency circuit protection
CN102473599B (zh) 2010-05-18 2014-08-20 松下电器产业株式会社 半导体芯片及其制造方法
US8877468B2 (en) * 2010-09-24 2014-11-04 Anaergia Inc. Method for converting biomass to methane or ethanol
JP5532143B2 (ja) * 2010-11-12 2014-06-25 富士通株式会社 エラー箇所特定方法、エラー箇所特定装置およびエラー箇所特定プログラム
JP6176817B2 (ja) * 2011-10-17 2017-08-09 ローム株式会社 チップダイオードおよびダイオードパッケージ

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5763831A (en) * 1980-10-06 1982-04-17 Nec Corp Semiconductor device
JPS5951532A (ja) * 1983-08-01 1984-03-26 Hitachi Ltd 半導体装置の製造方法
JPS6153756A (ja) * 1984-08-24 1986-03-17 Hitachi Ltd 半導体装置
JPS61119367U (ja) * 1985-01-10 1986-07-28
JPS61285764A (ja) * 1985-06-12 1986-12-16 Tdk Corp 高耐圧半導体装置
JPH0462961A (ja) * 1990-06-29 1992-02-27 Sharp Corp 半導体装置およびその製造方法
JPH0677237A (ja) * 1992-05-27 1994-03-18 Nec Corp プレーナ型ダイオードの製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019009456A (ja) * 2014-03-05 2019-01-17 ローム株式会社 双方向ツェナーダイオード
US10535782B2 (en) 2014-03-05 2020-01-14 Rohm Co., Ltd. Bidirectional Zener diode
JP2015204335A (ja) * 2014-04-11 2015-11-16 豊田合成株式会社 半導体装置および半導体装置の製造方法
US9385243B2 (en) 2014-06-19 2016-07-05 Kabushiki Kaisha Toshiba Semiconductor device
US9748342B2 (en) 2015-03-16 2017-08-29 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
JP2017130480A (ja) * 2016-01-18 2017-07-27 株式会社村田製作所 電子部品
WO2021002276A1 (ja) * 2019-07-02 2021-01-07 株式会社東海理化電機製作所 半導体集積回路
JP2021009961A (ja) * 2019-07-02 2021-01-28 株式会社東海理化電機製作所 半導体集積回路
JP2021009962A (ja) * 2019-07-02 2021-01-28 株式会社東海理化電機製作所 半導体集積回路
DE102021106356A1 (de) 2020-03-30 2021-09-30 Mitsubishi Electric Corporation Halbleitervorrichtung
US11824014B2 (en) 2020-03-30 2023-11-21 Mitsubishi Electric Corporation Semiconductor device

Also Published As

Publication number Publication date
US9054072B2 (en) 2015-06-09
CN107946270A (zh) 2018-04-20
CN103918085A (zh) 2014-07-09
KR20140085511A (ko) 2014-07-07
US10164125B2 (en) 2018-12-25
US9773925B2 (en) 2017-09-26
US20190115481A1 (en) 2019-04-18
US9659875B2 (en) 2017-05-23
US10593814B2 (en) 2020-03-17
US20180006161A1 (en) 2018-01-04
US9385093B2 (en) 2016-07-05
US20170229363A1 (en) 2017-08-10
KR101967942B1 (ko) 2019-04-10
US20140284754A1 (en) 2014-09-25
JP6176817B2 (ja) 2017-08-09
US20160276286A1 (en) 2016-09-22
WO2013058232A1 (ja) 2013-04-25
US20150249055A1 (en) 2015-09-03
CN107946270B (zh) 2020-07-28

Similar Documents

Publication Publication Date Title
JP6176817B2 (ja) チップダイオードおよびダイオードパッケージ
WO2013111497A1 (ja) チップ部品
JP3022565B2 (ja) 半導体装置
TWI556387B (zh) 多晶片封裝結構、晶圓級晶片封裝結構及其製程
TWI578470B (zh) 半導體裝置和半導體裝置的製造方法
TW201737456A (zh) 半導體裝置
JP6609012B2 (ja) 双方向ツェナーダイオードチップ、ならびにそれを備えた回路アセンブリおよび電子機器
JP4837939B2 (ja) 半導体装置、及び半導体装置の製造方法
JP2023043403A (ja) 半導体素子
JP7178982B2 (ja) チップ抵抗器およびチップ部品
JP7279354B2 (ja) 半導体素子及び半導体素子の識別方法
JPS58157147A (ja) 混成集積回路基板
US8387459B2 (en) MEMS sensor
KR20240072744A (ko) 반도체 칩 및 이를 포함하는 반도체 패키지
JP2000068313A (ja) 半導体チップおよびそれを使用した半導体装置
JPH0745620A (ja) 半導体装置およびその製造方法並びにその実装構造体
JPH07249627A (ja) 半導体集積回路装置の製造方法および半導体集積回路装置
JP2004311675A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160707

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160902

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170509

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20170518

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170706

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170710

R150 Certificate of patent or registration of utility model

Ref document number: 6176817

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250