JP2015170667A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2015170667A
JP2015170667A JP2014043303A JP2014043303A JP2015170667A JP 2015170667 A JP2015170667 A JP 2015170667A JP 2014043303 A JP2014043303 A JP 2014043303A JP 2014043303 A JP2014043303 A JP 2014043303A JP 2015170667 A JP2015170667 A JP 2015170667A
Authority
JP
Japan
Prior art keywords
semiconductor region
region
semiconductor
anode electrode
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2014043303A
Other languages
English (en)
Inventor
杉田　尚正
Naomasa Sugita
尚正 杉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2014043303A priority Critical patent/JP2015170667A/ja
Priority to CN201410413496.5A priority patent/CN104900715A/zh
Priority to US14/475,548 priority patent/US20150255536A1/en
Publication of JP2015170667A publication Critical patent/JP2015170667A/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66128—Planar diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】耐圧の低下を抑制することができる半導体装置を提供する。【解決手段】カソード電極１０と、アノード電極１１と、カソード電極１０の上側であり、アノード電極１１の下側に設けられた第１導電形の第１半導体領域３０と、アノード電極１１とカソード電極１０との間に設けられ、第１半導体領域３０の不純物濃度よりも第１導電形の不純物濃度が高く、第１半導体領域３０によって囲まれた第１導電形の第２半導体領域４０と、アノード電極１１と第２半導体領域４０との間に設けられ、第２半導体領域４０によってアノード電極１１側の表面以外の部分が囲まれた第２導電形の第３半導体領域５０と、前記第３半導体領域５０と第２半導体領域４０との間に設けられ、第３半導体領域の端部を囲む第４半導体領域６０と、を備える。【選択図】図１

Description

本発明の実施形態は、半導体装置に関する。
ダイオードには、一般的なｐｎダイオードと、ブレークダウン電流を利用する定電圧ダイオードとがある。定電圧のダイオードには、通常、高濃度領域と低濃度領域とがあり、所定の耐圧を得るために高濃度領域と低濃度領域の接合のバランスが必要になる。ここで、低濃度領域に相当する部分として、生ウェーハやエピタキシャルウェーハを使用する。
生ウェーハは、通常、ＣＺ（Czochralski）法で形成され、所定の耐圧を持つウェーハは、インゴットの一部でしかない。ＣＺ法で形成されたウェーハは、面内の比抵抗のばらつきが大きい場合もあり、目的とする耐圧が得られない可能性がある。
一方、エピタキシャルウェーハの場合、異なる条件で複数の成膜を同一成膜装置内で行うことから、不純物濃度の制御が難しいため、目的とする耐圧を有するエピタキシャルウェーハが得られない可能性もある。
特開２０１３−１４９９２６号公報
本発明が解決しようとする課題は、耐圧の低下を抑制することができる半導体装置を提供することである。
実施形態の半導体装置は、カソード電極と、アノード電極と、前記カソード電極の上側であり、前記アノード電極の下側に設けられた第１導電形の第１半導体領域と、前記アノード電極と前記カソード電極との間に設けられ、前記第１半導体領域の不純物濃度よりも第１導電形の不純物濃度が高く、前記第１半導体領域によって囲まれた第１導電形の第２半導体領域と、前記アノード電極と前記第２半導体領域との間に設けられ、前記第２半導体領域によって前記アノード電極側の表面以外の部分が囲まれた第２導電形の第３半導体領域と、前記第３半導体領域と第２半導体領域との間に設けられ、前記第３半導体領域の端部を囲む第４半導体領域と、を備える。
図１は、第１実施形態に係る半導体装置を表す模式的断面図である。 図２（ａ）〜図２（ｃ）は、第１実施形態に係る半導体装置の製造過程を表す模式的断面図である。 図３（ａ）〜図３（ｃ）は、第１実施形態に係る半導体装置の製造過程を表す模式的断面図である。 図４（ａ）は、参考例に係る半導体装置の模式的断面図、および不純物濃度を表す図であり、図４（ｂ）は、第１実施形態に係る半導体装置の模式的断面図、および不純物濃度を表す図である。 図５は、第２実施形態に係る半導体装置の模式的断面図である。 図６は、第３実施形態に係る半導体装置の模式的断面図である。 図７は、第４実施形態に係る半導体装置の模式的断面図である。 図８は、第５実施形態に係る半導体装置の模式的断面図である。 図９は、第６実施形態に係る半導体装置の模式的断面図である。 図１０は、第７実施形態に係る半導体装置の模式的断面図である。 図１１（ａ）および図１１（ｂ）は、第７実施形態に係る半導体装置の模式的断面図である。
以下、図面を参照しつつ、実施形態について説明する。以下の説明では、同一の部材には同一の符号を付し、一度説明した部材については適宜その説明を省略する。実施形態において、ｎ−形、ｎ形、ｎ＋形、ｎ＋＋形という表記は、第１導電形に読み替えることができる。また、この順に濃度が高くなることを意味する。ｐ形、ｐ＋形という表記は、第２導電形に読み替えることができる。また、この順に濃度が高くなることを意味する。
（第１実施形態）
図１は、第１実施形態に係る半導体装置を表す模式的断面図である。
半導体装置１は、下部電極としてのカソード電極１０と、上部電極としてのアノード電極１１と、を備えた定電圧ダイオードである。
カソード電極１０の上には、ｎ＋＋形の第６半導体領域２０が設けられている。第６半導体領域２０は、第１半導体領域３０および第２半導体領域４０と、カソード電極１０と、の間に設けられている。そして、第６半導体領域２０とアノード電極１１との間には、ｎ−形の第１半導体領域３０が設けられている。
アノード電極１１とカソード電極１０との間であり、第１半導体領域３０に隣接するようにｎ＋形の第２半導体領域４０が設けられている。第２半導体領域４０には、第１半導体領域３０の不純物濃度よりも不純物濃度が高くなるように、ｎ形の不純物元素（例えば、リン（Ｐ）、ヒ素（Ａｓ）等）が導入されている。第２半導体領域４０の端部４０ｅの少なくとも一部は、第１半導体領域３０によって囲まれている。
アノード電極１１と第２半導体領域４０との間には、ｐ＋形の第３半導体領域５０が設けられている。第３半導体領域５０は、第２半導体領域４０によってアノード電極１１側の表面５０ｕ以外の部分が囲まれている。
また、第２半導体領域４０と、第３半導体領域５０および層間絶縁膜９０と、の間にはｐ形の第４半導体領域６０が設けられている。その際、第４半導体領域６０は少なくとも第３半導体領域５０の端部５０ｅを囲むように設けられている。すなわち、第３半導体領域５０の端部５０ｅは第４半導体領域６０に囲まれ、第４半導体領域６０の端部６０ｅは第２半導体領域４０に囲まれ、第２半導体領域４０の端部４０ｅは第１半導体領域３０に囲まれている。
また、アノード電極１１と、第３半導体領域５０、第４半導体領域６０、および第２半導体領域４０との間を含めて、第１半導体領域３０の上側には層間絶縁膜９０が設けられている。また、第１半導体領域３０の端部３０ｅには、ＥＱＰＲ（Equivalent Potential Ring）領域９８が設けられ、ＥＱＰＲ領域９８上には、ＥＱＰＲ電極９９が設けられている。ＥＱＰＲ領域９８およびＥＱＰＲ電極９９については適宜取り除いてもよい。第１実施形態に係る半導体装置１は以上のような構造を有する。
第１の実施形態に係る半導体装置１の製造方法について説明する。
図２（ａ）〜図３（ｃ）は、第１実施形態に係る半導体装置の製造過程を表す模式的断面図である。
以下の説明では、定電圧３０〜４０Ｖの場合のデバイスについての例である。定電圧値の３０〜４０Ｖを含め、以下に示す数値については、一例であり、その値に限られるものではない。なお、ＥＱＰＲ領域９８およびＥＱＰＲ電極９９の表示については割愛する。
まず、図２（ａ）に表すように、ウェーハ状の第６半導体領域２０の上に、第１半導体領域３０を形成する。ここで、第６半導体領域２０には、結晶方位（１００）で、比抵抗が０．００３（Ω・ｃｍ）の半導体ウェーハ基板が用いられる。第６半導体領域２０には、ヒ素（Ａｓ）がドープされている。
また、第１半導体領域３０は、第６半導体領域２０上に形成されたエピタキシャル成長層である。第１半導体領域３０には、リン（Ｐ）がドープされている。第１半導体領域３０の比抵抗は、１．７（Ω・ｃｍ）であり、その膜厚は、１０μｍである。
続いて、第１半導体領域３０の表面に、絶縁膜９０Ａをパターニングする。絶縁膜９０Ａは、開口部９０ＡＨを有している。絶縁膜９０Ａの膜厚は、０．８μｍである。
続いて、イオン注入により、不純物イオンを開口部９０ＡＨから、第１半導体領域３０に注入する。ここで、不純物イオンとは、半導体のドーパントである不純物元素がイオン化されたものである。この段階では、例えば、リン（Ｐ）のイオンである。イオン注入の条件は、加速電圧：１００ＫｅＶ、ドーズ量：１×１０１３〜１×１０１４（ions／ｃｍ２）である。これにより、開口部９０ＡＨにおいて表出する第１半導体領域３０の表面に不純物イオンが注入された領域４０ｉが形成される。その後、絶縁膜９０Ａは除去される。
次に、領域４０ｉを含め、第１半導体領域３０上を絶縁膜９０Ｂで覆った後、図２（ｂ）に表すように、第１半導体領域３０にアニール処理を施す。これにより、領域４０ｉの不純物イオンが拡散されることで形成された第２半導体領域４０が、第６半導体領域２０上に形成される。
次に、図２（ｃ）に表すように、選択的に膜厚が薄く形成された部分である領域９０ＣＨを有する絶縁膜９０Ｃを、第１半導体領域３０上および第２半導体領域４０上に形成する。領域９０ＣＨは、絶縁膜９０Ｃにおいて選択的に膜厚が薄く形成された部分である。領域９０ＣＨの膜厚は、１００ｎｍ程度である。
続いて、イオン注入により、第２半導体領域４０に対して不純物イオン（例えば、ホウ素（Ｂ））が領域９０ＣＨを介して注入される。イオン注入の条件は、加速電圧：１００ＫｅＶ、ドーズ量：１×１０１５（ions／ｃｍ２）である。これにより、領域９０ＣＨにおける第２半導体領域４０の表面に不純物イオンが注入された領域６０ｉが形成される。
続いて、図３（ａ）に表すように、第２半導体領域４０にアニール処理を施す。これにより、領域６０ｉの不純物イオンが拡散されることで形成された第４半導体領域６０が第２半導体領域４０上に形成される。なお、アニール処理の前に、必要に応じて領域９０ＣＨに絶縁膜を追加成膜してもよい。
次に、図３（ｂ）に表すように、選択的に膜厚が薄く形成された部分である領域９０ＤＨを有する絶縁膜９０Ｄを、第１半導体領域３０上、第２半導体領域４０上、および第４半導体領域６０上に形成する。なお、領域９０ＤＨは、第２半導体領域４０上および第４半導体領域６０の上に形成されている。領域９０ＤＨの膜厚は、１００ｎｍ程度である。
続いて、イオン注入により、第２半導体領域４０および第４半導体領域６０に対して、不純物イオン（例えば、ホウ素（Ｂ））が領域９０ＤＨを介して注入される。イオン注入の条件は、加速電圧：１００ＫｅＶ、ドーズ量：１×１０１５（ions／ｃｍ２）である。これにより、領域９０ＤＨにおける第２半導体領域４０の表面および第４半導体領域６０の表面に不純物イオンが注入された領域５０ｉが形成される。
続いて、図３（ｃ）に表すように、第２半導体領域４０および第４半導体領域６０にアニール処理を施す。これにより、領域５０ｉの不純物イオンが拡散されることで形成された第３半導体領域５０が、第２半導体領域４０上および第４半導体領域６０上に形成される。なお、アニール処理の前に、必要に応じて領域９０ＤＨに絶縁膜を追加成膜してもよい。
この後、図１に表すように、第３半導体領域５０の表面５０ｕの一部を開口する層間絶縁膜９０を形成し、アノード電極１１を形成する。アノード電極１１は、バリアメタル層／アルミニウム電極層の積層構造を有する。アルミニウム電極層の下側にバリアメタル層を設けるのは、アルミニウムの半導体領域側へのスパイク成長を防止するためである。さらに、アノード電極１１上には、その表面に半田付けができるように、補助電極、例えば、ニッケル（Ｎｉ）、コバルト（Ｃｏ）などの半田材でロウ付けできる層を形成してもよい。次に、アノード電極１１のパターニングを行い、必要に応じて、アノード電極１１の終端部にパッシベーション層を形成してもよい。
一方、カソード側においては、第６半導体領域２０の裏面研磨を行って、第６半導体領域２０が所定の厚さになるように加工する。この後、第６半導体領域２０の裏面側に、裏面側から、チタン（Ｔｉ）／ニッケル（Ｎｉ）／金（Ａｕ）の順序で積層された積層体である。
以上の製造プロセスで形成した半導体装置１は、定電圧ダイオードである。
ダイオードには、定電圧ダイオードのほかに、一般的なｐｎダイオードがある。一般的なｐｎダイオードでは、順方向（ｐ側からｎ側）に電流を流し、逆方向（ｎ側からｐ側）には必須耐圧まで通電させないのが一般的な用途である。ここで、電流が流れる領域を動作領域と呼び、電流が流れない領域を非動作領域と呼ぶ。定電圧ダイオードでは、非動作領域において、デバイス耐圧が決定され、非動作領域が必要耐圧以上の耐圧を持つように設計される。
定電圧ダイオードは、動作領域としてブレークダウン電流を活用する。通常、その構造は、ダブルブレークダウン設計となっており１段目のブレークダウン部が動作領域に設計されている。そのため、このブレークダウン電流が流れる範囲で一定の電圧（定電圧）となるよう設計されている。１段目のブレークダウン電圧を安定して得るために非動作領域が動作領域の耐圧以上の耐圧を持つように２段目のブレークダウン電圧として設計されている。
定電圧ダイオードに含まれるｐｎ接合の接合耐圧は、動作領域とその周辺に形成される非動作領域により決定される。動作領域の接合耐圧を非動作領域の接合耐圧より低く設定することで、定電圧下でのブレークダウン電流を安定して流すことができる。動作領域の特性を支配するｐｎ接合は、高濃度領域と、高濃度領域と反対の導電型の低濃度領域と、の接合により形成される。
第１の実施形態に係る半導体装置１の場合、定電圧ダイオードの動作領域の特性を支配するｐｎ接合は、例えば、第３半導体領域５０と、例えば、第２半導体領域４０の接合により形成されている。また、動作領域の特性を支配する第３半導体領域５０の端部５０ｅ付近に、部分的に深く形成されたガードリング領域（例えば、第４半導体領域６０）を形成している。第４半導体領域６０は、動作領域よりも、高い耐圧を持つ非動作領域として機能する。第２半導体領域４０は、半導体表面からの拡散により形成され、その第２半導体領域４０の内部表面に動作領域および非動作領域が形成されていることになる。
ここで、第２半導体領域４０と第３半導体領域５０との接合耐圧Ｖ２３と、第２半導体領域４０の端部４０ｅと第１半導体領域３０との接合耐圧Ｖ２ｅ１と、第３半導体領域５０の端部５０ｅと第４半導体領域６０との接合耐圧Ｖ３ｅ４と、第４半導体領域６０の端部６０ｅと第２半導体領域４０との接合耐圧Ｖ４ｅ２と、の関係おいて、接合耐圧Ｖ２ｅ１が最も低く調整されている。
カソード電極１０に、アノード電極１１よりも高い電位を印加し（逆バイアス）、カソード電極１０とアノード電極１１との間の電圧が降伏電圧を上回ると、いわゆるアバランシェ降伏がおきる。上述した接合耐圧の関係から、第３半導体領域５０と第２半導体領域４０との接合部分において優先的に電流が流れるようになる。ここで、接合部分とは、第３半導体領域５０の平面部分と第２半導体領域４０の平面部分とが接合する領域１ａｖである（図１）。
本実施形態に係る半導体装置１（定電圧ダイオード）において、所定の耐圧を得るために第３半導体領域５０と第２半導体領域４０の接合のバランスが必要になる。半導体装置１の製造工程において、第２半導体領域４０に相当する部分として、生ウェーハやエピタキシャルウェーハを使用する。ここで、第２半導体領域４０として、生ウェーハやエピタキシャルウェーハを用いた例を、参考例として説明する。
図４（ａ）は、参考例に係る半導体装置の模式的断面図、および不純物濃度を表す図であり、図４（ｂ）は、第１実施形態に係る半導体装置の模式的断面図、および不純物濃度を表す図である。
図４（ａ）、（ｂ）には、Ａ−Ｂ線に沿った断面での不純物濃度プロファイルが表されている。
図４（ａ）に表す半導体装置１００では、上述した半導体領域４０に対応する半導体領域３００が生ウェーハ基板もしくはｎ＋形のエピタキシャル成長層になっている。
半導体領域３００として生ウェーハ基板を用いる場合、厳選に比抵抗が選別された生ウェーハを使い、各規格の生ウェーハ基板に応じて動作領域における高濃度拡散を行う必要がある。
通常、生ウェーハは、ＣＺ法でインゴットとして引き上げたものが切り出されたものである。しかし、所定の定電圧を持つ生ウェーハは、引き上げられたインゴットの一部でしかない。このため、半導体領域３００として、所定の定電圧を持つ生ウェーハ基板を用いると、その価格が高価なものになる。
また、ＣＺ法で引き上げられたウェーハは、面内の比抵抗のばらつきが大きい場合がある。ばらつきは、大口径になればなるほど大きくなる。つまり、所定の定電圧が得られなくなり、製造歩留りの向上に限界が生じる。また、所定の定電圧毎に使用できるウェーハの不純物濃度は異なるため（図中の半導体領域３００の矢印参照）、所定の定電圧毎に応じたウェーハを準備する必要がある。
一方、半導体領域３００としてエピタキシャル成長層を用いる場合、定電圧ダイオードでは、一般的なエピタキシャルウェーハの不純物濃度に比べて、高濃度のエピタキシャル成長を行う。このため製造装置内には、不純物元素を高濃度に含む被膜が堆積される場合がある。これにより、他の仕様のウェーハを製造する際には、製造装置内のクリーニングを十分に行う必要がある。また、エピタキシャル成長層を用いても、厳選に比抵抗を選別することに変わりなく、さらに、品質確認の手法もＣ−Ｖ法では誤差が大きくなる。つまり、独自の品質確認手法を必要とするため、エピタキシャル成長層の価格も高価なものとなる。
これに対して、図４（ｂ）に示す半導体装置１によれば、事後的に不純物濃度を調整できるので、厳選な比抵抗選別を要しない。また、第１半導体領域３０における比抵抗のばらつき、あるいは、不純物濃度のばらつき、これらの面内ばらつきがあったとしても、第２半導体領域４０の後形成によって、これらのばらつきを補正し、目的とする比抵抗および不純物濃度の半導体領域を形成することができる。
このように、第１実施形態によれば、所定の定電圧毎にウェーハの仕様を決める必要がなく、一般的な生ウェーハまたはエピタキシャル成長層のウェーハを用いて、良質、且つ安価の半導体装置を製造できる。例えば、第２半導体領域４０をイオン注入によって形成することで、生ウェーハまたはエピタキシャル成長層のウェーハよりも、ウェーハ面内の不純物濃度ばらつきを抑えることができる。これにより、製造歩留りが改善し、耐圧ばらつきの小さい半導体装置を製造できる。
なお、半導体装置１００における第３半導体領域５０と半導体領域３００との接合部の不純物濃度は、半導体装置１における第３半導体領域５０と第２半導体領域４０の接合部の不純物濃度とほぼ同じに設定されている。
半導体装置１における第１半導体領域２０の不純物濃度は、半導体装置１００における第３半導体領域５０と半導体領域３００との接合部の不純物濃度の１／１０以下に設定され、より好ましくは、１／１００程度に設定されている。
第１半導体領域２０の不純物濃度がこのように低く設定されることにより、第１半導体領域２０の不純物濃度のばらつきがなくなり、後から行うイオン注入によって高精度に不純物濃度の調整を行うことができる。
以下に、第１実施形態の変形例について説明する。以下に示す半導体装置においても、半導体装置１と同じ効果を有する。
（第２実施形態）
図５は、第２実施形態に係る半導体装置の模式的断面図である。
半導体装置２においては、第３半導体領域５０がアノード電極１１と、第１半導体領域３０および第２半導体領域４０と、の間に設けられている。つまり、第３半導体領域５０の一部が第２半導体領域４０からはみ出している。
ここで、第２半導体領域４０と第３半導体領域５０との接合耐圧Ｖ２３と、第２半導体領域４０の端部４０ｅと第３半導体領域５０との接合耐圧Ｖ２ｅ３と、第３半導体領域５０の端部５０ｅと第１半導体領域３０との接合耐圧Ｖ２ｅ３と、の関係において、接合耐圧Ｖ２３は、第２接合耐圧Ｖ２ｅ３および第３接合耐圧Ｖ２ｅ３よりも低くなるように設計されている。
このため、カソード電極１０とアノード電極１１との間に降伏電圧より大きい電圧が印加されると、アバランシェ降伏により第３半導体領域５０と第２半導体領域４０との接合部分において優先的に電流が流れる。
（第３実施形態）
図６は、第３実施形態に係る半導体装置の模式的断面図である。
半導体装置３においては、第３半導体領域５０のアノード電極１１側の表面５０ｕ以外の部分のうち、第３半導体領域５０の端部５０ｅが第４半導体領域６０によって囲まれている。また、第４半導体領域６０のアノード電極１１側の表面６０ｕ以外の部分が第１半導体領域３０によって囲まれている。
半導体装置３においては、第３半導体領域５０の端部５０ｅが第４半導体領域６０によって囲まれているので、半導体装置２に比べて、第３半導体領域５０の端部５０ｅにおける耐圧がさらに高くなっている。
（第４実施形態）
図７は、第４実施形態に係る半導体装置の模式的断面図である。
半導体装置４においては、第４半導体領域６０が第２半導体領域４０および第３半導体領域５０に接している。第２半導体領域４０は、第４半導体領域６０よりも深く形成されている。第４半導体領域６０は、第３半導体領域５０よりも深く形成されている。
ここで、第２半導体領域４０と第３半導体領域５０の接合耐圧Ｖ２３は、第２半導体領域４０の端部４０ｅと第４半導体領域６０の接合耐圧Ｖ２４よりも低く設計されている。
このため、カソード電極１０とアノード電極１１との間に降伏電圧より大きい電圧が印加されると、アバランシェ降伏により第３半導体領域５０と第２半導体領域４０との接合部分において優先的に電流が流れる。
（第５実施形態）
図８は、第５実施形態に係る半導体装置の模式的断面図である。
半導体装置５においては、ｐ形の第５半導体領域７０をさらに備える。第５半導体領域７０は、第４半導体領域６０のアノード電極１１側の表面６０ｕ以外の部分のうち、第４半導体領域６０の端部６０ｅを囲んでいる。第５半導体領域７０のアノード電極１１側の表面７０ｕ以外の部分は、第１半導体領域３０によって囲まれている。
ここで、第５半導体領域７０のアノード電極１１側の表面不純物濃度は、第４半導体領域６０のアノード電極１１側の表面不純物濃度よりも低く設計されている。これにより、半導体装置４に比べて、第４半導体領域６０の端部６０ｅの耐圧がさらに上昇している。
（第６実施形態）
図９は、第６実施形態に係る半導体装置の模式的断面図である。
半導体装置６においては、第４半導体領域６０は、第２半導体領域４０よりも深く形成されている。第２半導体領域４０は、第６半導体領域２０に接していない。ここで、第２半導体領域４０のアノード電極１１側の表面不純物濃度は、第４半導体領域６０のアノード電極１１側の表面不純物濃度よりも低く設計されている。このような半導体装置６も実施形態に含まれる。
（第７実施形態）
図１０は、第７実施形態に係る半導体装置の模式的断面図である。
半導体装置７においては、第４半導体領域６０が第２半導体領域４０および第３半導体領域５０に接している。第２半導体領域４０は、第４半導体領域６０よりも深く形成されている。第４半導体領域６０は、第３半導体領域５０よりも深く形成されている。但し、半導体装置７においては、第２半導体領域４０と第６半導体領域２０とが離れている。第２半導体領域４０と第６半導体領域２０との間には、第１半導体領域３０が位置している。
ここで、第２半導体領域４０と第３半導体領域５０の接合耐圧Ｖ２３は、第２半導体領域４０の端部４０ｅと第４半導体領域６０の接合耐圧Ｖ２４よりも低く設計されている。
このため、カソード電極１０とアノード電極１１との間に降伏電圧より大きい電圧が印加されると、アバランシェ降伏により第３半導体領域５０と第２半導体領域４０との接合部分において優先的に電流が流れる。
なお、第２半導体領域４０と第６半導体領域２０とが離れた構造は、半導体装置１〜３、５、６にも適用される。
（第８実施形態）
図１１（ａ）および図１１（ｂ）は、第８実施形態に係る半導体装置の模式的断面図である。
上述した複数の半導体領域３０、４０、５０、６０、７０の中で、隣り合う半導体領域を半導体領域Ａ、Ｂとした場合、半導体領域Ａ、Ｂにおいては、アニール処理前の拡散源が重なり、アニール処理によって半導体領域Ａ、Ｂが互いに重なった構造となってもよい（図１１（ａ））。
また、隣り合う半導体領域Ａ、Ｂにおいては、アニール処理前の拡散源が互いに離れ、アニール処理によって半導体領域Ａ、Ｂが互いに重なった構造となってもよい（図１１（ｂ））。図１１（ａ）、（ｂ）に示す半導体領域Ａ、Ｂのそれぞれのアニールは同時に行われる。
また、実施形態に係る半導体領域の材料は、例えば、シリコン（Ｓｉ）である。絶縁膜の材料は、例えば、シリコン酸化物（ＳｉＯｘ）である。なお、これらの材料は一例であり、これらの材料には限定されない。
上記の実施形態では、「部位Ａは部位Ｂの上に設けられている」と表現された場合の「の上に」とは、部位Ａが部位Ｂに接触して、部位Ａが部位Ｂの上に設けられている場合の他に、部位Ａが部位Ｂに接触せず、部位Ａが部位Ｂの上方に設けられている場合との意味で用いられる場合がある。また、「部位Ａは部位Ｂの上に設けられている」は、部位Ａと部位Ｂとを反転させて部位Ａが部位Ｂの下に位置した場合や、部位Ａと部位Ｂとが横に並んだ場合にも適用される場合がある。これは、実施形態に係る半導体装置を回転しても、回転前後において半導体装置の構造は変わらないからである。
以上、具体例を参照しつつ実施形態について説明した。しかし、実施形態はこれらの具体例に限定されるものではない。すなわち、これら具体例に、当業者が適宜設計変更を加えたものも、実施形態の特徴を備えている限り、実施形態の範囲に包含される。前述した各具体例が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。
また、前述した各実施形態が備える各要素は、技術的に可能な限りにおいて複合させることができ、これらを組み合わせたものも実施形態の特徴を含む限り実施形態の範囲に包含される。その他、実施形態の思想の範疇において、当業者であれば、各種の変更例および修正例に想到し得るものであり、それら変更例および修正例についても実施形態の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１、２、３、４、５、６、７、１００ 半導体装置、 １ａｖ 領域、 １０ カソード電極、 １１ アノード電極、 ２０ 第６半導体領域、 ３０ 第１半導体領域、 ３０ｅ 端部、 ４０ 第２半導体領域、 ４０ｅ 端部、 ４０ｉ 領域、 ４０ｕ 表面、 ５０ 第３半導体領域、 ５０ｅ 端部、 ５０ｕ 表面、 ６０ 第４半導体領域、 ６０ｅ 端部、 ６０ｕ 表面、 ７０ 第５半導体領域、 ７０ｕ 表面、 ９０ 層間絶縁膜、 ９０Ａ、９０Ｂ、９０Ｃ、９０Ｄ 絶縁膜、 ９０ＡＨ 開口部、
９０ＣＨ、９０ＤＨ 領域、 ９８ ＥＱＰＲ領域、 ９９ ＥＱＰＲ電極、 ３００ 半導体領域

Claims (9)

  1. カソード電極と、
    アノード電極と、
    前記カソード電極の上側であり、前記アノード電極の下側に設けられた第１導電形の第１半導体領域と、
    前記アノード電極と前記カソード電極との間に設けられ、前記第１半導体領域の不純物濃度よりも第１導電形の不純物濃度が高く、前記第１半導体領域によって囲まれた第１導電形の第２半導体領域と、
    前記アノード電極と前記第２半導体領域との間に設けられ、前記第２半導体領域によって前記アノード電極側の表面以外の部分が囲まれた第２導電形の第３半導体領域と、
    前記第３半導体領域と第２半導体領域との間に設けられ、前記第３半導体領域の端部を囲む第４半導体領域と、
    を備えた半導体装置。
  2. カソード電極と、
    アノード電極と、
    前記カソード電極の上側であり、前記アノード電極の下側に設けられた第１導電形の第１半導体領域と、
    前記アノード電極と前記カソード電極との間に設けられ、前記第１半導体領域の不純物濃度よりも第１導電形の不純物濃度が高く、前記第１半導体領域によって囲まれた第１導電形の第２半導体領域と、
    前記アノード電極と、前記第１半導体領域および前記第２半導体領域と、の間に設けられた第２導電形の第３半導体領域と、
    を備え、
    前記第２半導体領域と前記第３半導体領域との第１接合耐圧と、前記第２半導体領域の端部と前記第３半導体領域との第２接合耐圧と、前記第３半導体領域の端部と前記第１半導体領域との第３接合耐圧と、において、前記第１接合耐圧は、前記第２接合耐圧および前記第３接合耐圧よりも低い半導体装置。
  3. 前記第３半導体領域の端部を囲み、前記第１半導体領域によって前記アノード電極側の表面以外の部分が囲まれた第２導電形の第４半導体領域をさらに備えた請求項２に記載の半導体装置。
  4. 前記第４半導体領域は、前記第２半導体領域および前記第３半導体領域に接し、前記第４半導体領域よりも前記第２半導体領域が深く形成され、前記第３半導体領域よりも前記第４半導体領域を深く形成されている請求項３に記載の半導体装置。
  5. 前記第２半導体領域と前記第３半導体領域との第１接合耐圧は、前記第２半導体領域の前記端部と前記第４半導体領域との第４接合耐圧よりも低い請求項３または４に記載の半導体装置。
  6. 前記第４半導体領域の端部を囲み、前記第１半導体領域によって前記アノード電極側の表面以外の部分が囲まれた第２導電形の第５半導体領域をさらに備え、
    前記第５半導体領域の前記アノード電極側の表面不純物濃度は、前記第４半導体領域の前記アノード電極側の表面不純物濃度よりも低い請求項３〜５のいずれか１つに記載の半導体装置。
  7. 前記第１半導体領域および前記第２半導体領域と、前記カソード電極と、の間に設けられた第１導電形の第６半導体領域をさらに備え、
    前記第２半導体領域は、前記第６半導体領域に接している請求項１〜６のいずれか１つに記載の半導体装置。
  8. 前記第１半導体領域および前記第２半導体領域と、前記カソード電極と、の間に設けられた第１導電形の第６半導体領域をさらに備え、
    前記第２半導体領域と前記第６半導体領域とが離れている請求項１〜６のいずれか１つに記載の半導体装置。
  9. 前記第４半導体領域は、前記第２半導体領域よりも深く形成されている請求項３に記載の半導体装置。
JP2014043303A 2014-03-05 2014-03-05 半導体装置 Abandoned JP2015170667A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014043303A JP2015170667A (ja) 2014-03-05 2014-03-05 半導体装置
CN201410413496.5A CN104900715A (zh) 2014-03-05 2014-08-21 半导体器件
US14/475,548 US20150255536A1 (en) 2014-03-05 2014-09-02 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014043303A JP2015170667A (ja) 2014-03-05 2014-03-05 半導体装置

Publications (1)

Publication Number Publication Date
JP2015170667A true JP2015170667A (ja) 2015-09-28

Family

ID=54018186

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014043303A Abandoned JP2015170667A (ja) 2014-03-05 2014-03-05 半導体装置

Country Status (3)

Country Link
US (1) US20150255536A1 (ja)
JP (1) JP2015170667A (ja)
CN (1) CN104900715A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105177756B (zh) * 2015-10-27 2017-05-24 唐山开滦化工科技有限公司 一种聚甲醛初生纤维的制备方法
JP7257982B2 (ja) * 2020-03-17 2023-04-14 株式会社東芝 半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6867436B1 (en) * 2003-08-05 2005-03-15 Protek Devices, Lp Transient voltage suppression device
US7737469B2 (en) * 2006-05-16 2010-06-15 Kabushiki Kaisha Toshiba Semiconductor device having superjunction structure formed of p-type and n-type pillar regions
JP2009289904A (ja) * 2008-05-28 2009-12-10 Toshiba Corp 半導体装置
EP2339613B1 (en) * 2009-12-22 2015-08-19 ABB Technology AG Power semiconductor device and method for producing same
US8501580B2 (en) * 2010-02-26 2013-08-06 Jerry Hu Process of fabricating semiconductor device with low capacitance for high-frequency circuit protection
JP6176817B2 (ja) * 2011-10-17 2017-08-09 ローム株式会社 チップダイオードおよびダイオードパッケージ
ITTO20120634A1 (it) * 2012-07-18 2014-01-19 St Microelectronics Srl Fotorivelatore con canale microfluidico integrato e relativo procedimento di fabbricazione
JP6029411B2 (ja) * 2012-10-02 2016-11-24 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
US20150255536A1 (en) 2015-09-10
CN104900715A (zh) 2015-09-09

Similar Documents

Publication Publication Date Title
JP4746927B2 (ja) 半導体装置の製造方法
US9502311B2 (en) Plasma protection diode for a HEMT device
JP2009130266A (ja) 半導体基板および半導体装置、半導体装置の製造方法
JP6334465B2 (ja) 半導体装置
JP2010267783A (ja) 炭化珪素半導体装置の製造方法
WO2018021575A1 (ja) 炭化珪素半導体基板、炭化珪素半導体基板の製造方法、半導体装置および半導体装置の製造方法
JP2009158528A (ja) 半導体装置
JP5735077B2 (ja) 半導体装置の製造方法
US10062746B2 (en) Semiconductor rectifier and manufacturing method thereof
JP2018082057A (ja) 半導体装置および半導体装置の製造方法
JP2009164584A (ja) 半導体素子のショットキーダイオード及びその製造方法
JP4867518B2 (ja) 半導体装置の製造方法
JP2007165370A (ja) 半導体装置及びその製造方法
JP2015170667A (ja) 半導体装置
JP2009004763A (ja) 半導体装置
JP2005175296A (ja) 誘電体分離型半導体装置およびその製造方法
JP2010080797A (ja) 半導体装置の製造方法および半導体装置
JP2016058660A (ja) 半導体装置
JP2008135592A (ja) ショットキバリア半導体装置
JP2006093206A (ja) ＳｉＣ半導体装置およびＳｉＣ半導体装置の製造方法
JP4149945B2 (ja) 半導体装置
JP5467543B2 (ja) 半導体装置およびその製造方法
JP6111720B2 (ja) 半導体装置の製造方法
KR100897820B1 (ko) 반도체 소자와 그의 제조방법
JP5368721B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160229

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20160809