JP5467543B2

JP5467543B2 - 半導体装置およびその製造方法

Info

Publication number: JP5467543B2
Application number: JP2009086976A
Authority: JP
Inventors: 篤哉正田; 美都男堀江
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 2009-03-31
Filing date: 2009-03-31
Publication date: 2014-04-09
Anticipated expiration: 2029-03-31
Also published as: JP2010239015A

Description

本発明は、半導体装置およびその製造方法に係り、特にダイオードにおけるツェナー電圧の細分化が可能な技術に関するものである。

従来、ツェナーダイオードとしては、Ｎ/Ｎ^＋エピタキシャルウェハにＰ型層を拡散されたツェナーダイオードが提案されている（特許文献１）。

図１１は特許文献１に記載された従来のツェナーダイオードの構造図の一例を示すものである。一例を図１１に示すように、このツェナーダイオードは、Ｎ^＋型シリコン基板１０１の表面に形成されたＮ⁻型エピタキシャル層１０２内にＰ型拡散層１０３を形成し、ＰＮ接合を形成したものである。製造に際しては、ガードリング１０４が形成されたＮ^＋型シリコン基板１０１の表面に、開口された絶縁膜１０５を介して、ポリシリコン膜１０６を形成し、さらに、このポリシリコン膜１０６の表面にポリボロンフィルム（図示せず）を塗布して熱処理（熱拡散）を行うことにより、ボロン拡散を行いＰ型拡散層１０３を形成することによって得られる。１０７はアノード電極である。このツェナーダイオードにおいては、ツェナー電圧は、Ｎ⁻型エピタキシャル層１０２とＰ型拡散層１０３との濃度の関係において一義的に決まる関係であった。
また特許文献２でも同様のツェナーダイオードの製造方法が提案されている。

特開２００６−１０９５１８号公報特開２００５−３０３０３２号公報（第１５頁、図１２・図１５参照）

近年、ツェナーダイオードは、ツェナー電圧が細分化され、しかもそのツェナー電圧の規格範囲は非常に狭いことから、ウェハ面内、ウェハ間および製造ロット間でのツェナー電圧にばらつきがあると、必要なツェナー電圧を持った半導体装置の抽出は数量的に低くなり、その結果、歩留りが低下し、製造上の課題となりうる。

即ち、エピタキシャル層の濃度コントロールは難しく限界に近いものである。このように、エピタキシャル層の濃度ばらつきによりツェナー電圧も比例して大きくばらつき、そのため、必要なツェナー電圧を高歩留りで得ることは困難であるという課題があった。

又、従来の構成では、ツェナー電圧は、Ｎ-型エピタキシャル層１０２の濃度とＰ型拡散層１０３との濃度との関係において一義的に決まる為に、必要なツェナー電圧ごとに異なった濃度のエピタキシャルウェハが必要となり、膨大なウェハの在庫が必要になるという課題があった。

本発明は、前記実情に鑑みてなされたもので、エピタキシャル層の濃度によるツェナー電圧のばらつきを極力なくし、高歩留まりで所望のツェナー電圧をもつ半導体装置を提供することを目的とする。

前記従来の課題を解決するために、本発明の半導体装置は、縦型の半導体装置であって、少なくとも表面が第１導電型の半導体層を構成する半導体基板と、前記半導体基板表面に形成され、前記半導体層と同一導電型である第１導電型を有する第１の拡散領域と、前記第１の拡散領域よりも広い面積を有しかつ一部に重なりもつように形成された第２導電型を有する第２の拡散領域とを具備し、前記第２の拡散領域は、前記第１の拡散領域とＰＮ接合を形成する、ダイオード形成領域と、前記ダイオード形成領域を取り囲む、リング構造領域とを構成する。
この構成により、素材、すなわち半導体層（半導体基板）の比抵抗（不純物濃度）の影響なしに、所望の濃度の不純物を注入することで第１の拡散領域を形成し、この第１の拡散領域に対する第２の拡散領域の不純物濃度でツェナー耐圧が決定されることになり、制御性よく、所望のツェナー特性を有する半導体装置を提供することが可能となる。また、不純物の注入により、第１の拡散領域を形成するため、ウェハを多品種ストックしておく必要がなく、生産性が向上する。

また本発明は、上記半導体装置において、前記第１の拡散領域と第２の拡散領域との重なりによる接合部は、その周辺部の耐圧よりも低い電圧で降伏するものを含む。
この構成により、この接合部で完全にブレークダウンさせることができる。

また本発明は、上記半導体装置において、前記半導体基板が、エピタキシャル成長によって表面に第１導電型の半導体層を形成した第１導電型の半導体基板であって、前記第２の拡散領域は、前記第１の拡散領域の上部の導電型を反転して形成された反転領域を含む。
この構成により、周辺部よりも、前記第１の拡散領域と第２の拡散領域との重なりによる（拡散）接合部の方が低い耐圧で降伏が起こる為、ツェナーダイオードとして逆方向電流が流れている時は中央の前記重なりによる（拡散)接合部領域のみに流れてその周辺部にはほとんど流れない。

また本発明は、上記半導体装置において、前記半導体基板は、表面で前記第２の拡散領域の周縁部に自己整合するように開口をもつ絶縁層を有するものを含む。

また本発明は、上記半導体装置の製造方法であって、少なくとも表面が第１導電型の半導体層を構成する半導体基板表面に、
第１導電型の不純物を注入し、前記半導体層と同一導電型を有する第１導電型を有する第１の拡散領域を形成する第１の不純物拡散工程と、
第２導電型の不純物を注入し、前記第１導電型の拡散領域の形成された前記半導体層表面に、前記第１の拡散領域よりも広い面積を有しかつ一部に重なりもつように第２導電型を有する第２の拡散領域を形成し、前記第１の拡散領域表面の導電型を反転し、前記第１の拡散領域とＰＮ接合を形成する、ダイオード形成領域と、前記ダイオード形成領域を取り囲む、リング構造領域とを形成する第２の不純物拡散工程と、前記第１の不純物拡散工程に先立ち、前記第２の拡散領域に相当する領域に開口を有する絶縁層を形成する工程とを含む。
この構成により、最初に大面積の開口を形成しておくようにしているため、周縁部に段差を形成しないようにすることができる。表面に段差が存在していると、不純物の注入プロファイルに段差が生じ、この段差に起因して第１および第２の拡散領域も段差をもつことになり、この段差部で電界集中を生じ易いのに対し、この構成によれば段差のない拡散プロファイルを得ることができ、電界集中を回避することができる。

また本発明は、上記半導体装置の製造方法において、前記第１の不純物拡散工程が、前記開口よりも小さい開口を有するレジストマスクを介して不純物を導入する工程を含む。
この構成によれば、最初に活性領域としての半導体層を大きく開口しておき、ＰＮ接合を形成するための第１の拡散領域形成に際しては、レジストマスクを用いるようにしているため、開口形成時のエッチング工程で表面がエッチングされることで、表面にできる段差を軽減し、電界集中を緩和することが可能となる。

以上のように、ツェナー電圧は、エピタキシャル成長によるエピタキシャル層の濃度コントロールよりも、拡散による拡散濃度コントロールの方がはるかにばらつきが低く抑えられる為に本発明の半導体装置によれば、半導体基板より一義的に得られるツェナー電圧のばらつきよりも低く抑えられる事が出来る。従って高精度のツェナー電圧を得ることが可能となる。
また、面内均一性を高めることができるため、ウェハの大口径化が可能となり、生産性の向上を図ることが可能となる。

一方、従来構造の様なツェナー耐圧ごとに濃度の異なるエピタキシャル層を有する半導体基板を用意する必要もないため、生産効率が向上する。その結果、歩留りが向上し、ウェハの在庫が減ったことで、生産性及び原価性において大きな効果をもたらすものである。

以下、本発明の実施の形態について、図面を参照しつつ詳細に説明する。
（実施の形態１）
図１は、本発明の実施の形態１における半導体装置の断面図、図２乃至図５はこの半導体装置の製造工程を示す図である。図２乃至図５において、図１と同じ構成要素については同じ符号を用い、説明を省略する。
この半導体装置は、縦型の半導体装置であって、Ｎ^＋＋型シリコン基板１の表面に第１導電型の半導体層としてＮ型エピタキシャル層２を形成してなるもので、このＮ型エピタキシャル層２表面に、第１の拡散領域としてＮ^＋型拡散領域６を形成するとともに、このＮ^＋型拡散領域６よりも広い面積を有しかつ一部に重なりもつように形成された第２導電型を有する第２の拡散領域としてのＰ型拡散領域８を具備し、このＰ型拡散領域８が、前記Ｎ^＋型拡散領域６とＰＮ接合を形成し、ツェナーダイオード形成領域を形成したことを特徴とする。そしてこのツェナーダイオード形成領域の周囲にこれを取り囲むＰ型拡散領域からなるりング構造領域７を具備している。また表面にはアルミニウム薄膜からなるアノード電極１０が形成され、その上層に窒化シリコン膜からなる保護膜１１が形成されている。
そしてＮ型エピタキシャル層２は、表面にＰ型拡散領域からなるリング構造領域７の周縁部に自己整合するように開口をもつ絶縁層３を有している。Ｐ型拡散領域８はＮ^＋型拡散領域６の上部の導電型を反転して形成された反転領域となっている。そして、Ｐ型拡散領域８とリング構造領域（７）とは同一の不純物導入領域で構成されるが、反転による濃度差により、Ｐ型拡散領域８がＮ^＋型拡散領域６との重なりにより形成される接合部は、その周辺部の耐圧よりも低い電圧で降伏するように形成される。

ここで、１はＮ^＋＋型のシリコン基板（半導体基板）であって、Ｎ型エピタキシャル層２は濃度１Ｅ１４〜５Ｅ１７cm^-3、厚み１〜４０μｍのエピタキシャル層である。絶縁膜３は、ＳｉＯ_２膜やナイトライド膜などのＣＶＤ膜で構成してもよい。第１の拡散領域としてのＮ^＋型拡散領域６は、リン不純物をイオン注入とドライブ拡散で濃度１Ｅ１８〜１Ｅ２０cm^-3、深さ１μｍとしたものである。また、第２の拡散領域としてのＰ型拡散領域８およびリング構造領域７は同一工程で形成され、ボロン不純物をイオン注入法で注入し、所定の条件のドライブイン拡散で一定の濃度と深さを正確に得るようにしたものである。Ｐ型拡散領域８およびリング構造領域７はそれぞれ、濃度１Ｅ１８〜１Ｅ２１cm^-3、深さ０．５μｍ、濃度１Ｅ１８〜１Ｅ２１cm^-3、深さ０．３μｍである。
また、リング構造領域７は、同一工程で形成された前記Ｐ型拡散領域８を取り囲んでＰ型層を設けてシリコン表面の電界を緩和させる事で、リング構造領域７とＮ-型エピタキシャル層２との接合部による耐圧（以下周辺電圧と呼ぶ）は、より高耐圧となる様に配置されている。１３はＮ^＋拡散領域からなるチャネルストッパーで終端部に配置されている。

次に、この半導体装置の製造方法について説明する。
まず、図２（ａ）に示すように、Ｎ^＋＋型シリコン基板１の表面にＮ型エピタキシャル層２を形成し、Ｎ⁻／Ｎ^＋エピタキシャルウェハを得る。
そして、図２（ｂ）に示すように、熱酸化により、表面に酸化シリコン膜からなる絶縁層３を形成し、図２（ｃ）に示すように、フォトリソグラフィにより所定の位置に開口部４を形成する。
こののち、図２（ｄ）に示すように、ＬＯＣＯＳにより、開口部４に露呈するＮ型エピタキシャル層２の表面に酸化シリコン膜５を形成する。

そして、図３（ａ）に示すように、この酸化シリコン膜５の上層にフォトレジストを塗布し、前記開口部４よりも小さい開口をもつようにレジストパターンＲ１を形成する。
このレジストパターンＲ１をマスクとして、図３（ｂ）に示すように、リンイオンのイオン注入とドライブ拡散でほぼ１Ｅ１８〜１Ｅ２０cm^-3の濃度を得る。そしてレジストパターンＲ１を除去し、比抵抗の低いＮ型拡散領域６を形成する。
このＮ型拡散領域６の濃度は、Ｎ型エピタキシャル層２の比抵抗よりも十分低く、このためＮ型エピタキシャル層２の持っている比抵抗のばらつきは影響されないものとする。

そして、図３（ｃ）に示すように、再度酸化シリコン膜５の上層にフォトレジストを塗布し、前記開口部４と同程度の開口をもつようにレジストパターンＲ２を形成する。

そして、このレジストパターンＲ２をマスクとして、ボロンイオンのイオン注入とドライブ拡散でボロンのイオン注入と窒素雰囲気中でのドライブ拡散でほぼ１Ｅ１８〜１Ｅ２１cm^-3の濃度を得る。そしてレジストパターンＲ２を除去し、Ｎ型拡散領域６の上部では導電型を反転し、図４（ａ）に示すように、Ｐ型拡散領域８を形成する。また、Ｐ型拡散領域８を囲む領域では、リング構造領域７を得る。

これにより、Ｎ型拡散領域６の上部では導電型を反転して形成されるＰ型拡散領域８との間にＰＮ接合部が得られるのであるが、このＰＮ接合部の中央部、即ちＮ型拡散領域６とＰ型拡散領域８の交差部では、最初に形成されたＮ型拡散領域６があるために、その周辺部の周辺耐圧よりも低い電圧で降伏（ブレークダウン）が起こる。
ここでＰＮ接合部の中央部における耐圧、いわゆるメイン耐圧は６から６０Ｖ、周辺耐圧は８Ｖから１００Ｖであり、ＰＮ接合部の中央部（ツェナーダイオード形成領域）で確実にブレークダウンすることができる。

これにより、ツェナーダイオードとして動作させると、逆方向電流はＮ型拡散領域６とＰ型拡散領域８の交差部のみに流れ、その周辺部にはほとんど流れない。
従って、使用するウェハの比抵抗にばらつきがあっても、このようにして得られたＰＮ接合部の降伏電圧（ブレークダウン電圧）の変動が極めて小さい半導体装置が得られるものである。

そして、図４（ｂ）に示すように、ＬＰ−ＴＥＯＳを形成するとともに、ＢＰＳＧを塗布し、上部絶縁層９を形成する

こののち、図５（ａ）に示すように、フォトレジストを塗布し、コンタクト用の開口をもつようにレジストパターンを形成し、これをマスクとして上部絶縁層９にコンタクト用の開口を形成する。
そして、図５（ｂ）に示すように、アルミニウム薄膜からなるアノード電極１０を形成する。そして、この上層に窒化シリコン膜からなる保護膜１１を形成し、図１に示した半導体装置が完成する。

尚、ツェナーダイオードは、２Ｖから５０Ｖを中心に、ツエナー電圧による分類あるいは、ランク分類等によりツェナー電圧の細分化がされ、その為のツェナー電圧のコントロール性も生産上重要なパラメータとなっている。

本発明の構成によれば、Ｐ型拡散領域８の濃度を低くすると前記ＰＮ接合部の降伏電圧（ツェナー電圧）は高くする事が可能となる。このようにして、所望のツェナー電圧を容易に得ることができる。

よって、イオン注入とドライブイン拡散の手法により、極めて精密に濃度コントロールができるため、必要とするツェナー電圧を極めて精度よく得ることができ、その結果生産性が高く歩留りも向上するため、安価な半導体装置を得ることができるものである。

このように、素材、すなわち半導体層（半導体基板）の比抵抗（不純物濃度）の影響なしに、所望の濃度の不純物を注入することでＮ型拡散領域を形成し、このＮ型拡散領域に対するＰ型拡散領域の不純物濃度でツェナー耐圧が決定されることになり、制御性よく、所望のツェナー特性を有する半導体装置を提供することが可能となる。また、不純物の注入により、Ｎ型拡散領域を形成するため、ウェハを多品種ストックしておく必要がなく、生産性が向上する。

また、最初に、絶縁層に大面積の開口を形成しておくようにしているため、周縁部に段差を形成しないようにすることができる。表面に段差が存在していると、不純物の注入プロファイルに起因して第１および第２の拡散領域も段差をもつことになり、この段差部で電界集中を生じ易いのに対し、この構成によれば段差のない拡散プロファイルを得ることができ、空乏層の伸びがよくなり、電界の重なりがなく電界集中を回避することができ、きれいな耐圧カーブを得ることができる。

（実施の形態２）
次に本発明の実施の形態２について説明する。
図６は、本発明の実施の形態２における半導体装置の断面図、図７乃至図９はこの半導体装置の製造工程を示す図である。図６、図７乃至図９においても、図１乃至５と同じ構成要素については同じ符号を用い、説明を省略する。
前記実施の形態では、絶縁層３のパターニングに際し、最初に活性領域としてのエピタキシャル層２を大きく開口しておき、ＰＮ接合を形成するための第１の拡散領域形成に際しては、レジストマスクを用いるようにしたが、本実施の形態では、順次必要な開口を形成するという方法をとることにより、フォトリソグラフィ工程の数を低減し、表面の段差を低減するようにしたことを特徴とする。

この半導体装置の構造としては、表面に段差が形成されている点で前記実施の形態１と異なるが、この段差分だけ、Ｐ型拡散領域８が、Ｎ^＋型拡散領域６との間に形成するＰＮ接合の深さが、このＰＮ接合で構成されるツェナーダイオード形成領域を取り囲むＰ型拡散領域からなるリング構造領域７の下端よりも深くなっている。
この構成により、リーク電流をより低減することができ、信頼性の向上を図ることが可能となる。

他の領域については前記実施の形態１に準じて形成されており、ここでは説明を省略する。

次に、この半導体装置の製造方法について説明する。
まず、図２（ａ）および（ｂ）に示したように、Ｎ^＋＋型シリコン基板１の表面にＮ型エピタキシャル層２を形成し、Ｎ⁻／Ｎ^＋エピタキシャルウェハを得、熱酸化により、表面に酸化シリコン膜からなる絶縁層３を形成し、図７（ａ）に示すように、フォトリソグラフィによりレジストパターンＲ３を形成し、これをマスクとしてエッチングすることで所定の位置に開口部４を形成する。この開口部４は第１の拡散領域形成のための窓のサイズとなっている。

そして、このレジストパターンＲ３をマスクとして、図７（ｂ）に示すように、リンイオンのイオン注入とドライブ拡散でほぼ１Ｅ１８〜１Ｅ２０cm^-3の濃度を得る。このようにして、比抵抗の低いＮ型拡散領域６を形成する。

ここでもこのＮ型拡散領域６の濃度は、Ｎ型エピタキシャル層２の比抵抗よりも十分低く、このためＮ型エピタキシャル層２の持っている比抵抗のばらつきは影響されないものとする。
そして、図７（ｃ）に示すように、再度酸化シリコン膜３の上層にフォトレジストを塗布し、前記開口部４よりも大きい開口をもつようにレジストパターンＲ４を形成し、これをマスクとして酸化シリコン膜３をパターニングする。

そして、、このレジストパターンＲ４および酸化シリコン膜３をマスクとして、ボロンイオンのイオン注入とドライブ拡散でボロンのイオン注入と窒素雰囲気中でのドライブ拡散でほぼ１Ｅ１８〜１Ｅ２１cm^-3の濃度を得る。そしてレジストパターンＲ４を除去し、Ｎ型拡散領域６の上部では導電型を反転し、図８（ａ）に示すようにＰ型拡散領域８を形成する。また、Ｐ型拡散領域８を囲む領域では、リング構造領域７を得る。なお、ボロンイオンの注入に先立ち、ＬＰ−ＴＥＯＳを形成しておくことでＰ型拡散領域８のつきぬけを防止することができる。

これにより、Ｎ型拡散領域６の上部では導電型を反転して形成されるＰ型拡散領域８との間にＰＮ接合部が得られるのであるが、このＰＮ接合部の中央部、即ちＮ型拡散領域６とＰ型拡散領域８の交差部では、最初に形成されたＮ型拡散領域６があるために、その周辺部の周辺耐圧よりも低い電圧で降伏（ブレークダウン）が起こる。

そして、図８（ｂ）に示すように、ＬＰ−ＴＥＯＳを形成するとともに、ＢＰＳＧを成長させ、上部絶縁層９を形成する。

こののち、図９（ａ）に示すように、フォトレジストを塗布し、コンタクト用の開口をもつようにレジストパターンＲ５を形成し、これをマスクとして上部絶縁層９にコンタクト用の開口を形成する。
そして、図９（ｂ）に示すように、アルミニウム薄膜や半田接続を可能とするための金薄膜からなるアノード電極１０を形成し、この上層に窒化シリコン膜からなる保護膜１１を形成する。

本実施の形態によっても、Ｐ型拡散領域８の濃度を低くすると前記ＰＮ接合部の降伏電圧（ツェナー電圧）は高くする事が可能となる。このようにして、所望のツェナー電圧を容易に得ることができる。

よって、イオン注入とドライブイン拡散の手法により、極めて精密に濃度コントロールができるため、必要とするツェナー電圧を極めて精度よく得ることができ、その結果生産性が高く歩留りも上がるため、安価な半導体装置を得ることができるものである。

（実施の形態３）
次に実施の形態３について説明する。
本実施の形態では、リング構造領域７を用いたが、図１０に要部拡大図を示すように、リング構造領域７の周りにさらにＦＬＲ（ＦｉｅｌｄＬｉｍｉｔｉｎｇＲｉｎｇ）７Ｆを設けてもよい。この場合ＦＬＲ７Ｆは、リング構造領域７およびＰ型拡散領域８と同一工程で形成され、前記Ｐ型拡散領域８を取り囲んでＰ型層を１層もしくは複数設けてシリコン表面の電界を緩和させる事で、リング構造領域７とＮ^-型エピタキシャル層２との接合部による耐圧（以下周辺電圧と呼ぶ）は、より高耐圧となる様に配置されている。
製造に際しては、Ｐ型拡散領域を形成するためのマスクを変更するのみでよく、極めて容易に形成可能である。
以上説明してきたように、本発明によれば、ツェナー電圧の制御が容易なツェナーダイオードに適用する事が可能である。特に、７Ｖよりも高い領域で形成する場合に有効である。

本発明の実施の形態１における半導体装置を示す断面図本発明の実施の形態１における半導体装置の製造工程を示す断面図本発明の実施の形態１における半導体装置の製造工程を示す断面図本発明の実施の形態１における半導体装置の製造工程を示す断面図本発明の実施の形態１における半導体装置の製造工程を示す断面図本発明の実施の形態２における半導体装置を示す断面図本発明の実施の形態２における半導体装置の製造工程を示す断面図本発明の実施の形態２における半導体装置の製造工程を示す断面図本発明の実施の形態２における半導体装置の製造工程を示す断面図本発明の実施の形態２における半導体装置を示す断面図従来の半導体装置の断面図

１Ｎ^＋型シリコン基板（半導体基板）
２Ｎ⁻型エピタキシャル層
３絶縁層
４開口部
５酸化シリコン膜
６Ｎ型拡散領域
７ＦＦＬＲ（Ｐ型拡散層）
７リング構造領域
８Ｐ型拡散領域
１０アノード電極
１１保護膜
１３チャネルストッパー（Ｎ^＋拡散層）

Claims

少なくとも表面が第１導電型の半導体層を構成する半導体基板表面に、
第１導電型の不純物を注入し、前記半導体層と同一導電型を有する第１導電型を有する第１の拡散領域を形成する第１の不純物拡散工程と、
第２導電型の不純物を注入し、前記第１導電型の拡散領域の形成された前記半導体層表面に、前記第１の拡散領域よりも広い面積を有しかつ一部に重なりもつように第２導電型を有する第２の拡散領域を形成し、前記第１の拡散領域表面の導電型を反転し、前記第１の拡散領域とＰＮ接合を形成する、ダイオード形成領域と、前記ダイオード形成領域を取り囲む、リング構造領域とを形成する第２の不純物拡散工程と、前記第１の不純物拡散工程に先立ち、前記第２の拡散領域に相当する領域に開口を有する絶縁層を形成する工程とを含む半導体装置の製造方法。
請求項１に記載の半導体装置の製造方法であって、
前記第１の不純物拡散工程は、前記開口よりも小さい開口を有するレジストマスクを介して不純物を導入する工程を含む半導体装置の製造方法。