JPH10163508A - 可変容量ダイオード及びその製造方法 - Google Patents
可変容量ダイオード及びその製造方法Info
- Publication number
- JPH10163508A JPH10163508A JP32385596A JP32385596A JPH10163508A JP H10163508 A JPH10163508 A JP H10163508A JP 32385596 A JP32385596 A JP 32385596A JP 32385596 A JP32385596 A JP 32385596A JP H10163508 A JPH10163508 A JP H10163508A
- Authority
- JP
- Japan
- Prior art keywords
- concentration
- low
- region
- substrate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 高バイアス時における低直列抵抗、高容量変
化比を達成する。 【解決手段】 第１導型の不純物が高濃度に導入された
基板領域２上に、第１導電型の低濃度層３を形成した
後、この表面側にＰＮ接合を構成する第２導電型の高濃
度領域４を形成する可変容量ダイオードの製造方法であ
って、前記基板領域２内の表面側に、これより不純物濃
度が低い熱拡散緩衝領域７ａを予め形成した後、前記低
濃度層３を形成する。この熱拡散緩衝領域７ａによっ
て、熱処理を経た後でも基板２側からの不純物拡散が抑
止され、両者の不純物濃度勾配の急峻性が維持される。
この結果、低直列抵抗化のため低濃度層が薄い場合で
も、高バイアス時の容量変化率の低下が防止される。こ
の熱拡散防止は、基板張り合わせによって製造される可
変容量ダイオードにおける接着層によっても達成でき
る。
化比を達成する。 【解決手段】 第１導型の不純物が高濃度に導入された
基板領域２上に、第１導電型の低濃度層３を形成した
後、この表面側にＰＮ接合を構成する第２導電型の高濃
度領域４を形成する可変容量ダイオードの製造方法であ
って、前記基板領域２内の表面側に、これより不純物濃
度が低い熱拡散緩衝領域７ａを予め形成した後、前記低
濃度層３を形成する。この熱拡散緩衝領域７ａによっ
て、熱処理を経た後でも基板２側からの不純物拡散が抑
止され、両者の不純物濃度勾配の急峻性が維持される。
この結果、低直列抵抗化のため低濃度層が薄い場合で
も、高バイアス時の容量変化率の低下が防止される。こ
の熱拡散防止は、基板張り合わせによって製造される可
変容量ダイオードにおける接着層によっても達成でき
る。
Description
【０００１】
【発明の属する技術分野】本発明は、高バイアス時の容
量変化を大きくできる可変容量ダイオードの製造方法に
関する。
量変化を大きくできる可変容量ダイオードの製造方法に
関する。
【０００２】
【従来の技術】従来から、各種チューナの同調素子とし
て可変容量ダイオードが多用されている。図１に示すよ
うに、この可変容量ダイオード１は、高濃度（例えば１
×１０19／ｃｍ3 程度）に不純物が導入された半導体基
板２上に、低濃度（例えば１×１０15／ｃｍ3 程度）な
エピタキシャル層３を成長させ、このエピタキシャル層
３内の表面側にＰ型不純物領域４を形成させている。こ
のＰ型不純物領域４とエピタキシャル層３とでＰＮ接合
が構成され、Ｐ型不純物領域４に例えばＡｌ製のアノー
ド電極が接続され、また半導体基板２の裏面に図示せぬ
カソード電極が接続されている。
て可変容量ダイオードが多用されている。図１に示すよ
うに、この可変容量ダイオード１は、高濃度（例えば１
×１０19／ｃｍ3 程度）に不純物が導入された半導体基
板２上に、低濃度（例えば１×１０15／ｃｍ3 程度）な
エピタキシャル層３を成長させ、このエピタキシャル層
３内の表面側にＰ型不純物領域４を形成させている。こ
のＰ型不純物領域４とエピタキシャル層３とでＰＮ接合
が構成され、Ｐ型不純物領域４に例えばＡｌ製のアノー
ド電極が接続され、また半導体基板２の裏面に図示せぬ
カソード電極が接続されている。
【０００３】よく知られているように、可変容量ダイオ
ードの性能指数Ｑは、１／ωｒS Ｃj （ｒS ：直列抵
抗、Ｃj ：接合容量）で表される。接合容量の逆バイア
ス電圧依存性は、Ｃj ＝Ｃ0 ／（１＋Ｖ／φ0 ）n （Ｃ
0：零バイアス次の容量、φ0 ：拡散電位、ｎ：接合付
近の不純物分布で決まる容量変化率）で表される。ま
た、動的性能指数として、広い逆バイアス電圧の印加範
囲で、低直列抵抗、高容量変化比の達成が求められる。
ードの性能指数Ｑは、１／ωｒS Ｃj （ｒS ：直列抵
抗、Ｃj ：接合容量）で表される。接合容量の逆バイア
ス電圧依存性は、Ｃj ＝Ｃ0 ／（１＋Ｖ／φ0 ）n （Ｃ
0：零バイアス次の容量、φ0 ：拡散電位、ｎ：接合付
近の不純物分布で決まる容量変化率）で表される。ま
た、動的性能指数として、広い逆バイアス電圧の印加範
囲で、低直列抵抗、高容量変化比の達成が求められる。
【０００４】逆バイアスで使用される可変容量ダイオー
ドは、上記性能指数Ｑおよび容量変化率ｎを広い帯域で
高くすることが使用上必要であり、このためｒS 及びＣ
j を低減し、また逆耐圧を向上させる目的で、図１に示
すような高濃度な半導体基板２上に低濃度なエピタキシ
ャル層３を成長させる構成が採用されている。また、容
量Ｃおよび容量変化率ｎのバラツキを小さくする目的
で、低濃度なエピタキシャル層３内の表面側のＰ型不純
物領域４は、イオン注入法で形成される。直列抵抗ｒS
を低減するためには、半導体基板２およびエピタキシャ
ル層３の厚みを出来るだけ薄くする必要がある。逆に、
エピタキシャル層３が薄すぎると、耐圧を確保しながら
接合容量Ｃj および容量変化率ｎを最適化することが困
難となる。したがって、以上を総合的に勘案しながら、
これらＮ型不純物領域２，３とＰ型不純物領域４との厚
み及び濃度が最適設計される。
ドは、上記性能指数Ｑおよび容量変化率ｎを広い帯域で
高くすることが使用上必要であり、このためｒS 及びＣ
j を低減し、また逆耐圧を向上させる目的で、図１に示
すような高濃度な半導体基板２上に低濃度なエピタキシ
ャル層３を成長させる構成が採用されている。また、容
量Ｃおよび容量変化率ｎのバラツキを小さくする目的
で、低濃度なエピタキシャル層３内の表面側のＰ型不純
物領域４は、イオン注入法で形成される。直列抵抗ｒS
を低減するためには、半導体基板２およびエピタキシャ
ル層３の厚みを出来るだけ薄くする必要がある。逆に、
エピタキシャル層３が薄すぎると、耐圧を確保しながら
接合容量Ｃj および容量変化率ｎを最適化することが困
難となる。したがって、以上を総合的に勘案しながら、
これらＮ型不純物領域２，３とＰ型不純物領域４との厚
み及び濃度が最適設計される。
【０００５】
【発明が解決しようとする課題】ところが、この従来の
可変容量ダイオードの製造方法では、低直列抵抗、高容
量変化比達成のために、高濃度な半導体基板２上に低濃
度なエピタキシャル層３を成長させる過程で、半導体基
板２からエピタキシャル層３への不純物が熱拡散し、高
バイアスでの容量変化が抑えられるという不利益があっ
た。
可変容量ダイオードの製造方法では、低直列抵抗、高容
量変化比達成のために、高濃度な半導体基板２上に低濃
度なエピタキシャル層３を成長させる過程で、半導体基
板２からエピタキシャル層３への不純物が熱拡散し、高
バイアスでの容量変化が抑えられるという不利益があっ
た。
【０００６】この不純物の熱拡散があっても実用上問題
がないようにするためには、エピタキシャル層３を厚く
して高バイアス時でも空乏層が半導体基板２とエピタキ
シャル層３との界面に達しないようにすればよい。とこ
ろが、厚いエピタキシャル層３によって直列抵抗ｒS が
増大し、又厚いエピタキシャル層３を成長する過程で欠
陥が増加して良好な特性が得られないという新たな問題
を発生させる。このため、エピタキシャル層３を厚くす
る方法では、上記不利益の根本的な解消策となりえな
い。
がないようにするためには、エピタキシャル層３を厚く
して高バイアス時でも空乏層が半導体基板２とエピタキ
シャル層３との界面に達しないようにすればよい。とこ
ろが、厚いエピタキシャル層３によって直列抵抗ｒS が
増大し、又厚いエピタキシャル層３を成長する過程で欠
陥が増加して良好な特性が得られないという新たな問題
を発生させる。このため、エピタキシャル層３を厚くす
る方法では、上記不利益の根本的な解消策となりえな
い。
【０００７】本発明は、このような実情に鑑みてなさ
れ、高バイアス時でも低直列抵抗、高容量変化比が達成
できる可変容量ダオード及びその製造方法を提供するこ
とを目的とする。
れ、高バイアス時でも低直列抵抗、高容量変化比が達成
できる可変容量ダオード及びその製造方法を提供するこ
とを目的とする。
【０００８】
【課題を解決するための手段】上述した従来技術の問題
点を解決し、上記目的を達成するために、本発明の可変
容量ダイオードの製造方法では、例えばエピタキシャル
等の加熱工程時に半導体基板からの不純物拡散を、半導
体基板表面を予め低濃度にすることで抑制することとし
た。すなわち、本製造方法では、半導体基板内の少なく
とも表面側で第１導型の不純物が高濃度に導入された基
板領域上に、第１導電型の低濃度層（例えば、エピタキ
シャル層）を形成した後、この低濃度層内の表面側に、
ＰＮ接合を構成する第２導電型の高濃度領域を形成する
可変容量ダイオードの製造方法であって、前記基板領域
内の表面側に、当該基板領域より不純物濃度が低い熱拡
散緩衝領域を予め形成した後、前記低濃度層を形成する
ことを特徴とする。
点を解決し、上記目的を達成するために、本発明の可変
容量ダイオードの製造方法では、例えばエピタキシャル
等の加熱工程時に半導体基板からの不純物拡散を、半導
体基板表面を予め低濃度にすることで抑制することとし
た。すなわち、本製造方法では、半導体基板内の少なく
とも表面側で第１導型の不純物が高濃度に導入された基
板領域上に、第１導電型の低濃度層（例えば、エピタキ
シャル層）を形成した後、この低濃度層内の表面側に、
ＰＮ接合を構成する第２導電型の高濃度領域を形成する
可変容量ダイオードの製造方法であって、前記基板領域
内の表面側に、当該基板領域より不純物濃度が低い熱拡
散緩衝領域を予め形成した後、前記低濃度層を形成する
ことを特徴とする。
【０００９】一方、この熱拡散防止は、基板張り合わせ
によって製造される可変容量ダイオードにおける接着層
によっても達成できる。この場合、本可変容量ダイオー
ドは、導電基板（例えば、半導体基板）の表面に接着層
（例えば、Ａｕ膜）を形成し、第１導電型の低濃度層を
表面に有する半導体基板を、当該低濃度層側から前記接
着層を挟んで前記導電基板に張り合わせ、熱処理して前
記接着層を少なくとも部分的に融解し、前記接着層側に
前記低濃度層を所定厚残して前記導電基板を部分的に除
去し、その後、残存する当該低濃度層内の表面側に、Ｐ
Ｎ接合を構成する第２導電型の高濃度領域を形成するこ
とを特徴とする。
によって製造される可変容量ダイオードにおける接着層
によっても達成できる。この場合、本可変容量ダイオー
ドは、導電基板（例えば、半導体基板）の表面に接着層
（例えば、Ａｕ膜）を形成し、第１導電型の低濃度層を
表面に有する半導体基板を、当該低濃度層側から前記接
着層を挟んで前記導電基板に張り合わせ、熱処理して前
記接着層を少なくとも部分的に融解し、前記接着層側に
前記低濃度層を所定厚残して前記導電基板を部分的に除
去し、その後、残存する当該低濃度層内の表面側に、Ｐ
Ｎ接合を構成する第２導電型の高濃度領域を形成するこ
とを特徴とする。
【００１０】このような可変容量ダイオードの製造方法
によれば、エピタキシャル工程及びそれ以後の熱処理に
よって、前者の方法では熱拡散緩衝領域が高濃度な基板
領域に吸収されるため、後者の方法では接着層の介在に
よって、それぞれ基板側からの不純物拡散が抑止され、
半導体基板（又は導電基板）と低濃度層との不純物濃度
勾配の急峻性が維持される。この結果、基板からの拡散
が防止されるため低濃度層が薄い場合でも、高バイアス
時の容量変化比の低下が防止される。
によれば、エピタキシャル工程及びそれ以後の熱処理に
よって、前者の方法では熱拡散緩衝領域が高濃度な基板
領域に吸収されるため、後者の方法では接着層の介在に
よって、それぞれ基板側からの不純物拡散が抑止され、
半導体基板（又は導電基板）と低濃度層との不純物濃度
勾配の急峻性が維持される。この結果、基板からの拡散
が防止されるため低濃度層が薄い場合でも、高バイアス
時の容量変化比の低下が防止される。
【００１１】
【発明の実施の形態】以下、本発明に係わる可変容量ダ
イオード及びその製造方法を、図面を参照しながら詳細
に説明する。
イオード及びその製造方法を、図面を参照しながら詳細
に説明する。
【００１２】第１実施形態 図１に本実施形態に係わる製造方法によって好適に製造
される可変容量ダイオードの概略断面図を示す。図中、
符号１は可変容量ダイオードを示し、２はｎ型不純物が
高濃度に導入された半導体基板、３はｎ型不純物が低濃
度に導入されたエピタキシャル層、４はｐ型不純物が高
濃度に導入されたＰ型不純物領域をそれぞれ示す。この
Ｐ型不純物領域４とエピタキシャル層３との界面で、Ｐ
Ｎ接合が形成されている。Ｐ型不純物領域４が形成され
ていないエピタキシャル層３表面は、例えば酸化シリコ
ン膜からなる絶縁層５で覆われている。この絶縁層５に
は接続孔５ａが開口され、接続孔５ａを介して例えばＡ
ｌからなるアノード電極６が、Ｐ型不純物領域４に接続
されている。なお、特に図示しないが、半導体基板２の
裏面にはカソード電極がオーミック接続されている。
される可変容量ダイオードの概略断面図を示す。図中、
符号１は可変容量ダイオードを示し、２はｎ型不純物が
高濃度に導入された半導体基板、３はｎ型不純物が低濃
度に導入されたエピタキシャル層、４はｐ型不純物が高
濃度に導入されたＰ型不純物領域をそれぞれ示す。この
Ｐ型不純物領域４とエピタキシャル層３との界面で、Ｐ
Ｎ接合が形成されている。Ｐ型不純物領域４が形成され
ていないエピタキシャル層３表面は、例えば酸化シリコ
ン膜からなる絶縁層５で覆われている。この絶縁層５に
は接続孔５ａが開口され、接続孔５ａを介して例えばＡ
ｌからなるアノード電極６が、Ｐ型不純物領域４に接続
されている。なお、特に図示しないが、半導体基板２の
裏面にはカソード電極がオーミック接続されている。
【００１３】この可変容量ダイオード１では、先に記述
した性能指数Ｑを高くするために、半導体基板２を高濃
度化し、また低濃度なエピタキシャル層３をある程度薄
くすることで全体の直列抵抗ｒS を下げている。エピタ
キシャル成長では良質な結晶が得られることから、エピ
タキシャル層３と、イオン注入法で制御性よく形成され
たＰ型不純物領域４と、によってＰＮ接合を構成させ、
逆耐圧特性を良好なものとしている。こうして出来たＰ
Ｎ接合は階段接合となり、ある程度高い容量変化率ｎが
達成されている。
した性能指数Ｑを高くするために、半導体基板２を高濃
度化し、また低濃度なエピタキシャル層３をある程度薄
くすることで全体の直列抵抗ｒS を下げている。エピタ
キシャル成長では良質な結晶が得られることから、エピ
タキシャル層３と、イオン注入法で制御性よく形成され
たＰ型不純物領域４と、によってＰＮ接合を構成させ、
逆耐圧特性を良好なものとしている。こうして出来たＰ
Ｎ接合は階段接合となり、ある程度高い容量変化率ｎが
達成されている。
【００１４】本実施形態に係わる製造方法が適用される
可変容量ダイオードは、図１に限定されず、例えば、こ
のエピタキシャル層３内に高濃度なＮ型不純物領域をも
う一層設け、このＮ型不純物領域と前記Ｐ型不純物領域
４とによって、いわゆる超階段接合を形成し、更に高い
容量変化率ｎを達成させたものでもよい。
可変容量ダイオードは、図１に限定されず、例えば、こ
のエピタキシャル層３内に高濃度なＮ型不純物領域をも
う一層設け、このＮ型不純物領域と前記Ｐ型不純物領域
４とによって、いわゆる超階段接合を形成し、更に高い
容量変化率ｎを達成させたものでもよい。
【００１５】以下、本実施形態に係わる可変容量ダイオ
ードの製造方法を、図１の可変容量ダイオード１を製造
する場合を例として、図２，図３に沿って説明する。図
２（ａ）では、例えば１×１０19／ｃｍ3 程度のｎ型不
純物が導入された半導体基板２を用意し、この半導体基
板２の表面に、例えばボロン（Ｂ）等のｐ型不純物を比
較的に低濃度に導入する。この不純物導入は、例えばイ
オン注入法により行なう。このイオン注入の条件として
は、半導体基板２の濃度にもよるが、例えばエネルギ
ー：３０ｋｅＶ、ドーズ量：５×１０15／ｃｍ2 が選択
される。このイオン注入によって、半導体基板２の表面
から基板深さ方向奥側に濃度ピークをもつイオン注入層
７が形成される。この場合、半導体基板２の表面はｎ型
不純物が高濃度のままとなる。
ードの製造方法を、図１の可変容量ダイオード１を製造
する場合を例として、図２，図３に沿って説明する。図
２（ａ）では、例えば１×１０19／ｃｍ3 程度のｎ型不
純物が導入された半導体基板２を用意し、この半導体基
板２の表面に、例えばボロン（Ｂ）等のｐ型不純物を比
較的に低濃度に導入する。この不純物導入は、例えばイ
オン注入法により行なう。このイオン注入の条件として
は、半導体基板２の濃度にもよるが、例えばエネルギ
ー：３０ｋｅＶ、ドーズ量：５×１０15／ｃｍ2 が選択
される。このイオン注入によって、半導体基板２の表面
から基板深さ方向奥側に濃度ピークをもつイオン注入層
７が形成される。この場合、半導体基板２の表面はｎ型
不純物が高濃度のままとなる。
【００１６】図２（ｂ）では、導入不純物の活性化のた
めにアニールを数分〜数１０分間行なう。このアニール
によって、図２（ａ）のイオン注入層７が熱拡散で拡が
り、この結果、半導体基板２の表面に熱拡散緩衝領域７
ａが形成される。熱拡散緩衝領域７ａが形成されると、
半導体基板２の表面ではもとのｎ型不純物がほぼ打ち消
され、この基板表面が反転、或いは反転しないまでも半
導体基板のバルクに比べ低濃度な状態が整えられる。言
い換えると、本実施形態の製造方法では、このようなｐ
型又はｎ型の低濃度な状態が達成されるように、前記イ
オン注入およびアニールの条件が選択される。
めにアニールを数分〜数１０分間行なう。このアニール
によって、図２（ａ）のイオン注入層７が熱拡散で拡が
り、この結果、半導体基板２の表面に熱拡散緩衝領域７
ａが形成される。熱拡散緩衝領域７ａが形成されると、
半導体基板２の表面ではもとのｎ型不純物がほぼ打ち消
され、この基板表面が反転、或いは反転しないまでも半
導体基板のバルクに比べ低濃度な状態が整えられる。言
い換えると、本実施形態の製造方法では、このようなｐ
型又はｎ型の低濃度な状態が達成されるように、前記イ
オン注入およびアニールの条件が選択される。
【００１７】図２（ｃ）では、熱拡散緩衝領域７ａが形
成された半導体基板２表面に、エピタキシャル層３を成
長させる。このときの加熱により、半導体基板２側から
不純物の再配置が生じ、熱拡散緩衝領域７ａが高濃度な
半導体基板２に吸収される。本実施形態において、前記
図２（ａ），（ｂ）において熱拡散緩衝領域７ａを形成
する際、半導体基板２の表面から基板深さ方向奥側に濃
度ピークをもつイオン注入層７を形成し熱処理したの
は、この図２（ｃ）のエピタキシャル工程で半導体基板
２に吸収される熱拡散緩衝領域７ａの厚さを制御しやす
いと考えられるからである。このエピタキシャル工程で
熱拡散緩衝領域７ａが半導体基板２に吸収されるようで
あれば、図２（ａ），（ｂ）において熱拡散緩衝領域７
ａを形成する際、図２（ａ）のイオン注入は濃度ピーク
が基板表面になる条件で行い、図２（ｂ）のアニールに
よって基板表面濃度を低下させてもよい。
成された半導体基板２表面に、エピタキシャル層３を成
長させる。このときの加熱により、半導体基板２側から
不純物の再配置が生じ、熱拡散緩衝領域７ａが高濃度な
半導体基板２に吸収される。本実施形態において、前記
図２（ａ），（ｂ）において熱拡散緩衝領域７ａを形成
する際、半導体基板２の表面から基板深さ方向奥側に濃
度ピークをもつイオン注入層７を形成し熱処理したの
は、この図２（ｃ）のエピタキシャル工程で半導体基板
２に吸収される熱拡散緩衝領域７ａの厚さを制御しやす
いと考えられるからである。このエピタキシャル工程で
熱拡散緩衝領域７ａが半導体基板２に吸収されるようで
あれば、図２（ａ），（ｂ）において熱拡散緩衝領域７
ａを形成する際、図２（ａ）のイオン注入は濃度ピーク
が基板表面になる条件で行い、図２（ｂ）のアニールに
よって基板表面濃度を低下させてもよい。
【００１８】図２（ｄ）でエピタキシャル層３上に絶縁
膜５ａをＣＶＤ法により成膜した後、続く図３（ｅ）で
は、通常のフォトリソグラフィ技術を用いて、絶縁膜５
ａ上で一部開口するレジストパターン８を形成する。レ
ジストパターン８をマスクとして、例えばＲＩＥ等の異
方性エッチングを施し、絶縁膜５ａに接続孔５ｂを開口
させて、絶縁層５を形成する。
膜５ａをＣＶＤ法により成膜した後、続く図３（ｅ）で
は、通常のフォトリソグラフィ技術を用いて、絶縁膜５
ａ上で一部開口するレジストパターン８を形成する。レ
ジストパターン８をマスクとして、例えばＲＩＥ等の異
方性エッチングを施し、絶縁膜５ａに接続孔５ｂを開口
させて、絶縁層５を形成する。
【００１９】図３（ｆ）では、この絶縁層５をマスクと
したイオン注入法により、例えばＢ等のｐ型不純物を高
濃度にエピタキシャル層３に選択的に導入し、イオン注
入層４ａを形成する。続く図３（ｇ）でアニールを行な
い、エピタキシャル層３内の表面側にＰ型不純物領域４
を形成する。このＰ型不純物領域４の形成によって、Ｐ
Ｎ接合が形成される。
したイオン注入法により、例えばＢ等のｐ型不純物を高
濃度にエピタキシャル層３に選択的に導入し、イオン注
入層４ａを形成する。続く図３（ｇ）でアニールを行な
い、エピタキシャル層３内の表面側にＰ型不純物領域４
を形成する。このＰ型不純物領域４の形成によって、Ｐ
Ｎ接合が形成される。
【００２０】図３（ｈ）でＡｌ膜を全面に成膜し、この
Ａｌ膜を通常のフォトリソグラフィ技術とドライエッチ
ング技術を用いて加工すると、図１に示すアノード電極
６が形成される。その後は、特に図示しないが、半導体
基板２を所定厚研磨し、その裏面全面ににカソード電極
を形成すると、当該可変容量ダイオード１の製造工程が
終了する。
Ａｌ膜を通常のフォトリソグラフィ技術とドライエッチ
ング技術を用いて加工すると、図１に示すアノード電極
６が形成される。その後は、特に図示しないが、半導体
基板２を所定厚研磨し、その裏面全面ににカソード電極
を形成すると、当該可変容量ダイオード１の製造工程が
終了する。
【００２１】本製造方法では、エピタキシャル層３形成
時の加熱等によって高濃度な半導体基板２に吸収される
熱拡散緩衝領域７ａを、エピタキシャル工程に先立って
予め半導体基板２表面に形成しておくことにより、その
後の加熱による高濃度な半導体基板２からエピタキシャ
ル層３への熱拡散を有効に防止することができる。
時の加熱等によって高濃度な半導体基板２に吸収される
熱拡散緩衝領域７ａを、エピタキシャル工程に先立って
予め半導体基板２表面に形成しておくことにより、その
後の加熱による高濃度な半導体基板２からエピタキシャ
ル層３への熱拡散を有効に防止することができる。
【００２２】図４〜図６は、本発明の効果を示すシュミ
レーション結果を示すグラフである。図４は不純物濃度
プロファイルをＰ型不純物領域４の表面から基板深さ方
向にとったグラフである。また、図５は容量Ｃの逆バイ
アス電圧ＶR 依存性を示すグラフであり、図６は容量変
化率ｎの逆バイアス電圧ＶR 依存性を示すグラフであ
る。図４から、本発明により、エピタキシャル層３と半
導体基板２との界面の濃度勾配が、従来より急峻になる
ことが判る。また、図５及び図６からは、本発明の可変
容量ダイオード１では、エピタキシャル層３と半導体基
板２との界面まで空乏層が延びる高バイアス時に容量変
化率ｎが余り低下することなく、低バイアス時から高バ
イアス時の広い範囲にわたって容量変化のリニアリティ
が向上することが判る。
レーション結果を示すグラフである。図４は不純物濃度
プロファイルをＰ型不純物領域４の表面から基板深さ方
向にとったグラフである。また、図５は容量Ｃの逆バイ
アス電圧ＶR 依存性を示すグラフであり、図６は容量変
化率ｎの逆バイアス電圧ＶR 依存性を示すグラフであ
る。図４から、本発明により、エピタキシャル層３と半
導体基板２との界面の濃度勾配が、従来より急峻になる
ことが判る。また、図５及び図６からは、本発明の可変
容量ダイオード１では、エピタキシャル層３と半導体基
板２との界面まで空乏層が延びる高バイアス時に容量変
化率ｎが余り低下することなく、低バイアス時から高バ
イアス時の広い範囲にわたって容量変化のリニアリティ
が向上することが判る。
【００２３】第２実施形態 上述したように、前記第１実施形態では、低濃度層とし
て半導体基板２上のエピタキシャル層３を用いた。本実
施形態では、高濃度な半導体基板上に接着層で低濃度な
半導体基板を張り合わせ、この低濃度な半導体基板を低
濃度層として用いる場合である。図７は、本実施形態に
係わる可変容量ダイオードの概略断面図である。図中、
符号２は高濃度な半導体基板、４はＰ型不純物領域、５
は絶縁層、６はアノード電極を示し、これらは図１に示
す第１実施形態の場合と同様であり、ここでの詳細な説
明は省略する。
て半導体基板２上のエピタキシャル層３を用いた。本実
施形態では、高濃度な半導体基板上に接着層で低濃度な
半導体基板を張り合わせ、この低濃度な半導体基板を低
濃度層として用いる場合である。図７は、本実施形態に
係わる可変容量ダイオードの概略断面図である。図中、
符号２は高濃度な半導体基板、４はＰ型不純物領域、５
は絶縁層、６はアノード電極を示し、これらは図１に示
す第１実施形態の場合と同様であり、ここでの詳細な説
明は省略する。
【００２４】本実施形態では、低濃度層として、エピタ
キシャル層ではなく、ｎ型不純物が低濃度に導入された
半導体基板１１（以下、低濃度基板という）を用いてい
る。この低濃度基板１１と、高濃度な半導体基板２（以
下、高濃度基板という）との間には、接着層１０を介在
させている。接着層１０は、高濃度基板２に低濃度基板
１１を接着するとともに、高濃度基板２側から低濃度基
板１１側への不純物の熱拡散を防止する目的で設けられ
ている。接着層１０の材料としては、この目的を達成で
き、また当該ダイオードの直列抵抗低減のため低融点の
金属材料が好ましい。ここでは接着層１０はＡｕから構
成されている。なお、本実施形態では、高濃度基板２と
しては、半導体基板である必要はなく、例えば金属材料
等、低抵抗な導電材料であればよい。
キシャル層ではなく、ｎ型不純物が低濃度に導入された
半導体基板１１（以下、低濃度基板という）を用いてい
る。この低濃度基板１１と、高濃度な半導体基板２（以
下、高濃度基板という）との間には、接着層１０を介在
させている。接着層１０は、高濃度基板２に低濃度基板
１１を接着するとともに、高濃度基板２側から低濃度基
板１１側への不純物の熱拡散を防止する目的で設けられ
ている。接着層１０の材料としては、この目的を達成で
き、また当該ダイオードの直列抵抗低減のため低融点の
金属材料が好ましい。ここでは接着層１０はＡｕから構
成されている。なお、本実施形態では、高濃度基板２と
しては、半導体基板である必要はなく、例えば金属材料
等、低抵抗な導電材料であればよい。
【００２５】図８（ａ）〜図（ｄ）には、この可変容量
ダイオードの基板張り合わせ工程を示す概略断面図であ
る。まず、高濃度基板２を用意し（図８（ａ））、その
一方側面に接着層１０としてＡｕ膜を所定厚だけ成膜す
る（図８（ｂ））。図８（ｃ）では、少なくとも一方側
に低濃度な不純物領域を有する低濃度基板１１ａを用意
し、この低濃度基板１１ａを、その一方面から前記接着
層１０が形成されている高濃度基板２面に合わせ、熱処
理等によって接着層１０を少なくとも部分的に融解し、
この基板同士を融着させる。図８（ｄ）では、接着層１
０側に所定厚の低濃度基板１１が残るように、低濃度基
板１１ａの他方面、即ち表面から研磨し、低濃度基板１
１ａを部分的に除去する。その後は、必要に応じて研磨
時のダメージ層をエッチング等により除去した後、第１
実施形態における図２（ｄ）〜図３と同様にして、当該
低濃度基板１１内にダイオードを形成し電極を形成すれ
ば、当該可変容量ダイオードが完成する。
ダイオードの基板張り合わせ工程を示す概略断面図であ
る。まず、高濃度基板２を用意し（図８（ａ））、その
一方側面に接着層１０としてＡｕ膜を所定厚だけ成膜す
る（図８（ｂ））。図８（ｃ）では、少なくとも一方側
に低濃度な不純物領域を有する低濃度基板１１ａを用意
し、この低濃度基板１１ａを、その一方面から前記接着
層１０が形成されている高濃度基板２面に合わせ、熱処
理等によって接着層１０を少なくとも部分的に融解し、
この基板同士を融着させる。図８（ｄ）では、接着層１
０側に所定厚の低濃度基板１１が残るように、低濃度基
板１１ａの他方面、即ち表面から研磨し、低濃度基板１
１ａを部分的に除去する。その後は、必要に応じて研磨
時のダメージ層をエッチング等により除去した後、第１
実施形態における図２（ｄ）〜図３と同様にして、当該
低濃度基板１１内にダイオードを形成し電極を形成すれ
ば、当該可変容量ダイオードが完成する。
【００２６】本実施形態では、接着層１０の介在によっ
て、先に記述した第１実施形態と同様な効果を得ること
ができる。すなわち、高濃度基板２側からの不純物の熱
拡散が有効に防止され、高濃度基板２と低濃度基板１１
との濃度勾配を急峻にでき、その結果、高バイアス時の
容量変化率ｎを高く維持できる。
て、先に記述した第１実施形態と同様な効果を得ること
ができる。すなわち、高濃度基板２側からの不純物の熱
拡散が有効に防止され、高濃度基板２と低濃度基板１１
との濃度勾配を急峻にでき、その結果、高バイアス時の
容量変化率ｎを高く維持できる。
【００２７】
【発明の効果】以上説明してきたように、本発明に係わ
る可変容量ダイオード及びその製造方法によれば、高バ
イアスまで容量変化率を維持でき、同調回路に使用した
場合、周波数可変範囲を広くとることが可能となる。こ
のことは、従来品と同等の容量特性を得ようとする場
合、従来より低濃度層を薄くすることができることを意
味する。この場合、直列抵抗が低減され、同調回路の性
能指数が改善できる。以上より、本発明により、高バイ
アス時でも低直列抵抗、高容量変化比が達成できる可変
容量ダオード及びその製造方法を提供することが可能と
なる。
る可変容量ダイオード及びその製造方法によれば、高バ
イアスまで容量変化率を維持でき、同調回路に使用した
場合、周波数可変範囲を広くとることが可能となる。こ
のことは、従来品と同等の容量特性を得ようとする場
合、従来より低濃度層を薄くすることができることを意
味する。この場合、直列抵抗が低減され、同調回路の性
能指数が改善できる。以上より、本発明により、高バイ
アス時でも低直列抵抗、高容量変化比が達成できる可変
容量ダオード及びその製造方法を提供することが可能と
なる。
【図１】本発明の第１実施形態に係わる製造方法によっ
て好適に製造される可変容量ダイオードの概略断面図で
ある。
て好適に製造される可変容量ダイオードの概略断面図で
ある。
【図２】図１の可変容量ダイオードの各製造過程を示す
概略断面図であり、絶縁膜の成膜工程までを示す。
概略断面図であり、絶縁膜の成膜工程までを示す。
【図３】図２続く可変容量ダイオードの各製造過程を示
す概略断面図であり、Ａｌ膜の成膜工程までを示す。
す概略断面図であり、Ａｌ膜の成膜工程までを示す。
【図４】本発明の効果を示すシュミレーション結果であ
り、不純物濃度プロファイルをＰ型不純物領域の表面か
ら基板深さ方向にとったグラフである。
り、不純物濃度プロファイルをＰ型不純物領域の表面か
ら基板深さ方向にとったグラフである。
【図５】同じくシュミレーションで得られた、容量Ｃの
逆バイアス電圧ＶR 依存性を示すグラフである。
逆バイアス電圧ＶR 依存性を示すグラフである。
【図６】同じくシュミレーションで得られた、容量変化
率ｎの逆バイアス電圧ＶR 依存性を示すグラフである。
率ｎの逆バイアス電圧ＶR 依存性を示すグラフである。
【図７】本発明の第２実施形態に係わる可変容量ダイオ
ードの概略断面図である。
ードの概略断面図である。
【図８】図７の可変容量ダイオードの基板張り合わせ工
程を示す概略断面図である。
程を示す概略断面図である。
１，９…可変容量ダイオード、２…半導体基板（基板領
域）又は高濃度基板（導電基板）、３…エピタキシャル
層（低濃度層）、４…Ｐ型不純物領域（高濃度領域）、
５…絶縁層、６…アノード電極、７…イオン注入層、７
ａ…熱拡散緩衝領域、８…レジストパターン、１０…接
着層、１１…低濃度基板（低濃度層）。
域）又は高濃度基板（導電基板）、３…エピタキシャル
層（低濃度層）、４…Ｐ型不純物領域（高濃度領域）、
５…絶縁層、６…アノード電極、７…イオン注入層、７
ａ…熱拡散緩衝領域、８…レジストパターン、１０…接
着層、１１…低濃度基板（低濃度層）。
Claims (11)
- 【請求項１】 半導体基板内の少なくとも表面側で第１
導型の不純物が高濃度に導入された基板領域上に、第１
導電型の低濃度層を形成した後、この低濃度層内の表面
側に、ＰＮ接合を構成する第２導電型の高濃度領域を形
成する可変容量ダイオードの製造方法であって、 前記基板領域内の表面側に、当該基板領域より不純物濃
度が低い熱拡散緩衝領域を予め形成した後、前記低濃度
層を形成する可変容量ダイオードの製造方法。 - 【請求項２】 前記熱拡散緩衝領域は、前記基板領域の
表面側から第２導電型の不純物をイオン注入することに
より形成される請求項１に記載の可変容量ダイオードの
製造方法。 - 【請求項３】 前記熱拡散緩衝領域を形成した後に熱処
理を行い、形成した熱拡散緩衝領域の表面濃度を低下さ
せた後、前記低濃度層を形成する請求項１に記載の可変
容量ダイオードの製造方法。 - 【請求項４】 前記低濃度層は、エピタキシャル成長に
より形成される請求項１に記載の可変容量ダイオードの
製造方法。 - 【請求項５】 前記イオン注入では、その導入不純物の
濃度ピークが前記基板領域の表面から深さ方向奥側の位
置に設定される請求項２に記載の可変容量ダイオードの
製造方法。 - 【請求項６】 導電基板の表面に接着層を形成し、 第１導電型の低濃度層を表面に有する半導体基板を、当
該低濃度層側から前記接着層を挟んで前記導電基板に張
り合わせ、 熱処理して前記接着層を少なくとも部分的に融解し、 当該接着層側に前記低濃度層を所定厚残して、前記導電
基板を部分的に除去し、 その後、残存する当該低濃度層内の表面側に、ＰＮ接合
を構成する第２導電型の高濃度領域を形成する可変容量
ダイオードの製造方法。 - 【請求項７】 前記導電基板は、第１導電型の不純物が
高濃度に導入された半導体基板から構成されている請求
項６に記載の可変容量ダイオードの製造方法。 - 【請求項８】 前記接着層は、Ａｕから構成されている
請求項６に記載の可変容量ダイオードの製造方法。 - 【請求項９】 導電基板と、 前記導電基板上に接着層を挟んで積層された第１導電型
の低濃度層と、 前記低濃度層内の表面側に形成され、ＰＮ接合を構成す
る第２導電型の高濃度領域と、を有する可変容量ダイオ
ード。 - 【請求項１０】 前記導電基板は、第１導電型の不純物
が高濃度に導入された半導体基板から構成されている請
求項９に記載の可変容量ダイオード。 - 【請求項１１】 前記接着層は、Ａｕから構成されてい
る請求項９に記載の可変容量ダイオード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32385596A JPH10163508A (ja) | 1996-12-04 | 1996-12-04 | 可変容量ダイオード及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32385596A JPH10163508A (ja) | 1996-12-04 | 1996-12-04 | 可変容量ダイオード及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10163508A true JPH10163508A (ja) | 1998-06-19 |
Family
ID=18159345
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32385596A Pending JPH10163508A (ja) | 1996-12-04 | 1996-12-04 | 可変容量ダイオード及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10163508A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100504621B1 (ko) * | 1996-06-27 | 2005-10-10 | 혼다 기켄 고교 가부시키가이샤 | 튜브타이어 |
| JP2010239015A (ja) * | 2009-03-31 | 2010-10-21 | Panasonic Corp | 半導体装置およびその製造方法 |
| US8822316B2 (en) | 2009-03-31 | 2014-09-02 | Panasonic Corporation | Method for manufacturing semiconductor device including an inverted region formed by doping second conductive type impurities into diffusion region of a first conductive type |
-
1996
- 1996-12-04 JP JP32385596A patent/JPH10163508A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100504621B1 (ko) * | 1996-06-27 | 2005-10-10 | 혼다 기켄 고교 가부시키가이샤 | 튜브타이어 |
| JP2010239015A (ja) * | 2009-03-31 | 2010-10-21 | Panasonic Corp | 半導体装置およびその製造方法 |
| US8822316B2 (en) | 2009-03-31 | 2014-09-02 | Panasonic Corporation | Method for manufacturing semiconductor device including an inverted region formed by doping second conductive type impurities into diffusion region of a first conductive type |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5068704A (en) | Method of manufacturing semiconductor device | |
| US7427773B2 (en) | Layer transfer of low defect SiGe using an etch-back process | |
| JPH07142502A (ja) | 接着型半導体基板と誘電体分離型バイポーラトランジスタの製造方法 | |
| JP3929557B2 (ja) | 半導体装置およびその製造方法 | |
| US5541122A (en) | Method of fabricating an insulated-gate bipolar transistor | |
| US6001711A (en) | Process of fabricating semiconductor device having gettering site layer between insulating layer and active semiconductor layer | |
| US4837177A (en) | Method of making bipolar semiconductor device having a conductive recombination layer | |
| JPH0334434A (ja) | 薄膜半導体装置及びその製造方法 | |
| JP3975844B2 (ja) | Ｉｇｂｔとその製造方法 | |
| DE69225911T2 (de) | Silizium-auf-diamant-schaltungsstruktur und herstellungsverfahren dafür | |
| EP0797252B1 (fr) | Substrat de type silicium sur isolant pour la fabrication de transistors et procédé de préparation d'un tel substrat | |
| JPH0547726A (ja) | 半導体装置の製造方法 | |
| JP3951487B2 (ja) | Ｓｏｉ基板及びその製造方法 | |
| JPH10163508A (ja) | 可変容量ダイオード及びその製造方法 | |
| JP3901957B2 (ja) | 半導体基板の製造方法及びその方法により製造された半導体装置 | |
| US5397903A (en) | Semiconductor substrate for gettering | |
| US4963509A (en) | Gold diffusion method for semiconductor devices of high switching speed | |
| JPH0521448A (ja) | 半導体装置の製造方法 | |
| JPS61208268A (ja) | 伝導度変調型半導体装置 | |
| US3821779A (en) | Semiconductor device with high conductivity and high resistivity collector portions to prevent surface inversion | |
| JP2766992B2 (ja) | 半導体装置の製造方法 | |
| JPH01241168A (ja) | バイポーラトランジスタおよびその製造方法 | |
| KR0137552B1 (ko) | 쌍극자 트랜지스터의 제조방법 | |
| JPH11307470A (ja) | Ｓｏｉ基板の製造方法 | |
| JP3465765B2 (ja) | Ｉｇｂｔ用半導体基板の作製方法 |