TWI570888B - 半導體裝置及其製作方法 - Google Patents

Description

半導體裝置及其製作方法

本揭露係有關於一種半導體技術，特別係有關於一種具有超接面結構之半導體裝置及其製造方法。

習知的垂直式擴散金氧半場效電晶體(VDMOSFET)主要是由N型磊晶(epitaxy)漂移(drift region)區與其上方P型基體(base)摻合區形成P-N接面，而半導體元件的耐壓主要是P-N接面來承受。在提高半導體元件的操作電壓時，必須降低N型磊晶漂移區的摻質濃度和提升其厚度。相對的，上述提升P-N接面的耐壓的方式同時也會增加元件的導通電阻(R_on)，而導通電阻也會受到N型磊晶漂移區的摻質濃度與厚度的限制。而具有超接面(Super-junction)結構的擴散金氧半場效電晶體可以改善元件的導通電阻及承受高崩潰電壓。

習知技術係利用離子佈植技術來形成由柱型之N型摻雜區及柱型之P型摻雜區所構成的超接面結構之N型摻雜區和P形摻雜區，以達到載子平衡(charge balance)，使元件可承受高電壓。然而，此技術之柱型N型摻雜區和柱型P形摻雜區受限於離子佈植和之後熱擴散所能及的深度，因此電流導通的截面積亦受限。若要提高N型摻雜區和P形摻雜區之總表面積，必須使得元件的尺寸增加。

因此，在此技術領域中，有需要一種具有超接面 結構之半導體裝置及其製造方法，以克服習知技術的缺點。

本揭露提供一種半導體裝置，包括：一基底；及一磊晶層，位於基底上方，其中磊晶層中包括沿一第一方向交替排列的複數個第一溝槽和複數個第二溝槽；其中相鄰的第一溝槽和第二溝槽間之磊晶層中包括一第一摻雜區和一第二摻雜區，第一摻雜區與第二摻雜區具有不同的導電型態，且第一摻雜區和第二摻雜區間之界面形成一超接面結構；及一閘極結構，位於磊晶層上方，其中閘極結構下方之磊晶層中包括沿一第二方向延伸之通道，其中第一方向與第二方向垂直。

本揭露提供一種半導體裝置之製作方法，包括：提供一基底；於基底上方形成一磊晶層；於磊晶層中形成沿一第一方向交替排列之複數個第一溝槽和複數個第二溝槽；及於相鄰的第一溝槽和第二溝槽間之磊晶層中形成一第一摻雜區和一第二摻雜區，第一摻雜區與第二摻雜區具有不同的導電型態，且第一摻雜區和第二摻雜區間之界面形成一超接面結構；於磊晶層上方形成一閘極結構，其中閘極結構下方之磊晶層中包括沿一第二方向延伸之通道，其中第一方向與第二方向垂直。

102‧‧‧半導體基底

104‧‧‧磊晶層

106‧‧‧絕緣層

108‧‧‧主動區

110‧‧‧第一溝槽

112‧‧‧側壁

114‧‧‧底面

116‧‧‧第一絕緣襯墊層

118‧‧‧摻雜製程

120‧‧‧第一摻雜區

122‧‧‧第三摻雜區

124‧‧‧第一絕緣材料

126‧‧‧第二溝槽

128‧‧‧摻雜製程

130‧‧‧第二摻雜區

131‧‧‧側壁

132‧‧‧第二絕緣襯墊層

133‧‧‧底面

134‧‧‧超接面結構

136‧‧‧第二絕緣材料

138‧‧‧閘極介電層圖案

140‧‧‧閘極層圖案

142‧‧‧閘極結構

143‧‧‧通道

144‧‧‧井區

146‧‧‧源極區

148‧‧‧汲極區

150‧‧‧接線區

第1A-1F圖顯示本揭露一實施例之半導體裝置的製造方法剖面圖。

第2A-2B圖顯示本揭露一實施例之半導體裝置的製造方 法剖面圖。

第3圖顯示本揭露一實施例具有超接面結構之半導體裝置之立體圖。

第4A~4D圖顯示本揭露另一實施例之半導體裝置的製造方法剖面圖。

以下詳細討論實施本發明之實施例。可以理解的是，實施例提供許多可應用的發明概念，其可以較廣的變化實施。所討論之特定實施例僅用來發明使用實施例的特定方法，而不用來限定發明的範疇。為讓本發明之特徵能更明顯易懂，下文特舉實施例，並配合所附圖式，作詳細說明如下：第3圖顯示本揭露一實施例具有超接面結構之半導體裝置之立體圖。第1A-1E圖顯示本揭露一實施例沿著第3圖A-A，剖面線之半導體裝置的中間製造步驟的剖面圖。

請參照第1A圖，提供一半導體基底102，具有一第一導電型態。其後，於半導體基底102上形成一絕緣層106。在一些實施例中，絕緣層106可以為氧化矽層、氮化矽層、氮氧化矽層或其他適合的絕緣層。

接著，進行一磊晶成長製程，於絕緣層106上形成一磊晶層104。在一些實施例中，半導體基底102和磊晶層104具有相同的導電型態。在一範例中，半導體基底102可為一N型重摻雜(N+)半導體基底102，而磊晶層104可為一N型輕摻雜(N-)磊晶層。磊晶層104可包括一主動區108。

接著，請參考第1B圖，說明第一溝槽110的形成方 式。可進行例如低壓化學氣相沉積形成一硬遮罩(Hard Mask)(圖未顯示)，接著進行一圖案化製程，於磊晶層104的主動區108上形成一遮罩圖案(圖未顯示)，定義出第一溝槽110的形成位置，再進行一非等向性蝕刻製程，移除未被遮罩圖案覆蓋的部分磊晶層104，以於磊晶層104的主動區108中形成複數個沿第一方向(如第3圖的Y方向)排列的第一溝槽110。在一實施例中，第一溝槽110的底面114可接觸絕緣層106，或位於磊晶層104內。亦即，第一溝槽110的深度可小於或等於磊晶層104的厚度。第一溝槽110的深度可依據產品的規格和相關的製程改變，本發明不特別限定溝槽的厚度。

移除上述遮罩圖案後，接著，進行例如熱氧化 (thermal oxidation)生長法，順應性於第一溝槽110的側壁112和底面114上形成第一絕緣襯墊層116。在一些實施例中，第一絕緣襯墊層116可為氧化襯墊層，其可降低磊晶層104的應力。

接著，請參考第1C圖，進行一斜角摻雜製程118， 將具有第一導電型態的一第一摻質沿各第一溝槽110的兩個相對側壁112分別摻雜磊晶層104，以形成複數個第一摻雜區120。在一些實施例中，主要由第一溝槽110的寬度和深度決定摻雜製程118的摻雜角度θ1，例如可介於0至10度(°)之間。另外，在一些實施例中，第一摻質可為包括磷(P)、或鉮(As)的N型摻質。

在一些實施例中，在上述摻雜製程118之後，可進 行另一摻雜製程，將具有第一導電型態的一第一摻質經由第一溝槽110的側壁摻雜於磊晶層104內，形成第三摻雜區122(請參 照第3圖)，以提供後續步驟汲極良好的歐姆接觸。在一些實施例中，此摻雜步驟之第一摻質可為包括磷(P)、或鉮(As)的N型摻質。

在一些實施例中，進行上述摻雜製程之後，可進 行一熱擴散製程，其製程溫度大約為800℃至1500℃，以使第一摻雜區120和第三摻雜區122中的第一摻質均勻分佈。進行熱擴散製程之後的第一摻雜區120的導電型態為N型。

如第1C圖所示，第一摻雜區120大體上形成於第一 溝槽110的兩側側壁及底部，而第一摻雜區120的深度大於第一溝槽110的深度，因此第一溝槽110的底面114係位於第一摻雜區120內。

接著，請參考第1D圖，可進行例如低壓化學氣相 沉積法之一沉積製程，或例如旋塗式玻璃法之一塗佈製程，在磊晶層104頂面上形成一第一絕緣材料124並填入第一溝槽110，以覆蓋第一絕緣襯墊層116。然後再進行例如化學機械研磨製程的一平坦化製程，移除磊晶層104的頂面上多餘的第一絕緣材料124。在一些實施例中，第一絕緣材料124可包括氧化材料或無摻雜多晶矽材料，且進行平坦化製程之後的第一絕緣材料124的頂面與磊晶層104的頂面大體上對齊。

在一些實施例中，可省略第一絕緣襯墊層116，使 填入第一溝槽110中之第一絕緣材料124直接接觸第一溝槽110之側壁112和底面114。例如，第一絕緣材料124可以為氧化矽，且直接填入第一溝槽110中且直接接觸第一溝槽110之側壁112和底面114。

請再參考第1D圖，接著說明第二溝槽126的形成方式，為了方便說明，在本實施例中只顯示一個第二溝槽126。然而，在其他實施例中，第二溝槽126的數量可為兩個或兩個以上，依元件設計而定。可進行例如低壓化學氣相沉積形成一硬遮罩(圖未顯示)，接著進行一圖案化製程，於磊晶層104的主動區108上形成一遮罩圖案(圖未顯示)，定義出第二溝槽126的形成位置。在本實施例中，第一溝槽110和第二溝槽126係沿著第一方向(如第3圖的Y方向)交錯設置，亦即第二溝槽126的兩側係分別相鄰第一溝槽110。然後，再進行一非等向性蝕刻製程，移除未被遮罩圖案覆蓋的部分磊晶層104，以於磊晶層104的主動區108中形成第二溝槽126。

在一些實施例中，第二溝槽126的底面可接觸絕緣層106，或位於磊晶層104內。在一些實施例中，第一溝槽110和第二溝槽126可具有相同的寬度和深度，或者依元件特性調整溝槽寬度及深度。在一些實施例中，第一溝槽110和第二溝槽126之深度為約1μm~60μm。

移除上述遮罩圖案後，接著，進行例如熱氧化生長，順應性於第二溝槽126的側壁和底面上形成第二絕緣襯墊層132。在本實施例中，第二絕緣襯墊層132可為氧化襯墊層，其可降低磊晶104的應力。

接著，請參考第1E圖，進行一摻雜製程128，將具有第二導電型態的一第二摻質沿各第二溝槽126的兩個相對側壁131分別摻雜磊晶層104，以於主動區108中形成相鄰第二溝槽126的側壁與第一摻雜區120的複數個第二摻雜區130。在一 些實施例中，主要由第二溝槽126的寬度和深度決定第二摻雜製程128的摻雜角度θ2，例如可介於0至10度(°)之間。另外，在一些實施例中，而第二摻質可為包括硼(B)的P型摻質。在本實施例中，進行摻雜製程128之後，可進行一熱擴散製程，其製程溫度大約為800℃至1500℃，以使第二摻雜區130中的第二摻質均勻分佈，並使第二摻雜區130的導電型態成為P型。。

如第1E圖所示，第二摻雜區130大體上形成於第二 溝槽126的兩側側壁及底部，而第二摻雜區130的深度大於第二溝槽126的深度，因此第二溝槽126的底面係位於第二摻雜區130內。

在一些實施例中，在上述摻雜製程128之後，可進 行另一摻雜製程，將具有第一導電型態的一第一摻質經由第二溝槽126的側壁摻雜磊晶層104，形成第三摻雜區122(請參照第3圖)，以提供後續步驟汲極良好的歐姆接觸。在一些實施例中，第一摻質可為包括磷(P)、或鉮(As)的N型摻質。

接著，請參考第1F圖，可進行例如低壓化學氣相 沉積法之一沉積製程，或例如旋塗式玻璃法之一塗佈製程，在磊晶層104頂上形成一第二絕緣材料136並填入第二溝槽126，以覆蓋第二絕緣襯墊層132。然後再進行例如化學機械研磨製程的一平坦化製程，移除磊晶層104的頂面上多餘的第二絕緣材料136。在一些實施例中，第二絕緣材料136可包括氧化材料或無摻雜多晶矽材料，且進行平坦化製程之後的第二絕緣材料136的頂面與磊晶層104的頂面大體上對齊。經過上述製程，各第一摻雜區120與一個第二摻雜區130具相反的導電型態且彼 此相鄰而在其間形成界面，因而形成本揭露一實施例的超接面結構134。在其他實施例中，超接面結構134的第一摻雜區120與第二摻雜區130的導電型態可以互換。

第2A~2B圖顯示本揭露一實施例沿著第3圖B-B’剖 面線之半導體裝置的製程剖面圖。以下配合第2A~2B圖揭示本揭露在上述第1F圖步驟後之製程。

請參照第2A圖，全面性於磊晶層104上依序形成一 閘極介電層(圖未顯示)和一閘極層(圖未顯示)。在一些實施例中，可利用例如熱氧化法(thermal oxidation)、化學氣相沉積法(chemical vapor deposition,CVD)或原子層化學氣相沉積法(atomic layer CVD,ALD)等方式形成閘極介電層。可利用例如化學氣相沉積法、物理氣相沉積法(Physical vapor deposition，PVD)、原子層沉積法、濺鍍法、電鍍法等薄膜沉積方式形成閘極層。在一些實施例中，閘極介電層可包括例如氧化物(oxide)、氮化物(nitride)、氮氧化物(oxynitride)、碳氧化物(oxycarbide)或其組合。在一些實施例中，閘極層可為一多晶矽層或一金屬層。

然後，可於磊晶層104的主動區108上覆蓋圖案化 光阻層(圖未顯示)，以定義出如第2A圖所示之閘極介電層圖案138及閘極層圖案140的形成位置，再以圖案化光阻層為罩幕，利用非等向性蝕刻方式，移除部分閘極介電層和閘極層，以於主動區108形成由閘極介電層圖案138及閘極層圖案140構成的一閘極結構142。在一些實施例中，如第3圖所示，閘極結構142切齊或覆蓋部分第一溝槽110與第二溝槽126的一端，並且覆蓋 和第一溝槽110與第二溝槽126間的磊晶層104。亦即，閘極結構142沿著第一方向(如第3圖的Y方向)形成於第一溝槽110與第二溝槽126之間的磊晶層104上。

接著，請參考第2B圖，可進行一摻雜製程，於磊晶層104的主動區108中形成具有第二導電型態的一井區144。如第2B圖所示，井區144延伸至部分閘極結構142下方。在一些實施例中，井區144為一P型井區。井區144之底部可接觸絕緣層106，或井區144之底部位於絕緣層106的上方。

之後，可進行一源極/汲極摻雜製程，將具有第一導電型態的一第一摻質摻雜入井區144和第三摻雜區122中，於井區144中形成源極區146，且於第三摻雜區122中形成汲極區148，使閘極結構142下方的通道143沿第二方向(如第3圖的X方向)延伸。在一些實施例中，井區144內的源極區146的導電型態為N型，且源極區146的摻雜濃度大於井區144的摻雜濃度。在一實施例中，通道143位於井區144中。

接著，請再參考第2B圖，進行一摻雜製程，於井區144中形成具有第二導電型態的接線區150。在一些實施例中，接線區150的導電型態為P型。如第2B圖所示，接線區150與源極區146相鄰，且位於第一井區144中。

本揭露上述實施例之半導體裝置的製造方法係以N型VDMOSFET做為實施例。然而在其他實施例中，上述第一導電型態和第二導電型態可以互換，以形成P型VDMOSFET。

根據上述，本揭露以形成溝槽的方式，再於溝槽中佈植形成超接面，其超接面的深度可對應於溝槽的深度，而 相較於傳統技術有較深的深度，因此可增加驅動電流導通截面積，改善驅動電流，與降低導通電阻。

第4A~4D圖顯示本揭露另一實施例沿著第3圖A-A’ 剖面線之半導體裝置的中間製造步驟的剖面圖。第4A~4D圖之實施例與第1A~1F圖之實施例差異為前者於第一溝槽110和第二溝槽126中填入摻雜層，而後者於第一溝槽110和第二溝槽126中填入絕緣材料。

第4A圖的結構相似於第1A圖之結構的部分，在此不重複描述。

請參照第4A圖，在於磊晶層104中形成第一溝槽110，以下說明第一溝槽110的形成方式。可進行例如低壓化學氣相沉積形成一硬遮罩(圖未顯示)，接著進行一圖案化製程，於磊晶層104的主動區108上覆蓋一遮罩圖案(圖未顯示)，定義出第一溝槽110的形成位置，再進行一非等向性蝕刻製程，移除未被遮罩圖案覆蓋的部分磊晶層104，以於磊晶層104的主動區108中形成沿著第一方向(如第3圖的Y方向)的複數個第一溝槽110。

請參照第4B圖，可進行例如磊晶法或化學氣相沉積法，在磊晶層104的頂面上形成一第一摻雜材料402並填入第一溝槽110。值得注意的是，本實施例未形成絕緣襯墊層，因此，填入溝槽中的第一摻雜材料402直接接觸第一溝槽110之側壁112和底面114。然後再進行例如化學機械研磨製程的一平坦化製程，移除磊晶層104的頂面上多餘的第一摻雜材料402。在一些實施例中，第一摻雜材料402為包括第一導電型態第一摻 質之磊晶層或多晶層，例如包括磷(P)、或鉮(As)的N型摻質，且進行平坦化製程之後的第一摻雜材料402的頂面與磊晶層104的頂面大體上對齊。

後續，進行一熱擴散製程，其製程溫度大約為800 ℃至1500℃，以使第一摻雜材402中的第一摻質擴散至磊晶層104中，形成第一摻雜區120。第一摻雜區120的導電型態為N型。

請再參考第4C圖，接著說明第二溝槽126的形成方式，為了方便說明，在本實施例中只顯示一個第二溝槽126。然而，在其他實施例中，第二溝槽126的數量可為兩個或兩個以上，依元件設計而定。可進行例如低壓化學氣相沉積(LPCVD)形成一硬遮罩(圖未顯示)，接著進行一圖案化製程，於磊晶層104的主動區108上覆蓋一遮罩圖案(圖未顯示)，定義出第二溝槽126的形成位置。在一些實施例中，第一溝槽110和第二溝槽126係沿著第一方向(如第3圖的Y方向)交錯設置，亦即第二溝槽126的兩側係分別相鄰第一溝槽110。然後，再進行一非等向性蝕刻製程，移除未被遮罩圖案覆蓋的部分磊晶層104，以於磊晶層104的主動區108中形成第二溝槽126。

接著，請參照第4D圖，可進行例如磊晶法或化學氣相沉積法，在磊晶層104的頂面上形成一第二摻雜材料404並填入第二溝槽126中。值得注意的是，本實施例未形成絕緣襯墊層，因此，填入第二溝槽126中的第二摻雜材料404直接接觸第二溝槽126之側壁131和底面133。然後再進行例如化學機械研磨製程的一平坦化製程，移除磊晶層104的頂面上多餘的第 二摻雜材料404。在一些實施例中，第二摻雜材料404為包括第二導電型態的第二摻質(例如包括硼的P型摻質)之磊晶層或多晶層，且進行平坦化製程之後的第二摻雜材料404的頂面與磊晶層104的頂面大體上對齊。

後續，進行一熱擴散製程，其製程溫度大約為800 ℃至1500℃，以使第二摻雜材料404中的第二摻質擴散至磊晶層104中，形成第二摻雜區130。

經過上述製程，各第一摻雜區120與第二摻雜區 130彼此相鄰且具相反的導電型態且其間具有界面，因而形成本揭露一實施例的超接面結構134。

本實施例具有超接面結構134之半導體裝置的形 成方法的後續步驟與第2A~2B圖之實施例類似，在此不重複描述。

本揭露上述實施例是描述後閘極製程(亦即閘極結 構在形成超接面結構後製作)，但本發明不限於此，本發明亦可在形成超接面結構前製作閘極結構。

以下配合第1F圖、第2B圖和第3圖描述本揭露一實 施例具有超接面結構之半導體裝置。請參照第1F或4D圖、第2B圖和第3圖，一基底102，其上形成一絕緣層106。一磊晶層104位於絕緣層106上。沿第一方向(如第3圖之Y方向)交替排列的第一溝槽110和第二溝槽126位於磊晶層104中，其中第一溝槽110中和第二溝槽126由部分磊晶層104所隔開，且位於第一溝槽110和第二溝槽126間之磊晶層104中包括一第一摻雜區120和一第二摻雜區130，各第一摻雜區120與一個第二摻雜區130 具相反的導電型態且彼此相鄰而於其間形成界面，因而形成本揭露一實施例的一超接面結構134。在一些實施例中，第一溝槽110和第二溝槽126之側壁131和底面133上可順應性的形成絕緣襯墊層116，且第一溝槽110和第二溝槽126中可填入絕緣材料124，如第1F圖所示。在其他實施例中，第一溝槽110和第二溝槽126中可填入摻雜材料，如第4D圖所示。

一包括閘極層圖案140和閘極介電層圖案138之閘極結構142位於磊晶層104上，且覆蓋第一溝槽110和第二溝槽126的一端及其中的絕緣材料或摻雜材料。一通道143位於閘極結構142下，且沿一第二方向(如第3圖之X方向)延伸，其中第一方向大體上與第二方向垂直。一井區144，鄰接閘極結構142之一側。井區144中包括一源極區146和一接線區150，其中源極區146鄰接閘極結構142之一側。一第三摻雜區122鄰接第一溝槽110和第二溝槽126遠離閘極結構142之一端。第三摻雜區122中包括一汲極區148。

在一些實施例中，基底102、第一摻雜區120、第三摻雜區122、源極區146和汲極區148具有第一導電型態，第二摻雜區130、井區144、接線區150具有第二導電型態。對於N型金氧半場效電晶體，第一導電型態為N型，第二導電型態為P型。對於P型金氧半場效電晶體，第一導電型態為P型，第二導電型態為N型。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作更動、替代與潤飾，因此 本發明之保護範圍當視後附之申請專利範圍所界定者為準。

102‧‧‧半導體基底

104‧‧‧磊晶層

106‧‧‧絕緣層

122‧‧‧第三摻雜區

124‧‧‧第一絕緣材料

136‧‧‧第二絕緣材料

138‧‧‧閘極介電層圖案

140‧‧‧閘極層圖案

142‧‧‧閘極結構

144‧‧‧井區

146‧‧‧源極區

148‧‧‧汲極區

150‧‧‧接線區

Claims (20)

1. 一種半導體裝置，包括：一基底；及一磊晶層，位於該基底上方，其中該磊晶層中包括沿一第一方向交替排列的複數個第一溝槽和複數個第二溝槽；其中相鄰的第一溝槽和第二溝槽間之該磊晶層中包括一第一摻雜區和一第二摻雜區，該第一摻雜區與該第二摻雜區具有不同的導電型態，且該第一摻雜區和該第二摻雜區間之界面形成一超接面結構；及一閘極結構，位於該磊晶層上方，其中該閘極結構下方之該磊晶層中包括沿一第二方向延伸之通道，其中該第一方向與該第二方向垂直，且其中該閘極結構直接接觸該些第一溝槽和該些第二溝槽之一端。
2. 如申請專利範圍第1項所述之半導體裝置，其中該些第一溝槽中填入第一絕緣材料，該些第二溝槽中填入第二絕緣材料。
3. 如申請專利範圍第2項所述之半導體裝置，其中該第一絕緣材料和該第二絕緣材料是氧化物或無摻雜多晶矽。
4. 如申請專利範圍第1項所述之半導體裝置，更包括複數個絕緣襯墊層，對應設置於該些第一溝槽和該些第二溝槽之底面和側壁上。
5. 如申請專利範圍第1項所述之半導體裝置，其中每一第一溝槽中具有一第一摻雜材料，每一第二溝槽中具有一第二摻雜材料，且該第一摻雜材料和該第二摻雜材料具有不同 的導電型態。
6. 如申請專利範圍第5項所述之半導體裝置，其中該第一摻雜材料和該第二摻雜材料是摻雜之磊晶材料或多晶矽。
7. 如申請專利範圍第1項所述之半導體裝置，更包括一井區，位於該磊晶層中，且鄰近該閘極結構之一側。
8. 如申請專利範圍第7項所述之半導體裝置，更包括一源極區，位於該井區中。
9. 如申請專利範圍第8項所述之半導體裝置，更包括一接線區位於該井區中，且鄰接該源極區。
10. 如申請專利範圍第1項所述之半導體裝置，更包括一絕緣層，設置於該磊晶層和該基底間。
11. 如申請專利範圍第1項所述之半導體裝置，更包括一第三摻雜區，位於該磊晶層中，且鄰近該些第一溝槽和該些第二溝槽之一端。
12. 如申請專利範圍第11項所述之半導體裝置，更包括一汲極區，位於該第三摻雜區中。
13. 一種半導體裝置之製作方法，包括：提供一基底；於該基底上方形成一磊晶層；於該磊晶層中形成沿一第一方向交替排列之複數個第一溝槽和複數個第二溝槽；摻雜該磊晶層，於相鄰的第一溝槽和第二溝槽間之該磊晶層中形成一第一摻雜區和一第二摻雜區，該第一摻雜區與該第二摻雜區具有不同的導電型態，且該第一摻雜區和該 第二摻雜區間之界面形成一超接面結構；及於該磊晶層上方形成一閘極結構，其中該閘極結構下方之該磊晶層中包括沿一第二方向延伸之通道，其中該第一方向與該第二方向垂直，且其中該閘極結構直接接觸該些第一溝槽和該些第二溝槽之一端。
14. 如申請專利範圍第13項所述之半導體裝置之製作方法，其中該些第一溝槽和該些第二溝槽於不同的微影和蝕刻步驟中形成。
15. 如申請專利範圍第13項所述之半導體裝置之製作方法，其中形成該第一摻雜區及該第二摻雜區的步驟包括：經由該些第一溝槽和該些第二溝槽之側壁對該磊晶層進行摻雜。
16. 如申請專利範圍第15項所述之半導體裝置之製作方法，其中利用離子佈植對該磊晶層進行摻雜。
17. 如申請專利範圍第13項所述之半導體裝置之製作方法，其中形成該第一摻雜區及該第二摻雜區的步驟包括：於該些第一溝槽中填入一第一摻雜材料；於該些第二溝槽中填入一第二摻雜材料，其中該第一摻雜材料和該第二摻雜材料具有不同的導電型態；及進行一熱擴散製程。
18. 如申請專利範圍第17項所述之半導體裝置之製作方法，其中該第一摻雜材料和該第二摻雜材料是摻雜之磊晶材料或多晶矽。
19. 如申請專利範圍第13項所述之半導體裝置之製作方法，更包括摻雜鄰近該些第一溝槽和該些第二溝槽之一端該磊 晶層，形成一第三摻雜區。
20. 如申請專利範圍第13項所述之半導體裝置之製作方法，更包括於該些第一溝槽中和該些第二溝槽中填入絕緣材料。