WO2018021575A1 - 炭化珪素半導体基板、炭化珪素半導体基板の製造方法、半導体装置および半導体装置の製造方法 - Google Patents

炭化珪素半導体基板、炭化珪素半導体基板の製造方法、半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
WO2018021575A1
WO2018021575A1 PCT/JP2017/027579 JP2017027579W WO2018021575A1 WO 2018021575 A1 WO2018021575 A1 WO 2018021575A1 JP 2017027579 W JP2017027579 W JP 2017027579W WO 2018021575 A1 WO2018021575 A1 WO 2018021575A1
Authority
WO
WIPO (PCT)
Prior art keywords
silicon carbide
impurity
substrate
buffer layer
conductivity type
Prior art date
Application number
PCT/JP2017/027579
Other languages
English (en)
French (fr)
Inventor
俵　武志
秀一 土田
哲哉 宮澤
Original Assignee
富士電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士電機株式会社 filed Critical 富士電機株式会社
Publication of WO2018021575A1 publication Critical patent/WO2018021575A1/ja
Priority to US16/019,531 priority Critical patent/US10453924B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type

Definitions

  • the present invention relates to a silicon carbide semiconductor substrate, a method for manufacturing a silicon carbide semiconductor substrate, a semiconductor device, and a method for manufacturing a semiconductor device.
  • An epitaxial wafer (silicon carbide semiconductor substrate, hereinafter simply abbreviated as a substrate) in which silicon carbide (SiC) is epitaxially grown on a substrate has many crystal defects and dislocations, and these are those of the silicon carbide semiconductor device. It is thought to have an adverse effect on properties.
  • basal plane dislocation (BPD) in an epitaxially grown layer expands to stacking faults when the semiconductor device is operated in a bipolar manner, thereby increasing the on-voltage of the semiconductor device by making it difficult for current to flow. This leads to the occurrence of “bipolar degradation”.
  • BPD is present at a density of several hundred to several thousand / cm 2 on the substrate. Most of them are converted to threading edge dislocation (TED) during epitaxial growth, but BPD remains on the substrate at a density of 1 to 100 / cm 2 after epitaxial growth.
  • TED threading edge dislocation
  • FIG. 7 is a top view of the photoluminescence emission of the stacking fault generated in the conventional silicon carbide semiconductor substrate.
  • a conventional pin (p-intrinsic-n) diode formed from a silicon carbide semiconductor substrate is subjected to a bipolar operation for about 1 hour at a current density of 600 A / cm 2 , then the anode electrode is separated and a bandpass near 420 nm at room temperature. It is the result of having measured the photoluminescence light emission with respect to the board
  • FIG. 7 shows a state in which both a strip-like stacking fault extending long across the left and right ends of the substrate and a plurality of triangular stacking faults emit light in the substrate.
  • Non-Patent Document 1 The cause of the occurrence of band-like stacking faults and triangular stacking faults is electron-hole recombination in the substrate.
  • epi growth a buffer layer epitaxially grown (hereinafter abbreviated as epi growth) on the substrate.
  • a highly doped layer is formed on the surface layer of the second conductivity type charge injection layer of the silicon carbide bipolar semiconductor device, and electrons (or holes) that could not be trapped in the electric field injection layer among electrons (or holes) from the drift layer ) Is captured by the highly doped layer to suppress the generation of stacking faults and the area expansion (see, for example, Patent Document 1).
  • a thick buffer layer leads to an increase in cost due to a reduction in epi growth throughput, a decrease in yield due to an increase in defect density, and an increase in substrate resistance. For this reason, by forming a buffer layer with an impurity concentration equal to or higher than that of the substrate, the thickness of the buffer layer is suppressed, and even if a bipolar operation is performed with a large current, a triangular / band-like stacking fault is generated in the substrate.
  • a silicon carbide semiconductor substrate hereinafter, abbreviated as a stacking fault suppression semiconductor substrate
  • FIG. 8 is a cross-sectional view showing a configuration of a stacking fault suppressing semiconductor substrate.
  • the stacking fault suppressing substrate includes an n + -type silicon carbide buffer layer 2 on a first main surface (front surface) of an n-type silicon carbide substrate 1, for example, a (0001) surface (Si surface). Is deposited.
  • N-type silicon carbide substrate 1 is a silicon carbide single crystal substrate doped with, for example, nitrogen (N).
  • the n + -type silicon carbide buffer layer 2 is a buffer layer into which a lifetime killer is introduced and doped with, for example, nitrogen at an impurity concentration of 1.0 ⁇ 10 18 / cm 3 or more.
  • the lifetime killer for example, at least one kind of boron (B), vanadium (V), titanium (Ti), chromium (Cr), iron (Fe), or the like can be selected.
  • An n-type breakdown voltage maintaining layer 3 is formed on the surface side of n + -type silicon carbide buffer layer 2 opposite to the n-type silicon carbide substrate 1 side.
  • N-type breakdown voltage maintaining layer 3 is a drift layer having a lower impurity concentration than that of n-type silicon carbide substrate 1 and n + -type silicon carbide buffer layer 2 and doped with, for example, nitrogen.
  • the stacking fault suppressing semiconductor substrate promotes electron-hole recombination in the n + -type silicon carbide buffer layer 2 and suppresses the density of holes injected into the n-type silicon carbide substrate 1, thereby Effectively suppress the occurrence.
  • silicon carbide is a material in which impurities are difficult to diffuse, it is possible to select a material that is difficult to diffuse even at a high temperature of about 1600 to 1700 ° C., which is the highest temperature in the device manufacturing process, as a lifetime killer. .
  • the n + type silicon carbide buffer layer 2 is exposed at the substrate end T. For this reason, when performing sacrificial oxidation in the element manufacturing process, there is a problem that the lifetime killer diffuses and contaminates the manufactured element.
  • n + -type silicon carbide buffer layer 2 doped with high-concentration nitrogen is formed by epitaxial growth on the substrate end portion T, stacking faults are generated due to polishing scratches present on the substrate end portion T, There is a problem that stacking faults extend to the center of the substrate.
  • the present invention provides an element manufacturing process even when a buffer layer having an impurity concentration of 1.0 ⁇ 10 18 / cm 3 or more to which a lifetime killer is added is formed on a substrate.
  • a silicon carbide semiconductor substrate a method for manufacturing a silicon carbide semiconductor substrate, a semiconductor device, and a method for manufacturing a semiconductor device, which can prevent a lifetime killer from diffusing inside and a stacking fault from occurring at the edge of the substrate.
  • a silicon carbide semiconductor substrate has the following characteristics.
  • the silicon carbide semiconductor substrate includes a first conductivity type silicon carbide substrate, a first conductivity type buffer layer, and a first conductivity type epitaxial layer.
  • the first conductivity type silicon carbide substrate includes an outer peripheral portion from an end portion to a predetermined width and a central portion other than the outer peripheral portion.
  • a first conductivity type buffer layer is provided on the front surface of the central portion of the silicon carbide substrate, and a first impurity that determines a conductivity type of the silicon carbide substrate and a second impurity different from the first impurity.
  • the concentration of the first impurities is 1.0 ⁇ 10 18 / cm 3 or more.
  • the first conductivity type epitaxial layer is provided on the front surface of the outer peripheral portion of the silicon carbide substrate, and the concentration of the first impurity is lower than the concentration of the buffer layer.
  • the epitaxial layer is a breakdown voltage maintaining layer
  • the breakdown voltage maintaining layer is a surface of the buffer layer opposite to the silicon carbide substrate side. Is also provided.
  • the silicon carbide semiconductor substrate according to the present invention is the above-described invention, wherein the surface of the buffer layer opposite to the silicon carbide substrate side and the epitaxial layer opposite to the silicon carbide substrate side are provided. And a first conductivity type withstand voltage maintaining layer having a concentration of the first impurity lower than that of the buffer layer.
  • the silicon carbide semiconductor substrate according to the present invention is characterized in that the predetermined width is not less than 0.1 mm and not more than 30 mm.
  • a method for manufacturing a silicon carbide semiconductor substrate according to the present invention has the following characteristics.
  • the conductivity type of the silicon carbide substrate is formed on the front surface of the center portion of the first conductivity type silicon carbide substrate that includes an outer peripheral portion from the end portion to a predetermined width and a central portion other than the outer peripheral portion.
  • a buffer layer of the first conductivity type having a concentration of the first impurity of 1.0 ⁇ 10 18 / cm 3 or more, wherein a first impurity that determines the first impurity and a second impurity different from the first impurity are added Form.
  • the concentration of the first impurity is the concentration of the buffer layer on the front surface of the outer peripheral portion of the silicon carbide substrate and the surface of the buffer layer opposite to the silicon carbide substrate side.
  • a lower withstand voltage maintaining layer of the first conductivity type is formed.
  • the buffer layer is epitaxially grown after a cover jig covering the outer peripheral portion is placed on the front surface of the silicon carbide substrate. It is formed by.
  • a method for manufacturing a silicon carbide semiconductor substrate according to the present invention has the following characteristics. First, the first conductivity type of the silicon carbide substrate is determined on the front surface of the silicon carbide substrate of the first conductivity type composed of an outer peripheral portion from the end portion to a predetermined width and a central portion other than the outer peripheral portion. Forming a first conductivity type epitaxial layer having a lower impurity concentration than that of the silicon carbide substrate; Next, the first impurity that reaches the silicon carbide substrate and a second impurity different from the first impurity are added to a region of the epitaxial layer that faces the central portion of the silicon carbide substrate.
  • a first conductivity type buffer layer having a concentration of the first impurity of 1.0 ⁇ 10 18 / cm 3 or more is formed.
  • a first conductivity type withstand voltage maintaining layer having a concentration of the first impurity lower than the concentration of the buffer layer is formed on the surface of the epitaxial layer and the buffer layer opposite to the silicon carbide substrate side. To do.
  • the buffer layer is formed by forming a mask having an opening in a region facing the central portion on the surface of the epitaxial layer, It is formed by injection.
  • the method for manufacturing a silicon carbide semiconductor substrate according to the present invention is characterized in that, in the above-described invention, the predetermined width is not less than 0.1 mm and not more than 30 mm.
  • a semiconductor device has the following characteristics.
  • the semiconductor device has a silicon carbide semiconductor substrate including a first conductivity type silicon carbide substrate, a first conductivity type buffer layer, and a first conductivity type epitaxial layer.
  • the first conductivity type silicon carbide substrate includes an outer peripheral portion from an end portion to a predetermined width and a central portion other than the outer peripheral portion.
  • a first conductivity type buffer layer is provided on the front surface of the central portion of the silicon carbide substrate, and a first impurity that determines a conductivity type of the silicon carbide substrate and a second impurity different from the first impurity.
  • Impurities are added, and a first conductivity type epitaxial layer having a concentration of the first impurity of 1.0 ⁇ 10 18 / cm 3 or more is provided on the front surface of the outer peripheral portion of the silicon carbide substrate.
  • the concentration of the first impurity is lower than the concentration of the buffer layer.
  • a semiconductor device manufacturing method has the following characteristics.
  • the method for manufacturing a semiconductor device includes a step of using a silicon carbide semiconductor substrate including a first conductivity type silicon carbide substrate, a first conductivity type buffer layer, and a first conductivity type epitaxial layer.
  • the first conductivity type silicon carbide substrate includes an outer peripheral portion from an end portion to a predetermined width and a central portion other than the outer peripheral portion.
  • a first conductivity type buffer layer is provided on the front surface of the central portion of the silicon carbide substrate, and a first impurity that determines a conductivity type of the silicon carbide substrate and a second impurity different from the first impurity.
  • Impurities are added, and a first conductivity type epitaxial layer having a concentration of the first impurity of 1.0 ⁇ 10 18 / cm 3 or more is provided on the front surface of the outer peripheral portion of the silicon carbide substrate.
  • the concentration of the first impurity is lower than the concentration of the buffer layer.
  • the end portion of the n + -type silicon carbide buffer layer into which the lifetime killer has been introduced is covered with the n-type breakdown voltage maintaining layer and is not exposed. Since silicon carbide is a material in which impurities are difficult to diffuse, covering the ends can prevent the lifetime killer from diffusing in the element manufacturing process. Further, according to the above-described invention, the n + -type silicon carbide buffer layer having a high impurity concentration does not touch the substrate end portion, so that it is possible to prevent a stacking fault from occurring due to polishing scratches on the substrate end portion.
  • the influence of the polishing scratches at the end of the silicon carbide semiconductor substrate can be prevented by setting the width of the outer peripheral portion of the n-type silicon carbide substrate to 0.1 mm or more. Moreover, the reduction
  • FIG. 1 is a cross-sectional view showing a configuration of the silicon carbide semiconductor substrate according to the first embodiment.
  • FIG. 2 is a cross-sectional view showing a state in the process of manufacturing the silicon carbide semiconductor substrate according to the first embodiment.
  • FIG. 3 is a top view and a cross-sectional view of a cover jig used for manufacturing the silicon carbide semiconductor substrate according to the first embodiment.
  • FIG. 4 is a cross-sectional view showing a configuration of the silicon carbide semiconductor substrate according to the second embodiment.
  • FIG. 5 is a cross-sectional view showing a state in the process of manufacturing the silicon carbide semiconductor substrate according to the second embodiment (No. 1).
  • FIG. 1 is a cross-sectional view showing a configuration of the silicon carbide semiconductor substrate according to the first embodiment.
  • FIG. 2 is a cross-sectional view showing a state in the process of manufacturing the silicon carbide semiconductor substrate according to the first embodiment.
  • FIG. 3 is a top view and a cross-sectional view of
  • FIG. 6 is a cross-sectional view showing a state in the process of manufacturing the silicon carbide semiconductor substrate according to the second embodiment (No. 2).
  • FIG. 7 is a top view of the photoluminescence emission of the stacking fault generated in the conventional silicon carbide semiconductor substrate.
  • FIG. 8 is a cross-sectional view showing a configuration of a stacking fault suppressing semiconductor substrate.
  • n and p electrons or holes are majority carriers in layers and regions with n or p, respectively.
  • + and ⁇ attached to n and p mean that the impurity concentration is higher and lower than that of the layer or region not attached thereto.
  • n and p including + and ⁇ are the same, it indicates that the concentrations are close to each other and the concentrations are not necessarily equal.
  • FIG. 1 is a cross-sectional view showing a configuration of the silicon carbide semiconductor substrate according to the first embodiment.
  • the silicon carbide semiconductor substrate according to the first embodiment is a first main surface (front surface) of an n-type silicon carbide substrate (first conductivity type silicon carbide substrate) 1, for example, (0001). ) Surface (Si surface), an n + type silicon carbide buffer layer (first conductivity type buffer layer) 2 is deposited.
  • N-type silicon carbide substrate 1 is, for example, a silicon carbide single crystal substrate doped with nitrogen.
  • N + -type silicon carbide buffer layer 2 is a buffer layer doped with an impurity that determines the conductivity type of n-type silicon carbide substrate 1, for example, with a nitrogen concentration higher than the impurity concentration of n-type silicon carbide substrate 1.
  • n + type silicon carbide buffer layer 2 is introduced with a lifetime killer that is an impurity different from the impurity that determines the conductivity type of n type silicon carbide substrate 1.
  • the lifetime killer for example, at least one of boron, vanadium, titanium, chromium, iron and the like is introduced. The concentration of lifetime killer is lower than the concentration of impurities that determine the conductivity type of n-type silicon carbide substrate 1.
  • the n-type silicon carbide substrate 1 includes an outer peripheral portion from the substrate end T to a predetermined width w and a central portion other than the outer peripheral portion.
  • the central portion of n-type silicon carbide substrate 1 is a portion where a chip of a semiconductor device is formed, and the outer peripheral portion is a portion where a chip is not formed and discarded.
  • the predetermined width w is, for example, not less than 0.1 mm and not more than 30 mm.
  • N + type silicon carbide buffer layer 2 is deposited only on the front surface of the central portion of n type silicon carbide substrate 1.
  • the front surface of the central portion of n-type silicon carbide substrate 1 is a portion indicated by symbol C
  • the front surface of the outer peripheral portion of n-type silicon carbide substrate 1 is indicated by symbol E. Part.
  • n + -type silicon carbide buffer layer 2 is deposited on the front surface of the portion from the center to rw. N + type silicon carbide buffer layer 2 is not deposited on the front surface of the portion. Thus, n + -type silicon carbide buffer layer is deposited only on the front surface of the central portion of n-type silicon carbide substrate 1. Therefore, in the silicon carbide semiconductor substrate of the first embodiment, substrate end T N + type silicon carbide buffer layer 2 is not exposed.
  • N-type breakdown voltage maintaining layer 3 is a drift layer having a lower impurity concentration than that of n-type silicon carbide substrate 1 and n + -type silicon carbide buffer layer 2 and doped with, for example, nitrogen.
  • n + -type silicon carbide buffer layer 2 is not provided on the outer peripheral portion of n-type silicon carbide substrate 1 of the first embodiment, excessive hole injection into n-type silicon carbide substrate 1 is prevented.
  • a band-like stacking fault and a triangular stacking fault occur in the n-type silicon carbide substrate 1.
  • the band-like stacking fault and the triangular stacking fault grow from the n-type silicon carbide substrate 1 upward (in the direction of the n-type breakdown voltage maintaining layer 3), but grow toward the center of the n-type silicon carbide substrate 1. do not do.
  • the outer peripheral portion of n-type silicon carbide substrate 1 is a portion that is discarded when a semiconductor chip is manufactured, there is no problem even if a strip-like stacking fault or a triangular stacking fault occurs.
  • FIG. 2 is a cross-sectional view showing a state in the process of manufacturing the silicon carbide semiconductor substrate according to the first embodiment.
  • n-type silicon carbide substrate 1 made of n-type silicon carbide is prepared.
  • N-type silicon carbide substrate 1 is, for example, a silicon carbide single crystal substrate having an impurity concentration of 5 ⁇ 10 18 / cm 3 .
  • a cover jig 21 that covers the front surface of the outer peripheral portion of n-type silicon carbide substrate 1 is placed on the front surface of n-type silicon carbide substrate 1. At this time, the cover jig 21 is placed so that there is no gap between the n-type silicon carbide substrate 1 and the cover jig 21.
  • FIG. 3 is a top view and a cross-sectional view of a cover jig used for manufacturing the silicon carbide semiconductor substrate according to the first embodiment.
  • FIG. 3A is a top view of the cover jig 21.
  • the cover jig 21 has a circular shape with the center portion hollowed out.
  • the radius of the cover jig 21 is R, and R> r (r is the radius of the n-type silicon carbide substrate 1) because the cover jig 21 covers the outer periphery of the n-type silicon carbide substrate 1.
  • the radius of the hollowed out circle is rw.
  • the cover jig 21 is placed with the center o of the cover jig 21 aligned with the center of the n-type silicon carbide substrate 1, the front surface of the outer peripheral portion of the n-type silicon carbide substrate 1 is covered with the cover. Covered by the tool 21.
  • FIG. 3B is a cross-sectional view of the cover jig 21.
  • the height of the cover jig 21 differs between the distance from the center o from rw to r and the distance from r to R. Yes.
  • the height of the portion from rw to r is h1
  • the height of the portion from r to R is h2
  • h1 ⁇ h2 is greater than the thickness of n-type silicon carbide substrate 1.
  • cover jig 21 is made of, for example, silicon carbide, graphite (C), tantalum carbide (TaC), or the like. Cover jig 21 can be handled in the same manner as a jig for placing a silicon carbide semiconductor substrate (not shown), and can be used any number of times.
  • an n + -type silicon carbide buffer layer 2 is formed on the front surface of the n-type silicon carbide substrate 1 while doping n-type impurities such as nitrogen atoms and a lifetime killer, for example, about 2 ⁇ m. Epitaxial growth to thickness. Since the front surface of the outer peripheral portion of n-type silicon carbide substrate 1 is covered with cover jig 21, only the front surface of the central portion of n-type silicon carbide substrate 1 is epitaxially grown, so that n-type silicon carbide is formed. N + type silicon carbide buffer layer 2 is formed only on the front surface of the central portion of substrate 1.
  • n-type impurity doping and the lifetime killer doping may be performed at the same time, or the lifetime killer doping may be slightly delayed from the n-type impurity doping.
  • the epitaxial growth conditions for forming the n + -type silicon carbide buffer layer 2 may be set so that, for example, the n-type impurity concentration is 1 ⁇ 10 18 / cm 3 or more. The state so far is described in FIG.
  • cover jig 21 is removed from n-type silicon carbide substrate 1, and n-type impurities are formed on the outer surface of n-type silicon carbide substrate 1 and on n + -type silicon carbide buffer layer 2.
  • the n-type breakdown voltage maintaining layer 3 is epitaxially grown to a thickness of about 10 ⁇ m while doping nitrogen atoms, for example.
  • the epitaxial growth conditions for forming the n-type breakdown voltage maintaining layer 3 may be set so that the impurity concentration is, for example, 1 ⁇ 10 16 / cm 3 or more.
  • the silicon carbide semiconductor substrate shown in FIG. 1 is completed.
  • the end portion of the n + -type silicon carbide buffer layer into which the lifetime killer has been introduced is covered with the n-type breakdown voltage maintaining layer and is not exposed. Since silicon carbide is a material in which impurities are difficult to diffuse, the lifetime killer is diffused in the element manufacturing process by completely covering the buffer layer into which the lifetime killer has been introduced with the n-type breakdown voltage maintaining layer. Can be prevented. Further, according to the first embodiment, since the high impurity concentration n + -type silicon carbide buffer layer does not touch the substrate end portion, it is possible to prevent the occurrence of stacking faults during the epitaxial growth from the polishing scratches on the substrate end portion. it can.
  • the n + -type silicon carbide buffer layer is formed by epitaxial growth on the n-type silicon carbide. It can be formed at the center of the substrate.
  • the width of the outer peripheral portion of the n-type silicon carbide substrate by setting the width of the outer peripheral portion of the n-type silicon carbide substrate to 0.1 mm or more, it is possible to prevent the influence of the polishing scratches at the end portion of the silicon carbide semiconductor substrate. Moreover, the reduction
  • FIG. 4 is a cross-sectional view showing a configuration of the silicon carbide semiconductor substrate according to the second embodiment.
  • the silicon carbide semiconductor substrate according to the second embodiment includes an n + -type silicon carbide buffer layer 2 and an n-type carbide on the first main surface, for example, (0001) surface of n-type silicon carbide substrate 1.
  • a silicon epitaxial layer 4 (first conductivity type epitaxial layer) is deposited.
  • N + -type silicon carbide buffer layer 2 is deposited only on the front surface of the central portion of n-type silicon carbide substrate 1, and n-type silicon carbide epitaxial layer 4 is formed on the outer peripheral portion of n-type silicon carbide substrate 1. It is deposited only on the surface.
  • N-type silicon carbide epitaxial layer 4 is a buffer layer doped with an impurity that determines the conductivity type of n-type silicon carbide substrate 1, for example, with a nitrogen concentration lower than the impurity concentration of n-type silicon carbide substrate 1. is there. In addition, no lifetime killer is introduced into n-type silicon carbide epitaxial layer 4.
  • n + -type silicon carbide buffer layer 2 opposite to the n-type silicon carbide substrate 1 side, and the n-type silicon carbide epitaxial layer 4 opposite to the n-type silicon carbide substrate 1 side.
  • An n-type breakdown voltage maintaining layer 3 is formed on the surface side.
  • n-type silicon carbide substrate 1 made of n-type silicon carbide is prepared.
  • An n-type silicon carbide epitaxial layer 4 made of silicon carbide is epitaxially grown on the front surface of the n-type silicon carbide substrate 1 to a thickness of, for example, about 2 ⁇ m while doping an n-type impurity, for example, a nitrogen atom.
  • the epitaxial growth conditions for forming n-type silicon carbide epitaxial layer 4 may be set so that the impurity concentration is, for example, about 1 ⁇ 10 15 / cm 3 to 1 ⁇ 10 18 / cm 3 .
  • the state up to here is shown in FIG.
  • mask 5 having an opening at a portion facing the central portion of n-type silicon carbide substrate 1 is formed of an oxide film, for example, by photolithography.
  • Mask 5 is formed on the front surface of the outer peripheral portion of n-type silicon carbide substrate 1, and the width of mask 5 is greater than or equal to w.
  • Mask 5 may cover end portion T of n-type silicon carbide substrate 1.
  • an n-type impurity such as nitrogen and a lifetime killer is ion-implanted by ion implantation using this oxide film as a mask.
  • n + type silicon carbide buffer layer 2 of about 2 ⁇ m, for example, is formed on the front surface of the central portion of n type silicon carbide substrate 1. Therefore, in the silicon carbide semiconductor substrate of the second embodiment, n + type silicon carbide buffer layer 2 is not exposed at substrate end T.
  • the dose amount at the time of ion implantation for forming n + -type silicon carbide buffer layer 2 may be set so that the impurity concentration is 1 ⁇ 10 18 / cm 3 or more, for example.
  • the depth of ion implantation may be within the thickness of n + type silicon carbide buffer layer 2. The state up to this point is shown in FIG.
  • the mask 5 is peeled off and heat treatment (annealing) is performed to activate, for example, the n + -type silicon carbide buffer layer 2.
  • the temperature of the heat treatment may be about 1600 ° C. to 1700 ° C., for example.
  • the heat treatment time may be, for example, about 2 minutes.
  • the n-type breakdown voltage maintaining layer 3 is formed on the n + -type silicon carbide buffer layer 2 and the n-type silicon carbide epitaxial layer 4 while doping the n-type impurity, for example, nitrogen atoms, with a thickness of about 10 ⁇ m, for example. Epitaxially grow.
  • the epitaxial growth conditions for forming the n-type breakdown voltage maintaining layer 3 may be set so that the impurity concentration is, for example, 1 ⁇ 10 16 / cm 3 or more.
  • the silicon carbide semiconductor substrate shown in FIG. 4 is completed.
  • an n + type silicon carbide buffer layer is formed by ion implantation by forming a mask having an opening at the center of an n type silicon carbide substrate in the n type silicon carbide epitaxial layer. It can form in the front surface of the center part of a silicon carbide substrate.
  • the present invention has shown the form in which the n + type silicon carbide buffer layer is provided on the front surface of the silicon carbide substrate, but the back surface of the silicon carbide substrate and the front surface of the silicon carbide substrate The present invention can also be applied to a configuration in which an n + type silicon carbide buffer layer is provided on both of the back surfaces.
  • the case where the first main surface of the substrate made of silicon carbide is the (0001) plane and the buffer layer is formed on the (0001) plane has been described as an example.
  • Various types of gap semiconductors semiconductors having a wider band gap than silicon) (for example, gallium nitride (GaN)), the plane orientation of the substrate main surface, and the like can be variously changed.
  • the first conductivity type is n-type and the second conductivity type is p-type.
  • the first conductivity type is p-type and the second conductivity type is n-type. The same holds true.
  • the silicon carbide semiconductor substrate, the method for manufacturing the silicon carbide semiconductor substrate, the semiconductor device, and the method for manufacturing the semiconductor device according to the present invention are used for power supply devices such as power converters and various industrial machines. It is useful for a semiconductor substrate of a high voltage semiconductor device.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

炭化珪素半導体基板は、端部から所定の幅ｗまでの外周部と中央部とからなる第１導電型の炭化珪素基板（１）と、前記炭化珪素基板（１）の前記中央部のおもて面に設けられ、前記炭化珪素基板（１）の導電型を決める第１の不純物と異なる第２の不純物が添加された、前記第１の不純物の濃度が１．０×１０18／ｃｍ3以上の第１導電型のバッファ層（２）と、前記炭化珪素基板（１）の前記外周部のおもて面に設けられた、前記第１の不純物の濃度が前記バッファ層（２）の濃度より低い第１導電型のエピタキシャル層（４）とを含む。このようにすることで、基板と同程度以上の不純物濃度のバッファ層を基板上に成膜した場合でも、素子製造工程内にライフタイムキラーが拡散すること、および、基板端部から積層欠陥が発生することを防止する。

Description

炭化珪素半導体基板、炭化珪素半導体基板の製造方法、半導体装置および半導体装置の製造方法
　この発明は、炭化珪素半導体基板、炭化珪素半導体基板の製造方法、半導体装置および半導体装置の製造方法に関する。
　基板上に炭化珪素（ＳｉＣ）をエピタキシャル成長させたエピタキシャルウェハ（炭化珪素半導体基板、以下、単に基板と略する）には、多くの結晶欠陥・転位が存在しており、これらが炭化珪素半導体装置の特性に悪影響を与えていると考えられている。特に、エピタキシャル成長させた層中の基底面転位（ＢＰＤ：Ｂａｓａｌ　Ｐｌａｎｅ　Ｄｉｓｌｏｃａｔｉｏｎ）は、半導体装置をバイポーラ動作させた際に積層欠陥に拡張し、電流を流れにくくすることにより半導体装置のオン電圧を上昇させ「バイポーラ劣化」の発生につながる。
　ＢＰＤは、基板に数百～数千個／ｃｍ2の密度で存在する。その多くは、エピタキシャル成長中に、貫通刃状転位（ＴＥＤ：Ｔｈｒｅａｄｉｎｇ　Ｅｄｇｅ　Ｄｉｓｌｏｃａｔｉｏｎ）に変換されるが、ＢＰＤは、エピタキシャル成長後、基板に１～１００個／ｃｍ2の密度で残る。この場合、この基板から作製（製造）した炭化珪素半導体装置をバイポーラ動作させる際、過剰に電流を流すと、基板内のＢＰＤが拡張し、三角・帯状の積層欠陥が発生する。
　図７は、従来の炭化珪素半導体基板に発生した積層欠陥のフォトルミネッセンス発光を撮影した上面図である。従来の炭化珪素半導体基板から形成したｐｉｎ（ｐ－ｉｎｔｒｉｎｓｉｃ－ｎ）ダイオードを、６００Ａ／ｃｍ2の電流密度で１時間程度バイポーラ動作させた後、アノード電極を乖離し、室温で４２０ｎｍ近傍のバンドパスフィルターを用いて、基板に対してフォトルミネッセンス発光の測定を行った結果である。図７には、基板内に、基板の左右両端に亘って長く延びた帯状積層欠陥と複数の三角形状積層欠陥が共に発光した状態が示されている。
　帯状積層欠陥、三角形状積層欠陥が発生する原因として、基板中での電子－ホールの再結合が挙げられる。この再結合を抑制するため、基板上のエピタキシャル成長（以下、エピ成長と略する）させたバッファ層を厚くすることにより、基板への過剰なホール注入を防ぐ技術がある（例えば、非特許文献１参照）。
　炭化珪素バイポーラ型半導体装置の第２導電型電荷注入層の表層に高ドーピング層を形成し、ドリフト層からの電子（または正孔）のうち該電界注入層において捕捉できなかった電子（または正孔）を該高ドーピング層にて捕捉し、積層欠陥の発生およびその面積拡大を抑制する技術がある（例えば、特許文献１参照）。
特開２００９－０１０１２０号公報
Ｊ．Ｊ．スマーケリス（Ｓｕｍａｋｅｒｉｓ）他、「バイポーラ型ＳｉＣ半導体装置の順方向電圧安定化へのアプローチ（Ａｐｐｒｏａｃｈｅｓ　ｔｏ　Ｓｔａｂｉｌｉｚｉｎｇ　ｔｈｅ　Ｆｏｒｗａｒｄ　Ｖｏｌｔａｇｅ　ｏｆ　Ｂｉｐｏｌａｒ　ＳｉＣ　Ｄｅｖｉｃｅｓ）」、（米国）、マテリアルサイエンスフォーラム（Ｍａｔｅｒｉａｌｓ　Ｓｃｉｅｎｃｅ　Ｆｏｒｕｍ）、オンライン第４５７－４６０巻、２００４年　ｐ．１１１３－１１１６
　しかしながら、厚いバッファ層の成膜は、エピ成長のスループット低下によるコスト増大、欠陥密度増加による歩留まり低下および基板の抵抗増大につながる。このため、基板と同程度以上の不純物濃度のバッファ層を成膜することで、バッファ層の厚みを抑制しつつ、大電流でバイポーラ動作させても、基板内の三角・帯状積層欠陥の発生を効果的に抑制することが可能な炭化珪素半導体基板（以下、積層欠陥抑制半導体基板と略する）が提案されている。
　図８は、積層欠陥抑制半導体基板の構成を示す断面図である。図８に示すように、積層欠陥抑制基板は、ｎ型炭化珪素基板１の第１主面（おもて面）、例えば（０００１）面（Ｓｉ面）、にｎ+型炭化珪素バッファ層２が堆積されている。
　ｎ型炭化珪素基板１は、例えば窒素（Ｎ）がドーピングされた炭化珪素単結晶基板である。ｎ+型炭化珪素バッファ層２は、ライフタイムキラーが導入され、１．０×１０18／ｃｍ3以上の不純物濃度で、例えば窒素がドーピングされているバッファ層である。ライフタイムキラーとしては、例えば、ホウ素（Ｂ）、バナジウム（Ｖ）、チタン（Ｔｉ）、クロム（Ｃｒ）、鉄（Ｆｅ）等の少なくとも１種類以上が選択可能である。ｎ+型炭化珪素バッファ層２の、ｎ型炭化珪素基板１側に対して反対側の表面側は、ｎ型耐圧維持層３が形成されている。ｎ型耐圧維持層３は、ｎ型炭化珪素基板１およびｎ+型炭化珪素バッファ層２より低不純物濃度で、例えば窒素がドーピングされているドリフト層である。
　積層欠陥抑制半導体基板は、ｎ+型炭化珪素バッファ層２内で電子－ホールの再結合を促進し、ｎ型炭化珪素基板１に注入されるホール密度を抑えることで、三角・帯状積層欠陥の発生を効果的に抑制する。
　ここで、炭化珪素は、不純物が拡散しにくい材料であるため、ライフタイムキラーとして、素子製造工程内の最高温度である１６００～１７００℃程度の高温でも拡散しにくい材料を選ぶことは可能である。しかし、積層欠陥抑制半導体基板は、基板端部Ｔでｎ+型炭化珪素バッファ層２が露出している。このため、素子製造工程内で犠牲酸化を行う際に、ライフタイムキラーが拡散して、製造される素子を汚染してしまう問題がある。
　また、高濃度の窒素がドーピングされたｎ+型炭化珪素バッファ層２が基板端部Ｔにエピタキシャル成長により成膜されると、基板端部Ｔに存在する研磨傷を起因として積層欠陥が発生し、基板中心部へ積層欠陥が伸長する問題がある。
　この発明は、上述した技術による問題点を解消するため、ライフタイムキラーを添加した１．０×１０18／ｃｍ3以上の不純物濃度のバッファ層を基板上に成膜した場合でも、素子製造工程内にライフタイムキラーが拡散すること、および、基板端部から積層欠陥が発生することを防止できる炭化珪素半導体基板、炭化珪素半導体基板の製造方法、半導体装置および半導体装置の製造方法を提供することを目的とする。
　上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体基板は、次の特徴を有する。炭化珪素半導体基板は、第１導電型の炭化珪素基板と、第１導電型のバッファ層と、第１導電型のエピタキシャル層と、を含む。第１導電型の炭化珪素基板は、端部から所定の幅までの外周部と、該外周部以外の中央部とからなる。第１導電型のバッファ層は、前記炭化珪素基板の前記中央部のおもて面に設けられ、前記炭化珪素基板の導電型を決める第１の不純物と前記第１の不純物と異なる第２の不純物とが添加され、前記第１の不純物の濃度が１．０×１０18／ｃｍ3以上である。第１導電型のエピタキシャル層は、前記炭化珪素基板の前記外周部のおもて面に設けられ、前記第１の不純物の濃度が前記バッファ層の濃度より低い。
　また、この発明にかかる炭化珪素半導体基板は、上述した発明において、前記エピタキシャル層は、耐圧維持層であり、前記耐圧維持層は、前記バッファ層の前記炭化珪素基板側に対して反対側の表面にも設けられることを特徴とする。
　また、この発明にかかる炭化珪素半導体基板は、上述した発明において、前記バッファ層の前記炭化珪素基板側に対して反対側の表面、および、前記エピタキシャル層の前記炭化珪素基板側に対して反対側の表面に設けられた、前記第１の不純物の濃度が前記バッファ層の濃度より低い第１導電型の耐圧維持層をさらに含むことを特徴とする。
　また、この発明にかかる炭化珪素半導体基板は、上述した発明において、前記所定の幅は、０．１ｍｍ以上、３０ｍｍ以下であることを特徴とする。
　上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体基板の製造方法は、次の特徴を有する。まず、端部から所定の幅までの外周部と、該外周部以外の中央部とからなる第１導電型の炭化珪素基板の前記中央部のおもて面に、前記炭化珪素基板の導電型を決める第１の不純物と前記第１の不純物と異なる第２の不純物とが添加された、前記第１の不純物の濃度が１．０×１０18／ｃｍ3以上の第１導電型のバッファ層を形成する。次に、前記炭化珪素基板の前記外周部のおもて面、および、前記バッファ層の前記炭化珪素基板側に対して反対側の表面に、前記第１の不純物の濃度が前記バッファ層の濃度より低い第１導電型の耐圧維持層を形成する。
　また、この発明にかかる炭化珪素半導体基板の製造方法は、上述した発明において、前記バッファ層は、前記外周部を覆うカバー治具を前記炭化珪素基板のおもて面に載置した後、エピタキシャル成長により形成することを特徴とする。
　上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体基板の製造方法は、次の特徴を有する。まず、端部から所定の幅までの外周部と、該外周部以外の中央部とからなる第１導電型の炭化珪素基板のおもて面に、前記炭化珪素基板の導電型を決める第１の不純物の濃度が前記炭化珪素基板の濃度より低い第１導電型のエピタキシャル層を形成する。次に、前記エピタキシャル層の前記炭化珪素基板の前記中央部と対向する領域に、前記炭化珪素基板に達する、前記第１の不純物と前記第１の不純物と異なる第２の不純物とが添加された、前記第１の不純物の濃度が１．０×１０18／ｃｍ3以上の第１導電型のバッファ層を形成する。次に、前記エピタキシャル層および前記バッファ層の前記炭化珪素基板側に対して反対側の表面に、前記第１の不純物の濃度が前記バッファ層の濃度より低い第１導電型の耐圧維持層を形成する。
　また、この発明にかかる炭化珪素半導体基板の製造方法は、上述した発明において、前記バッファ層は、前記中央部と対向する領域に開口部を有するマスクを前記エピタキシャル層の表面に形成した後、イオン注入により形成することを特徴とする。
　また、この発明にかかる炭化珪素半導体基板の製造方法は、上述した発明において、前記所定の幅は、０．１ｍｍ以上、３０ｍｍ以下であることを特徴とする。
　上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置は、次の特徴を有する。半導体装置は、第１導電型の炭化珪素基板と、第１導電型のバッファ層と、第１導電型のエピタキシャル層と、を含む炭化珪素半導体基板を有する。第１導電型の炭化珪素基板は、端部から所定の幅までの外周部と、該外周部以外の中央部とからなる。第１導電型のバッファ層は、前記炭化珪素基板の前記中央部のおもて面に設けられ、前記炭化珪素基板の導電型を決める第１の不純物と前記第１の不純物と異なる第２の不純物とが添加され、前記第１の不純物の濃度が１．０×１０18／ｃｍ3以上の第１導電型のエピタキシャル層は、前記炭化珪素基板の前記外周部のおもて面に設けられ、前記第１の不純物の濃度が前記バッファ層の濃度より低い。
　上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、次の特徴を有する。半導体装置の製造方法は、第１導電型の炭化珪素基板と、第１導電型のバッファ層と、第１導電型のエピタキシャル層と、を含む炭化珪素半導体基板を用いる工程を有する。第１導電型の炭化珪素基板は、端部から所定の幅までの外周部と、該外周部以外の中央部とからなる。第１導電型のバッファ層は、前記炭化珪素基板の前記中央部のおもて面に設けられ、前記炭化珪素基板の導電型を決める第１の不純物と前記第１の不純物と異なる第２の不純物とが添加され、前記第１の不純物の濃度が１．０×１０18／ｃｍ3以上の第１導電型のエピタキシャル層は、前記炭化珪素基板の前記外周部のおもて面に設けられ、前記第１の不純物の濃度が前記バッファ層の濃度より低い。
　上述した発明によれば、ライフタイムキラーが導入されたｎ+型炭化珪素バッファ層の端部は、ｎ型耐圧維持層に覆われ、露出していない。炭化珪素は、不純物が拡散しにくい材料であるため、端部を覆うことで、ライフタイムキラーが素子製造工程内で拡散されることを防止できる。また、上述した発明によれば、高不純物濃度のｎ+型炭化珪素バッファ層が基板端部に触れないため、基板端部の研磨傷から積層欠陥が発生することを防止できる。
　また、上述した発明によれば、ｎ型炭化珪素基板の外周部の幅を０．１ｍｍ以上とすることで、炭化珪素半導体基板の端部の研磨傷による影響を防止できる。また、ｎ型炭化珪素基板の外周部の幅を３０ｍｍ以下とすることで、半導体チップの製造時に使用できるエリアの縮小を防止できる。
　本発明にかかる炭化珪素半導体基板、炭化珪素半導体基板の製造方法、半導体装置および半導体装置の製造方法によれば、ライフタイムキラーを添加した、１．０×１０18／ｃｍ3以上の高い不純物濃度のバッファ層を基板上に成膜した場合でも、素子製造工程内にライフタイムキラーが拡散すること、および、基板端部から積層欠陥が発生することを防止できるという効果を奏する。
図１は、実施の形態１にかかる炭化珪素半導体基板の構成を示す断面図である。 図２は、実施の形態１にかかる炭化珪素半導体基板の製造途中の状態を示す断面図である。 図３は、実施の形態１にかかる炭化珪素半導体基板の製造に使用するカバー治具の上面図および断面図である。 図４は、実施の形態２にかかる炭化珪素半導体基板の構成を示す断面図である。 図５は、実施の形態２にかかる炭化珪素半導体基板の製造途中の状態を示す断面図である（その１）。 図６は、実施の形態２にかかる炭化珪素半導体基板の製造途中の状態を示す断面図である（その２）。 図７は、従来の炭化珪素半導体基板に発生した積層欠陥のフォトルミネッセンス発光を撮影した上面図である。 図８は、積層欠陥抑制半導体基板の構成を示す断面図である。
　以下に添付図面を参照して、この発明にかかる炭化珪素半導体基板、炭化珪素半導体基板の製造方法、半導体装置および半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および－は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。＋および－を含めたｎやｐの表記が同じ場合は近い濃度であることを示し濃度が同等とは限らない。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。また、本明細書では、ミラー指数の表記において、“－”はその直後の指数につくバーを意味しており、指数の前に“－”を付けることで負の指数をあらわしている。
（実施の形態１）
　図１は、実施の形態１にかかる炭化珪素半導体基板の構成を示す断面図である。図１に示すように、実施の形態１にかかる炭化珪素半導体基板は、ｎ型炭化珪素基板（第１導電型の炭化珪素基板）１の第１主面（おもて面）、例えば（０００１）面（Ｓｉ面）、にｎ+型炭化珪素バッファ層（第１導電型のバッファ層）２が堆積されている。
　ｎ型炭化珪素基板１は、例えば窒素がドーピングされた炭化珪素単結晶基板である。ｎ+型炭化珪素バッファ層２は、ｎ型炭化珪素基板１の導電型を決定する不純物、例えば窒素の濃度が、ｎ型炭化珪素基板１の不純物の濃度より高くドーピングされているバッファ層である。また、ｎ+型炭化珪素バッファ層２は、ｎ型炭化珪素基板１の導電型を決定する不純物と異なる不純物であるライフタイムキラーが導入されている。ライフタイムキラーとして、例えば、ホウ素、バナジウム、チタン、クロム、鉄等の少なくとも１種類以上が導入される。また、ライフタイムキラーの濃度は、ｎ型炭化珪素基板１の導電型を決定する不純物の濃度より低い。
　ここで、ｎ型炭化珪素基板１は、基板端部Ｔから所定の幅ｗまでの外周部と、外周部以外の中央部とからなる。ｎ型炭化珪素基板１の中央部は、半導体装置のチップが形成される部分であり、外周部は、チップが形成されず破棄される部分である。また、所定の幅ｗは、例えば、０．１ｍｍ以上、３０ｍｍ以下である。
　ｎ+型炭化珪素バッファ層２は、ｎ型炭化珪素基板１の中央部のおもて面のみに堆積している。図１で、ｎ型炭化珪素基板１の中央部のおもて面は、符号Ｃで示される部分であり、ｎ型炭化珪素基板１の外周部のおもて面は、符号Ｅで示される部分である。
　例えば、ｎ型炭化珪素基板１が円形で半径がｒとすると、中心からｒ－ｗまでの部分のおもて面にｎ+型炭化珪素バッファ層２が堆積され、ｒ－ｗからｒまでの部分のおもて面にｎ+型炭化珪素バッファ層２が堆積されない。このように、ｎ+型炭化珪素バッファ層が、ｎ型炭化珪素基板１の中央部のおもて面のみに堆積しているため、実施の形態１の炭化珪素半導体基板では、基板端部Ｔにｎ+型炭化珪素バッファ層２が露出しない。
　ｎ+型炭化珪素バッファ層２の、ｎ型炭化珪素基板１側に対して反対側の表面側、および、ｎ型炭化珪素基板１の外周部のおもて面には、ｎ型耐圧維持層（第１導電型の耐圧維持層）３が形成されている。ｎ型耐圧維持層３は、ｎ型炭化珪素基板１およびｎ+型炭化珪素バッファ層２より低不純物濃度で、例えば窒素がドーピングされているドリフト層である。
　ここで、実施の形態１のｎ型炭化珪素基板１の外周部には、ｎ+型炭化珪素バッファ層２が設けられていないため、ｎ型炭化珪素基板１への過剰なホール注入を防ぐことができず、ｎ型炭化珪素基板１に帯状積層欠陥、三角形状積層欠陥が発生する。しかし、帯状積層欠陥、三角形状積層欠陥は、ｎ型炭化珪素基板１から上（ｎ型耐圧維持層３の方向）に向かって成長するが、ｎ型炭化珪素基板１の中央部に向かって成長しない。ｎ型炭化珪素基板１の外周部は、半導体チップ製造時に、破棄される部分であるため、帯状積層欠陥、三角形状積層欠陥が発生しても問題ない。
（実施の形態１にかかる炭化珪素半導体基板の製造方法）
　次に、実施の形態１にかかる炭化珪素半導体基板の製造方法について説明する。図２は、実施の形態１にかかる炭化珪素半導体基板の製造途中の状態を示す断面図である。まず、ｎ型の炭化珪素でできたｎ型炭化珪素基板１を用意する。ｎ型炭化珪素基板１は、例えば、不純物濃度が５×１０18／ｃｍ3である炭化珪素単結晶基板である。そして、このｎ型炭化珪素基板１のおもて面上に、ｎ型炭化珪素基板１の外周部のおもて面を覆うカバー治具２１を載置する。この際、ｎ型炭化珪素基板１とカバー治具２１との間に隙間ができないように、カバー治具２１を載置する。
　図３は、実施の形態１にかかる炭化珪素半導体基板の製造に使用するカバー治具の上面図および断面図である。図３（ａ）は、カバー治具２１の上面図である。図３（ａ）に示すように、カバー治具２１は、中央部がくりぬかれた円形をしている。カバー治具２１の半径はＲであり、カバー治具２１がｎ型炭化珪素基板１の外周部を覆うため、Ｒ＞ｒ（ｒは、ｎ型炭化珪素基板１の半径）である。また、くりぬかれた円形の半径はｒ－ｗである。このため、カバー治具２１の中心ｏを、ｎ型炭化珪素基板１の中心と合わせて、カバー治具２１を載置すると、ｎ型炭化珪素基板１の外周部のおもて面はカバー治具２１によって覆われる。
　また、図３（ｂ）は、カバー治具２１の断面図である。図３（ｂ）に示すように、カバー治具２１では、中心ｏからの距離がｒ－ｗからｒまでの部分とｒからＲまでの部分とでは、カバー治具２１の高さが異なっている。ｒ－ｗからｒまでの部分の高さをｈ１、ｒからＲまでの部分の高さをｈ２とすると、ｈ１＜ｈ２である。また、高さｈ１は、ｎ+型炭化珪素バッファ層２の膜厚よりも大きく、高さｈ２は、ｎ型炭化珪素基板１の厚さよりも大きい。このため、カバー治具２１の中心ｏを、ｎ型炭化珪素基板１の中心と合わせて、カバー治具２１を載置すると、ｎ型炭化珪素基板１の端部Ｔはカバー治具２１によって覆われる。
　ここで、カバー治具２１は、例えば、炭化珪素、グラファイト（Ｃ）、炭化タンタル（ＴａＣ）等で作られている。また、カバー治具２１は、図示していない炭化珪素半導体基板を載置する治具と同じように扱うことができ、何度でも使用可能である。
　次に、このｎ型炭化珪素基板１のおもて面上に、ｎ型の不純物、例えば窒素原子、および、ライフタイムキラーをドーピングしながらｎ+型炭化珪素バッファ層２を、例えば２μｍ程度の厚さまでエピタキシャル成長させる。ｎ型炭化珪素基板１の外周部のおもて面は、カバー治具２１によって覆われているため、ｎ型炭化珪素基板１の中央部のおもて面のみがエピタキシャル成長され、ｎ型炭化珪素基板１の中央部のおもて面のみにｎ+型炭化珪素バッファ層２が形成される。
　また、ｎ型の不純物のドーピングとライフタイムキラーのドーピングは同時にしても良いし、ライフタイムキラーのドーピングはｎ型の不純物のドーピングよりわずかに遅らせてもよい。ｎ+型炭化珪素バッファ層２を形成するためのエピタキシャル成長の条件を、例えばｎ型の不純物濃度が１×１０18／ｃｍ3以上となるように設定してもよい。ここまでの状態が図２に記載されている。
　次に、ｎ型炭化珪素基板１からカバー治具２１を外し、ｎ型炭化珪素基板１の外周部のおもて面上、および、ｎ+型炭化珪素バッファ層２上に、ｎ型の不純物、例えば窒素原子をドーピングしながらｎ型耐圧維持層３を、例えば１０μｍ程度の厚さまでエピタキシャル成長させる。ｎ型耐圧維持層３を形成するためのエピタキシャル成長の条件を、例えば不純物濃度が１×１０16／ｃｍ3以上となるように設定してもよい。以上のようにして、図１に示す炭化珪素半導体基板が完成する。
　以上、説明したように、実施の形態１によれば、ライフタイムキラーが導入されたｎ+型炭化珪素バッファ層の端部は、ｎ型耐圧維持層に覆われ、露出していない。炭化珪素は、不純物が拡散しにくい材料であるため、ライフタイムキラーが導入されたバッファ層をｎ型耐圧維持層で完全に覆うことで、ライフタイムキラーが素子製造工程内で拡散されることを防止できる。また、実施の形態１によれば、高不純物濃度のｎ+型炭化珪素バッファ層が基板端部に触れないため、基板端部の研磨傷から、エピタキシャル成長の際に積層欠陥が発生することを防止できる。
　また、実施の形態１によれば、ｎ型炭化珪素基板の外周部を覆うカバー治具をｎ型炭化珪素基板上に載置した後、エピタキシャル成長によりｎ+型炭化珪素バッファ層をｎ型炭化珪素基板の中央部に形成することができる。
　また、実施の形態１によれば、ｎ型炭化珪素基板の外周部の幅を０．１ｍｍ以上とすることで、炭化珪素半導体基板の端部の研磨傷による影響を防止できる。また、ｎ型炭化珪素基板の外周部の幅を３０ｍｍ以下とすることで、半導体チップの製造時に使用できるエリアの縮小を防止できる。
（実施の形態２）
　図４は、実施の形態２にかかる炭化珪素半導体基板の構成を示す断面図である。図４に示すように、実施の形態２にかかる炭化珪素半導体基板は、ｎ型炭化珪素基板１の第１主面、例えば（０００１）面、にｎ+型炭化珪素バッファ層２とｎ型炭化珪素エピタキシャル層４（第１導電型のエピタキシャル層）が堆積されている。
　ｎ+型炭化珪素バッファ層２は、ｎ型炭化珪素基板１の中央部のおもて面のみに堆積し、ｎ型炭化珪素エピタキシャル層４は、ｎ型炭化珪素基板１の外周部のおもて面のみに堆積している。また、ｎ型炭化珪素エピタキシャル層４は、ｎ型炭化珪素基板１の導電型を決定する不純物、例えば窒素の濃度が、ｎ型炭化珪素基板１の不純物の濃度より低くドーピングされているバッファ層である。また、ｎ型炭化珪素エピタキシャル層４には、ライフタイムキラーは導入されていない。
　ｎ+型炭化珪素バッファ層２の、ｎ型炭化珪素基板１側に対して反対側の表面側、および、ｎ型炭化珪素エピタキシャル層４の、ｎ型炭化珪素基板１側に対して反対側の表面側には、ｎ型耐圧維持層３が形成されている。
　実施の形態２にかかる炭化珪素半導体装置のその他の構成については、実施の形態１にかかる炭化珪素半導体装置の構成と同様であるため、重複する説明を省略する。
（実施の形態２にかかる炭化珪素半導体基板の製造方法）
　次に、実施の形態２にかかる炭化珪素半導体基板の製造方法について説明する。図５、図６は、実施の形態２にかかる炭化珪素半導体基板の製造途中の状態を示す断面図である。まず、ｎ型の炭化珪素でできたｎ型炭化珪素基板１を用意する。このｎ型炭化珪素基板１のおもて面上に、ｎ型の不純物、例えば窒素原子をドーピングしながら炭化珪素でできたｎ型炭化珪素エピタキシャル層４を、例えば２μｍ程度の厚さまでエピタキシャル成長させる。ｎ型炭化珪素エピタキシャル層４を形成するためのエピタキシャル成長の条件を、例えば不純物濃度が１×１０15／ｃｍ3～１×１０18／ｃｍ3程度となるように設定してもよい。ここまでの状態が図５に示されている。
　次に、ｎ型炭化珪素エピタキシャル層４の表面上に、フォトリソグラフィ技術によってｎ型炭化珪素基板１の中央部に対向する部分に開口部を有するマスク５を、例えば、酸化膜で形成する。マスク５は、ｎ型炭化珪素基板１の外周部のおもて面に形成され、マスク５の幅はｗ以上になる。また、マスク５は、ｎ型炭化珪素基板１の端部Ｔを覆っても良い。そして、この酸化膜をマスクとしてイオン注入法によってｎ型の不純物、例えば窒素とライフタイムキラーをイオン注入する。それによって、ｎ型炭化珪素基板１の中央部のおもて面に、例えば２μｍ程度のｎ+型炭化珪素バッファ層２が形成される。このため、実施の形態２の炭化珪素半導体基板では、基板端部Ｔにｎ+型炭化珪素バッファ層２が露出しない。ｎ+型炭化珪素バッファ層２を形成するためのイオン注入時のドーズ量を、例えば、不純物濃度が１×１０18／ｃｍ3以上となるように設定してもよい。またイオン注入の深さはｎ+型炭化珪素バッファ層２の厚み以内であればよい。ここまでの状態が図６に示されている。
　次に、マスク５を剥離し、熱処理（アニール）を行って、例えばｎ+型炭化珪素バッファ層２を活性化させる。熱処理の温度は、例えば１６００℃～１７００℃程度であってもよい。熱処理の時間は、例えば２分程度であってもよい。
　次に、ｎ+型炭化珪素バッファ層２上、および、ｎ型炭化珪素エピタキシャル層４上に、ｎ型の不純物、例えば窒素原子をドーピングしながらｎ型耐圧維持層３を、例えば１０μｍ程度の厚さまでエピタキシャル成長させる。ｎ型耐圧維持層３を形成するためのエピタキシャル成長の条件を、例えば不純物濃度が１×１０16／ｃｍ3以上となるように設定してもよい。以上のようにして、図４に示す炭化珪素半導体基板が完成する。
　以上、説明したように、実施の形態２によれば、実施の形態１と同様の効果を奏する。また、実施の形態２によれば、ｎ型炭化珪素基板の中央部に開口部を有するマスクをｎ型炭化珪素エピタキシャル層に形成することで、イオン注入によりｎ+型炭化珪素バッファ層をｎ型炭化珪素基板の中央部のおもて面に形成することができる。
　また、本発明は、炭化珪素基板のおもて面にｎ+型炭化珪素バッファ層が設けられた形態を示したが、炭化珪素基板の裏面に、および、炭化珪素基板のおもて面と裏面の両方にｎ+型炭化珪素バッファ層が設けられた形態にも適用可能である。
　以上において本発明では、炭化珪素でできた基板の第１主面を（０００１）面とし当該（０００１）面上にバッファ層を構成した場合を例に説明したが、これに限らず、ワイドバンドギャップ半導体（シリコンよりもバンドギャップが広い半導体）の種類（例えば窒化ガリウム（ＧａＮ）など）、基板主面の面方位などを種々変更可能である。また、本発明では、各実施の形態では第１導電型をｎ型とし、第２導電型をｐ型としたが、本発明は第１導電型をｐ型とし、第２導電型をｎ型としても同様に成り立つ。
　以上のように、本発明にかかる炭化珪素半導体基板、炭化珪素半導体基板の製造方法、半導体装置および半導体装置の製造方法は、電力変換装置や種々の産業用機械などの電源装置などに使用される高耐圧半導体装置の半導体基板に有用である。
　１　ｎ型炭化珪素基板
　２　ｎ+型炭化珪素バッファ層
　３　ｎ型耐圧維持層
　４　ｎ型炭化珪素エピタキシャル層
　５　マスク
２１　カバー治具

Claims (11)

  1. 　端部から所定の幅までの外周部と、該外周部以外の中央部とからなる第１導電型の炭化珪素基板と、
    　前記炭化珪素基板の前記中央部のおもて面に設けられ、前記炭化珪素基板の導電型を決める第１の不純物と前記第１の不純物と異なる第２の不純物とが添加された、前記第１の不純物の濃度が１．０×１０18／ｃｍ3以上の第１導電型のバッファ層と、
    　前記炭化珪素基板の前記外周部のおもて面に設けられた、前記第１の不純物の濃度が前記バッファ層の濃度より低い第１導電型のエピタキシャル層と、
    　を含むことを特徴とする炭化珪素半導体基板。
  2. 　前記エピタキシャル層は、耐圧維持層であり、
    　前記耐圧維持層は、前記バッファ層の前記炭化珪素基板側に対して反対側の表面にも設けられることを特徴とする請求項１に記載の炭化珪素半導体基板。
  3. 　前記バッファ層の前記炭化珪素基板側に対して反対側の表面、および、前記エピタキシャル層の前記炭化珪素基板側に対して反対側の表面に設けられた、前記第１の不純物の濃度が前記バッファ層の濃度より低い第１導電型の耐圧維持層をさらに含むことを特徴とする請求項１に記載の炭化珪素半導体基板。
  4. 　前記所定の幅は、０．１ｍｍ以上、３０ｍｍ以下であることを特徴とする請求項１～３のいずれか一つに記載の炭化珪素半導体基板。
  5. 　端部から所定の幅までの外周部と、該外周部以外の中央部とからなる第１導電型の炭化珪素基板の前記中央部のおもて面に、前記炭化珪素基板の導電型を決める第１の不純物と前記第１の不純物と異なる第２の不純物とが添加された、前記第１の不純物の濃度が１．０×１０18／ｃｍ3以上の第１導電型のバッファ層を形成する工程と、
    　前記炭化珪素基板の前記外周部のおもて面、および、前記バッファ層の前記炭化珪素基板側に対して反対側の表面に、前記第１の不純物の濃度が前記バッファ層の濃度より低い第１導電型の耐圧維持層を形成する工程と、
    　を含むことを特徴とする炭化珪素半導体基板の製造方法。
  6. 　前記バッファ層は、前記外周部を覆うカバー治具を前記炭化珪素基板のおもて面に載置した後、エピタキシャル成長により形成することを特徴とする請求項５に記載の炭化珪素半導体基板の製造方法。
  7. 　端部から所定の幅までの外周部と、該外周部以外の中央部とからなる第１導電型の炭化珪素基板のおもて面に、前記炭化珪素基板の導電型を決める第１の不純物の濃度が前記炭化珪素基板の濃度より低い第１導電型のエピタキシャル層を形成する工程と、
    　前記エピタキシャル層の前記炭化珪素基板の前記中央部と対向する領域に、前記第１の不純物と前記第１の不純物と異なる第２の不純物とが添加された、前記第１の不純物の濃度が１．０×１０18／ｃｍ3以上の第１導電型のバッファ層を形成する工程と、
    　前記エピタキシャル層および前記バッファ層の前記炭化珪素基板側に対して反対側の表面に、前記第１の不純物の濃度が前記バッファ層の濃度より低い第１導電型の耐圧維持層を形成する工程と、
    　を含むことを特徴とする炭化珪素半導体基板の製造方法。
  8. 　前記バッファ層は、前記中央部と対向する領域に開口部を有するマスクを前記エピタキシャル層の表面に形成した後、イオン注入により形成することを特徴とする請求項７に記載の炭化珪素半導体基板の製造方法。
  9. 　前記所定の幅は、０．１ｍｍ以上、３０ｍｍ以下であることを特徴とする請求項５～８のいずれか一つに記載の炭化珪素半導体基板の製造方法。
  10. 　端部から所定の幅までの外周部と、該外周部以外の中央部とからなる第１導電型の炭化珪素基板と、
    　前記炭化珪素基板の前記中央部のおもて面に設けられ、前記炭化珪素基板の導電型を決める第１の不純物と前記第１の不純物と異なる第２の不純物とが添加された、前記第１の不純物の濃度が１．０×１０18／ｃｍ3以上の第１導電型のバッファ層と、
    　前記炭化珪素基板の前記外周部のおもて面に設けられた、前記第１の不純物の濃度が前記バッファ層の濃度より低い第１導電型のエピタキシャル層と、
    　を含む炭化珪素半導体基板を有することを特徴とする半導体装置。
  11. 　端部から所定の幅までの外周部と、該外周部以外の中央部とからなる第１導電型の炭化珪素基板と、
    　前記炭化珪素基板の前記中央部のおもて面に設けられ、前記炭化珪素基板の導電型を決める第１の不純物と前記第１の不純物と異なる第２の不純物とが添加された、前記第１の不純物の濃度が１．０×１０18／ｃｍ3以上の第１導電型のバッファ層と、
    　前記炭化珪素基板の前記外周部のおもて面に設けられた、前記第１の不純物の濃度が前記バッファ層の濃度より低い第１導電型のエピタキシャル層と、
    　を含む炭化珪素半導体基板を用いる工程を有することを特徴とする半導体装置の製造方法。
PCT/JP2017/027579 2016-07-29 2017-07-28 炭化珪素半導体基板、炭化珪素半導体基板の製造方法、半導体装置および半導体装置の製造方法 WO2018021575A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US16/019,531 US10453924B2 (en) 2016-07-29 2018-06-26 Silicon carbide semiconductor substrate, method of manufacturing silicon carbide semiconductor substrate, semiconductor device and method of manufacturing semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-150853 2016-07-29
JP2016150853A JP6703915B2 (ja) 2016-07-29 2016-07-29 炭化珪素半導体基板、炭化珪素半導体基板の製造方法、半導体装置および半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US16/019,531 Continuation US10453924B2 (en) 2016-07-29 2018-06-26 Silicon carbide semiconductor substrate, method of manufacturing silicon carbide semiconductor substrate, semiconductor device and method of manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
WO2018021575A1 true WO2018021575A1 (ja) 2018-02-01

Family

ID=61017080

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/027579 WO2018021575A1 (ja) 2016-07-29 2017-07-28 炭化珪素半導体基板、炭化珪素半導体基板の製造方法、半導体装置および半導体装置の製造方法

Country Status (3)

Country Link
US (1) US10453924B2 (ja)
JP (1) JP6703915B2 (ja)
WO (1) WO2018021575A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112470255A (zh) * 2018-07-20 2021-03-09 住友电气工业株式会社 碳化硅外延衬底和碳化硅半导体器件的制造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6319453B2 (ja) * 2014-10-03 2018-05-09 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6547844B2 (ja) * 2015-12-18 2019-07-24 富士電機株式会社 炭化珪素半導体基板、炭化珪素半導体基板の製造方法、半導体装置および半導体装置の製造方法
JP6815285B2 (ja) * 2017-06-26 2021-01-20 株式会社東芝 半導体装置
JP7009147B2 (ja) * 2017-09-29 2022-01-25 富士電機株式会社 炭化珪素半導体基板、炭化珪素半導体基板の製造方法および炭化珪素半導体装置
JP7319501B2 (ja) 2019-10-09 2023-08-02 株式会社東芝 基板の製造方法、半導体装置の製造方法、基板及び半導体装置
JP2022094415A (ja) 2020-12-15 2022-06-27 富士電機株式会社 炭化珪素からなるトレンチゲート構造の縦型ｍｏｓｆｅｔ
CN114883175B (zh) * 2022-02-22 2023-08-18 南京百识电子科技有限公司 碳化硅外延层的缺陷阻障结构及方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0521358A (ja) * 1991-07-11 1993-01-29 Sharp Corp 炭化珪素体の製造方法
JP2001502474A (ja) * 1996-10-14 2001-02-20 エービービー リサーチ リミテッド 炭化珪素バイポーラ素子の製造方法および炭化珪素バイポーラ素子
WO2008120469A1 (ja) * 2007-03-29 2008-10-09 Panasonic Corporation 炭化珪素半導体素子の製造方法
WO2010131570A1 (ja) * 2009-05-11 2010-11-18 住友電気工業株式会社 炭化珪素基板および半導体装置
JP2012195562A (ja) * 2011-02-28 2012-10-11 Hitachi Kokusai Electric Inc 異径基板用アタッチメントおよび基板処理装置ならびに基板若しくは半導体デバイスの製造方法
JP2012256628A (ja) * 2011-06-07 2012-12-27 Renesas Electronics Corp Ｉｇｂｔおよびダイオード
JP2014231457A (ja) * 2013-05-29 2014-12-11 住友電気工業株式会社 炭化珪素基板および炭化珪素半導体装置ならびに炭化珪素基板および炭化珪素半導体装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE9603738D0 (sv) 1996-10-14 1996-10-14 Abb Research Ltd A method for producing a bipolar semiconductor device and a bipolar semiconductor device
JP5249532B2 (ja) 2007-06-27 2013-07-31 一般財団法人電力中央研究所 炭化珪素バイポーラ型半導体装置
JP5430677B2 (ja) * 2010-01-08 2014-03-05 三菱電機株式会社 エピタキシャルウエハ及び半導体素子
JP6298926B2 (ja) * 2015-03-04 2018-03-20 有限会社Ｍｔｅｃ 半導体基板の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0521358A (ja) * 1991-07-11 1993-01-29 Sharp Corp 炭化珪素体の製造方法
JP2001502474A (ja) * 1996-10-14 2001-02-20 エービービー リサーチ リミテッド 炭化珪素バイポーラ素子の製造方法および炭化珪素バイポーラ素子
WO2008120469A1 (ja) * 2007-03-29 2008-10-09 Panasonic Corporation 炭化珪素半導体素子の製造方法
WO2010131570A1 (ja) * 2009-05-11 2010-11-18 住友電気工業株式会社 炭化珪素基板および半導体装置
JP2012195562A (ja) * 2011-02-28 2012-10-11 Hitachi Kokusai Electric Inc 異径基板用アタッチメントおよび基板処理装置ならびに基板若しくは半導体デバイスの製造方法
JP2012256628A (ja) * 2011-06-07 2012-12-27 Renesas Electronics Corp Ｉｇｂｔおよびダイオード
JP2014231457A (ja) * 2013-05-29 2014-12-11 住友電気工業株式会社 炭化珪素基板および炭化珪素半導体装置ならびに炭化珪素基板および炭化珪素半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112470255A (zh) * 2018-07-20 2021-03-09 住友电气工业株式会社 碳化硅外延衬底和碳化硅半导体器件的制造方法
CN112470255B (zh) * 2018-07-20 2024-03-19 住友电气工业株式会社 碳化硅外延衬底和碳化硅半导体器件的制造方法

Also Published As

Publication number Publication date
JP6703915B2 (ja) 2020-06-03
US10453924B2 (en) 2019-10-22
JP2018019047A (ja) 2018-02-01
US20180323263A1 (en) 2018-11-08

Similar Documents

Publication Publication Date Title
WO2018021575A1 (ja) 炭化珪素半導体基板、炭化珪素半導体基板の製造方法、半導体装置および半導体装置の製造方法
JP6729757B2 (ja) 炭化珪素半導体基板、炭化珪素半導体基板の製造方法、半導体装置および半導体装置の製造方法
US10354867B2 (en) Epitaxial wafer manufacturing method, epitaxial wafer, semiconductor device manufacturing method, and semiconductor device
JP5430677B2 (ja) エピタキシャルウエハ及び半導体素子
JP6904774B2 (ja) 炭化珪素エピタキシャルウェハ、炭化珪素絶縁ゲート型バイポーラトランジスタ及びこれらの製造方法
JP6271309B2 (ja) 半導体基板の製造方法、半導体基板および半導体装置
JP5411422B2 (ja) バイポーラ型半導体装置、その製造方法およびツェナー電圧の制御方法
CN110301034B (zh) 碳化硅层叠基板及其制造方法
JP2016063190A (ja) 炭化珪素エピタキシャル基板の製造方法、炭化珪素エピタキシャル基板および炭化珪素半導体装置
JP2014045167A (ja) 半導体装置及びその製造方法
KR20110136859A (ko) 탄화 규소 쇼트키 다이오드의 제조 방법
JP2008277396A (ja) 炭化珪素ツェナーダイオード
JP2019067982A (ja) 炭化珪素半導体装置
WO2022025010A1 (ja) 炭化珪素半導体装置
JP2011140429A (ja) エピタキシャルウエハ及び半導体素子
JP5243815B2 (ja) 半導体装置
JP5872327B2 (ja) 半導体整流素子
JP2019186429A (ja) 窒化物半導体装置および窒化物半導体装置の製造方法
JP2008235767A (ja) 半導体素子及びその製造方法
US8987124B2 (en) Method of manufacturing Schottky barrier diode
JP7443735B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2012146932A (ja) バイポーラ半導体素子
JP2011251855A (ja) 半導体装置の製造方法
KR102329479B1 (ko) 활성화 열처리 공정을 통한 탄화규소 다이오드 제조방법
JP2023043833A (ja) 炭化ケイ素基板およびその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17834576

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17834576

Country of ref document: EP

Kind code of ref document: A1