JP6547844B2 - 炭化珪素半導体基板、炭化珪素半導体基板の製造方法、半導体装置および半導体装置の製造方法 - Google Patents

炭化珪素半導体基板、炭化珪素半導体基板の製造方法、半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP6547844B2
JP6547844B2 JP2017556442A JP2017556442A JP6547844B2 JP 6547844 B2 JP6547844 B2 JP 6547844B2 JP 2017556442 A JP2017556442 A JP 2017556442A JP 2017556442 A JP2017556442 A JP 2017556442A JP 6547844 B2 JP6547844 B2 JP 6547844B2
Authority
JP
Japan
Prior art keywords
silicon carbide
impurity concentration
buffer layer
substrate
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017556442A
Other languages
English (en)
Other versions
JPWO2017104751A1 (ja
Inventor
俵　武志
武志 俵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of JPWO2017104751A1 publication Critical patent/JPWO2017104751A1/ja
Application granted granted Critical
Publication of JP6547844B2 publication Critical patent/JP6547844B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

この発明は、炭化珪素半導体基板、炭化珪素半導体基板の製造方法、半導体装置および半導体装置の製造方法に関する。
基板上に炭化珪素（ＳｉＣ）をエピタキシャル成長させたエピタキシャルウェハ（炭化珪素半導体基板、以下、単に基板と略する）には、多くの結晶欠陥・転移が存在しており、これらが炭化珪素半導体装置の特性に悪影響を与えていると考えられている。特に、エピタキシャル成長させた層中の基底面転位（ＢＰＤ：Ｂａｓａｌ Ｐｌａｎｅ Ｄｉｓｌｏｃａｔｉｏｎ）は、半導体装置をバイポーラ動作させた際に積層欠陥に拡張し、電流を流れにくくすることにより半導体装置のオン電圧を上昇させ「バイポーラ劣化」の発生につながる。
ＢＰＤは、基板に数百〜数千個／ｃｍ2の密度で存在する。その多くは、エピタキシャル成長中に、貫通刃状転位（ＴＥＤ：Ｔｈｒｅａｄｉｎｇ Ｅｄｇｅ Ｄｉｓｌｏｃａｔｉｏｎ）に変換されるが、ＢＰＤは、エピタキシャル成長後、基板に１〜１００個／ｃｍ2の密度で残る。この場合、この基板から作製（製造）した炭化珪素半導体装置をバイポーラ動作させる際、過剰に電流を流すと、基板内のＢＰＤが拡張し、三角・帯状の積層欠陥が発生する。
図６は、従来の炭化珪素半導体基板に発生した積層欠陥のフォトルミネッセンス発光を撮影した上面図である。従来の炭化珪素半導体基板から形成したｐｉｎ（ｐ−ｉｎｔｒｉｎｓｉｃ−ｎ）ダイオードを、６００Ａ／ｃｍ2の電流密度で１時間程度バイポーラ動作させた後、アノード電極を剥離し、室温で４２０ｎｍ近傍のバンドパスフィルターを用いて、基板に対してフォトルミネッセンス発光の測定を行った結果である。図６には、基板内に、基板の左右両端に亘って長く延びた帯状積層欠陥と複数の三角形状積層欠陥が共に発光した状態が示されている。
帯状積層欠陥、三角形状積層欠陥が発生する原因として、基板中での電子−ホールの再結合が挙げられる。この再結合を抑制するため、基板上のエピタキシャル成長（以下、エピ成長と略する）させたバッファ層を厚くすることにより、基板への過剰なホール注入を防ぐ技術がある（例えば、非特許文献１参照）。
Ｊ．Ｊ．スマーケリス（Ｓｕｍａｋｅｒｉｓ）他、「バイポーラ型ＳｉＣ半導体装置の順方向電圧安定化へのアプローチ（Ａｐｐｒｏａｃｈｅｓ ｔｏ Ｓｔａｂｉｌｉｚｉｎｇ ｔｈｅ Ｆｏｒｗａｒｄ Ｖｏｌｔａｇｅ ｏｆ Ｂｉｐｏｌａｒ ＳｉＣ Ｄｅｖｉｃｅｓ）」、（米国）、マテリアルサイエンスフォーラム（Ｍａｔｅｒｉａｌｓ Ｓｃｉｅｎｃｅ Ｆｏｒｕｍ）、オンライン第４５７−４６０巻、２００４年 ｐ．１１１３−１１１６
しかしながら、厚いバッファ層の成膜は、エピ成長のスループット低下によるコスト増大、欠陥密度増加による歩留まり低下および基板の抵抗増大につながる。このため、基板と同程度の不純物濃度のバッファ層を成膜することで、バッファ層の厚みを抑制しつつ、大電流でバイポーラ動作させても、基板内の三角・帯状積層欠陥の発生を効果的に抑制することが可能な炭化珪素半導体基板（以下、積層欠陥抑制半導体基板と略する）が提案されている。
図７は、積層欠陥抑制半導体基板の構成を示す断面図である。図７に示すように、積層欠陥抑制基板は、ｎ+型炭化珪素基板１の第１主面（おもて面）、例えば（０００１）面（Ｓｉ面）、にｎ+型炭化珪素バッファ層２が堆積されている。
ｎ+型炭化珪素基板１は、例えば窒素（Ｎ）がドーピングされた炭化珪素単結晶基板である。ｎ+型炭化珪素バッファ層２は、ｎ+型炭化珪素基板１と同程度の不純物濃度で、例えば窒素がドーピングされているバッファ層である。ｎ+型炭化珪素バッファ層２の、ｎ+型炭化珪素基板１側に対して反対側の表面側は、ｎ型ドリフト層３が形成されている。ｎ型ドリフト層３は、ｎ+型炭化珪素基板１およびｎ+型炭化珪素バッファ層２より低不純物濃度で、例えば窒素がドーピングされているドリフト層である。
積層欠陥抑制半導体基板は、ｎ+型炭化珪素バッファ層２内で電子−ホールの再結合を促進し、ｎ+型炭化珪素基板１に注入されるホール密度を抑えることで、三角・帯状積層欠陥の発生を効果的に抑制する。
しかしながら、積層欠陥抑制半導体基板は、ｎ+型炭化珪素基板１とｎ+型炭化珪素バッファ層２とが同程度の不純物濃度のため、ｎ+型炭化珪素基板１とｎ+型炭化珪素バッファ層２との界面で赤外光の反射が少なくなる。
図８は、積層欠陥抑制半導体基板の赤外光の反射を説明する図である。図８に示すように、積層欠陥抑制半導体基板に入射された赤外線は、積層欠陥抑制半導体基板の表面で反射され、表面反射光Ｒｅｆ．が返ってくる。また、この赤外線は、ｎ+型炭化珪素バッファ層２とｎ型ドリフト層３とでは、不純物濃度が異なるため、ｎ+型炭化珪素バッファ層２とｎ型ドリフト層３との界面で反射され、界面反射光Ｃが返ってくる。しかしながら、ｎ+型炭化珪素基板１とｎ+型炭化珪素バッファ層２とでは、不純物濃度が同程度であるため、ｎ+型炭化珪素基板１とｎ+型炭化珪素バッファ層２との界面で反射が少なく、界面反射光は返ってこない。
図９は、積層欠陥抑制半導体基板のＦＴ−ＩＲ（Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ Ｉｎｆｒａｒｅｄ Ｓｐｅｃｔｒｏｓｃｏｐｙ）干渉波形を模式的に示したグラフである。横軸は膜厚を示し、縦軸はＦＴ−ＩＲ信号スペクトルを示す。図９に示すように、積層欠陥抑制半導体基板の干渉波形は、ｎ+型炭化珪素基板１とｎ+型炭化珪素バッファ層２との界面で界面反射光がないため、表面反射光Ｒｅｆ．と、ｎ+型炭化珪素バッファ層２とｎ型ドリフト層３との界面からの界面反射光Ｃの干渉波形（Ｒｅｆ．＋Ｃ）のみとなる。このため、ｎ+型炭化珪素バッファ層２の膜厚を測定することができない。このように、積層欠陥抑制半導体基板では、従来のＦＴ−ＩＲ法（フーリエ変換赤外分光法）でｎ+型炭化珪素バッファ層２の膜厚が測定できないという課題がある。そして、バッファ層２の膜厚を正確に測定できないため、炭化珪素半導体基板の歩留まり低下や基板の抵抗増大等の問題を解決できない。
この発明は、上述した技術による問題点を解消するため、基板と同程度の不純物濃度のバッファ層を基板上に成膜して積層欠陥を抑制した場合でも、従来のＦＴ−ＩＲ法でバッファ層の膜厚を測定可能とする炭化珪素半導体基板、炭化珪素半導体基板の製造方法、半導体装置および半導体装置の製造方法を提供することを目的とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体基板は、次の特徴を有する。炭化珪素半導体基板は、１×１０ 18 ／ｃｍ 3 以上２×１０ 19 ／ｃｍ 3 以下の不純物濃度を有する第１導電型の炭化珪素基板と、前記炭化珪素基板のおもて面に設けられ当該炭化珪素基板の不純物濃度の１／３以下の低不純物濃度であり、１×１０17／ｃｍ3以上１×１０18／ｃｍ3以下の不純物濃度を有する、膜厚が１μｍ以上５μｍ以下の第１導電型の炭化珪素エピタキシャル層と、前記炭化珪素エピタキシャル層の前記炭化珪素基板側に対して反対側の表面に設けられた、７×１０ 18 ／ｃｍ 3 以上２×１０ 19 ／ｃｍ 3 以下の不純物濃度を有する第１導電型の炭化珪素バッファ層と、前記炭化珪素バッファ層の前記炭化珪素基板側に対して反対側の表面に設けられた、前記炭化珪素バッファ層の不純物濃度の１／３以下の低不純物濃度の第１導電型の炭化珪素ドリフト層と、を含み、前記炭化珪素バッファ層の不純物濃度は、前記炭化珪素エピタキシャル層の３倍以上高濃度であり、厚みは３μｍ以上である。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導
体基板の製造方法は、次の特徴を有する。１×１０ 18 ／ｃｍ 3 以上２×１０ 19 ／ｃｍ 3 以下の不純物濃度を有する第１導電型の炭化珪素基板のおもて面に、当該炭化珪素基板の不純物濃度の１／３以下の低不純物濃度であり、１×１０17／ｃｍ3以上１×１０18／ｃｍ3以下の不純物濃度を有する、膜厚が１μｍ以上５μｍ以下の第１導電型の炭化珪素エピタキシャル層を形成する工程と、前記炭化珪素エピタキシャル層の前記炭化珪素基板側に対して反対側の表面に、７×１０ 18 ／ｃｍ 3 以上２×１０ 19 ／ｃｍ 3 以下の不純物濃度を有する第１導電型の炭化珪素バッファ層を形成する工程と、前記炭化珪素バッファ層の前記炭化珪素基板側に対して反対側の表面に、前記炭化珪素バッファ層の不純物濃度の１／３以下の低不純物濃度の第１導電型の炭化珪素ドリフト層を形成する工程と、を含み、前記炭化珪素バッファ層の不純物濃度は、前記炭化珪素エピタキシャル層の３倍以上高濃度であり、厚みは３μｍ以上である。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置は、次の特徴を有する。半導体装置は、１×１０ 18 ／ｃｍ 3 以上２×１０ 19 ／ｃｍ 3 以下の不純物濃度を有する第１導電型の炭化珪素基板と、前記炭化珪素基板のおもて面に設けられた、当該炭化珪素基板の不純物濃度の１／３以下の低不純物濃度であり、１×１０17／ｃｍ3以上１×１０18／ｃｍ3以下の不純物濃度を有する、膜厚が１μｍ以上５μｍ以下の第１導電型の炭化珪素エピタキシャル層と、前記炭化珪素エピタキシャル層の前記炭化珪素基板側に対して反対側の表面に設けられた、７×１０ 18 ／ｃｍ 3 以上２×１０ 19 ／ｃｍ 3 以下の不純物濃度を有する第１導電型の炭化珪素バッファ層と、前記炭化珪素バッファ層の前記炭化珪素基板側に対して反対側の表面に設けられた、前記炭化珪素バッファ層の不純物濃度の１／３以下の低不純物濃度の第１導電型の炭化珪素ドリフト層と、を含み、前記炭化珪素バッファ層の不純物濃度は、前記炭化珪素エピタキシャル層の３倍以上高濃度であり、厚みは３μｍ以上である炭化珪素半導体基板を有する。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、次の特徴を有する。製造方法は、１×１０ 18 ／ｃｍ 3 以上２×１０ 19 ／ｃｍ 3 以下の不純物濃度を有する第１導電型の炭化珪素基板と、前記炭化珪素基板のおもて面に設けられた、当該炭化珪素基板の不純物濃度の１／３以下の低不純物濃度であり、１×１０17／ｃｍ3以上１×１０18／ｃｍ3以下の不純物濃度を有する、膜厚が１μｍ以上５μｍ以下の第１導電型の炭化珪素エピタキシャル層と、前記炭化珪素エピタキシャル層の前記炭化珪素基板側に対して反対側の表面に設けられた、７×１０ 18 ／ｃｍ 3 以上２×１０ 19 ／ｃｍ 3 以下の不純物濃度を有する第１導電型の炭化珪素バッファ層と、前記炭化珪素バッファ層の前記炭化珪素基板側に対して反対側の表面に設けられた、前記炭化珪素バッファ層の不純物濃度の１／３以下の低不純物濃度の第１導電型の炭化珪素ドリフト層と、を含み、前記炭化珪素バッファ層の不純物濃度は、前記炭化珪素エピタキシャル層の３倍以上高濃度であり、厚みは３μｍ以上である炭化珪素半導体基板を用いる。
上述した発明によれば、バッファ層の不純物濃度と厚さによって積層欠陥を抑制できる。そして、炭化珪素基板とエピタキシャル層、または、エピタキシャル層とバッファ層との界面で赤外光が反射するため、表面反射光と界面反射光との干渉波形から、フーリエ変換によりバッファ層の膜厚を測定できる。このため、従来のＦＴ−ＩＲ法でバッファ層の厚さが測定可能となる。これにより、例えば、バッファ層の膜厚を評価、管理できるため、炭化珪素半導体基板の歩留まり向上に貢献できる。
また、エピタキシャル層の不純物濃度が、炭化珪素基板またはバッファ層の不純物濃度の１／３以下であることより、界面での反射光が強くなり、表面反射光と界面反射光との干渉波形を得ることができる。
また、エピタキシャル層の膜厚を５μｍ以下とすることより、エピタキシャル層の抵抗を抑え、エピタキシャル層による抵抗増大を抑えることができる。また、エピタキシャル層の不純物濃度を、１×１０17／ｃｍ3以上とすることより、エピタキシャル層の抵抗を抑え、エピタキシャル層による抵抗増大を抑えることができる。
本発明にかかる炭化珪素半導体基板、炭化珪素半導体基板の製造方法、半導体装置および半導体装置の製造方法によれば、基板と同程度の不純物濃度のバッファ層を用い積層欠陥の抑制した場合でも、従来のＦＴ−ＩＲ法でバッファ層の膜厚を測定可能であるという効果を奏する。
実施の形態にかかる炭化珪素半導体基板の構成を示す断面図である。 実施の形態にかかる炭化珪素半導体基板の赤外光の反射を説明する図である。 実施の形態にかかる炭化珪素半導体基板のＦＴ−ＩＲ干渉波形を模式的に示したグラフである。 実施の形態にかかる炭化珪素半導体基板の実施例における各層の不純物濃度および厚さを示す表である。 実施の形態にかかる炭化珪素半導体基板の実施例におけるＦＴ−ＩＲ信号を示すグラフである。 従来の炭化珪素半導体基板に発生した積層欠陥のフォトルミネッセンス発光を撮影した上面図である。 積層欠陥抑制半導体基板の構成を示す断面図である。 積層欠陥抑制半導体基板の赤外光の反射を説明する図である。 積層欠陥抑制半導体基板のＦＴ−ＩＲ干渉波形を模式的に示したグラフである。
以下に添付図面を参照して、この発明にかかる炭化珪素半導体基板、炭化珪素半導体基板の製造方法、半導体装置および半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。＋および−を含めたｎやｐの表記が同じ場合は近い濃度であることを示し濃度が同等とは限らない。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。また、本明細書では、ミラー指数の表記において、"−"はその直後の指数につくバーを意味しており、指数の前に"−"を付けることで負の指数をあらわしている。
（実施の形態）
図１は、実施の形態にかかる炭化珪素半導体基板の構成を示す断面図である。図１に示すように、実施の形態にかかる炭化珪素半導体基板は、ｎ+型炭化珪素基板（第１導電型の炭化珪素基板）１の第１主面（おもて面）、例えば（０００１）面（Ｓｉ面）、にｎ型エピタキシャル層（第１導電型のエピタキシャル層）４が堆積されている。
ｎ+型炭化珪素基板１は、例えば窒素がドーピングされた炭化珪素単結晶基板である。ｎ+型炭化珪素基板１は、不純物濃度を例えば１×１０18／ｃｍ3以上、２×１０19／ｃｍ3以下とした。ｎ型エピタキシャル層４は、ｎ+型炭化珪素基板１および後述するｎ+型炭化珪素バッファ層（第１導電型のバッファ層）２より低不純物濃度で、例えば窒素がドーピングされているエピタキシャル層である。また、ｎ型エピタキシャル層４の不純物濃度は、ｎ+型炭化珪素基板１またはｎ+型炭化珪素バッファ層２の不純物濃度の１／３以下であることが好ましい。これは、以下で詳細に説明するように、ｎ+型炭化珪素基板１とｎ型エピタキシャル層４の界面、または、ｎ+型炭化珪素バッファ層２とｎ型エピタキシャル層４の界面において、ｎ+型炭化珪素バッファ層２の膜厚を測定するために必要な界面反射光を得るためである。また、ｎ型エピタキシャル層４の膜厚は、０．１μｍ以上５μｍ以下であることが好ましい。厚すぎるとｎ型エピタキシャル層４による抵抗が増大するためである。また、ｎ型エピタキシャル層４の不純物濃度は、１×１０17／ｃｍ3以上であることが好ましい。不純物濃度が薄すぎるとｎ型エピタキシャル層４による抵抗が増大するためである。
この際、望ましくはｎ型エピタキシャル層４の不純物濃度が、１×１０18／ｃｍ3以下であり、ｎ型エピタキシャル層４の膜厚が１μｍ以上あると良い。これにより、ｎ型エピタキシャル層４の中で発生した基底面転位をフォトルミネッセンスによる蛍光で検出できるようになる。
ここで、発明者らの経験から、フォトルミネッセンスで基底面転位を高いコントラストで検出するためには、十分な量の自由キャリアが存在することが必要である。しかしながら、従来のように高不純物濃度層を設ける場合、高不純物濃度層における非発光再結合過程が支配的になることで基底面転位の発光に必要なキャリア量が確保できないため、基底面転位の検出が困難である。
一方、本発明では、低濃度のｎ型エピタキシャル層４を設けることにより、発生した基底面転位を蛍光により検出することが可能になる。このため、積層欠陥が発生する可能性がある素子を検知して除去できるようになり、従来、製造後に実施していた検査を省略することでコスト低減が可能になる。
ｎ型エピタキシャル層４の、ｎ+型炭化珪素基板１側に対して反対側の表面側は、ｎ+型炭化珪素バッファ層２が設けられている。ｎ+型炭化珪素バッファ層２は、ｎ+型炭化珪素基板１と同程度の不純物濃度で、例えば窒素がドーピングされているバッファ層である。ｎ+型炭化珪素バッファ層２の、ｎ+型炭化珪素基板１側に対して反対側の表面側は、ｎ型ドリフト層（第１導電型のドリフト層）３が形成されている。ｎ型ドリフト層３は、ｎ+型炭化珪素基板１およびｎ+型炭化珪素バッファ層２より低不純物濃度で、例えば窒素がドーピングされているドリフト層である。
（実施の形態にかかる炭化珪素半導体基板の製造方法）
次に、実施の形態にかかる炭化珪素半導体基板の製造方法について説明する。まず、ｎ型の炭化珪素でできたｎ+型炭化珪素基板１を用意する。ｎ+型炭化珪素基板１は、例えば、不純物濃度が５×１０18／ｃｍ3である炭化珪素単結晶基板である。そして、このｎ+型炭化珪素基板１の第１主面上に、ｎ型の不純物、例えば窒素原子をドーピングしながら炭化珪素でできたｎ型エピタキシャル層４を、例えば５μｍ程度の厚さまでエピタキシャル成長させる。ｎ型エピタキシャル層４の不純物濃度は例えば１×１０18／ｃｍ3程度となるように設定してもよい。
次に、ｎ型エピタキシャル層４の表面上に、ｎ型の不純物、例えば窒素原子をドーピングしながらｎ+型炭化珪素バッファ層２を、例えば３０μｍ程度の厚さまでエピタキシャル成長させる。ｎ+型炭化珪素バッファ層２の不純物濃度は例えば５×１０18／ｃｍ3程度となるように設定してもよい。これにより、ｎ+型炭化珪素バッファ層２の不純物濃度が、ｎ+型炭化珪素基板１の不純物濃度と同程度になる。ｎ+型炭化珪素バッファ層２の不純物濃度としては、１×１０18／ｃｍ3以上、２×１０19／ｃｍ3以下とするのがよい。ｎ+型炭化珪素バッファ層２の不純物濃度を７×１０18／ｃｍ3以上で３μｍ以上の厚さとすることで、ｎ型エピタキシャル層４の不純物濃度が低くても積層欠陥が抑制される。
次に、ｎ+型炭化珪素バッファ層２の表面上に、ｎ型の不純物、例えば窒素原子をドーピングしながらｎ型ドリフト層３を、例えば１０μｍ程度の厚さまでエピタキシャル成長させる。ｎ型ドリフト層３の不純物濃度は例えば１×１０16／ｃｍ3程度となるように設定してもよい。以上のようにして、図１に示す炭化珪素半導体基板が完成する。
図２は、実施の形態にかかる炭化珪素半導体基板の赤外光の反射を説明する図である。図２に示すように、実施の形態にかかる炭化珪素半導体基板に入射された赤外線は、炭化珪素半導体基板の表面で反射され、表面反射光Ｒｅｆ．が返ってくる。また、この赤外線は、ｎ+型炭化珪素基板１とｎ型エピタキシャル層４とでは、不純物濃度が異なるため、ｎ+型炭化珪素基板１とｎ型エピタキシャル層４との界面で反射され、界面反射光Ａが返ってくる。さらに、この赤外線は、ｎ型エピタキシャル層４とｎ+型炭化珪素バッファ層２とでは、不純物濃度が異なるため、ｎ型エピタキシャル層４とｎ+型炭化珪素バッファ層２との界面で反射され、界面反射光Ｂが返ってくる。さらに、この赤外線は、ｎ+型炭化珪素バッファ層２とｎ型ドリフト層３とでは、不純物濃度が異なるため、ｎ+型炭化珪素バッファ層２とｎ型ドリフト層３との界面で反射され、界面反射光Ｃが返ってくる。
図３は、実施の形態にかかる炭化珪素半導体基板のＦＴ−ＩＲ干渉波形を模式的に示したグラフである。横軸は膜厚を示し、縦軸はＦＴ−ＩＲ信号スペクトルを示す。図３に示すように、実施の形態にかかる炭化珪素半導体基板のＦＴ−ＩＲ干渉波形では、表面反射光Ｒｅｆ．と界面反射光Ａとの干渉波形（Ｒｅｆ．＋Ａ）、表面反射光Ｒｅｆ．と界面反射光Ｂとの干渉波形（Ｒｅｆ．＋Ｂ）、および表面反射光Ｒｅｆ．と界面反射光Ｃとの干渉波形（Ｒｅｆ．＋Ｃ）が測定される。このため、表面反射光Ｒｅｆ．と界面反射光Ｂとの干渉波形、および表面反射光Ｒｅｆ．と界面反射光Ｃとの干渉波形から、フーリエ変換によりｎ+型炭化珪素バッファ層２の膜厚を測定することが可能になる。
（実施例）
図４は、実施の形態にかかる炭化珪素半導体基板の実施例における各層の不純物濃度および厚さを示す表である。実施例においては、ｎ+型炭化珪素基板１（図４では、基板と略する）の不純物濃度、厚さを、それぞれ５．０×１０18／ｃｍ3、３５０μｍに固定した。また、ｎ型エピタキシャル層４（図４では、エピ層と略する）の不純物濃度、厚さを、それぞれ１．０×１０18／ｃｍ3、１μｍに固定した。そして、ｎ+型炭化珪素バッファ層２（図４では、バッファ層と略する）の厚さを３０μｍに固定し、不純物濃度を変化させた。
ここで、ｎ+型炭化珪素バッファ層２の不純物濃度は、実施例Ａでは、１．０×１０18／ｃｍ3であり、実施例Ｂでは、３．０×１０18／ｃｍ3であり、実施例Ｃでは、５．０×１０18／ｃｍ3であり、実施例Ｄでは、８．５×１０18／ｃｍ3である。このように、ｎ+型炭化珪素バッファ層２の不純物濃度とｎ型エピタキシャル層４の不純物濃度との比を、実施例Ａでは１、実施例Ｂでは３、実施例Ｃでは５、実施例Ｄでは８．５に設定した。
図５は、実施の形態にかかる炭化珪素半導体基板の実施例におけるＦＴ−ＩＲ信号を示すグラフである。各グラフにおいて、横軸は膜厚を示し、縦軸はＦＴ−ＩＲ信号スペクトルを示す。単位は、それぞれ、μｍ、％である。実施例Ａでは、ｎ+型炭化珪素バッファ層２の不純物濃度とｎ型エピタキシャル層４の不純物濃度が同程度であるため、表面反射光Ｒｅｆ．と界面反射Ｃとの干渉波形Ａ１のみが測定された。干渉波形Ａ１は、図３のＲｅｆ．＋Ｃに対応する。このため、実施例Ａでは、ｎ+型炭化珪素バッファ層２の膜厚を測定することはできない。
一方、実施例Ｂでは、ｎ+型炭化珪素バッファ層２の不純物濃度とｎ型エピタキシャル層４の不純物濃度との比が３であり、不純物濃度が異なる。このため、表面反射光Ｒｅｆ．と界面反射光Ｃとの干渉波形Ｂ１、表面反射光Ｒｅｆ．と界面反射光Ａ、Ｂとの干渉波形Ｂ２が測定された。干渉波形Ｂ１は、図３のＲｅｆ．＋Ｃに対応し、干渉波形Ｂ２は、図３のＲｅｆ．＋ＡとＲｅｆ．＋Ｂに対応する。ここで、ｎ型エピタキシャル層４は薄いため、表面反射光Ｒｅｆ．と界面反射光Ａとの干渉波形、および表面反射光Ｒｅｆ．と界面反射光Ｂとの干渉波形は、同じ干渉波形として測定される。このため、実施例Ｂでは、干渉波形Ｂ１と干渉波形Ｂ２とから、ｎ+型炭化珪素バッファ層２の膜厚を測定することができる。
同様に、実施例Ｃ、Ｄでは、ｎ+型炭化珪素バッファ層２の不純物濃度とｎ型エピタキシャル層４の不純物濃度との比が、それぞれ５、８．５であり、不純物濃度が異なる。このため、表面反射光Ｒｅｆ．と界面反射光Ｃとの干渉波形Ｃ１、Ｄ１、表面反射光Ｒｅｆ．と界面反射光Ａ、Ｂとの干渉波形Ｃ２、Ｄ２が測定された。このため、実施例Ｃ、Ｄでは、干渉波形Ｃ１、Ｄ１と干渉波形Ｃ２、Ｄ２とから、ｎ+型炭化珪素バッファ層２の膜厚を測定することができる。
このように、実施例から、ｎ+型炭化珪素バッファ層２の不純物濃度とｎ型エピタキシャル層４の不純物濃度との比が３倍以上であれば、ＦＴ−ＩＲ信号を分離して、ｎ+型炭化珪素バッファ層２の膜厚を評価することが可能であることが分かった。また、この結果から、ｎ+型炭化珪素基板１の不純物濃度とｎ型エピタキシャル層４の不純物濃度との比が３倍以上であれば、ＦＴ−ＩＲ信号を分離して、フーリエ変換によりｎ+型炭化珪素バッファ層２の膜厚を測定することが可能である。
（半導体装置の製造方法）
実施の形態にかかる炭化珪素半導体基板から、ｐｉｎダイオードを製造する場合を例に説明する。例えば、実施の形態にかかる炭化珪素半導体基板をｎ型とし、ｎチャネル型ｐｉｎダイオードを製造する場合、ｎ+型炭化珪素基板１はカソード領域となり、ｎ+型炭化珪素バッファ層２はバッファ層として機能し、ｎ型ドリフト層３は真性半導体層（ｉ層）として機能する。まず、ｎ型ドリフト層３のｎ+型炭化珪素バッファ層２と反対側の表面層にｐ型の不純物、例えばアルミニウム（Ａｌ）をイオン注入法により注入することによりｐ+型のアノード領域を形成する。次に、アノード領域の上面に、ニッケル（Ｎｉ）等でアノード電極を形成し、カソード領域の上面にカソード電極を形成する。これにより、ｎチャネル型ｐｉｎダイオードが製造できる。
ここで、例えば、ｎ型ドリフト層３の不純物濃度は、ｎ型エピタキシャル層４の不純物濃度の１００分の１以下であり、ｎ型エピタキシャル層４の膜厚は、ｎ型ドリフト層３の膜厚の１０分の１以下である。これにより、ｎ型エピタキシャル層４の抵抗は、ｎ型ドリフト層３の抵抗の１０００分の１以下となる。このため、ｎ型エピタキシャル層４は、大きな抵抗成分にはならず、ｎチャネル型ｐｉｎダイオードの性能に大きな影響を及ぼすことはない。
また、ここでは、ｎチャネル型ｐｉｎダイオードを例にして、半導体装置の製造方法の説明を行ったが、本発明の半導体基板は、パイポーラ素子、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）素子、ＭＯＳ（Ｍｅｔａｌ Ｏｘｉｅｄ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造の寄生ダイオード等にも適用可能である。また、実施の形態では、ｎ+型炭化珪素基板１のおもて面に、ｎ型エピタキシャル層４、ｎ+型炭化珪素バッファ層２およびｎ型ドリフト層３を積層した例を示したが、ｐ+型炭化珪素基板のおもて面に、ｐ型エピタキシャル層、ｐ+型炭化珪素バッファ層およびｐ型ドリフト層を積層した構成であってもよい。
以上、説明したように、実施の形態にかかる炭化珪素半導体基板によれば、ｎ+型炭化珪素基板とｎ型エピタキシャル層、または、ｎ型エピタキシャル層とｎ+型炭化珪素バッファ層との界面で赤外光が反射するため、表面反射光と界面反射光との干渉波形から、フーリエ変換によりｎ+型炭化珪素バッファ層の膜厚を測定できる。このため、従来のＦＴ−ＩＲ法でｎ+型炭化珪素バッファ層の厚さが測定可能となる。これにより、例えば、ｎ+型炭化珪素バッファ層の膜厚を評価、管理できるため、炭化珪素半導体基板の歩留まり向上に貢献できる。
また、ｎ型エピタキシャル層の不純物濃度が、ｎ+型炭化珪素基板またはｎ+型炭化珪素バッファ層の不純物濃度の１／３以下であることにより、界面での反射光が強くなり、表面反射光と界面反射光との干渉波形を得ることができる。
また、ｎ型エピタキシャル層の膜厚を５μｍ以下とすることにより、ｎ型エピタキシャル層の抵抗を抑え、ｎ型エピタキシャル層による抵抗増大を抑えることができる。また、ｎ型エピタキシャル層の不純物濃度を、１×１０17／ｃｍ3以上とすることにより、ｎ型エピタキシャル層の抵抗を抑え、ｎ型エピタキシャル層による抵抗増大を抑えることができる。
以上のように、本発明にかかる半導体基板は、電力変換装置や種々の産業用機械などの電源装置などに使用される高耐圧半導体装置の半導体基板に有用である。
１ ｎ+型炭化珪素基板
２ ｎ+型炭化珪素バッファ層
３ ｎ型ドリフト層
４ ｎ型エピタキシャル層

Claims (4)

  1. １×１０ 18 ／ｃｍ 3 以上２×１０ 19 ／ｃｍ 3 以下の不純物濃度を有する第１導電型の炭化珪素基板と、
    前記炭化珪素基板のおもて面に設けられ当該炭化珪素基板の不純物濃度の１／３以下の低不純物濃度であり、１×１０17／ｃｍ3以上１×１０18／ｃｍ3以下の不純物濃度を有する、膜厚が１μｍ以上５μｍ以下の第１導電型の炭化珪素エピタキシャル層と、
    前記炭化珪素エピタキシャル層の前記炭化珪素基板側に対して反対側の表面に設けられた、７×１０ 18 ／ｃｍ 3 以上２×１０ 19 ／ｃｍ 3 以下の不純物濃度を有する第１導電型の炭化珪素バッファ層と、
    前記炭化珪素バッファ層の前記炭化珪素基板側に対して反対側の表面に設けられた、前記炭化珪素バッファ層の不純物濃度の１／３以下の低不純物濃度の第１導電型の炭化珪素ドリフト層と、
    を含み、
    前記炭化珪素バッファ層の不純物濃度は、前記炭化珪素エピタキシャル層の３倍以上高濃度であり、厚みは３μｍ以上であることを特徴とする炭化珪素半導体基板。
  2. １×１０ 18 ／ｃｍ 3 以上２×１０ 19 ／ｃｍ 3 以下の不純物濃度を有する第１導電型の炭化珪素基板のおもて面に、当該炭化珪素基板の不純物濃度の１／３以下の低不純物濃度であり、１×１０17／ｃｍ3以上１×１０18／ｃｍ3以下の不純物濃度を有する、膜厚が１μｍ以上５μｍ以下の第１導電型の炭化珪素エピタキシャル層を形成する工程と、
    前記炭化珪素エピタキシャル層の前記炭化珪素基板側に対して反対側の表面に、７×１０ 18 ／ｃｍ 3 以上２×１０ 19 ／ｃｍ 3 以下の不純物濃度を有する第１導電型の炭化珪素バッファ層を形成する工程と、
    前記炭化珪素バッファ層の前記炭化珪素基板側に対して反対側の表面に、前記炭化珪素バッファ層の不純物濃度の１／３以下の低不純物濃度の第１導電型の炭化珪素ドリフト層を形成する工程と、
    を含み、前記炭化珪素バッファ層の不純物濃度は、前記炭化珪素エピタキシャル層の３倍以上高濃度であり、厚みは３μｍ以上であることを特徴とする炭化珪素半導体基板の製造方法。
  3. １×１０ 18 ／ｃｍ 3 以上２×１０ 19 ／ｃｍ 3 以下の不純物濃度を有する第１導電型の炭化珪素基板と、
    前記炭化珪素基板のおもて面に設けられた、当該炭化珪素基板の不純物濃度の１／３以下の低不純物濃度であり、１×１０17／ｃｍ3以上１×１０18／ｃｍ3以下の不純物濃度を有する、膜厚が１μｍ以上５μｍ以下の第１導電型の炭化珪素エピタキシャル層と、
    前記炭化珪素エピタキシャル層の前記炭化珪素基板側に対して反対側の表面に設けられた、７×１０ 18 ／ｃｍ 3 以上２×１０ 19 ／ｃｍ 3 以下の不純物濃度を有する第１導電型の炭化珪素バッファ層と、
    前記炭化珪素バッファ層の前記炭化珪素基板側に対して反対側の表面に設けられた、前記炭化珪素バッファ層の不純物濃度の１／３以下の低不純物濃度の第１導電型の炭化珪素ドリフト層と、
    を含み、前記炭化珪素バッファ層の不純物濃度は、前記炭化珪素エピタキシャル層の３倍以上高濃度であり、厚みは３μｍ以上である炭化珪素半導体基板を有することを特徴とする半導体装置。
  4. １×１０ 18 ／ｃｍ 3 以上２×１０ 19 ／ｃｍ 3 以下の不純物濃度を有する第１導電型の炭化珪素基板と、
    前記炭化珪素基板のおもて面に設けられた、当該炭化珪素基板の不純物濃度の１／３以下の低不純物濃度であり、１×１０17／ｃｍ3以上１×１０18／ｃｍ3以下の不純物濃度を有する、膜厚が１μｍ以上５μｍ以下の第１導電型の炭化珪素エピタキシャル層と、
    前記炭化珪素エピタキシャル層の前記炭化珪素基板側に対して反対側の表面に設けられた、７×１０ 18 ／ｃｍ 3 以上２×１０ 19 ／ｃｍ 3 以下の不純物濃度を有する第１導電型の炭化珪素バッファ層と、
    前記炭化珪素バッファ層の前記炭化珪素基板側に対して反対側の表面に設けられた、前記炭化珪素バッファ層の不純物濃度の１／３以下の低不純物濃度の第１導電型の炭化珪素ドリフト層と、
    を含み、前記炭化珪素バッファ層の不純物濃度は、前記炭化珪素エピタキシャル層の３倍以上高濃度であり、厚みは３μｍ以上である炭化珪素半導体基板を用いることを特徴とする半導体装置の製造方法。
JP2017556442A 2015-12-18 2016-12-15 炭化珪素半導体基板、炭化珪素半導体基板の製造方法、半導体装置および半導体装置の製造方法 Active JP6547844B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2015247955 2015-12-18
JP2015247955 2015-12-18
JP2016150855 2016-07-29
JP2016150855 2016-07-29
PCT/JP2016/087389 WO2017104751A1 (ja) 2015-12-18 2016-12-15 炭化珪素半導体基板、炭化珪素半導体基板の製造方法、半導体装置および半導体装置の製造方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2018164955A Division JP6627938B2 (ja) 2015-12-18 2018-09-03 炭化珪素半導体基板、炭化珪素半導体基板の製造方法、半導体装置および半導体装置の製造方法
JP2019086688A Division JP6729757B2 (ja) 2015-12-18 2019-04-26 炭化珪素半導体基板、炭化珪素半導体基板の製造方法、半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2017104751A1 JPWO2017104751A1 (ja) 2018-05-24
JP6547844B2 true JP6547844B2 (ja) 2019-07-24

Family

ID=59056892

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2017556442A Active JP6547844B2 (ja) 2015-12-18 2016-12-15 炭化珪素半導体基板、炭化珪素半導体基板の製造方法、半導体装置および半導体装置の製造方法
JP2018164955A Active JP6627938B2 (ja) 2015-12-18 2018-09-03 炭化珪素半導体基板、炭化珪素半導体基板の製造方法、半導体装置および半導体装置の製造方法
JP2019086688A Active JP6729757B2 (ja) 2015-12-18 2019-04-26 炭化珪素半導体基板、炭化珪素半導体基板の製造方法、半導体装置および半導体装置の製造方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2018164955A Active JP6627938B2 (ja) 2015-12-18 2018-09-03 炭化珪素半導体基板、炭化珪素半導体基板の製造方法、半導体装置および半導体装置の製造方法
JP2019086688A Active JP6729757B2 (ja) 2015-12-18 2019-04-26 炭化珪素半導体基板、炭化珪素半導体基板の製造方法、半導体装置および半導体装置の製造方法

Country Status (5)

Country Link
US (2) US10629432B2 (ja)
JP (3) JP6547844B2 (ja)
CN (1) CN107636808B (ja)
DE (1) DE112016002106T5 (ja)
WO (1) WO2017104751A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6658406B2 (ja) * 2016-08-31 2020-03-04 株式会社デンソー 炭化珪素半導体装置の製造方法
JP6791274B2 (ja) * 2017-02-20 2020-11-25 日立金属株式会社 炭化ケイ素積層基板およびその製造方法
JP6986944B2 (ja) 2017-12-06 2021-12-22 昭和電工株式会社 ＳｉＣエピタキシャルウェハの評価方法及び製造方法
JP6585799B1 (ja) * 2018-10-15 2019-10-02 昭和電工株式会社 ＳｉＣ基板の評価方法及びＳｉＣエピタキシャルウェハの製造方法
US10825895B2 (en) * 2018-12-12 2020-11-03 Coorstek Kk Nitride semiconductor substrate
JP7250538B2 (ja) 2019-01-29 2023-04-03 デンカ株式会社 親水性素材に亜硝酸塩又は固形状酸性試薬を含浸させることにより、検体の展開を制御し得る、糖鎖抗原を抽出し測定するためのイムノクロマト試験片
CN114144400A (zh) 2019-07-16 2022-03-04 大学共同利用机关法人信息系统研究机构 生长素降解决定子系统的试剂盒及其用途
JP2021141146A (ja) 2020-03-03 2021-09-16 富士電機株式会社 半導体装置
JP7392526B2 (ja) * 2020-03-10 2023-12-06 住友金属鉱山株式会社 炭化ケイ素単結晶基板の製造方法
JP2021187697A (ja) * 2020-05-28 2021-12-13 住友金属鉱山株式会社 炭化珪素単結晶基板の製造方法
JP7415831B2 (ja) 2020-07-08 2024-01-17 株式会社プロテリアル 炭化ケイ素半導体エピタキシャル基板の製造方法
JP2022038594A (ja) 2020-08-27 2022-03-10 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
WO2024058044A1 (ja) * 2022-09-13 2024-03-21 住友電気工業株式会社 炭化珪素エピタキシャル基板、エピタキシャル基板の製造方法および炭化珪素半導体装置の製造方法

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005026408A (ja) * 2003-07-01 2005-01-27 Matsushita Electric Ind Co Ltd 半導体素子およびその製造方法
US7391058B2 (en) * 2005-06-27 2008-06-24 General Electric Company Semiconductor devices and methods of making same
JP2007250693A (ja) * 2006-03-14 2007-09-27 Mitsubishi Materials Corp ＳｉＣ基板の製造方法及びＳｉＣ基板並びに半導体装置
DE102007009914B4 (de) * 2007-02-28 2010-04-22 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement in Form eines Feldeffekttransistors mit einem Zwischenschichtdielektrikumsmaterial mit erhöhter innerer Verspannung und Verfahren zur Herstellung desselben
US7718519B2 (en) * 2007-03-29 2010-05-18 Panasonic Corporation Method for manufacturing silicon carbide semiconductor element
DE102007041220B3 (de) * 2007-08-31 2009-01-08 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Herstellen von Halbleiterbauelementen mit Feldeffekttransistoren, die seitlich von einem dielektrischen Zwischenschichtmaterial mit einer erhöhten kompressiven Verspannung umschlossen sind
JP2009088223A (ja) * 2007-09-28 2009-04-23 Hitachi Cable Ltd 炭化珪素半導体基板およびそれを用いた炭化珪素半導体装置
KR101212847B1 (ko) * 2008-09-12 2012-12-14 스미토모덴키고교가부시키가이샤 탄화규소 반도체 장치 및 그 제조 방법
JP5993146B2 (ja) * 2009-04-15 2016-09-14 住友電気工業株式会社 薄膜付き基板、半導体装置、および半導体装置の製造方法
JP5687422B2 (ja) * 2009-11-30 2015-03-18 株式会社東芝 半導体装置
KR101375494B1 (ko) * 2010-01-08 2014-03-17 미쓰비시덴키 가부시키가이샤 에피택셜 웨이퍼 및 반도체 소자
JP2012028565A (ja) * 2010-07-23 2012-02-09 Kansai Electric Power Co Inc:The バイポーラ半導体素子の製造方法およびバイポーラ半導体素子
JP5839315B2 (ja) * 2010-07-30 2016-01-06 株式会社デンソー 炭化珪素単結晶およびその製造方法
DE112011102787B4 (de) * 2010-08-24 2022-02-10 Mitsubishi Electric Corp. Epitaxialwafer und Halbleitereinrichtung
US8647952B2 (en) * 2010-12-21 2014-02-11 Globalfoundries Inc. Encapsulation of closely spaced gate electrode structures
JP2012256628A (ja) * 2011-06-07 2012-12-27 Renesas Electronics Corp Ｉｇｂｔおよびダイオード
US8962433B2 (en) * 2012-06-12 2015-02-24 United Microelectronics Corp. MOS transistor process
US20140001561A1 (en) * 2012-06-27 2014-01-02 International Business Machines Corporation Cmos devices having strain source/drain regions and low contact resistance
JP5628462B1 (ja) * 2012-12-03 2014-11-19 パナソニック株式会社 半導体装置およびその製造方法
JP2014154666A (ja) * 2013-02-07 2014-08-25 Sumitomo Electric Ind Ltd 炭化珪素半導体基板の製造方法および炭化珪素半導体装置の製造方法
JP6239250B2 (ja) * 2013-03-22 2017-11-29 株式会社東芝 半導体装置およびその製造方法
JP2015061001A (ja) * 2013-09-20 2015-03-30 株式会社東芝 半導体装置の製造方法
KR102128450B1 (ko) * 2013-11-12 2020-06-30 에스케이하이닉스 주식회사 트랜지스터의 문턱전압조절을 위한 방법 및 게이트구조물
WO2015115202A1 (ja) * 2014-01-28 2015-08-06 三菱電機株式会社 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法
JP2016063190A (ja) * 2014-09-22 2016-04-25 住友電気工業株式会社 炭化珪素エピタキシャル基板の製造方法、炭化珪素エピタキシャル基板および炭化珪素半導体装置
JP2016081981A (ja) * 2014-10-14 2016-05-16 株式会社日立製作所 半導体装置及びその製造方法
DE112014007063T5 (de) * 2014-10-14 2017-06-29 Mitsubishi Electric Corporation Siliciumcarbid-Epitaxialwafer-Herstellungsverfahren
WO2016080288A1 (ja) * 2014-11-17 2016-05-26 富士電機株式会社 炭化珪素半導体装置の製造方法
JP2016127177A (ja) * 2015-01-06 2016-07-11 住友電気工業株式会社 炭化珪素基板、炭化珪素半導体装置および炭化珪素基板の製造方法
JP2016166112A (ja) * 2015-03-10 2016-09-15 株式会社東芝 半導体基板及び半導体装置
US10403497B2 (en) * 2015-08-12 2019-09-03 Shindengen Electric Manufacturing Co., Ltd. Method of manufacturing silicon carbide semiconductor device and silicon carbide semiconductor device
JP6584253B2 (ja) * 2015-09-16 2019-10-02 ローム株式会社 ＳｉＣエピタキシャルウェハ、ＳｉＣエピタキシャルウェハの製造装置、ＳｉＣエピタキシャルウェハの製造方法、および半導体装置
JP6351874B2 (ja) * 2015-12-02 2018-07-04 三菱電機株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置
JP6703915B2 (ja) * 2016-07-29 2020-06-03 富士電機株式会社 炭化珪素半導体基板、炭化珪素半導体基板の製造方法、半導体装置および半導体装置の製造方法
US10529799B2 (en) * 2016-08-08 2020-01-07 Mitsubishi Electric Corporation Semiconductor device
US10825903B2 (en) * 2017-01-31 2020-11-03 Sumitomo Electric Industries, Ltd. Silicon carbide epitaxial substrate and method for manufacturing silicon carbide semiconductor device
JP6904774B2 (ja) * 2017-04-28 2021-07-21 富士電機株式会社 炭化珪素エピタキシャルウェハ、炭化珪素絶縁ゲート型バイポーラトランジスタ及びこれらの製造方法
JP7106881B2 (ja) * 2018-02-09 2022-07-27 株式会社デンソー 炭化珪素基板および炭化珪素半導体装置

Also Published As

Publication number Publication date
JP6729757B2 (ja) 2020-07-22
US10796906B2 (en) 2020-10-06
JP2019012835A (ja) 2019-01-24
US10629432B2 (en) 2020-04-21
CN107636808A (zh) 2018-01-26
JPWO2017104751A1 (ja) 2018-05-24
US20180082841A1 (en) 2018-03-22
JP2019131464A (ja) 2019-08-08
US20200251333A1 (en) 2020-08-06
WO2017104751A1 (ja) 2017-06-22
DE112016002106T5 (de) 2018-03-08
CN107636808B (zh) 2021-03-23
JP6627938B2 (ja) 2020-01-08

Similar Documents

Publication Publication Date Title
JP6547844B2 (ja) 炭化珪素半導体基板、炭化珪素半導体基板の製造方法、半導体装置および半導体装置の製造方法
JP6706786B2 (ja) エピタキシャルウェハの製造方法、エピタキシャルウェハ、半導体装置の製造方法及び半導体装置
DE112011103569B4 (de) Verfahren zum Herstellen eines SiC-Bipolarübergangstransistors und SiC-Bipolarübergangstransistor hieraus
WO2018021575A1 (ja) 炭化珪素半導体基板、炭化珪素半導体基板の製造方法、半導体装置および半導体装置の製造方法
KR100850641B1 (ko) 고효율 결정질 실리콘 태양전지 및 그 제조방법
JP6075257B2 (ja) 炭化珪素半導体装置の検査方法及び検査装置
DE102019106124A1 (de) Bilden von Halbleitervorrichtungen in Siliciumcarbid
JP6911453B2 (ja) 半導体装置およびその製造方法
JP7129889B2 (ja) ＳｉＣエピタキシャルウェハの製造方法
DE102011081983A1 (de) Solarzelle und Verfahren zu ihrer Herstellung
EP2854182A1 (en) Solar cell
US8648447B2 (en) Semiconductor rectifier device
CN112466993A (zh) 碲镉汞红外探测器芯片及其制备方法
JP6930113B2 (ja) 半導体装置および半導体装置の製造方法
JP2016046288A (ja) 金属酸化膜半導体電界効果トランジスタ及び半導体デバイス
JP5876562B1 (ja) 太陽電池の製造方法
JP2018029104A (ja) 半導体装置およびその製造方法
JP6956064B2 (ja) 半導体装置、基板、及び、半導体装置の製造方法。
JP6004429B2 (ja) 単結晶ＳｉＧｅ層の製造方法及びそれを用いた太陽電池
KR101569518B1 (ko) 태양전지 구조 및 그 제조 방법
JP2018107166A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の評価方法
JP2003174187A (ja) 薄膜半導体エピタキシャル基板及びその製造方法

Legal Events

Date Code Title Description
A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A527

Effective date: 20171201

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180703

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180903

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190426

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20190508

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190528

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190610

R150 Certificate of patent or registration of utility model

Ref document number: 6547844

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250