DE112011103569B4 - Verfahren zum Herstellen eines SiC-Bipolarübergangstransistors und SiC-Bipolarübergangstransistor hieraus - Google Patents

Verfahren zum Herstellen eines SiC-Bipolarübergangstransistors und SiC-Bipolarübergangstransistor hieraus Download PDF

Info

Publication number
DE112011103569B4
DE112011103569B4 DE112011103569.1T DE112011103569T DE112011103569B4 DE 112011103569 B4 DE112011103569 B4 DE 112011103569B4 DE 112011103569 T DE112011103569 T DE 112011103569T DE 112011103569 B4 DE112011103569 B4 DE 112011103569B4
Authority
DE
Germany
Prior art keywords
dtl
sic
bjt
substrate
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112011103569.1T
Other languages
English (en)
Other versions
DE112011103569T5 (de
Inventor
Andrei Konstantinov
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Semiconductor Corp filed Critical Fairchild Semiconductor Corp
Publication of DE112011103569T5 publication Critical patent/DE112011103569T5/de
Application granted granted Critical
Publication of DE112011103569B4 publication Critical patent/DE112011103569B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors

Abstract

Verfahren zum Herstellen eines Siliziumkarbid-Bipolartransistors, SiC-BJT, (100), umfassend:Bilden eines Kollektorbereiches (130) auf einem Substrat (110) mit einer off-axis-Orientierung von etwa 4° oder weniger;Bilden einer Defektaufhalteschicht, DTL, (120), die zwischen dem Substrat und dem Kollektorbereich angeordnet ist; undAnpassen einer Dicke und eines Dotierniveaus der DTL, wobei das Dotierniveau der DTL zwischen 3×1018und 2×1019cm-3ist.

Description

  • Gebiet der Erfindung
  • Die Erfindung betrifft das Gebiet der Hochleistungshalbleitervorrichtungstechnologie und insbesondere SiC-basierte (Siliziumkarbid SiC) Hochleistungsvorrichtungen, so beispielsweise SiC-Bipolartransistoren. Insbesondere betrifft die Erfindung ein Verfahren zum Herstellen eines SiC-Bipolartransistors (SiC-BJT), einen SiC-BJT sowie ein Verfahren zum Bewerten der Verschlechterung des Leistungsvermögens eines SiC-BJT.
  • Hintergrund der Erfindung
  • Siliziumkarbid-Bipolartransistoren (SiC-BJTen) sind Vorrichtungen mit hohem Leistungsvermögen, die einen niedrigen Ein-Zustand (on-state) und ebensolche Schaltverluste aufweisen und zudem zu einem Hochtemperaturbetrieb in der Lage sind, was von dem hohen elektrischen Durchschlagsfeld, der hohen thermischen Leitfähigkeit und der hohen Sättigungsdriftgeschwindigkeit der Elektronen in SiC herrührt. SiC ist ein Halbleiter mit breiter Bandlücke und kann vorteilhafterweise zum Herstellen von Vorrichtungen für Hochleistungs-, Hochtemperatur- und Hochfrequenzanwendungen verwendet werden.
  • Die Verwendung von Hochleistungs-SiC-BJTen kann beispielsweise den Energieverlust, die Vorrichtungsgröße und das Gewicht von SMPC-Vorrichtungen (switch-mode power conversion SMPC, Leistungsumwandlung mit Schaltmodus) verringern, da SiC-BJTen eine niedrigere Leitfähigkeit und ebensolche Schaltverluste im Vergleich zu herkömmlichen Siliziumvorrichtungen aufweisen. SMPC-Vorrichtungen werden gemeinhin in einer Anzahl von elektrischen Energieumwandlungssystemen verwendet. Ein Beispiel für ein derartiges System ist ein elektrisches Energieumwandlungssystem von Gleichstrom (DC) zu Gleichstrom (DC). Eine SMPC-Vorrichtung kann auch in anderen Anwendungen verwendet werden, so beispielsweise in Umwandlungssystemen von Wechselstrom (AC) zu Gleichstrom (DC), in Umwandlungssystemen von Wechselstrom (AC) zu Wechselstrom (AC) und in Umwandlungssystemen von Gleichstrom (DC) zu Wechselstrom (AC). Hochleistungs-SiC-BJTen können zudem die Leistung und Effizienz von Funkfrequenzleistungsgeneratoren (Radio Frequency RF, Funkfrequenz) erhöhen sowie die Größe und das Gewicht derartiger Generatoren senken.
  • SiC-Leistungsvorrichtungen, so beispielsweise SiC-BJTen, sind jedoch anfällig gegenüber einer Verschlechterung der Vorrichtung, so beispielsweise gegenüber dem genannten Bipolarverschlechterungsphänomen (bipolar degradation phenomenon), das eine Verschlechterung des Leistungsvermögens der Vorrichtung unter den Bedingungen einer Minoritätsträgerinjektion darstellt. Daher wird die Implementierung der vorgenannten SMPC-Vorrichtungen und RF-Generatoren, die SiC-BJTen enthalten, üblicherweise durch die Instabilität der SiC-BJTen während eines Langzeitbetriebs behindert.
  • Im Allgemeinen ergibt sich eine Bipolarverschlechterung in SiC aus dem Wachstum von Stapelfehlern (stacking fault SF), die durch die Minoritätsträgerinjektion in der Vorrichtung induziert werden. Die SF können entweder in einem as-grown-Material vorhanden sein oder sich aus Basalebenenversetzung (basal plane dislocation BPD) als Ergebnis einer BPD-Trennung in Shockley-Teilstücke ergeben. Für den Fall einer BPD-Trennung bleibt eines der Teilstücke mit dem Ort der BPD verbunden, wohingegen das andere Teilstück Dutzende oder sogar Hunderte von Mikrometern in der Vorrichtung wandern kann, solange Minoritätsträger an dem führenden Rand des Teilstücks bereitgestellt werden. Das Verrutschen einer teilweisen Versetzung tritt im Allgemeinen innerhalb der Basis-(0001)-Kristallebene auf. Der (0001)-Ebenenabschnitt zwischen den zwei Teilstücken stellt sodann einen Stapelfehler dar.
  • Die Stapelfehler können sodann resistive bzw. widerstandsbehaftete Barrieren für einen Stromfluss in der Vorrichtung bilden und Kanäle für eine schnelle Minoritätsträgerrekombination erzeugen. Das Wachstum von Stapelfehlern unterdrückt daher einen vertikalen Transport von Minoritätsträgern in der Vorrichtung und vergrößert den Ein-Zustands-Vorwärtsspannungsabfall. In BJTen verschlechtern Stapelfehler auch das Leistungsvermögen. Insbesondere vergrößert das Wachstum von SF den Ein-Zustands-Widerstand (on-state resistance) und senkt die Emitterstromverstärkung. Daher besteht Bedarf an der Bereitstellung von Hochleistungsvorrichtungen, die wenigstens in den aktiven Teilen oder Bereichen der Vorrichtungen, das heißt wenigstens in denjenigen Teilen der Vorrichtung, die einer Minoritätsträgerinjektion unterzogen werden, frei von BPDen sind (oder wenigstens eine verringerte Anzahl hiervon aufweisen).
  • Das Herstellen von stabilen Hochleistungs-SiC-Schaltvorrichtungen erfordert im Wesentlichen große Kristallflächen, die frei von Defekten sind, die gegebenenfalls das Leistungsvermögen verschlechtern. Ein-Zustands-Stromdichten in Hochspannungs-Hochleistungs-SiC-Vorrichtungen liegen typischerweise in einem Bereich zwischen 100 A/cm2 und einigen 100 A/cm2. So können beispielsweise die Stromdichten für Hoch- leistungs-BJTen zwischen 100 und 200 A/cm2 für eine Blockierspannung von 1200 V ausgewählt werden. Eine Hochleistungsvorrichtung mit einem Nennwert von 10 A kann daher etwa 5 mm2 bedecken, wobei Vorrichtungen, die bei höheren Strömen betrieben werden, sogar noch größere Flächen einnehmen können. Eine handelsübliche Standard-Epitaxie stellt jedoch eine BPD-Dichte in der Größenordnung von 100 bis 200 cm-2 bereit, was zu etwa fünf oder mehr BPDen im Durchschnitt innerhalb der Vorrichtungsfläche führt. Es besteht daher Bedarf an der Bereitstellung von Herstellungsverfahren, die Hochleistungsvorrichtungen ergeben, die frei von BPDen sind oder wenigstens eine verringerte Anzahl von BPDen aufweisen.
  • In der Druckschrift US 2007 / 0 221 614 A1 wird beispielsweise ein Verfahren zum Präparieren eines Substrates und einer Epischicht zum Verringern einer Stapelfehlerkernbildung und zum Verringern einer Vorwärtsspannungsdrift in SiC-basierten Bipolarvorrichtungen offenbart. Das Verfahren beruht auf einem defektselektiven Ätzen von SiC-Substraten vor dem Epitaxialwachstum. Das selektive Ätzen bildet durch Ätzen erzeugte Strukturen aus wenigstens einer Basalebenenversetzung, die die Substratoberfläche erreicht, das heißt Epitaxialvertiefungen mit einer Tiefe von einigen Mikrometern um jede Versetzung (dislocation). Obwohl die BPD-Dichte in der Epitaxialschicht verringert werden kann, präsentiert das in der Druckschrift US 2007 / 0 221 614 A1 offenbarte Verfahren einen Nachteil dahingehend, dass die Schichtmorphologie, die sich aus dem defektfreilegenden Ätzen ergibt, verschlechtert wird. Da die Gesamtätzvertiefungsdichte in SiC-Substraten 1000/cm2 übersteigen kann, wird jeder nachfolgende Schritt im Halbleiterprozess stark verkompliziert.
  • Daher besteht Bedarf an der Bereitstellung von neuen Hochleistungs-SiC-BJTen und von neuen Verfahren zum Herstellen derartiger BJTen, die wenigstens einige der vorstehend aufgeführten Nachteile ausgleichen.
  • Die US 2009 / 0 230 406 A1 beschreibt ein Verfahren zum Produzieren eines Siliziumkarbid-Wafers. Dabei werden homoepitaxiale Siliziumkarbid-Schichten auf einer Oberfläche eines Siliziumkarbid-Substrats aufgewachsen, wobei die Oberfläche gegenüber einer Basalebene um einen Winkel größer als 0,1° und kleiner als 1° abgeschrägt ist. Der Siliziumkarbid-Wafer umfasst eine epitaxierte bipolare Vorrichtungsstruktur und eine Buffer-Schicht zwischen einer Grenzschicht und einer niedrigdotierten Drift-Schicht der Vorrichtungsstruktur. Die Dicke der Buffer-Schicht hängt von einem off-axis Winkel zwischen der Wafer-Oberfläche und der Basalebene sowie von der Breite der Vorrichtung ab.
  • Die US 2010 / 0 133 550 A1 beschreibt eine siliziumkarbidbasierte bipolare Leistungsvorrichtung mit einer Siliziumkarbid-Drift-Schicht mit einer ebenen Oberfläche, die mit einer <0001> Richtung einen off-axis Winkel größer als 0° und kleiner als 8° bildet. Die Drift-Schicht ist auf einer auf einem Substrat befindlichen Buffer-Schicht ausgebildet. Die Buffer-Schicht ist n- und/oder p-dotiert und ist eine epitaxiale Siliziumkarbid-Schicht, in der einige oder alle Basalebenenversetzungen aufgehalten werden.
  • Die GB 2 328 794 A befasst sich mit Burn-In-Tests für Bipolartransistoren.
  • Zusammenfassung der Erfindung
  • Eine Aufgabe der vorliegenden Erfindung besteht in der Linderung wenigstens einiger der vorbesprochenen Nachteile und der Nachteile aus dem Stand der Technik sowie in der Bereitstellung einer verbesserten Alternative zur vorbeschriebenen Technik und zum Stand der Technik.
  • Im Allgemeinen besteht eine Aufgabe der vorliegenden Erfindung darin, eine Hochleistungshalbleitervorrichtung, insbesondere einen SiC-BJT, mit verbesserter Stabilität bereitzustellen.
  • Des Weiteren besteht eine Aufgabe der vorliegenden Erfindung darin, ein Verfahren zum Herstellen eines SiC-BJT bereitzustellen, der die Verschlechterung der Vorrichtung im Betrieb verringert.
  • Diese und andere Aufgaben der vorliegenden Erfindung werden mittels eines Verfahrens und eines SiC-BJT gemäß Definition in den unabhängigen Ansprüchen gelöst. Bevorzugte Ausführungsbeispiele sind in den abhängigen Ansprüchen definiert.
  • Entsprechend einem ersten Aspekt der vorliegenden Erfindung wird ein Verfahren zum Herstellen eines Siliziumkarbid-Bipolartransistors (SiC-BJT) bereitgestellt. Das Verfahren umfasst die Schritte des Bereitstellens (oder Bildens) eines (SiC)-Kollektorbereiches (oder einer solchen Schicht) auf einem Substrat mit einer off-axis-Orientierung von etwa 4° oder weniger und des Bereitstellens (oder Bildens) einer Defektaufhalteschicht (DTL), die zwischen dem Substrat und dem Kollektorbereich angeordnet ist. Das Verfahren umfasst des Weiteren den Schritt des Anpassens der Dicke und des Dotierniveaus der DTL.
  • Entsprechend einem zweiten Aspekt der vorliegenden Erfindung wird ein SiC-BJT bereitgestellt. Der SiC-BJT umfasst einen Emitterbereich, einen Basisbereich und einen Kollektorbereich (oder eine solche Schicht). Der Kollektorbereich ist auf einem Substrat mit einer off-axis-Orientierung von etwa 4° oder weniger angeordnet, und es ist eine Defektaufhalteschicht (DTL) zwischen dem Substrat und dem Kollektorbereich angeordnet. Die Dicke und das Dotierniveau der DTL sind dafür ausgestaltet, Basalebenenversetzung in der DTL aufzuhalten und das Wachstum von Defekten von der DTL zu dem Kollektorbereich zu verringern (oder zu verhindern).
  • Die vorliegende Erfindung basiert auf der Einsicht, dass eine Defektaufhalteschicht, die zwischen dem Substrat und dem Kollektorbereich eines SiC-BJT angeordnet ist, das Wachstum von Defekten, insbesondere von Stapelfehlern (SF) im Laufe des Betriebes der Vorrichtung verhindern kann. Die DTL ist dahingehend von Vorteil, dass sie eine doppelte Funktion aufweist. Erstens ist die DTL dafür ausgestaltet, innerhalb der DTL Basalebenenversetzungen (basal plane dislocation BPD) aufzuhalten, die als Keimpunkte für das Wachstum von Stapelfehlern wirken. Mit anderen Worten, bei der DTL erreichen die Basalebenenversetzungen die Aktivbereiche des BJT, so beispielsweise den Kollektor, die Basis und den Emitter, nicht. Zweitens ist die DTL dafür ausgestaltet, das Wachstum der SF zu verhindern, die durch die BPDen gesät werden können, die in dem Substrat vorhanden sind, oder durch die BPDen in dem substratnahen Abschnitt der DTL. Insbesondere hat man bei der vorliegenden Erfindung erkannt, dass die Dicke der DTL und das Dotierniveau der DTL zum Aufhalten der BPDen in der DTL und zum Verhindern des Wachstums von SF von der DTL zu dem Kollektorbereich angepasst werden können. Die vorliegende Erfindung ist dahingehend von Vorteil, dass sie die Herstellung eines SiC-BJT mit einem defektfreien oder wenigstens einer verringerten Anzahl von Defekten aufweisenden Kollektorbereich des BJT ermöglicht, wodurch die Stabilität des BJT vergrößert wird.
  • Des Weiteren ist die vorliegende Erfindung dahingehend von Vorteil, dass durch Anpassen sowohl der Dicke wie auch des Dotierniveaus der DTL großflächige Vorrichtungen mit verbesserter Stabilität hergestellt werden können, da die DTL das Wachstum von Stapelfehlern in den Aktivbereich hinein von den BPDen aus, die in dem Substrat vorhanden sind, verhindert.
  • Die vorliegende Erfindung ist dahingehend von Vorteil, dass die DTL eine bipolare Ver-schlechterung des BJT im Betrieb verhindert. Insbesondere ist die vorliegende Erfindung dahingehend von Vorteil, dass sie einen SiC-BJT sowie ein Verfahren zum Herstellen eines derartigen BJT bereitstellt, die ein unerwünschtes Wachstum von Stapelfehlern SF unter der Bedingung einer Minoritätsträgerinjektion (sogar in großflächigen bipolaren Vorrichtungen) verhindern.
  • Im Vergleich zum Verfahren aus dem Stand der Technik, so beispielsweise dem Verfahren, das in der Druckschrift US 2007 / 0 221 614 A1 offenbart ist, ist die vorliegende Erfindung dahingehend von Vorteil, dass sie einen stabilen SiC-BJT auf einem im Wesentlichen flachen Substrat im Wesentlichen ohne Verschlechterung der Schichtmorphologie der
  • Vorrichtung (BJT) bereitstellt. Die vorliegende Erfindung erleichtert daher einen beliebigen nachfolgenden Schritt bei der Herstellung des SiC-BJT.
  • Entsprechend einem Ausführungsbeispiel kann die off-axis-Orientierung des Substrates in dem Bereich von etwa 2 bis 4° umfasst sein, was dahingehend von Vorteil ist, dass einerseits eine Off-Achse von etwa (oder wenigstens) 2° das Bunching von Oberflächenstufen und eine Keimbildung anderer Polytypen während des Epitaxialwachstums von SiC verringert und andererseits die Off-Achse, die nicht mehr als 4° beträgt, die BPD-Dichte verringert.
  • Entsprechend einem Ausführungsbeispiel wird die DTL-Dicke derart angepasst, dass sie wenigstens die Summe ist aus der Dicke, die zum Umwandeln der BPDen in threading edge dislocations (TED) erforderlich ist, und der Dicke, die zum Blockieren eines Minoritätsträgerzuganges von dem Kollektorbereich des BJT zu dem DTL erforderlich ist. Beim vorliegenden Ausführungsbeispiel kann die DTL derart betrachtet werden, dass sie von einem unteren Abschnitt, der eine Grenzfläche zu dem Substrat aufweist, und einem höheren Abschnitt (oder oberen Abschnitt), der eine Grenzfläche zu der Kollektorschicht aufweist, gebildet wird. Der untere Abschnitt der DTL (in Bezug auf die Wachstumsrichtung der Schichten des BJT) ist dafür ausgestaltet, die BPDen aufzuhalten, und die Dicke hiervon ist derart ausgewählt, dass sie ausreichend ist, um die BPDen in TEDen umzuwandeln, die nicht derart schädlich für die Vorrichtungsstabilität wie die BPDen sind, da TEDen im Allgemeinen nicht in Teilstücke zerfallen und keine Stapelfehler erzeugen. Die Umwandlung einer BPD in eine TED entspricht einer Änderung der Linienrichtung der Versetzung von innerhalb der Ebene (in-plane) zu der Threading-Linienrichtung, das heißt nahezu zur Normalen zur Basisebene (Basalebene). Der höhere Abschnitt (oder obere Abschnitt) der DTL ist dafür ausgestaltet, den Minoritätsträgerzugang zu einer beliebigen Versetzung zu blockieren, die in dem Substrat vorhanden sein kann, oder die in der DTL aufgehalten werden kann. Der Zugang von Minoritätsträgern ist sowohl von der Dicke wie auch dem Dotierniveau der DTL abhängig. Daher werden die Dicke des höheren Abschnittes (und dadurch die Gesamtdicke der DTL) und das Dotierniveau der DTL derart ausgewählt, dass sie einen Minoritätsträgerzugang von dem Kollektorbereich der BJT zu dem unteren Abschnitt der DTL blockieren.
  • In diesem Zusammenhang sei darauf verwiesen, dass SF zweidimensionale Kristalldefekte (Abschnitte von Kristallebenen) sind, während Versetzungen eindimensionale Kristallfehler, das heißt Liniendefekte, sind. Diese beiden Typen von Defekten sind daher verschieden. Das Wachstum von SF beim Betrieb von SiC-Vorrichtungen erfordert eine Kombination einer Minoritätsträgerinjektion und geeigneter Keimbildung (seed), so beispielsweise BPD. Da eine bestimmte Wahrscheinlichkeit zur Minoritätsträgerdiffusion durch die Pufferschicht hinunter zu dem Substrat gegeben ist, wo die BPDen überreichlich vorhanden sind, kann sich das Wachstum eines Stapelfehlers von dem Substrat aus durch die DTL und in den Kollektorbereich hinein fortsetzen, wodurch das Leistungsvermögen des BJT verschlechtert wird. Man hat bei der vorliegenden Erfindung erkannt, dass ein bloßes Entfernen der BPDen aus der Kollektorschicht das Wachstum von SF nicht beseitigt.
  • Die DTL des BJT entsprechend der vorliegenden Erfindung ist daher dafür ausgestaltet, die Möglichkeit einer SF-Bildung in dem Substrat oder in der DTL selbst mit einem möglichen anschließenden SF-Wachstum in den Kollektorbereich hinein durch Anpassen sowohl der Dotierung wie auch der Dicke der DTL zu blockieren.
  • Insbesondere kann ein unterer Abschnitt der DTL (das heißt der Abschnitt der DTL benachbart oder am nächsten zu dem Substrat) dafür ausgestaltet sein, eine von dem Substrat herrührende Basalebenenversetzung aufzuhalten, und/oder die Basalebenenversetzung (basal plane dislocation) in threading edge disclocations umzuwandeln, wobei ein höherer Abschnitt der DTL (das heißt der Abschnitt der DTL benachbart oder am nächsten zu dem Kollektorbereich) dafür ausgestaltet sein kann, den Zugang eines Minoritätsträgers zu einer in der DTL aufgehaltenen Versetzung zu blockieren.
  • Insbesondere sind die Dicke und das Dotierniveau eines höheren Abschnittes der DTL dafür ausgewählt, einen Minoritätsträgerzugang von dem Kollektorbereich des BJT zu einem unteren Abschnitt der DTL zu blockieren.
  • Entsprechend einem Ausführungsbeispiel kann die Dicke der DTL in dem Bereich von etwa 12 bis 30 µm umfasst sein.
  • Entsprechend einem Ausführungsbeispiel kann das Dotierniveau der DTL in dem Bereich von etwa 3×1018 bis 2×1019 cm-3 und vorzugsweise in dem Bereich von etwa 5×1018 bis 1×1019 cm-3 umfasst sein, was von Vorteil ist, da eine vergleichsweise hohe Donatordotierung (beispielsweise Stickstoffdonatoren) zum Blockieren des Zugangs von Minoritätsträgern zu beliebigen BPDen, die in der DTL oder in dem Substrat aufgehalten werden, beiträgt.
  • Wie nachfolgend in der Detailbeschreibung der Erfindung ausgeführt wird, können stabile BJTen mit einer DTL hergestellt werden, die eine Dicke, die in dem Bereich von etwa 12 bis 30 µm umfasst ist, und ein Dotierniveau in dem Bereich von etwa 3×1018 bis 2×1019 cm-3 aufweist.
  • Entsprechend einem Ausführungsbeispiel kann die DTL durch ein Epitaxialwachstum von SiC auf dem Substrat bereitgestellt werden, und das Dotiermittelatom kann Stickstoff sein.
  • Insbesondere kann der SiC-BJT ein NPN-BJT sein, wobei die Kollektorschicht ein vom n-Typ seiender Kollektorbereich (der als Spannungsblockierschicht wirkt) ist, und der BJT des Weiteren einen vom p-Typ seienden Basisbereich und einen vom n-Typ seienden Emitterbereich umfasst. Die DTL kann sodann zwischen dem Substrat und dem Kollektorbereich angeordnet werden. Obwohl die vorliegende Erfindung nicht auf die nachfolgenden Werte beschränkt ist, sind die Dotierniveaus normalerweise in dem mittleren 1015-cm-3-Bereich für den Kollektorbereich, in dem mittleren 1017-cm-3-Bereich für den Basisbereich und in der Größenordnung von 1019 cm-3 für den Emitterbereich.
  • Entsprechend einem Ausführungsbeispiel kann der SiC-BJT des Weiteren eine Oberflächenrekombinationsunterdrückungsschicht umfassen, die aus dielektrischem Material besteht und an einer Seitenwand des Emitterbereiches vorgesehen ist. Vorteilhafterweise kann diese Schicht sowohl auf dem Emitterbereich sowie um den Emitterbereich herum aufgebracht sein. Das vorliegende Ausführungsbeispiel ist dahingehend von Vorteil, dass es des Weiteren die Stabilität des Transistors verbessert.
  • Entsprechend einem weiteren Ausführungsbeispiel wird eine elektrische Leistungsumwandlungsvorrichtung (oder SMPC-Vorrichtung) mit Schaltmodus bereitgestellt, die einen SiC-BJT gemäß Definition in einem beliebigen der vorhergehenden Ausführungsbeispiele umfasst und die dahingehend von Vorteil ist, dass sie zu einer SMPC-Vorrichtung mit verbesserter (längerer) Stabilität führt.
  • Entsprechend einem weiteren Ausführungsbeispiel wird ein Hochleistungsfunkfrequenzgenerator bereitgestellt, der einen SiC-BJT gemäß Definition in einem beliebigen der vorhergehenden Ausführungsbeispiele bereitstellt und dahingehend von Vorteil ist, dass er zu einem Hochleistungs-RF-Generator mit verbesserter Stabilität führt.
  • Entsprechend einem dritten Aspekt der vorliegenden Erfindung wird ein Verfahren zum Bewerten der Verschlechterung des Leistungsvermögens eines SiC-BJT bereitgestellt, der einen Kollektorbereich, einen Basisbereich und einen Emitterbereich aufweist. Das Verfahren umfasst die Schritte des Anlegens eines Vorwärts-Basis-Kollektor-Stromes bei offenen Emitterbedingungen, des Anlegens eines Belastungsstromes, der größer als der maximale Basis-Emitter-Nennstrom des BJT ist, und des Haltens des BJT bei einer Temperatur, die in dem Bereich von 80 °C bis 120 °C umfasst ist.
  • Insbesondere kann die Stromdichte in dem Bereich von etwa 5 bis 50 A pro 1 cm2 der Basisfläche umfasst sein.
  • Weitere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung erschließen sich bei einem Studium der nachfolgenden detaillierten Offenbarung, der Zeichnung und der beigefügten Ansprüche. Einem Fachmann auf dem einschlägigen Gebiet erschließt sich, dass verschiedene Merkmale der vorliegenden Erfindung zum Erstellen von Ausführungsbeispielen kombiniert werden können, die anders als die nachfolgend beschriebenen sind.
  • Figurenliste
  • Vorstehende sowie weitere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung erschließen sich besser durch die nachfolgende illustrative und nichtbeschränkende Detailbeschreibung von bevorzugten Ausführungsbeispielen der vorliegenden Erfindung unter Bezugnahme auf die begleitende Zeichnung, die sich wie folgt zusammensetzt.
    • 1 zeigt eine schematische Ansicht des SiC-BJT, der eine Kollektorschicht, eine Basisschicht und eine Emitterschicht umfasst, entsprechend einem exemplarischen Ausführungsbeispiel der vorliegenden Erfindung.
    • 2 zeigt eine detailliertere schematische Ansicht eines SiC-BJT entsprechend einem weiteren exemplarischen Ausführungsbeispiel der vorliegenden Erfindung.
    • 3a und 3b zeigen die Ausgabecharakteristik eines stabilen Hochleistungs-Hochspannungs-BJT, der entsprechend einem exemplarischen Ausführungsbeispiel der vorliegenden Erfindung hergestellt ist, beziehungsweise die Ausgabecharakteristik einer verschlechterten Vorrichtung.
    • 4 zeigt Statistiken zur Leitfähigkeit (conductance) des aktiven Bereiches von BJTen entsprechend einem Ausführungsbeispiel der vorliegenden Erfindung.
    • 5 zeigt eine Karte des Auftretens von BPDen bei einem 3-Zoll-Wafer für Hochleistungs-BJTen, die entsprechend einem Ausführungsbeispiel der vorliegenden Erfindung hergestellt sind.
    • 6a und 6b zeigen Lichtemissionsbilder für zwei Typen von Testvorrichtungen, die eine verschiedene DTL aufweisen.
  • Sämtliche Figuren sind schematisch, nicht zwangsweise maßstabsgetreu und zeigen im Allgemeinen nur Teile, die notwendig sind, um die Erfindung zu erläutern, wobei andere Teile weggelassen oder lediglich angedeutet sein können.
  • Detailbeschreibung
  • 1 ist eine schematische Ansicht eines SiC-BJT entsprechend einem exemplarischen Ausführungsbeispiel der vorliegenden Erfindung.
  • 1 zeigt einen SiC-BJT 100, der ein Substrat 110, eine Defektaufhalteschicht (DTL) 120 und eine Kollektorschicht 130 umfasst. Die DTL 120 ist zwischen dem Substrat 110 und der Kollektorschicht 130 angeordnet. Bei dem anhand 1 beschriebenen Ausführungsbeispiel umfasst der SiC-BJT 100 des Weiteren eine Basisschicht 140 eines Halbleiters (SiC), der von einem anderen Typ als der Typ der Kollektorschicht 130 ist, sowie eine Emitterschicht 160 eines Halbleiters (SiC), der von demselben Typ wie der Typ der Kollektorschicht 130 ist. Der Emitter 160, die Basis 140 und der Kollektor 130 des BJT sind als Stapel von Schichten auf dem Substrat 110 angeordnet. Das Substrat 110 kann beispielsweise ein stark dotiertes vom n-Typ seiendes Halbleitersubstrat sein, die Kollektorschicht 130 kann ein schwach dotierter vom n-Typ seiender Halbleiter sein, die Basisschicht 140 kann ein vom p-Typ seiender Halbleiter sein, und die Emitterschicht 160 kann ein stark dotierter vom n-Typ seiender Halbleiter sein.
  • Eine BPD ist ein üblicher Defekt in einem SiC-Substratmaterial wie auch in Epitaxialschichten. Kommerziell hergestellte Epitaxialstrukturen in SiC werden in off-orientierten Substraten aufgewachsen, das heißt auf Substraten, die aus dem Einkristallrohstück (ingot) unter einem bestimmten Winkel von der Basishexagonalebene ausgeschnitten werden. Eine BPD kann von dem Substrat in die Epitaxialschichten der Leistungsvorrichtung hinein fortgesetzt werden.
  • Wie vorstehend ausgeführt worden ist, können BPDen das Leistungsvermögen von SiC-Leistungsvorrichtungen, so beispielsweise von BJTen, beeinträchtigen und insbesondere deren Verschlechterung beschleunigen. Stabilität ist eines der Hauptprobleme bei SiC-basierten Bipolarleistungsvorrichtungen.
  • Entsprechend der vorliegenden Erfindung wird die Stabilität des SiC-BJT durch Bereitstellen (oder Bilden) einer DTL 120 zwischen dem Substrat 110 und der Kollektorschicht 130 sowie durch Anpassen der Dicke und des Dotierniveaus der DTL 120 verbessert. Insbesondere wird die Dicke der DTL 120 zum Aufhalten von BPDen innerhalb des Bodenabschnittes (oder unteren Abschnittes) der DTL 120 angepasst, und es wird das Dotierniveau zum Verhindern eines Wachstums von SF von der DTL 120 zu der Kollektorschicht 130 angepasst.
  • Unter Verwendung einer DTL wird die BPD-Dichte von dem Substrat 110 zu der DTL 120 aufgrund einer Änderung der Versetzungslinienrichtung 1 von innerhalb der Ebene (in-plane) nahezu zur Normalen zur Basisebene (wie durch die Richtung gemäß Bezeichnung 1a in 1 angedeutet ist) verkleinert. Mit anderen Worten, eine threading edge dislocation (TED) bildet sich von den BPDen innerhalb der DTL. Der Vorteil besteht darin, dass TEDen nicht derart schädlich gegenüber der Vorrichtungsstabilität wie BPDen sind, da TEDen im Allgemeinen nicht in Teilstücke zerfallen und keine Stapelfehler erzeugen.
  • Für ein Substrat mit einer großen off-Achse, so beispielsweise ein um 8° off-orientiertes Substrat, tritt die BPD-in-TED-Umwandlung an der Substrat-zu-Schicht-Grenzfläche auf (das heißt an der Grenzfläche zwischen dem Substrat 110 und der DTL 120), und die Wahrscheinlichkeit einer Umwandlung innerhalb der Epitaxialschicht 120 kann sogar dann sehr niedrig sein, wenn die DTL 120 eine Dicke von einigen Dutzend Mikrometern aufweist. Es ist daher von Vorteil, wenn die off-axis-Orientierung des Substrates niedriger als 8° ist, und insbesondere, wenn sie im Wesentlichen nahe an 4° oder einer niedrigeren Zahl ist.
  • In 2 ist ein SiC-BJT entsprechend einem weiteren exemplarischen Ausführungsbeispiel der vorliegenden Erfindung gezeigt.
  • 2 zeigt einen Hochleistungs-SiC-BJT 200, der frei (oder wenigstens nahezu frei) von Instabilität infolge einer bipolaren Verschlechterung ist und auf einem herkömmlichen planaren Substrat 210 ausgebildet ist.
  • Entsprechend einem Ausführungsbeispiel kann der SiC-BJT 200 ein vom npn-Typ seiender BJT sein. Der BJT kann auf einem 4H-SiC-Substrat mit einem niedrigen off-Orientierungswinkel von annähernd 4° oder weniger (das heißt weniger als oder gleich annähernd 4°) ausgebildet sein. Der Epitaxialstapel umfasst wenigstens vier Schichten, die sequenziell auf das Substrat 210 aufgewachsen werden: eine DTL 220, einen schwach dotierten vom n-Typ seienden Kollektor oder Kollektorbereich 232, eine vom p-Typ seiende Basis oder einen solchen Basisbereich 234 und einen stark dotierten vom n-Typ seienden Emitter oder Emitterbereich 236. Bei dem in 2 gezeigten Beispiel ist der NPN-BJT ein vertikaler BJT, wobei eine Mesa, die den Emitter 236 umfasst, (beispielsweise durch Ätzung) gebildet worden ist.
  • Der BJT kann auch mit Ohmschen Emitter-, Basis- und Kollektorkontakten 251 bis 253 für den Emitter 236, die Basis 234 beziehungsweise den Kollektor 232 versehen sein, wie auch mit Umfangsübergangsaufhaltebereichen 260, um einen frühen Durchschlag über den äußeren Umfang der Vorrichtung zu verhindern (oder wenigstens das Risiko hiervon zu verringern). Eine dielektrische SRS-Schicht 270 (Surface Recombination Suppression SRS, Oberflächenrekombinationsunterdrückung) kann zudem an der und um die Seitenwand (das heißt den Umfang) der Emitter-Mesa 236 zum Unterdrücken einer übermäßigen Oberflächenrekombination und zum Vermeiden einer oberflächenbezogenen Verstärkungsinstabilität oder zumindest einer Verringerung derselben bereitgestellt werden. Die SRS-Schicht kann sowohl auf als auch um den Emitterbereich (oder Mesa) 236, wie in 2 gezeigt ist, aufgebracht sein. Des Weiteren kann sich die SRS-Schicht 270 vorteilhafterweise (um einen gewissen Abstand) seitlich über die Oberfläche des passiven Basisbereiches (der dem Abschnitt des Basisbereiches 234, der seitlich von der Emitter-Mesa 236 beabstandet ist, das heißt dem Abschnitt des Basisbereiches 234, der nicht die Grenzfläche des Emitterbereiches 236 aufweist, entspricht) erstrecken. Insbesondere kann die seitliche Erstreckung der SRS-Schicht 210 über den passiven Basisbereich größer als das Dreifache der Basisdicke gemäß Messung von dem metallurgischen Basis-zu-Emitter-p-n-Übergang aus sein. Das Material der SRS-Schicht 270 kann aus einer Gruppe ausgewählt sein, die Siliziumdioxid, Siliziumoxinitrid, Aluminiumoxid oder Aluminiumnitrid beinhaltet. Alternativ kann die SRS-Schicht 270 einen Stapel umfassen, der mehr als die dielektrischen Materialien der Gruppe beinhaltet. Die Verwendung der SRS-Schicht 270 ist dahingehend von Vorteil, dass sie des Weiteren die Stabilität des Siliziumkarbid-BJT verbessert. Ohne eine derartige dielektrische SRS-Schicht 207 wäre der SiC-BJT infolge der Instabilität einer Trägerrekombination an der Oberfläche instabil, auch wenn ein derartiger BJT nicht an einer Verschlechterung infolge des Wachstums von Stapelfehlern leiden würde.
  • Die DTL 220 weist eine doppelte Funktion auf, die erstens im Aufhalten der BPDen von dem Substrat 210 und dem Blockieren (oder wenigstens Begrenzen) eines Zuganges von Minoritätsträgern zu den BPDen, die innerhalb der DTL 220 aufgehalten werden, besteht, sodass das Wachstum von SF verhindert wird. Zu diesem Zweck sind die Dicke und das Dotierniveau der DTL 220 dafür ausgestaltet, die BPDen in der DTL 220 aufzuhalten und das Wachstum von Stapelfehlern von der DTL 220 zu der Kollektorschicht 232 zu verhindern. Das Aufhalten von BPDen von dem Substrat 210 in der DTL 220 wird durch eine Umwandlung von BPDen in TEDen durch die Verwendung eines Substrates 210 mit einem niedrigen off-Orientierungswinkel von 4° oder weniger und vorzugsweise in dem Bereich von 2 bis 4° erreicht. In Bezug auf die zweite Funktion der DTL 220 ist einsichtig, dass Minoritätsträger unter bestimmten Betriebsmodi der Vorrichtung vorhanden sind, so beispielsweise in der BJT-Sättigung. Gestattet man Minoritätsträgern den Zugang in die BPDen in dem Bodenabschnitt (am nächsten an dem Substrat, was in Nachfolgenden als unterster Abschnitt bezeichnet wird) der DTL 220, so können Stapelfehler mit einer Ausbreitung entlang der Basisebene beginnen und erreichen gegebenenfalls die aktiven Schichten 232 bis 236 des BJT, was zu einer Leistungsverschlechterung führt. Daher übersteigt die DTL-Dicke vorteilhafterweise die Summe der Dicke, die für die BPD-zu-TED-Umwandlung erforderlich ist, plus der Dicke, die für das Blockieren eines wesentlichen Minoritätsträgerzuganges zu den in der DTL aufgehaltenen Versetzungen, das heißt zu dem unteren Abschnitt der DTL, erforderlich ist. Der Minoritätsträgerzugang ist andererseits stark vom Dotierniveau der DTL abhängig. Für eine bestimmte Dicke ist das Dotierniveau der DTL 220 daher derart angepasst, dass das Wachstum von SF verhindert wird (oder umgekehrt).
  • Vom Standpunkt der Herstellung aus ist die Dicke der DTL 220 vorzugsweise so niedrig wie möglich, da eine zusätzliche Dicke zu einer vergrößerten Herstellungszeit und zu ebensolchen Kosten führt. Des Weiteren wird das Dotierniveau, das heißt das Stickstoffdotierniveau, der DTL 220 ebenfalls vorzugsweise auf einem niedrigen Wert gehalten, da übermäßige Dotiermittelkonzentrationen die SiC-Materialqualität verschlechtern und die BPD-zu-TED-Umwandlung unterdrücken können. Des Weiteren bedürfen die Funktionen der DTL entsprechend der vorliegenden Erfindung des Gegenteils.
  • Entsprechend einem Ausführungsbeispiel kann die Dicke der DTL 220 in dem Bereich von 12 bis 30 µm umfasst sein, was dahingehend von Vorteil ist, dass hierdurch eine ausreichende Dicke zum Aufhalten der BPDen in der DTL 220 bereitgestellt wird, was zu einer akzeptablen Ausbeute bei der Herstellung von großflächigen Hochleistungs-BJTen führt.
  • Entsprechend einem weiteren Ausführungsbeispiel ist das Dotierniveau des Stickstoffs in der DTL in dem Bereich von 3×1018 bis 2×1019 cm-3 und besonders bevorzugt in dem Bereich von 5×1018 bis 1×1019 cm-3 umfasst, was dahingehend von Vorteil ist, dass das Wachstum von SF aus dem Bulk der DTL in die Kollektorschicht hinein verringert wird. Man hat beobachtet, dass höhere Niveaus von Stickstoffdotierung tendenziell neue Defekte innerhalb der DTL erzeugen, so beispielsweise 3C-Polytyp-Einschlüsse und eingewachsene (in-grown) Stapelfehler. Das Dotierniveau der DTL ist daher vorzugsweise begrenzt.
  • Nachfolgend wird detailliert und nicht beschränkend ein Verfahren zum Herstellen eines Siliziumkarbid-BJT beschrieben. Beim vorliegenden Ausführungsbeispiel kann das SiC-Substrat ein Substrat mit einem off-Orientierungswinkel von annähernd 4° von der Basis-(0001)-Kristallebene sein. Die off-Orientierungsrichtung kann vorzugsweise hin zu der [11-20]-Kristallrichtung gewählt werden, da diese Richtung eine verbesserte Schichtmorphologie im Vergleich zu anderen off-Orientierungsrichtungen bereitstellt. Es sollte jedoch einsichtig sein, dass die vorliegende Erfindung nicht auf eine derartige off-Orientierungsrichtung beschränkt ist und dass andere off-Orientierungsrichtungen, so beispielsweise [1-100], ebenfalls zum Einsatz kommen können, da es sich nur um einen marginalen Unterschied in der Schichtqualität zwischen verschiedenen off-Orientierungsrichtungen handelt. Siliziumkarbid ist ein Polarkristall, das heißt die Kristallflächeneigenschaften hängen vom Vorzeichen einer Kristallrichtung ab. Die [0001]-Kristallebene wird üblicherweise als Siliziumkristallfläche bezeichnet, um sie von der entgegengesetzten bzw. gegenüberliegenden [000-1]-Kohlenstofffläche zu unterscheiden. Die Siliziumkristallfläche wird üblicherweise für eine SiC-Vorrichtungsepitaxie bevorzugt, wobei jedoch auch die Kohlenstofffläche entsprechend der vorliegenden Erfindung verwendet werden kann. Ein sogenanntes epitaxialfertiges Substrat kann vorzugsweise verwendet werden, was bedeutet, dass das Substrat einen qualitativ hochwertigen Oberflächenabschluss umfasst, der durch eine geeignete Oberflächenreinigung bereitgestellt wird. Optional können bekannte Oberflächenabschlussverfahren, die bei Kristallpräparationstechniken bekannt sind, angewandt werden, wenn der erhaltene Substratoberflächenabschluss von unzureichender Qualität ist. Das Substrat 220 ist vorzugsweise ein niedrigresistives vom n-Typ seiendes Material.
  • Das Substrat 210 kann sodann in eine CVD-Vorrichtung (Chemical Vapor Deposition CVD, chemische Dampfaufbringung) eingebracht werden, um eine Aufbringung der Epitaxialschichten durchzuführen, die für den gewünschten Betrieb des BJT erforderlich sind. Die Schichtstruktur des BJT kann durch sequenzielles Aufbringen einer vom n-Typ seienden DTL-Schicht 220, einer schwach dotierten vom n-Typ seienden Kollektorschicht 232, einer vom p-Typ seienden Basisschicht 234 und einer stark dotierten vom n-Typ seienden Emitterschicht 234 gebildet sein. Ein optimierter BJT in Siliziumkarbid kann beispielsweise eine schwach dotierte Kollektorschicht 232 mit einer Dicke von annähernd 1 µm pro 100 V der gewünschten Blockierspannung aufweisen. Daher erfordert ein Blockierbereich zwischen 600 V und 1,8 kV eine Kollektordicke zwischen annähernd 5 und 20 µm. Weitere Details der Optimierung der Parameter der Schichten eines BJT sind einem Fachmann auf dem einschlägigen Gebiet bekannt und werden daher bewusst nicht mehr erwähnt. Es sollte einsichtig sein, dass BJT-Designs, die für spezifische Anwendungen optimiert sind, auch ungleichmäßige Dotierprofile anstatt flacher Dotierprofile für die Basis-, Emitter- oder Kollektorbereiche einsetzen können. Die Dotierprofile können beispielsweise auf gradierte oder stufenartige Weise geändert werden.
  • Das CVD-Wachstum von Siliziumkarbid kann bei einer hohen Temperatur von 1550 bis 1650 °C durchgeführt werden. Wesentlich höhere Aufbringtemperaturen können für das CVD-Wachstum von Siliziumkarbid an einem Substrat mit niedriger off-Orientierung infolge der Verschlechterung der Oberflächenmorphologie (sogenanntes Stufen-Bunching) unerwünscht sein. Das Stufen-Bunching kann Substrate mit niedriger off-Orientierung bei hoher Aufbringrate entwickeln. Im Allgemeinen erfordert das CVD-Wachstum einen geeigneten Pump-Down und eine ebensolche Reinigung der Geräte, ein Erwärmen in Wasserstoffumgebung auf Aufbringtemperatur, eine Präepitaxialwasserstoffätzung zur Entfernung einer Oberflächenverunreinigung und/oder Beschädigung und ein nachfolgendes Aufbringen von gewünschten Epitaxialschichten unter Verwendung von Kohlenstoff- und Siliziumvorläufern unter genau gesteuerten bzw. geregelten Bedingungen. Die Aufbringrate wird vorzugsweise im Wesentlichen niedrig gehalten, sodass eine Vorläuferübersättigung an der Waferoberfläche nicht zu einer Strukturdefektbildung führt. Stickstoff- und Aluminiumvorläufer können in erforderlicher Menge eingeführt werden, um ein gewünschtes Niveau einer Donator- oder Akzeptordotierung zu erreichen. Silan und Propan können als Silizium- und Kohlenstoffvorläufer für das Wachstum von SiC verwendet werden. Andere Vorläufer wie beispielsweise Chlorsilane können jedoch ebenfalls zur Aufbringung von SiC verwendet werden. Chlorsilane können beispielsweise in die Reaktionskammer unter Verwendung von Siliziumtetrachlorid anstelle von Silan als Siliziumvorläufer oder unter Verwendung von Methyltrichlorsilan oder durch Einleiten von HCl in die Reaktionskammer eingeleitet werden. Es sollte einsichtig sein, dass die vorliegende Erfindung nicht auf derartige Vorläufer beschränkt ist, und dass auch andere Vorläufer, die die geeignete Prozesschemie bereitstellen, in Betracht gezogen werden können.
  • Im Anschluss kann eine beliebige Aufbringung auf der Hinterseite des Substrates infolge des CVD-Wachstumsprozesses unter Verwendung von Plasmaätzen entfernt werden. Ein normaler Herstellungsprozess kann zudem ein Mustern und Ätzen des Emitterbereiches oder Mesa 236, ein Mustern und Ätzen des Basisbereiches oder Mesa 234 und ein Bilden des Übergangsaufhaltebereiches 260 am Umfang der Basismesa 234, wie in 2 gezeigt ist, umfassen. Der Umriss der Basismesa 234 kann vorteilhafterweise hinreichend abgerundete Ränder aufweisen, um die Konzentration eines elektrischen Feldes am Umfang zu verhindern. Der Übergangsaufhaltebereich 260 soll verhindern, dass sich an der Vorrichtung eine Konzentration des elektrischen Feldes am Umfang bildet, sodass ein früher Durchschlag verhindert wird. Der Übergangsaufhaltebereich 260 kann durch eine Anzahl von Techniken gebildet werden, so beispielsweise die Übergangsaufhalteerweiterungstechnik. Des Weiteren kann ein Ring mit einer genau gesteuerten bzw. geregelten Akzeptordosis am Umfang der Basismesa 234 mittels Implantierung von Bor- oder Aluminium-Ionen in der Vorrichtungsumgebung gebildet werden, wobei die Akteptordosis einer vollständigen Entleerung (depletion) des implantierten Bereiches mit annähernd 50 bis 70% der theoretischen Durchschlagsspannung entspricht. Die Dosis kann vorteilhafterweise in dem Bereich von annähernd 0,9×1013 bis 1,2×1013 cm-2 für elektrisch aktive Akzeptoren in dem JTE-Bereich sein.
  • Ein stark dotierter vom p-Typ seiender Teilkontaktbereich 280 kann optional unterhalb der gewünschten Stelle der Ohmschen Basiskontakte 252 durch selektive Implantierung von Al-Akzeptor-Ionen in die passive Basis (oder einen Teil der passiven Basis) gebildet werden. Auf Akzeptor-Ionen-Implantierungen kann sodann ein Aushärten bei einer hohen Temperatur zwischen 1500 °C und 1700 °C folgen, um die Akzeptor-Ionen zu aktivieren.
  • Weitere Herstellungsschritte können die SRS-Schicht-Bildung und die Bildung der Ohmschen Kontakte 251 bis 253 für den Emitterbereich 236, für den Basisbereich 234 und für die Hinterseite des Substrates 210 beinhalten. Eine Zwei-Niveau-Metallverbindung wird vorzugsweise gebildet, um den Ein-Zustands-Vorrichtungswiderstand zu verringern und vorzugsweise zu minimieren und um die Langzeitstabilität der Kontaktmetallisierung sicherzustellen.
  • Die Siliziumkarbidmaterialtechnologie ist derzeit noch nicht so weit entwickelt wie die Siliziumtechnologie, wobei ein bestimmter Teil von Hochleistungsvorrichtungen das erwartete Leistungsvermögen nicht erreicht. Ein Teil der hergestellten SiC-Vorrichtungen erreicht nicht die erwartete Durchschlagsspannung. Wieder ein anderer Teil weist nicht die erwartete Emitterstromverstärkung auf. Daher besteht ebenfalls Bedarf an der Bereitstellung eines Verfahrens zum Erfassen von gegebenenfalls instabilen BJTen im Lauf von Standard-burn-in-Tests.
  • Entsprechend einem weiteren Aspekt der Erfindung kann die Stabilität eines Hochleistungs-BJT durch den Burn-in von hergestellten Komponenten mit anschließenden Tests als Teil der Herstellung verifiziert werden. Ein Teil der elektrisch fehlerfreien Komponenten kann ein Wachstum von Stapelfehlern erfahren, was zu einer Verschlechterung des Leistungsvermögens führt. Die verschlechternden Komponenten zeigen sodann eine Umwandlung von Ausgabecharakteristiken sowie eine niedrige Early-Spannung. Demgegenüber behält ein beliebiger stabiler BJT flache Ausgabecharakteristiken im Wesentlichen bei.
  • Die Burn-in-Belastung kann in verschiedenen Phasen durchgeführt werden, so beispielsweise auf dem Wafer (on-wafer) oder in bereits verpackten bzw. portionierten Komponenten.
  • Nachfolgend wird ein Verfahren zum Bewerten der Verschlechterung des Leistungsvermögens eines SiC-BJT beschrieben.
  • Das Verfahren umfasst die Schritte des Anlegens eines Vorwärts-Basis-Kollektor-Stromes bei offenen Emitterbedingungen zur Verbesserung der Injektion von Minoritätsträgern und das Halten des BJT auf einer erhöhten Vorrichtungstemperatur von zwischen 80 °C und 120 °C. Der Belastungsstrom kann vorteilhafterweise über dem maximalen Basis-Emitter-Nennstrom sein. Die bevorzugte Stromdichte ist zwischen 5 und 50 A/cm2, wobei eine Kumulativbelastungsladung bei 3 bis 7 Ah/cm2 liegt.
  • Anhand 3a und 3b werden die Ausgabecharakteristiken eines Hochleistungs-Hochspannung-BJT mit Herstellung entsprechend einem exemplarischen Ausführungsbeispiel der vorliegenden Erfindung beziehungsweise einer verschlechterten Vorrichtung beschrieben.
  • 3a und 3b zeigen die Ausgabecharakteristiken von BJTen mit einer Fläche von 5 mm2. Die Ausgabecharakteristiken werden für fünf verschiedene Gate-Spannungen mit einem Stromschritt von 50 mA gemessen.
  • 3a zeigt die Ausgabecharakteristiken eines stabilen BJT mit Herstellung entsprechend einem Ausführungsbeispiel der vorliegenden Erfindung, während 3b die Ausgabecharakteristik einer instabilen Komponente nach einer zwanzigminütigen Belastung mit einem Basis-Kollektor-Strom von 1 A bei 90 °C zeigt. Beide Ausgabecharakteristiken wurden auf dem Wafer (on-wafer) unter Verwendung einer Sondenstation gemessen. Die Ausgabecharakteristiken gemäß Darstellung in 3a für eine Leistungsvorrichtung mit Herstellung entsprechend einem Ausführungsbeispiel der vorliegenden Erfindung ist identisch zur anfänglichen Ausgabecharakteristik der Vorrichtung. Des Weiteren waren die Ausgabecharakteristiken der stabilen und der instabilen Komponenten vor dem Belastungstest identisch.
  • Entsprechend einem Ausführungsbeispiel führt eine zwanzigminütige Vorwärts-Vorspannungs-Basis-Kollektor-Belastung bei einem Strom von 1 A zu einer merklichen Umwandlung der Ausgabecharakteristiken eines gegebenenfalls instabilen BJT. Wie bei den Ausgabecharakteristiken von 3a und 3b gezeigt ist, führt ein weiterer zehn Stunden andauernder Belastungstest der beiden Vorrichtungen nicht zu irgendwelchen weiteren Änderungen der Ausgabecharakteristiken. Instabile Komponenten mit einer mäßigen Verschlechterung können stabilisiert werden, das heißt, eine längere Belastung führt nicht zu einer weiteren Verschlechterung ihrer Ausgabeeigenschaften.
  • Wie weiterhin in 3a gezeigt ist, weisen die Ausgabecharakteristiken eines stabilen BJT mit Herstellung entsprechend einem Ausführungsbeispiel der vorliegenden Erfindung einen linearen Sättigungsbereich bei einer niedrigen Kollektorvorspannung und einen nahezu flachen aktiven Bereich über einer bestimmten Kollektor-Vorspannungsschwelle auf. In dem aktiven flachen Bereich erhöht sich der Ausgabestrom von defektfreien SiC-BJTen nicht mit der Kollektorspannung, da die Basisentleerungsspannung sehr hoch, nämlich über 1000 V ist. Die Ein-Zustands-Tests werden bei bis zu 5 bis 10 V durchgeführt, wobei für diesen Bereich keine merkliche Änderung der Neutralbasisdicke auftritt.
  • Gleichwohl wird eine hohe Ausgabeleitfähigkeit (conductance) für den aktiven Bereich der verschlechterten SiC-BJTen beobachtet, wie in den Ausgabecharakteristiken von 3b gezeigt ist. Die Ausgabeleitfähigkeit der verschlechterten SiC-BJTen können von einer Verzögerung des Vertikalladungstransportes durch die SF herrühren, die in dem schwach dotierten Kollektor gewachsen sind.
  • Hochleistungs-BJTen, die die Verschlechterungsbelastung bestehen, das heißt ohne einen Bereich einer hohen Ausgabeleitfähigkeit gemäß Darstellung in 3b sind stabil gegenüber einer weiteren langzeitigen bipolaren Belastung. Es ist daher von Vorteil, das Verfahren des Bewertens des Leistungsvermögens eines Bipolartransistors entsprechend der vorliegenden Erfindung während einer begrenzten Zeitspanne anzuwenden. Ein weiterer Hinweis auf das Wachstum der Stapelfehler wird sogar dann beobachtet, wenn die BJTen für bis zu 600 Stunden getestet werden. Die vorliegende Erfindung stellt daher eine kurzzeitige Bipolarbelastung als Test für die Stabilität der BJTen bereit.
  • In 4 sind Statistiken der Leitfähigkeit des aktiven Bereiches von BJTen entsprechend einem Ausführungsbeispiel der vorliegenden Erfindung gezeigt.
  • Die Ausgabeleitfähigkeit eines BJT kann als quantitatives Maß für das Ausmaß einer bipolaren Verschlechterung infolge von Belastungsbedingungen, die auf den BJT einwirken, verwendet werden. 4 zeigt ein Histogramm, das Werte der Ausgabeleitfähigkeit (in Siemens, das heißt 1/Ω) für den Aktivmodusvorrichtungsbetrieb gemäß Messung nach der Belastung für eine Mehrzahl von betreibbaren Vorrichtungen mit Herstellung entsprechend einem Ausführungsbeispiel der vorliegenden Erfindung auf einem Einzelwafer umfasst. Der Aktivmodusvorrichtungsbetrieb des BJT entspricht dem flachen Abschnitt der IV-Charakteristiken gemäß Darstellung in 3a und 3b, das heißt bei einer Kollektorvorspannung von über 3 V. Die gemessene Leitfähigkeit entspricht daher nicht der Ein-Zustands-Leitfähigkeit, die aus der Steigung des linearen Bereiches der IV-Charakteristiken für eine Kollektorspannung von unter 2 bis 3 V, die anhand 3a und 3b gezeigt ist, hergeleitet ist. Man beachte, dass das Maß einer Leitfähigkeit beim Aktivmodusvorrichtungsbetrieb einen Hinweis auf einen Übergang von der BJT-Stabilität zur bipolaren Verschlechterung gibt. Entsprechend weisen in den in 4 gezeigten Daten 85% der Vorrichtungen mit einer Herstellung entsprechend dem Verfahren der vorliegenden Erfindung eine vernachlässigbare (das heißt nahe bei 0 seiende) Aktivbereichsausgabeleitfähigkeit nach der bipolaren Belastung auf. 4 zeigt daher, dass die vorliegende Erfindung ein Verfahren zum Herstellen von verschlechterungsfreien BJTen mit hoher Ausbeute bereitstellt. Daher kann zusammen mit weiteren Verbesserungen der Qualität des Siliziumkarbidsubstrates in Betracht gezogen werden, dass Hochleistungs-BJTen mit einem viel höheren Nennstrom als 10 A hergestellt werden können.
  • Entsprechend dem vorliegenden Ausführungsbeispiel sind die BJTen mit einer 15 µm dicken DTL und einem Dotierniveau von 5×1018 cm-3 ausgestaltet. Die Struktur der BJTen umfasst eine Oxinitrid-SRS, ionenimplantierte Teilkontaktbereiche in der Basis und eine Zwei-Niveau-Metallisierung gemäß Darstellung bei einem der in Verbindung mit 2 vorbeschriebenen Ausführungsbeispiele. Des Weiteren umfasst die Struktur eine 12 µm dicke schwach dotierte Kollektorschicht. Die Belastung oder das Verfahren zum Bewerten der Verschlechterung der BJTen wurde 20 min lang bei einem Basis-Kollektor-Strom von 1 A bei offenen Emitterbedingungen bei einer Chuck-Temperatur von 90 °C durchgeführt. Es kann eine automatisierte Sondenstation verwendet werden, um die Belastung im unbegleiteten Modus (unattended mode) einzusetzen. Wie in 4 gezeigt ist, erfährt ein Großteil der BJTen keine Verschlechterung. Der Anteil von verschlechterten Vorrichtungen beträgt 15%, was darlegt, dass die vorliegende Erfindung ein Verfahren zum Herstellen von Hochleistungs-BJTen (oder von SiC-basierten Hochleistungsvorrichtungen allgemein) bereitstellt, die verschlechterungsfrei sind oder wenigstens ein geringes Risiko der Verschlechterung bei hoher Ausbeute aufweisen. Die vorliegende Erfindung ist auch dahingehend von Vorteil, dass sie eine Langzeitvorrichtungsverlässlichkeit bietet, auch wenn die Ausbeute an nicht verschlechterten Komponenten keine 100% erreicht.
  • Eine Herstellungsabfolge zum Herstellen von großflächigen Hochleistungs BJTen entsprechend einem Ausführungsbeispiel der vorliegenden Erfindung kann den Schritt der Herstellung der BJT gemäß Definition bei einem beliebigen der vorstehenden Ausführungsbeispiele umfassen, die anhand 1 bis 3 beschrieben worden sind, sowie den Schritt des Bewertens der hergestellten BJT entsprechend einem der vorstehenden Ausführungsbeispiele, die anhand 4 beschrieben worden sind.
  • Eine Herstellungsabfolge zum Herstellen eines großflächigen SiC-BJT kann daher die nachfolgenden Schritte umfassen: (i) Epitaxie (zum Bilden der verschiedenen Schichten der Vorrichtung, so beispielsweise der DTL, der Kollektorschicht, der Basisschicht und der Ermittlerschicht), (ii) Mustern von Emitter- und Basismesas (zum Bilden der Struktur des BJT gemäß Darstellung beispielsweise in 2), (iii) Akzeptor-Ionen-Implantierung (zur Bildung eines Teilkontaktbereiches für den Ohmschen Basiskontakt), (iv) Implantierungsausglühen (zum Aktivieren der Dotiermittel, die durch lonen-Implantierung eingeführt werden), (v) Aufbringen eines dielektrischen SRS-Materials (wie es beispielsweise vorstehend anhand 2 beschrieben worden ist), (vi) Metallisierung (zum Bilden der Kontakte, so beispielsweise der in 2 gezeigten Kontakte 251 bis 253), (vii) Verschlechterungstest wie beispielsweise der vorstehend beschriebene und (viii) Akzeptanztest (der einen Vergleich der Ergebnisse beispielsweise der Leitfähigkeit, die man aus dem Verschlechterungstest erhält, mit einer Schwelle umfasst).
  • 9 zeigt eine schematische Karte eines 3-Zoll-Wafers mit einer Mehrzahl von Chips zur Darstellung des BPD-Auftretens für eine Leistungsvorrichtung mit Herstellung entsprechend einem Ausführungsbeispiel der vorliegenden Erfindung.
  • 5 zeigt die BPD-Dichte für eine 20 µm dicke DTL mit Aufwachsung auf einem um 4° off-orientierten SiC-Wafer. Die BPDen wurden in 5,3-mm2-Rechtecken über eine Gesamtfläche eines 3-Zoll-SiC-Wafers gezählt. Die BPD-Dichtemessungen wurden unter Verwendung defektselektiven Ätzens in geschmolzenem KOH bei 480 °C durchgeführt. In 5 bezeichnen Quadrate vom Typ A Flächen ohne Vorhandensein von BPDen, Quadrate vom Typ B Flächen, die eine einzige BPD enthalten, und Quadrate vom Typ C Flächen, die mehrere BPDen umfassen. Die Ergebnisse zeigen, dass die BPD-Dichte als Funktion der DTL-Dicke verringert werden kann, wobei eine Abnahme der BPD-Dichte von 12 bis 20 BPD/cm2 für eine 7 µm dicke DTL auf einen viel niedrigeren Wert für eine DTL mit einer Dicke von etwa 20 µm beobachtet worden ist.
  • Wie weiterhin in 5 gezeigt ist, umfassen nur 10 von 131 Feldern oder Chips mit einer Fläche von etwa 5,3 mm2 BPDen, was einer effektiven BPD-Dichte von unter 1,5 cm-2 bei einer Berechnung für eine Probefläche von 5,3 mm2 entspricht. Das in 5 dargestellte Ergebnis zeigt zudem, dass größere Waferflächen gänzlich frei von BPDen sein können, was demonstriert, dass die Möglichkeit der Herstellung von verschlechterungsfreien bipolaren Vorrichtungen mit über 1 cm2 Fläche demonstriert. Bestimmte defektive Waferbereiche sind weiterhin vorhanden, die mehrere BPDen umfassen. Daher kann eine Bewertung des sich ergebenden Wafers unter Verwendung eines Standardansatzes auf Grundlage einer „mittleren“ BPD-Dichte für ein qualitativ hochwertiges SiC-Material nicht zufriedenstellend sein. Wie sich aus 5 ergibt, kann die BPD-Dichte nicht sehr gleichmäßig für qualitativ hochwertige Epitaxial-SiC-Wafer sein, weshalb Gauß'sche Standardstatistiken keine Anwendung finden.
  • Des Weiteren können BPDen gänzlich beseitigt werden, oder es kann wenigstens die Anzahl von BPDen wesentlich verringert werden, und zwar über den Hauptteil des Wafers nach dem Aufwachsen einer DTL mit einer Dicke von etwa 15 µm. Bei diesem spezifischen Beispiel wird ein Großteil der in dem Substrat vorhandenen BPDen in TEDen an der Grenzfläche zwischen dem Substrat und der DTL umgewandelt, wobei der Rest der BPDen nach annähernd 5 bis 15 µm in der DTL in TED umgewandelt wird.
  • Zur Darstellung des vorstehend erwähnten Bewertungsverfahrens und insbesondere zur Darstellung des Effektes des Dotierniveaus der DTL auf die Verschlechterungsleistung der Vorrichtung wurde ein Satz von p-i-n-Testvorrichtungen hergestellt und bewertet.
  • Ein erster Typ von Testvorrichtung war eine 15 µm dicke DTL mit einer Dotierung auf einem Niveau von 1,5×1017 cm-3 mit einer Aufwachsung auf einem Substrat mit einer off-axis-Orientierung von 4°. Eine 10 µm dicke schwach dotierte (1,5×1015 cm-3) vom n-Typ seiende Schicht und eine 1 µm dicke p+-Schicht (Dotierung bis 1×1018 cm-3) wurden auf die DTL während desselben Epitaxialprozesses aufgebracht. Ein teilweise transparenter vom Gittertyp seiender Kontakt wurde an der Oberseite der Vorrichtung (das heißt an der p+-Schicht) ausgebildet, und es wurde ein Ohmscher Kontakt auf der Rückseite (das heißt an dem Substrat) aufgebracht. Die Gitterelektrode auf der vom p-Typ seienden Schicht ist ein Satz von verschiedenen Streifen mit einer Periode von 50 µm. Ein zweiter Typ von Testvorrichtung war eine andere DTL mit einem Dotierniveau von 5×1018 cm-3 und einer Dicke von 15 µm. Mit Ausnahme der Dotierung der DTL waren die Struktur und der Prozess für beide Typen von Testvorrichtungen identisch. Eine Vorwärts-Vorspannungsbipolarbelastung bei einem Strom von 1 A wurde 20 min lang an den Testvorrichtungen angelegt, um die bipolare Stabilität zu testen. Die Belastung erfolgte bei 90 °C auf gleiche Weise für beide Typen von Testvorrichtungen. Die Testvorrichtungen wurden unter Verwendung von Bildern der Lichtemission für Stapelfehler, die in den Testvorrichtungen gewachsen waren, verglichen. 6a zeigt ein Emissionsbild eines Stapelfehlers, der in der Testvorrichtung vom ersten Typ gewachsen war, als Ergebnis einer bipolaren Belastung. 6b zeigt den Emissionsbereich der Testvorrichtung vom zweiten Typ. Die Bilder wurden unter Verwendung einer Sondenstation mit einer CCD-Kamera (Charge Coupled Device CCD, ladungsgekoppelte Vorrichtung) und unter Verwendung eines Schmalbandpassfilters mit einer Extremaltransmission von 420 nm zur Verbesserung der Emission des SF aufgenommen. Beide Bilder weisen denselben Maßstab auf.
  • Der Vergleich der beiden Bilder zeigt eindeutig, dass die in einer Struktur vom ersten Typ, das heißt mit einer schwach dotierten DTL, gewachsenen Stapelfehler sehr viel größer sind. Für die in 6a gezeigte Testvorrichtung ist die Erweiterung des sichtbaren SF entlang der Off-orientierungsrichtung, die in 6a mit L1 bezeichnet ist, gleich 385 µm (Mikrometer), wohingegen bei der in 6b gezeigten Testvorrichtung die Erweiterung der sichtbaren SF entlang der off-Orientierungsrichtung, die in 6b mit L2 bezeichnet ist, gleich 186 µm ist. Da sich ein Stapelfehler nur innerhalb der Basisebene ausbreiten kann, wird die Durchdringung eines SF unter der Oberfläche durch die Stapelfehlerlänge entsprechend der nachfolgenden Formel bestimmt: D = L*sin(α), wobei D die Durchdringungstiefe ist, L die Erweiterung des Stapelfehlers entlang der off-Orientierungsrichtung ist und α der off-Orientierungswinkel ist (beim vorliegenden Beispiel 4° für beide Testvorrichtungen). Bei der Testvorrichtung vom ersten Typ (6a) wird die Durchdringungstiefe eines SF zu annähernd 27 µm in der Kristalltiefe berechnet, das heißt annähernd die Gesamtdicke der vom n-Typ seienden Schicht (10 µm) der DTL (15 µm) und der Anodenschicht (das heißt der p+-Schicht, 1 µm). Im Vergleich hierzu wird die Tiefe der SF-Durchdringung für die Testvorrichtung vom zweiten Typ zu annähernd 13,5 µm (6b) gemessen, was eine SF-Durchdringung in die DTL von etwa 2 bis 3 µm bedeutet. Die Bilder von 6 zeigen klar, dass schwach dotierte DTL-Schichten nicht in der Lage sind, die Ausbreitung von Stapelfehlern zu verhindern, da die Minoritätsträgerkonzentration in derartigen DTL-Schichten zu hoch ist. Ein beliebiger Abschnitt der BPD, die in der DTL vorhanden ist, kann Bildung und Wachstum eines SF unter den Bedingungen einer Minoritätsträgerinjektion bewirken, wobei die Bedingungen für den Betrieb eines Hochleistungs-BJT sehr gängig sind. Im Gegensatz hierzu stellt eine stark dotierte und merklich dicke DTL eine zuverlässige Blockierung der SF-Ausbreitung bereit, wie auch anhand der in 3, 4 und 5 präsentierten Daten demonstriert wird.
  • Gegliederte Liste von Ausführungsbeispielen
    1. 1. Verfahren zum Herstellen eines Siliziumkarbid-Bipolartransistors (Siliziumkarbid SiC) (100), umfassend die Schritte des Bereitstellens eines Kollektorbereiches (130) auf einem Substrat (110) mit einer off-axis-Orientierung von etwa 4° oder weniger; und des Bereitstellens einer Defektabhalteschicht DTL (120), die zwischen dem Substrat und dem Kollektorbereich angeordnet ist; und des Anpassens der Dicke und des Dotierniveaus der DTL.
    2. 2. Verfahren nach Punkt 1, wobei die off-axis-Orientierung des Substrates in dem Bereich von etwa 2 bis 4° umfasst ist.
    3. 3. Verfahren nach Punkt 1 oder 2, wobei die Dicke der DTL derart angepasst ist, dass sie wenigstens die Summe ist aus der Dicke, die zum Umwandeln von Basalebenenversetzungen in threading edge dislocations erforderlich ist, und der Dicke, die zum Blockieren eines Minoritätsträgerzuganges von dem Kollektorbereich zu der DTL erforderlich ist.
    4. 4. Verfahren nach einem der vorhergehenden Punkte, wobei die Dicke der DTL in dem Bereich von etwa 12 bis 30 µm umfasst ist.
    5. 5. Verfahren nach einem der vorhergehenden Punkte, wobei das Dotierniveau der DTL in dem Bereich von etwa 3×1018 bis 2×1019 cm-3 und vorzugsweise in dem Bereich von etwa 5×1018 bis 1×1019 cm-3 umfasst ist.
    6. 6. Verfahren nach einem der vorhergehenden Punkte, wobei die DTL durch Epitaxialwachstum von SiC auf dem Substrat bereitgestellt wird und das Dotiermittelatom Stickstoff ist.
    7. 7. Siliziumkarbid-Bipolartransistor (SiC-BJT) (100, 200), umfassend: einen Emitterbereich (236), einen Basisbereich (234) und einen Kollektorbereich (130, 232), wobei der Kollektorbereich auf einem Substrat (110, 210) mit einer off-axis-Orientierung von etwa 4° oder weniger angeordnet ist; und eine Defektaufhalteschicht DTL (120, 220), die zwischen dem Substrat und der Kollektorschicht angeordnet ist, wobei die Dicke und das Dotierniveau der DTL dafür ausgestaltet sind, Basalebenenversetzungen in der DTL aufzuhalten und das Wachstum von Defekten von der DTL zu dem Kollektorbereich zu verringern.
    8. 8. SiC-BJT nach Punkt 7, wobei die off-axis-Orientierung des Substrates in dem Bereich von etwa 2 bis 4° umfasst ist.
    9. 9. SiC-BJT nach Punkt 7 oder 8, wobei die Dicke der DTL in dem Bereich von etwa 12 bis 30 µm umfasst ist.
    10. 10. SiC-BJT nach einem der Punkte 7 bis 9, wobei das Dotierniveau der DTL in dem Bereich von etwa 3×1018 bis 2×1019 cm-3 und vorzugsweise in dem Bereich von etwa 5×1018 bis 1×1019 cm-3 umfasst ist.
    11. 11. SiC-BJT nach einem der Punkte 7 bis 10, wobei die DTL aus mit Stickstoff dotiertem SiC besteht.
    12. 12. SiC-BJT nach einem der Punkte 7 bis 11, des Weiteren umfassend eine Oberflächenrekombinationsunterdrückungsschicht (270), die aus dielektrischem Material besteht und an einer Seitenwand des Emitterbereiches vorgesehen ist.
    13. 13. Elektrische Leistungsumwandlungsvorrichtung mit Schaltmodus, umfassend einen SiC-BJT nach einem der Punkte 7 bis 12.
    14. 14. Hochleistungsfunkfrequenzgenerator, umfassend einen SiC-BJT nach einem der Punkte 7 bis 12.
    15. 15. Verfahren zum Bewerten der Verschlechterung des Leistungsvermögens eines Siliziumkarbid-Bipolartransistors (Bipolartransistor BJT), der einen Kollektorbereich, einen Basisbereich und einen Emitterbereich aufweist, umfassend die Schritte des Anlegens eines Vorwärts-Basis-Kollektor-Stromes bei offenen Emitterbedingungen; des Anlegens eines Belastungsstromes, der größer als der maximale Basis-Emitter-Nennstrom des BJT ist; und des Haltens des BJT bei einer Temperatur, die in dem Bereich von etwa 80 °C bis 120 °C umfasst ist.
    16. 16. Verfahren nach Punkt 15, wobei die Stromdichte in dem Bereich von etwa 5 bis 50 A/cm2 umfasst ist.

Claims (17)

  1. Verfahren zum Herstellen eines Siliziumkarbid-Bipolartransistors, SiC-BJT, (100), umfassend: Bilden eines Kollektorbereiches (130) auf einem Substrat (110) mit einer off-axis-Orientierung von etwa 4° oder weniger; Bilden einer Defektaufhalteschicht, DTL, (120), die zwischen dem Substrat und dem Kollektorbereich angeordnet ist; und Anpassen einer Dicke und eines Dotierniveaus der DTL, wobei das Dotierniveau der DTL zwischen 3×1018 und 2×1019 cm-3 ist.
  2. Verfahren nach Anspruch 1, wobei die off-axis-Orientierung des Substrates größer als oder gleich 2° und weniger als oder gleich 4° ist.
  3. Verfahren nach Anspruch 1, wobei die Dicke der DTL wenigstens die Summe aus der Dicke zum Umwandeln von Basalebenenversetzungen in threading-edge-Versetzungen und der Dicke zum Blockieren eines Minoritätsträgerzuganges von dem Kollektorbereich zu der DTL ist.
  4. Verfahren nach Anspruch 1, wobei ein unterer Abschnitt der DTL derart ausgestaltet ist, dass er zumindest eine der von dem Substrat herrührenden Basalebenenversetzungen aufhält oder die Basalebenenversetzungen in threading-edge-Versetzungen umwandelt, und ein höherer Abschnitt der DTL derart ausgestaltet ist, dass er den Zugang eines Minoritätsträgers zu einer in der DTL aufgehaltenen Versetzung blockiert.
  5. Verfahren nach Anspruch 1, wobei die Dicke und das Dotierniveau eines höheren Abschnittes der DTL dafür ausgewählt sind, einen Minoritätsträgerzugang von dem Kollektorbereich zu einem unteren Bereich der DTL zu blockieren.
  6. Verfahren nach Anspruch 1, wobei die Dicke der DTL zwischen 12 und 30 µm ist.
  7. Verfahren nach Anspruch 1, wobei die DTL ein Epitaxialwachstum von SiC auf dem Substrat und ein Dotiermittelatom Stickstoff enthält.
  8. Siliziumkarbid-Bipolartransistor, SiC-BJT, (100, 200), umfassend: einen Emitterbereich (236), einen Basisbereich (234), einen Kollektorbereich, der auf einem Substrat (110, 210) mit einer off-axis-Orientierung von weniger als oder gleich 4° angeordnet ist und eine Defektaufhalteschicht, DTL, (120, 220), die zwischen dem Substrat und der Kollektorschicht angeordnet ist, wobei die Dicke und das Dotierniveau der DTL dafür ausgestaltet sind, Basalebenenversetzungen in der DTL aufzuhalten und das Wachstum von Defekten von der DTL zu dem Kollektorbereich zu verringern, wobei der SiC-BJT des Weiteren eine Oberflächenrekombinationsunterdrückungsschicht (270) umfasst, die aus dielektrischem Material besteht und mit einer Seitenwand des Emitterbereiches verbunden ist.
  9. SiC-BJT nach Anspruch 8, wobei die off-axis-Orientierung des Substrates größer als oder gleich 2° und weniger als oder gleich 4° ist.
  10. SiC-BJT nach Anspruch 8, wobei die Dicke der DTL wenigstens die Summe ist aus einer Dicke, die zum Umwandeln von Basalebenenversetzungen in threadingedge-Versetzungen erforderlich ist, und der Dicke, die zum Blockieren eines Minoritätsträgerzuganges von dem Kollektorbereich zu der DTL erforderlich ist.
  11. SiC-BJT nach Anspruch 8, wobei ein unterer Abschnitt der DTL derart ausgestaltet ist, dass er mindestens eine der von dem Substrat herrührenden Basalebenenversetzungen aufhält oder die Basalebenenversetzungen in threading-edge-Versetzungen umwandelt, und ein höherer Abschnitt der DTL derart ausgestaltet ist, dass er den Minoritätsträgerzugang zu einer in der DTL aufgehaltenen Versetzung blockiert.
  12. SiC-BJT nach einem der Ansprüche 8 bis 11, wobei die Dicke und das Dotierniveau eines höheren Abschnittes der DTL dafür ausgestaltet sind, einen Minoritätsträgerzugang von dem Kollektorbereich des SiC-BJT zu einem unteren Abschnitt der DTL zu blockieren.
  13. SiC-BJT nach Anspruch 8, wobei die Dicke der DTL in dem Bereich zwischen 12 und 30 µm ist.
  14. SiC-BJT nach Anspruch 8, wobei das Dotierniveau der DTL in dem Bereich zwischen 3×1018 und 2×1019 cm-3 ist.
  15. SiC-BJT nach Anspruch 8, wobei die DTL aus mit Stickstoff dotiertem SiC besteht.
  16. Elektrische Leistungsumwandlungsvorrichtung mit Schaltmodus umfassend einen SiC-BJT nach einem der Ansprüche 8 bis 15.
  17. Hochleistungsfunkfrequenzgenerator umfassend einen SiC-BJT nach einem der Ansprüche 8 bis 15.
DE112011103569.1T 2010-10-29 2011-10-21 Verfahren zum Herstellen eines SiC-Bipolarübergangstransistors und SiC-Bipolarübergangstransistor hieraus Active DE112011103569B4 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US40817310P 2010-10-29 2010-10-29
US61/408,173 2010-10-29
SE1051137-6 2010-10-29
SE1051137A SE1051137A1 (sv) 2010-10-29 2010-10-29 Förfarande för tillverkning av en kiselkarbid bipolär transistor och kiselkarbid bipolär transistor därav
PCT/EP2011/068411 WO2012055777A1 (en) 2010-10-29 2011-10-21 Method of manufacturing a sic bipolar junction transistor and sic bipolar junction transistor thereof

Publications (2)

Publication Number Publication Date
DE112011103569T5 DE112011103569T5 (de) 2013-09-26
DE112011103569B4 true DE112011103569B4 (de) 2022-05-12

Family

ID=44862997

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112011103569.1T Active DE112011103569B4 (de) 2010-10-29 2011-10-21 Verfahren zum Herstellen eines SiC-Bipolarübergangstransistors und SiC-Bipolarübergangstransistor hieraus

Country Status (5)

Country Link
US (2) US8823410B2 (de)
CN (1) CN103180956A (de)
DE (1) DE112011103569B4 (de)
SE (1) SE1051137A1 (de)
WO (1) WO2012055777A1 (de)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE535380C2 (sv) 2011-01-31 2012-07-17 Fairchild Semiconductor Bipolär transistor i kiselkarbid med övervuxen emitter
JP2014146748A (ja) * 2013-01-30 2014-08-14 Toshiba Corp 半導体装置及びその製造方法並びに半導体基板
JP2014189442A (ja) * 2013-03-27 2014-10-06 Sumitomo Electric Ind Ltd 炭化珪素半導体基板の製造方法
US9059196B2 (en) 2013-11-04 2015-06-16 International Business Machines Corporation Bipolar junction transistors with self-aligned terminals
US9910105B2 (en) 2014-03-20 2018-03-06 Lockheed Martin Corporation DNV magnetic field detector
US10241158B2 (en) 2015-02-04 2019-03-26 Lockheed Martin Corporation Apparatus and method for estimating absolute axes' orientations for a magnetic detection system
US10520558B2 (en) 2016-01-21 2019-12-31 Lockheed Martin Corporation Diamond nitrogen vacancy sensor with nitrogen-vacancy center diamond located between dual RF sources
US10120039B2 (en) 2015-11-20 2018-11-06 Lockheed Martin Corporation Apparatus and method for closed loop processing for a magnetic detection system
US9614589B1 (en) 2015-12-01 2017-04-04 Lockheed Martin Corporation Communication via a magnio
US10168393B2 (en) * 2014-09-25 2019-01-01 Lockheed Martin Corporation Micro-vacancy center device
US10338162B2 (en) 2016-01-21 2019-07-02 Lockheed Martin Corporation AC vector magnetic anomaly detection with diamond nitrogen vacancies
CA2945016A1 (en) 2014-04-07 2015-10-15 Lockheed Martin Corporation Energy efficient controlled magnetic field generator circuit
WO2016118756A1 (en) 2015-01-23 2016-07-28 Lockheed Martin Corporation Apparatus and method for high sensitivity magnetometry measurement and signal processing in a magnetic detection system
WO2016126436A1 (en) 2015-02-04 2016-08-11 Lockheed Martin Corporation Apparatus and method for recovery of three dimensional magnetic field from a magnetic detection system
US20170275779A1 (en) * 2015-10-07 2017-09-28 Sumitomo Electric Industries, Ltd. Silicon carbide epitaxial substrate and method for manufacturing silicon carbide semiconductor device
WO2017094764A1 (ja) 2015-12-02 2017-06-08 三菱電機株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置
US20170343621A1 (en) 2016-05-31 2017-11-30 Lockheed Martin Corporation Magneto-optical defect center magnetometer
US10527746B2 (en) 2016-05-31 2020-01-07 Lockheed Martin Corporation Array of UAVS with magnetometers
US10371765B2 (en) 2016-07-11 2019-08-06 Lockheed Martin Corporation Geolocation of magnetic sources using vector magnetometer sensors
US10345396B2 (en) 2016-05-31 2019-07-09 Lockheed Martin Corporation Selected volume continuous illumination magnetometer
US10677953B2 (en) 2016-05-31 2020-06-09 Lockheed Martin Corporation Magneto-optical detecting apparatus and methods
US10408890B2 (en) 2017-03-24 2019-09-10 Lockheed Martin Corporation Pulsed RF methods for optimization of CW measurements
US10228429B2 (en) 2017-03-24 2019-03-12 Lockheed Martin Corporation Apparatus and method for resonance magneto-optical defect center material pulsed mode referencing
US10338163B2 (en) 2016-07-11 2019-07-02 Lockheed Martin Corporation Multi-frequency excitation schemes for high sensitivity magnetometry measurement with drift error compensation
US10330744B2 (en) 2017-03-24 2019-06-25 Lockheed Martin Corporation Magnetometer with a waveguide
US10317279B2 (en) 2016-05-31 2019-06-11 Lockheed Martin Corporation Optical filtration system for diamond material with nitrogen vacancy centers
US10571530B2 (en) 2016-05-31 2020-02-25 Lockheed Martin Corporation Buoy array of magnetometers
US10281550B2 (en) 2016-11-14 2019-05-07 Lockheed Martin Corporation Spin relaxometry based molecular sequencing
US10145910B2 (en) 2017-03-24 2018-12-04 Lockheed Martin Corporation Photodetector circuit saturation mitigation for magneto-optical high intensity pulses
US10345395B2 (en) 2016-12-12 2019-07-09 Lockheed Martin Corporation Vector magnetometry localization of subsurface liquids
US10274550B2 (en) 2017-03-24 2019-04-30 Lockheed Martin Corporation High speed sequential cancellation for pulsed mode
US10359479B2 (en) 2017-02-20 2019-07-23 Lockheed Martin Corporation Efficient thermal drift compensation in DNV vector magnetometry
US10379174B2 (en) 2017-03-24 2019-08-13 Lockheed Martin Corporation Bias magnet array for magnetometer
US10338164B2 (en) 2017-03-24 2019-07-02 Lockheed Martin Corporation Vacancy center material with highly efficient RF excitation
US10459041B2 (en) 2017-03-24 2019-10-29 Lockheed Martin Corporation Magnetic detection system with highly integrated diamond nitrogen vacancy sensor
US10371760B2 (en) 2017-03-24 2019-08-06 Lockheed Martin Corporation Standing-wave radio frequency exciter
JP7415831B2 (ja) 2020-07-08 2024-01-17 株式会社プロテリアル 炭化ケイ素半導体エピタキシャル基板の製造方法
US11777019B2 (en) 2021-09-28 2023-10-03 Globalfoundries U.S. Inc. Lateral heterojunction bipolar transistor with improved breakdown voltage and method
CN114975097B (zh) * 2022-04-11 2024-02-23 江苏超芯星半导体有限公司 一种碳化硅晶体及其制备方法与应用

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2328794A (en) 1997-08-26 1999-03-03 Analog Res & Dev Ltd Bipolar transistor
US20070221614A1 (en) 2003-09-22 2007-09-27 Sumakeris Joseph J Method to reduce stacking fault nucleation sites and reduce vf drift in bipolar devices
US20090230406A1 (en) 2004-07-19 2009-09-17 Norstel Ab Homoepitaxial growth of sic on low off-axis sic wafers
US20100133550A1 (en) 2008-12-01 2010-06-03 Qingchun Zhang Stable power devices on low-angle off-cut silicon carbide crystals

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5834840A (en) * 1995-05-25 1998-11-10 Massachusetts Institute Of Technology Net-shape ceramic processing for electronic devices and packages
US5982660A (en) * 1998-08-27 1999-11-09 Hewlett-Packard Company Magnetic memory cell with off-axis reference layer orientation for improved response
US6849874B2 (en) 2001-10-26 2005-02-01 Cree, Inc. Minimizing degradation of SiC bipolar semiconductor devices
JP2004140302A (ja) 2002-10-21 2004-05-13 Mitsubishi Heavy Ind Ltd ＳｉＣトランジスタ及び電力変換装置
JP2005167035A (ja) 2003-12-03 2005-06-23 Kansai Electric Power Co Inc:The 炭化珪素半導体素子およびその製造方法
US7345310B2 (en) 2005-12-22 2008-03-18 Cree, Inc. Silicon carbide bipolar junction transistors having a silicon carbide passivation layer on the base region thereof
JP5147244B2 (ja) * 2007-01-17 2013-02-20 関西電力株式会社 バイポーラ型半導体素子
SE532625C2 (sv) 2007-04-11 2010-03-09 Transic Ab Halvledarkomponent i kiselkarbid
US9464366B2 (en) 2009-08-20 2016-10-11 The United States Of America, As Represented By The Secretary Of The Navy Reduction of basal plane dislocations in epitaxial SiC

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2328794A (en) 1997-08-26 1999-03-03 Analog Res & Dev Ltd Bipolar transistor
US20070221614A1 (en) 2003-09-22 2007-09-27 Sumakeris Joseph J Method to reduce stacking fault nucleation sites and reduce vf drift in bipolar devices
US20090230406A1 (en) 2004-07-19 2009-09-17 Norstel Ab Homoepitaxial growth of sic on low off-axis sic wafers
US20100133550A1 (en) 2008-12-01 2010-06-03 Qingchun Zhang Stable power devices on low-angle off-cut silicon carbide crystals

Also Published As

Publication number Publication date
DE112011103569T5 (de) 2013-09-26
WO2012055777A1 (en) 2012-05-03
US8823410B2 (en) 2014-09-02
US20130087809A1 (en) 2013-04-11
SE1051137A1 (sv) 2012-04-30
CN103180956A (zh) 2013-06-26
US8704546B2 (en) 2014-04-22
US20120105094A1 (en) 2012-05-03

Similar Documents

Publication Publication Date Title
DE112011103569B4 (de) Verfahren zum Herstellen eines SiC-Bipolarübergangstransistors und SiC-Bipolarübergangstransistor hieraus
DE102017127169B4 (de) Verfahren zur herstellung eines halbleiterbauelements
DE102016120771B3 (de) Verfahren zum Herstellen von Halbleitervorrichtungen und Halbleitervorrichtung, die wasserstoff-korrelierte Donatoren enthält
DE112016001611B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE112013004533B4 (de) Siliziumkarbid-Halbleitereinrichtung mit Sperrschicht-Schottky-Diode
DE60033829T2 (de) SiC-HALBLEITERSCHEIBE, SiC-HALBLEITERBAUELEMENT SOWIE HERSTELLUNGSVERFAHREN FÜR EINE SiC-HALBLEITERSCHEIBE
DE102015208097B4 (de) Herstellen einer Halbleitervorrichtung durch Epitaxie
DE112010005626B4 (de) Halbleitervorrichtung
DE112012006967B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102012102341B4 (de) Halbleiterbauelement und Substrat mit chalkogen-dotiertem Gebiet
Stahlbush et al. Stacking-fault formation and propagation in 4H-SiC PiN diodes
DE112016001052T5 (de) Verfahren zur herstellung eines epitaxialen wafers, epitaxialer wafer, verfahren zur herstellung einer halbleitervorrichtung und halbleitervorrichtung
DE102019106124A1 (de) Bilden von Halbleitervorrichtungen in Siliciumcarbid
DE102016112512A1 (de) Halbleitervorrichtung mit einer Sauerstoffdiffusions-Sperrschicht und Herstellungsverfahren
DE102018110190A1 (de) Siliziumcarbidepitaxiewafer, Siliziumcarbidbipolartransistor mit isoliertem Gate und Verfahren zur Herstellung desselben
DE102015216064A1 (de) Verfahren zur Herstellung eines Siliziumkarbid-Epitaxiesubstrats, Siliziumkarbid-Epitaxiesubstrat und Siliziumkarbid-Halbleitervorrichtung
DE102013010187A1 (de) Schottky-Barriere-Vorrichtung mit lokal planarisierter Oberfläche und zugehöriges Halbleitererzeugnis
DE102017131354A1 (de) Ein Halbleiterbauelement mit breitem Bandabstand und ein Verfahren zum Bilden eines Halbleiterbauelements mit breitem Bandabstand
JP6703915B2 (ja) 炭化珪素半導体基板、炭化珪素半導体基板の製造方法、半導体装置および半導体装置の製造方法
DE102015223405A1 (de) Siliziumkarbid-Substrat, Siliziumkarbid-Halbleitervorrichtung und Verfahren zur Herstellung eines Siliziumkarbid-Substrats
DE112012000615T5 (de) SiC-Bipolartransistor mit überwachsenem Emitter
DE102019108754A1 (de) Halbleitervorrichtung mit einem porösen bereich, waferverbundstruktur und verfahren zum herstellen einerhalbleitervorrichtung
DE112015006023T5 (de) Siliziumkarbidsubstrat und Verfahren zur Herstellung eines Siliziumkarbidsubstrats
DE102016102861B3 (de) Halbleiterbauelemente und Verfahren zum Bilden eines Halbleiterbauelements
DE102018133433B4 (de) Siliziumcarbid-Körper enthaltende Halbleitervorrichtung und Herstellungsverfahren

Legal Events

Date Code Title Description
R082 Change of representative

Representative=s name: WUESTHOFF & WUESTHOFF, PATENTANWAELTE PARTG MB, DE

R012 Request for examination validly filed
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0029732000

Ipc: H01L0021331000

R018 Grant decision by examination section/examining division
R130 Divisional application to

Ref document number: 112011106188

Country of ref document: DE

R020 Patent grant now final