DE102019106124A1 - Bilden von Halbleitervorrichtungen in Siliciumcarbid - Google Patents

Bilden von Halbleitervorrichtungen in Siliciumcarbid Download PDF

Info

Publication number
DE102019106124A1
DE102019106124A1 DE102019106124.5A DE102019106124A DE102019106124A1 DE 102019106124 A1 DE102019106124 A1 DE 102019106124A1 DE 102019106124 A DE102019106124 A DE 102019106124A DE 102019106124 A1 DE102019106124 A1 DE 102019106124A1
Authority
DE
Germany
Prior art keywords
layer
substrate
semiconductor devices
sub
silicon carbide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102019106124.5A
Other languages
English (en)
Inventor
Hans-Joachim Schulze
Roland Rupp
Francisco Javier Santos Rodriguez
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102019106124A1 publication Critical patent/DE102019106124A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H01L21/7813—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate leaving a reusable substrate, e.g. epitaxial lift off
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0882—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

Ein Verfahren beinhaltet Bereitstellen einer ersten Schicht (101) aus epitaktischem Siliciumcarbid, die durch ein Siliciumcarbidsubstrat (130) gestützt wird; und Bereitstellen einer zweiten Schicht (102) aus epitaktischem Siliciumcarbid auf der ersten Schicht (101); und Bilden mehrerer Halbleitervorrichtungen (105, 105-1, 105-2, 105-3) in der zweiten Schicht (102); und Separieren des Substrats (130) von der zweiten Schicht (102) bei der ersten Schicht (101). Die erste Schicht (101) umfasst mehrere Lücken (150).

Description

  • TECHNISCHES GEBIET
  • Verschiedene Beispiele der Erfindung betreffen allgemein das Bilden von Halbleitervorrichtungen in Siliciumcarbid. Verschiedene Beispiele der Erfindung betreffen insbesondere Techniken, um eine Wiederverwendung eines Siliciumcarbidsubstrats zu ermöglichen.
  • HINTERGRUND
  • Leistungshalbleitervorrichtungen weisen Schaltfähigkeiten für hohe Spannung und/oder hohen Strom auf.
    Leistungshalbleitervorrichtungen finden daher Anwendung in verschiedenen Gebieten, wie etwa Hochspannung-DC-Übertragung, z. B. von Hochseewindparks, Komponenten eines intelligenten Stromnetzes, Eisenbahnantrieb usw.
  • Leistungshalbleitervorrichtungen sind oft mit Siliciumcarbid (SiC) gebildet. SiC ist ein Halbleitermaterial mit einer vergleichsweise breiten Bandlücke. Dies erleichtert die Schaltfähigkeiten für hohe Spannung und/oder hohen Strom.
  • Ein Nachteil von derzeitig verfügbaren SiC-Leistungshalbleitervorrichtungen ist der hohe Preis (zumindest im Vergleich zu Siliciumvorrichtungen), der beispielsweise durch einen hohen Substratpreis und/oder niedrige Produktionsausbeute verursacht wird. Daher besteht ein Bedarf an fortschrittlichen Techniken zum Bilden von Halbleitervorrichtungen in SiC.
  • KURZDARSTELLUNG
  • Ausführungsformen eines Verfahrens beinhalten Bereitstellen einer ersten Schicht aus SiC. Die erste Schicht wird durch ein SiC-Substrat gestützt. Das Verfahren beinhaltet auch Bereitstellen einer zweiten Schicht aus epitaktischem SiC auf der ersten Schicht. Das Verfahren beinhaltet auch Bilden mehrerer Halbleitervorrichtungen in der zweiten Schicht. Das Verfahren beinhaltet auch Separieren des Substrats von der zweiten Schicht bei der ersten Schicht. Die erste Schicht beinhaltet mehrere Lücken.
  • Ausführungsformen eines Verfahrens beinhalten Bereitstellen einer ersten Schicht aus porösem SiC, die durch ein SiC-Substrat gestützt wird. Das Verfahren beinhaltet auch Bereitstellen einer zweiten Schicht aus epitaktischem SiC auf der ersten Schicht. Das Verfahren beinhaltet auch Bilden mehrerer Halbleitervorrichtungen in der zweiten Schicht. Das Verfahren beinhaltet auch Separieren des Substrats von der zweiten Schicht bei der ersten Schicht.
  • Ausführungsformen eines Wafers beinhalten ein SiC-Substrat und eine Schicht aus SiC, die durch das SiC-Substrat gestützt wird. Die Schicht beinhaltet mehrere Lücken.
  • Ausführungsformen eines Wafers beinhalten ein SiC-Substrat und eine poröse Schicht aus SiC, die durch das SiC-Substrat gestützt wird.
  • Es versteht sich, dass die oben erwähnten Merkmale und jene, die unten noch erklärt werden, nicht nur in den jeweiligen angegebenen Kombinationen verwendet werden können, sondern auch in anderen Kombinationen oder isoliert, ohne von dem Schutzumfang der Erfindung abzuweichen.
  • Figurenliste
    • 1 ist ein Flussdiagramm eines Verfahren gemäß verschiedenen Beispielen.
    • 2 veranschaulicht schematisch mehrere Prozessschritte des Bildens von Halbleitervorrichtungen in SiC gemäß verschiedenen Beispielen.
    • 3 veranschaulicht schematisch mehrere Prozessschritte des Bildens von Halbleitervorrichtungen in SiC gemäß verschiedenen Beispielen.
    • 4 ist ein Flussdiagramm eines Verfahrens gemäß verschiedenen Beispielen, wobei das Verfahren einen Grabenfüllprozess beinhaltet.
    • 5 veranschaulicht schematisch eine Ätzmaske, die Gräben des Grabenfüllprozesses definiert, gemäß verschiedenen Beispielen.
    • 6 veranschaulicht schematisch Gräben des Grabenfüllprozesses und veranschaulicht ferner schematisch Lücken, die durch die Gräben definiert werden, gemäß verschiedenen Beispielen.
    • 7 veranschaulicht schematisch ein Lateralüberwachsungsregime des Grabenfüllprozesses gemäß verschiedenen Beispielen.
    • 8 veranschaulicht schematisch eine Lückendichte in mehreren Schichten gemäß verschiedenen Beispielen.
    • 9 veranschaulicht schematisch eine Wachstumsrate eines epitaktischen Wachstums gemäß verschiedenen Beispielen.
    • 10 veranschaulicht schematisch das Bereitstellen eines Schutzmaterials an vertikalen Rändern eines Wafers, wenn Halbleitervorrichtungen gemäß verschiedenen Beispielen vereinzelt werden.
    • 11 veranschaulicht schematisch das Bereitstellen eines Schutzmaterials an vertikalen Rändern eines Wafers, wenn Halbleitervorrichtungen gemäß verschiedenen Beispielen vereinzelt werden.
    • 12 veranschaulicht schematisch Vereinzeln von Halbleitervorrichtungen gemäß verschiedenen Beispielen.
    • 13 veranschaulicht schematisch Poren aus porösem SiC gemäß verschiedenen Beispielen.
    • 14 veranschaulicht schematisch Poren aus porösem SiC gemäß verschiedenen Beispielen.
    • 15 veranschaulicht schematisch eine Porendichte in mehreren Schichten gemäß verschiedenen Beispielen.
  • AUSFÜHRLICHE BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
  • Im Folgenden werden Ausführungsformen der Erfindung ausführlich unter Bezugnahme auf die begleitenden Zeichnungen beschrieben. Es versteht sich, dass die folgende Beschreibung der Ausführungsformen nicht in einem beschränkenden Sinn zu verstehen ist. Der Schutzumfang der Erfindung soll nicht durch die nachfolgend beschriebenen Ausführungsformen oder durch die Zeichnungen beschränkt werden, die nur veranschaulichend aufzufassen sind.
  • Die Zeichnungen sind als schematische Repräsentationen zu betrachten und in den Zeichnungen veranschaulichte Elemente sind nicht notwendigerweise maßstabsgetreu gezeichnet. Stattdessen sind die verschiedenen Elemente so repräsentiert, dass ihre Funktion und ihr allgemeiner Zweck einem Fachmann ersichtlich wird.
  • Nachfolgend sind Techniken des Bereitstellens von Halbleitervorrichtungen in einem Halbleitermaterial mit breiter Bandlücke beschrieben. Die Halbleitervorrichtungen sind in einem Halbleitermaterial definiert, das auf einem Substrat bereitgestellt ist oder durch dieses gestützt wird. Falls eine Halbleitervorrichtung „definiert ist in“ einem Halbleitermaterial, kann dies nachfolgend bedeuten, dass die Halbleitervorrichtung das Material umfasst und/oder auf dem Material basiert.
  • Der Begriff „horizontal“, wie in dieser Beschreibung verwendet, soll eine Orientierung im Wesentlichen parallel zu einer ersten oder horizontalen Hauptseite eines Halbleitersubstrats oder -körpers beschreiben. Dies kann beispielsweise die Oberfläche eines Wafers oder eines Chips sein. Manchmal wird die horizontale Richtung auch als laterale Richtung bezeichnet.
  • Der Begriff „vertikal“, wie in dieser Spezifikation verwendet, soll eine Orientierung beschreiben, die im Wesentlichen senkrecht zu der ersten Seite, d. h. parallel zu der Normalenrichtung der ersten Seite des Halbleitersubstrats oder -körpers, angeordnet ist.
  • Halbleitervorrichtungen können durch Vorrichtungen mit zwei Anschlüssen, z. B. Dioden, implementiert werden. Halbleiterbvorrichtungen können auch Vorrichtungen mit drei Anschlüssen, wie etwa Feldeffekttransistoren (FETs), insbesondere Metall-Oxid-Feldeffekttransistoren (MOSFETs), Bipolartransistoren mit isoliertem Gate (IGBTs), Sperrschicht-Feldeffekttransistoren (JFETs) und Thyristoren sein, um nur einige wenige zu nennen. Die Halbleitervorrichtungen können auch mehr als drei Anschlüsse aufweisen.
  • Nachfolgend sind verschiedene Beispiele für das Verarbeiten eines Halbleitermaterials mit breiter Bandlücke beschrieben. Wie in dieser Beschreibung verwendet, soll der Begriff „Halbleitermaterial mit breiter Bandlücke“ ein Halbleitermaterial mit einer Bandlücke oberhalb von 1 eV beschreiben. Halbleitermaterialien mit breiter Bandlücke, wie etwa SiC oder Galliumnitrid (GaN) weisen eine hohe Durchbruchfeldstärke (z. B. wenigstens 2,5 MV/cm) bzw. hohe kritische Lawinenfeldstärke auf. Dementsprechend kann die Dotierung von Halbleitergebieten im Vergleich zu Halbleitermaterialien mit geringerer Bandlücke höher gewählt werden, was den Ein-Zustand-Widerstand Ron (auch als Ein-Widerstand Ron bezeichnet) reduziert. Nachfolgend sind Beispiele hauptsächlich mit Bezug auf SiC als Halbleitermaterial mit breiter Bandlücke erklärt, aber ähnliche Techniken können auch einfach auf andere Arten und Typen von Halbleitermaterialien mit breiter Bandlücke angewandt werden.
  • Bei den verschiedenen hier beschriebenen Beispielen können die in SiC definierten Halbleitervorrichtungen Leistungshalbleitervorrichtungen sein. Der Begriff „Leistungshalbleitervorrichtung“, wie er in dieser Beschreibung verwendet wird, soll eine Halbleitervorrichtung auf einem einzigen Chip mit Schaltfähigkeiten für hohe Spannung (insbesondere wenigstens 250 V oder wenigstens 600 V) und/oder starken Strom beschreiben. Mit anderen Worten sind Leistungshalbleitervorrichtungen für hohen Strom, typischerweise im Amperebereich, vorgesehen.
  • Die Halbleitervorrichtungen können in einer epitaktischen Schicht aus SiC gebildet werden, die auf dem SiC-Substrat bereitgestellt ist. Diese Schicht wird nachfolgend als Vorrichtungsschicht bezeichnet.
  • Als eine allgemeine Regel kann die Vorrichtungsschicht Teilschichten beinhalten. Zum Beispiel kann eine Teilschicht ein Drain-Gebiet der Halbleitervorrichtungen implementieren. Das Drain-Gebiet kann stark dotiert sein. Eine Dicke des Drain-Gebiets kann einem Die, der beim Separieren der Vorrichtungsschicht von dem Substrat erhalten wurde, eine ausreichende strukturelle Stabilität verleihen. Zum Beispiel kann die Dicke des Drain-Gebiets in dem Bereich von wenigstens 2 um bis höchstens 200 um oder in dem Bereich von wenigstens 10 um bis höchstens 100 um oder in dem Bereich von wenigstens 20 µm bis höchstens 50 um liegen. Optional kann eine weitere Teilschicht der Vorrichtungsschicht ein Puffergebiet implementieren. Zum Beispiel kann eine n-dotierte Pufferschicht für FETs als Halbleitervorrichtungen durch eine jeweilige Teilschicht implementiert sein. Für eine Diode als eine Halbleitervorrichtung kann die n-dotierte Pufferschicht einer Kontaktschicht entsprechen. Für den Fall einer Bipolardiode kann ein n-dotiertes Rückseitenemittergebiet durch eine jeweilige Teilschicht implementiert sein. Eine weitere Teilschicht kann ein DriftGebiet implementieren.
  • Die Vorrichtungsschicht kann unter Verwendung eines epitaktischen Wachstumsprozesses bereitgestellt werden, um kristallines SiC für eine hohe Ladungsträgerbeweglichkeit zu erhalten. Allgemein kann die Wachstumsrate des epitaktischen Wachstumsprozesses über die Dicke der Vorrichtungsschicht - d. h. entlang der vertikalen Richtung - variieren, kann z. B. für unterschiedliche Teilschichten variieren.
  • Um die Halbleitervorrichtungen zu bilden, kann eine Vorderseitenverarbeitung implementiert werden. Hier können ein oder mehrere elektrische Kontakte zum elektrischen Kontaktieren unterschiedlicher Gebiete gebildet werden. Zum Beispiel können ein Source-Kontakt, ein Drain-Kontakt und ein Gate-Kontakt für FETs als Halbleitervorrichtungen gebildet werden.
  • Um eine Halbleitervorrichtung, insbesondere auf einem Die einer gewissen Dicke, zu erhalten, kann es gemäß Bezugsimplementierungen notwendig sein, große Teile des Substrats zu entfernen, zum Beispiel durch Schleifen. Das entfernte Material kann verworfen werden. Aufgrund des vergleichsweise hohen Preises von SiC-Substraten kann dies zu vergleichsweise hohen Einheitskosten pro Halbleitervorrichtung, wenigstens im Vergleich zu Silicium, führen. Die Kosten können zum Beispiel erheblich reduziert werden, indem eine Wiederverwendung des Substrats ermöglicht wird.
  • Nachfolgend sind Techniken beschrieben, die eine mehrmalige Wiederverwendung eines SiC-Substrats ermöglichen. Daher können mehrere Sätze von Halbleitervorrichtungen sequenziell auf dem SiC-Substrat gebildet werden. Jeder Satz von Halbleitervorrichtungen kann ein Array aus lateral beabstandeten Halbleitervorrichtungen beinhalten. Durch Separieren jedes Satzes von Halbleitervorrichtungen aus dem Substrat kann das Substrat dann zum Bilden eines weiteren Satzes von Halbleitervorrichtungen wiederverwendet werden. Dadurch können die Einheitskosten pro Halbleitervorrichtung reduziert werden, indem das SiC-Substrat für mehrere Sätze von Halbleitervorrichtungen wiederverwendet wird.
  • Eine Beschränkung von SiC-basierten Halbleitervorrichtungen ist die Tendenz zu signifikanten Defektdichten des SiC-Substrats. Zum Beispiel können sich während einer Stromleitung durch die Halbleitervorrichtung Defekte ausbreiten und propagieren. Stapelfehler sind ein Beispiel für solche Defekte. Ein solcher Effekt ist als Bipolarverschlechterung bekannt. Siehe z. B. Lendenmann, H. et al. „Degradation in SiC bipolar devices: sources and consequences of electrically active dislocations in SiC." Materials Science Forum. Bd. 433. Trans Tech Publications, 2003. Stapelfehler können zu einem erhöhten EIN-Zustand-Widerstand Ron für Transistoren oder eine erhöhte Durchlassspannung von Dioden führen. Solche Defekte können die Ausbeute beim Herstellen der Halbleitervorrichtungen verringern. Dies erhöht wiederum die Kosten pro Halbleitervorrichtung. Außerdem kann die Betriebszuverlässigkeit der Halbleitervorrichtungen verschlechtert werden.
  • Typischerweise kann die Defektdichte Gegenmaßnahmen erfordern, um eine Fehlfunktion der Halbleitervorrichtungen zu vermeiden. Bei einem Beispiel können solche Effekte durch Implementieren von stark dotierten Puffergebieten zwischen dem Substrat und einer epitaktischen Schicht aus SiC, in der die Halbleitervorrichtungen gebildet werden, unterdrückt werden. Dieses Puffergebiet erleichtert eine hohe Rekombinationsrate von positiv geladenen elektrischen Ladungsträgern (Löchern), die von der Vorderseite des Die injiziert werden. Dadurch kann ein Wachstum von Stapelfehlern unterdrückt werden. Siehe Savkina, N. S., et al. „Characterization of 3C-SiC/6H-SiC heterostructures grown by vacuum sublimation." Materials Science Forum. Bd. 433, S. 293-296. Trans Tech Publications, 2003. Hier ist eine poröse Schicht aus SiC zwischen einer epitaktischen SiC-Schicht und dem Substrat bereitgestellt. Dadurch kann die Dichte an Defekten in der epitaktischen SiC-Schicht im Vergleich zu der Dichte an Defekten in dem Substrat signifikant reduziert werden.
  • Nachfolgend sind Techniken beschrieben, die eine Unterdrückung der Propagation beliebiger kristallografischer Defekte des Substrats in die Vorrichtungsschicht erleichtern. Dadurch kann die Ausbeute beim Herstellen der Halbleitervorrichtungen erhöht werden, was wiederum auch dabei hilft, die Einheitskosten pro Halbleitervorrichtung zu verringern. Ferner kann eine Wahrscheinlichkeit eines Versagens von betriebsfähigen Halbleitervorrichtungen verringert werden.
  • Bei den verschiedenen hier beschriebenen Beispielen können solche Effekte erreicht werden, indem das Substrat und die Vorrichtungsschicht durch eine weitere Schicht gekoppelt werden. Diese Schicht wird nachfolgend als Kopplungsschicht bezeichnet.
  • Die Kopplungsschicht wird durch das Substrat gestützt. Zum Beispiel kann die Kopplungsschicht angrenzend an die Vorderseite des Substrats definiert sein. Zum Beispiel kann die Kopplungsschicht in dem Substrat angrenzend an die Vorderseite definiert sein. Alternativ dazu oder zusätzlich kann die Kopplungsschicht auf dem Substrat angrenzend an die Vorderseite definiert sein; d. h., die Kopplungsschicht kann auf dem Substrat unter Verwendung eines Wachstumsprozesses bereitgestellt werden. Es gibt möglicherweise keine anderen Schichten zwischen dem Substrat und der Kopplungsschicht. Beispielsweise ist die Kopplungsschicht bei manchen Ausführungsformen möglicherweise nicht an dem Substrat unter Verwendung eines Klebstoffes usw. angebracht.
  • Laterale Abmessungen der Kopplungsschicht können lateralen Abmessungen des Substrats entsprechen. Zum Beispiel kann sich die Kopplungsschicht lateral über die gesamte Vorderseite des Substrats oder wenigstens über 90 % der Fläche der Vorderseite des Substrats erstrecken.
  • Vertikale Abmessungen der Kopplungsschicht, d. h. eine Dicke der Kopplungsschicht, können im Bereich von wenigstens 1 µm, zum Beispiel wenigstens 2 µm oder zum Beispiel wenigstens 5 µm, bis höchstens 50 µm, zum Beispiel höchstens 25 µm oder zum Beispiel höchstens 10 µm, liegen. Es ist möglich, dass die Dicke der Kopplungsschicht höchstens 50 % der Dicke der Vorrichtungsschicht, optional höchstens 20 % der Dicke der Vorrichtungsschicht, weiter optional höchstens 5 % der Dicke der Vorrichtungsschicht, beträgt.
  • Vertikale Abmessungen des Substrats können in dem Bereich von 100 µm bis 800 µm, zum Beispiel in dem Bereich von 200 µm bis 500 µm, liegen.
  • Als eine allgemeine Regel kann die Dicke der Kopplungsschicht im Vergleich zu der Dicke des Substrats klein sein. Zum Beispiel ist die Dicke der Kopplungsschicht möglicherweise nicht größer als 20 % oder optional 10 % des Substrats.
  • Das Material der Kopplungsschicht kann dem Material des Substrats und/oder der Vorrichtungsschicht entsprechen. Typischerweise sind das Substrat, die Kopplungsschicht und die Vorrichtungsschicht aus SiC gefertigt. Nachfolgend ist der Begriff „gefertigt aus“ innerhalb üblicher Fertigungstoleranzen zu verstehen und schließt die Anwesenheit von Verunreinigungen und/oder Dotierungsstoffen nicht aus. Es ist möglich, aber nicht obligatorisch, dass die Kopplungsschicht aus epitaktischem SiC gefertigt ist. In manchen Szenarien kann die atomare Anordnung von SiC zwischen dem Substrat, der Kopplungsschicht und der Vorrichtungsschicht variieren. Zum Beispiel wäre es möglich, dass das Substrat, die Kopplungsschicht und die Vorrichtungsschicht alle SiC in kristalliner Form beinhalten, aber z. B. gemäß unterschiedlichen Polytypen. Es wäre auch möglich, dass das Substrat, die Kopplungsschicht und die Vorrichtungsschicht alle SiC in kristalliner Form und in demselben Polytyp beinhalten.
  • Als eine allgemeine Regel kann kristallines SiC - z. B. für die Vorrichtungsschicht und optional die Kopplungsschicht - unter Verwendung von epitaktischen Wachstumsprozessen in den verschiedenen hier beschriebenen Beispielen bereitgestellt werden. Dies kann Verwenden von chemischer Gasphasenabscheidung (CVD) und/oder Sublimationsepitaxie beinhalten. Beispielsweise kann ein schrittgesteuerter epitaktischer Wachstumsprozess eingesetzt werden, siehe z. B.: Matsunami, Hiroyuki, and Tsunenobu Kimoto. „Stepcontrolled epitaxial growth of SiC: High quality homoepitaxy.“ Materials Science and Engineering: R: Reports 20.3 (1997): 125-166. Ein solcher schrittgesteuerter epitaktischer Wachstumsprozess ist typischerweise auf eine Off-Orientierung-Richtung mit Bezug auf eine kristallografische Fläche des Substrats angewiesen. Zum Beispiel kann diese kristallografische Fläche in dem Fall von 4H-SiC die SiC(1,1,-2,0)-Fläche sein. Typischerweise schließt die Off-Richtung in dem Fall von 4H-SiC einen Winkel von 4°-5° mit der SiC(1,1,-2,0)-Fläche ein. Das Kristallwachstum wird auf Terrassen oder Inseln der Oberfläche des Materials implementiert. Adsorbierte Spezies der CVD werden in die Stufen solcher Terrassen eingebunden.
  • Die Kopplungsschicht kann dazu gestaltet sein, eine unterschiedliche Funktionalität bereitzustellen. Zum Beispiel kann die Kopplungsschicht dazu gestaltet sein, eine Propagation von Defekten - wie etwa Stapelfehlern und/oder Versetzungen - von dem Substrat in die Vorrichtungsschicht zu unterdrücken. Alternativ dazu oder zusätzlich kann die Kopplungsschicht dazu gestaltet sein, eine Separation des Substrats von der Vorrichtungsschicht zu ermöglichen, um dadurch eine Wiederverwendung des Substrats in einem weiteren Prozess des Bildens weiterer Halbleitervorrichtungen zu erleichtern.
  • Von daher beinhaltet ein Verfahren Bereitstellen der Kopplungsschicht aus SiC. Die Kopplungsschicht wird durch das SiC-Substrat gestützt. Das Verfahren beinhaltet auch Bereitstellen der Vorrichtungsschicht aus epitaktischem SiC auf der Kopplungsschicht. Das Verfahren beinhaltet auch Bilden mehrerer Halbleitervorrichtungen in der zweiten Schicht. Das Verfahren beinhaltet auch Separieren des Substrats von der zweiten Schicht bei der ersten Schicht.
  • Es gibt verschiedene Gestaltungsoptionen, die für die Kopplungsschicht verfügbar sind, um eine solche Funktionalität bereitzustellen. Zum Beispiel kann die Kopplungsschicht mehrere Hohlräume beinhalten. Die Hohlräume können innerhalb des Materials der Kopplungsschicht definiert sein.
  • Bei den verschiedenen hier beschriebenen Beispielen können verschiedene Typen von Hohlräumen genutzt werden. Bei einem Beispiel können die Hohlräume durch die Kopplungsschicht mit einer Porosität definiert sein. Eine solche poröse Kopplungsschicht kann aus elektrochemischem Ätzen, zum Beispiel foto-elektrochemischem Ätzen, erhalten werden. Hier ist es typischerweise nicht notwendig, epitaktisches SiC zu verwenden. Typischerweise zeigt ein Ensemble von Poren einer solchen porösen Kopplungsschicht möglicherweise keine bevorzugte Richtung oder keine Ordnung auf größerem Maßstab auf. Vielmehr können die Poren der porösen Schicht eine statistische Verteilung von Größe und/oder Form und/oder Orientierung aufzeigen. Es wäre möglich, dass die Poren ein miteinander verbundenes Netz bilden. Mit anderen Worten könnte die poröse Schicht eine schwammartige poröse Schicht sein.
  • Bei einem anderen Beispiel können die Hohlräume durch Lücken implementiert werden. Lücken weisen typischerweise eine zugeschnittene Größe und/oder Form und/oder Orientierung auf. Zum Beispiel können Lücken in einem Top-Down-Prozess unter Verwendung von gut gesteuerten Prozessparametern definiert werden. Von daher kann, während die Lücken auch eine Verteilung in Größe und/oder Form und/oder Orientierung aufzeigen, eine Breite einer solchen Verteilung erheblich kleiner als die Breite der entsprechenden Verteilung für Poren einer porösen Referenzschicht sein. Insbesondere können die Lücken mit einer bevorzugten Richtung ausgerichtet sein und können eine Ordnung auf großem Maßstab aufzeigen.
  • In jedem Fall kann das Bereitstellen von Hohlräumen - z. B. Poren und/oder Lücken - in der Kopplungsschicht dabei helfen, eine Defektdichte in der Vorrichtungsschicht zu reduzieren. Außerdem wird eine Separation des Substrats von der Vorrichtungsschicht durch die reduzierte strukturelle Steifigkeit und/oder Stabilität der Kopplungsschicht unterstützt, welche durch die Hohlräume induziert wird.
  • Die folgenden Beispiele werden nachfolgend beschrieben.
  • Beispiel 1. Ein Verfahren, das Folgendes umfasst:
    • - Bereitstellen einer ersten Schicht (101) aus Siliciumcarbid (z. B. epitaktischem Siliciumcarbid), die durch ein Siliciumcarbidsubstrat (130) gestützt wird,
    • - Bereitstellen einer zweiten Schicht (102) aus epitaktischem Siliciumcarbid auf der ersten Schicht (101),
    • - Bilden mehrerer Halbleitervorrichtungen (105, 105-1, 105-2, 105-3) in der zweiten Schicht (102), und
    • - Separieren des Substrats (130) von der zweiten Schicht (102) bei der ersten Schicht (101),

    wobei die erste Schicht (101) mehrere Lücken (150) umfasst.
  • Beispiel 2. Das Verfahren aus Beispiel 1,
    wobei das Bereitstellen der ersten Schicht (101) Verwenden eines Grabenfüllprozesses (2101) zum Definieren der mehreren Lücken (150) umfasst.
  • Beispiel 3. Das Verfahren aus Beispiel 2,
    wobei der Grabenfüllprozess (2101) Trockenätzen von lithografisch definierten Gräben (160) und/oder Schadensimplantation der Gräben (160) und/oder elektrochemisches Ätzen der Gräben (160) umfasst.
  • Beispiel 4. Das Verfahren aus einem der vorhergehenden Beispiele,
    wobei das Bereitstellen der ersten Schicht (101) Verwenden eines epitaktischen Wachstumsprozesses umfasst.
  • Beispiel 5. Das Verfahren aus Beispielen 2 oder 3 und aus Beispiel 4,
    wobei der epitaktische Wachstumsprozess, der zum Bereitstellen der ersten Schicht (101) verwendet wird, ein schrittgesteuerter epitaktischer Wachstumsprozess ist, der eine Off-Orientierung-Richtung (161) mit Bezug auf eine kristallografische Fläche des Substrats (130) verwendet,
    wobei Gräben (160) des Grabenfüllprozesses (2101) einen Winkel (162) von wenigstens 1° mit der Off-Orientierung-Richtung (161), optional von wenigstens 5°, weiter optional von wenigstens 85°, einschließen.
  • Beispiel 6. Das Verfahren aus Beispielen 4 oder 5,
    wobei eine Wachstumsrate des schrittgesteuerten epitaktischen Wachstumsprozesses der ersten Schicht (101) in einem Lateralüberwachsungsregime (965) zum Einschließen von Lücken (150) der mehreren Lücken (150) liegt.
  • Beispiel 7. Das Verfahren aus einem der vorhergehenden Beispiele,
    wobei das Bereitstellen der ersten Schicht (101) Verwenden eines Wiederaufschmelz(Reflow)-Prozesses umfasst,
    wobei eine Temperatur des Wiederaufschmelzprozesses in einem Lateralabschlussregime zum Einschließen von Lücken (150) der mehreren Lücken (150) liegt.
  • Beispiel 8. Das Verfahren aus einem der vorhergehenden Beispiele,
    wobei das Bereitstellen der ersten Schicht (101) Ätzen von Erhöhungen (152) zwischen angrenzenden Lücken (150) der mehreren Lücken (150) umfasst.
  • Beispiel 9. Das Verfahren aus einem der vorhergehenden Beispiele,
    wobei die erste Schicht (101) eine erste Teilschicht (101-1) mit einer ersten Lückendichte (301) umfasst und ferner eine zweite Teilschicht (101-2) mit einer zweiten Lückendichte (302) umfasst,
    wobei die erste Teilschicht (101-1) der ersten Schicht (101) zwischen der zweiten Teilschicht (101-2) der ersten Schicht (101) und dem Substrat (130) angeordnet ist,
    wobei die erste Lückendichte (301) größer als die zweite Lückendichte (302) ist.
  • Beispiel 10. Das Verfahren aus einem der vorhergehenden Beispiele,
    wobei das Bereitstellen der zweiten Schicht (102) Verwenden eines epitaktischen Wachstumsprozesses umfasst,
    wobei die zweite Schicht (102) eine erste Teilschicht (102-1) und eine zweite Teilschicht (102-2) umfasst,
    wobei die erste Teilschicht (102-1) der zweiten Schicht (102) zwischen der zweiten Teilschicht (102-2) der zweiten Schicht (102) und der ersten Schicht (101) angeordnet ist,
    wobei eine Wachstumsrate (312-1) des epitaktischen Wachstumsprozesses der ersten Teilschicht (102-1) der zweiten Schicht (102) kleiner als eine Wachstumsrate (312-2) des epitaktischen Wachstumsprozesses der zweiten Teilschicht (102-2) der zweiten Schicht (102) ist.
  • Beispiel 11. Das Verfahren aus einem der vorhergehenden Beispiele,
    wobei Lücken (150) der mehreren Lücken (150) eine längliche Form aufweisen,
    wobei Longitudinalachsen (151) der Lücken (150) der mehreren Lücken (150) miteinander ausgerichtet sind.
  • Beispiel 12. Das Verfahren aus einem der vorhergehenden Beispiele,
    wobei Lücken (150) der mehreren Lücken (150) in einem lateralen Muster angeordnet sind, das in der ersten Schicht (101) definiert ist.
  • Beispiel 13. Das Verfahren aus einem der vorhergehenden Beispiele,
    wobei die erste Schicht (101) Dotierungsstoffe umfasst, die einen spezifischen Widerstand der ersten Schicht (101) definieren, wobei der spezifische Widerstand der ersten Schicht (101) kleiner als ein spezifischer Widerstand des Substrats (130) ist.
  • Beispiel 14. Das Verfahren aus einem der vorhergehenden Beispiele, das ferner Folgendes umfasst:
    • - Planarisieren der ersten Schicht (101) vor dem Bereitstellen der zweiten Schicht (102).
  • Beispiel 15. Das Verfahren aus einem der vorhergehenden Beispiele,
    wobei die erste Schicht (101) ein lichtabsorbierendes Material umfasst,
    wobei das Separieren des Substrats (130) von der zweiten Schicht (102) Beschädigen der ersten Schicht (101) unter Verwendung von Laserlicht (250), das durch das lichtabsorbierende Material absorbiert wird, umfasst.
  • Beispiel 16. Das Verfahren aus Beispiel 15,
    wobei das lichtabsorbierende Material Dotierungsstoffe und/oder wenigstens eine Kohlenstoffschicht umfasst, die aus einem Temperprozess erhalten wird, der zum Bereitstellen der ersten Schicht (101) verwendet wird.
  • Beispiel 17. Das Verfahren aus einem der vorhergehenden Beispiele,
    wobei das Separieren des Substrats (130) von der zweiten Schicht (102) wenigstens eines von Folgendem umfasst:
    • - Injizieren eines Fluids in die mehreren Lücken (150) und Abkühlen des Fluids auf unterhalb seines Gefrierpunkts;
    • - rasche Druckänderungen; und
    • - Mikrofunkenerodieren bei der ersten Schicht (101). Beispiel 18. Das Verfahren aus einem der vorhergehenden Beispiele, das ferner Folgendes umfasst:
    • - Bereitstellen eines Schutzmaterials an vertikalen Rändern, die in die zweite Schicht (102) geätzt sind.
  • Beispiel 19. Das Verfahren aus einem der vorhergehenden Beispiele, das ferner Folgendes umfasst:
    • - vertikales Zerteilen der zweiten Schicht (102), um die Halbleitervorrichtungen (105, 105-1, 105-2, 105-3) der mehreren Halbleitervorrichtungen (105, 105-1, 105-2, 105-3) zu vereinzeln,

    wobei die zweite Schicht (102) vor dem Separieren des Substrats (130) von der zweiten Schicht (102) zerteilt wird.
  • Beispiel 20. Das Verfahren aus einem der vorhergehenden Beispiele, das ferner Folgendes umfasst:
    • - Abscheiden einer Rückseitenmetallisierungsschicht auf einem Rest der ersten Schicht (101) nach dem Separieren des Substrats (130) von der zweiten Schicht (102).
  • Beispiel 21. Das Verfahren aus einem der vorhergehenden Beispiele,
    wobei die erste Schicht (101) mit einer ersten Wachstumsrate (311-1, 311-2) bereitgestellt wird,
    wobei die zweite Schicht (102) mit einer zweiten Wachstumsrate (312-1, 312-2) bereitgestellt wird,
    wobei die erste Wachstumsrate kleiner als die zweite Wachstumsrate ist.
  • Beispiel 22. Ein Verfahren, das Folgendes umfasst:
    • - Bereitstellen einer ersten Schicht (101) aus porösem Siliciumcarbid;
    • - Bereitstellen einer zweiten Schicht (102) aus epitaktischem Siliciumcarbid auf der ersten Schicht (101);
    • - Bilden mehrerer Halbleitervorrichtungen (105, 105-1, 105-2, 105-3) in der zweiten Schicht (102); und
    • - Separieren des Substrats (130) von der zweiten Schicht (102) bei der ersten Schicht (101).
  • Beispiel 23. Das Verfahren aus einem der vorhergehenden Beispiele,
    wobei eine Dicke (102A) der zweiten Schicht (102) wenigstens 20 µm, optional wenigstens 50 µm, beträgt; oder
    wobei eine Dicke (102A) der zweiten Schicht (102) höchstens 30 µm, optional höchstens 20 µm, beträgt.
  • Beispiel 24. Das Verfahren aus einem der vorhergehenden Beispiele, das ferner Folgendes umfasst:
    • - Definieren eines Driftgebiets der mehreren Halbleitervorrichtungen (105, 105-1, 105-2, 105-3) in der zweiten Schicht (102);
    • - Definieren eines Drain-Gebiets oder eines Rückseitenemittergebiets der mehreren Halbleitervorrichtungen (105, 105-1, 105-2, 105-3) in der zweiten Schicht (102).
  • Die Dicke des Drain-Gebiets oder des Rückseitenemittergebiets kann größer als die Dicke des Driftgebiets sein oder nicht.
  • Beispiel 25. Das Verfahren aus einem der vorhergehenden Beispiele,
    wobei das Bereitstellen der ersten Schicht (101) Verwenden eines elektrochemischen Ätzprozesses umfasst.
  • Beispiel 26. Ein Wafer, der Folgendes umfasst:
    • - ein Siliciumcarbidsubstrat (130), und
    • - eine erste Schicht (101) aus Siliciumcarbid, die durch das Siliciumcarbidsubstrat (130) gestützt wird,

    wobei die erste Schicht (101) mehrere Lücken (150) umfasst.
  • Beispiel 27. Der Wafer gemäß Beispiel 26, der ferner Folgendes umfasst:
    • - eine zweite Schicht (102) aus epitaktischem Siliciumcarbid, die ein Driftgebiet mehrerer Halbleitervorrichtungen umfasst und ferner ein Drain-Gebiet oder ein Rückseitenemittergebiet der mehreren Halbleitervorrichtungen umfasst.
  • Die Dicke des Drain-Gebiets oder des Rückseitenemittergebiets kann größer als die Dicke des Driftgebiets sein oder nicht.
  • Beispiel 28. Der Wafer gemäß Beispiel 26 oder Beispiel 27,
    wobei eine Dicke (102A) der zweiten Schicht (102) wenigstens 20 µm, optional wenigstens 50 µm, beträgt; oder
    wobei eine Dicke (102A) der zweiten Schicht (102) höchstens 30 µm, optional höchstens 20 µm, beträgt.
  • Ferner werden die folgenden Beispiele beschrieben:
  • Beispiel 1. Ein Verfahren, das Folgendes umfasst:
    • - Bereitstellen einer ersten Schicht (101) aus Siliciumcarbid, die durch ein Siliciumcarbidsubstrat (130) gestützt wird,
    • - Bereitstellen einer zweiten Schicht (102) aus epitaktischem Siliciumcarbid auf der ersten Schicht (101),
    • - Bilden mehrerer Halbleitervorrichtungen (105, 105-1, 105-2, 105-3) in der zweiten Schicht (102), und
    • - Separieren des Substrats (130) von der zweiten Schicht (102) bei der ersten Schicht (101),

    wobei die erste Schicht (101) mehrere Lücken (150) umfasst.
  • Beispiel 2. Das Verfahren aus Beispiel 1,
    wobei das Bereitstellen der ersten Schicht (101) Verwenden eines Grabenfüllprozesses (2101) zum Definieren der mehreren Lücken (150) umfasst.
  • Beispiel 3. Das Verfahren aus Beispiel 2,
    wobei der Grabenfüllprozess (2101) Trockenätzen von lithografisch definierten Gräben (160) und/oder Schadensimplantation der Gräben (160) und/oder elektrochemisches Ätzen der Gräben (160) umfasst.
  • Beispiel 4. Das Verfahren aus einem der vorhergehenden Beispiele,
    wobei das Bereitstellen der ersten Schicht (101) Verwenden eines epitaktischen Wachstumsprozesses umfasst.
  • Beispiel 5. Das Verfahren aus Beispielen 2 oder 3 und aus Beispiel 4,
    wobei der epitaktische Wachstumsprozess, der zum Bereitstellen der ersten Schicht (101) verwendet wird, ein schrittgesteuerter epitaktischer Wachstumsprozess ist, der eine Off-Orientierung-Richtung (161) mit Bezug auf eine kristallografische Fläche des Substrats (130) verwendet,
    wobei Gräben (160) des Grabenfüllprozesses (2101) einen Winkel (162) von wenigstens 1° mit der Off-Orientierung-Richtung (161), optional von wenigstens 5°, weiter optional von wenigstens 85°, einschließen.
  • Beispiel 6. Das Verfahren aus Beispielen 4 oder 5,
    wobei eine Wachstumsrate des schrittgesteuerten epitaktischen Wachstumsprozesses der ersten Schicht (101) in einem Lateralüberwachsungsregime (165) zum Einschließen von Lücken (150) der mehreren Lücken (150) liegt.
  • Beispiel 7. Das Verfahren aus einem der vorhergehenden Beispiele,
    wobei das Bereitstellen der ersten Schicht (101) Verwenden eines Wiederaufschmelz(Reflow)-Prozesses umfasst,
    wobei eine Temperatur des Wiederaufschmelzprozesses in einem Lateralabschlussregime zum Einschließen von Lücken (150) der mehreren Lücken (150) liegt.
  • Beispiel 8. Das Verfahren aus einem der vorhergehenden Beispiele,
    wobei das Bereitstellen der ersten Schicht (101) Ätzen von Erhöhungen (152) zwischen angrenzenden Lücken (150) der mehreren Lücken (150) umfasst.
  • Beispiel 9. Das Verfahren aus einem der vorhergehenden Beispiele,
    wobei die erste Schicht (101) eine erste Teilschicht (101-1) mit einer ersten Lückendichte (301) umfasst und ferner eine zweite Teilschicht (101-2) mit einer zweiten Lückendichte (302) umfasst,
    wobei die erste Teilschicht (101-1) der ersten Schicht (101) zwischen der zweiten Teilschicht (101-2) der ersten Schicht (101) und dem Substrat (130) angeordnet ist,
    wobei die erste Lückendichte (301) größer als die zweite Lückendichte (302) ist.
  • Beispiel 10. Das Verfahren aus einem der vorhergehenden Beispiele,
    wobei das Bereitstellen der zweiten Schicht (102) Verwenden eines epitaktischen Wachstumsprozesses umfasst,
    wobei die zweite Schicht (102) eine erste Teilschicht (102-1) und eine zweite Teilschicht (102-2) umfasst,
    wobei die erste Teilschicht (102-1) der zweiten Schicht (102) zwischen der zweiten Teilschicht (102-2) der zweiten Schicht (102) und der ersten Schicht (101) angeordnet ist,
    wobei eine Wachstumsrate (312-1) des epitaktischen Wachstumsprozesses der ersten Teilschicht (102-1) der zweiten Schicht (102) kleiner als eine Wachstumsrate (312-2) des epitaktischen Wachstumsprozesses der zweiten Teilschicht (102-2) der zweiten Schicht (102) ist.
  • Beispiel 11. Das Verfahren aus einem der vorhergehenden Beispiele,
    wobei Lücken (150) der mehreren Lücken (150) eine längliche Form aufweisen,
    wobei Longitudinalachsen (151) der Lücken (150) der mehreren Lücken (150) miteinander ausgerichtet sind.
  • Beispiel 12. Das Verfahren aus einem der vorhergehenden Beispiele,
    wobei Lücken (150) der mehreren Lücken (150) in einem lateralen Muster angeordnet sind, das in der ersten Schicht (101) definiert ist.
  • Beispiel 13. Das Verfahren aus einem der vorhergehenden Beispiele,
    wobei die erste Schicht (101) Dotierungsstoffe umfasst, die einen spezifischen Widerstand der ersten Schicht (101) definieren, wobei der spezifische Widerstand der ersten Schicht (101) kleiner als ein spezifischer Widerstand des Substrats (130) ist.
  • Beispiel 14. Das Verfahren aus einem der vorhergehenden Beispiele, das ferner Folgendes umfasst:
    • - Planarisieren der ersten Schicht (101) vor dem Bereitstellen der zweiten Schicht (102).
  • Beispiel 15. Das Verfahren aus einem der vorhergehenden Beispiele,
    wobei die erste Schicht (101) ein lichtabsorbierendes Material umfasst,
    wobei das Separieren des Substrats (130) von der zweiten Schicht (102) Beschädigen der ersten Schicht (101) unter Verwendung von Laserlicht (250), das durch das lichtabsorbierende Material absorbiert wird, umfasst.
  • Beispiel 16. Das Verfahren aus Beispiel 15,
    wobei das lichtabsorbierende Material Dotierungsstoffe und/oder wenigstens eine Kohlenstoffschicht umfasst, die aus einem Temperprozess erhalten wird, der zum Bereitstellen der ersten Schicht (101) verwendet wird.
  • Beispiel 17. Das Verfahren aus einem der vorhergehenden Beispiele,
    wobei das Separieren des Substrats (130) von der zweiten Schicht (102) wenigstens eines von Folgendem umfasst:
    • - Injizieren eines Fluids in die mehreren Lücken (150) und Abkühlen des Fluids auf unterhalb seines Gefrierpunkts;
    • - rasche Druckänderungen; und
    • - Mikrofunkenerodieren bei der ersten Schicht (101).
  • Beispiel 18. Das Verfahren aus einem der vorhergehenden Beispiele, das ferner Folgendes umfasst:
    • - Bereitstellen eines Schutzmaterials an vertikalen Rändern, die in die zweite Schicht (102) geätzt sind.
  • Beispiel 19. Das Verfahren aus einem der vorhergehenden Beispiele, das ferner Folgendes umfasst:
    • - vertikales Zerteilen der zweiten Schicht (102), um die Halbleitervorrichtungen (105, 105-1, 105-2, 105-3) der mehreren Halbleitervorrichtungen (105, 105-1, 105-2, 105-3) zu vereinzeln,

    wobei die zweite Schicht (102) vor dem Separieren des Substrats (130) von der zweiten Schicht (102) zerteilt wird.
  • Beispiel 20. Das Verfahren aus einem der vorhergehenden Beispiele, das ferner Folgendes umfasst:
    • - Abscheiden einer Rückseitenmetallisierungsschicht auf einem Rest der ersten Schicht (101) nach dem Separieren des Substrats (130) von der zweiten Schicht (102).
  • Beispiel 21. Das Verfahren aus einem der vorhergehenden Beispiele,
    wobei die erste Schicht (101) mit einer ersten Wachstumsrate (311-1, 311-2) bereitgestellt wird,
    wobei die zweite Schicht (102) mit einer zweiten Wachstumsrate (312-1, 312-2) bereitgestellt wird,
    wobei die erste Wachstumsrate kleiner als die zweite Wachstumsrate ist.
  • Beispiel 22. Ein Verfahren, das Folgendes umfasst:
    • - Bereitstellen einer ersten Schicht (101) aus porösem Siliciumcarbid;
    • - Bereitstellen einer zweiten Schicht (102) aus epitaktischem Siliciumcarbid auf der ersten Schicht (101);
    • - Bilden mehrerer Halbleitervorrichtungen (105, 105-1, 105-2, 105-3) in der zweiten Schicht (102); und
    • - Separieren des Substrats (130) von der zweiten Schicht (102) bei der ersten Schicht (101).
  • Beispiel 23. Das Verfahren aus einem der vorhergehenden Beispiele,
    wobei eine Dicke (102A) der zweiten Schicht (102) wenigstens 20 µm, optional wenigstens 50 µm, beträgt; oder
    wobei eine Dicke (102A) der zweiten Schicht (102) höchstens 30 µm, optional höchstens 20 µm, beträgt.
  • Beispiel 24. Das Verfahren aus einem der vorhergehenden Beispiele, das ferner Folgendes umfasst:
    • - Definieren eines Driftgebiets der mehreren Halbleitervorrichtungen (105, 105-1, 105-2, 105-3) in der zweiten Schicht (102), und
    • - Definieren eines Drain-Gebiets oder eines Rückseitenemittergebiets der mehreren Halbleitervorrichtungen (105, 105-1, 105-2, 105-3) in der zweiten Schicht (102),

    wobei die Dicke des Drain-Gebiets oder des Rückseitenemittergebiets größer als die Dicke des Driftgebiets ist.
  • Beispiel 25. Das Verfahren aus einem der vorhergehenden Beispiele,
    wobei das Bereitstellen der ersten Schicht (101) Verwenden eines elektrochemischen Ätzprozesses umfasst.
  • Beispiel 26. Ein Wafer, der Folgendes umfasst:
    • - ein Siliciumcarbidsubstrat (130), und
    • - eine erste Schicht (101) aus Siliciumcarbid, die durch das Siliciumcarbidsubstrat (130) gestützt wird,

    wobei die erste Schicht (101) mehrere Lücken (150) umfasst.
  • Beispiel 27. Der Wafer gemäß Beispiel 26, der ferner Folgendes umfasst:
    • - eine zweite Schicht (102) aus epitaktischem Siliciumcarbid, die ein Driftgebiet mehrerer Halbleitervorrichtungen umfasst und ferner ein Drain-Gebiet oder ein Rückseitenemittergebiet der mehreren Halbleitervorrichtungen umfasst,

    wobei die Dicke des Drain-Gebiets oder des Rückseitenemittergebiets größer als die Dicke des Driftgebiets ist.
  • Die oben beschriebenen Beispiele können miteinander kombiniert werden, um weitere Beispiele zu erhalten. Zum Beispiel wäre es möglich, Techniken zum Separieren der zweiten Schicht von dem Substrat, die in Verbindung mit der ersten Schicht, die Lücken beinhaltet, beschrieben sind, auch für ein Szenario anzuwenden, bei dem die erste Schicht Poren beinhaltet. Ferner können die mit Bezug auf Verfahren oben beschriebenen Techniken auf Beispiele angewandt werden, die den Wafer betreffen. Zum Beispiel kann der Wafer unter Verwendung solcher Verfahren hergestellt werden.
  • 1 ist ein Flussdiagramm eines Verfahren gemäß verschiedenen Beispielen. Das Verfahren gemäß 1 entspricht einem Beispielprozess gemäß den hier beschriebenen Techniken.
  • Bei Block 1001 wird eine erste Schicht bereitgestellt. Die erste Schicht wird durch ein Substrat gestützt. Die erste Schicht kann in dem Substrat oder auf dem Substrat bereitgestellt werden. Das Substrat wird durch einen Wafer bereitgestellt.
  • Die erste Schicht entspricht der oben beschriebenen Kopplungsschicht. Zum Beispiel kann die Kopplungsschicht mehrere Hohlräume beinhalten, z. B. durch Poren oder Lücken implementiert.
  • In einem Szenario, in dem die Kopplungsschicht mehrere Lücken beinhaltet, kann die Kopplungsschicht unter Verwendung eines epitaktischen Wachstumsprozesses bereitgestellt werden. Von daher kann die Kopplungsschicht aus epitaktischem SiC gefertigt sein. Eine andere Option wäre es, die Kopplungsschicht in dem Substrat zu definieren, das ebenfalls aus epitaktischem SiC gefertigt ist; bei einem solchen Szenario ist möglicherweise kein dedizierter epitaktischer Wachstumsprozess notwendig, um die Kopplungsschicht bereitzustellen.
  • In einem weiteren Szenario, in dem die Kopplungsschicht Poren umfasst, kann die Kopplungsschicht unter Verwendung von elektrochemischem Ätzen bereitgestellt werden. Bei einem solchen Beispiel kann die elektrochemische Lösung, die auf wässriger Flusssäure (HF) basiert, einige Additive, z. B. Benetzungsmittel, Ethanol, Isopropanol, enthalten. Die Konzentration von HF ist typischerweise in dem Bereich unterhalb von 50 Vol.-%. Das Verhältnis zwischen wässriger HF und Additiven kann 3:1, 2:1, 1:2, 1:1, 3:1, 1:4 (bezüglich Gewicht gemessen) betragen. In Abhängigkeit von den Spannungsbedingungen für den Anodisierungsprozess können Spannungen unterhalb von 100 V oder sogar darunter (unterhalb von 10 V) in Abhängigkeit davon verwendet werden, ob der Prozess unter zusätzlicher UV-Beleuchtung ausgeführt wird oder nicht. Die Stromdichte kann die Porendichte (manchmal auch als Porosität bezeichnet) der porösen Schicht festlegen. Zum Beispiel liegt eine typische Stromdichte in dem Bereich von 10 µA/cm2 - 100 mA/cm2. Die Porendichte ist ein Maß der leeren Räume in dem Material der Kopplungsschicht. Typischerweise ist sie als der Bruchteil des Volumens von leerem Material geteilt durch das Gesamtvolumen definiert und kann daher zwischen 0 % und 100 % variieren.
  • Nach dem Ätzen kann Spülen und Trocknen durchgeführt werden. Als allgemeine Regel wäre es möglich, dass die Kopplungsschicht aus einem 4H-SiC-Polytyp gefertigt ist. Insbesondere wäre es bei einer solchen Konfiguration möglich, dass das elektrochemische Ätzen durchgeführt wird, wenn die (0001)-Siliciumfläche (im Vergleich zu der 0001)-Kohlenstofffläche) nach außen zeigt. Eine andere Option wäre, dass die Kopplungsschicht aus einem 6H-SiC-Polytyp gefertigt ist.
  • Als Nächstes wird bei Block 1002 eine zweite Schicht bereitgestellt. Die zweite Schicht wird auf der Kopplungsschicht bereitgestellt. Die zweite entspricht der oben beschriebenen Vorrichtungsschicht.
  • Block 1002 kann einen epitaktischen Wachstumsprozess zum Abscheiden eines Drain-Gebiets - z. B. eines n-dotierten Drain-Gebiets -, eines Puffergebiets - z. B. eines n-dotierten Puffergebiets - und/oder eines Rückseitenemittergebiets auf der Kopplungsschicht beinhalten. Für Vorrichtungen mit einer Sperrfähigkeit unterhalb von 3,5 kV kann die Dicke des Drain-Gebiets oder des Rückseitenemittergebiets größer als die Dicke des Driftgebiets sein.
  • Block 1002 kann einen epitaktischen Wachstumsprozesses zum Abscheiden eines Driftgebiets beinhalten.
  • Block 1002 kann eine Wasserstoffvorbehandlung beinhalten, um einen defektfreieren Wachstumsprozess zu erleichtern. Siehe z. B. Randall M., and Colin EC Wood. „Porous SiC and gallium nitride: epitaxy, catalysis, and biotechnology applications.“ John Wiley & Sons, 2008.
  • Bei Block 1003 werden mehrere Halbleitervorrichtungen in der Vorrichtungsschicht gebildet. Dies kann eine Vorderseitenverarbeitung zum Definieren von Körpergebieten, Source-Gebieten, Emittergebieten und/oder elektrischen Kontakten der Halbleitervorrichtungen beinhalten.
  • Bei Block 1004 wird das Substrat von der Vorrichtungsschicht bei der Kopplungsschicht separiert. Dies kann Stützen der Vorrichtungsschicht auf einen Träger beinhalten, bevor eine Kraft ausgeübt wird, um die Separation auszulösen.
  • Block 1004 ergibt einen oder mehrere Dies oder Chips, die die mehreren Halbleitervorrichtungen beinhalten. Block 1004 ergibt auch eine Rest des Substrats. Zum Beispiel kann jeglicher Rückstand der Kopplungsschicht auf dem Substrat entfernt werden, zum Beispiel durch Schleifen oder Polieren. Zum Beispiel kann ultraschnelles Polieren eingesetzt werden.
  • Bei dem optionalen Block 1005 wird eine Rückseitenmetallisierungsschicht auf die Rückseite des einen oder der mehreren Dies abgeschieden, die aus Block 1004 erhalten werden. Typischerweise kann die Rückseitenmetallisierungsschicht auf einem Rest der Kopplungsschicht, der an der Vorrichtungsschicht angebracht ist, nach dem Separieren abgeschieden werden.
  • Der Block 1005 ist optional. In manchen Szenarien wäre es anstelle des Ausführens von Block 1005 möglich, Dotierungsstoffe in der Kopplungsschicht bei Block 1001 bereitzustellen; dadurch kann der spezifische Widerstand der Kopplungsschicht kleiner als der spezifische Widerstand des Substrats sein. Dann kann ein Rest der Kopplungsschicht, der an die Vorrichtungsschicht angrenzt, eine signifikante Leitfähigkeit aufzeigen, was einen ohmschen Rückseitenkontakt ermöglicht. Die erhöhte Rauigkeit der durch die verbleibende Kopplungsschicht bereitgestellten Rückseite kann zu einem reduzierten Kontaktwiderstand beitragen.
  • Das Verfahren aus 1 ermöglicht eine Unterdrückung der Propagation von Defekten von dem Substrat zu der Vorrichtungsschicht. Dies entspricht einer Verbesserung der kristallografischen Qualität der Vorrichtungsschicht im Vergleich zu der kristallografischen Qualität des Substrats; dies erleichtert das Einsetzen eines Substrats mit einer vertretbaren Defektdichte. Typischerweise sind SiC-Substrate mit einer besonders niedrigen Defektdichte im Vergleich zu SiC-Substraten mit einer vergleichsweise hohen Defektdichte teurer. Bei den hier beschriebenen Techniken ist es möglich, die Defektdichte mittels der Kopplungsschicht zu verbessern; daher ist es möglicherweise nicht notwendig, auf Substrate von besonders hoher Qualität angewiesen zu sein. Die Hohlräume in der Kopplungsschicht stoppen oder reduzieren eine Propagation von ausgedehnten Stapelfehlern und anderen Defekten.
  • Durch den gestrichelten Pfeil in 1 ist die Möglichkeit veranschaulicht, das Substrat wiederzuverwenden. Insbesondere kann der Rest des Substrats, der aus dem Ausführen des Blocks 1004 erhalten wird, als ein Eingang für eine weitere Wiederholung der Blöcke 1001-1005 verwendet werden. In Abhängigkeit von dem Grad einer Materialabrasion pro Wiederholung kann eine große Anzahl an Wiederholungen unterstützt werden, indem ein einziges Substrat wiederverwendet wird, möglicherweise beliebig oft. Bei manchen Beispielen wäre es zum Kompensieren der Materialabrasion möglich, eine weitere Schicht aus epitaktischem SiC nach dem Separieren des Substrats bei Block 1004 bereitzustellen. Dadurch kann die anfängliche Dicke des Substrats beibehalten werden.
  • Weitere Einzelheiten des durch das Verfahren aus 1 definierten Prozesses sind in Verbindung mit der schematischen Veranschaulichung aus 2 beschrieben.
  • 2 veranschaulicht Aspekte mit Bezug auf eine Verarbeitung von SiC gemäß verschiedenen Beispielen.
  • Bei dem Prozessschritt 2001 wird das Substrat 130 bereitgestellt. In 2 ist eine vertikale Richtung z veranschaulicht, entlang der die Dicke 133 des Substrats definiert ist. Ebenfalls veranschaulicht sind eine Vorderseite 131 und die Rückseite 132 des Substrats 130.
  • Bei Prozessschritt 2002 wird die Kopplungsschicht 101 auf dem Substrat 130 bereitgestellt. Die Kopplungsschicht 101 ist angrenzend an die Vorderseite 131. Die Kopplungsschicht 101 beinhaltet Hohlräume. Zum Beispiel kann die Kopplungsschicht 101 eine poröse Schicht sein oder kann Lücken beinhalten.
  • Die Kopplungsschicht 101 wird unter Verwendung eines Wachstumsprozesses, z. B. eines epitaktischen Wachstumsprozesses, bereitgestellt. Typischerweise kann die Dicke der Kopplungsschicht in dem Bereich von wenigstens 1 um bis höchstens 50 um oder in dem Bereich von wenigstens 2 um bis höchstens 10 um liegen.
  • Die Siliciumfläche kann nach dem Block 2002 nach oben zeigen.
  • Es wäre möglich, die Kopplungsschicht 101 nach dem Verwenden des Wachstumsprozesses und vor dem Prozessschritt 2003 zu planarisieren.
  • Bei Prozessschritt 2003 wird die Vorrichtungsschicht 102 auf der Kopplungsschicht 101 bereitgestellt. Typischerweise kann die Dicke 102A der Vorrichtungsschicht 102 wenigstens 20 µm, optional wenigstens 50 um oder wenigstens 100 um oder wenigstens 150 um betragen.
  • Bei anderen Beispielen kann bei Prozessschritt 2003 eine besonders kleine Dicke der Vorrichtungsschicht 102 bereitgestellt werden. Zum Beispiel kann die Dicke 102A der Vorrichtungsschicht 102 höchstens 30 µm oder höchstens 20 µm betragen.
  • Als allgemeine Regel kann es eine Tendenz geben, eine Dicke der Vorrichtungsschicht 102 so klein wie möglich, aber so groß wie notwendig zu dimensionieren. Verschiedene Eigenschaften der Halbleitervorrichtungen können von der Dicke der Vorrichtungsschicht 102 abhängen und insbesondere kann eine Kompromisssituation auftreten. (i) Eine kleinere Dicke kann bessere thermische Eigenschaften bereitstellen, z. B. kann Wärme effizienter zu einem Träger oder einem Kühlkörper dissipieren; (ii) Eine kleinere Dicke kann eine schnellere und kosteneffiziente Verarbeitung vorsehen; (iii) Eine größere Dicke kann die Durchschlagspannung von z.B. Transistoren, die durch die Halbleitervorrichtungen implementiert sind, erhöhen; (iv) Eine größere Dicke kann eine erhöhte strukturelle Stabilität für die resultierenden Chips und beim Separieren der Vorrichtungsschicht 102 von dem Substrat 130 vorsehen; (v) Eine größere Dicke kann zu einem höheren Ron führen.
  • Die Vorrichtungsschicht 102 wird unter Verwendung eines epitaktischen Wachstumsprozesses bereitgestellt. Es ist möglich, dass die Wachstumsrate des Wachstumsprozesses zum Bereitstellen der Vorrichtungsschicht 102 größer als die Wachstumsrate des Wachstumsprozesses zum Bereitstellen der Kopplungsschicht 101 ist. Dies kann große Dicken 2003A der Vorrichtungsschicht 102 erleichtern.
  • Zum Beispiel können die großen Wachstumsraten des Wachstumsprozesses zum Bereitstellen der Vorrichtungsschicht 102 durch einen epitaktischen Wachstumsprozess mit hoher Qualität zum Bereitstellen der Kopplungsschicht 101 ermöglicht werden. Planarisieren der Kopplungsschicht 101 kann ferner dabei helfen, große Wachstumsraten zum Bereitstellen der Vorrichtungsschicht 102 zu unterstützen. Optionen zum Planarisieren der Oberflächen beinhalten Folgendes: chemisch-mechanische Planarisierung; Polieren, und Schadenätzen. All dies erleichtert eine Morphologie der Vorrichtungsschicht 102, die niedrige Defektdichten und eine hohe Ausbeute der Halbleitervorrichtungen 105 unterstütz, die bei Prozessschritt 2004 gebildet werden.
  • Das Bereitstellen der Vorrichtungsschicht 102 kann Definieren eines Driftgebiets für Halbleitervorrichtungen 105 beinhalten, die bei Prozessschritt 2004 gebildet werden.
  • Bei Prozessschritt 2004 werden die Halbleitervorrichtungen 105 in der Vorrichtungsschicht 102 gebildet. Dies beinhaltet Bilden elektrischer Kontakte usw.
  • Bei Prozessschritt 2005 wird ein Vorderseitenträger 106 an der Vorrichtungsschicht 102 angebracht. Bei dem Beispiel aus 2 verbleibt der Vorderseitenträger 106 an der Vorrichtungsschicht 102 angebracht; bei anderen (in 2 nicht gezeigten) Beispielen kann der Vorderseitenträger 106 entfernt werden, z. B. bei Prozessschritt 2007.
  • Bei Prozessschritt 2006 wird die Vorrichtungsschicht 102 von dem Substrat 130 bei der Kopplungsschicht 101 separiert. Ein Bruch 171 ist in 2 veranschaulicht.
  • Als eine allgemeine Regel sind verschiedene Optionen verfügbar, um den Bruch 171 zum Separieren des Substrats 130 zu bewirken.
  • Bei einer ersten Option kann ein Rückseitenlaserprozess eingesetzt werden, wie in 2 veranschaulicht ist. Hier wird Laserlicht 250 auf die Rückseite 132 des Substrats 130 gestrahlt, welches einen Schaden an der Kopplungsschicht 101 aufgrund von Lichtabsorption und Erwärmung bewirkt. Dies wird durch die Transparenz des SiC des Substrats 130 mit Bezug auf das Laserlicht 250 erleichtert. Der Schaden an der Kopplungsschicht 101 reduziert ferner die strukturelle Steifigkeit der Kopplungsschicht 101, so dass schließlich der Bruch 171 resultiert.
  • Um einen solchen Schaden weiter zu verstärken, wäre es möglich, dass die Kopplungsschicht 101 ein lichtabsorbierendes Material beinhaltet. Dann kann das Substrat 130 von der Vorrichtungsschicht 102 durch Verwenden des Laserlichts 250 separiert werden, das durch das lichtabsorbierende Material absorbiert wird. Dotierungsstoffe können als lichtabsorbierendes Material verwendet werden. Außerdem können eine oder mehrere Kohlenstoffschichten - z. B. Graphen - als lichtabsorbierendes Material verwendet werden. Zum Beispiel könnten solche Kohlenstoffatome aus einem Temperprozess erhalten werden, der auf die Kopplungsschicht 101 bei dem Prozessschritt 2002 angewandt wird. Falls das lichtabsorbierende Material in der Kopplungsschicht 101 bereitgestellt ist, ist es möglicherweise nicht notwendig, das Laserlicht 250 so zu fokussieren, dass die höchste Intensität bei der Kopplungsschicht 101 beobachtet wird. Vielmehr kann die Absorption bei der Kopplungsschicht 101 mittels des lichtabsorbierenden Materials anstelle von räumlichem Variieren der Intensität des Laserlichts 250 erhöht werden. Dies reduziert eine Komplexität des Prozessschrittes 2006.
  • Bei einer zweiten Option können zum Ermöglichen des Bruchs 171, d. h., um das Separieren des Substrats 130 von der Vorrichtungsschicht 102 auszulösen, wenigstens Teile eines Cold-Split(Kalt-Teilung)-Verfahrens verwendet werden, siehe z. B. Swoboda, Marko, et al. „Laser assisted SiC wafering using COLD SPLIT." Materials Science Forum. Bd. 897. Trans Tech Publications, 2017. Hier kann eine Schicht, die ein Polymer oder Polymere beinhaltet, z. B. auf der Vorderseite der Vorrichtungsschicht 102 abgeschieden werden. Das Polymer kann einen anderen Wärmeausdehnungskoeffizienten als das Substrat 130 aufweisen. Dann induziert beim Abkühlen eine Längen- und/oder Volumenänderung des Polymers eine mechanische Spannung, die zu dem Bruch 171 führt. Allgemein kann die mechanische Spannung, die durch eine solche Längenänderung der Polymerschicht induziert wird, aufgrund der reduzierten strukturellen Steifigkeit der Kopplungsschicht 101 sogar ausreichen, um zu einer Separation zu führen; dann ist es möglicherweise nicht notwendig, den Rückseitenlaserprozess zusätzlich einzusetzen. Dementsprechend ist der Rückseitenlaserprozess allgemein optional.
  • Bei einer dritten Option kann das Separieren des Substrats 130 alternativ dazu oder zusätzlich Injizieren eines Fluids in die Lücken der Kopplungsschicht 101 beinhalten. Dann kann das Fluid auf unterhalb seines Gefrierpunkts abgekühlt werden. Eine Ausdehnung des Fluids bei dem Übergang zu dem festen Zustand kann auch eine mechanische Spannung induzieren, die zu dem Bruch 171 führt. Zum Beispiel kann Wasser in einem flüssigen Zustand oder gasförmigen Zustand verwendet werden.
  • Bei einer vierten Option kann das Separieren des Substrats 130 alternativ dazu oder zusätzlich eine Wasserstrahlbehandlung beinhalten.
  • Bei einer fünften Option kann das Separieren des Substrats 130 alternativ dazu oder zusätzlich Mikrofunkenerodieren (µEDM: Micro-Electro-Discharge-Machining) in der Kopplungsschicht 101 beinhalten.
  • Bei einer sechsten Option kann das Separieren des Substrats 130 alternativ oder zusätzlich dazu Anwenden von schnellen Druckänderungen zum induzieren von Spannung beinhalten.
  • Bei Prozessschritt 2007 wird eine Rückseitenmetallisierung 107 auf der Rückseite 132 auf einem Rest der Kopplungsschicht 101 bereitgestellt. Dies ist wiederum optional. Alternativ dazu kann diese Kopplungsschicht entfernt werden.
  • Bei Prozessschritt 2008 wird vertikales Zerteilen der Vorrichtungsschicht 102 zum Vereinzeln der Halbleitervorrichtungen 105 implementiert. Jeweilige KERF-Strukturen können verwendet werden, um die Zerteilungslinien 172 zu definieren.
  • In dem Szenario aus 2 erfolgt das Zerteilen des Prozessschrittes 2008 nach der Separation des Substrats 130, das bei dem Prozess 2006 stattfindet. Bei anderen Beispielen wäre es möglich, dass Vereinzeln der Halbleitervorrichtungen 105 durch Zerteilen vor dem Separieren des Substrats 130 von der Vorrichtungsschicht 102, z. B. vor dem Prozessschritt 2006 und nach dem Prozessschritt 2005 stattfindet.
  • 3 veranschaulicht Aspekte mit Bezug auf eine Verarbeitung von SiC gemäß verschiedenen Beispielen.
  • Die Verarbeitung aus 3 entspricht allgemein der Verarbeitung aus 2. Zum Beispiel entspricht der Prozessschritt 2011 dem Prozessschritt 2001. Der Prozessschritt 2013 entspricht dem Prozessschritt 2003. Der Prozessschritt 2014 entspricht dem Prozessschritt 2004. Der Prozessschritt 2015 entspricht dem Prozessschritt 2005. Der Prozessschritt 2016 entspricht dem Prozessschritt 2006. Der Prozessschritt 2017 entspricht dem Prozessschritt 2007. Der Prozessschritt 2018 entspricht dem Prozessschritt 2008.
  • Bei dem Prozessschritt 2012 wird die Kopplungsschicht 101 - anders als bei dem Prozessschritt 2002 - nicht als eine epitaktische Schicht auf dem Substrat 130 unter Verwendung eines Wachstumsprozesses bereitgestellt, sondern wird stattdessen in dem Substrat 130 bereitgestellt. Zum Beispiel können die Hohlräume in der oberen Schicht des Substrats 130 durch angemessenes Strukturieren der oberen Schicht des Substrats 130 bereitgestellt werden.
  • 4 ist ein Flussdiagramm eines Verfahren gemäß verschiedenen Beispielen. Zum Beispiel kann das Verfahren aus 4 in Verbindung mit Block 1001 aus 1 eingesetzt werden, um die Kopplungsschicht 101 bereitzustellen.
  • Insbesondere veranschaulicht 4 Aspekte mit Bezug auf das Definieren mehrerer Lücken in der Kopplungsschicht 101.
  • Das Verfahren beginnt mit Block 1011. Block 1011 ist ein optionaler Block. Bei Block 1011 wird ein epitaktischer Wachstumsprozess durchgeführt, insbesondere ein schrittgesteuerter epitaktischer Wachstumsprozess. Kristallines SiC wird auf das Substrat abgeschieden (vergleiche Prozessschritt 2002 aus 2). Bei anderen Implementierungen kann die Kopplungsschicht in dem Substrat so definiert sein, dass es nicht notwendig ist, irgendwelches Material auf dem Substrat abzuscheiden (vergleiche Prozessschritt 2012 aus 3).
  • Als Nächstes wird bei Block 1012 eine Ätzmaske lithografisch definiert, z. B. unter Verwendung eines Fotolacks und einer Belichtung von diesem. Die Ätzmaske definiert die Form der Gräben. Eine Beispielätzmaske 165 ist in 5 veranschaulicht. Die länglich geformten Gräben 160 sind veranschaulicht. 5 ist eine Draufsicht; die Lateralebene des Wafers entspricht der Zeichenebene.
  • Insbesondere schließen die Gräben 160 einen Winkel 162 mit der Off-Orientierung-Richtung 161 des schrittgesteuerten epitaktischen Wachstumsprozesses des Blocks 1011 ein. Zum Beispiel kann der Winkel 162 wenigstens 1°, optional wenigstens 5°, weiter optional wenigstens 85°, betragen. Zum Beispiel kann der Winkel 90° ± 5° betragen.
  • Wieder unter Bezugnahme auf 4: als Nächstes werden bei Block 1013 die Gräben 160 geätzt. Hier ist es möglich, Trockenätzen und/oder Schadensimplantation und/oder elektrochemisches Ätzen zu verwenden, um die Gräben 160 zu definieren. Material wird lokal entfernt, wenn das SiC nicht durch das Maskierungsmaterial 165 (zum Beispiel der Fotolack und/oder die Hartmaske) geschützt ist.
  • Bei Block 1014 wird wieder ein epitaktischer Wachstumsprozess verwendet, um SiC abzuscheiden. Vor dem Abscheiden des Materials wird die Ätzmaske 165 entfernt. Unter Verwendung des epitaktischen Wachstumsprozesses werden die Gräben gefüllt; was der Grund dafür ist, dass die Blöcke 1012 - 1014 manchmal als ein Grabenfüllprozess 2101 bezeichnet werden. Es versteht sich, dass das Bereitstellen der Kopplungsschicht 101 dementsprechend Verwenden des Grabenfüllprozesses 2101 beinhalten kann.
  • Bei manchen Beispielen wäre es möglich, mehrere Wiederholungen des Grabenfüllprozesses 2101 zu implementieren, wie durch den gestrichelten Pfeil in 4 veranschaulicht ist. Dadurch ist es möglich, die Kopplungsschicht 101 mit zwei oder mehr Teilschichten bereitzustellen.
  • Das Verwenden des Grabenfüllprozesses 2101 erleichtert das Definieren von Lücken in der Kopplungsschicht 101. 6 veranschaulicht Einzelheiten mit Bezug auf die Lücken 150.
  • 6 veranschaulicht Aspekte mit Bezug auf die Kopplungsschicht 101 einschließlich mehrerer Lücken 150. 6 ist eine Querschnittsansicht entlang der vertikalen Richtung z und der Linie X-X aus 5. In 6 sind die Gräben 160 veranschaulicht, die durch den Grabenfüllprozess 2101 definiert sind.
  • In 6 sind die Lücken 150 mit den Gräben 160 assoziiert. Die Lücken 150 resultieren aus einem Überwachsen der Gräben 160, wenn Material bei dem Block 1014 aus 4 abgeschieden wird. Daher werden die Lücken 150 in einem Top-Down-Prozess bereitgestellt und zeigen eine bevorzugte Richtung auf. Zum Beispiel sind, wie in 6 veranschaulicht, die Longitudinalachsen 151 der Lücken 150 miteinander ausgerichtet. Diese Ausrichtung wird durch die geometrische Form und Anordnung der Ätzmaske 165 induziert. Gleichermaßen induziert die Ätzmaske 165 eine Anordnung der Lücken 150 in einem lateralen Muster entlang der Gräben 160. Die Lücken 150 weisen eine längliche Form entlang der z-Richtung auf. Die Lücken 150 weisen eine Tröpfchenform auf. Von daher unterscheiden sich die Lücken 150 von - typischerweise sphärischen - Poren einer porösen Schicht.
  • Es versteht sich, dass die Lücken 150 bei dem Beispiel aus 6 kein miteinander verbundenes Netz (schwammartige Hohlräume) ausbilden. Bei manchen Beispielen kann es wünschenswert sein, die Lücken 150 so zu definieren, sie ein miteinander verbundenes Netz ausbilden. Wenn angrenzende Lücken miteinander verbunden sind und/oder falls sich die Lücken entlang des gesamten Wafers in der Richtung vertikal zu der z-Richtung erstrecken, so dass sie den Rand des Wafers erreichen, ist es zum Beispiel möglich, ein Fluid zum Erleichtern der Separation des Substrats 130 durch Abkühlen des Fluids unterhalb seines Gefrierpunkts zu injizieren. Es sind verschiedene Optionen zum Definieren der Lücken 150 derart verfügbar, dass sie ein miteinander verbundenes Netz ausbilden. Gemäß einer Beispieloption wäre es möglich, den Wachstumsprozess aus Block 1014 in 4 auszusetzen und - während des Aussetzens - Erhöhungen 152 der immer noch offenen Lücken 150 zu ätzen. Dieses Ätzen kann Oxidieren des Materials und eine anschließende Behandlung des oxidierten Materials mit Flusssäure beinhalten.
  • Bei manchen Beispielen wird ein solches Ätzen der Erhöhungen 152 möglicherweise nicht verwendet, um das miteinander verbundene Netz auszubilden; sondern stattdessen, um das Volumen einzelner Lücken 150 zu vergrößern, um die strukturelle Stabilität der Kopplungsschicht 130 weiter zu reduzieren. Dies erleichtert weiter das Separieren der Vorrichtungsschicht 102 von dem Substrat 130 bei der Kopplungsschicht 101.
  • Als eine allgemeine Regel sind verschiedene Optionen verfügbar, um die Bildung der Lücken 150 zu erleichtern, wenn Material bei Block 1014 aus 4 abgeschieden wird. Diese Optionen können alleine oder in Kombination miteinander eingesetzt werden.
  • Eine erste Option zum Erleichtern der Bildung der Lücken 150 beinhaltet eine angemessene Auswahl des Winkels 162 (vergleiche 5). Typischerweise kann das Bemessen des Winkels 162 in dem Bereich von 4° bis 90° dabei helfen, einen Einschluss der Lücken zu ermöglichen.
  • Eine zweite Option zum Ermöglichen der Bildung der Lücken 150 beinhaltet das Verwenden eines Wiederaufschmelzprozesses. Hier schließt eine laterale Umverteilung des abgeschiedenen SiC-Materials die Lücken 150 ein. Der Wachstumsprozess kann für eine solche Umverteilung unterbrochen werden. Prozessparameter, die die Umverteilung erleichtern, umfassen wenigstens eines von Folgendem: hohe Temperaturen, niedriger Druck, geeignete Gasatmosphäre, z. B. mit Wasserstoff. Die Temperatur kann so eingestellt werden, dass sie in einem Lateraleinschlussregime zum Einschließen der Lücken 150 liegt.
  • Bei einer dritten Option zum Ermöglichen der Bildung der Lücken können Prozessparameter des Wachstumsprozesses innerhalb eines Lateralüberwachsungsregimes eingestellt werden. Dies ist in Verbindung mit 7 veranschaulicht.
  • 7 veranschaulicht Aspekte mit Bezug auf Prozessparameter des epitaktischen Wachstumsprozesses aus Block 1014. Der epitaktische Wachstumsprozess ist ein CVD-Prozess einschließlich gewisser Flussraten von Reaktanten, in dem Szenario aus 7 Salzsäure oder Wasserstoffchlorid (HCl), vertikale Achse, und Silan (SiH4), horizontale Achse. Wie in 7 angegeben, ist ein typisches Regime 965 zum Überwachsen - um die Lücken 150 zu definieren - auf eine vergleichsweise große Silanflussrate und eine vergleichsweise kleine HCl-Flussrate angewiesen. Dies führt typischerweise zu einer kleinen Wachstumsrate der Materialabscheidung. Allgemein kann die Wachstumsrate des epitaktischen Wachstumsprozesses aus Block 1014 so eingestellt werden, dass sie sich in einem Lateralüberwachsungsregime 965 zum Einschließen der Lücken 150 befindet. Siehe z. B. Ji, Shiyang, et al. „An empirical growth window concerning the input ratio of HCl/SiH4 gases in filling 4H-SiC trench by CVD.“ Applied Physics Express 10.5 (2017): 055505.
  • 8 veranschaulicht Aspekte mit Bezug auf die Lückendichte als eine Funktion der vertikalen Position. In dem Szenario aus 8 beinhaltet die Kopplungsschicht 101 zwei Teilschichten 101-1, 101-2 (z. B. erhalten aus mehreren Wiederholungen des Grabenfüllprozesses, vergleiche 4, gestrichelter Pfeil). Die Teilschicht 101-1 grenzt an das Substrat 130 an und die Teilschicht 101-2 grenzt an die Vorrichtungsschicht 102 an.
  • Die Lückendichte kann allgemein dem Verhältnis zwischen (i) dem Volumen, in dem das SiC-Material nicht in der Kopplungsschicht vorhanden ist, d. h. aufgrund der Lücken, und (ii) dem Gesamtvolumen der Kopplungsschicht entsprechen. Ein anderes mit der Lückendichte assoziiertes Maß ist das Verhältnis zwischen (i) dem Volumen, in dem das SiC-Material in der Kopplungsschicht vorhanden ist, und (ii) dem Gesamtvolumen der Kopplungsschicht.
  • Zum Beispiel kann bei verschiedenen hier beschriebenen Beispielen das Verhältnis zwischen (i) dem Volumen, in dem das SiC-Material in der Kopplungsschicht vorhanden ist, und (ii) dem Gesamtvolumen der Kopplungsschicht in dem Bereich von 10 % bis 90 % oder optional in dem Bereich von 30 % bis 70 % liegen.
  • Wie veranschaulicht, weist die Teilschicht 101-1 eine höhere Lückendichte 301 im Vergleich zu der Lückendichte 302 der Teilschicht 101-2 auf.
  • Auf allgemeiner Ebene kann es eine Tendenz zum Verringern der Lückendichte 301, 302 mit zunehmenden Abständen entlang der vertikalen Z-Richtung zu dem Substrat 130 geben. Dadurch kann die Keimbedingung für epitaktisches Wachstum der Vorrichtungsschicht 102 verbessert werden. Insbesondere kann die Morphologie verbessert werden.
  • Unterschiedliche Lückendichten 301, 302 können erzielt werden, z. B. durch Variieren des lateralen Rastermaßes zwischen angrenzenden Gräben 160 und/oder durch Variieren des lateralen geometrischen Füllfaktors der Gräben 160. Die Lückendichten 301, 302 können durch Ändern der Wachstumsrate des epitaktischen Wachstumsprozesses variiert werden, der zum Füllen der Gräben 160 verwendet wird. Einzelheiten mit Bezug auf die Wachstumsrate sind in 9 beschrieben.
  • 9 veranschaulicht Aspekte mit Bezug auf die Wachstumsrate als eine Funktion der vertikalen Position.
  • In 9 beinhaltet die Kopplungsschicht 101 Teilschichten 101-1, 101-2. Die Vorrichtungsschicht 102 beinhaltet Teilschichten 102-1, 102-2.
  • Wie in 9 veranschaulicht, ist die Wachstumsrate 311-1, 311-2, 312-1, 312-2 für zunehmende Abstände zu dem Substrat 130 entlang der vertikalen Z-Richtung erhöht. Die zunehmende Wachstumsrate in dem Szenario aus 9 korreliert mit den Teilschichten 101-1, 101-2, 102-1, 102-2.
  • Als eine allgemeine Tendenz kann die Wachstumsrate für zunehmende Abstände zu dem Substrat 130 entlang der vertikalen Z-Richtung zunehmen, z. B. innerhalb der Kopplungsschicht 101 und/oder innerhalb der Vorrichtungsschicht 102. Dies hilft dabei, eine Propagation einer verzerrten Oberflächenmorphologie aufgrund der Lücken 150 in der Kopplungsschicht 101 zu vermeiden. Dies fördert Halbleitervorrichtungen 105 mit hoher Qualität.
  • Es versteht sich, dass die durchschnittliche Wachstumsrate 312-1, 312-2 der Vorrichtungsschicht 102 größer als die durchschnittliche Wachstumsrate 311-1, 311-2 der Kopplungsschicht 101 ist. Dies hilft dabei, die Verarbeitungszeit zu reduzieren, weil typischerweise eine Dicke der Vorrichtungsschicht 102 erheblich größer als eine Dicke der Kopplungsschicht 101 ist.
  • 10 und 11 veranschaulichen Aspekte mit Bezug auf das Vereinzeln der Halbleitervorrichtungen 105-1 - 105-3. Insbesondere veranschaulichen 10 und 11 Aspekte mit Bezug auf das Schützen der Halbleitervorrichtungen 105-1 - 105-3.
  • Hier werden Randgebiete 172 geätzt. Dann wird ein Schutzmaterial 180 - z. B. Glas, Epoxid oder ein anderes Oxid - in die Randgebiete 172 gepresst, um jeweilige vertikale Ränder der Randgebiete 172 zu bedecken. Dann wird das Zerteilen zum Vereinzeln der Halbleitervorrichtungen 105-1 - 105-3 voneinander entlang der Randgebiete 172 implementiert. Eine Randpassivierung/ein Randschutz wird dadurch bereitgestellt.
  • Eine Bildung der Halbleitervorrichtungen 105, 105-1 - 105-3 kann in den verschiedenen hier beschriebenen Beispielen variiert werden. Zum Beispiel kann das „High Dynamic Ruggedness“ (HDR: hohe dynamische Robustheit)-Konzept implementiert werden, das die Ausschalten-Robustheit der Vorrichtungen verbessert, indem die Dichte freier Ladungsträger der Vorrichtung in dem Bereich des Übergangsabschlusses in dem Ein-Zustand der Vorrichtungen reduziert wird. Hier können kleine Gebiete entlang eines später definierten Zerteilungsrandes lokal oxidiert werden. Dann kann epitaktisches laterales Überwachsen auf diese lokal oxidierten Gebiete angewandt werden. Die Gebiete sollten einerseits ausreichend klein sein, um ein defektfreies epitaktisches laterales Überwachsen zu ermöglichen; andererseits sollte der Abstand zwischen angrenzenden Gebieten ausreichend klein sein, sodass eine Injektion freier Ladungsträger von der Rückseite des Die effektiv unterdrückt wird.
  • Eine weitere mögliche Modifikation der Bildung der Halbleitervorrichtungen 105, 105-1 - 105-3 beinhaltet Definieren von Hohlräumen - z. B. Poren und/oder Lücken - in der Vorrichtungsschicht 102. Dies ist mit Bezug auf 12 veranschaulicht.
  • 12 veranschaulicht schematisch Aspekte mit Bezug auf das Definieren von Hohlräumen in der Vorrichtungsschicht 102. Zum Beispiel können Poren in lateral begrenzten Gebieten 178 der Vorrichtungsschicht 102 definiert werden, z. B. unter Verwendung von elektrochemischem Ätzen. Diese Gebiete 178 können mit KERFs 179 ausgerichtet sein, entlang denen das Zerteilen implementiert wird, um die Halbleitervorrichtung 105-1 bis 105-3 zu vereinzeln. Zum Beispiel kann eine vertikale Dicke 178A dieser Gebiete 178 größer als die Dicke der Vorrichtungsschicht 102 (in 12 nicht veranschaulicht) sein. Bei anderen Beispielen (vergleiche 12) ist die vertikale Dicke 178A dieser Gebiete kleiner als die Dicke 102A der Vorrichtungsschicht 102, um dadurch eine mechanische Stabilisierung bereitzustellen. Es ist optional möglich, epitaktische Wachstumsschichten aus SiC abzuscheiden, nachdem die Hohlräume in den Gebieten 178 definiert wurden (vergleiche 12, wobei sich die Gebiete 178 nicht vollständig zu der Vorderseite der Vorrichtungsschicht 102 erstrecken). Die Hohlräume in den Gebieten 178 erleichtern das Vereinzeln der Halbleitervorrichtungen 105-1 - 105-3 entlang der KERFs 179, z. B. durch Ausüben einer angemessenen mechanischen Spannung. Es ist möglicherweise nicht notwendig, das Zerteilen zu implementieren. Eine Randqualität kann erhöht werden.
  • 13 veranschaulicht schematisch Aspekte mit Bezug auf die Kopplungsschicht 102, die poröses SiC umfasst. 13 ist eine Querschnittsansicht der Kopplungsschicht 102 senkrecht zu der z-Richtung, d. h. in der xy-Ebene. 13 veranschaulicht Poren 601 bei unterschiedlichen z-Positionen (z1 und z2), wobei die z-Positionen um einen Abstand versetzt sind, der kleiner als die durchschnittliche Porengröße 602 ist. (Es wird angemerkt, dass der Einfachheit halber in 13 nicht alle der Poren 601 beschriftet sind.)
  • Wie in 13 veranschaulicht, bilden die Poren 601 ein miteinander verbundenes Netz (schwammartige Poren). Dies bedeutet, dass im Durchschnitt eine Anzahl an miteinander verbundenen Poren 601 erheblich größer als 1, z. B. größer als 10 oder größer als 100, ist. Kanäle sind zwischen benachbarten Poren 601 gebildet.
  • Die Poren 601 können z. B. im Durchschnitt eine sphärische Form aufweisen, d. h., ein durchschnittliches Aspektverhältnis von 1 aufweisen. Manche einzelnen Poren des Ensembles von Poren 601 können ein Aspektverhältnis aufweisen, das von 1 abweicht, d. h., ihre Länge entlang der x-Richtung ist verschieden von ihrer Länge entlang der y-Richtung (dieses Aspektverhältnis wird manchmal auch als Elongation oder Exzentrizität bezeichnet). Dies bedeutet, dass die Poren eine längere Ausdehnung in der vertikalen Richtung als in der lateralen Richtung aufweisen können. Die Halbleiterstrukturen zwischen den Poren können z. B. eine stalaktitenartige Struktur aufweisen.
  • 14 veranschaulicht schematisch Aspekte mit Bezug auf die Kopplungsschicht 102, die poröses SiC umfasst. Das Beispiel aus 14 entspricht allgemein dem Beispiel aus 13. Jedoch ist die Porendichte bei dem Beispiel aus 14 im Vergleich zu dem Szenario aus 13 reduziert. Außerdem ist die durchschnittliche Porengröße 602 bei dem Beispiel aus 14 im Vergleich zu dem Beispiel aus 13 kleiner.
  • Die Porendichte kann allgemein dem Verhältnis zwischen (i) dem Volumen, in dem kein SiC-Material in der Kopplungsschicht vorhanden ist, d. h. aufgrund der Poren, und (ii) dem Gesamtvolumen der Kopplungsschicht entsprechen. Ein anderes mit der Lückendichte assoziiertes Maß ist das Verhältnis zwischen (i) dem Volumen, in dem das SiC-Material in der Kopplungsschicht vorhanden ist, und (ii) dem Gesamtvolumen der Kopplungsschicht.
  • Zum Beispiel kann bei verschiedenen hier beschriebenen Beispielen das Verhältnis zwischen (i) dem Volumen, in dem das SiC-Material in der Kopplungsschicht vorhanden ist, und (ii) dem Gesamtvolumen der Kopplungsschicht in dem Bereich von 10 % bis 90 % oder optional in dem Bereich von 30 % bis 70 % liegen.
  • In 14 sind die Porendichte und Porengröße so konfiguriert, dass kein miteinander verbundenes Netz aus Poren 601 gebildet wird.
  • Es ist möglich, solche und andere strukturellen Eigenschaften der Poren 601 unter Verwendung eines angemessenen Prozesses zum Vorbereiten der porösen Kopplungsschicht 102 maßzuschneidern. Zum Beispiel können die Größe und/oder Dichte der Poren 601 durch Anpassen einer Stromdichte des elektrochemischen Ätzens angepasst werden. Bei manchen Beispielen wird dies verwendet, um mehrere Teilschichten der Kopplungsschicht 102 mit unterschiedlichen Porendichten und/oder Porengrößen vorzubereiten. Ein entsprechendes Szenario ist in 15 veranschaulicht.
  • 15 veranschaulicht Aspekte mit Bezug auf die Porendichte als eine Funktion der vertikalen Position. In dem Szenario aus 15 beinhaltet die Kopplungsschicht 101 zwei Teilschichten 101-1, 101-2 (die z. B. aus mehreren Wiederholungen eines elektrochemischen Ätzprozesses mit angepassten Prozessparametern erhalten werden). Die Teilschicht 101-1 grenzt an das Substrat 130 an und die Teilschicht 101-2 grenzt an die Vorrichtungsschicht 102 an.
  • Wie veranschaulicht, weist die Teilschicht 101-1 im Vergleich zu der Porendichte 802 der Teilschicht 101-2 eine höhere Porendichte 801 auf.
  • Auf allgemeiner Ebene kann es eine Tendenz geben, die Porendichte 801, 802 für zunehmende Abstände entlang der vertikalen z-Richtung zu dem Substrat 130 zu verringern. Dadurch kann die Keimbedingung für epitaktisches Wachstum der Vorrichtungsschicht 102 verbessert werden. Insbesondere kann die Morphologie verbessert werden.
  • Unterschiedliche Porendichten 801, 802 können z. B. durch Variieren der Stromdichte des elektrochemischen Ätzens erreicht werden.
  • Zum Beispiel kann die Teilschicht 101-1 eine Porendichte in dem Bereich von 40 % bis 70 % aufweisen; währenddessen kann die Teilschicht 101-2 eine Porendichte in dem Bereich von 10 % bis 50 % aufweisen.
  • Bei manchen Beispielen kann die Teilschicht 101-1 ein miteinander verbundenes Netz aus Poren 601 bilden; währenddessen bildet die Teilschicht 101-2 möglicherweise kein miteinander verbundenes Netz aus Poren 601.
  • Zum Beispiel kann eine Dicke 101-1A der Teilschicht 101-1 in dem Bereich von 0,5 µm bis 50 µm liegen. Eine Dicke 101-2A kann in dem Bereich von 0,2 µm bis 20 µm liegen. Daher kann die Teilschicht 101-2 im Vergleich zu der Teilschicht 101-1 eine kleinere vertikale Ausdehnung aufweisen.
  • Zusammenfassend wurden vorstehend verschiedene Techniken beschrieben, die das Bilden von Halbleitervorrichtungen in einer Vorrichtungsschicht aus epitaktischem SiC ermöglichen. Die Vorrichtungsschicht ist auf einer Kopplungsschicht bereitgestellt, die Hohlräume, wie etwa Poren oder Lücken, beinhaltet. Die Kopplungsschicht ist auf einem SiC-Substrat bereitgestellt oder in dem SiC-Substrat nahe seiner Vorderseite definiert.
  • Diese Techniken erleichtern eine Produktion von Leistungshalbleitervorrichtungen mit hoher Qualität und hoher Ausbeute. Zum Beispiel kann die Vorrichtungsschicht - in Abhängigkeit von dem speziellen Typ von Halbleitervorrichtung - einen Schichtenstapel einschließlich eines Drain- oder Emittergebiets und, optional, eines Puffergebiets, eines Driftgebiets, eines p-dotierten Körpergebiets und/oder eines Source-Gebiets oder eines Vorderseitenemitters beinhalten.
  • Die Kopplungsschicht stellt Folgendes bereit: eine Funktionalität mit Bezug auf das Separieren des Substrats von der Vorrichtungsschicht; und/oder eine Funktionalität mit Bezug auf eine Barriere gegenüber einer Propagation von Defekten.
  • Zusammenfassend wurden die folgenden Beispiele beschrieben: Obwohl die Erfindung mit Bezug auf spezielle bevorzugte Ausführungsformen gezeigt und beschrieben wurde, werden einem Fachmann Äquivalente und Modifikationen bei der Lektüre und dem Verständnis der Beschreibung ersichtlich. Die vorliegende Erfindung beinhaltet alle solchen Äquivalente und Modifikationen und wird nur durch den Schutzumfang der angehängten Ansprüche beschränkt.
  • Zur Veranschaulichung wurden verschiedene Techniken mit Bezug auf das Separieren der Vorrichtungsschicht von dem Substrat bei der Kopplungsschicht für Szenarien beschrieben, in denen die Kopplungsschicht Lücken beinhaltet. Ähnliche Techniken können leicht auf Szenarien angewandt werden, in denen die Kopplungsschicht Poren beinhaltet.
  • Zur weiteren Veranschaulichung wurden verschiedene Techniken mit Bezug auf Verfahren beschrieben, die das Bereitstellen der Vorrichtungsschicht und der Kopplungsschicht beinhalten. Jeweilige Wafer können aus solchen Verfahren erhalten werden, wobei die Wafer strukturelle Eigenschaften aufweisen, die durch solche Verfahren charakterisiert werden.
  • Zur weiteren Veranschaulichung wurden verschiedene Techniken beschrieben, bei denen ein Grabenfüllprozess verwendet wird, um Lücken in einer epitaktisch aufgewachsenen Schicht aus SiC als die Vorrichtungsschicht zu definieren. Der Grabenfüllprozess kann auch in Verbindung mit einem Szenario verwendet werden, in dem die Vorrichtungsschicht in dem Substrat definiert ist.
  • Zur noch weiteren Veranschaulichung wurden verschiedene Techniken mit Bezug auf Vorrichtungsschichten beschrieben, die eine vergleichsweise große Dicke, z. B. wenigstens 20 µm, aufweisen. Ähnliche Techniken können auch für vergleichsweise dünne Vorrichtungsschichten, z. B. mit einer Dicke von höchstens 20 µm, bereitgestellt werden.
  • Zur noch weiteren Veranschaulichung können, wenngleich verschiedene Szenarien mit Bezug auf SiC als Halbleitermaterial beschrieben wurden, ähnliche Techniken in anderen Arten und Typen von Halbleitermaterialien mit breiter Bandlücke, z. B. GaN usw., implementiert werden.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Nicht-Patentliteratur
    • Lendenmann, H. et al. „Degradation in SiC bipolar devices: sources and consequences of electrically active dislocations in SiC.“ Materials Science Forum. Bd. 433. Trans Tech Publications, 2003 [0024]
    • Siehe Savkina, N. S., et al. „Characterization of 3C-SiC/6H-SiC heterostructures grown by vacuum sublimation.“ Materials Science Forum. Bd. 433, S. 293-296. Trans Tech Publications, 2003 [0025]
    • Swoboda, Marko, et al. „Laser assisted SiC wafering using COLD SPLIT.“ Materials Science Forum. Bd. 897 [0136]

Claims (16)

  1. Verfahren, das Folgendes umfasst: - Bereitstellen einer ersten Schicht (101) aus porösem Siliciumcarbid, die durch ein Siliciumcarbidsubstrat (130) gestützt wird; - Bereitstellen einer zweiten Schicht (102) aus epitaktischem Siliciumcarbid auf der ersten Schicht (101); - Bilden mehrerer Halbleitervorrichtungen (105, 105-1, 105-2, 105-3) in der zweiten Schicht (102); und - Separieren des Substrats (130) von der zweiten Schicht (102) bei der ersten Schicht (101).
  2. Verfahren nach Anspruch 1, wobei eine Dicke (102A) der zweiten Schicht (102) wenigstens 20 µm, optional wenigstens 50 µm, beträgt; oder wobei eine Dicke (102A) der zweiten Schicht (102) höchstens 30 µm, optional höchstens 20 µm, beträgt.
  3. Verfahren nach Anspruch 1 oder 2, wobei das poröse Siliciumcarbid der ersten Schicht (101) ein miteinander verbundenes Netz aus Poren (601) bildet.
  4. Verfahren nach einem der vorhergehenden Ansprüche, wobei die erste Schicht (101) eine erste Teilschicht (101-1) mit einer ersten Porendichte (801) umfasst und ferner eine zweite Teilschicht (101-2) mit einer zweiten Porendichte (802) umfasst, wobei die erste Teilschicht (101-1) der ersten Schicht (101) zwischen der zweiten Teilschicht (101-2) der ersten Schicht (101) und dem Substrat (130) angeordnet ist, wobei die erste Porendichte (801) größer als die zweite Porendichte (802) ist.
  5. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Bereitstellen der ersten Schicht (101) Verwenden eines epitaktischen Wachstumsprozesses und/oder eines elektrochemischen Ätzprozesses umfasst.
  6. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Bereitstellen der zweiten Schicht (102) Verwenden eines epitaktischen Wachstumsprozesses umfasst, wobei die zweite Schicht (102) eine erste Teilschicht (102-1) und eine zweite Teilschicht (102-2) umfasst, wobei die erste Teilschicht (102-1) der zweiten Schicht (102) zwischen der zweiten Teilschicht (102-2) der zweiten Schicht (102) und der ersten Schicht (101) angeordnet ist, wobei eine Wachstumsrate (312-1) des epitaktischen Wachstumsprozesses der ersten Teilschicht (102-1) der zweiten Schicht (102) kleiner als eine Wachstumsrate (312-2) des epitaktischen Wachstumsprozesses der zweiten Teilschicht (102-2) der zweiten Schicht (102) ist.
  7. Verfahren nach einem der vorhergehenden Ansprüche, wobei die erste Schicht (101) Dotierungsstoffe umfasst, die einen spezifischen Widerstand der ersten Schicht (101) definieren, wobei der spezifische Widerstand der ersten Schicht (101) kleiner als ein spezifischer Widerstand des Substrats (130) ist.
  8. Verfahren nach einem der vorhergehenden Ansprüche, das ferner Folgendes umfasst: - Planarisieren der ersten Schicht (101) vor dem Bereitstellen der zweiten Schicht (102).
  9. Verfahren nach einem der vorhergehenden Ansprüche, wobei die erste Schicht (101) ein lichtabsorbierendes Material umfasst, wobei das Separieren des Substrats (130) von der zweiten Schicht (102) Beschädigen der ersten Schicht (101) unter Verwendung von Laserlicht (250), das durch das lichtabsorbierende Material absorbiert wird, umfasst.
  10. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Separieren des Substrats (130) von der zweiten Schicht (102) wenigstens eines von Folgendem umfasst: - Injizieren eines Fluids in das poröse Siliciumcarbid der ersten Schicht und Abkühlen des Fluids auf unterhalb seines Gefrierpunkts; - rasche Druckänderungen; und - Mikrofunkenerodieren bei der ersten Schicht (101).
  11. Verfahren nach einem der vorhergehenden Ansprüche, das ferner Folgendes umfasst: - Bereitstellen eines Schutzmaterials an vertikalen Rändern, die in die zweite Schicht (102) geätzt sind.
  12. Verfahren nach einem der vorhergehenden Ansprüche, das ferner Folgendes umfasst: - vertikales Zerteilen der zweiten Schicht (102), um die Halbleitervorrichtungen (105, 105-1, 105-2, 105-3) der mehreren Halbleitervorrichtungen (105, 105-1, 105-2, 105-3) zu vereinzeln, wobei die zweite Schicht (102) vor dem Separieren des Substrats (130) von der zweiten Schicht (102) zerteilt wird.
  13. Verfahren nach einem der vorhergehenden Ansprüche, das ferner Folgendes umfasst: - Abscheiden einer Rückseitenmetallisierungsschicht auf einem Rest der ersten Schicht (101) nach dem Separieren des Substrats (130) von der zweiten Schicht (102).
  14. Verfahren nach einem der vorhergehenden Ansprüche, wobei die erste Schicht (101) mit einer ersten Wachstumsrate (311-1, 311-2) bereitgestellt wird, wobei die zweite Schicht (102) mit einer zweiten Wachstumsrate (312-1, 312-2) bereitgestellt wird, wobei die erste Wachstumsrate kleiner als die zweite Wachstumsrate ist.
  15. Verfahren nach einem der vorhergehenden Ansprüche, das ferner Folgendes umfasst: - Definieren eines Driftgebiets der mehreren Halbleitervorrichtungen (105, 105-1, 105-2, 105-3) in der zweiten Schicht (102), und - Definieren eines Drain-Gebiets oder eines Rückseitenemittergebiets der mehreren Halbleitervorrichtungen (105, 105-1, 105-2, 105-3) in der zweiten Schicht (102), wobei die Dicke des Drain-Gebiets oder des Rückseitenemittergebiets größer als die Dicke des Driftgebiets ist.
  16. Wafer, der Folgendes umfasst: - ein Siliciumcarbidsubstrat (130), und - eine erste Schicht (101) aus porösem Siliciumcarbid, die durch das Siliciumcarbidsubstrat (130) gestützt wird.
DE102019106124.5A 2018-03-22 2019-03-11 Bilden von Halbleitervorrichtungen in Siliciumcarbid Pending DE102019106124A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102018106866 2018-03-22
DE102018106866.2 2018-03-22

Publications (1)

Publication Number Publication Date
DE102019106124A1 true DE102019106124A1 (de) 2019-09-26

Family

ID=67848477

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019106124.5A Pending DE102019106124A1 (de) 2018-03-22 2019-03-11 Bilden von Halbleitervorrichtungen in Siliciumcarbid

Country Status (4)

Country Link
US (3) US11031483B2 (de)
JP (2) JP7482603B2 (de)
CN (1) CN110299323A (de)
DE (1) DE102019106124A1 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019111377A1 (de) * 2018-05-28 2019-11-28 Infineon Technologies Ag Verfahren zum Verarbeiten eines Siliziumkarbid-Wafers und ein Siliziumkarbid-Halbleiterbauelement
WO2020195196A1 (ja) * 2019-03-27 2020-10-01 日本碍子株式会社 ＳｉＣ複合基板及び半導体デバイス用複合基板
WO2020195197A1 (ja) * 2019-03-27 2020-10-01 日本碍子株式会社 ＳｉＣ複合基板及び半導体デバイス用複合基板
US11848197B2 (en) 2020-11-30 2023-12-19 Thinsic Inc. Integrated method for low-cost wide band gap semiconductor device manufacturing
DE102020215007A1 (de) 2020-11-30 2022-06-02 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines vertikalen Leistungshalbleiterbauelements
CN113690183B (zh) * 2021-07-06 2024-06-25 华为数字能源技术有限公司 晶圆的减薄方法
WO2023067386A1 (en) * 2021-10-22 2023-04-27 Infineon Technologies Ag Manufacturing and reuse of semiconductor substrates
US20230127556A1 (en) * 2021-10-22 2023-04-27 Infineon Technologies Ag Manufacturing and reuse of semiconductor substrates

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19803013B4 (de) 1998-01-27 2005-02-03 Robert Bosch Gmbh Verfahren zum Ablösen einer Epitaxieschicht oder eines Schichtsystems und nachfolgendem Aufbringen auf einen alternativen Träger
JP3453544B2 (ja) 1999-03-26 2003-10-06 キヤノン株式会社 半導体部材の作製方法
DE10131249A1 (de) * 2001-06-28 2002-05-23 Wacker Siltronic Halbleitermat Verfahren zur Herstellung eines Films oder einer Schicht aus halbleitendem Material
JP2003095798A (ja) 2001-09-27 2003-04-03 Hoya Corp 単結晶基板の製造方法
JP4976647B2 (ja) 2004-07-29 2012-07-18 富士電機株式会社 炭化珪素半導体基板の製造方法
DE602004010117D1 (de) 2004-09-16 2007-12-27 St Microelectronics Srl Verfahren zur Hestellung von zusammengestzten Halbleiterplättchen mittels Schichtübertragung
DE102007021991B4 (de) 2007-05-10 2015-03-26 Infineon Technologies Austria Ag Verfahren zum Herstellen eines Halbleiterbauelements durch Ausbilden einer porösen Zwischenschicht
JP5521339B2 (ja) 2009-02-05 2014-06-11 信越半導体株式会社 多層膜付き半導体ウェーハの製造方法及び半導体デバイスの製造方法
US8883612B2 (en) 2011-09-12 2014-11-11 Infineon Technologies Austria Ag Method for manufacturing a semiconductor device
WO2013054580A1 (ja) 2011-10-13 2013-04-18 住友電気工業株式会社 炭化珪素基板、炭化珪素半導体装置、炭化珪素基板の製造方法、および炭化珪素半導体装置の製造方法
US8906782B2 (en) 2011-11-07 2014-12-09 Infineon Technologies Ag Method of separating semiconductor die using material modification
US9406551B2 (en) 2012-09-27 2016-08-02 Infineon Technologies Austria Ag Method for manufacturing a semiconductor substrate, and method for manufacturing semiconductor devices integrated in a semiconductor substrate
US9875935B2 (en) 2013-03-08 2018-01-23 Infineon Technologies Austria Ag Semiconductor device and method for producing the same
WO2015009669A1 (en) 2013-07-16 2015-01-22 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Lift-off of epitaxial layers from silicon carbide or compound semiconductor substrates
US9761493B2 (en) 2014-01-24 2017-09-12 Rutgers, The State University Of New Jersey Thin epitaxial silicon carbide wafer fabrication
US9673047B2 (en) 2014-10-22 2017-06-06 The United States Of America, As Represented By The Secretary Of The Navy Solid phase epitaxy of 3C—SiC on Si(001)
DE102016105610B4 (de) 2016-03-24 2020-10-08 Infineon Technologies Ag Halbleiterbauelement mit einer Graphenschicht und ein Verfahren zu dessen Herstellung
US10242926B2 (en) * 2016-06-29 2019-03-26 Alpha And Omega Semiconductor (Cayman) Ltd. Wafer level chip scale package structure and manufacturing method thereof
DE102016114949B4 (de) 2016-08-11 2023-08-24 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Lendenmann, H. et al. „Degradation in SiC bipolar devices: sources and consequences of electrically active dislocations in SiC." Materials Science Forum. Bd. 433. Trans Tech Publications, 2003
Siehe Savkina, N. S., et al. „Characterization of 3C-SiC/6H-SiC heterostructures grown by vacuum sublimation." Materials Science Forum. Bd. 433, S. 293-296. Trans Tech Publications, 2003
Swoboda, Marko, et al. „Laser assisted SiC wafering using COLD SPLIT." Materials Science Forum. Bd. 897

Also Published As

Publication number Publication date
US20230361196A1 (en) 2023-11-09
US20190296125A1 (en) 2019-09-26
JP2024045255A (ja) 2024-04-02
US11735642B2 (en) 2023-08-22
CN110299323A (zh) 2019-10-01
JP2019176142A (ja) 2019-10-10
JP7482603B2 (ja) 2024-05-14
US11031483B2 (en) 2021-06-08
US20210265484A1 (en) 2021-08-26

Similar Documents

Publication Publication Date Title
DE102019106124A1 (de) Bilden von Halbleitervorrichtungen in Siliciumcarbid
DE102017127169B4 (de) Verfahren zur herstellung eines halbleiterbauelements
DE112011103569B4 (de) Verfahren zum Herstellen eines SiC-Bipolarübergangstransistors und SiC-Bipolarübergangstransistor hieraus
DE102014101937B4 (de) Verfahren zum Herstellen einer Superübergang-Halbleitervorrichtung und Halbleitervorrichtung
DE102016120771B3 (de) Verfahren zum Herstellen von Halbleitervorrichtungen und Halbleitervorrichtung, die wasserstoff-korrelierte Donatoren enthält
DE102015208097B4 (de) Herstellen einer Halbleitervorrichtung durch Epitaxie
DE112010000953B4 (de) Verfahren zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung
DE102013107632B4 (de) Verfahren zum Herstellen von Halbleitervorrichtungen mittels Ionenimplantation
DE102017102127B4 (de) Verfahren zum Herstellen von Halbleitervorrichtungen unter Verwendung einer Epitaxie und Halbleitervorrichtungen mit einer lateralen Struktur
DE102018133433B4 (de) Siliziumcarbid-Körper enthaltende Halbleitervorrichtung und Herstellungsverfahren
DE102018110190A1 (de) Siliziumcarbidepitaxiewafer, Siliziumcarbidbipolartransistor mit isoliertem Gate und Verfahren zur Herstellung desselben
DE102018103849B4 (de) Siliziumcarbid-Halbleiterbauelement mit einer in einer Grabenstruktur ausgebildeten Gateelektrode
DE102013010187A1 (de) Schottky-Barriere-Vorrichtung mit lokal planarisierter Oberfläche und zugehöriges Halbleitererzeugnis
DE102017131354A1 (de) Ein Halbleiterbauelement mit breitem Bandabstand und ein Verfahren zum Bilden eines Halbleiterbauelements mit breitem Bandabstand
DE102016109165B4 (de) Ein halbleiterbauelement und verfahren zum bilden einer mehrzahl von halbleiterbauelementen
DE102014101859B4 (de) Superjunction-Halbleitervorrichtung mit Überkompensationszonen und Verfahren zu deren Herstellung
DE112017003667T5 (de) Halbleitereinheit und Verfahren zur Herstellung derselben
DE102017119568B4 (de) Siliziumkarbidbauelemente und Verfahren zum Herstellen von Siliziumkarbidbauelementen
DE102018111450B4 (de) Verfahren zum Verarbeiten eines Breiter-Bandabstand-Halbleiterwafers, Verfahren zum Bilden einer Mehrzahl von dünnen Breiter-Bandabstand-Halbleiterwafern und Breiter-Bandabstand-Halbleiterwafer
DE112020006883T5 (de) Halbleitereinheit und verfahren zur herstellung einer halbleitereinheit
DE102017106202B4 (de) Verfahren zum herstellen einer halbleitervorrichtung, umfassend eine ätzung eines halbleitermaterials
DE102017127010B4 (de) Verbundwafer und Verfahren zur Herstellung eines Halbleiterbauelements
DE112008002818B9 (de) Elektronisches Bauelement mit einem gesteuerten elektrischen Feld und Verfahren
DE102014113734A1 (de) Verfahren zur herstellung von halbleiterregionen, die verunreinigungen enthalten
DE102008018038A1 (de) Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines optoelektronischen Halbleiterkörpers

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication