DE102018110190A1 - Siliziumcarbidepitaxiewafer, Siliziumcarbidbipolartransistor mit isoliertem Gate und Verfahren zur Herstellung desselben - Google Patents

Siliziumcarbidepitaxiewafer, Siliziumcarbidbipolartransistor mit isoliertem Gate und Verfahren zur Herstellung desselben Download PDF

Info

Publication number
DE102018110190A1
DE102018110190A1 DE102018110190.2A DE102018110190A DE102018110190A1 DE 102018110190 A1 DE102018110190 A1 DE 102018110190A1 DE 102018110190 A DE102018110190 A DE 102018110190A DE 102018110190 A1 DE102018110190 A1 DE 102018110190A1
Authority
DE
Germany
Prior art keywords
silicon carbide
buffer layer
layer
less
doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102018110190.2A
Other languages
English (en)
Inventor
Takeshi Tawara
Hidekazu Tsuchida
Koichi Murata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of DE102018110190A1 publication Critical patent/DE102018110190A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thyristors (AREA)
  • Bipolar Transistors (AREA)

Abstract

Es wird ein SiC-IGBT bereitgestellt, der das Auftreten von Stapelfehlern effektiv verhindern kann, die sich aufgrund übermäßiger Elektronen erweitern, die in der Nähe einer Kollektorelektrode während des Vorwärtsbetriebs eines IGBT mit einer selbsttragenden Epitaxieschicht eingeführt werden.Der SiC-IGBT umfasst eine p-Kollektorschicht (p-Pufferschicht 2), eine n-Spannungssperrschicht 4, die auf der Kollektorschicht vorgesehen ist, p-Basisregionen (zweite p-Basisregionen 6a, 6b), die auf der n-Spannungssperrschicht 4 vorgesehen sind, nEmitterregionen 8a, 8b, die in einem oberen Abschnitt der p-Basisregion vorgesehen sind, einen Gateisolierfilm 10, der in einem oberen Abschnitt der Spannungssperrschicht 4 vorgesehen ist, und eine Gateelektrode 11, die auf dem Gateisolierfilm 19 vorgesehen ist. Die p-Pufferschicht 2 weist eine Dicke t1 von fünf Mikrometer oder mehr und 20 Mikrometer oder weniger auf und ist mit Al bei einer Störstellenkonzentration von 5×10cmoder mehr und 5×10cmoder weniger dotiert und mit B bei einer Störstellenkonzentration von 2×10cmoder mehr und weniger als 5×10cmdotiert.

Description

  • [Technisches Gebiet]
  • Die vorliegende Erfindung betrifft einen Siliziumcarbid- (SiC) -Bipolartransistor mit isoliertem Gate (IGBT), einen Epitaxiewafer für einen SiC-IGBT, ein Verfahren zum Herstellen des Epitaxiewafers und ein Verfahren zum Herstellen des SiC-IGBT.
  • [Stand der Technik]
  • In einem Epitaxiewafer, der durch epitaktisches Wachsen eines SiC auf einem SiC-Substrat erlangt wurde, existieren viele Kristallfehler und Versetzungen. Die Kristallfehler und Versetzungen werden als nachteilige Auswirkungen auf die Charakteristiken von SiC-Halbleitervorrichtungen aufweisend betrachtet. Insbesondere erweitert sich eine Basisflächenversetzung (BPD) in einer Epitaxialwachstumsschicht zu einem Stapelfehler (SF) bei einem Bipolarbetrieb in der Halbleitervorrichtung und es besteht eine geringere Wahrscheinlichkeit, dass ein Strom fließt. Daher erhöht sich eine Durchlassspannung der Halbleitervorrichtung und die BPD verursacht, dass eine „bipolare Verschlechterung“ auftritt.
  • Mehrere hundert bis mehrere tausend BPDs existieren pro Quadratzentimeter im Substrat. Die meisten BPDs werden während des epitaktischen Aufwachsens in Kantenversetzungen (TEDs) umgewandelt. Es tritt jedoch das Problem auf, dass die verbleibenden BPDs bis zu einer Oberfläche durchdringen und sich erweitern, sodass sie dreieckförmig sind und Stapelfehler auftreten. Das Problem wird durch das Verbessern von Epitaxialwachstumsbedingungen gelöst werden, um die Effizienz der Umwandlung zu erhöhen, sodass fast alle BPDs umgewandelt werden. In den letzten Jahren wurde jedoch eine Erweiterung eines Stapelfehlers in eine Stabform berichtet, was ein neues Problem für die praktische Verwendung der SiC-Halbleitervorrichtung verursacht, bei dem ein Bipolarbetrieb wie beschrieben in der Nichtpatentliteratur (NPTL) 1 auftritt.
  • In der NPTL 1 werden Rekombinationselektronen und -löcher im Halbleitersubstrat als ein Faktor aufgezeigt, der die Erweiterung des stabförmigen Stapelfehlers verursacht. Und es wird ein Schema offenbart, um die Dicke einer Pufferschicht zu erhöhen, die auf einem Halbleitersubstrat einer Halbleitervorrichtung epitaktisch gewachsen wird, um zu verhindern, dass eine übermäßig große Anzahl an Löchern in das Halbleitersubstrat eingeführt wird, sodass die Rekombination unterdrückt wird. Das Wachsen der dicken Pufferschicht ist jedoch nicht bevorzugt, da sich infolge der Reduzierung des Durchsatzes des Prozesses für das epitaktische Aufwachsen die Kosten erhöhen, und der Ertrag wird infolge eines Anstiegs der Defektdichte reduziert und ferner erhöht sich der Widerstand des Epitaxiewafers. Daher ist eine Technik erforderlich, um den stabförmigen Stapelfehler zu verhindern, was die Dicke der Pufferschicht minimiert.
  • [Quellenangabe]
  • [Nichtpatentliteratur]
  • [NPTL 1]: J. J. Sumakeris et al., „Approaches to Stabilizing the Forward Voltage of Bipolar SiC Devices“, (USA), Materials Science Forum, Online 457-460, 2004, S. 1113-1116
  • [Kurzdarstellung der Erfindung]
  • Gemäß einer Analyse durch die Erfinder betreffs des vorgenannten bipolaren Verschlechterungsphänomens erweitern sich Stapelfehler, da BPDs, die im Substrat existieren, als ein Startpunkt dienen und übermäßige Löcher in die Position der BPD eingeführt werden. Des Weiteren tritt infolge der Testuntersuchung durch die Erfinder selbst in einem Bipolartransistor mit isoliertem Gate (IGBT) mit einer selbsttragenden Epitaxieschicht, die durch das Aufwachsen einer Epitaxialwachstumsschicht und das Entfernen eines Substrats erlangt ist, ein ähnliches bipolares Verschlechterungsphänomen bei der elektrischen Vorwärtsleitung auf. Im Fall von einem IGBT mit einer selbsttragenden Epitaxieschicht, betreffs des bipolaren Verschlechterungsphänomens, existieren BPDs in Kratzern oder beschädigten Abschnitten, die beim Entfernen von Substrat verursacht werden. Da die BPDs als ein Startpunkt dienen und übermäßige Elektronen in der Nähe einer Kollektorelektrode in den BPDs in den Startpunkt eingeführt werden, werden Stapelfehler erweitert.
  • [Technisches Problem]
  • Die vorliegende Erfindung erfolgte im Hinblick auf die vorgenannten Probleme und eine Aufgabe der vorliegenden Erfindung ist es, einen Siliziumcarbidepitaxiewafer bereitzustellen, der das Auftreten von Stapelfehlern effektiv verhindern kann, die aufgrund übermäßiger Elektronen erweitert werden, welche in der Nähe einer Kollektorelektrode während eines Vorwärtsbetriebs eines IGBT mit einer selbsttragenden Epitaxieschicht eingeführt werden, einen Siliziumcarbidbipolartransistor mit isoliertem Gate unter Verwendung des Siliziumcarbidepitaxiewafers, ein Verfahren zum Herstellen des Siliziumcarbidepitaxiewafers und ein Verfahren zum Herstellen des Siliziumcarbidbipolartransistors mit isoliertem Gate.
  • [Lösung des Problems]
  • Um die vorgenannten Probleme zu lösen, umfasst ein Aspekt eines Siliziumcarbidbipolartransistors mit isoliertem Gate gemäß der vorliegenden Erfindung, eine p-Kollektorschicht, die Siliziumcarbid ist, wobei die Kollektorschicht eine Dicke von fünf Mikrometer oder mehr und 20 Mikrometer oder weniger aufweist und die Kollektorschicht mit Aluminium bei einer Störstellenkonzentration von 5×1017 cm-3 oder mehr und 5×1018 cm-3 oder weniger dotiert ist, und mit Bor bei einer Störstellenkonzentration von 2×1016 cm-3 oder mehr und weniger als 5×1017 cm-3 dotiert ist, eine n-Spannungssperrschicht, die auf der Kollektorschicht vorgesehen ist, eine p-Basisregion, die auf der Spannungssperrschicht vorgesehen ist, eine n-Emitterregion, die in einem oberen Abschnitt der Basisregion vorgesehen ist, einen Gateisolierfilm, der in einem oberen Abschnitt der Spannungssperrschicht vorgesehen ist, und eine Gateelektrode, die auf dem Gateisolierfilm vorgesehen ist, wobei das in die Kollektorschicht dotierte Bor das Einfangen und Auslöschen von Elektronen als ein Minoritätsladungsträger verbessert.
  • Und ein Aspekt eines Siliziumcarbidepitaxiewafers gemäß der Erfindung umfasst ein Substrat, das Siliziumcarbid ist, und eine p-Pufferschicht, die auf dem Substrat vorgesehen ist, wobei die Pufferschicht eine Dicke von fünf Mikrometer oder mehr und 20 Mikrometer oder weniger aufweist und die Pufferschicht eine Kollektorregion aufweist, die mit Aluminium bei einer Störstellenkonzentration von 5×1017 cm-3 oder mehr und 5×1018 cm-3 oder weniger dotiert ist und die mit Bor bei einer Störstellenkonzentration von 2×1016 cm-3 oder mehr und weniger als 5×1017 cm-3 dotiert ist, wobei das Bor, das in in die Pufferschicht dotiert ist, das Einfangen und Auslöschen von Elektronen als ein Minoritätsladungsträger verbessert.
  • Und ein Aspekt eines Verfahrens zum Herstellen eines Siliziumcarbidepitaxiewafers gemäß der vorliegenden Erfindung umfasst das Bilden einer p-Pufferschicht, die Siliziumcarbid ist, als eine Kollektorregion auf einem Substrat durch Dotieren von Aluminium und Bor, sodass die Pufferschicht eine Dicke von fünf Mikrometer oder mehr und 20 Mikrometer oder weniger aufweist, sodass die Pufferschicht mit dem Aluminium bei einer Störstellenkonzentration von 5×1017 cm-3 oder mehr und 5×1018 cm-3 oder weniger dotiert wird und mit Bor bei einer Störstellenkonzentration von 2×1016 cm-3 oder mehr und weniger als 5×1017 cm-3 dotiert wird, wobei das in die Pufferschicht dotierte Bor das Einfangen und Auslöschen von Elektronen als ein Minoritätsladungsträger verbessert.
  • Und ein Aspekt eines Verfahrens zum Herstellen eines Siliziumcarbidbipolartransistors mit isoliertem Gate gemäß der vorliegenden Erfindung verwendet einen Siliziumcarbidepitaxiewafer, der ein Substrat und eine p-Pufferschicht, die Siliziumcarbid ist, als eine Kollektorschicht umfasst. Der Siliziumcarbidepitaxiewafer ist durch das Verfahren zum Herstellen eines Siliziumcarbidepitaxiewafers gemäß dem vorstehenden Aspekt des Verfahrens zum Herstellen des Siliziumcarbidbipolartransistors mit isoliertem Gate hergestellt. Der Aspekt eines Verfahrens zum Herstellen eines Siliziumcarbidbipolartransistors mit isoliertem Gate umfasst das Entfernen des Substrats, Bilden einer n-Spannungssperrschicht auf der Kollektorschicht, Bilden einer p-Basisregion auf der Spannungssperrschicht, Bilden einer n-Emitterregion in einem oberen Abschnitt der Basisregion, Bilden eines Gateisolierfilms in einem oberen Abschnitt der Spannungssperrschicht und Bilden einer Gateelektrode auf dem Gateisolierfilm, wobei das in die Kollektorschicht dotierte Bor das Einfangen und Auslöschen von Elektronen als ein Minoritätsladungsträger verbessert.
  • [Vorteilhafte Wirkungen der Erfindung]
  • Durch den Siliziumcarbidepitaxiewafer und den Siliziumcarbidbipolartransistor gemäß der vorliegenden Erfindung mit isoliertem Gate ist es möglich, das Auftreten von Stapelfehlern effektiv zu verhindern, die aufgrund übermäßiger Elektronen erweitert werden, die in der Nähe einer Kollektorelektrode während eines Vorwärtsbetriebs eines IGBT mit einer selbsttragenden Epitaxieschicht eingeführt werden. Außerdem ist es durch das Verfahren zum Herstellen eines Siliziumcarbidepitaxiewafers und das Verfahren zum Herstellen eines Siliziumcarbidbipolartransistors mit isoliertem Gate gemäß der vorliegenden Erfindung möglich, eine Halbleitervorrichtung zu implementieren, die das Auftreten von Stapelfehlern effektiv verhindern kann, die aufgrund übermäßiger Elektronen erweitert werden, die in der Nähe einer Kollektorelektrode während eines Vorwärtsbetriebs eines IGBT mit einer selbsttragenden Epitaxieschicht eingeführt werden.
  • Figurenliste
    • 1 ist eine Querschnittansicht, die einen Aufriss eines Siliziumcarbidbipolartransistors mit isoliertem Gate gemäß einer ersten Ausführungsform schematisch veranschaulicht;
    • 2 ist eine grafische Darstellung, welche die Abhängigkeit der Minoritätsladungsträgerlebensdauer auf eine B-Dotierungskonzentration veranschaulicht, wenn Aluminium (Al) und Bor (B) gleichzeitig dotiert (codotiert) werden;
    • 3 ist eine grafische Darstellung, die eine Beziehung zwischen Minoritätsladungsträgerlebensdauer und der Dicke einer Pufferschicht veranschaulicht, die erforderlich ist, um eine Erweiterung eines SF zu verhindern;
    • 4 ist eine Querschnittansicht, die einen Aufriss eines Siliziumcarbidepitaxiewafers gemäß einer ersten Ausführungsform schematisch veranschaulicht;
    • 5 ist ein Ablaufdiagramm, das ein Verfahren zum Herstellen des Siliziumcarbidepitaxiewafers gemäß der ersten Ausführungsform veranschaulicht;
    • 6A ist eine Prozessquerschnittansicht, die ein Verfahren zum Herstellen des Siliziumcarbidbipolartransistors mit isoliertem Gate gemäß der ersten Ausführungsform (Nr. 1) erklärt;
    • 6B ist eine Prozessquerschnittansicht, die das Verfahren zum Herstellen des Siliziumcarbidbipolartransistors mit isoliertem Gate gemäß der ersten Ausführungsform (Nr. 2) erklärt;
    • 6C ist eine Prozessquerschnittansicht, die das Verfahren zum Herstellen des Siliziumcarbidbipolartransistors mit isoliertem Gate gemäß der ersten Ausführungsform (Nr. 3) erklärt;
    • 7 ist eine Querschnittansicht, die einen Aufriss eines Epitaxiewafers gemäß einer zweiten Ausführungsform schematisch veranschaulicht; und
    • 8 ist ein Ablaufdiagramm, das ein Verfahren zum Herstellen des Epitaxiewafers gemäß der zweiten Ausführungsform veranschaulicht.
  • [Beschreibung von Ausführungsformen]
  • Im Folgenden werden erste und zweite Ausführungsformen der vorliegenden Erfindung beschrieben. In der folgenden Beschreibung der Zeichnungen werden die gleichen oder ähnlichen Komponenten durch die gleichen oder ähnlichen Bezugsnummern bezeichnet. Es sollte jedoch beachtet werden, dass die Zeichnungen schematisch sind, sich eine Beziehung zwischen der Dicke und planaren Abmessungen, ein Verhältnis der Dicke von jeder Vorrichtung und jedes Elements und dergleichen von den tatsächlichen unterscheiden. Daher sollten spezifische Dicken und Abmessungen unter Bezugnahme auf die folgende Beschreibung bestimmt werden. Außerdem können die Beziehungen und Verhältnisse von Abmessungen zwischen Figuren unterschiedlich sein.
  • Außerdem sind in der folgenden Beschreibung, die „Links-Rechts“-Richtungen und die „Auf-Ab“-Richtungen einfach zur Annehmlichkeit der Beschreibung definiert und begrenzen den technischen Sinn der vorliegenden Erfindung nicht. Wenn daher beispielsweise die Papierebene um 90 Grad gedreht wird, wird die „Links-Rechts“-Richtung zur „Auf-Ab“-Richtung geändert und die „Auf-Ab“-Richtung wird zur „Links-Rechts“-Richtung geändert. Wenn die Papierebene um 180 Grad gedreht wird, wird die „linke“ Seite zur „rechten“ Seite geändert und die „rechte“ Seite zur „linken“ Seite geändert. Außerdem bezeichnen die Symbole „+“ und „-“, die zu n oder p einer Halbleiterregion hinzugefügt sind, dass die Störstellenkonzentration (Störstellendichte) der Halbleiterregion entsprechend höher oder niedriger ist als die einer Halbleiterregion ohne die Symbole „+“ und „-“.
  • -Erste Ausführungsform-
  • <Siliziumcarbidbipolartransistor mit isoliertem Gate>
  • Ein Siliziumcarbidbipolartransistor mit isoliertem Gate gemäß einer ersten Ausführungsform (im Folgenden auch als ein „erster SiC-IGBT“ bezeichnet) wird unter Bezugnahme auf 1 beschrieben. Der erste SiC-IGBT umfasst eine p-Pufferschicht 2, die mit Al und B dotiert ist, eine n-Feldstoppschicht 3, die auf der p-Pufferschicht 2 vorgesehen ist, und eine n-Spannungssperrschicht 4, die auf der n-Feldstoppschicht 3 vorgesehen ist.
  • Die n-Feldstoppschicht 3 ist mit Stickstoff (N) oder dergleichen bei einer höheren Störstellenkonzentration dotiert als die Störstellenkonzentration (die im Folgenden auch einfach als „Konzentration“ bezeichnet wird) der n-Spannungssperrschicht 4. Die n-Spannungssperrschicht 4 ist mit N oder dergleichen bei ungefähr 1×1015 cm-3 oder weniger dotiert. Die Dicke der n-Spannungssperrschicht 4 wird abhängig von einer vorbestimmten Durchbruchspannung geeignet bestimmt. Wenn beispielsweise der erste SiC-IGBT eine Durchbruchspannung von 13 kV bis 20 kV aufweist, kann die Dicke auf 100 Mikrometer bis 250 Mikrometer oder dergleichen festgelegt werden.
  • Des Weiteren umfasst der erste SiC-IGBT mehrere erste p+-Basisregionen 5a, 5b, die in einem oberen Abschnitt der n-Spannungssperrschicht 4 selektiv vorgesehen sind, und mehrere zweite p-Basisregionen 6a, 6b, die auf den ersten p+-Basisregionen 5a, 5b vorgesehen sind. Außerdem umfasst der erste SiC-IGBT mehrere n+ -Emitterregionen 8a, 8b, die in einem oberen Abschnitt der zweiten p-Basisregionen 6a, 6b selektiv vorgesehen sind, und mehrere erste p+-Kontaktregionen 9a, 9b, die im oberen Abschnitt der zweiten p-Basisregionen 6a, 6b selektiv vorgesehen sind.
  • Wie veranschaulicht in 1, ist eine n-Basisregion 7 als eine leitende Streifen-Region zwischen den angrenzenden zweiten p-Basisregionen 6a, 6b auf dem oberen Abschnitt der n-Spannungssperrschicht 4 vorgesehen. Eine obere Fläche der n-Spannungssperrschicht 4, die sich zwischen der ersten p+-Basisregion 5a und der ersten Basisregion 5b befindet, die entsprechend lokal im oberen Abschnitt der n-Spannungssperrschicht 4 angeordnet sind, und die untere Fläche der n-Basisregion 7 kontaktieren einander.
  • Eine Gateelektrode 11 ist auf einem Gateisolierfilm 10 vorgesehen, der sowohl auf den zweiten p-Basisregionen 6a, 6b als auch auf der n-Basisregion 7 angeordnet ist. Ein Zwischenschichtdielektrikum 12 ist auf der Gateelektrode 11 vorgesehen und eine Emitterelektrode 13 ist auf dem Zwischenschichtdielektrikum 12, auf oberen Flächen der n+-Emitterregionen 8a, 8b und den ersten p+-Kontaktregionen 9a, 9b vorgesehen. Außerdem ist auf einer unteren Fläche der p-Pufferschicht 2 auf der Seite gegenüber der n-Spannungssperrschicht 4 eine zweite p+-Kontaktregion 14 vorgesehen und eine Kollektorelektrode 15 ist auf einer unteren Fläche der zweiten p+-Kontaktregion 14 vorgesehen.
  • Die Konzentration von Al, welches der Hauptdotierstoff in der p-Pufferschicht 2 ist, ist auf einen Bereich von ungefähr 5×1017 cm-3 oder mehr und ungefähr 5×1018 cm-3 oder weniger festgelegt. Da die p-Pufferschicht 2 als eine Kollektorschicht des IGBT fungiert, wenn die Al-Konzentration niedriger ist als 5×1017 cm-3, werden Löcher nicht ausreichend in die n-Spannungssperrschicht 4 eingeführt und der Widerstand des IGBT-Elements wird erhöht. Wenn andererseits die Al-Konzentration höher ist als 5×1018 cm-3, treten Probleme auf, dass eine Fläche des Epitaxialwachstumsfilms aufgeraut wird und dass das Al im Epitaxialwachstumsofen verbleibt. Wenn die n-Feldstoppschicht 3 auf der p-Pufferschicht 2 vorgesehen ist, werden des Weiteren aufgrund des Unterschieds in der Gitterkonstanten der entsprechenden Schichten Grenzschichtversetzungsdefekte eingeführt.
  • Die B-Konzentration, die ein Hilfsdotierstoff der p-Pufferschicht 2 ist, ist auf einen Bereich von ungefähr 2×1016 cm-3 oder mehr und weniger als ungefähr 5×1017 cm-3 festgelegt. Wenn die B-Konzentration niedriger ist als 2×1016 cm-3 und den unteren Grenzwert nicht erreicht, wird ein Minoritätsladungsträger nicht ausreichend eingefangen und es ist nicht möglich, das Auftreten von stabförmigen Stapelfehlern effektiv zu verhindern. Wenn andererseits die B-Konzentration übermäßig höher ist als 5×1017 cm-3, tritt ein Problem auf, dass B im Epitaxialwachstumsofen verbleibt.
  • Hier werden beim Bestimmen von Spezifikationen von Minoritätsladungsträgerlebensdauer, Dicke, Al-Konzentration und B-Konzentration der p-Pufferschicht 2 im Voraus von den Erfindern erlangte Resultate speziell beschrieben. Zuerst wurde ein Epitaxialwachstumsfilm epitaktisch gewachsen, sodass er mit B und Al zusammen dotiert wurde, und die Erfinder haben die Effektivität des Reduzierens der Minoritätsladungsträgerlebensdauer durch Codotieren von B und Al überprüft. Infolge der Überprüfung stellten die Erfinder fest, dass die Minoritätsladungsträgerlebensdauer „τ“ bei 250 °C durch die folgende mathematische Formel (1) dargestellt wird. 1 / τ [ μ s − 1 ] = 1 / τ A1 [ μ s − 1 ] + 6,9 × 10 16 × P B
    Figure DE102018110190A1_0001
    PB : Borkonzentration
  • In der mathematischen Formel (1) bedeutet „τAl“ die Minoritätsladungsträgerlebensdauer bei 250 °C, wenn nur Al dotiert ist. Hier ist allgemein bekannt, dass sich die Minoritätsladungsträgerlebensdauer als Reaktion auf die Zunahme der Al-Konzentration verringert. Es ist jedoch tatsächlich schwierig, aufgrund von Problemen die Al-Konzentration übermäßig zu erhöhen, sodass eine Fläche des epitaxialen aufgewachsenen Films aufgeraut wird oder das Al im Ofen verbleibt. Daher ist die Minoritätsladungsträgerlebensdauer, die vom Standpunkt der geforderten Designsicherheit angestrebt wird, auf ungefähr 350 Nanosekunden bei 250 °C als ein unterer Grenzwert festgelegt. 2 veranschaulicht ein Resultat der Berechnung einer Beziehung zwischen einem Betrag an dotiertem B und der Minoritätsladungsträgerlebensdauer, wenn der Wert von 350 Nanosekunden für „τAl“ in der mathematischen Formel (1) verwendet wird. Wie veranschaulicht in 2, kann die Minoritätsladungsträgerlebensdauer durch die Menge an dotiertem B über einen weiten Bereich gesteuert werden.
  • Andererseits überprüften die Erfinder auch, wie lange die Minoritätsladungsträgerlebensdauer ausreichend ist, um das Auftreten von Stapelfehlern zu verhindern. Zuerst wurde eine p-n-Diode mit einer strukturierten Elektrode, in der eine Lichtausstrahlung zum Zeitpunkt der elektrischen Vorwärtsleitung beobachtet werden kann, vorbereitet. Und die Elektronendichte wurde überprüft, wenn sich Stapelfehler von innerhalb der p-Schicht erweitern, während der Strom, der durch die p-n-Diode fließt, und die Temperatur der p-n-Diode geändert wurden. Infolge der Überprüfung begannen die Stapelfehler, sich zu erweitern, wenn durch Erhöhen des Stroms und der Temperatur die Elektronendichte einen bestimmten Schwellenwert von ungefähr 2×1015 cm-3 überschritt.
  • Die Erfinder berechneten eine Beziehung zwischen der Dicke t1 der p-Pufferschicht 2 und die erforderliche Minoritätsladungsträgerlebensdauer durch Verwenden beider Daten der Schwellenwerte der Elektronendichte und der erlangten Minoritätsladungsträgerlebensdauer, während sie einen maximalen Betrag an Elektronen, die während des Betriebs einer tatsächlichen Vorrichtung als Halbleitervorrichtungen eingeführt werden, berücksichtigten. Wie veranschaulicht im Resultat der Berechnung in 3 ist die erforderliche Dicke t1 der p-Pufferschicht 2 umso dünner, je dünner die Minoritätsladungsträgerlebensdauer ist.
  • Wenn die p-Pufferschicht 2 durch das Verfahren zum Schleifen eines Epitaxialwachstumsfilms, der auf dem n+-Substrat 1 epitaktisch gewachsen ist, zusammen mit dem n+-Substrat 1 implementiert wird, beträgt die Dicke des Epitaxialwachstumsfilms einschließlich der p-Pufferschicht 2 bevorzugt ungefähr 15 Mikrometer oder mehr und 30 Mikrometer oder weniger. Wenn die Dicke der p-Pufferschicht 2, die ein Epitaxialwachstumsfilm ist, zu dünn ist, kann ein Problem, dass das Einfangen der Minoritätsladungsträger unzureichend ist und das Auftreten von stabförmigen Stapelfehlern nicht effektiv verhindert wird, und wenn das Substrat 1 geschliffen oder poliert wird, um es beim IGBT-Herstellungsprozess zu entfernen, könnte das n+-Substrat 1 verloren sein. Da eine Variation in der Dicke des n+-Substrats 1 existiert, ist eine bestimmte Region mit einer Dicke von ungefähr zehn Mikrometer als ein Materialaufmaß zum Schleifen erforderlich, wenn das n+-Substrat 1 entfernt wird. Daher ist die Dicke von ungefähr fünf Mikrometer bis zu ungefähr 20 Mikrometer ausschließlich des Materialaufmaßes letztendlich als die Dicke t1 der p-Pufferschicht 2 erforderlich. Wenn andererseits die p-Pufferschicht 2, die ein Epitaxialwachstumsfilm ist, zu dick ist, wird die Wachstumszeit der p-Pufferschicht 2 als ein Epitaxialwachstumsfilm stark erhöht und dann tritt ein Problem auf, dass sich die Herstellungskosten erhöhen, und ein Problem, dass sich die Rauheit der Fläche und die Defektdichte erhöhen.
  • Gemäß den Resultaten der Berechnung ist es erforderlich, dass die Minoritätsladungsträgerlebensdauer kleiner als ungefähr 60 Nanosekunden ist, wenn die Dicke t1 ungefähr 20 Mikrometer beträgt. Unter Bezugnahme auf 2 ist es erforderlich, dass die B-Konzentration ungefähr 2×1016 cm-3 oder mehr beträgt, sodass weniger als ungefähr 60 Nanosekunden der Minoritätsladungsträgerlebensdauer erlangt wird.
  • Aufgrund der vorstehenden Prüfungsergebnisse in Bezug auf die p-Pufferschicht 2 des ersten SiC-IGBT werden die zu dotierende Al-Konzentration und die B-Konzentration und die Dicke t1 angepasst, sodass sie gleichzeitig die Werte innerhalb der folgenden Bereiche erfüllen.
    Al-Konzentration: ungefähr 5×1017 cm-3 oder mehr und ungefähr 5×1018 cm-3 oder weniger
    B-Konzentration: ungefähr 2×1016 cm-3 oder mehr und weniger als ungefähr 5×1017 cm-3
    Dicke t1: ungefähr fünf Mikrometer oder mehr und ungefähr 20 Mikrometer oder weniger
  • Durch den SiC-IGBT gemäß der ersten Ausführungsform wird die Dicke t1, die Al-Konzentration und die B-Konzentration der p-Pufferschicht 2 gleichzeitig gesteuert, sodass sie Werte innerhalb eines bestimmten Bereichs sind, um Minoritätsladungsträger aggressiv zu reduzieren. Daher werden beim Vorwärtsbetrieb des IGBT IGBT mit der selbsttragenden Epitaxieschicht selbst bei einem Bipolarbetrieb mit einem hohen Strom keine übermäßigen Elektronen in die Umgebung der Kollektorelektrode 15 eingeführt und es ist möglich, einen SiC-IGBT herzustellen, der das Auftreten von Stapelfehlern, die sich von der Umgebung der Kollektorelektrode 15 erweitern, effektiv verhindern kann.
  • <Verfahrens zur Herstellung eines Siliziumcarbidbipolartransistors mit isoliertem Gate>
  • [Siliziumcarbidepitaxiewafer]
  • Zuerst wird ein Siliziumcarbidepitaxiewafer, der als ein Halbleiterwafer zum Herstellen des ersten SiC-IGBT (im Folgenden als ein „erster SiC-Epitaxiewafer“ bezeichnet) vorbereitet ist, unter Bezugnahme auf 4 beschrieben.
  • Der erste SiC-Epitaxiewafer (1, 2a, 3, 4) ist vollständig aus einem SiC-Halbleiter hergestellt und wie in 4 veranschaulicht ist ein n+-Substrat 1, das mit N usw. dotiert ist, im unteren Abschnitt vorgesehen. Eine p-Pufferschichtregion 2a, die epitaktisch gewachsen und sowohl mit Al als auch mit B dotiert ist, wird auf das n+-Substrat 1 laminiert. Ferner umfasst der erste SiC-Epitaxiewafer (1, 2a, 3, 4) eine n-Feldstoppschicht 3, die epitaktisch gewachsen und mit N usw. auf der p-Pufferschichtregion 2a dotiert ist, und eine n- Spannungssperrschicht 4, die auf der n-Feldstoppschicht 3 vorgesehen ist.
  • Die Minoritätsladungsträgerlebensdauer der p-Pufferschichtregion 2a beträgt ungefähr fünf Nanosekunden oder mehr und ungefähr 60 Nanosekunden oder weniger. Wie beschrieben in der Erklärung mit der Dicke t1 der p-Pufferschicht 2, wird außerdem eine Region mit einer konstanten Dicke t2 in einem unteren Abschnitt der p-Pufferschichtregion 2a als ein Materialaufmaß vorgesehen, das beim Schleif- oder Polierprozess für das n+-Substrat 1 zum Herstellen einer selbsttragenden Epitaxieschicht erforderlich ist.
  • In 4 ist eine Region mit der Dicke t1 über der horizontalen gestrichelten Linie, die in der p-Pufferschichtregion 2a abgegrenzt ist, als eine Kollektorregion beispielhaft dargestellt. Die Dicke t2 als das Materialaufmaß ist beispielsweise auf ungefähr zehn Mikrometer festgelegt und die Dicke t1 der p-Pufferschicht 2, die als die spätere Kollektorregion dient, ist auf ungefähr fünf Mikrometer oder mehr und ungefähr 20 Mikrometer oder weniger festgelegt.
  • Als Nächstes wird ein Verfahren zum Herstellen des ersten SiC-Epitaxiewafers (1, 2a, 3, 4) unter Bezugnahme auf das Ablaufdiagramm von 5 beschrieben. Zuerst wird in Schritt S1, ein n+-Substrat 1, das aus SiC hergestellt ist, vorbereitet und in den Epitaxialwachstumsofen übertragen. Dann wird in Schritt S2 Wasserstoff- (H2) -Gas in den Ofen eingeführt und der Innendruck des Ofens auf ungefähr 1.300 Pa bis 40.000 Pa angepasst und anschließend die Innentemperatur des Ofens bis auf 1.600 °C bis 1.700 °C angehoben.
  • Dann wird in Schritt S3 ein SiC-Quellengas eingeführt und in Schritt S4 ein Hauptdotierstoffgas, das Al enthält, wie beispielsweise Trimethyl-Al (TMA) oder dergleichen, als ein Hauptdotierstoff zum Bestimmen des Leitfähigkeitstyps eingeführt. In Schritt S5 wird ein Hilfsdotierstoffgas, das B enthält, wie beispielsweise Triethyl B (TEB) oder dergleichen, welches Minoritätsladungsträger einfängt, eingeführt. Die Schritte S3 bis S5 können zur gleichen Zeit ausgeführt werden oder während des Wechselns, wie beispielsweise das Ausführen von Schritt S5 geringfügig verzögert gegenüber Schritt S4. Durch die Prozesse bis zu Schritt S5 wird die p-Pufferschichtregion 2a des ersten SiC-Epitaxiewafers (1, 2a, 3, 4) epitaktisch gewachsen.
  • Dann wird in Schritt S6 sowohl die Einführung des Hauptdotierstoffgases als auch die Einführung des Hilfsdotierstoffgases gestoppt und in Schritt S7 ein Gas, das N enthält, wie beispielsweise N2-Gas, als ein neues Dotierstoffgas parallel zur Einführung des SiC-Quellengases eingeführt. Dann wird in Schritt S8 die Strömungsgeschwindigkeit des N2-Gases und die Strömungsgeschwindigkeit des SiC-Quellengases angepasst, um die n-Feldstoppschicht 3 zu implementieren. Anschließend werden in Schritt S9 die Strömungsgeschwindigkeit des N2-Gases und die Strömungsgeschwindigkeit des SiC-Quellengases angepasst ist, sodass die n-Spannungssperrschicht 4 epitaktisch gewachsen wird.
  • Dann wird in Schritt S10 die Einführung des SiC-Quellengases und des Dotierstoffgases gestoppt, die Innentemperatur des Ofens abgesenkt und Inertgas substituiert. Anschließend wird in Schritt S11 der Halbleiterwafer aus dem Ofen übertragen. Durch eine Reihe der vorstehend beschriebenen Schritte wird der erste SiC-Epitaxiewafer (1, 2a, 3, 4), der in 4 veranschaulicht ist, hergestellt.
  • Dann wird das n+-Substrat 1 des ersten SiC-Epitaxiewafers (1, 2a, 3, 4) und der Abschnitt mit der Dicke t2 von ungefähr zehn Mikrometer unterhalb der p-Pufferschichtregion 2a durch Schleifen oder chemisch-mechanisches Polieren (CMP) oder dergleichen entfernt. Wie veranschaulicht in 6A wird der untere Abschnitt der p-Pufferschichtregion 2a teilweise entfernt, sodass eine selbsttragende Epitaxieschicht mit einer p-Pufferschicht 2, welche die Dicke t1 im unteren Abschnitt aufweist und als eine Kollektorregion dient, vorbereitet wird.
  • Dann wird auf der oberen Fläche der n-Spannungssperrschicht 4 in einem oberen Abschnitt der selbsttragenden Epitaxieschicht eine Maske mit in der gewünschten Form strukturierten Öffnungsabschnitten abgeschieden. Die Maske kann beispielsweise aus einem Siliziumdioxid-(SiO2) -Film oder dergleichen unter Verwendung einer Fotolithografietechnik und einer Ätztechnik usw. hergestellt werden. Aufgrund des Implantierens von Al-Ionen oder dergleichen durch die Maske und Aktivierens auf dem Halbleiterwafer durch Wärmebehandlung oder dergleichen werden erste p+-Basisregionen 5a, 5b mit der Tiefe von ungefähr 0,5 Mikrometer in einem Abschnitt der Fläche des oberen Abschnitts der n-Spannungssperrschicht 4 implementiert.
  • Dann wird wie veranschaulicht in 6A eine p-Epitaxieschicht 6 mit der Dicke von ungefähr 0,5 Mikrometer auf der n-Spannungssperrschicht 4 durch epitaktisches Aufwachsen laminiert. Als Nächstes wird auf einer oberen Fläche der p-Epitaxieschicht 6 eine Maske mit in der gewünschten Form strukturierten Öffnungsabschnitten mit einem Oxidfilm oder dergleichen unter Verwendung einer Fotolithografietechnik und einer Ätztechnik usw. laminiert. Es wird Plasmaätzen oder dergleichen unter Verwendung des Oxidfilms als eine Maske ausgeführt, um eine Hochebenenregion mit der Tiefe von ungefähr 1,5 Mikrometer an einer vorbestimmten Position zu implementieren, und nach dem Entfernen der Maske werden Ätzschäden durch Opferoxidation entfernt. Die Veranschaulichung der Hochebenenregion ist ausgelassen.
  • Dann wird eine Maske mit einem gewünschten Öffnungsabschnitt auf der oberen Fläche der p-Epitaxieschicht 6 durch eine Fotolithografietechnik und eine Ätztechnik usw. unter Verwendung von Resist laminiert und n-Dotierstoffelementionen wie N durch Ionenimplantation über die Maske implantiert. Wie veranschaulicht in 6B, werden durch ein Ionenimplantationsverfahren, mehrere zweite p-Basisregionen 6a, 6b in einem Abschnitt einer Oberflächenregion der p-Epitaxieschicht 6 lokal implementiert und eine n-Basisregion 7, die zwischen der zweiten p-Basisregion 6a und der zweiten p-Basisregion 6b eingeschoben ist, wird implementiert. Dann wird die Maske, die für die Ionenimplantation zum Implementieren der n-Basisregion 7 verwendet wurde, entfernt.
  • Als Nächstes wird auf Flächen der zweiten p-Basisregionen 6a, 6b eine Maske mit in der gewünschten Form strukturierten Öffnungsabschnitten mit einem SiO2-Film oder dergleichen durch Fotolithografietechnik und Ätztechnik usw. laminiert. Dann werden n-Dotierstoffelementionen wie Phosphor (P) durch ein Ionenimplantationsverfahren durch die Maske implantiert. Durch die Ionenimplantation werden n+-Emitterregionen 8a, 8b in einem Abschnitt von Oberflächenregionen der zweiten p-Basisregionen 6a, 6b implementiert. Dann wird die Maske, die für die Ionenimplantation zum Implementieren der n+-Emitterregionen 8a, 8b verwendet wurde, entfernt.
  • Als Nächstes wird auf den Flächen der zweiten p-Basisregionen 6a, 6b eine Maske mit in der gewünschten Form strukturierten Öffnungsabschnitten mit einem SiO2-Film oder dergleichen durch Fotolithografietechnik und Ätztechnik usw. gebildet. Dann werden p-Dotierstoffelementionen wie Al durch ein Ionenimplantationsverfahren durch die Maske implantiert. Durch die Ionenimplantation werden erste 9a, 9b in einem Abschnitt der Oberflächenregionen der zweiten p-Basisregionen 6a, 6b implementiert. Dann wird die Maske, die für die Ionenimplantation zum Implementieren der ersten 9a, 9b verwendet wurde, entfernt.
  • Als Nächstes werden das Maskieren und lokale Ionenimplantieren von p-Dotierstoffen, die durch die Verwendung von Fotolithografietechnik und Ätztechnik usw. ausgeführt werden, wiederholt, um eine JTE-Struktur als eine Durchbruchspannungsstruktur um die Hochebenenregion herum zu erreichen. Die Veranschaulichung der JTE-Struktur ist ausgelassen. Durch Vorsehen der Hochebenenregion und der JTE-Struktur kann die Durchbruchspannung des ersten SiC-IGBT weiter erhöht werden. Anschließend wird der Halbleiterwafer umgekehrt und wie veranschaulicht in FIG. 6B p-Dotierstoffelementionen wie Al in eine Fläche der p-Pufferschicht 2 auf der Seite gegenüber der n-Spannungssperrschicht 4 implantiert, sodass eine zweite p+-Kontaktregion 14 mit einer Tiefe von ungefähr 0,3 Mikrometer implementiert wird. Dann wird eine Wärmebehandlung als Ausheilen zum Aktivieren jeder Region, die durch die Ionenimplantation implementiert ist, an dem Halbleiterwafer angewandt.
  • Als Nächstes wird ein Oxidfilm wie ein SiO2-Film auf einer Seite der oberen Fläche der p-Epitaxieschicht durch Thermooxidationsbehandlung oder dergleichen laminiert. Dann wird der laminierte Oxidfilm unter Verwendung einer Fotolithografietechnik und einer Ätztechnik usw. strukturiert, um einen Gateisolierfilm 10 wie veranschaulicht in 6C zu implementieren. Dann wird eine mit n-Dotierstoff-Elementen dotierte polykristalline Siliziumschicht auf einer gesamten oberen Fläche des Halbleiterwafers durch ein Niederdruck-CVD-Verfahren oder dergleichen abgeschieden. Dann wird die abgeschiedene polykristalline Siliziumschicht durch Strukturieren unter Verwendung einer Fotolithografietechnik und einer Trockenätztechnik usw. selektiv entfernt, um die Gateelektrode 11 zu implementieren.
  • Dann wird ein Zwischenschichtdielektrikum 12 wie ein SiO2-Film durch ein CVD-Verfahren oder dergleichen abgeschieden, sodass das Zwischenschichtdielektrikum 12 die Gateelektrode 11 abdeckt. Dann wird das Zwischenschichtdielektrikum 12 selektiv entfernt und strukturiert und Kontaktlöcher gegraben, um die n+-Emitterregionen 8a, 8b und die ersten 9a, 9b durch die Kontaktlöcher freizulegen.
  • Dann wird ein Legierungsfilm oder dergleichen, der Ni usw. als Hauptkomponenten enthält, sowohl im Kontaktloch als auch auf dem Zwischenschichtdielektrikum 12 abgeschieden. Der Legierungsfilm wird strukturiert, um ihn in einer vorbestimmten Form durch die Verwendung von Fotolithografietechnik und Ätztechnik usw. abzugrenzen, sodass die in 1 veranschaulichte Emitterelektrode 13 implementiert wird. Des Weiteren wird ein Metallfilm, der Al usw. enthält, auf einer Fläche der zweiten p+-Kontaktregion 14 auf der Seite gegenüber der n-Spannungssperrschicht 4 abgeschieden, um die Kollektorelektrode 15 zu implementieren.
  • Anschließend kann beispielsweise eine Wärmebehandlung bei einer Temperatur von ungefähr 1000 °C ausgeführt werden, sodass die n+-Emitterregionen 8a, 8b und die ersten 9a, 9b die Emitterelektrode 13 ohmisch kontaktieren. Außerdem können sich ähnlich die zweite p+-Kontaktregion 14 und die Kollektorelektrode 15 ohmisch kontaktieren. Ein Verfahren zum Herstellen des ersten SiC-IGBT wird durch eine Reihe der vorstehend beschriebenen Prozesse erlangt. Bei dem Verfahren zum Herstellen des ersten SiC-IGBT wird die p-Pufferschicht 2 zwischen der n-Spannungssperrschicht 4 und der Kollektorelektrode 15 eingeschoben und die Minoritätsladungsträgerlebensdauer in der p-Pufferschicht 2 gesteuert.
  • [Beispiel 1]
  • Als Nächstes wird das Beispiel 1 unter Verwendung des Verfahrens zum Herstellen des ersten SiC-IGBT speziell beschrieben. Zuerst wurde ein Substrat vom n+-Typ 4H-SiC vorbereitet, das bei 4 Grad in der <11-20>-Richtung mit einer Dicke von 350 Mikrometer ausgeschaltet wurde, und CMP wurde an einer Si-Fläche des Substrats angepasst, um ein n+-SiC-Substrat 1 mit einem Durchmesser (ϕ) von 4 Zoll herzustellen. Dann wurde das hergestellte n+-Substrat 1 in die Epitaxialwachstumsvorrichtung übertragen.
  • In einer Atmosphäre von einer Temperatur von ungefähr 1.640 °C und einem Druck von ungefähr vier kPa wurden Wasserstoff (H2) bei einer Strömungsgeschwindigkeit von ungefähr 67,6 Pa·m3/s (40 slm) und Monosilan (SiH4) bei einer Strömungsgeschwindigkeit von ungefähr 0,1014 Pa·m3/s (60 sccm) entsprechend als Quellengase eingeführt. Außerdem wurde Propan (C3H8) bei einer Strömungsgeschwindigkeit von ungefähr 3,38×10-2 eingeführt (20 sccm), TMA wurde bei einer Strömungsgeschwindigkeit von ungefähr 6,76 Pa·m3 eingeführt/s (0,04 sccm) und TEB wurde bei einer Strömungsgeschwindigkeit von ungefähr 3,38×10-7Pa·m3/s (2×10-4sccm) entsprechend eingeführt. Dann wurde eine Einkristallschicht aus SiC für ungefähr zwei Stunden epitaktisch gewachsen und eine p-Pufferschicht 2 mit der Dicke von ungefähr 30 Mikrometer auf der Si-Flächenseite des n+-Substrats 1 implementiert. Die p-Pufferschicht 2 wurde mit Al bei einer Dotierungskonzentration von ungefähr 1×1018 cm-3 und B bei einer Dotierungskonzentration von ungefähr 5×1016 cm-3 dotiert.
  • Dann wurde die Einführung von TMA und TEB, die in den Epitaxialwachstumsbedingungen der p-Pufferschicht 2 beinhaltet waren, gestoppt und N2-Gas bei einer Strömungsgeschwindigkeit von ungefähr 4,225×10-2Pa·m3/s (25 sccm) neu strömen gelassen. Außerdem wurde die Strömungsgeschwindigkeit von SiH4 auf ungefähr 0,16731 Pa·m3/s (99 sccm) geändert und die Strömungsgeschwindigkeit von C3H8 auf ungefähr 6,0839×10-2Pa·m3/s (36 sccm) geändert. Des Weiteren wurden die gleichen Einführungsbedingungen anderer Quellengase aufrechterhalten. Dann wurde durch epitaktisches Aufwachsen für ungefähr fünf Minuten, eine n-Feldstoppschicht 3 mit einer Dicke von ungefähr 2,5 Mikrometer und dotiert mit N bei einer Dotierungskonzentration von ungefähr 2×1017 cm-3 auf der p-Pufferschicht 2 implementiert.
  • Dann wurde die Strömungsgeschwindigkeit von N auf 3,38 Pa·m3/s (0,02 sccm) geändert und das epitaktische Aufwachsen für ungefähr fünf Stunden fortgesetzt. Die n-Spannungssperrschicht 4 dotiert mit N bei einer Dotierungskonzentration von ungefähr 1×1014 cm-3 wurde bei einer Dicke von ungefähr 130 Mikrometer auf der n-Feldstoppschicht 3 epitaktisch gewachsen.
  • Dann wurde eine Region mit der Dicke von ungefähr 360 Mikrometer von dem unteren Abschnitt des ersten SiC-Epitaxiewafers (1, 2a, 3, 4) entfernt. Die 360 Mikrometer waren ein Wert, der durch Hinzufügen der Dicke t2 von zehn Mikrometer als das Materialaufmaß der p-Pufferschichtregion 2a zu einem Wert, der als die Dicke des n+-Substrats 1 im Voraus gemessen wurde, erlangt wurde. Dann wurde eine Rückfläche der p-Pufferschichtregion 2a geschliffen und CMP auf der Rückfläche angepasst. Als Nächstes wurde eine Quecksilber-Kapazitätsspannungs- (CV) -Messung an der geschliffenen Fläche oder der polierten Fläche nach dem Schleifen oder Polieren ausgeführt. Infolgedessen war die Polarität Typ p und die Konzentration von ungefähr 1×1018 cm-3 wurde bestätigt und die p-Pufferschicht 2 wurde freigelegt.
  • Dann wurden durch Einpflanzen von Al-Ionen unter Verwendung einer Oxidfilmmaske erste p+-Basisregionen 5a, 5b in einem Abschnitt der n-Spannungssperrschicht 4 implementiert. Die ersten p+-Basisregionen 5a, 5b wurde mit Al bei einer Dotierungskonzentration von ungefähr 1×1018 cm-3 dotiert und wiesen eine Dicke von ungefähr 0,5 Mikrometer auf. Dann wurde eine p-Epitaxieschicht 6 auf den ersten p+-Basisregionen 5a, 5b implementiert. Die p-Epitaxieschicht 6 wurde mit Al bei einer Dotierungskonzentration von ungefähr 5×1015 cm-3 dotiert und wies eine Dicke von ungefähr 0,5 Mikrometer auf.
  • Als Nächstes wurde eine Hochebenenregion mit der Tiefe von ungefähr 1,5 Mikrometer durch Trockenätzen mit CF4 und O2-Plasma durch die Oxidfilmmaske implementiert und anschließend wurden Ätzschäden durch Opferoxidation entfernt. Dann wurden die zweiten p-Basisregionen 6a, 6b durch Abscheiden einer Oxidfilmmaske und Implantieren von n-Ionen implementiert und eine n-Basisregion 7 wurde in einem Abschnitt der Region implementiert, die zwischen den angrenzenden zweiten p-Basisregionen 6a, 6b eingeschoben war. Die n-Basisregion 7 wurde mit N bei einer Konzentration von ungefähr 2×1016 cm-3 dotiert und wies eine Tiefe von ungefähr einem Mikrometer auf.
  • Dann wurde durch Einpflanzen von P-Ionen durch die Oxidfilmmaske die n+-Emitterregionen 8a, 8b in einem Abschnitt der zweiten p-Basisregionen 6a, 6b implementiert. Die n+-Emitterregionen 8a, 8b wurden mit P bei einer Konzentration von ungefähr 1×1020 cm-3 dotiert und wiesen eine Tiefe von ungefähr 0,3 Mikrometer auf. Dann wurde durch Einpflanzen von Al-Ionen durch die Oxidfilmmaske erste 9a, 9b in einem Abschnitt der zweiten p-Basisregionen 6a, 6b implementiert. Die ersten 9a, 9b wurden mit Al bei einer Konzentration von ungefähr 1×1020 cm-3 dotiert und wiesen eine Tiefe von ungefähr 0,3 Mikrometer auf.
  • Als Nächstes wurde durch Einpflanzen von Al-Ionen in die Fläche der p-Pufferschicht 2 auf der Seite gegenüber der n-Spannungssperrschicht 4 eine zweite p+-Kontaktregion 14 implementiert. Die zweite p+-Kontaktregion 14 wurde mit Al bei einer Konzentration von ungefähr 1×1020 cm-3 dotiert und wies eine Tiefe von ungefähr 0,3 Mikrometer auf. Dann wurde eine Aktivierungswärmebehandlung bei ungefähr 1.620 °C für ungefähr zwei Minuten in einer Argon- (Ar) -Atmosphäre angepasst, um die in jede Schicht implantierten Ionen zu aktivieren. Nachdem der Gateisolierfilm 10 durch Nassoxidation abgeschieden wurde, wurden als Nächstes die Gateelektrode 11, das Zwischenschichtdielektrikum 12, die Emitterelektrode 13 und die Kollektorelektrode 15 durch jeden der vorbestimmten Prozesse entsprechend laminiert, sodass der SiC-IGBT gemäß Beispiel 1 hergestellt wurde.
  • Durch das Verfahren zum Herstellen des SiC-IGBT gemäß der ersten Ausführungsform werden die Dicke t1, die Al-Konzentration und die B-Konzentration der p-Pufferschicht 2 gleichzeitig gesteuert, sodass sie Werte innerhalb von bestimmten Bereichen sind und Minoritätsladungsträger aggressiv reduziert werden. Daher werden beim Vorwärtsbetrieb des IGBT IGBT mit der selbsttragenden Epitaxieschicht selbst bei einem Bipolarbetrieb mit einem hohen Strom keine übermäßigen Elektronen in die Umgebung der Kollektorelektrode 15 eingeführt. Daher ist es möglich, einen SiC-IGBT herzustellen, der das Auftreten von Stapelfehlern, die sich von der Umgebung der Kollektorelektrode 15 erweitern, effektiv verhindern kann.
  • Außerdem wird bei dem Verfahren zum Herstellen des SiC-IGBT gemäß der ersten Ausführungsform beim Prozess des Implementierens der p-Pufferschicht 2 Bor, bei dem der Atomradius verhältnismäßig klein ist, bei einer hohen Dichte in die p-Pufferschicht 2 dotiert. Wenn die p-Pufferschicht 2 auf das n+-Substrat 1 laminiert wird, ist es daher möglich, eine Durchbiegung oder Verwerfung des ersten SiC-Epitaxiewafers (1, 2a, 3, 4) verglichen mit dem Fall des Dotierens von nur Al zu unterdrücken.
  • Des Weiteren wird beim Verfahren zum Herstellen des SiC-IGBT gemäß der ersten Ausführungsform nach dem Prozess des Entfernens des n+-Substrats 1 von dem ersten SiC-Epitaxiewafer (1, 2a, 3, 4) eine CV-Messung oder dergleichen auf der Fläche des Wafers ausgeführt, die geschliffen und poliert ist. Durch Bestimmen der Polarität und Konzentration der geschliffenen oder polierten Fläche durch die Messung ist es möglich, zu bestätigen, ob das n+-Substrat 1 vollständig entfernt wurde oder nicht, und die Qualität als eine selbsttragende Epitaxieschicht selbstverständlich sicherzustellen.
  • -Zweite Ausführungsform-
  • [Siliziumcarbidepitaxiewafer]
  • Ein Siliziumcarbidepitaxiewafer für einen Siliziumcarbidbipolartransistor mit isoliertem Gate gemäß einer zweiten Ausführungsform (im Folgenden als ein „zweiter SiC-Epitaxiewafer“ bezeichnet) wird unter Bezugnahme auf 7 beschrieben. Der zweite SiC-Epitaxiewafer (1, 20, 2a, 3, 4) umfasst ein n+-Substrat 1, das aus SiC hergestellt ist, und eine p-Pufferschichtregion 2a, die auf dem n+-Substrat 1 vorgesehen ist.
  • Die p-Pufferschichtregion 2a ist mit Al bei einer Konzentration von 5×1017 cm-3 oder mehr und 5×1018 cm-3 oder weniger und mit B bei einer Konzentration von 2×1016 cm-3 oder mehr und weniger als 5×1017 cm-3 dotiert. Die p-Pufferschichtregion 2a umfasst eine Kollektorregion mit einer Dicke t1 von fünf Mikrometer oder mehr und 20 Mikrometer oder weniger. In ähnlicher Weise dem ersten SiC-Epitaxiewafer (1, 2a, 3, 4), der in 4 veranschaulicht ist, wird im zweiten SiC-Epitaxiewafer (1, 20, 2a, 3, 4), das Einfangen und Auslöschen von Elektronen als ein Minoritätsladungsträger durch das in die Pufferschicht dotierte Bor verbessert.
  • Der zweite SiC-Epitaxiewafer (1, 20, 2a, 3, 4) unterscheidet sich vom ersten SiC-Epitaxiewafer (1, 2a, 3, 4) darin, dass der zweite SiC-Epitaxiewafer ferner mit einer konzentrationsmildernden p--Pufferschicht 20 zwischen dem n+-Substrat 1 und der p-Pufferschichtregion 2a versehen ist. Die konzentrationsmildernde p--Pufferschicht 20 fungiert als eine konzentrationsmildernde Pufferschicht zum Zweck des Unterdrückens von Durchbiegung oder Verwerfung des Epitaxiewafers. Die Durchbiegung oder Verwerfung wird durch den Konzentrationsunterschied beim Prozess des Laminierens des p-Epitaxialwachstumsfilms bei hoher Konzentration auf das n+-Substrat 1 verursacht.
  • Die Dicke der konzentrationsmildernden p--Pufferschicht 20 ist auf einen Mikrometer oder mehr und zehn Mikrometer oder weniger festgelegt. Wenn die Dicke der konzentrationsmildernden p--Pufferschicht 20 kleiner als ein Mikrometer ist, wird keine Effektivität als eine konzentrationsmildernde Pufferschicht gewonnen. Wenn die Dicke größer ist als zehn Mikrometer, werden die Kosten für das epitaktische Aufwachsen und die Kosten für Schleifen oder Polieren beim IGBT-Herstellungsprozess bemerkenswert erhöht.
  • Die Al-Konzentration der konzentrationsmildernden p--Pufferschicht 20 ist auf einen Bereich von ungefähr 1×1014 cm-3 oder mehr und ungefähr 1×1017 cm-3 oder weniger festgelegt. Entweder in einem Fall, dass die Al-Konzentration übermäßig niedrig ist, wie beispielsweise weniger als ungefähr 1×1014 cm-3 oder in einem Fall, bei dem die Al-Konzentration hoch ist, wie beispielsweise ungefähr 1×1017 cm-3 überschreitend, wird außerdem die Funktion der konzentrationsmildernden Pufferschicht verringert. Die Al-Konzentration ist bevorzugt zu verteilen, sodass sie allmählich von dem n+-Substrat 1 zur p-Pufferschichtregion 2a erhöht wird, da die Funktion der konzentrationsmildernden Pufferschicht erhöht wird. Jede Struktur von Elementen des zweiten SiC-Epitaxiewafers (1, 20, 2a, 3, 4) abgesehen von der konzentrationsmildernden p--Pufferschicht 20 entspricht der Struktur der korrespondierenden Elemente des ersten SiC-Epitaxiewafers (1, 2a, 3, 4) mit dem gleichen Namen. Daher wird eine redundante Beschreibung ausgelassen.
  • <Verfahren zur Herstellung eines Siliziumcarbidbipolartransistors mit isoliertem Gate>
  • Als Nächstes wird ein Verfahren zum Herstellen eines Siliziumcarbidbipolartransistors mit isoliertem Gate gemäß einer zweiten Ausführungsform unter Verwendung eines zweiten SiC-Epitaxiewafers (1, 20, 2a, 3, 4) als der Halbleiterwafer (im Folgenden als ein „zweiter SiC-IGBT“ bezeichnet) beschrieben. Die Struktur des durch das Herstellungsverfahren erlangten zweiten SiC-IGBT ist die gleiche wie die Struktur des ersten SiC-IGBT, der in 1 veranschaulicht ist.
  • Da der zweite SiC-Epitaxiewafer (1, 20, 2a, 3, 4) mit der konzentrationsmildernden p--Pufferschicht 20 verwendet wird, in Bezug auf den Prozess in Zusammenhang mit der konzentrationsmildernden p-Pufferschicht 20, sind beim Verfahren zum Herstellen des zweiten SiC-IGBT andererseits unterschiedliche Strukturen zu der Struktur, die beim Verfahren zum Herstellen des ersten SiC-IGBT beinhaltet ist, beinhaltet. Daher werden im Folgenden hauptsächlich Prozesse in Zusammenhang mit dem Implementieren und dem Entfernen der konzentrationsmildernden p--Pufferschicht 20 beschrieben.
  • Im Vergleich zwischen dem Ablaufdiagramm von 8 und dem in 5 veranschaulichten Ablaufdiagramm unterscheidet sich ein Inhalt von Schritt S24 im Verfahren zum Herstellen des zweiten SiC-Epitaxiewafers von dem Inhalt des entsprechenden Schritts S4 im Verfahren zum Herstellen des ersten SiC-Epitaxiewafers. In ähnlicher Weise zu dem Fall des Verfahrens zum Herstellen des ersten SiC-Epitaxiewafers werden im Verfahren zum Herstellen des zweiten SiC-Epitaxiewafers zuerst die Prozesse von Schritt S21 bis Schritt S23 ausgeführt. Die Prozesse der Schritte S21 bis S23 entsprechen den Prozessen der entsprechenden Schritte S1 bis S3 im Verfahren zum Herstellen des ersten SiC-Epitaxiewafers.
  • Als Nächstes wird in Schritt S24 während des Abscheidens ein Hauptdotierstoffgas wie TMA, das Al enthält, eingeführt, während eine Strömungsgeschwindigkeit des Hauptdotierstoffgases allmählich erhöht wird. Dann werden in Schritt S25, während die Strömungsgeschwindigkeit des Hauptdotierstoffgases allmählich Schritt für Schritt erhöht wird, Dotierstoffgase wie TEB, das B enthält, zum Fangen von Minoritätsladungsträgern eingeführt. Durch die Prozesse der Schritte S24 und S25 werden die konzentrationsmildernde p--Pufferschicht 20 und die p-Pufferschichtregion 2a kontinuierlich implementiert.
  • Dann kann durch Ausführen der Prozesse der Schritte S26 bis S31 der zweite SiC-Epitaxiewafer (1, 20, 2a, 3, 4), der in 7 veranschaulicht ist, hergestellt werden. Die Prozesse der Schritte S26 bis S31 entsprechen den Prozessen der entsprechenden Schritte S6 bis S11 im Verfahren zum Herstellen des ersten SiC-Epitaxiewafers.
  • Als Nächstes werden das n+-Substrat 1, die konzentrationsmildernde p--Pufferschicht 20 und eine Region mit der Dicke t2 von ungefähr zehn Mikrometer im unteren Abschnitt der p-Pufferschichtregion 2a des zweiten SiC-Epitaxiewafers (1, 20, 2a, 3, 4) durch Schleifen und CMP oder dergleichen entfernt. Durch das Entfernen wird eine selbsttragende Epitaxieschicht mit einer p-Pufferschicht 2 im unteren Abschnitt hergestellt.
  • Anschließend werden in ähnlicher Weise zu dem Fall des Verfahrens zum Herstellen des ersten SiC-IGBT entsprechende Elementregionen des IGBT über der p-Pufferschicht 2 implementiert. Die p-Pufferschicht 2 als eine Kollektorschicht kontaktiert die zweite p+-Kontaktregion 14 auf der geschliffenen Flächenseite. Die Kollektorelektrode 15 kontaktiert die untere Fläche der zweiten p+-Kontaktregion 14, sodass ein zweiter SiC-IGBT erlangt werden kann. In der zweiten SiC-IGBT wird die p-Pufferschicht 2 zwischen der n-Spannungssperrschicht 4 und der Kollektorelektrode 15 eingeschoben und Minoritätsladungsträgerlebensdauer in der p-Pufferschicht 2 gesteuert.
  • [Beispiel 2]
  • Als Nächstes wird Beispiel 2 unter Verwendung des Verfahrens zum Herstellen des zweiten SiC-IGBT beschrieben. Zuerst wurde ein Substrat, das aus n+-4H-SiC hergestellt war, das bei 4 Grad in der <11-20>-Richtung mit einer Dicke von 350 Mikrometer ausgeschaltet wurde, vorbereitet und CMP an einer Si-Fläche des Substrats angepasst, um ein n+-SiC-Substrat 1 mit einem Durchmesser (ϕ) von 4 Zoll herzustellen. Dann wurde das hergestellte n+-Substrat 1 in die Epitaxialwachstumsvorrichtung übertragen.
  • In einer Atmosphäre von einer Temperatur von ungefähr 1.640 °C und einem Druck von ungefähr vier kPa wurden Wasserstoff (H2) bei einer Strömungsgeschwindigkeit von ungefähr 67,6 Pa·m3/s (40 slm) und Monosilan (SiH4) bei einer Strömungsgeschwindigkeit von ungefähr 0,1014 Pa·m3/s (60 sccm) entsprechend als Quellengase eingeführt. Außerdem wurde Propan (C3H8) bei einer Strömungsgeschwindigkeit von ungefähr 3,38×10-2 (20 sccm) und TMA bei einer Strömungsgeschwindigkeit von ungefähr 0,0001 bis 0,004 sccm eingeführt und dann das epitaktische Aufwachsen für ungefähr 20 Minuten fortgesetzt. Durch das epitaktische Aufwachsen wurde eine konzentrationsmildernde p--Pufferschicht 20 auf der Si-Flächenseite des n+-Substrats 1 implementiert. Die konzentrationsmildernde p--Pufferschicht 20 wurde mit Al bei einer Dotierungskonzentration von ungefähr 1×1015 cm-3 bis zu ungefähr 1×1017 cm-3 dotiert und wies eine Dicke von ungefähr fünf Mikrometer auf.
  • Dann wurde die TMA Strömungsgeschwindigkeit bis auf ungefähr 6,76 Pa·m3/s (0,04 sccm) erhöht und TEB bei einer Strömungsgeschwindigkeit von ungefähr 3,38×10-7Pa·m3/s (2×10-4) sccm eingeführt. Dann wurde eine Einkristallschicht aus SiC für ungefähr zwei Stunden epitaktisch gewachsen und eine p-Pufferschicht 2 auf der Si-Flächenseite des n+-Substrat 1 implementiert. Die p-Pufferschicht 2 wurde mit Al bei einer Dotierungskonzentration von ungefähr 1×1018 cm-3 und B bei einer Dotierungskonzentration von ungefähr 5×1016 cm-3 dotiert und wies eine Dicke von ungefähr 30 Mikrometer auf.
  • Dann wurde die Einführung von TMA und TEB, die in den Epitaxialwachstumsbedingungen der p-Pufferschicht 2 beinhaltet waren, gestoppt und N2-Gas bei einer Strömungsgeschwindigkeit von ungefähr 4,225×10-2Pa·m3/s (25 sccm) neu strömen gelassen. Außerdem wurde die Strömungsgeschwindigkeit von SiH4 auf ungefähr 0,16731 Pa·m3/s (99 sccm) geändert und die Strömungsgeschwindigkeit von C3H8 auf ungefähr 6,0839×10-2Pa·m3/s (36 sccm) geändert. Bezüglich der anderen Quellengase wurden die Einführungsbedingungen nicht geändert und gleich gehalten. Dann wurde durch Abscheiden für ungefähr fünf Minuten eine n-Feldstoppschicht 3 mit der Dicke von ungefähr 2,5 Mikrometer und dotiert mit N bei einer Dotierungskonzentration von ungefähr 2×1017 cm-3 auf der p-Pufferschicht 2 implementiert. Dann wurde die Strömungsgeschwindigkeit von N auf 3,38 Pa·m3/s (0,02 sccm) geändert und das epitaktische Aufwachsen für ungefähr fünf Stunden fortgesetzt. Die n-Spannungssperrschicht 4 dotiert mit N bei einer Dotierungskonzentration von ungefähr 1×1014 cm-3 wurde bei einer Dicke von ungefähr 130 Mikrometer auf der n-Feldstoppschicht 3 epitaktisch gewachsen.
  • Dann wurde eine Region mit der Dicke von ungefähr 365 Mikrometer vom unteren Abschnitt des Halbleiterwafers entfernt. Die 365 Mikrometer sind ein Wert, der durch Hinzufügen der Dicke t3 von ungefähr fünf Mikrometer der konzentrationsmildernden p--Pufferschicht 20 und der Dicke t2 von zehn Mikrometer als das Materialaufmaß der p-Pufferschichtregion 2a zu einem Wert erlangt wurde, der als die Dicke des n+-Substrats 1 im Voraus gemessen wurde. Nach dem Schleifen und CMP der Rückfläche des Halbleiterwafers wurde die Quecksilber-CV-Messung an der geschliffenen oder polierten Fläche ausgeführt. Infolge der Messung war die Polarität Typ p und die Konzentration von ungefähr 1×1018 cm-3 wurde bestätigt und die p-Pufferschicht 2 wurde freigelegt.
  • Anschließend wurde in ähnlicher Weise zu Beispiel 1 die n-Spannungssperrschicht 4 in einem oberen Abschnitt der n-Feldstoppschicht 3 auf der p-Pufferschicht 2 implementiert und die ersten p+-Basisregionen 5a, 5b wurden in einem oberen Abschnitt der n-Spannungssperrschicht 4 unter Verwendung von Fotolithografie, Ätzen, Ionenimplantation und dergleichen entsprechend implementiert. Nachdem die p-Epitaxieschicht 6 auf den ersten p+-Basisregionen 5a, 5b gewachsen wurde, wurden dann die zweiten p-Basisregionen 6a, 6b, die n-Basisregion 7, die n+-Emitterregionen 8a, 8b und die ersten 9a, 9b sequenziell laminiert. Des Weiteren wurden der Gateisolierfilm 10, die Gateelektrode 11, das Zwischenschichtdielektrikum 12, die Emitterelektrode 13, die Kollektorelektrode 15 und dergleichen entsprechend implementiert, sodass ein SiC-IGBT gemäß Beispiel 2 hergestellt wurde.
  • In ähnlicher Weise zu dem Fall von der ersten Ausführungsform wurden im Verfahren zum Herstellen des SiC-IGBT gemäß der zweiten Ausführungsform die Dicke t1, die Al-Konzentration und die B-Konzentration der p-Pufferschicht 2 gleichzeitig gesteuert, sodass sie Werte innerhalb von bestimmten Bereichen sind, um die Minoritätsladungsträger aggressiv zu reduzieren. Daher werden beim Vorwärtsbetrieb des IGBT IGBT mit der selbsttragenden Epitaxieschicht selbst bei einem Bipolarbetrieb mit einem hohen Strom keine übermäßigen Elektronen in die Umgebung der Kollektorelektrode 15 eingeführt und es ist möglich, einen SiC-IGBT herzustellen, der das Auftreten von Stapelfehlern, die sich von der Umgebung der Kollektorelektrode 15 erweitern, effektiv verhindern kann.
  • Des Weiteren wird im Verfahren zum Herstellen des SiC-IGBT gemäß der zweiten Ausführungsform, der SiC-IGBT unter Verwendung des zweiten SiC-Epitaxiewafers hergestellt (1, 20, 2a, 3, 4), bei dem die konzentrationsmildernde p-Pufferschicht 20 zwischen dem n+-Substrat 1 und der p-Pufferschichtregion 2a angeordnet ist. Durch Verwenden der konzentrationsmildernden p-Pufferschicht 20 kann der SiC-IGBT von einem Halbleiterwafer hergestellt werden, bei dem eine durch den Konzentrationsunterschied verursachte Durchbiegung oder Verwerfung unterdrückt wird, sodass die Qualität des SiC-IGBT verbessert werden kann. Die andere Effektivität des Verfahrens zum Herstellen des SiC-IGBT gemäß der zweiten Ausführungsform ist die gleiche wie die Effektivität des Verfahrens zum Herstellen des SiC-IGBT gemäß der ersten Ausführungsform.
  • -Andere Ausführungsformen-
  • Während die vorliegende Erfindung mittels der vorstehend offenbarten Ausführungsformen beschrieben wurde, sollte beachtet werden, dass die Beschreibung und die Zeichnungen, die einen Teil dieser Offenbarung bilden, die vorliegende Erfindung nicht begrenzen. Bezüglich der vorliegenden Offenbarung sollte beachtet werden, dass verschiedene alternative Ausführungsformen, Beispiele und Betriebstechniken dem Fachmann offensichtlich sein werden.
  • Beispielsweise wurde im Verfahren zum Herstellen der ersten und zweiten SiC-IGBTs der Fall, dass die p-Pufferschicht 2, die n-Feldstoppschicht 3 und die n--Spannungssperrschicht 4 im gleichen Ofen kontinuierlich epitaktisch gewachsen werden, um einen Epitaxiewafer herzustellen, als ein Beispiel beschrieben. Jedoch ist das Verfahren des epitaktischen Wachsens jeder Schicht des Epitaxiewafers nicht auf das Beispiel begrenzt. Beispielsweise kann jeder Wachstumsofen für die p-Pufferschicht 2, die n-Feldstoppschicht 3 und die n--Spannungssperrschicht 4 separat bereitgestellt werden.
  • Hier könnten beispielsweise abhängig von einem Epitaxialwachstumsofen Komponenten von Dotierstoffgasen, die verwendet werden, um jede Schicht zu wachsen, im Ofen nach dem Wachstumsprozess verbleiben. Daher könnte eine Kreuzkontamination der Dotierstoffe aufgrund von Restkomponenten auftreten, wenn jede Schicht kontinuierlich im gleichen Ofen gewachsen werden soll. Durch Vorsehen separater Wachstumsöfen für die entsprechenden Schichten kann jedoch die Kreuzkontamination der Dotierstoffe verhindert werden. Wenn die Wachstumsöfen der entsprechenden Schichten getrennt sind, kann der Schritt S10 als der Prozess des Implementierens der p-Pufferschicht 2 beispielsweise nach dem Schritt S5 im Verfahren zum Herstellen des ersten SiC-IGBT ausgeführt werden. Zum Zeitpunkt des Wachsens der n-Feldstoppschicht 3 und der n--Spannungssperrschicht 4 können die Prozesse im Anschluss an Schritt S8 nach den Schritten S1 bis S3 ausgeführt werden.
  • Beispielsweise ist der Zeitpunkt des Entfernens des n+-Substrats 1 von dem SiC-Epitaxiewafer nicht auf den Zeitpunkt vor dem Implementieren der Oberflächenstruktur der Vorrichtung begrenzt. Der Zeitpunkt kann beispielsweise geeignet zu einem Zeitpunkt nach dem Implementieren der Oberflächenstruktur der Vorrichtung geändert werden. Durch das Verschieben des Zeitpunkts des Entfernens zu einem späteren Zeitpunkt in den gesamten Prozessen ist es möglich, das Risiko von Rissbildung aufgrund von übermäßigem Ausdünnen des Halbleiterwafers, wenn das n+-Substrat 1 während des Herstellungsprozesses entfernt wird, zu unterdrücken. Jedoch muss das n+-Substrat 1 vor dem Implementieren der zweiten p+-Kontaktregion und der Kollektorelektrode 15 entfernt werden.
  • Bei den Verfahren zum Herstellen der ersten und zweiten SiC-IGBTs ist die vorliegende Erfindung nicht auf das Verfahren begrenzt, obwohl die p-Epitaxieschicht 6, die durch das Epitaxialwachstumsverfahren epitaktisch gewachsen wird, als die p-Halbleiterregion zum Implementieren der zweiten p-Basisregionen 6a, 6b verwendet wird. Beispielsweise kann ein p-Dotierstoffelementeion in die n--Spannungssperrschicht implantiert werden, um eine p-Halbleiterregion zu implementieren.
  • Bei den Verfahren zum Herstellen der ersten und zweiten SiC-IGBTs, wurde der Fall, dass die zweite p+-Kontaktregion 14 unter der p-Pufferschicht 2 vorgesehen wird, beschrieben. Wenn jedoch eine ohmsche Verbindung zwischen der p-Pufferschicht 2 und der Kollektorelektrode 15 ausreichend erreicht ist, kann die zweite p+-Kontaktregion 14 ausgelassen werden.
  • Obwohl die ersten und zweiten SiC-IGBTs als planare IGBTs beispielhaft beschrieben sind, kann die gleiche Effektivität selbst in einem vertikalen IGBT mit einem Grabengate erlangt werden. Wie vorstehend beschrieben, umfasst die vorliegende Erfindung verschiedene Ausführungsformen und dergleichen, die nicht vorstehend beschrieben wurden, und der technische Umfang der vorliegenden Erfindung wird nur durch die spezifizierenden Belange der vorliegenden Erfindung in Zusammenhang mit den Ansprüchen von der vorstehenden Beschreibung definiert.
  • Bezugszeichenliste
    • 1
    n+-Substrat
    2
    p-Pufferschicht
    2a
    p-Pufferschichtregion
    3
    n-Feldstoppschicht
    4
    n--Spannungssperrschicht
    5a, 5b
    erste p+-Basisregion
    6
    p-Epitaxieschicht
    6a, 6b
    zweite p-Basisregion
    7
    n-Basisregion
    8a, 8b
    n+-Emitterregion
    9a, 9b
    erste p+-Kontaktregion
    10
    Gateisolierfilm
    11
    Gateelektrode
    12
    Zwischenschichtdielektrikum
    13
    Emitterelektrode
    14
    zweite p+-Kontaktregion
    15
    Kollektorelektrode
    20
    konzentrationsmildernde p--Pufferschicht
    t1
    Dicke der Kollektorregion
    t2
    Dicke des Materialaufmaßes
    t3
    Dicke der konzentrationsmildernden p--Pufferschicht

Claims (13)

  1. Siliziumcarbidbipolartransistor mit isoliertem Gate, umfassend: eine p-Kollektorschicht, die Siliziumcarbid ist, wobei die Kollektorschicht eine Dicke von fünf Mikrometer oder mehr und 20 Mikrometer oder weniger aufweist und die Kollektorschicht mit Aluminium bei einer Störstellenkonzentration von 5×1017 cm-3 oder mehr und 5×1018 cm-3 oder weniger dotiert ist und mit Bor bei einer Störstellenkonzentration von 2×1016 cm-3 oder mehr und weniger als 5×1017 cm-3 dotiert ist; eine n-Spannungssperrschicht, die auf der Kollektorschicht vorgesehen ist; eine p-Basisregion, die auf der Spannungssperrschicht vorgesehen ist; eine n-Emitterregion, die in einem oberen Abschnitt der Basisregion vorgesehen ist; einen Gateisolierfilm, der in einem oberen Abschnitt der Spannungssperrschicht vorgesehen ist; und eine Gateelektrode, die auf dem Gateisolierfilm vorgesehen ist, wobei das in die Kollektorschicht dotierte Bor das Einfangen und Auslöschen von Elektronen als ein Minoritätsladungsträger verbessert.
  2. Siliziumcarbidbipolartransistor mit isoliertem Gate nach Anspruch 1, wobei eine Elektronendichte, die eine Unterseite der Kollektorschicht erreicht, bei elektrischer Vorwärtsleitung 2×1015 cm-3 oder weniger beträgt.
  3. Siliziumcarbidbipolartransistor mit isoliertem Gate nach Anspruch 1 oder 2, wobei die Spannungssperrschicht eine Dicke von 250 Mikrometer oder weniger aufweist und mit Stickstoff bei einer Störstellenkonzentration von 1×1015 cm-3 oder weniger dotiert ist.
  4. Siliziumcarbidbipolartransistor mit isoliertem Gate nach Anspruch 3, wobei die Dicke der Spannungssperrschicht 100 Mikrometer oder mehr beträgt.
  5. Siliziumcarbidbipolartransistor mit isoliertem Gate nach einem der vorstehenden Ansprüche, wobei die Lebensdauer eines Minoritätsladungsträgers in der Kollektorschicht 60 Nanosekunden oder weniger beträgt.
  6. Siliziumcarbidepitaxiewafer, umfassend: ein Substrat, das Siliziumcarbid ist; und eine p-Pufferschicht, die auf dem Substrat vorgesehen ist, wobei die Pufferschicht eine Dicke von fünf Mikrometer oder mehr und 20 Mikrometer oder weniger aufweist und die Pufferschicht eine Kollektorregion aufweist, die mit Aluminium bei einer Störstellenkonzentration von 5×1017 cm-3 oder mehr und 5×1018 cm-3 oder weniger dotiert ist und die mit Bor bei einer Störstellenkonzentration von 2×1016 cm-3 oder mehr und weniger als 5×1017 cm-3, dotiert ist, wobei das in die Pufferschicht dotierte Bor das Einfangen und Auslöschen von Elektronen als ein Minoritätsladungsträger verbessert.
  7. Siliziumcarbidepitaxiewafer nach Anspruch 6, wobei die Pufferschicht ferner eine Region aufweist, die zwischen der Kollektorregion und dem Substrat vorgesehen ist, und die Pufferschicht eine Dicke von zehn Mikrometer als ein angefordertes Materialaufmaß zum Schleifen oder Polieren des Substrats aufweist.
  8. Siliziumcarbidepitaxiewafer nach Anspruch 6 oder 7, ferner umfassend: eine n-Spannungssperrschicht, die auf der Pufferschicht vorgesehen ist, die eine Dicke von 250 Mikrometer oder weniger aufweist, wobei die Spannungssperrschicht mit Stickstoff bei einer Störstellenkonzentration von 1×1015 cm-3 oder weniger dotiert ist.
  9. Siliziumcarbidepitaxiewafer nach Anspruch 8, wobei die Dicke der Spannungssperrschicht 100 Mikrometer oder mehr beträgt.
  10. Siliziumcarbidepitaxiewafer nach einem der Ansprüche 6 bis 9, ferner umfassend: eine konzentrationsmildernde p-Pufferschicht, die zwischen dem Substrat und der Pufferschicht vorgesehen ist, wobei die konzentrationsmildernde Pufferschicht eine Störstellenkonzentration von niedriger als die Störstellenkonzentration der Pufferschicht aufweist.
  11. Siliziumcarbidepitaxiewafer nach einem der Ansprüche 6 bis 10, wobei die Lebensdauer eines Minoritätsladungsträgers in der Pufferschicht 60 Nanosekunden oder weniger beträgt.
  12. Verfahren zum Herstellen eines Siliziumcarbidepitaxiewafers, umfassend: Bilden einer p-Pufferschicht, die Siliziumcarbid ist, als eine Kollektorregion auf einem Substrat durch Dotieren von Aluminium und Bor, sodass die Pufferschicht eine Dicke von fünf Mikrometer oder mehr und 20 Mikrometer oder weniger aufweist, sodass die Pufferschicht mit dem Aluminium bei einer Störstellenkonzentration von 5×1017 cm-3 oder mehr und 5×1018 cm-3 oder weniger dotiert wird und mit Bor bei einer Störstellenkonzentration von 2×1016 cm-3 oder mehr und weniger als 5×1017 cm-3 dotiert wird, wobei das in die Pufferschicht dotierte Bor das Einfangen und Auslöschen von Elektronen als ein Minoritätsladungsträger verbessert.
  13. Verfahren zum Herstellen eines Siliziumcarbidbipolartransistors mit isoliertem Gate unter Verwendung des Siliziumcarbidepitaxiewafers, der das Substrat und die p-Pufferschicht, die Siliziumcarbid ist, als eine Kollektorschicht umfasst, wobei der Siliziumcarbidepitaxiewafer durch das Verfahren zum Herstellen eines Siliziumcarbidepitaxiewafers nach Anspruch 12 hergestellt ist, wobei das Verfahren zum Herstellen des Siliziumcarbidbipolartransistors mit isoliertem Gate umfasst: Entfernen des Substrats; Bilden einer n-Spannungssperrschicht auf der Kollektorschicht; Bilden einer p-Basisregion auf der Spannungssperrschicht; Bilden einer n-Emitterregion in einem oberen Abschnitt der Basisregion; Bilden eines Gateisolierfilms in einem oberen Abschnitt der Spannungssperrschicht; und Bilden einer Gateelektrode auf dem Gateisolierfilm, wobei das in die Kollektorschicht dotierte Bor das Einfangen und Auslöschen von Elektronen als ein Minoritätsladungsträger verbessert.
DE102018110190.2A 2017-04-28 2018-04-27 Siliziumcarbidepitaxiewafer, Siliziumcarbidbipolartransistor mit isoliertem Gate und Verfahren zur Herstellung desselben Pending DE102018110190A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017089845A JP6904774B2 (ja) 2017-04-28 2017-04-28 炭化珪素エピタキシャルウェハ、炭化珪素絶縁ゲート型バイポーラトランジスタ及びこれらの製造方法
JP2017-089845 2017-04-28

Publications (1)

Publication Number Publication Date
DE102018110190A1 true DE102018110190A1 (de) 2018-10-31

Family

ID=63797088

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018110190.2A Pending DE102018110190A1 (de) 2017-04-28 2018-04-27 Siliziumcarbidepitaxiewafer, Siliziumcarbidbipolartransistor mit isoliertem Gate und Verfahren zur Herstellung desselben

Country Status (4)

Country Link
US (1) US10522667B2 (de)
JP (1) JP6904774B2 (de)
CN (1) CN108807154B (de)
DE (1) DE102018110190A1 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017104751A1 (ja) * 2015-12-18 2017-06-22 富士電機株式会社 炭化珪素半導体基板、炭化珪素半導体基板の製造方法、半導体装置および半導体装置の製造方法
US10545907B2 (en) 2015-12-24 2020-01-28 Intel Corporation Adjustable power delivery scheme for universal serial bus
JP6896672B2 (ja) * 2018-03-21 2021-06-30 株式会社東芝 半導体装置及びその製造方法
US10998418B2 (en) * 2019-05-16 2021-05-04 Cree, Inc. Power semiconductor devices having reflowed inter-metal dielectric layers
JP7410478B2 (ja) * 2019-07-11 2024-01-10 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP7419695B2 (ja) * 2019-07-23 2024-01-23 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
CN111682063B (zh) * 2020-05-22 2022-05-13 东莞市天域半导体科技有限公司 一种超高压P沟道SiC-IGBT器件材料及其制造方法
CN112466936A (zh) * 2020-12-21 2021-03-09 厦门芯一代集成电路有限公司 一种高压igbt器件及其制备方法
CN115223869B (zh) * 2022-09-01 2023-04-28 深圳市威兆半导体股份有限公司 绝缘栅双极型晶体管的制作方法及绝缘栅双极型晶体管
CN116130431B (zh) * 2023-04-12 2023-07-28 通威微电子有限公司 一种半导体器件与半导体器件制作方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3798079A (en) * 1972-06-05 1974-03-19 Westinghouse Electric Corp Triple diffused high voltage transistor
JP2009130266A (ja) * 2007-11-27 2009-06-11 Toshiba Corp 半導体基板および半導体装置、半導体装置の製造方法
JP2011109018A (ja) * 2009-11-20 2011-06-02 Kansai Electric Power Co Inc:The バイポーラ半導体素子
JP5601849B2 (ja) * 2010-02-09 2014-10-08 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP2013149798A (ja) * 2012-01-19 2013-08-01 Fuji Electric Co Ltd 炭化珪素半導体装置
JP6239250B2 (ja) * 2013-03-22 2017-11-29 株式会社東芝 半導体装置およびその製造方法
JP2015061001A (ja) * 2013-09-20 2015-03-30 株式会社東芝 半導体装置の製造方法
JP6448419B2 (ja) * 2015-03-09 2019-01-09 昭和電工株式会社 炭化珪素単結晶エピタキシャルウェハの製造方法
DE102015208097B4 (de) * 2015-04-30 2022-03-31 Infineon Technologies Ag Herstellen einer Halbleitervorrichtung durch Epitaxie
JP6706786B2 (ja) * 2015-10-30 2020-06-10 一般財団法人電力中央研究所 エピタキシャルウェハの製造方法、エピタキシャルウェハ、半導体装置の製造方法及び半導体装置
CN105957898B (zh) * 2016-07-05 2019-09-24 安徽工业大学 一种低功耗4H-SiC电压控制型功率半导体器件及其制备方法

Also Published As

Publication number Publication date
CN108807154A (zh) 2018-11-13
JP6904774B2 (ja) 2021-07-21
JP2018190772A (ja) 2018-11-29
CN108807154B (zh) 2023-03-24
US10522667B2 (en) 2019-12-31
US20180315842A1 (en) 2018-11-01

Similar Documents

Publication Publication Date Title
DE102018110190A1 (de) Siliziumcarbidepitaxiewafer, Siliziumcarbidbipolartransistor mit isoliertem Gate und Verfahren zur Herstellung desselben
DE112010000953B4 (de) Verfahren zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung
DE112010005101B4 (de) Epitaxial-wafer und halbleiterelement
DE102007047231B4 (de) Siliziumkarbid-Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102013107632B4 (de) Verfahren zum Herstellen von Halbleitervorrichtungen mittels Ionenimplantation
DE112016001052T5 (de) Verfahren zur herstellung eines epitaxialen wafers, epitaxialer wafer, verfahren zur herstellung einer halbleitervorrichtung und halbleitervorrichtung
DE112011103569T5 (de) Verfahren zum Herstellen eines SiC-Bipolarübergangstransistors und SiC-Bipolarübergangstransistor hieraus
DE112010005626B4 (de) Halbleitervorrichtung
DE102013010187A1 (de) Schottky-Barriere-Vorrichtung mit lokal planarisierter Oberfläche und zugehöriges Halbleitererzeugnis
DE102016124968B4 (de) Ausbilden von Siliziumoxidschichten durch Oxidation mit Radikalen
DE112013006661B4 (de) Verfahren zum Herstellen eines SIC-Epitaxialwafers
DE102017102127B4 (de) Verfahren zum Herstellen von Halbleitervorrichtungen unter Verwendung einer Epitaxie und Halbleitervorrichtungen mit einer lateralen Struktur
DE112014002647B4 (de) Siliziumkarbid-Substrat und Verfahren zur Herstellung desselben, Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung und Verwendung des Siliziumkarbid-Substrats für die Siliziumkarbid-Halbleitervorrichtung
DE102015216064A1 (de) Verfahren zur Herstellung eines Siliziumkarbid-Epitaxiesubstrats, Siliziumkarbid-Epitaxiesubstrat und Siliziumkarbid-Halbleitervorrichtung
DE112014004744T5 (de) n-Aluminiumnitrid-Einkristallsubstrat und vertikales Nitrid-Halbleiterbauelement
DE102019106124A1 (de) Bilden von Halbleitervorrichtungen in Siliciumcarbid
DE102015223405A1 (de) Siliziumkarbid-Substrat, Siliziumkarbid-Halbleitervorrichtung und Verfahren zur Herstellung eines Siliziumkarbid-Substrats
DE112017007040T5 (de) Halbleitereinheit
DE112017000947T5 (de) Verbindungshalbleitervorrichtung und herstellungsverfahren für dieverbindungshalbleitervorrichtung
DE112019000863T5 (de) Halbleitervorrichtung
DE102016102861B3 (de) Halbleiterbauelemente und Verfahren zum Bilden eines Halbleiterbauelements
DE102013224361A1 (de) Feldeffekttransistor und Verfahren zu seiner Herstellung
DE102016108125B4 (de) Halbleitervorrichtung und Herstellung davon
DE112012002481T5 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung
DE112011105316T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben

Legal Events

Date Code Title Description
R012 Request for examination validly filed