DE112012002481T5 - Siliciumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung - Google Patents

Siliciumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung Download PDF

Info

Publication number
DE112012002481T5
DE112012002481T5 DE112012002481.8T DE112012002481T DE112012002481T5 DE 112012002481 T5 DE112012002481 T5 DE 112012002481T5 DE 112012002481 T DE112012002481 T DE 112012002481T DE 112012002481 T5 DE112012002481 T5 DE 112012002481T5
Authority
DE
Germany
Prior art keywords
layer
region
source
source region
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112012002481.8T
Other languages
English (en)
Inventor
Tomokatsu Watanabe
Naruhisa Miura
Masayuki Furuhashi
Shiro Hino
Toshikazu Tanioka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112012002481T5 publication Critical patent/DE112012002481T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/086—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/105—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with vertical doping variation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Es ist Aufgabe der vorliegenden Erfindung, eine Siliciumcarbid-Halbleitervorrichtung anzugeben, die es ermöglicht, die Zuverlässigkeit zu erhöhen, während ein Gatestrom unterbunden wird, und ein Verfahren zum Herstellen der Siliciumcarbid-Halbleitervorrichtung anzugeben. Die Siliciumcarbid-Halbleitervorrichtung der vorliegenden Erfindung weist folgendes auf: eine Driftschicht (2) aus Siliciumcarbid; einen Basisbereich (3), der selektiv in einer oberflächlichen Schicht der Driftschicht (2) ausgebildet ist; einen Source-Bereich, der selektiv in einer oberflächlichen Schicht des Basisbereichs (3) ausgebildet ist; eine Source-Elektrode (8), die selektiv auf dem Source-Bereich ausgebildet ist; eine Gate-Isolierschicht (6), die derart ausgebildet ist, dass sie sich über den Source-Bereich hinweg erstreckt; und eine Gate-Elektrode (7), die auf der Gate-Isolierschicht (6) ausgebildet ist. Der Source-Bereich weist einen ersten Source-Bereich (4) auf, der unterhalb der Source-Elektrode (8) angeordnet ist, und einen zweiten Source-Bereich (10), der den ersten Source-Bereich (4) umgibt. Die Dotierstoffkonzentration in der oberflächlichen Schicht des zweiten Source-Bereichs (10) ist niedriger als die Dotierstoffkonzentration in einer oberflächlichen Schicht des ersten Source-Bereichs (4). Die Dotierstoffkonzentration im zweiten Source-Bereich (10) ist in dessen tiefen Bereich höher als in dessen oberflächlichen Bereich.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft eine Siliciumcarbid-Halbleitervorrichtung und ein Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung.
  • Stand der Technik
  • Um die Einschränkungen der physikalischen Eigenschaften einer Leistungsbaugruppe zu umgehen, die Silicium enthält, werden derzeit Leistungsbaugruppen entwickelt, welche Siliciumcarbid anstelle von Silicium enthalten. Insbesondere ist eine Verbesserung der Zuverlässigkeit des Gates eines MOSFETs erforderlich, der Silicium enthält.
  • Beispielsweise ist ein Leistungs-MOSFET vom vertikalen Typ, der Silicium enthält und im Patentdokument 1 offenbart ist, derart aufgebaut, dass der Source-Bereich mit einem Dotierstoff vom n-Typ dotiert ist, und zwar mit einer hohen Konzentration, und dass er in direktem Kontakt mit einer Gate-Isolierschicht steht.
  • Ein Beispiel eines Siliciumcarbid-MOSFET ist im Patentdokument 2 offenbart, wobei die Konzentration eines Dotierstoffs vom n-Typ nur in der Nähe einer oberen Fläche des Source-Bereichs niedriger vorgegeben wird, die in Kontakt mit einer Gate-Isolierschicht steht. Um in diesem Fall erfolgreich einen ohmschen Kontakt mit dem Source-Bereich herzustellen, der mit dem Dotierstoff vom n-Typ dotiert ist, wird die Source-Elektrode in einem Bereich ausgebildet, in welchem ein Graben ausgebildet ist.
  • Dokumente des Standes der Technik
  • Patentdokumente
    • Patentdokument 1: Japanische Patentanmeldungs-Offenlegungsschrift JP 2008-192 691 A
    • Patentdokument 2: Japanische Patentanmeldungs-Offenlegungsschrift JP 2009-182 271 A .
  • Zusammenfassung der Erfindung
  • Mit der Erfindung zu lösende Probleme
  • Das Anlegen einer hohen positiven Spannung an die Gate-Elektrode eines MOSFET kann bewirken, dass ein Gatestrom durch die Gate-Isolierschicht fließt. Dies erfolgt deswegen, weil Leitungselektronen auf Seiten des Halbleiters durch eine Sperrschicht tunneln, welche gegenüber der Gate-Isolierschicht ausgebildet wird, und dann auf die Seite der Gate-Elektrode fließen.
  • Außerdem kann bei einem MOSFET, der Siliciumcarbid enthält, bereits eine relativ geringe Spannung den Gatestrom mit einer hohen Dichte zum Fließen anregen. Dies erfolgt deswegen, weil die Sperrschicht-Energie zwischen der Gate-Isolierschicht und Siliciumcarbid niedriger ist als die Sperrschicht-Energie zwischen der Gate-Isolierschicht und Silicium oder dergleichen. Diese Neigung ist in einem Source-Bereich vom n-Typ signifikanter. Dies verursacht ein dahingehendes Problem, dass die Zuverlässigkeit des Gates verringert ist.
  • Die vorliegende Erfindung wurde konzipiert, um die oben beschriebenen Probleme zu lösen. Es ist daher Aufgabe der vorliegenden Erfindung, eine Siliciumcarbid-Halbleitervorrichtung anzugeben, welche dazu in der Lage ist, die Zuverlässigkeit beim Unterdrücken eines Gatestroms zu erhöhen, und ein Verfahren zum Herstellen der Siliciumcarbid-Halbleitervorrichtung anzugeben.
  • Wege zum Lösen der Probleme
  • Eine erste Siliciumcarbid-Halbleitervorrichtung gemäß der vorliegenden Erfindung weist folgendes auf:
    eine Driftschicht von einem ersten Leitfähigkeitstyp, die aus Siliciumcarbid gebildet ist;
    einen Basisbereich von einem zweiten Leitfähigkeitstyp, der selektiv in einer oberflächlichen Schicht der Driftschicht ausgebildet ist;
    einen Source-Bereich vom ersten Leitfähigkeitstyp, der selektiv in einer oberflächlichen Schicht des Basisbereichs ausgebildet ist;
    eine Source-Elektrode, die selektiv auf dem Source-Bereich ausgebildet ist;
    eine Gate-Isolierschicht, die derart ausgebildet ist, dass sie sich über die Driftschicht, den Basisbereich und einen Bereich des Source-Bereichs hinweg erstreckt, in welchem die Source-Elektrode nicht ausgebildet ist;
    und eine Gate-Elektrode, die auf der Gate-Isolierschicht ausgebildet ist.
  • Der Source-Bereich weist einen ersten Source-Bereich und einen zweiten Source-Bereich auf,
    wobei der erste Source-Bereich unterhalb der Source-Elektrode angeordnet ist,
    und wobei der zweite Source-Bereich unterhalb der Gate-Elektrode angeordnet ist und derart ausgebildet ist, dass er in der Draufsicht den ersten Source-Bereich umgibt.
  • Die Dotierstoffkonzentration in einer oberflächlichen Schicht des zweiten Source-Bereichs ist niedriger als die Dotierstoffkonzentration in einer oberflächlichen Schicht des ersten Source-Bereichs.
  • Die Dotierstoffkonzentration im zweiten Source-Bereich ist in dessen tiefem Bereich höher als in dessen oberflächlichem Bereich.
  • Eine zweite Siliciumcarbid-Halbleitervorrichtung gemäß der vorliegenden Erfindung weist folgendes auf:
    eine Driftschicht von einem ersten Leitfähigkeitstyp, die aus Siliciumcarbid gebildet ist;
    einen Basisbereich von einem zweiten Leitfähigkeitstyp, der selektiv in einer oberflächlichen Schicht der Driftschicht ausgebildet ist;
    einen Source-Bereich, der selektiv in einer oberflächlichen Schicht des Basisbereichs ausgebildet ist;
    eine Source-Elektrode, die selektiv auf dem Source-Bereich ausgebildet ist;
    eine Gate-Isolierschicht, die derart ausgebildet ist, dass sie sich über die Driftschicht, den Basisbereich und einen Bereich des Source-Bereichs hinweg erstreckt, in welchem die Source-Elektrode nicht ausgebildet ist;
    und eine Gate-Elektrode, die auf der Gate-Isolierschicht ausgebildet ist.
  • Der Source-Bereich weist einen Bereich der oberen Schicht und einen Bereich der unteren Schicht auf,
    wobei der Bereich der oberen Schicht vom zweiten Leitfähigkeitstyp ist und in einem oberflächlichen Bereich ausgebildet ist,
    und wobei der Bereich der unteren Schicht vom ersten Leitfähigkeitstyp ist und in einer unteren Schicht unterhalb des Bereichs der unteren Schicht ausgebildet ist.
  • Die Source-Elektrode hat ein unteres Ende, das im Source-Bereich eingebettet ist, so dass es in den Bereich der unteren Schicht reicht.
  • Ein erstes Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung gemäß der vorliegenden Erfindung weist die folgenden Schritte auf:
    • (a) Ausbilden einer Driftschicht von einem ersten Leitfähigkeitstyp, die aus Siliciumcarbid gebildet ist;
    • (b) selektives Ausbilden eines Basisbereichs in einer oberflächlichen Schicht der Driftschicht, wobei der Basisbereich vom zweiten Leitfähigkeitstyp ist;
    • (c) selektives Ausbilden eines Source-Bereichs in einer oberflächlichen Schicht des Basisbereichs, wobei der Source-Bereich vom ersten Leitfähigkeitstyp ist und einen ersten Source-Bereich und einen zweiten Source-Bereich aufweist, wobei der zweite Source-Bereich derart ausgebildet ist, dass er in der Draufsicht den ersten Source-Bereich umgibt;
    • (d) Ausbilden einer Gate-Isolierschicht, so dass sie sich über die Driftschicht, den Basisbereich und den Source-Bereich hinweg erstreckt;
    • (e) Ausbilden einer Gate-Elektrode auf der Gate-Isolierschicht, so dass die Gate-Elektrode von der oberflächlichen Schicht der Driftschicht zu einer oberflächlichen Schicht des zweiten Source-Bereichs verläuft; und
    • (f) Ätzen und Entfernen eines Bereichs der Gate-Isolierschicht an einer Position, die dem ersten Source-Bereich entspricht, und Ausbilden einer Source-Elektrode auf dem ersten Source-Bereich.
  • Die Dotierstoffkonzentration in der oberflächlichen Schicht des zweiten Source-Bereichs ist niedriger als die Dotierstoffkonzentration in einer oberflächlichen Schicht des ersten Source-Bereichs.
  • Die Dotierstoffkonzentration im zweiten Source-Bereich ist in dessen tiefem Bereich höher als in dessen oberflächlichem Bereich.
  • Ein zweites Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung gemäß der vorliegenden Erfindung weist die folgenden Schritte auf:
    • (a) Ausbilden einer Driftschicht von einem ersten Leitfähigkeitstyp, die aus Siliciumcarbid gebildet ist;
    • (b) selektives Ausbilden eines Basisbereichs in einer oberflächlichen Schicht der Driftschicht, wobei der Basisbereich vom zweiten Leitfähigkeitstyp ist;
    • (c) selektives Ausbilden eines Source-Bereichs in einer oberflächlichen Schicht des Basisbereichs, wobei der Source-Bereich einen Bereich der oberen Schicht vom zweiten Leitfähigkeitstyp aufweist, der in einer oberflächlichen Schicht ausgebildet ist, und einen Bereich der unteren Schicht vom ersten Leitfähigkeitstyp aufweist, der in einer unteren Schicht unterhalb des Bereichs der oberen Schicht ausgebildet ist;
    • (d) Ausbilden einer Gate-Isolierschicht, so dass sie sich über die Driftschicht, den Basisbereich und den Source-Bereich hinweg erstreckt;
    • (e) Ausbilden einer Gate-Elektrode auf der Gate-Isolierschicht, so dass die Gate-Elektrode von der oberflächlichen Schicht der Driftschicht in eine oberflächliche Schicht des Source-Bereichs hinein verläuft;
    • (f) Ausbilden eines Grabens, der ausgehend von einem Bereich einer Fläche der Gate-Isolierschicht verläuft, in welchem die Gate-Elektrode nicht ausgebildet ist, und der den Bereich der unteren Schicht erreicht; und
    • (g) Ausbilden einer Source-Elektrode, so dass deren unteres Ende in dem Graben eingebettet ist.
  • Wirkungen der Erfindung
  • Die erste Siliciumcarbid-Halbleitervorrichtung gemäß der vorliegenden Erfindung weist folgendes auf: eine Driftschicht von einem ersten Leitfähigkeitstyp, die aus Siliciumcarbid gebildet ist; einen Basisbereich von einem zweiten Leitfähigkeitstyp, der selektiv in einer oberflächlichen Schicht der Driftschicht ausgebildet ist; einen Source-Bereich vom ersten Leitfähigkeitstyp, der selektiv in einer oberflächlichen Schicht des Basisbereichs ausgebildet ist; eine Source-Elektrode, die selektiv auf dem Source-Bereich ausgebildet ist; eine Gate-Isolierschicht, die derart ausgebildet ist, dass sie sich über die Driftschicht, den Basisbereich und einen Bereich des Source-Bereichs hinweg erstreckt, in welchem die Source-Elektrode nicht ausgebildet ist; und eine Gate-Elektrode, die auf der Gate-Isolierschicht ausgebildet ist.
  • Der Source-Bereich weist einen ersten Source-Bereich und einen zweiten Source-Bereich auf, wobei der erste Source-Bereich unterhalb der Source-Elektrode angeordnet ist, und wobei der zweite Source-Bereich unterhalb der Gate-Elektrode angeordnet ist und derart ausgebildet ist, dass er in der Draufsicht den ersten Source-Bereich umgibt.
  • Die Dotierstoffkonzentration in einer oberflächlichen Schicht des zweiten Source-Bereichs ist niedriger als die Dotierstoffkonzentration in einer oberflächlichen Schicht des ersten Source-Bereichs. Die Dotierstoffkonzentration im zweiten Source-Bereich ist in dessen tiefem Bereich höher als in dessen oberflächlichem Bereich. Dadurch kann ein Gatestrom unterbunden werden. Folglich wird die Zuverlässigkeit des Gates verbessert.
  • Die zweite Siliciumcarbid-Halbleitervorrichtung gemäß der vorliegenden Erfindung weist folgendes auf: eine Driftschicht von einem ersten Leitfähigkeitstyp, die aus Siliciumcarbid gebildet ist; einen Basisbereich von einem zweiten Leitfähigkeitstyp, der selektiv in einer oberflächlichen Schicht der Driftschicht ausgebildet ist; einen Source-Bereich, der selektiv in einer oberflächlichen Schicht des Basisbereichs ausgebildet ist; eine Source-Elektrode, die selektiv auf dem Source-Bereich ausgebildet ist; eine Gate-Isolierschicht, die derart ausgebildet ist, dass sie sich über die Driftschicht, den Basisbereich und einen Bereich des Source-Bereichs hinweg erstreckt, in welchem die Source-Elektrode nicht ausgebildet ist; und eine Gate-Elektrode, die auf der Gate-Isolierschicht ausgebildet ist.
  • Der Source-Bereich weist einen Bereich der oberen Schicht und einen Bereich der unteren Schicht auf, wobei der Bereich der oberen Schicht vom zweiten Leitfähigkeitstyp ist und in einem oberflächlichen Bereich ausgebildet ist, und wobei der Bereich der unteren Schicht vom ersten Leitfähigkeitstyp ist und in einer unteren Schicht unterhalb des Bereichs der unteren Schicht ausgebildet ist.
  • Die Source-Elektrode hat ein unteres Ende, das im Source-Bereich eingebettet ist, so dass es in den Bereich der unteren Schicht reicht. Dadurch kann ein Gatestrom unterbunden werden. Folglich wird die Zuverlässigkeit des Gates verbessert.
  • Das erste Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung gemäß der vorliegenden Erfindung weist die folgenden Schritte auf: (a) Ausbilden einer Driftschicht von einem ersten Leitfähigkeitstyp, die aus Siliciumcarbid gebildet ist; (b) selektives Ausbilden eines Basisbereichs in einer oberflächlichen Schicht der Driftschicht, wobei der Basisbereich vom zweiten Leitfähigkeitstyp ist; (c) selektives Ausbilden eines Source-Bereichs in einer oberflächlichen Schicht des Basisbereichs, wobei der Source-Bereich vom ersten Leitfähigkeitstyp ist und einen ersten Source-Bereich und einen zweiten Source-Bereich aufweist, wobei der zweite Source-Bereich derart ausgebildet ist, dass er in der Draufsicht den ersten Source-Bereich umgibt; (d) Ausbilden einer Gate-Isolierschicht, so dass sie sich über die Driftschicht, den Basisbereich und den Source-Bereich hinweg erstreckt; (e) Ausbilden einer Gate-Elektrode auf der Gate-Isolierschicht, so dass die Gate-Elektrode von der oberflächlichen Schicht der Driftschicht zu einer oberflächlichen Schicht des zweiten Source-Bereichs verläuft; und (f) Ätzen und Entfernen eines Bereichs der Gate-Isolierschicht an einer Position, die dem ersten Source-Bereich entspricht, und Ausbilden einer Source-Elektrode auf dem ersten Source-Bereich.
  • Die Dotierstoffkonzentration in der oberflächlichen Schicht des zweiten Source-Bereichs ist niedriger als die Dotierstoffkonzentration in einer oberflächlichen Schicht des ersten Source-Bereichs. Die Dotierstoffkonzentration im zweiten Source-Bereich ist in dessen tiefem Bereich höher als in dessen oberflächlichem Bereich. Dadurch kann der Gatestrom unterbunden werden. Folglich wird die Zuverlässigkeit des Gates verbessert.
  • Das zweite Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung gemäß der vorliegenden Erfindung weist die folgenden Schritte auf: (a) Ausbilden einer Driftschicht von einem ersten Leitfähigkeitstyp, die aus Siliciumcarbid gebildet ist; (b) selektives Ausbilden eines Basisbereichs in einer oberflächlichen Schicht der Driftschicht, wobei der Basisbereich vom zweiten Leitfähigkeitstyp ist; (c) selektives Ausbilden eines Source-Bereichs in einer oberflächlichen Schicht des Basisbereichs, wobei der Source-Bereich einen Bereich der oberen Schicht vom zweiten Leitfähigkeitstyp aufweist, der in einer oberflächlichen Schicht ausgebildet ist, und einen Bereich der unteren Schicht vom ersten Leitfähigkeitstyp aufweist, der in einer unteren Schicht unterhalb des Bereichs der oberen Schicht ausgebildet ist; (d) Ausbilden einer Gate-Isolierschicht, so dass sie sich über die Driftschicht, den Basisbereich und den Source-Bereich hinweg erstreckt; (e) Ausbilden einer Gate-Elektrode auf der Gate-Isolierschicht, so dass die Gate-Elektrode von der oberflächlichen Schicht der Driftschicht in eine oberflächliche Schicht des Source-Bereichs hinein verläuft; (f) Ausbilden eines Grabens, der ausgehend von einem Bereich einer Fläche der Gate-Isolierschicht verläuft, in welchem die Gate-Elektrode nicht ausgebildet ist, und der den Bereich der unteren Schicht erreicht; und (g) Ausbilden einer Source-Elektrode, so dass deren unteres Ende in dem Graben eingebettet ist. Dadurch kann ein Gatestrom unterbunden werden. Folglich wird die Zuverlässigkeit des Gates verbessert.
  • Diese und weitere Aufgaben, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung gehen noch deutlicher hervor aus der folgenden detaillierten Beschreibung der vorliegenden Erfindung in Verbindung mit den begleitenden Zeichnungen.
  • Kurzbeschreibung der Zeichnungen
  • In den Zeichnungen zeigen:
  • 1 eine Querschnittsansicht, die eine Siliciumcarbid-Halbleitervorrichtung gemäß einer Ausführungsform 1 der vorliegenden Erfindung zeigt.
  • 2 ein Diagramm, das den Schritt zeigt, in welchem eine Driftschicht ausgebildet wird, und zwar bei einem Verfahren zum Herstellen der Siliciumcarbid-Halbleitervorrichtung gemäß Ausführungsform 1 der vorliegenden Erfindung.
  • 3 ein Diagramm, das den Schritt zeigt, in welchem ein Basisbereich ausgebildet wird, und zwar bei dem Verfahren zum Herstellen der Siliciumcarbid-Halbleitervorrichtung gemäß Ausführungsform 1 der vorliegenden Erfindung.
  • 4 ein Diagramm, das den Schritt zeigt, in welchem ein Source-Bereich ausgebildet wird, und zwar bei dem Verfahren zum Herstellen der Siliciumcarbid-Halbleitervorrichtung gemäß Ausführungsform 1 der vorliegenden Erfindung.
  • 5 ein Diagramm, das den Schritt zeigt, in welchem ein Kontaktbereich ausgebildet wird, und zwar bei dem Verfahren zum Herstellen der Siliciumcarbid-Halbleitervorrichtung gemäß Ausführungsform 1 der vorliegenden Erfindung.
  • 6 ein Diagramm, das den Schritt zeigt, in welchem eine Gate-Isolierschicht ausgebildet wird, und zwar bei dem Verfahren zum Herstellen der Siliciumcarbid-Halbleitervorrichtung gemäß Ausführungsform 1 der vorliegenden Erfindung.
  • 7 ein Diagramm, das den Schritt zeigt, in welchem eine Gate-Elektrode ausgebildet wird, und zwar bei dem Verfahren zum Herstellen der Siliciumcarbid-Halbleitervorrichtung gemäß Ausführungsform 1 der vorliegenden Erfindung.
  • 8 ein Diagramm, das den Schritt zeigt, in welchem eine Source-Elektrode ausgebildet wird, und zwar bei dem Verfahren zum Herstellen der Siliciumcarbid-Halbleitervorrichtung gemäß Ausführungsform 1 der vorliegenden Erfindung.
  • 9 ein Diagramm, das den Schritt zeigt, in welchem eine Drain-Elektrode ausgebildet wird, und zwar bei dem Verfahren zum Herstellen der Siliciumcarbid-Halbleitervorrichtung gemäß Ausführungsform 1 der vorliegenden Erfindung.
  • 10 ein Diagramm, das ein Profil einer N-Implantation in einem zweiten Source-Bereich zeigt, und zwar bei dem Verfahren zum Herstellen der Siliciumcarbid-Halbleitervorrichtung gemäß Ausführungsform 1 der vorliegenden Erfindung.
  • 11 eine Querschnittsansicht, die eine Siliciumcarbid-Halbleitervorrichtung gemäß einer Ausführungsform 2 der vorliegenden Erfindung zeigt.
  • 12 ein Diagramm, das den Schritt zeigt, in welchem eine Driftschicht ausgebildet wird, und zwar bei einem Verfahren zum Herstellen der Siliciumcarbid-Halbleitervorrichtung gemäß Ausführungsform 2 der vorliegenden Erfindung.
  • 13 ein Diagramm, das den Schritt zeigt, in welchem ein Basisbereich ausgebildet wird, und zwar bei dem Verfahren zum Herstellen der Siliciumcarbid-Halbleitervorrichtung gemäß Ausführungsform 2 der vorliegenden Erfindung.
  • 14 ein Diagramm, das den Schritt zeigt, in welchem ein Source-Bereich ausgebildet wird, und zwar bei dem Verfahren zum Herstellen der Siliciumcarbid-Halbleitervorrichtung gemäß Ausführungsform 2 der vorliegenden Erfindung.
  • 15 ein Diagramm, das den Schritt zeigt, in welchem ein Kontaktbereich ausgebildet wird, und zwar bei dem Verfahren zum Herstellen der Siliciumcarbid-Halbleitervorrichtung gemäß Ausführungsform 2 der vorliegenden Erfindung.
  • 16 ein Diagramm, das den Schritt zeigt, in welchem eine Gate-Isolierschicht ausgebildet wird, und zwar bei dem Verfahren zum Herstellen der Siliciumcarbid-Halbleitervorrichtung gemäß Ausführungsform 2 der vorliegenden Erfindung.
  • 17 ein Diagramm, das den Schritt zeigt, in welchem eine Gate-Elektrode ausgebildet wird, und zwar bei dem Verfahren zum Herstellen der Siliciumcarbid-Halbleitervorrichtung gemäß Ausführungsform 2 der vorliegenden Erfindung.
  • 18 ein Diagramm, das den Schritt zeigt, in welchem eine Source-Elektrode ausgebildet wird, und zwar bei dem Verfahren zum Herstellen der Siliciumcarbid-Halbleitervorrichtung gemäß Ausführungsform 2 der vorliegenden Erfindung.
  • 19 ein Diagramm, das den Schritt zeigt, in welchem eine Drain-Elektrode ausgebildet wird, und zwar bei dem Verfahren zum Herstellen der Siliciumcarbid-Halbleitervorrichtung gemäß Ausführungsform 2 der vorliegenden Erfindung.
  • 20 ein Diagramm, das ein Profil einer N-Implantation und einer Al-Implantation in einem Source-Bereich und in einem Bereich vom p-Typ zeigt, und zwar bei dem Verfahren zum Herstellen der Siliciumcarbid-Halbleitervorrichtung gemäß Ausführungsform 2 der vorliegenden Erfindung.
  • 21 eine Querschnittsansicht, die die Siliciumcarbid-Halbleitervorrichtung gemäß der Ausführungsform 1 der vorliegenden Erfindung zeigt.
  • 22 ein Diagramm, das einen FN-Strom (Fowler-Nordheim-Strom) zeigt, der zum Fließen angeregt wird, und zwar beim Anlegen einer positiven Vorspannung an die Siliciumcarbid-Halbleitervorrichtung gemäß Ausführungsform 1 der vorliegenden Erfindung.
  • 23 eine Querschnittsansicht, die die Siliciumcarbid-Halbleitervorrichtung gemäß der Ausführungsform 1 der vorliegenden Erfindung zeigt.
  • Ausführungsform zum Ausführen der Erfindung
  • A. Ausführungsform 1
  • A-1. Aufbau
  • 1 ist eine Querschnittsansicht, die eine Siliciumcarbid-Halbleitervorrichtung gemäß einer Ausführungsform 1 der vorliegenden Erfindung zeigt. Bei der Beschreibung dieser Ausführungsform ist der erste Leitfähigkeitstyp vom n-Typ, und der zweite Leitfähigkeitstyp ist vom p-Typ.
  • Die Siliciumcarbid-Halbleitervorrichtung ist beispielsweise ein Siliciumcarbid-MOSFET vom n-Kanal-Vertikaltyp, bei welchem seine Hauptfläche eine Ebenenausrichtung in der (0001)-Ebene hat. Eine Driftschicht 2 vom n-Typ, die aus Siliciumcarbid gebildet ist, ist auf einer Hauptfläche eines Siliciumcarbid-Substrats 1 vom n-Typ gebildet, das vom 4H-Polytyp ist und einen niedrigen Widerstand hat, wie es in 1 gezeigt ist.
  • Ein Basisbereich 3 vom p-Typ, der beispielsweise Al als Störstelle vom p-Typ enthält, ist selektiv in einem oberflächlichen Bereich der Driftschicht 2 ausgebildet. Wie in 1 gezeigt, kann eine Vielzahl von Basisbereichen 3 getrennt voneinander ausgebildet werden. Im Basisbereich 3 ist ein zweiter Source-Bereich 10 vom n-Typ selektiv ausgebildet, der beispielsweise N als Störstelle vom n-Typ enthält. Im Basisbereich 3 ist ferner ein erster Source-Bereich 4 vom n-Typ ausgebildet. Der erste Source-Bereich 4 und der zweite Source-Bereich 10 bilden zusammen einen Source-Bereich.
  • In den ersten Source-Bereich 4 wird N mit einem kastenförmigen Profil implantiert. In den zweiten Source-Bereich 10 wird N mit einem Profil implantiert, wie es in 10 gezeigt ist. 10 zeigt ein Profil des zweiten Source-Bereichs 10, wobei dessen horizontale Achse die Tiefe (nm) darstellt, und wobei dessen vertikale Achse die Konzentration (cm–3) darstellt. Wie in 10 gezeigt, hat der zweite Source-Bereich 10 ein derartiges Profil, dass die Konzentration in einem tieferliegenden Bereich höher ist als im oberflächlichen Bereich. Der zweite Source-Bereich 10 ist derart ausgebildet, dass die Konzentration ihren Scheitelwert an einem Ort erreicht, dessen Tiefe ungefähr 300 nm beträgt.
  • Ein Kontaktbereich 5 vom p-Typ, der beispielsweise Al als Störstelle vom p-Typ mit einer Störstellenkonzentration enthält, die höher ist als diejenige des Basisbereichs 3, ist im ersten Source-Bereich 4 ausgebildet. Eine Source-Elektrode 8 ist in ohmschem Kontakt auf dem ersten Source-Bereich 4 und dem Kontaktbereich 5 ausgebildet.
  • Eine Gate-Isolierschicht 6 aus Siliciumoxid ist auf einer Fläche der Driftschicht 2 ausgebildet, außer dort, wo die Source-Elektrode 8 ausgebildet ist. Auf der Gate-Isolierschicht 6 ist eine Gate-Elektrode 7 derart vorgesehen, dass sie über die Grenze zwischen dem zweiten Source-Bereich 10 und dem Basisbereich 3 hinweg verläuft.
  • Eine Drain-Elektrode 9 ist auf einer Fläche des Siliciumcarbid-Substrats 1 ausgebildet, und zwar gegenüber von dessen Hauptfläche.
  • A-2. Herstellungsverfahren
  • Nachfolgend wird ein Verfahren zum Herstellen der Siliciumcarbid-Halbleitervorrichtung gemäß dieser Ausführungsform unter Bezugnahme auf die 2 bis 10 beschrieben.
  • Zunächst wird in einem thermischen CVD-Prozess (chemische Abscheidung aus der Gasphase) eine Driftschicht 2 aus Siliciumcarbid mit einer Dicke von 1 bis 100 μm epitaxial aufgewachsen, und zwar auf einer Fläche des Siliciumcarbid-Substrats 1 vom n-Typ und vom 4H-Polytyp, dessen Hauptfläche eine Ebenenausrichtung in der (0001)-Ebene hat, wie es in 2 gezeigt ist. Der thermische CVD-Prozess wird beispielsweise unter folgenden Bedingungen durchgeführt: Temperatur 1500°C bis 1800°C; atmosphärischer Druck 25 MPa; Trägergas-Art H2; Art des erzeugten Gases SiH4 und C3H8.
  • Danach wird eine Maske aus einem Resist auf der Driftschicht 2 ausgebildet. Beispielsweise Al, welches eine Störstelle vom p-Typ darstellt, wird mit dazwischenliegender Maske ionenimplantiert. Dadurch werden Basisbereiche 3 selektiv ausgebildet, wie es in 3 gezeigt ist. Die Implantationstiefe von Al ist 0,5 bis 3,0 μm. Die Implantationskonzentration ist 1 × 1016 bis 1 × 1019 cm–3.
  • Nachdem die Maske entfernt worden ist, wird eine neue Maske aus einem Resist auf der Driftschicht 2 ausgebildet. N, welches eine Störstelle vom n-Typ darstellt, wird mit dazwischenliegender Maske ionenimplantiert. Dadurch wird der erste Source-Bereich 4 ausgebildet, wie es in 4 gezeigt ist. Zu diesem Zeitpunkt wird ein derartiger Vorgang durchgeführt, dass der erste Source-Bereich 4 eine oberflächliche Schicht des Basisbereichs 3 bildet. Die Implantation von N zeigt ein kastenförmiges Profil. Die Implantationstiefe ist beispielsweise 0,05 bis 1,5 μm. Die Implantationskonzentration ist beispielsweise 1 × 1019 bis 1 × 1021 cm–3.
  • Nachdem die Maske entfernt worden ist, wird eine neue Maske aus einem Resist auf der Driftschicht 2 ausgebildet. N, welches eine Störstelle vom n-Typ darstellt, wird mit dazwischenliegender Maske ionenimplantiert. Dadurch wird der zweite Source-Bereich 10 ausgebildet, wie es in 4 gezeigt ist. Zu diesem Zeitpunkt wird ein derartiger Vorgang durchgeführt, dass der zweite Source-Bereich 10 außerhalb des ersten Source-Bereichs 4 ausgebildet wird, und dass er selektiv im Basisbereich 3 ausgebildet wird.
  • Das Profil der Implantation von N kann dasjenige sein, das in 10 gezeigt ist. Der Spitzenwert der Konzentration der Implantation ist beispielsweise 1 × 1019 bis 1 × 1021 cm–3. In einem Bereich des zweiten Source-Bereichs 10, der von der oberflächlichen Schicht bis in 100 nm Tiefe reicht, ist es wünschenswert, dass die Dotierstoffkonzentration niedriger ist als die Dotierstoffkonzentration in der oberflächlichen Schicht des ersten Source-Bereichs 4. Genauer gesagt: Es ist wünschenswert, dass die Dotierstoffkonzentration beispielsweise 1 × 1016 bis 1 × 1018 cm–3 beträgt.
  • Nachdem die Maske entfernt worden ist, wird eine neue Maske aus einem Resist oder aus Siliciumoxid auf der Driftschicht 2 ausgebildet. Al, welches eine Störstelle vom p-Typ ist, wird mit dazwischenliegender Maske ionenimplantiert. Dadurch wird der Kontaktbereich 5 ausgebildet, wie es in 5 gezeigt ist. Zu diesem Zeitpunkt wird ein derartiger Vorgang durchgeführt, dass der Kontaktbereich 5 innerhalb des ersten Source-Bereichs 4 ausgebildet wird. Die Implantationstiefe von Al ist 0,05 bis 1,5 μm. Die Implantationskonzentration beträgt 1 × 1019 bis 1 × 1021 cm–3.
  • Dann wird die Maske entfernt. Ein aktivierendes Tempern wird durchgeführt, und zwar unter Inertgasatmosphäre und in einem Temperaturbereich von 1300°C bis 2100°C. Hierdurch werden folgende Komponenten elektrisch aktiviert: Der Basisbereich 3, der erste Source-Bereich 4, der zweite Source-Bereich 10 und der Kontaktbereich 5, die in einer oberflächlichen Schicht der Driftschicht 2 ausgebildet sind.
  • Dann wird eine thermische Oxidationsschicht auf einer Oberfläche der Driftschicht 2 bei 800°C bis 1400°C ausgebildet. Sie wird unter Verwendung von Flusssäure entfernt (Opfer-Oxidationsvorgang).
  • Wie in 6 gezeigt, wird dann die Oberfläche der Driftschicht 2 thermisch oxidiert, so dass die Gate-Isolierschicht 6 mit einer gewünschten Dicke ausgebildet wird.
  • Wie in 7 gezeigt, wird dann eine polykristalline Siliciumschicht mit Leitungseigenschaften auf der Gate-Isolierschicht 6 ausgebildet, und zwar in einem Niederdruck-CVD-Prozess. Die Gate-Elektrode 7 wird unter Ausübung einer Lithographietechnik und einer Ätztechnik ausgebildet. Das Material der Gate-Elektrode 7 ist nicht auf polykristallines Silicium beschränkt. Es kann eines der folgenden Materialien sein: Nickel (Ni); Titan (Ti); Aluminum (Al); Molybdän (Mo); Chrom (Cr); Platin (Pt); Wolfram (W); Silicium (Si); Titancarbid (TiC); oder daraus gebildete Legierungen.
  • Wie in 8 gezeigt, wird dann ein Teil der Gate-Isolierschicht 6 oberhalb eines Bereichs entfernt, in welchem der erste Source-Bereich 4 und der Kontaktbereich 5 ausgebildet sind, und zwar unter Ausübung einer Lithographietechnik und einer Ätztechnik. Ni-Schichten werden innerhalb der so entstandenen Öffnung ausgebildet, um die Source-Elektrode 8 zu bilden, die elektrisch in ohmscher Verbindung sowohl mit dem ersten Source-Bereich 4, als auch mit dem Kontaktbereich 5 steht. Das Material der Source-Elektrode 8 ist nicht auf Ni beschränkt. Es kann eines der folgenden Materialien sein: Ti, Al, Mo, Cr, Pt, W, Si, TiC, oder daraus gebildete Legierungen.
  • Wie in 9 gezeigt, wird die Drain-Elektrode 9 durchweg auf einer Fläche des Siliciumcarbid-Substrats 1 ausgebildet, die dessen Hauptfläche gegenüberliegt. Das Material der Drain-Elektrode 9 kann – ähnlich zum Material der Source-Elektrode 8 – eines der folgenden sein: Ni, Ti, Al, Mo, Cr, Pt, W, Si, TiC, oder daraus gebildete Legierungen.
  • Schließlich wird eine Wärmebehandlung durchgeführt, und zwar zum Legieren – mit Siliciumcarbid – eines Bereichs, in welchem die Source-Elektrode 8 in Kontakt mit dem ersten Source-Bereich 4 und dem Kontaktbereich 5 ist, und eines Bereichs, in welchem die Drain-Elektrode 9 in Kontakt mit dem Siliciumcarbid-Substrat 1 ist. Die Wärmebehandlung wird beispielsweise unter folgenden Bedingungen durchgeführt:
    Temperatur 950°C bis 1000°C; Prozesszeit: 20 bis 60 s; Geschwindigkeit des Temperaturanstiegs: 10 bis 25°C/s.
  • Mit dem oben beschriebenen Prozess ist die Siliciumcarbid-Halbleitervorrichtung gemäß dieser Ausführungsform fertiggestellt.
  • Bei der dieser Ausführungsform dargestellten Siliciumcarbid-Halbleitervorrichtung ist die Gate-Elektrode 7 nicht unmittelbar oberhalb des ersten Source-Bereichs 4 ausgebildet. Hierdurch kann das Auftreten von FN-Tunneln (Fowler-Nordheim-Tunneln) von Leitungselektronen ausgehend vom ersten Source-Bereich 4 vom n-Typ zur Seite der Gate-Isolierschicht 6 zu dem Zeitpunkt unterbunden werden, in welchem eine positive Vorspannung am Gate anliegt. Folglich wird die Zuverlässigkeit des Gates verbessert.
  • Bei dem ersten Source-Bereich 4 vom n-Typ, der in Kontakt mit der Source-Elektrode 8 ist, wird inklusive eines Teils, der sich nahe dessen oberer Fläche befindet, das Dotieren gleichförmig mit hoher Konzentration durchgeführt. Dadurch kann ein guter ohmscher Kontakt erhalten werden.
  • Es wird hier die horizontale Anordnungsposition des ersten Source-Bereichs 4 und des zweiten Source-Bereichs 10 vom n-Typ unter Bezugnahme auf 21 beschrieben. 21 ist eine Querschnittsansicht, die eine Siliciumcarbid-Halbleitervorrichtung zeigt. Unter Bezugnahme auf 21 ist folgendes ersichtlich: Das rechte Ende (auf Seiten der Source-Elektrode 8) der linken der Gate-Elektroden 7, die voneinander getrennt ausgebildet sind, wird als der Ursprung der horizontalen Koordinatenachse definiert. Dieser Ursprung wird aus Gründen der Einfachheit der Beschreibung gewählt.
  • Der Abstand vom Ursprung zum rechten Ende des zweiten Source-Bereichs 10 (d. h. der Grenze zum ersten Source-Bereich 4) ist definiert als ein Abstand dX. Der Abstand vom Ursprung zur Mitte der Source-Elektrode 8 ist definiert als ein Abstand dGS. Die horizontale Breite des ersten Source-Bereichs 4 ist definiert als eine horizontale Breite Die vertikale Dicke der Gate-Isolierschicht 6 ist definiert als eine Dicke dOX. In 21 ist aus Gründen der Einfachheit der Beschreibung der Kontaktbereich 5 nicht gezeigt.
  • In dem Fall, in welchem der Abstand dX einen Wert 0 μm besitzt, gibt es keinen ersten Source-Bereich 4 mit hoher Konzentration unmittelbar unterhalb der Gate-Elektrode 7. Es ist jedoch erforderlich, dass der Abstand dX größer ist als 0 μm, da ein elektrisches Feld auch schräg von der Gate-Elektrode 7 in Richtung der Siliciumcarbid-Schicht durch die Gate-Isolierschicht 6 verläuft.
  • 22 zeigt Graphen, die einen FN-Strom (Fowler-Nordheim-Strom) darstellen, der fließt, wenn eine positive Vorspannung an die Gate-Elektrode 7 in einem Zustand angelegt wird, in welchem die Siliciumcarbid-Seite geerdet ist, und zwar in einem MOS-Kondensator, in welchem die Gate-Isolierschicht 6 oder die Gate-Elektrode 7 auf dem ersten Source-Bereich 4 oder dem zweiten Source-Bereich 10 vorgesehen ist. In 22 stellt Eox ein elektrisches Feld dar, das an die Gate-Isolierschicht 6 angelegt wird. J stellt die Stromdichte dar.
  • Für den Fall, dass ein MOS-Kondensator hergerichtet wird, in welchem die Gate-Isolierschicht 6 und die Gate-Elektrode 7 auf dem zweiten Source-Bereich 10 vorgesehen sind, wird der FN-Strom zum Fließen angeregt, wenn das elektrische Feld gleich groß wie oder größer als ungefähr 5 MV/cm ist (siehe X in 22).
  • Wenn andererseits ein MOS-Kondensator hergerichtet wird, in welchem die Gate-Isolierschicht 6 und die Gate-Elektrode 7 auf dem ersten Source-Bereich 4 vorgesehen sind, beginnt der FN-Strom zu fließen, wenn das elektrische Feld gleich groß wie oder größer als ungefähr 3 MV/cm ist (siehe Y in 22).
  • Der obenstehenden Beschreibung ist zu entnehmen, dass ein elektrisches Feld, das eine Stromleckage zum Auftreten im ersten Source-Bereich 4 veranlasst, nur 3/5 des elektrischen Feldes beträgt, das eine Stromleckage im zweiten Source-Bereich 10 zum Auftreten veranlasst. Unter der Bedingung, dass die gleiche Spannung angelegt wird, ist es also nötig, dass die Dicke D der Gate-Isolierschicht 6 einen Wert besitzt, der 5/3-mal so groß ist wie die Dicke dOX an einem Ort oberhalb des ersten Source-Bereichs 4. Hierbei reicht es aus, dass die Dicke D der Gate-Isolierschicht 6, die im wesentlichen zwischen dem ersten Source-Bereich 4 und der Gate-Elektrode 7 liegt, 5/3-mal so groß ist wie die Dicke dOX. Daher ist es nicht immer nötig, dass die vertikale Dicke der Gate-Isolierschicht 6 einen Wert besitzt, der 5/3-mal so groß ist wie die Dicke dOX.
  • 23 ist ein Diagramm, das im vergrößerten Maßstab einen Teil der Querschnittsansicht der in 21 gezeigten Siliciumcarbid-Halbleitervorrichtung zeigt.
  • Wenn die Dicke D der Gate-Isolierschicht 6 berücksichtigt wird, die im wesentlichen zwischen dem ersten Source-Bereich 4 und der Gate-Elektrode 7 liegt, dann wird ein rechtwinkliges Dreieck angenommen, dessen Hypotenuse durch die Dicke D definiert ist, wie es in 23 gezeigt ist. Die vertikale Seite und die horizontale Seite des rechtwinkligen Dreiecks sind durch die Dicke dOX bzw. den Abstand dX definiert.
  • Unter Bezugnahme auf das rechtwinklige Dreieck gilt folgendes: Wenn die Dicke D größer ist das 5/3-Fache der Dicke dOX, dann ist der Abstand dX größer als mindestens das 4/3-Fache der Dicke dOX.
  • Daher ist es notwendig, dass der Abstand dX folgendes erfüllt: dX > 4dOX/3.
  • Um andererseits auf zuverlässige Weise einen ohmschen Kontakt der n-Source zu erreichen, ist es nötig, dass ein ausreichend großer Bereich für einen Bereich mit ohmschem Kontakt sichergestellt wird, um sicherzustellen, dass der Wert des Kontaktwiderstands des ganzen Bauteils kleiner ist als der Wert des Durchlasswiderstands des Bauteils.
  • Für den Fall, dass die horizontale Breite dncon des ersten Source-Bereichs 4 kleiner ist als die horizontale Breite der Source-Elektrode 8, ist es wünschenswert, dass folgendes erfüllt wird: ρc/(dncon 2 × N) < R/S, wobei folgendes gilt:
    • dncon 2
    stellt die Fläche des ersten Source-Bereichs 4 dar;
    N
    stellt die Anzahl von Zellen dar, die in dem Bauteil enthalten sind;
    S
    stellt die Fläche eines aktiven Bereichs des Bauteils dar;
    ρc
    stellt den spezifischen Widerstand des ohmschen Kontakts dar; und
    R
    stellt den spezifischen Durchlasswiderstand des Bauteils dar.
  • Wenn dieser Ausdruck auf der Basis des in 21 gezeigten Verhältnisses umgestellt wird, ergibt sich folgendes: dX < dGS – 0.5 × (ρcS/RN)1/2, da folgendes gilt: dGS + 0.5 × dncon = dX + dncon.
  • Für den Fall, dass die horizontale Breite des Kontaktbereichs 5 die horizontale Breite dpcon ist, kann obiger Ausdruck weiter umgeformt werden, so dass sich folgendes ergibt: dX < dGS + dpcon/2 – 0.5 × (ρcS/RN + dpcon 2)1/2.
  • Daher ist es wünschenswert, dass dX folgendes erfüllt: 4dOX/3 < dX < dGS + dpcon/2 – 0.5 × (ρcS/RN + dpcon 2)1/2.
  • A-3 Wirkungen
  • Bei der Ausführungsform der vorliegenden Erfindung weist die Siliciumcarbid-Halbleitervorrichtung folgendes auf: die Driftschicht 2 vom ersten Leitfähigkeitstyp, die aus Siliciumcarbid gebildet ist; den Basisbereich 3 vom zweiten Leitfähigkeitstyp, der selektiv in einer oberflächlichen Schicht der Driftschicht 2 ausgebildet ist; den Source-Bereich vom ersten Leitfähigkeitstyp, der selektiv in einer oberflächlichen Schicht des Basisbereichs 3 ausgebildet ist; die Source-Elektrode 8, die selektiv auf dem Source-Bereich ausgebildet ist; die Gate-Isolierschicht 6, die derart ausgebildet ist, dass sie sich über die Driftschicht 2, den Basisbereich 3 und einen Bereich des Source-Bereichs hinweg erstreckt, in welchem die Source-Elektrode 8 nicht ausgebildet ist; und die Gate-Elektrode 7, die auf der Gate-Isolierschicht 6 ausgebildet ist.
  • Der Source-Bereich weist folgendes auf: den ersten Source-Bereich 4, der unterhalb der Source-Elektrode 8 angeordnet ist; und den zweiten Source-Bereich 10, der unterhalb der Gate-Elektrode 7 angeordnet ist und derart ausgebildet ist, dass er in der Draufsicht den ersten Source-Bereich 4 umgibt.
  • Die Dotierstoffkonzentration in der oberflächlichen Schicht des zweiten Source-Bereichs 10 ist niedriger als die Dotierstoffkonzentration in der oberflächlichen Schicht des ersten Source-Bereichs 4.
  • Die Dotierstoffkonzentration im zweiten Source-Bereich 10 ist in dessen tiefen Bereich höher als in dessen oberflächlichen Bereich. Hierdurch kann das Auftreten von FN-Tunneln von Leitungselektronen ausgehend vom ersten Source-Bereich 4 vom n-Typ zur Seite der Gate-Isolierschicht 6 unterbunden werden. Folglich wird die Zuverlässigkeit des Gates verbessert.
  • Wenn außerdem die Dotierstoffkonzentration auf Seiten der oberflächlichen Schicht niedriger gewählt wird und die Dotierstoffkonzentration mit zunehmender Tiefe erhöht wird, kann dies einen Anstieg des Durchlasswiderstands verhindern, wobei das Auftreten von FN-Tunneln unterbunden wird.
  • Bei der Ausführungsform der vorliegenden Erfindung ist in der Siliciumcarbid-Halbleitervorrichtung die Dotierstoffkonzentration im Bereich des zweiten Source-Bereichs 10 von der oberflächlichen Schicht bis in 100 nm Tiefe niedriger als die Dotierstoffkonzentration in der oberflächlichen Schicht des ersten Source-Bereichs 4. Daher ist die Dotierstoffkonzentration in der oberflächlichen Schicht des zweiten Source-Bereichs 10 niedrig, die sich unterhalb der Gate-Isolierschicht 6 befindet. Folglich kann das Auftreten von FN-Tunneln unterbunden werden.
  • Bei der Ausführungsform der vorliegenden Erfindung liegt in der Siliciumcarbid-Halbleitervorrichtung die Dotierstoffkonzentration in dem Bereich des zweiten Source-Bereichs 10 von der oberflächlichen Schicht bis in 100 nm Tiefe im Bereich von 1 × 1016 bis 1 × 1018 cm–3. Daher ist die Dotierstoffkonzentration in der oberflächlichen Schicht des zweiten Source-Bereichs 10 niedrig, die sich unterhalb der Gate-Isolierschicht 6 befindet. Folglich kann das Auftreten von FN-Tunneln unterbunden werden.
  • Bei der Ausführungsform der vorliegenden Erfindung liegt bei der Siliciumcarbid-Halbleitervorrichtung die Dotierstoffkonzentration in der oberflächlichen Schicht des ersten Source-Bereichs 4 im Bereich von 1 × 1019 bis 1 × 1021 cm–3. Daher ist es nicht notwendig, einen Graben oder dergleichen auszubilden, um einen guten ohmschen Kontakt zu erhalten.
  • B. Ausführungsform 2
  • B-1. Aufbau
  • 11 eine Querschnittsansicht, die eine Siliciumcarbid-Halbleitervorrichtung gemäß einer Ausführungsform 2 der vorliegenden Erfindung zeigt.
  • Bei der Beschreibung dieser Ausführungsform ist der erste Leitfähigkeitstyp vom n-Typ, und der zweite Leitfähigkeitstyp ist vom p-Typ.
  • Die Siliciumcarbid-Halbleitervorrichtung ist beispielsweise ein Siliciumcarbid-MOSFET vom n-Kanal-Vertikaltyp, bei welchem seine Hauptfläche eine Ebenenausrichtung in der (0001)-Ebene hat. Eine Driftschicht 12 vom n-Typ, die aus Siliciumcarbid gebildet ist, ist auf einer Hauptfläche eines Siliciumcarbid-Substrats 11 vom n-Typ gebildet, das vom 4H-Polytyp ist und einen niedrigen Widerstand hat, wie es in 11 gezeigt ist.
  • Ein Basisbereich 13 vom p-Typ, der beispielsweise Al als Störstelle vom p-Typ enthält, ist selektiv in einem oberflächlichen Bereich der Driftschicht 12 ausgebildet. Wie in 11 gezeigt, kann eine Vielzahl von Basisbereichen 13 getrennt voneinander ausgebildet werden. Innerhalb des Basisbereichs 13 ist ein Source-Bereich 14 der unteren Schicht vom n-Typ selektiv ausgebildet, der beispielsweise N als Störstelle vom n-Typ enthält.
  • Ein Bereich 20 vom p-Typ, der als ein Bereich der oberen Schicht dient und beispielsweise Al als Störstelle vom p-Typ enthält, ist nahe einer oberen Fläche des Source-Bereichs 14 der unteren Schicht ausgebildet, die als Bereich der unteren Schicht dient. Die Profile der N-Implantation und der Al-Implantation im Source-Bereich 14 der unteren Schicht und dem Bereich 20 vom p-Typ sind in 20 gezeigt. Die Grenze zwischen dem Source-Bereich 14 der unteren Schicht und dem Bereich 20 vom p-Typ befindet sich beispielsweise in einer Tiefe von 5 bis 100 nm von der oberflächlichen Schicht des Source-Bereichs.
  • Hierbei zeigt 20 das Profil (kreisförmige Punkte) im Source-Bereich 14 der unteren Schicht und das Profil (dreieckige Punkte) im Bereich 20 vom p-Typ. Die horizontale Achse stellt die Tiefe (nm) dar. Die vertikale Achse stellt die Konzentration (cm–3) dar. Wie in 20 gezeigt, weist der Source-Bereich 14 der unteren Schicht ein derartiges Profil auf, dass die Konzentration im tiefen Bereich höher ist als im oberflächlichen Bereich.
  • Die Konzentration erreicht ihren Scheitelwert in einer Tiefe von ungefähr 300 nm. Der Bereich 20 vom p-Typ hat ein derartiges Profil, dass die Konzentration ihren Scheitelwert in einer Tiefe von ungefähr 40 nm erreicht. Der Source-Bereich 14 der unteren Schicht und der Bereich 20 vom p-Typ bilden zusammen einen Source-Bereich.
  • Indem die Baugruppen auf diese Weise ausgebildet werden, wird es möglich, dass das Leitungsband des Bereichs 20 vom p-Typ nahe der oberen Fläche zur Seite mit der hohen Energie hin verschoben wird, und zwar infolge einer Bandbiegung.
  • Ein Kontaktbereich 15 vom p-Typ, der beispielsweise Al als Störstelle vom p-Typ mit einer Störstellenkonzentration enthält, die höher ist als diejenige des Basisbereichs 13, ist im Source-Bereich 4 ausgebildet. Ein Graben 100 ist in einem Mittelbereich eines Bereichs vorgesehen, in welchem der Source-Bereich und der Kontaktbereich 15 ausgebildet sind. Der Graben 100 erstreckt sich von einer Oberfläche der Driftschicht 12 zum Source-Bereich 14 der unteren Schicht und zum Kontaktbereich 15.
  • Eine Source-Elektrode 18 ist in dem Graben 100 ausgebildet. Das untere Ende der Source-Elektrode 18, welches zum Source-Bereich 14 des unteren Endes reicht, ist eingebettet. Die Source-Elektrode 18 ist in ohmschem Kontakt mit dem Source-Bereich 14 der unteren Schicht und dem Kontaktbereich 15 ausgebildet.
  • Eine Gate-Isolierschicht 16 aus Siliciumoxid ist auf einer Fläche der Driftschicht 12 ausgebildet, außer dort, wo die Source-Elektrode 18 ausgebildet ist. Auf der Gate-Isolierschicht 16 ist eine Gate-Elektrode 17 derart vorgesehen, dass sie sich über die Grenze zwischen dem Bereich 20 vom p-Typ und dem Basisbereich 13 erstreckt.
  • Eine Drain-Elektrode 19 ist auf einer Fläche des Siliciumcarbid-Substrats 11 ausgebildet, und zwar gegenüber von dessen Hauptfläche.
  • B-2. Herstellungsverfahren
  • Nachfolgend wird ein Verfahren zum Herstellen der Siliciumcarbid-Halbleitervorrichtung gemäß dieser Ausführungsform unter Bezugnahme auf die 12 bis 20 beschrieben.
  • Zunächst wird in einem thermischen CVD-Prozess (chemische Abscheidung aus der Gasphase) eine Driftschicht 12 aus Siliciumcarbid mit einer Dicke von 1 bis 100 μm epitaxial aufgewachsen, und zwar auf einer Fläche des Siliciumcarbid-Substrats 11 vom n-Typ und vom 4H-Polytyp, dessen Hauptfläche eine Ebenenausrichtung in der (0001)-Ebene hat, wie es in 12 gezeigt ist. Der thermische CVD-Prozess wird beispielsweise unter folgenden Bedingungen durchgeführt: Temperatur 1500°C bis 1800°C; atmosphärischer Druck 25 MPa; Trägergas-Art H2; Art des erzeugten Gases SiH4 und C3H8.
  • Danach wird eine Maske aus einem Resist auf der Driftschicht 12 ausgebildet. Beispielsweise Al, welches eine Störstelle vom p-Typ darstellt, wird mit dazwischenliegender Maske ionenimplantiert. Dadurch werden die Basisbereiche 13 selektiv ausgebildet, wie es in 13 gezeigt ist. Die Implantationstiefe von Al ist 0,5 bis 3,0 μm. Die Implantationskonzentration ist 1 × 1016 bis 1 × 1019 cm–3.
  • Nachdem die Maske entfernt worden ist, wird eine neue Maske aus einem Resist auf der Driftschicht 12 ausgebildet. N, welches eine Störstelle vom n-Typ darstellt, wird mit dazwischenliegender Maske ionenimplantiert. Dadurch wird der Source-Bereich 14 der unteren Schicht ausgebildet, wie es in 14 gezeigt ist. Zu diesem Zeitpunkt wird ein derartiger Vorgang durchgeführt, dass der Source-Bereich 14 der unteren Schicht selektiv in einer oberflächlichen Schicht des Basisbereichs 13 ausgebildet ist. Das Profil der Implantation von N ist dasjenige, das in 20 gezeigt ist. Der Spitzenwert der Konzentration der Implantation ist 1× 1019 bis 1 × 1021 cm–3.
  • Mit der gleichen dazwischenliegenden Maske, wie oben beschrieben, wird dann beispielsweise Al, welches eine Störstelle vom p-Typ darstellt, ionenimplantiert. Wie in 14 gezeigt, wird dadurch der Bereich 20 vom p-Typ ausgebildet, der als der Bereich der oberen Schicht dient, und zwar in einer oberen Schicht des Source-Bereichs 14 der unteren Schicht. Das Profil der Implantation von Al ist dasjenige, das in 20 gezeigt ist. In einem Bereich der Driftschicht 12, der von der am weitesten an der Oberfläche liegenden Schicht bis in 100 nm Tiefe reicht, ist die Implantationskonzentration gleich groß wie oder größer als 1 × 1016 cm–3.
  • Nachdem die Maske entfernt worden ist, wird eine neue Maske aus einem Resist oder aus Siliciumoxid auf der Driftschicht 12 ausgebildet. Al, welches eine Störstelle vom p-Typ ist, wird mit dazwischenliegender Maske ionenimplantiert. Dadurch wird der Kontaktbereich 15 ausgebildet, wie es in 15 gezeigt ist. Die Implantationstiefe von Al ist 0,05 bis 1,5 μm. Die Implantationskonzentration ist 1 × 1019 bis 1 × 1021 cm–3.
  • Dann wird die Maske entfernt. Ein aktivierendes Tempern wird durchgeführt, und zwar unter einer Inertgasatmosphäre und in einem Temperaturbereich von 1300°C bis 2100°C. Hierdurch werden folgende Komponenten elektrisch aktiviert: Der Basisbereich 13, der Source-Bereich 14 der unteren Schicht, der Bereich 20 vom p-Typ und der Kontaktbereich 15, die in einer oberflächlichen Schicht der Driftschicht 12 ausgebildet sind.
  • Dann wird eine thermische Oxidationsschicht auf einer Oberfläche der Driftschicht 12 bei 800°C bis 1400°C ausgebildet. Sie wird unter Verwendung von Flusssäure entfernt (Opfer-Oxidationsvorgang).
  • Wie in 16 gezeigt, wird dann die Oberfläche der Driftschicht 12 thermisch oxidiert, so dass die Gate-Isolierschicht 16 mit einer gewünschten Dicke ausgebildet wird.
  • Wie in 17 gezeigt, wird eine polykristalline Siliciumschicht mit Leitungseigenschaft auf der Gate-Isolierschicht 16 mit einem Niederdruck-CVD-Prozess ausgebildet. Die Gate-Elektrode 17 wird unter Ausübung einer Lithographietechnik und einer Ätztechnik ausgebildet. Das Material der Gate-Elektrode 17 ist nicht auf polykristallines Silicium beschränkt. Es kann eines der folgenden Materialien sein: Nickel (Ni); Titan (Ti); Aluminum (Al); Molybdän (Mo); Chrom (Cr); Platin (Pt); Wolfram (W); Silicium (Si); Titancarbid (TiC); oder daraus gebildete Legierungen.
  • Wie in 18 gezeigt, wird ein Teil der Gate-Isolierschicht 16 oberhalb eines Bereichs entfernt, in welchem der Source-Bereich und der Kontaktbereich 15 ausgebildet sind, und zwar unter Ausübung einer Lithographietechnik und einer Ätztechnik. Ferner wird die oberflächliche Schicht der Driftschicht 12 geätzt, bis der Source-Bereich 14 der unteren Schicht an der Oberfläche freiliegt, um dadurch den Graben 100 auszubilden. Dann werden Ni-Schichten innerhalb des Grabens 100 ausgebildet, um die Source-Elektrode 18 zu bilden, die elektrisch in ohmscher Verbindung sowohl mit dem Source-Bereich 14 der unteren Schicht, als auch mit dem Kontaktbereich 15 steht.
  • Das Material der Source-Elektrode 18 ist nicht auf Ni beschränkt. Es kann eines der folgenden Materialien sein: Ti, Al, Mo, Cr, Pt, W, Si, TiC, oder daraus gebildete Legierungen.
  • Wie in 19 gezeigt, wird die Drain-Elektrode 19 durchgehend auf einer Fläche des Siliciumcarbid-Substrats 11 ausgebildet, die dessen Hauptfläche gegenüberliegt. Das Material der Drain-Elektrode 19 kann – ähnlich zum Material der Source-Elektrode 18 – eines der folgenden Materialien sein: Ni, Ti, Al, Mo, Cr, Pt, W, Si, TiC, oder daraus gebildete Legierungen.
  • Schließlich wird eine Wärmebehandlung durchgeführt, und zwar zum Legieren – mit Siliciumcarbid – eines Bereichs, in welchem die Source-Elektrode 18 in Kontakt mit dem Source-Bereich 14 der unteren Schicht und dem Kontaktbereich 15 ist, und eines Bereichs, in welchem die Drain-Elektrode 19 in Kontakt mit dem Siliciumcarbid-Substrat 11 ist. Die Wärmebehandlung wird beispielsweise unter folgenden Bedingungen durchgeführt:
    Temperatur 950°C bis 1000°C; Prozesszeit: 20 bis 60 s; Geschwindigkeit des Temperaturanstiegs: 10 bis 25°C/s.
  • Mit dem oben beschriebenen Prozess wird die Siliciumcarbid-Halbleitervorrichtung gemäß dieser Ausführungsform fertiggestellt.
  • Bei der in dieser Ausführungsform dargestellten Siliciumcarbid-Halbleitervorrichtung wird die Ausbildung des Leitungsbandes des Bereichs 20 vom p-Typ infolge einer Bandbiegung auf die Seite der hohen Energie verschoben, so dass das Auftreten von FN-Tunneln von Leitungselektronen vom Source-Bereich 14 vom n-Typ der unteren Schicht zur Seite der Gate-Isolierschicht 16 zum Zeitpunkt des Anlegens einer positiven Vorspannung an das Gate unterbunden werden kann. Folglich kann die Zuverlässigkeit des Gates verbessert werden.
  • Zudem ist die Source-Elektrode 18 in einem Bereich ausgebildet, in welchem der Graben 100 eingelassen ist, um einen guten ohmschen Kontakt mit dem Source-Bereich 14 der unteren Schicht zu erzielen.
  • Die Dotierstoffkonzentration vom p-Typ in einem Teil des MOSFETs, in welchem ein Kanal ausgebildet ist, wird auf einen genügend niedrigen Wert gesetzt, so dass der Kanal bis in einen tiefliegenden Bereich ausgebildet wird. Hierdurch wird es den Leitungselektronen ermöglicht, problemlos aus einem Source-Bereich 14 der unteren Schicht zu dem Kanal und weiter zu der Drain-Seite der Driftschicht 12 zu fließen, und zwar zu einer Zeit, zu welcher der MOSFET eingeschaltet ist.
  • Bei den oben beschriebenen Ausführungsformen wird ein Siliciumcarbid-Substrat vom 4H-Polytyp angegeben, dessen Hauptfläche eine Ebenenausrichtung in der (0001)-Ebene hat. Die Ebenenausrichtung ist darauf jedoch nicht beschränkt, sondern kann auch diejenige einer (000-1)-Ebene, einer (11-20)-Ebene oder dergleichen sein. Eine Hauptfläche mit einem abweichenden Winkel relativ zu diesen Ebenenausrichtungen kann ebenso akzeptabel sein. Der Polytyp kann 3C, 6H oder dergleichen sein.
  • Obwohl die oben beschriebenen Ausführungsformen einen Siliciumcarbid-MOSFET mit einem Kanal vom n-Typ zeigen, wobei der erste Leitfähigkeitstyp vom n-Typ ist und der zweite Leitfähigkeitstyp vom p-Typ, kann die vorliegende Erfindung die gleichen Wirkungen auch bei einem Siliciumcarbid-MOSFET mit einem Kanal vom p-Typ zeigen, wobei der erste Leitfähigkeitstyp vom p-Typ ist und der zweite Leitfähigkeitstyp vom n-Typ.
  • In der obenstehenden Beschreibung wird Al als Störstelle vom p-Typ angenommen; es können jedoch auch Bor (B), Gallium (Ga) oder dergleichen verwendet werden. Bei der obenstehenden Beschreibung wird N als Störstelle vom n-Typ angenommen; es können jedoch auch Arsen (As), Phosphor (P) oder dergleichen verwendet werden.
  • B-3. Wirkungen
  • Bei der Ausführungsform der vorliegenden Erfindung weist die Siliciumcarbid-Halbleitervorrichtung folgendes auf: die Driftschicht 12 vom ersten Leitfähigkeitstyp, die aus Siliciumcarbid gebildet ist; den Basisbereich 13 vom zweiten Leitfähigkeitstyp, der selektiv in der oberflächlichen Schicht der Driftschicht 12 ausgebildet ist; den Source-Bereich, der selektiv in der oberflächlichen Schicht des Basisbereichs 13 ausgebildet ist; die Source-Elektrode 18, die selektiv auf dem Source-Bereich ausgebildet ist; die Gate-Isolierschicht 16, die derart ausgebildet ist, dass sie sich über die Driftschicht 12, den Basisbereich 13 und einen Bereich des Source-Bereichs hinweg erstreckt, in welchem die Source-Elektrode 18 nicht ausgebildet ist; und die Gate-Elektrode 17, die auf der Gate-Isolierschicht 16 ausgebildet ist.
  • Der Source-Bereich weist den Bereich 20 vom p-Typ auf, der als Bereich der oberen Schicht vom zweiten Leitfähigkeitstyp dient und in dem oberflächlichen Bereich ausgebildet ist, und er weist den Source-Bereich 14 der unteren Schicht auf, der als Bereich der unteren Schicht dient, vom ersten Leitfähigkeitstyp ist und in einer unteren Schicht unterhalb des Bereichs 20 vom p-Typ ausgebildet ist.
  • Das untere Ende der Source-Elektrode 18 ist im Source-Bereich eingebettet, so dass es in den Source-Bereich 14 der unteren Schicht reicht, so dass das Leitungsband des Bereichs 20 vom p-Typ infolge von Bandbiegung auf die Seite der hohen Energie verschoben ist, um dadurch das Auftreten von FN-Tunneln von Leitungselektronen vom Source-Bereich 14 vom n-Typ zu der Seite der Gate-Isolierschicht 16 zu der Zeit zu unterbinden, zu welcher eine positive Vorspannung am Gate anliegt. Folglich wird die Zuverlässigkeit des Gates verbessert.
  • Da die Source-Elektrode 18 auf dem Graben 100 ausgebildet ist, kann außerdem ein guter ohmscher Kontakt mit dem Source-Bereich 14 der unteren Schicht erreicht werden.
  • Bei der Ausführungsform der vorliegenden Erfindung liegt in der Siliciumcarbid-Halbleitervorrichtung die Grenze zwischen dem Bereich 20 vom p-Typ, der als Bereich der oberen Schicht dient, und dem Source-Bereich 14, der als Bereich der unteren Schicht dient, in einer Tiefe von 5 bis 100 nm von der oberflächlichen Schicht des Bereichs 20 vom p-Typ. Hierdurch kann ein Ansteigen des Durchlasswiderstands verhindert werden, wobei das Auftreten von FN-Tunneln unterbunden wird.
  • Bei der Ausführungsform der vorliegenden Erfindung weist ein Herstellungsverfahren der Siliciumcarbid-Halbleitervorrichtung die folgenden Schritte auf: (a) Ausbilden der Driftschicht 12 vom ersten Leitfähigkeitstyp, die aus Siliciumcarbid gebildet ist; (b) selektives Ausbilden des Basisbereichs 13 in der oberflächlichen Schicht der Driftschicht 12, wobei der Basisbereich 13 vom zweiten Leitfähigkeitstyp ist; (c) selektives Ausbilden des Source-Bereichs in der oberflächlichen Schicht des Basisbereichs 13, wobei der Source-Bereich einen Bereich 20 vom p-Typ aufweist, der als Bereich der oberen Schicht dient, vom zweiten Leitfähigkeitstyp ist und in dem oberflächlichen Bereich ausgebildet ist, und den Source-Bereich 14 der unteren Schicht aufweist, der als Bereich der unteren Schicht dient, vom ersten Leitfähigkeitstyp ist und in der unteren Schicht unterhalb des Bereichs 20 vom p-Typ ausgebildet ist; (d) Ausbilden der Gate-Isolierschicht 16, so dass sie sich über die Driftschicht 12, den Basisbereich 13 und den Source-Bereich hinweg erstreckt; (e) Ausbilden der Gate-Elektrode 17 auf der Gate-Isolierschicht 16, so dass die Gate-Elektrode 17 von der oberflächlichen Schicht der Driftschicht 12 in die oberflächliche Schicht des Source-Bereichs hinein verläuft; (f) Ausbilden des Grabens 100, der ausgehend von einem Bereich einer Fläche der Gate-Isolierschicht 16 verläuft, in welchem die Gate-Elektrode 17 nicht ausgebildet ist, und der den Source-Bereich 14 der unteren Schicht erreicht; und (g) Ausbilden der Source-Elektrode 18, so dass deren unteres Ende in dem Graben 100 eingebettet ist.
  • Hierdurch kann das Auftreten von FN-Tunneln von Leitungselektronen ausgehend von dem Source-Bereich 14 der unteren Schicht vom n-Typ zur Seite der Gate-Isolierschicht 16 unterbunden werden. Folglich wird die Zuverlässigkeit des Gates verbessert.
  • Während die Erfindung detailliert beschrieben wurde, ist die vorstehende Beschreibung in jeder Hinsicht nur erläuternd und nicht einschränkend zu verstehen. Es versteht sich daher, dass zahlreiche Änderungen und Variationen, die hier nicht dargestellt sind, vorgenommen werden können, ohne vom Umfang der Erfindung abzuweichen.
  • Bezugszeichenliste
    • 1, 11
    Siliciumcarbid-Substrat;
    2, 12
    Driftschicht;
    3, 13
    Basisbereich;
    4
    erster Source-Bereich;
    10
    zweiter Source-Bereich;
    14
    Source-Bereich der unteren Schicht;
    5, 15
    Kontaktbereich;
    6, 16
    Gate-Isolierschicht;
    7, 17
    Gate-Elektrode;
    8, 18
    Source-Elektrode;
    9, 19
    Drain-Elektrode;
    20
    Bereich vom p-Typ; und
    100
    Graben.

Claims (9)

  1. Siliciumcarbid-Halbleitervorrichtung, die folgendes aufweist: – eine Driftschicht (2) von einem ersten Leitfähigkeitstyp, die aus Siliciumcarbid gebildet ist; – einen Basisbereich (3) von einem zweiten Leitfähigkeitstyp, der selektiv in einer oberflächlichen Schicht der Driftschicht (2) ausgebildet ist; – einen Source-Bereich (4, 10) vom ersten Leitfähigkeitstyp, der selektiv in einer oberflächlichen Schicht des Basisbereichs (3) ausgebildet ist; – eine Source-Elektrode (8), die selektiv auf dem Source-Bereich (4, 10) ausgebildet ist; – eine Gate-Isolierschicht (6), die derart ausgebildet ist, dass sie sich über die Driftschicht (2), den Basisbereich (3) und einen Bereich des Source-Bereichs (4, 10) hinweg erstreckt, in welchem die Source-Elektrode (8) nicht ausgebildet ist; und – eine Gate-Elektrode (7), die auf der Gate-Isolierschicht (6) ausgebildet ist, – wobei der Source-Bereich (4, 10) einen ersten Source-Bereich (4) und einen zweiten Source-Bereich (10) aufweist, wobei der erste Source-Bereich (4) unterhalb der Source-Elektrode (8) angeordnet ist, wobei der zweite Source-Bereich (10) unterhalb der Gate-Elektrode (7) angeordnet und derart ausgebildet ist, dass er in der Draufsicht den ersten Source-Bereich (4) umgibt, – wobei die Dotierstoffkonzentration in einer oberflächlichen Schicht des zweiten Source-Bereichs (10) niedriger ist als die Dotierstoffkonzentration in einer oberflächlichen Schicht des ersten Source-Bereichs (4), – wobei die Dotierstoffkonzentration im zweiten Source-Bereich (10) in dessen tiefen Bereich höher als in dessen oberflächlichen Bereich.
  2. Siliciumcarbid-Halbleitervorrichtung nach Anspruch 1, wobei die Dotierstoffkonzentration in einem Bereich des zweiten Source-Bereichs (10), der von der oberflächlichen Schicht bis in 100 nm Tiefe reicht, niedriger ist als die Dotierstoffkonzentration in der oberflächlichen Schicht des zweiten Source-Bereichs (4).
  3. Siliciumcarbid-Halbleitervorrichtung nach Anspruch 1 oder 2, wobei die Dotierstoffkonzentration in einem Bereich des zweiten Source-Bereichs (10), der von der oberflächlichen Schicht bis in 100 nm Tiefe reicht, 1 × 1016 bis 1 × 1018 cm–3 beträgt.
  4. Siliciumcarbid-Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, wobei die Dotierstoffkonzentration in der oberflächlichen Schicht des ersten Source-Bereichs (4) Werte von 1 × 1019 bis 1 × 1021 cm–3 besitzt.
  5. Siliciumcarbid-Halbleitervorrichtung nach Anspruch 1, wobei das Verhältnis 4dOX/3 < dX < dGS + dpcon/2 – 0.5 × (ρcS/RN + dpcon 2)1/2 erfüllt wird, wobei: ein Endbereich der Gate-Elektrode (7) auf Seiten der Source-Elektrode (8) definiert wird als der Ursprung der horizontalen Koordinatenachse; dX den Abstand von dem Ursprung zu dem zweiten Source-Bereich (10) darstellt; dGS den Abstand von dem Ursprung zur Mitte der Source-Elektrode (8) dargestellt; dncon die horizontale Breite des ersten Source-Bereichs (4) darstellt; dOX die vertikale Dicke der Gate-Isolierschicht (6) darstellt; dncon 2 die Fläche des ersten Source-Bereichs (4) darstellt; N die Anzahl von Zellen darstellt, die in einem Element enthalten sind; S die Fläche eines aktiven Bereichs des Elements darstellt; ρc den spezifischen Widerstand des ohmschen Kontakts darstellt; R den spezifischen Durchlasswiderstand des Elements darstellt; und dpcon die horizontale Breite eines Kontaktbereichs (5) vom zweiten Leitfähigkeitstyp darstellt, der innerhalb des ersten Source-Bereichs (4) ausgebildet ist, wobei der Kontaktbereich (5) eine höhere Störstellenkonzentration als die Störstellenkonzentration im Basisbereich (3) aufweist.
  6. Siliciumcarbid-Halbleitervorrichtung, die folgendes aufweist: – eine Driftschicht (12) von einem ersten Leitfähigkeitstyp, die aus Siliciumcarbid gebildet ist; – einen Basisbereich (13) von einem zweiten Leitfähigkeitstyp, der selektiv in einer oberflächlichen Schicht der Driftschicht (12) ausgebildet ist; – einen Source-Bereich (20, 14), der selektiv in einer oberflächlichen Schicht des Basisbereichs (13) ausgebildet ist; – eine Source-Elektrode (18), die selektiv auf dem Source-Bereich (20, 14) ausgebildet ist; – eine Gate-Isolierschicht (16), die derart ausgebildet ist, dass sie sich über die Driftschicht (12), den Basisbereich (13) und einen Bereich des Source-Bereichs (20, 14) hinweg erstreckt, in welchem die Source-Elektrode (18) nicht ausgebildet ist; und – eine Gate-Elektrode (17), die auf der Gate-Isolierschicht (16) ausgebildet ist, – wobei der Source-Bereich (20, 14) einen Bereich (20) der oberen Schicht und einen Bereich (14) der unteren Schicht aufweist, – wobei der Bereich (20) der oberen Schicht vom zweiten Leitfähigkeitstyp ist und in einem oberflächlichen Bereich ausgebildet ist, – wobei der Bereich (14) der unteren Schicht vom ersten Leitfähigkeitstyp ist und in einer unteren Schicht unterhalb des Bereichs (20) der oberen Schicht ausgebildet ist, – wobei ein unteres Ende der Source-Elektrode (18) in dem Source-Bereich (20, 14) eingebettet ist, so dass es in den Bereich (14) der unteren Schicht reicht.
  7. Siliciumcarbid-Halbleitervorrichtung nach Anspruch 6, wobei die Grenze zwischen dem Bereich (20) der oberen Schicht und dem Bereich (14) der oberen Schicht in einer Tiefe von 5 bis 100 nm von einer oberflächlichen Schicht des Bereichs (20) der oberen Schicht angeordnet ist.
  8. Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung, wobei das Verfahren die folgenden Schritte aufweist: (a) Ausbilden einer Driftschicht (2) von einem ersten Leitfähigkeitstyp, die aus Siliciumcarbid gebildet ist; (b) selektives Ausbilden eines Basisbereichs (3) in einer oberflächlichen Schicht der Driftschicht (2), wobei der Basisbereich (3) vom zweiten Leitfähigkeitstyp ist; (c) selektives Ausbilden eines Source-Bereichs (4, 10) in einer oberflächlichen Schicht des Basisbereichs (3), wobei der Source-Bereich (4, 10) vom ersten Leitfähigkeitstyp ist und einen ersten Source-Bereich (4) und einen zweiten Source-Bereich (10) aufweist, wobei der zweite Source-Bereich (10) derart ausgebildet ist, dass er in der Draufsicht den ersten Source-Bereich (4) umgibt; (d) Ausbilden einer Gate-Isolierschicht (6), so dass sie sich über die Driftschicht (2), den Basisbereich (3) und den Source-Bereich (4, 10) hinweg erstreckt; (e) Ausbilden einer Gate-Elektrode (7) auf der Gate-Isolierschicht (6), so dass die Gate-Elektrode (7) von der oberflächlichen Schicht der Driftschicht (2) zu einer oberflächlichen Schicht des zweiten Source-Bereichs (10) verläuft; und (f) Ätzen und Entfernen eines Bereichs der Gate-Isolierschicht (6) an einer Position, die dem ersten Source-Bereich (4) entspricht, und Ausbilden einer Source-Elektrode (8) auf dem ersten Source-Bereich (4), wobei die Dotierstoffkonzentration in einer oberflächlichen Schicht des zweiten Source-Bereichs (10) niedriger ist als die Dotierstoffkonzentration in einer oberflächlichen Schicht des ersten Source-Bereichs (4), wobei die Dotierstoffkonzentration im zweiten Source-Bereich (10) in dessen tiefen Bereich höher als in dessen oberflächlichen Bereich.
  9. Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung, wobei das Verfahren die folgenden Schritte aufweist: (a) Ausbilden einer Driftschicht (12) von einem ersten Leitfähigkeitstyp, die aus Siliciumcarbid gebildet ist; (b) selektives Ausbilden eines Basisbereichs (13) in einer oberflächlichen Schicht der Driftschicht (12), wobei der Basisbereich (13) vom zweiten Leitfähigkeitstyp ist; (c) selektives Ausbilden eines Source-Bereichs (20, 14) in einer oberflächlichen Schicht des Basisbereichs (13), wobei der Source-Bereich (20, 14) einen Bereich (20) der oberen Schicht vom zweiten Leitfähigkeitstyp aufweist, der in einer oberflächlichen Schicht ausgebildet ist, und einen Bereich (14) der unteren Schicht vom ersten Leitfähigkeitstyp aufweist, der in einer unteren Schicht unterhalb des Bereichs der oberen Schicht (20) ausgebildet ist; (d) Ausbilden einer Gate-Isolierschicht (16), so dass sie sich über die Driftschicht (12), den Basisbereich (13) und den Source-Bereich (20, 14) hinweg erstreckt; (e) Ausbilden einer Gate-Elektrode (17) auf der Gate-Isolierschicht (16), so dass die Gate-Elektrode (17) von der oberflächlichen Schicht der Driftschicht (12) zu einer oberflächlichen Schicht des Source-Bereichs (20, 14) verläuft; (f) Ausbilden eines Grabens (100), der ausgehend von einem Bereich einer Fläche der Gate-Isolierschicht (16) verläuft, in welchem die Gate-Elektrode (17) nicht ausgebildet ist, und der den Source-Bereich (14) der unteren Schicht erreicht; und (g) Ausbilden einer Source-Elektrode (18), so dass deren unteres Ende in dem Graben (100) eingebettet ist.
DE112012002481.8T 2011-06-14 2012-05-31 Siliciumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung Pending DE112012002481T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-2011-131875 2011-06-14
JP2011131875 2011-06-14
PCT/JP2012/064122 WO2012172988A1 (ja) 2011-06-14 2012-05-31 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法

Publications (1)

Publication Number Publication Date
DE112012002481T5 true DE112012002481T5 (de) 2014-02-27

Family

ID=47356979

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112012002481.8T Pending DE112012002481T5 (de) 2011-06-14 2012-05-31 Siliciumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung

Country Status (4)

Country Link
US (1) US9076761B2 (de)
JP (1) JP5797266B2 (de)
DE (1) DE112012002481T5 (de)
WO (1) WO2012172988A1 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10192970B1 (en) * 2013-09-27 2019-01-29 The United States Of America As Represented By The Administrator Of National Aeronautics And Space Administration Simultaneous ohmic contact to silicon carbide
WO2016084158A1 (ja) * 2014-11-26 2016-06-02 新電元工業株式会社 炭化珪素半導体装置及びその製造方法
WO2021019082A1 (en) * 2019-08-01 2021-02-04 Abb Power Grids Switzerland Ag Silicon carbide transistor device
JP7331683B2 (ja) * 2019-12-19 2023-08-23 三菱電機株式会社 炭化珪素半導体装置の製造方法、炭化珪素半導体装置
US11282951B2 (en) * 2020-06-04 2022-03-22 Wolfspeed, Inc. Semiconductor power devices having graded lateral doping in the source region
CN115241282B (zh) * 2022-09-23 2023-01-10 浙江大学杭州国际科创中心 一种SiC MOSFET器件及其制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6784486B2 (en) * 2000-06-23 2004-08-31 Silicon Semiconductor Corporation Vertical power devices having retrograded-doped transition regions therein
US6429041B1 (en) * 2000-07-13 2002-08-06 Cree, Inc. Methods of fabricating silicon carbide inversion channel devices without the need to utilize P-type implantation
JP2006237116A (ja) 2005-02-23 2006-09-07 Matsushita Electric Ind Co Ltd 半導体装置
JP5029042B2 (ja) * 2007-02-01 2012-09-19 株式会社デンソー 炭化珪素半導体装置
JP2009182271A (ja) * 2008-01-31 2009-08-13 Toshiba Corp 炭化珪素半導体装置
US8629509B2 (en) * 2009-06-02 2014-01-14 Cree, Inc. High voltage insulated gate bipolar transistors with minority carrier diverter
US8367536B2 (en) 2009-07-24 2013-02-05 Mitsubishi Electric Corporation Method for manufacturing silicon carbide semiconductor device
US8704292B2 (en) * 2010-02-23 2014-04-22 Donald R. Disney Vertical capacitive depletion field effect transistor

Also Published As

Publication number Publication date
US20140061675A1 (en) 2014-03-06
US9076761B2 (en) 2015-07-07
WO2012172988A1 (ja) 2012-12-20
JP5797266B2 (ja) 2015-10-21
JPWO2012172988A1 (ja) 2015-02-23

Similar Documents

Publication Publication Date Title
DE102009014583B4 (de) Siliziumcarbid-MOS-Halbleitervorrichtung
DE102005052731B4 (de) Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung derselben
DE112013002125B4 (de) Siliziumcarbid-Halbleitervorrichtung und Herstellungsverfahren hierfür
DE112014000679B4 (de) Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE112013004362B4 (de) Halbleitervorrichtung
DE112010005626B4 (de) Halbleitervorrichtung
DE102008055689B4 (de) Siliziumkarbid-Halbleitervorrichtung und Herstellungsverfahren hierfür
DE112011102787B4 (de) Epitaxialwafer und Halbleitereinrichtung
DE112011104322T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE112016003510T5 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE102009024919A1 (de) Verfahren zur Herstellung einer Siliciumcarbidhalbleitervorrichtung mit einer Grabengatestruktur
DE102008000660A1 (de) Siliziumkarbid-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE112012005031T5 (de) Randabschluss für Super -Junction -MOSFET -Vorrichtungen
DE112015003970T5 (de) Halbleiterelement und Herstellungsverfahren
DE102017209017A1 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung
DE102009021718A1 (de) Halbleitervorrichtung aus Siliciumcarbid und Verfahren zu ihrer Herstellung
DE102013010245A1 (de) Halbleitervorrichtung
DE112017000949T5 (de) Verfahren zum herstellen einer verbundhalbleitervorrichtung undverbundhalbleitervorrichtung
DE102008051245A1 (de) Hochvolttransistor mit hoher Stromtragfähigkeit und Verfahren zur Herstellung
DE102012207309A1 (de) Verfahren zur Herstellung einer Siliziumcarbid-Halbleitervorrichtung
DE112016006374B4 (de) Siliciumcarbid-halbleitervorrichtung und verfahren zur herstellung derselben
DE112012002481T5 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung
DE2611338A1 (de) Feldeffekttransistor mit sehr kurzer kanallaenge
DE112017001490B4 (de) Halbleiterbauelement und verfahren zum herstellen eines halbleiterbauelements
DE102018216855A1 (de) Siliziumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R082 Change of representative

Representative=s name: MEISSNER, BOLTE & PARTNER GBR, DE

Representative=s name: MEISSNER BOLTE PATENTANWAELTE RECHTSANWAELTE P, DE

R084 Declaration of willingness to licence
R016 Response to examination communication
R016 Response to examination communication