JP7331683B2 - 炭化珪素半導体装置の製造方法、炭化珪素半導体装置 - Google Patents

Description

本発明は、炭化珪素半導体装置の製造方法、炭化珪素半導体装置に関する。

炭化珪素（ＳｉＣ）は熱酸化によって高品質な二酸化珪素（ＳｉＯ_２）からなる絶縁膜の形成が可能であるので、高耐圧かつ低損失の高出力絶縁ゲート型電界効果トランジスタ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）が作製可能である。しかしながら、従来の熱酸化法で形成したＳｉＯ_２／ＳｉＣのいわゆるＭＯＳ界面には多数の界面準位がトラップとして存在するため、チャネル移動度μｃｈで表されるチャネルコンダクタンスが非常に低くなる。その結果、素子のオン抵抗が大きくなり、オン時の損失が増大してしまう問題があった。ＭＯＳ界面に存在する界面準位を低減するために、窒化酸素（ＮＯ）又は二窒化酸素（Ｎ_２Ｏ）ガスを用いた窒化処理である高温熱処理を行うことがある。

特許第４０１６９５４号公報

ＮＯ又はＮ_２Ｏを用いた窒化処理によりチャネル移動度μｃｈは向上するが、ＳｉＣが本来有する物性値から期待される素子特性を実現するにはさらなる改善が必要であった。また、窒化処理による界面準位の低減により、チャネル移動度μｃｈの向上とともに閾値電圧Ｖｔｈが低下する。半導体装置の低電圧駆動を考えると閾値電圧Ｖｔｈの減少は好ましいものの、あまりに閾値電圧Ｖｔｈが小さ過ぎると、弊害が生じ得る。例えば、エピチャネルＭＯＳＦＥＴ等のような複雑な構造の半導体装置では、素子特性として望ましくないノーマリ・オン特性となってしまうおそれがあった。これらの実用上の要請から、チャネル移動度μｃｈをさらに向上させると同時に、閾値電圧Ｖｔｈを制御する技術が望まれていた。

本発明は、上述のような課題を解決するためになされたもので、チャネル移動度が高く、閾値電圧が制御された炭化珪素半導体装置の製造方法と炭化珪素半導体装置を提供することを目的とする。

本願の発明に係る炭化珪素半導体装置の製造方法は、炭化珪素層が形成されたウエハの該炭化珪素層上に二酸化珪素膜を成膜し、該二酸化珪素膜の形成と同時又は該二酸化珪素膜の形成後に窒化処理を行う酸窒化処理工程と、該ウエハを、水蒸気を含んだ酸素雰囲気中で熱処理する再酸化工程と、該二酸化珪素膜の上に金属膜を形成する金属膜形成工程と、該再酸化工程より高温かつ短時間で該金属膜を熱処理する熱処理工程と、をこの順に備え、前記熱処理工程での最高温度は１０００℃よりも高く１１００℃以下である。

本発明のその他の特徴は以下に明らかにする。

本発明によれば、金属膜形成後に再酸化工程より高温かつ短時間で熱処理を行うことで、チャネル移動度の向上と閾値電圧の制御が可能となる。

炭化珪素半導体装置の素子構造の例を示す断面図である。 炭化珪素半導体装置の製造方法の例を示すフローチャートである。 各工程の処理内容を示す図である。 Ｖｔｈ－ＶＤＳｏｎの熱処理温度依存性を示す図である。 オーバーシュートの例を示す図である。 アニール温度のばらつきを示す図である。 比較例に係る炭化珪素半導体装置の製造方法で得られたデバイスの特性を示す図である。 ＩＧＢＴの断面図である。

実施の形態に係る炭化珪素半導体装置の製造方法、炭化珪素半導体装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。

実施の形態１．
図１は、実施の形態１に係る炭化珪素半導体装置の製造方法によって製造される炭化珪素半導体装置の素子構造の例を示す図である。炭化珪素半導体装置の一例として、ｎチャネル炭化珪素ＭＯＳＦＥＴの断面構造を示す。

この炭化珪素半導体装置は、ｎ型の基板１、ｎ型の炭化珪素からなるドリフト層２、ｐ型のベース領域３、ｎ型のソース領域４、二酸化珪素（ＳｉＯ２）からなるゲート絶縁膜５、ゲート電極６、ソース電極７及びドレイン電極８を備えている。

実施の形態１の炭化珪素半導体装置の製造方法を概説する。まず、エピタキシャル結晶成長法により、ｎ型の基板１上にｎ型の炭化珪素からなるドリフト層２を形成する。ｎ型の基板１は例えばｎ型炭化珪素基板である。

エピタキシャル結晶成長後、ドリフト層２中のあらかじめ定められた間隔だけ離れた部分に、レジストをマスクとして不純物をイオン注入して、一対のｐ型のベース領域３を形成する。ドリフト層２中でｐ型となる不純物としては、例えばボロン（Ｂ）又はアルミニウム（Ａｌ）が挙げられる。

さらに、上記各ｐ型ベース領域３中に、レジストをマスクとして不純物をイオン注入して、ｎ型のソース領域４を形成する。ｎ型不純物としては、例えばリン（Ｐ）又は窒素（Ｎ）が挙げられる。

ｎ型およびｐ型不純物のイオン注入後、熱処理装置によってウエハを高温で熱処理すると、注入イオンが電気的に活性化される。なお、上述した炭化珪素半導体装置の各部分の導電型は反転させることができる。つまり、炭化珪素半導体装置の各部分は第１導電型か第２導電型のいずれか一方の導電型とすることができる。

その後、炭化珪素半導体装置の製造方法の一例を示す図２のフローチャートのとおり処理を進める。ステップＳ１は、酸窒化処理工程である。酸窒化処理工程では、炭化珪素層が形成されたウエハを二窒化酸素雰囲気中で熱処理して炭化珪素層上に二酸化珪素膜を成膜すると同時に窒化処理を行う。炭化珪素層の例は図１のドリフト層２である。二酸化珪素膜は図１の例ではゲート絶縁膜５として形成される。

別の例によれば、酸窒化処理工程では、熱酸化法によってウエハ全面にＳｉＯ_２からなるゲート絶縁膜５を成膜し、熱酸化後、窒化酸素（ＮＯ）または二窒化酸素（Ｎ_２Ｏ）雰囲気にて窒化処理を実施する。

次いでステップＳ２の再酸化工程に処理を進める。再酸化工程は、ウエハを水蒸気を含んだ酸素雰囲気中で熱処理する工程である。一例によれば、水蒸気を含んだ酸素雰囲気中で例えば８００℃より高く１１００℃未満の温度で熱処理する。

１台の反応炉を用いてＯ_２雰囲気による熱酸化と窒化処理とを同じ温度で行った後、水蒸気（Ｈ_２Ｏ）を含んだ酸素（Ｏ_２）、すなわちウェットＯ_２雰囲気中で熱処理することができる。

別の例によれば、３つの反応炉を用いて同じ温度の熱酸化工程、窒化処理工程を行った後、ウェットＯ_２雰囲気中の熱処理を行うことができる。

さらに別の例によれば、１台の反応炉を用いてＮ_２Ｏによる熱酸化および窒化処理を同時に実施し、ウェットＯ_２雰囲気中の熱処理を行うこともできる。

ステップＳ１、Ｓ２は例えば以下の要領で行われる。先ず、７００℃程度に昇温された反応炉内にウエハを導入し、アルゴン（Ａｒ）雰囲気又は窒素（Ｎ_２）雰囲気下で熱酸化を実施可能な温度に到達するまで昇温する。

その後、熱酸化温度に到達した時点で、反応炉内をＡｒ雰囲気又はＮ_２雰囲気から水蒸気（Ｈ_２Ｏ）を含んだ酸素（Ｏ_２）雰囲気又はＯ_２のみの雰囲気に切り換え、あらかじめ定められた時間この状態を保持する。この熱酸化工程を実施することにより、ウエハ表面の炭化珪素層であるドリフト層２が酸化されてＳｉＯ_２からなるゲート絶縁膜５が形成される。

なお、上記熱酸化工程では、最初の一定時間はＯ_２のみの雰囲気で行い残余の時間は水蒸気を含んだＯ_２雰囲気であるウェットＯ_２雰囲気で行っても良いし、最初の一定時間はウェットＯ_２雰囲気とし残余の時間をＯ_２雰囲気としてもよい。

熱酸化工程後、Ｏ_２雰囲気をＡｒ雰囲気又はＮ_２雰囲気に切り換え、次工程であるＮＯ又はＮ_２Ｏ雰囲気下での窒化処理に要する温度に到達するまで昇温又は降温する。反応炉内が所定の温度に到達した時点で、Ａｒ雰囲気又はＮ_２雰囲気をＮＯ又はＮ_２Ｏ雰囲気に切り換え、窒化処理を開始する。このＮＯ又はＮ_２Ｏ雰囲気下での窒化処理は９５０℃以上１１５０℃以下の温度範囲で行い得る。１１５０℃以上の高温熱処理に耐えうる特殊な装置を用いて、１１５０℃以上で処理してもよい。なお、窒化処理時間は例えば３時間程度である。

ＮＯ又はＮ_２Ｏ雰囲気下での窒化処理によってＭＯＳ界面は酸窒化され、界面準位が大幅に減少する。なお、Ｎ_２Ｏ雰囲気下での窒化処理では、Ｎ_２Ｏガスから発生する酸素によってゲート絶縁膜５の形成は継続される。よって、この場合、ゲート絶縁膜５の層厚は熱酸化工程で形成された分とＮ_２Ｏ雰囲気下での窒化処理工程で形成された分を合計した値となる。

ＮＯ又はＮ_２Ｏ雰囲気下での窒化処理終了時にＮＯ又はＮ_２Ｏ雰囲気から再度Ａｒ雰囲気又はＮ_２雰囲気に切り換える。再酸化工程の熱処理に要する熱処理温度まで昇温又は降温して、温度が安定した時点でウェットＯ_２雰囲気に切り換えて、熱処理を開始する。

次いでステップＳ３の金属膜形成工程に処理を進める。金属膜形成工程では、二酸化珪素膜の上に例えばスパッタ法で金属膜を形成する。図１の例では、二酸化珪素膜であるゲート絶縁膜５上に、ゲート電極６を成膜およびパターニングする。その結果例えば、ゲート電極６の両端部直下に一対のベース領域３及びソース領域４が位置し、ゲート電極６の中央部直下にベース領域３間に露出したドリフト層２が位置する。

さらに、各ソース領域４の上のゲート絶縁膜５の残余の部分はリソグラフィ技術およびエッチング技術によって除去される。その後、ソース領域４が表面に露出した部位にソース電極７を成膜しパターニングする。ゲート電極６とソース電極７は例えばＮｉである。

次いでステップＳ４の熱処理工程に処理を進める。熱処理工程では、前述の再酸化工程より高温かつ短時間で金属膜を熱処理する。一例によれば、熱処理工程の最高温度は再酸化工程の最高温度より高い。熱処理工程ではラピッドサーマルアニール（Rapid Thermal Annealing:ＲＴＡ）によってウエハを加熱することができる。

図３は、ステップＳ１－Ｓ４の各工程の時間と温度の例を示す図である。一例によれば、ステップＳ３の金属膜を形成する工程ではウエハが高温になることはないので、ステップＳ３の温度と時間の情報を省略して表現している。図３に示されるとおり、ステップＳ２の再酸化工程の最高温度Ｔ１よりも、ステップＳ４の熱処理工程の最高温度Ｔ２が高い。

上述した図２のフローチャートの各工程を終えると、基板1の裏面側にドレイン電極８を形成する。こうして、図１に示すような素子構造の主要部が完成する。

図４は、熱処理工程における熱処理温度とＶｔｈ－ＶＤＳｏｎトレードオフの関係を示す図である。チャネル移動度μｃｈと閾値電圧Ｖｔｈの制御性を見極めるのに、ＭＯＳチャネル特性としてＶｔｈ－ＶＤＳｏｎトレードオフ関係を把握するのが良い指標となる。ＶｄＳｏｎとは、半導体スイッチングデバイスがオンするときのドレイン・ソース間電圧である。図４の中に記載された温度は、熱処理工程における最高温度を示す。具体的には、熱処理工程の最高温度として、９７５℃、１０００℃、１０１５℃、１０３０℃が例示されている。２つの四角形は最高温度９７５℃で得られた値である。４つの円は最高温度１０００℃で得られた値である。２つのひし形は最高温度１０１５℃で得られた値である。２つの×印は最高温度１０３０℃で得られた値である。

図４から、９７５℃～１０３０℃のＲＴＡ高温化によりＶｔｈ－ＶＤＳｏｎトレードオフが改善することが分かる。一例によれば、熱処理工程における最高温度を１０００℃よりも高くすることで十分高いＶｔｈが得られ、熱処理工程における最高温度を１１００℃以下とすることでデバイスの低電圧駆動が可能となる。本願発明者は熱処理工程における最高温度が１１００℃以下の範囲では図４に示されるトレードオフ改善傾向が続くことを確認した。

熱処理工程における熱処理時間は図３の時刻ｔ５から時刻ｔ６までの期間である。この期間を短くすることは、二酸化珪素膜と金属膜の界面準位を電気的に不活性化する。また、金属膜がＮｉの場合、そのシリサイド形成においては、剥離又は「ウィスカー」と呼ばれるヒゲ状の異常成長が問題になる場合があった。この問題は以下のいずれか一方、または両方の方法によって抑制される。
・熱処理工程における熱処理時間を再酸化工程の熱処理時間より短くする。一例によれば、熱処理工程における最高温度保持時間を２分未満とする。別の例によれば熱処理工程での最高温度保持時間を１分未満とする。
・熱処理工程をアルゴン雰囲気で実施する。

一連の処理を終えウエハを降温した後に、ウエハを反応炉から取り出す。ウエハを反応炉から取り出すときの炉内温度を８０℃以下、または７０℃以下とすることで、熱処理工程によって形成されたシリサイド膜の剥離と表面の自然酸化を防止又は抑制することができる。シリサイド膜には剥離がなく十分な接合密着強度が要求されるだけでなく、ウエハをチップに分割するダイシング後のアセンブリ工程において、半田、裏面のダイボンド、オモテ面へのワイヤーボンド時の十分な密着強度を得る為にシリサイド表面の自然酸化を極力抑える必要がある。なお、シリサイド表面の自然酸化の進行を防止又は抑制する為に、蒸着又はスパッタリングで金膜を形成するのも効果的である。

図５は、典型的な熱処理温度プロファイルを示す図である。あらかじめ定められた時間だけ保持される温度は、最高温度として示されている。熱処理においては、図５の破線で囲った部分に示されるようにオーバーシュートが発生し得る。

図６は、ランプアニール温度とＶｔｈの関係を示す図である。横軸は上述した熱処理工程における最高温度であり、縦軸はＶｔｈのウエハ平均値である。例えば、熱処理工程における最高温度が規格から±３０℃ばらつくと、Ｖｔｈのウエハ平均値は１．２Ｖもばらついてしまう。熱処理工程の最高温度とＶｔｈの依存性は高く、当該最高温度がばらつくとＶｔｈのウエハ間およびロット間ばらつきが大きくなる問題がある。さらに、要求される製品の仕様上、Ｖｔｈの微妙な調整が必要となることがある。

例えばＲＴＡを採用した熱処理工程におけるオーバーシュートは、Ｖｔｈを不安定にする要素である。そこで、熱処理工程の温度のオーバーシュートを２０℃以内とすることでＶｔｈのばらつきを抑制できる。オーバーシュート量の低減は、クローズドループによる温度制御などで実現し得る。

上述した酸窒化処理工程、再酸化工程、金属膜形成工程、熱処理工程を備える処理は、図１の構成以外の構成に応用することができる。すなわち、この一連の処理は、絶縁膜を形成し、その絶縁膜の上に金属膜を形成する様々なプロセスに応用できる。例えば、特許第４０１６９５４号公報に説明されている半導体装置の製造方法において、上述した酸窒化処理工程、再酸化工程、金属膜形成工程及び熱処理工程を応用することができる。

図７は、比較例に係る半導体装置の製造方法で製造された半導体装置の特性例を示す図である。比較例における半導体装置の製造方法は、上述した酸窒化処理工程、再酸化工程の後、金属膜を形成する前に基板を熱処理する点で、実施形態１の炭化珪素半導体装置の製造方法と相違する。図７から、再酸化直後の状態では概ね４．０Ｖ以上のＶｔｈを得ることができていることが分かる。しかしながら、再酸化工程後、金属膜を形成する前にＡｒ雰囲気で１０５０℃の熱処理を１０分間行うと、Ｖｔｈが３．０Ｖ以下まで低下してしまう。

これに対し、上述した酸窒化処理工程、再酸化工程、金属膜形成工程、熱処理工程を備える処理によれば、熱処理工程の温度を高くするほどＶｔｈを高めることができる。よって、閾値電圧の制御が可能となる。上述の例ではＳｉＣを用いたデバイスについて説明したが、他のワイドバンドギャップ半導体材料を用いることができる。ワイドバンドギャップ半導体としては、例えば、炭化珪素、窒化ガリウム系材料又はダイヤモンドがある。さらに、あるいは従来からのシリコン半導体に、上記の処理を適用することもできる。

実施の形態１に記載した変形例、修正例又は代案については、以下の実施の形態に係る炭化珪素半導体装置の製造方法、炭化珪素半導体装置に応用し得る。以下の実施の形態に係る炭化珪素半導体装置の製造方法、炭化珪素半導体装置については、主として実施の形態１との相違点を説明する。

実施の形態２．
図８は、実施の形態２に係る炭化珪素半導体装置の断面図である。実施の形態１の一例はＳｉＣ－ＭＯＳＦＥＴであるが、実施の形態２はＳｉＣ－ＩＧＢＴ(Insulated Gate Bipolar Transistor)等のデバイスに関する。図８の炭化珪素半導体装置はＩＧＢＴである。このＩＧＢＴは、ｎ^－層であるドリフト層２０と、その下面側に、ｎ^＋層であるバッファ層２２、ｐ^＋層であるコレクタ層２４及びコレクタ電極２６とを備えている。ドリフト層２０の上面側には、ｎ型の電荷蓄積層３０、ｐ型のチャネルドープ層３２、ｎ^＋層であるエミッタ層４０及びｐ^＋層４２が設けられている。電荷蓄積層３０とチャネルドープ層３２を貫通するトレンチ溝が形成され、この溝の壁面には酸化膜３４が形成されている。酸化膜３４に接するゲート電極３６がトレンチ溝を埋めている。エミッタ層４０は導体５０によってエミッタ電極５４に接続されている。ゲート電極３６とエミッタ電極５４の間には絶縁膜５２が設けられ、ゲート電極３６とエミッタ電極５４を電気的に絶縁している。

一例によれば、ドリフト層２０、電荷蓄積層３０及びチャネルドープ層３２が炭化珪素層に該当し、酸化膜３４が二酸化珪素膜に該当し、ゲート電極３６が金属膜に該当する。実施の形態１で説明した処理をこのＩＧＢＴについて実施することで、チャネル移動度μｃｈの向上と閾値電圧Ｖｔｈの制御が可能となる。

１ 基板、 ２ ドリフト層、 ３ ベース領域、 ４ ソース領域、 ５ ゲート絶縁膜、 ６ ゲート電極、 ７ ソース電極、 ８ ドレイン電極、 ２０ ドリフト層、 ３０ 電荷蓄積層、 ３２ チャネルドープ層、 ３４ 酸化膜、 ３６ ゲート電極

Claims (7)

1. 炭化珪素層が形成されたウエハの前記炭化珪素層上に二酸化珪素膜を成膜し、前記二酸化珪素膜の形成と同時又は前記二酸化珪素膜の形成後に窒化処理を行う酸窒化処理工程と、
   前記ウエハを、水蒸気を含んだ酸素雰囲気中で熱処理する再酸化工程と、
   前記二酸化珪素膜の上に金属膜を形成する金属膜形成工程と、
   前記再酸化工程より高温かつ短時間で前記金属膜を熱処理する熱処理工程と、をこの順に備え、
   前記熱処理工程での最高温度は１０００℃よりも高く１１００℃以下である炭化珪素半導体装置の製造方法。
2. 前記熱処理工程での最高温度保持時間が２分未満であることを特徴とする請求項１に記載の炭化珪素半導体装置の製造方法。
3. 前記熱処理工程での最高温度保持時間が１分未満であることを特徴とする請求項１に記載の炭化珪素半導体装置の製造方法。
4. 前記熱処理工程はアルゴン雰囲気で実施することを特徴とする請求項１から３のいずれか１項に記載の炭化珪素半導体装置の製造方法。
5. 前記金属膜はＮｉであることを特徴とする請求項４に記載の炭化珪素半導体装置の製造方法。
6. 前記熱処理工程はラピッドサーマルアニールで実施する請求項１から５のいずれか１項に記載の炭化珪素半導体装置の製造方法。
7. 前記熱処理工程の温度のオーバーシュートを２０℃以内とした請求項１から６のいずれか１項に記載の炭化珪素半導体装置の製造方法。

Images