DE102013224361A1 - Feldeffekttransistor und Verfahren zu seiner Herstellung - Google Patents

Feldeffekttransistor und Verfahren zu seiner Herstellung Download PDF

Info

Publication number
DE102013224361A1
DE102013224361A1 DE102013224361.8A DE102013224361A DE102013224361A1 DE 102013224361 A1 DE102013224361 A1 DE 102013224361A1 DE 102013224361 A DE102013224361 A DE 102013224361A DE 102013224361 A1 DE102013224361 A1 DE 102013224361A1
Authority
DE
Germany
Prior art keywords
effect transistor
field effect
layer
dopant
compound semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102013224361.8A
Other languages
English (en)
Inventor
Rüdiger QUAY
Klaus Köhler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Original Assignee
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV filed Critical Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority to DE102013224361.8A priority Critical patent/DE102013224361A1/de
Priority to US14/555,619 priority patent/US10115803B2/en
Publication of DE102013224361A1 publication Critical patent/DE102013224361A1/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66522—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with an active layer made of a group 13/15 material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/2205—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities from the substrate during epitaxy, e.g. autodoping; Preventing or using autodoping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Die Erfindung betrifft einen Feldeffekttransistor (1) mit zumindest einer Schicht (11, 12), welche einen III-V-Verbindungshalbleiter enthält oder daraus besteht, wobei der Verbindungshalbleiter zumindest ein Element der III. Hauptgruppe enthält, welches ausgewählt ist aus Gallium, Aluminium, Indium und/oder Bor, und weiter zumindest ein Element der V. Hauptgruppe enthält, welches ausgewählt ist aus Stickstoff, Phosphor und/oder Arsen und zumindest Stickstoff enthält, wobei eine Source- (21) und/oder Drainelektrode (22) zumindest ein Teilvolumen (31, 33) des Feldeffekttransistors (1) umfasst, welches zumindest einen Dotierstoff enthält, wobei die Tiefe (X1) des Teilvolumens (31, 33) zwischen etwa 10 nm und etwa 200 nm, insbesondere zwischen etwa 10 nm und etwa 30 nm beträgt. Weiterhin betrifft die Erfindung ein Verfahren zur Herstellung eines solchen Feldeffekttransistors.

Description

  • Die Erfindung betrifft einen Feldeffekttransistor mit zumindest einer Schicht, welche einen III-V-Verbindungshalbleiter enthält oder daraus besteht, wobei der Verbindungshalbleiter zumindest ein Element der dritten Hauptgruppe enthält, welches ausgewählt ist aus Gallium, Aluminium, Indium und/oder Bor und weiter zumindest ein Element der fünften Hauptgruppe enthält, welches ausgewählt ist aus Stickstoff, Phosphor und/oder Arsen und zumindest Stickstoff enthält. Weiterhin betrifft die Erfindung ein Verfahren zur Herstellung eines Feldeffekttransistors mit zumindest einer Schicht, welche einen III-V-Verbindungshalbleiter enthält oder daraus besteht, wobei der Verbindungshalbleiter zumindest ein Element der dritten Hauptgruppe und Stickstoff enthält, wobei das Element der dritten Hauptgruppe ausgewählt ist aus Gallium, Aluminium, Indium und/oder Bor und optional zumindest ein weiteres Element der fünften Hauptgruppe vorhanden ist, welches ausgewählt ist aus Phosphor und/oder Arsen. Feldeffekttransistoren der Eingangs genannten Art können als Leistungshalbleiterbauelemente eingesetzt werden, welche auch bei großen Verlustleistungen und/oder ungünstigen Stehwellenverhältnissen betrieben werden können.
  • Aus der US 2005/0236646 A1 ist ein gattungsgemäßer Feldeffekttransistor bekannt. Dieser enthält mehrere Schichten, welche jeweils unterschiedliche III-V-Verbindungshalbleiter enthalten oder daraus bestehen. Source- und Drainkontakte des bekannten Feldeffekttransistors sind durch Metallschichten realisiert, welche auf der Oberfläche des Halbleitermaterials abgeschieden werden. Durch nachfolgendes Tempern diffundiert das Metall teilweise in das Halbleitermaterial ein, so dass sich im angrenzenden Halbleitermaterial dotierte Bereiche bilden, welche das gewünschte Ohm’sche Verhalten des Kontaktes ermöglichen.
  • Dieser bekannte Feldeffekttransistor weist jedoch den Nachteil auf, dass sich die Eindringtiefe aufgrund des Diffusionsprozesses nur unzulänglich kontrollieren lässt. Üblicherweise beträgt diese mehrere µm, zumindest jedoch einen µm. Dies bedingt einen hohen Platzbedarf des bekannten Feldeffekttransistors, so dass integrierte Schaltkreise nur mit geringer Komplexität aufgebaut werden können. Schließlich kann der Kontakt so tief in das Halbleitermaterial eindiffundieren, dass sich ein unerwünschter parasitärer Stromfluss parallel zum Kanal des Feldeffekttransistors ausbildet. In diesem Fall kann der Feldeffekttransistor üblicherweise nicht mehr verwendet werden und muss verworfen werden. Hierdurch steigt der Fertigungsausschuss an und die Ausbeute des Herstellungsprozesses sinkt.
  • Ausgehend von diesem Stand der Technik liegt der Erfindung somit die Aufgabe zugrunde, einen Feldeffekttransistor bereitzustellen, bei welchem die Lage und/oder die räumliche Ausdehnung der Ohmschen Kontakte mit einer Genauigkeit von 50 nm oder besser definiert ist.
  • Die Aufgabe wird erfindungsgemäß durch einen Feldeffekttransistor gemäß Anspruch 1 und ein Herstellungsverfahren gemäß Anspruch 5 gelöst.
  • Erfindungsgemäß wird ein Feldeffekttransistor mit zumindest einer Schicht vorgeschlagen, welche einen III-V-Verbindungshalbleiter enthält oder daraus besteht. Der Verbindungshalbleiter enthält zumindest ein Element der dritten Hauptgruppe, welches ausgewählt sein kann aus Gallium, Aluminium, Indium und/oder Bor. Weiterhin enthält der Verbindungshalbleiter zumindest Stickstoff aus der fünften Hauptgruppe des Periodensystems. Darüber hinaus kann optional in einigen Ausführungsformen der Erfindung ein weiteres Element der fünften Hauptgruppe enthalten sein, beispielsweise Phosphor und/oder Arsen.
  • In einigen Ausführungsformen der Erfindung kann der Verbindungshalbleiter eine binäre, ternäre oder quaternäre Verbindung der genannten Elemente enthalten. In einigen Ausführungsformen der Erfindung kann für den III-V-Verbindungshalbleiter GaN, AlGaN, GaInNP, GaNAs, AlGaNAs oder eine ähnliche Verbindung verwendet werden.
  • In einigen Ausführungsformen der Erfindung kann der Verbindungshalbleiter in Wurtzitstruktur kristallisieren. In einigen Ausführungsformen kann der Verbindungshalbleiter eine direkte Bandlücke aufweisen, welche zwischen etwa 0,8 eV und etwa 6,3 eV beträgt. Die Schicht aus dem genannten Verbindungshalbleiter kann in an sich bekannter Weise heteroepitaktisch auf einem Substrat abgeschieden werden. Hierbei können optional Zwischenschichten verwendet werden, beispielsweise als Nukleationsschicht oder zur Verringerung einer Gitterfehlanpassung. Die Schicht kann dauerhaft auf dem Substrat verbleiben oder aber nach der Fertigstellung des Feldeffekttransistors vom Substrat gelöst werden.
  • Der Feldeffekttransistor wird mit zumindest einer Source- und/oder Drainelektrode ausgestattet, welche jeweils ein Teilvolumen des Feldeffekttransistors einnehmen und den für den Stromfluss durch den Feldeffekttransistor vorgesehenen Kanal räumlich begrenzen. Das Teilvolumen des Feldeffekttransistors bzw. der Schicht aus dem III-V-Verbindungshalbleiter, welches Bestandteil der Source- und/oder Drainelektrode ist, enthält zumindest einen Dotierstoff. Die Konzentration des Dotierstoffes kann in einigen Ausführungsformen der Erfindung größer als 1·1017 cm–3 oder größer als 5·1017 cm–3 sein.
  • In anderen Ausführungsformen der Erfindung kann die Anzahl der Atome des Dotierstoffes pro cm3 größer als 1·1018 sein. In wiederum anderen Ausführungsformen der Erfindung kann das Teilvolumen mit mehr als 1·1019 cm–3 dotiert sein. Hierdurch kann der Ohm’sche Widerstand des Source- und Drainkontaktes in einigen Ausführungsformen der Erfindung geringer sein als 10–6 Ohm/cm2. Erfindungsgemäß wird vorgeschlagen, die Tiefe des Teilvolumens auf etwa 10 nm bis etwa 200 nm zu begrenzen. In einigen Ausführungsformen der Erfindung kann die Tiefe des Teilvolumens zwischen etwa 10 nm und etwa 30 nm betragen. Die Tiefe ist dabei als Längsausdehnung in Richtung des Normalenvektors der Oberfläche des Feldeffekttransistors definiert.
  • In einigen Ausführungsformen der Erfindung kann der Gradient der Dotierstoffkonzentration zumindest an der unteren Grenzfläche des Teilvolumens mehr als 14 nm/Dekade oder mehr als 8 nm/Dekade betragen. Durch die rasche Abnahme der Dotierstoffkonzentration an den Rändern der dotierten Teilvolumina wird ein unerwünschter Kurzschluss über tiefer gelegene Schichten oder das Substrat des Feldeffekttransistors vermieden. Der Gradient kann in einigen Ausführungsformen der Erfindung durch Ionenstrahlanalytik, beispielsweise Sekundärionenmassenspektroskopie (SIMS) oder elastic recoil detection (ERD) bestimmt werden.
  • In einigen Ausführungsformen der Erfindung kann der Dotierstoff ausgewählt sein aus Magnesium oder Silizium. Beispielsweise kann Silizium eine n-Leitfähigkeit des dotierten Teilvolumens bewirken. Magnesium kann eine p-Leitfähigkeit des dotierten Teilvolumens bewirken. In einigen Ausführungsformen der Erfindung kann der Feldeffekttransistor zumindest zwei Schichten enthalten, welche jeweils einen III-V-Verbindungshalbleiter unterschiedlicher Zusammensetzung enthalten oder daraus bestehen. Beispielsweise kann eine AlGaN-Schicht auf einer GaN-Schicht abgeschieden werden. Auf diese Weise entsteht an der Grenzfläche ein Heteroübergang, an welchem sich ein zweidimensionales Elektronengas ausbilden kann. Hierdurch können Feldeffekttransistoren mit hoher Elektronenbeweglichkeit bereitgestellt werden. In anderen Ausführungsformen der Erfindung kann die Grenzfläche zwischen zwei Schichten als Diffusionsbarriere dienen, um die Tiefe zumindest eines dotierten Teilvolumens zu begrenzen. In wiederum anderen Ausführungsformen der Erfindung können mehrere Schichten aus unterschiedlichen Halbleitermaterialien übereinander abgeschieden werden, um auf diese Weise eine Quantentopfstruktur zu erzeugen.
  • Der erfindungsgemäß vorgeschlagene Feldeffekttransistor kann beispielsweise durch Abscheiden zumindest einer Schicht mittels MOCVD erzeugt werden. zur Erzeugung einer lateralen Strukturierung bzw. zur Begrenzung der dotierten Teilvolumina in der durch die Schicht bzw. das Substrat definierten Ebene kann zumindest ein photolithographischer Verfahrensschritt vorgesehen sein, im welchem eine Maskierungsschicht belichtet und nachfolgend partiell entfernt wird. Beispielsweise kann der Bereich des Kanals des Feldeffekttransistors vor der Einwirkung der Dotierstoffe geschützt werden, so dass der Kanal nominal undotiert bleibt wohingegen die die Source- und Drainkontakte bildenden Teilvolumina mit einer vergleichsweise hohen Dotierstoffkonzentration versehen werden.
  • In einigen Ausführungsformen der Erfindung kann der Dotierstoff bei der Herstellung der zumindest einen Schicht mittels MOCVD aus der Gasphase eingebracht werden. Erfindungsgemäß wurde erkannt, dass bei einer Temperatur des Substrats von 970° bis etwa 1050° oder bei einer Temperatur zwischen etwa 970° und etwa 1030° die Diffusion der Dotierstoffe so stark begrenzt ist, dass diese nicht unkontrolliert in tiefere Bereiche der bereits abgeschiedenen Schicht diffundieren. Anders als bei bekannten Feldeffekttransistoren breitet sich der Ohmsche Kontakt nicht bis in eine Tiefe von mehren µm aus. Da die Diffusion eingeschränkt ist, weisen die so hergestellten Kontakte auch eine definierte Tiefe auf, welche nur um wenige nm vom Sollwert abweicht. Dennoch ist der genannte Temperaturbereich ausreichend, um die Dotierstoffe auf elektronisch wirksamen Gitterplätzen bzw. Zwischengitterplätzen einzubauen.
  • In einigen Ausführungsformen können die so dotierenden Teilvolumina durch partielles Ätzen von zumindest einer abgeschiedenen Schicht eines III-V-Verbindungshalbleiters begrenzt werden. Diese Schicht bzw. die Schichtstruktur kann in einigen Ausführungsformen der Erfindung das Material des Kanals des Feldeffekttransistors enthalten oder daraus bestehen. Durch Abscheiden und Strukturieren einer Maskierungsschicht können die zu dotierenden Teilbereiche in der Fläche des Substrates bzw. der Schicht begrenzt werden. Durch nachfolgendes nass- oder trockenchemisches Ätzen kann ein Teilvolumen entfernt und der so entstandene Graben nachfolgend durch epitaktisches Wachstum mit dotiertem Halbleitermaterial aufgefüllt werden.
  • In einigen Ausführungsformen der Erfindung kann der Dotierstoff durch Ionenimplantation eingebracht werden. Da der Energieverlust von Schwerionen in Materie erst bei niedriger Geschwindigkeit stark ansteigt (Bragg-Peak), bildet sich auch bei Implantation des Dotierstoffes eine scharfe untere Grenze bzw. maximale Tiefe des dotierten Teilvolumens aus.
  • Nachfolgend soll die Erfindung anhand von Figuren ohne Beschränkung des allgemeinen Erfindungsgedanken näher erläutert werden. Dabei zeigt
  • 1 den Querschnitt durch einen Feldeffekttransistor gemäß dem Stand der Technik.
  • 2 zeigt den Querschnitt durch einen Feldeffekttransistor gemäß einer ersten Ausführungsform der Erfindung.
  • 3 zeigt den Querschnitt durch einen Feldeffekttransistor gemäß einer zweiten Ausführungsform der Erfindung.
  • 1 zeigt einen Feldeffekttransistor 1. Der Feldeffekttransistor 1 weist zumindest eine Schicht 11 auf, welche auf einem nicht näher dargestellten Substrat durch Heteroepitaxie oder Homoepitaxie aufgewachsen werden kann. Das Substrat kann beispielsweise Saphir, Silizium, Siliziumkarbid, Aluminiumnitrid oder Diamant enthalten. Zwischen dem Substrat und der Schicht 11 können optionale Zwischenschichten angeordnet sein, beispielsweise zur Nukleation, zur Verbesserung der Haftung oder zur Verringerung einer Gitterfehlanpassung.
  • Die Schicht 11 enthält zumindest einen III-V-Verbindungshalbleiter. Der Verbindungshalbleiter kann eine binäre, ternäre oder quaternäre Verbindung von Elementen der dritten und fünften Hauptgruppe enthalten. Das Element der dritten Hauptgruppe kann ausgewählt sein aus Gallium, Aluminium, Indium und/oder Bor. Das Element der fünften Hauptgruppe kann ausgewählt sein aus Stickstoff, Phosphor und/oder Arsen. In einigen Ausführungsformen der Erfindung kann das Element der fünften Hauptgruppe auch Antimon enthalten.
  • Der Feldeffekttransistor 1 enthält zwei Ohm’sche Kontakte, welche Source- und Drainkontakte des Transistors bilden. Die Ohmschen Kontakte umfassen jeweils zumindest eine Metallschicht 21 bzw. 23, welche als reinelementare Phase oder Legierung auf der Oberfläche der Schicht 11 erzeugt werden. Direkt angrenzend an die Metallschichten 21 und 23 befinden sich zugeordnete Teilvolumina 311 und 331, welche eine n- oder p-Dotierung aufweisen. Die dotierten Teilvolumina weisen eine Breite Y1 bzw. Y2 und eine Tiefe X1 bzw. X2 auf. Die Breite und die Längserstreckung orthogonal zur Zeichenebene können durch Maskieren der Oberfläche der Schicht 11 bzw. durch die geometrischen Abmessungen der Metallschichten 21 bzw. 23 begrenzt werden.
  • Die Tiefe X1 bzw. X2 und damit der tiefste Punkt der Grenzfläche 310 bzw. 330 ergibt sich nach dem Stand der Technik aus der Diffusionskonstanten des Dotierstoffes, der Temperatur und der Dauer. Bei dem bekannten Verfahren zur Herstellung des Feldeffekttransistors 1 wird nämlich die Schicht 11 nach dem Aufbringen der Metallkontakte 21 und 23 bei erhöhter Temperatur getempert, so dass Bestandteile der Metallschicht 21 bzw. 23 in die Schicht eindiffundieren und dadurch die Teilvolumina 311 bzw. 331 bilden. Bei bekannten Feldeffekttransistoren beträgt die Tiefe X1 bzw. X2 daher in der Regel mindestens 1 µm. Weiterhin kann die Tiefe aufgrund der fehlenden Kontrolle des Diffusionsprozesses variieren, so dass ein Sourcekontakt 21 eine größere Tiefe aufweisen kann als ein Drainkontakt 23 oder umgekehrt.
  • Die Teilvolumina 311 und 331 begrenzen jedoch den Kanal 10 des Feldeffekttransistors, so dass die Leistungswerte des so erhaltenen Feldeffekttransistors stark schwanken und die notwendige Qualität der Halbleiterbauelemente durch nachfolgende Selektion sichergestellt werden muss. In einigen Fällen kann die Tiefe X1 bzw. X2 so groß werden, dass die Schichtdicke der Schicht 11 völlig durchdrungen ist, so dass ein parasitärer Strom über tiefer liegende Schichten oder das Substrat fließen kann. Der Ausschuss bei der Produktion der bekannten Feldeffekttransistoren ist daher sehr groß.
  • Schließlich zeigt 1 noch einen Gatekontakt 23, welcher in an sich bekannter Weise durch einen Isolator von der Oberfläche 11 separiert ist und mit welchem die Leitfähigkeit des Kanals eingestellt werden kann.
  • 2 zeigt eine erste Ausführungsform des Feldeffekttransistors gemäß der vorliegenden Erfindung. Gleiche Bestandteile der Erfindung sind mit gleichen Bezugszeichen versehen, so dass sich die nachfolgende Beschreibung auf die wesentlichen Unterschiede beschränkt. Auch der Feldeffekttransistor 1 gemäß der Erfindung enthält zumindest eine Schicht 11, welche einen III-V-Verbindungshalbleiter enthält oder draus besteht. Fallweise können mehrere Schichten übereinander erzeugt werden, beispielsweise um Halbleiterheteroübergänge bereitzustellen, an welchen sich ein zweidimensionales Elektronengas im Kanal 10 ausbilden kann.
  • Wie 2 weiter zeigt, weist auch der erfindungsgemäße Feldeffekttransistor Source- und Drain-Kontakte 21 und 23 auf, welche aus einem elektrisch leitfähigen, vorzugsweise metallischen Werkstoff auf der Oberfläche der Schicht 11 abgeschieden werden.
  • Unterhalb der metallischen Kontakte 21 und 23 schließen sich dotierte Bereiche 31 und 33 an, welche beispielsweise Silizium oder Magnesium enthalten können. Die Teilvolumina 31 und 33 weisen jedoch erfindungsgemäß eine definierte Tiefe X1 auf. Die Tiefe X1 beträgt zwischen etwa 10 nm und etwa 200 nm, bevorzugt zwischen etwa 10 nm und etwa 30 nm. Durch die geringere Tiefe wird die Gefahr parasitärer Ströme und Kurzschlüsse verringert und die geometrischen Abmessungen des Kanals 10 sind in allen drei Raumrichtungen klar definiert. Dadurch ergeben sich vorhersagbare elektronische Eigenschaften des Feldeffekttransistors mit geringen Toleranzen.
  • Zur Erzeugung der Teilvolumina 31 und 33 wird erfindungsgemäß vorgeschlagen, den jeweiligen Dotierstoff, beispielsweise Silizium oder Magnesium, aus der Gasphase beim epitaktischen Wachstum der Schicht 11 mittels MOCVD zuzuführen. Um eine Verunreinigung des Kanals 10 mit den Dotierstoffen zu vermeiden, kann der Bereich des Kanals 10 durch eine strukturierte Maskierungsschicht vor der Einwirkung des Dotierstoffes geschützt werden. In einigen Ausführungsformen der Erfindung kann das Material der Schicht 11 vor Erzeugen der Teilvolumina 31 und 33 aus den betreffenden Raumbereichen entfernt werden, beispielsweise durch Maskieren und nass- und trockenchemisches Ätzen.
  • Sofern die Teilvolumina 31 und 33 durch MOCVD hergestellt werden, wurde erfindungsgemäß erkannt, dass bei einer Temperatur zwischen etwa 970° und etwa 1050° die Diffusion der Dotierstoffe soweit eingeschränkt ist, dass sich eine scharf begrenzte untere Grenzfläche 310 bzw. 330 ergibt. Der Gradient der Dotierstoffe an der Grenzfläche 310 bzw. 330 kann in einigen Ausführungsformen der Erfindung weniger als 14 nm/Dekade oder weniger als 8 nm/Dekade betragen.
  • 3 zeigt einen Feldeffekttransistor gemäß einer zweiten Ausführungsform der Erfindung. Wie in 3 dargestellt, enthält der Feldeffekttransistor 1 eine erste Schicht 11 und eine zweite Schicht 12, welche jeweils einen Verbindungshalbleiter unterschiedlicher Zusammensetzung enthalten oder daraus bestehen. Beispielsweise kann die Schicht 11 aus einer binären Verbindung und die Schicht 12 aus einer ternären Verbindung hergestellt sein, so dass sich an der Grenzfläche 13 ein zweidimensionales Elektronengas ausbildet. Hierdurch kann sich ein elektronischer Transport mit hoher Ladungsträgerbeweglichkeit einstellen.
  • Die Erzeugung von Source- und Drainkontakten 21 und 23 kann im Wesentlichen wie vorstehend beschrieben erfolgen. Die Diffusion der Dotierstoffe kann dabei an der Grenzfläche 31 gestoppt werden, sofern diese als Diffusionsbarriere wirkt. Hierdurch können die unteren Grenzflächen 310 und 330 noch stärker begrenzt sein bzw. der Gradient kann noch steiler sein.
  • In einigen Ausführungsformen der Erfindung kann die Dotierung in die Teilvolumina 31 und 33 auch durch Ionenimplantation eingebracht werden. Durch die Grenzfläche 13, welche gleichzeitig als Diffusionsbarriere wirkt, kann eine unzulässige Ausbreitung bzw. Vergrößerung der Tiefe x1 auch bei einem nachfolgenden Tempern vermieden werden.
  • Selbstverständlich ist die Erfindung nicht auf die in den Figuren dargestellten Ausführungsformen beschränkt. Die vorstehende Beschreibung ist daher nicht als beschränkend, sondern als erläuternd anzusehen. Die nachfolgenden Ansprüche sind so zu verstehen, dass ein genanntes Merkmal in zumindest einer Ausführungsform der Erfindung vorhanden ist. Dies schließt die Anwesenheit weiterer Merkmale nicht aus. Sofern die Beschreibung oder die Ansprüche ‚erste’ und ‚zweite’ Merkmale definieren, so dient dies der Unterscheidung gleichartiger Merkmale ohne eine Rangfolge festzulegen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 2005/0236646 A1 [0002]

Claims (10)

  1. Feldeffekttransistor (1) mit zumindest einer Schicht (11, 12), welche einen III-V-Verbindungshalbleiter enthält oder daraus besteht, wobei der Verbindungshalbleiter zumindest ein Element der III. Hauptgruppe enhält, welches ausgewählt ist aus Gallium, Aluminium, Indium und/oder Bor, und weiter zumindest ein Element der V. Hauptgruppe enthält, welches ausgewählt ist aus Stickstoff, Phosphor und/oder Arsen und zumindest Stickstoff enthält, dadurch gekennzeichnet, dass eine Source- (21) und/oder Drainelektrode (22) zumindest ein Teilvolumen (31, 33) des Feldeffekttransistors (1) umfasst, welches zumindest einen Dotierstoff enthält, wobei die Tiefe (X1) des Teilvolumens (31, 33) zwischen etwa 10 nm und etwa 200 nm, insbesondere zwischen etwa 10 nm und etwa 30 nm beträgt.
  2. Feldeffekttransistor nach Anspruch 1, dadurch gekennzeichnet, dass der Gradient der Dotierstoffkonzentration zumindest an der unteren Grenzfläche (310, 330) des Teilvolumens (31, 33) mehr als 8 nm/Dekade beträgt.
  3. Feldeffekttransistor nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass der Dotierstoff ausgewählt ist aus Magnesium oder Silicium.
  4. Feldeffekttransistor nach Anspruch 1 bis 3, dadurch gekennzeichnet, dass dieser zumindest zwei Schichten (11, 12) enthält, welcher jeweils einen III-V-Verbindungshalbleiter unterschiedlicher Zusammensetzung enthalten oder daraus bestehen.
  5. Verfahren zur Herstellung eines Feldeffekttransistors, mit zumindest einer Schicht (11, 12), welche einen III-V-Verbindungshalbleiter enthält oder daraus besteht, wobei der Verbindungshalbleiter (11, 12) zumindest ein Element der III. Hauptgruppe enhält, welches ausgewählt ist aus Gallium, Aluminium, Indium und/oder Bor, und weiter zumindest ein Element der V. Hauptgruppe enthält, welches ausgewählt ist aus Stickstoff, Phosphor und/oder Arsen und zumindest Stickstoff enthält, wobei die zumindest eine Schicht mittels MOCVD abgeschieden wird, dadurch gekennzeichnet, dass zur Erzeugung einer Source- (21) und/oder Drainelektrode (23) in zumindest ein Teilvolumen (31, 33) des Feldeffekttransistors (1) zumindest ein Dotierstoff eingebracht wird, wobei die Tiefe (x1) des Teilvolumens (31, 33) zwischen etwa 10 nm und etwa 200 nm, insbesondere zwischen etwa 10 nm und etwa 30 nm beträgt.
  6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass der Dotierstoff bei der Herstellung der zumindest einen Schicht mittels MOCVD aus der Gasphase eingebracht wird.
  7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass die Temperatur zwischen etwa 970°C und etwa 1050°C beträgt oder dass die Temperatur zwischen etwa 970°C und etwa 1030°C beträgt.
  8. Verfahren nach einem der Ansprüche 5 bis 7, dadurch gekennzeichnet, dass zumindest zwei Schichten (11, 12) abgeschieden werden, welche jeweils einen III-V-Verbindungshalbleiter unterschiedlicher Zusammensetzung enthalten oder daraus bestehen und die Grenzfläche (13) eine Diffusionsbarriere für den Dotierstoff bildet.
  9. Verfahren nach einem der Ansprüche 5 bis 8, dadurch gekennzeichnet, dass der Dotierstoff durch Ionenimplantation eingebracht wird.
  10. Verfahren (1) nach einem der Ansprüche 5 bis 8, dadurch gekennzeichnet, dass der Dotierstoff ausgewählt ist aus Silicium oder Magnesium.
DE102013224361.8A 2013-11-28 2013-11-28 Feldeffekttransistor und Verfahren zu seiner Herstellung Ceased DE102013224361A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102013224361.8A DE102013224361A1 (de) 2013-11-28 2013-11-28 Feldeffekttransistor und Verfahren zu seiner Herstellung
US14/555,619 US10115803B2 (en) 2013-11-28 2014-11-27 Field-effect transistor and method for the fabrication thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102013224361.8A DE102013224361A1 (de) 2013-11-28 2013-11-28 Feldeffekttransistor und Verfahren zu seiner Herstellung

Publications (1)

Publication Number Publication Date
DE102013224361A1 true DE102013224361A1 (de) 2015-05-28

Family

ID=53045495

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013224361.8A Ceased DE102013224361A1 (de) 2013-11-28 2013-11-28 Feldeffekttransistor und Verfahren zu seiner Herstellung

Country Status (2)

Country Link
US (1) US10115803B2 (de)
DE (1) DE102013224361A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020208748B3 (de) 2020-07-14 2021-10-21 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung eingetragener Verein Verfahren zur Herstellung eines Halbleiterbauelementes

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9876110B2 (en) * 2014-01-31 2018-01-23 Stmicroelectronics, Inc. High dose implantation for ultrathin semiconductor-on-insulator substrates
US10840334B2 (en) 2016-06-24 2020-11-17 Cree, Inc. Gallium nitride high-electron mobility transistors with deep implanted p-type layers in silicon carbide substrates for power switching and radio frequency applications and process for making the same
US10892356B2 (en) 2016-06-24 2021-01-12 Cree, Inc. Group III-nitride high-electron mobility transistors with buried p-type layers and process for making the same
US11430882B2 (en) * 2016-06-24 2022-08-30 Wolfspeed, Inc. Gallium nitride high-electron mobility transistors with p-type layers and process for making the same
JP7007548B2 (ja) * 2017-05-16 2022-01-24 富士通株式会社 化合物半導体装置及びその製造方法
US11929428B2 (en) 2021-05-17 2024-03-12 Wolfspeed, Inc. Circuits and group III-nitride high-electron mobility transistors with buried p-type layers improving overload recovery and process for implementing the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050236646A1 (en) 2004-04-21 2005-10-27 Eiji Waki Nitride semiconductor device and manufacturing method thereof
US20130105763A1 (en) * 2011-11-01 2013-05-02 Huaxiang Yin Semiconductor device and manufacturing method thereof

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6677646B2 (en) * 2002-04-05 2004-01-13 International Business Machines Corporation Method and structure of a disposable reversed spacer process for high performance recessed channel CMOS
US7719030B2 (en) 2006-03-29 2010-05-18 International Rectifier Corporation Aluminum alloys for low resistance, ohmic contacts to III-nitride or compound semiconductor
US9040398B2 (en) 2006-05-16 2015-05-26 Cree, Inc. Method of fabricating seminconductor devices including self aligned refractory contacts
US7741699B2 (en) * 2006-06-09 2010-06-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having ultra-shallow and highly activated source/drain extensions
US9577079B2 (en) * 2009-12-17 2017-02-21 Infineon Technologies Ag Tunnel field effect transistors
US8614478B2 (en) * 2010-07-26 2013-12-24 Infineon Technologies Austria Ag Method for protecting a semiconductor device against degradation, a semiconductor device protected against hot charge carriers and a manufacturing method therefor
US8993424B2 (en) * 2011-11-03 2015-03-31 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a semiconductor transistor device with optimized dopant profile

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050236646A1 (en) 2004-04-21 2005-10-27 Eiji Waki Nitride semiconductor device and manufacturing method thereof
US20130105763A1 (en) * 2011-11-01 2013-05-02 Huaxiang Yin Semiconductor device and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020208748B3 (de) 2020-07-14 2021-10-21 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung eingetragener Verein Verfahren zur Herstellung eines Halbleiterbauelementes

Also Published As

Publication number Publication date
US10115803B2 (en) 2018-10-30
US20150145032A1 (en) 2015-05-28

Similar Documents

Publication Publication Date Title
DE102013224361A1 (de) Feldeffekttransistor und Verfahren zu seiner Herstellung
DE102016105610B4 (de) Halbleiterbauelement mit einer Graphenschicht und ein Verfahren zu dessen Herstellung
DE102016114896B4 (de) Halbleiterstruktur, HEMT-Struktur und Verfahren zu deren Herstellung
DE102016112512A1 (de) Halbleitervorrichtung mit einer Sauerstoffdiffusions-Sperrschicht und Herstellungsverfahren
DE2925791A1 (de) Unlegierte ohm'sche kontakte an n-leitende iii(a)/v(a)- halbleiter und verfahren zur herstellung
DE102019119020A1 (de) Siliziumcarbid-vorrichtung mit kompensationsschicht und verfahren zur herstellung
DE102016109338A1 (de) Normalerweise ausgeschalteter transistor mit reduziertem einschaltwiderstand sowie herstellungsverfahren dafür
DE102013104867B4 (de) III-V-Verbindungshalbleiter-Vorrichtung, die Metallkontakte aufweist, und Verfahren zu ihrer Herstellung
DE102019005354A1 (de) Kohlenstoffgesteuerte ohmsche kontaktschicht für einen ohmschen rückseitenkontakt auf einer siliciumcarbid-leistungshalbleitervorrichtung
DE102014118834A1 (de) Halbleiterbauelement und Verfahren
EP1114465A1 (de) Halbleitervorrichtung mit ohmscher kontaktierung und verfahren zur ohmschen kontaktierung einer halbleitervorrichtung
DE2502547A1 (de) Halbleiterkoerper mit bipolartransistor und verfahren zu dessen herstellung
DE102016108125B4 (de) Halbleitervorrichtung und Herstellung davon
DE102012211105A1 (de) Verfahren zur herstellung eines rückwärts sperrenden bipolaren transistorsmit isoliertem gate
DE102012223653A1 (de) Mosfet mit V-Nut-Source/Drain-Zone und Verfahren zur Herstellung desselben
DE112014004395T5 (de) Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung
DE102007022533A1 (de) Verfahren zum Herstellen eines Halbleiterelements und Halbleiterelement
DE102021115509A1 (de) Galliumnitrid-basierte vorrichtung mit stufenartiger feldplatte und verfahren zu deren herstellung
DE102016104446A1 (de) Kontakt mit geringem Widerstand für Halbleiter-Einheiten
DE102015104456A1 (de) Halbleiterbauelement und herstellung desselben
DE102017106202B4 (de) Verfahren zum herstellen einer halbleitervorrichtung, umfassend eine ätzung eines halbleitermaterials
DE102015120848B4 (de) Herstellen einer Kontaktschicht auf einem Halbleiterkörper
DE102018129467A1 (de) Verfahren zum herstellen eines halbleiterbauelements
EP1095410B1 (de) Halbleiteranordnung mit ohmscher kontaktierung und verfahren zur kontaktierung einer halbleiteranordnung
DE102016112111B4 (de) Superjunction-halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R083 Amendment of/additions to inventor(s)
R016 Response to examination communication
R082 Change of representative

Representative=s name: ANDRAE WESTENDORP PATENTANWAELTE PARTNERSCHAFT, DE

Representative=s name: FRIESE GOEDEN, DE

Representative=s name: FRIESE GOEDEN PATENTANWAELTE PARTGMBB, DE

R082 Change of representative

Representative=s name: FRIESE GOEDEN, DE

Representative=s name: FRIESE GOEDEN PATENTANWAELTE PARTGMBB, DE

R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final