DE102019005354A1 - Kohlenstoffgesteuerte ohmsche kontaktschicht für einen ohmschen rückseitenkontakt auf einer siliciumcarbid-leistungshalbleitervorrichtung - Google Patents

Kohlenstoffgesteuerte ohmsche kontaktschicht für einen ohmschen rückseitenkontakt auf einer siliciumcarbid-leistungshalbleitervorrichtung Download PDF

Info

Publication number
DE102019005354A1
DE102019005354A1 DE102019005354.0A DE102019005354A DE102019005354A1 DE 102019005354 A1 DE102019005354 A1 DE 102019005354A1 DE 102019005354 A DE102019005354 A DE 102019005354A DE 102019005354 A1 DE102019005354 A1 DE 102019005354A1
Authority
DE
Germany
Prior art keywords
layer
sic
carbon
silicide
refractory metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102019005354.0A
Other languages
English (en)
Inventor
Thi Thu Phuong Pham
Kyeongseok Park
Andrei Konstantinov
Thomas Neyer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Publication of DE102019005354A1 publication Critical patent/DE102019005354A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/035—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/035—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/0355—Selective modification
    • H01L2224/03552—Selective modification using a laser or a focussed ion beam [FIB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/03848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/05686—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Eine Halbleiterleistungsvorrichtung kann eine Siliciumcarbidschicht (SiC-Schicht) einschließen, die eine aktive Leistungsvorrichtung aufweist, die auf einer ersten Oberfläche davon gebildet wird. Eine ohmsche Kontaktschicht kann auf einer zweiten gegenüberliegenden Oberfläche der SiC-Schicht gebildet werden, wobei die ohmsche Kontaktschicht Nickelsilizid (NiSix) mit einem ersten Silizidgebiet, das ein erstes Präzipitat aus nicht umgesetztem Kohlenstoff enthält, einschließt, das zwischen der SiC-Schicht und einem zweiten Silizidgebiet angeordnet ist. Das zweite Silizidgebiet kann zwischen dem ersten Silizidgebiet und einem dritten Silizidgebiet angeordnet sein und kann eine Mischung aus einem ersten Präzipitat aus Refraktärmetallcarbid und einem zweiten Präzipitat aus nicht umgesetztem Kohlenstoff einschließen. Das dritte Silizidgebiet kann ein zweites Präzipitat aus Refraktärmetallcarbid enthalten. Eine Lotschicht kann auf der ohmschen Kontaktschicht gebildet werden, wobei das dritte Silizidgebiet zwischen dem zweiten Silizidgebiet und der Lotschicht angeordnet ist.

Description

  • TECHNISCHES GEBIET
  • Diese Beschreibung bezieht sich auf Siliciumcarbid-Hochleistungshalbleitervorrichtungen.
  • HINTERGRUND
  • Siliciumcarbidleistungsvorrichtungen (SiC-Leistungsvorrichtungen) und insbesondere Siliciumcarbidhochleistungsvorrichtungen bieten Vorteile wie hohe Schaltgeschwindigkeit und geringe Leistungsverluste. Beispiele von hocheffizienten SiC-Leistungsvorrichtungen schließen Gleichrichter, Feldeffekttransistoren (FETs) und Bipolartransistoren (BJTs) ein (sie sind aber nicht darauf beschränkt). Mehrere physikalische Eigenschaften sind verantwortlich für die verschiedenen Vorteile von Siliciumcarbidhochleistungsvorrichtungen, wie ihr hohes kritisches Feld für Lawinendurchbruch.
  • Als ein Ergebnis kann beispielsweise eine hohe Spannung zwischen 800 und 4500 V in einer sehr dünnen Schicht von beispielsweise etwa 4 bis 35 µm blockiert werden. Mechanische Stabilitätsbetrachtungen spezifizieren zumindest während einiger Verarbeitungskontexte eine übliche SiC-Substratdicke von mindestens etwa 300 bis 500 µm, obwohl solche Dicken größer sein können als die, die vom Standpunkt der Funktion der elektrischen Vorrichtung gefordert werden. Das heißt, dass beispielsweise der elektrische und thermische Widerstand von übermäßig dicken Substraten dazu neigt, sich auf die Leistung von SiC-Hochleistungsvorrichtungen auszuwirken.
  • Um diese Auswirkungen zu mindern, ist es möglich, mindestens einen Abschnitt des SiC-Substrats abzudünnen. Solche abgedünnten SiC-Substrate, wie die, auf die gerade Bezug genommen wurde, können während Halbleiterprozessen auf der Oberseite, die beispielsweise verwendet werden, um aktive Strukturen der Vorrichtung zu bilden, nicht bevorzugt oder umsetzbar sein. Insbesondere kann ein 150 mm langes oder längeres SiC-Substrat, das dünner ist als etwa 280 µm, inkompatibel mit der Verarbeitung einer Frontend-SiC-Vorrichtung in einer Waferherstellungseinstellung sein. Stattdessen kann die Waferabdünnung in dem Stadium durchgeführt werden, in dem die aktive Oberseitenstruktur vollständig (oder nahezu vollständig) ist. Als Ergebnis kann der Waferprozess nach dem Abdünnen auf bestimmte Vorgänge, wie etwa ohmsche Kontaktbildung gefolgt von der Abscheidung von Lot, beschränkt werden. Um das gewünschte ohmsche Verhalten und den niedrigen Kontaktwiderstand zu erreichen, kann in solchen Szenarien das Tempern des Rückseitenkontakts unter Verwendung einer Quelle gepulster Energie, wie eines gepulsten Lasers mit einer Impulsdauer von einigen Nanosekunden bis einigen hundert Nanosekunden, durchgeführt werden. Auf die Kontakttemperung kann dann die Abscheidung eines Lotstapels folgen.
  • Ein besonderes Merkmal von SiC ist, dass die ohmsche Kontaktbildung üblicherweise eine Temperatur zwischen etwa 850 und 1050 °C erfordert. Dies gilt insbesondere für das Bilden eines Nickelsilizidkontakts (NiSix-Kontakt), der einen geringen Widerstand und eine gute Prozessstabilität bereitstellt. Nickelsilizid kann auf Siliciumcarbid durch Reaktion von SiC mit metallischem Nickel auf eine Weise gebildet werden, die der für die Bildung von Nickelsilizid auf Silicium ähnlich ist. Auf Siliciumcarbid geht diese Reaktion mit der Freisetzung von überschüssigem Kohlenstoff einher, von dem ein Teil an der Grenzfläche SiC zu NiSix aufgenommen wird und ein Teil in das Silizid diffundiert, um Kohlenstoffcluster in der Masse des Silizids sowie auf der freien Oberfläche des Silizids zu bilden. Es wird berichtet, dass der an der SiC/NiSix-Grenzfläche eingeschlossene Kohlenstoff eine Struktur aus Graphen mit mehreren Schichten aufweist und vorteilhafterweise eine Grenzfläche mit einer niedrigen Barriere zu SiC bildet. Daher wird diese niedrige Barriere von Kohlenstoff zu SiC als verantwortlich für oder in Bezug mit den gewünschten ohmschen Eigenschaften des NiSix-Kontakts auf SiC stehend betrachtet.
  • Eine übermäßige Kohlenstoffproduktion und deren Verteilung innerhalb des Silizids kann jedoch zu einer Anzahl von Problemen und Schwierigkeiten führen. Beispielsweise können solche Probleme und Schwierigkeiten schlechte Metallhaftung der Kontakte (und mangelnde Stabilität des so erhaltenen Kontakts) einschließen, die durch einen Ofen oder Tempern durch schnelle thermische Verarbeitung (RTP) gebildet wurden.
  • In der folgenden Offenbarung werden Techniken offenbart, die für eine zuverlässige Bildung von pulslasergetemperten Rückseitenkontaktschichten für SiC-Leistungsvorrichtungen geeignet sind, die abgedünnte SiC-Substrate verwenden. Wie beschrieben wurde die Eignung verifiziert, z. B. durch Studien der tatsächlichen Kontaktzusammensetzung sowie durch Zuverlässigkeitstests von vollständig prozessierten, geschnittenen und verpackten SiC-Leistungsvorrichtungen.
  • Die vorliegende Offenbarung beschreibt Vorrichtungen, die in der Lage sind, eine nahezu theoretische Kombination von Sperrspannung und Durchlasswiderstand bereitzustellen. Die Grenze für den spezifischen ohmschen Durchlasswiderstand Rspon einer vertikalen Nicht-Injektions-Leistungsvorrichtung wird durch den Widerstand der Driftregion festgelegt. Für eine Non-punch-through-Vorrichtung beträgt der Wert Rspon=4BV2/(ε*µ*Ec3), wobei BV die Durchbruchspannung, ε die absolute Dielektrizitätskonstante des Halbleiters, µ die Trägermobilität und Ec das kritische Feld für Lawinendurchbruch ist.
  • Ein Hochleistungsgleichrichter kann daher so verstanden werden, dass er eine Vorrichtung mit einem spezifischen Widerstand einschließt, der das 10-Fache des theoretischen Werts von Rspon nicht überschreitet. Vorrichtungen mit noch höherem spezifischen Widerstand sind für hohe Energieumwandlung möglicherweise stark in ihrer Verwendung beschränkt. Der spezifische Widerstand Rspon ist in seiner konventionellen Definition zu verstehen, z. B. als der Differenzwiderstand eines Ein-Zustandsgleichrichters oder -schalters multipliziert mit der aktiven Vorrichtungsfläche, d. h. mal die Gesamtfläche der Vorrichtungseinheitszellen.
  • In Bezug auf Hochleistungsanwendungen kann der Nennstrom in solchen Szenarien auf die Domäne oberhalb eines Minimalstroms zwischen etwa 4 und 10 A begrenzt sein. Einige Hochspannungsgleichrichter mit niedrigerem Nennstrom können implementiert werden, doch sind solche kleinflächigen Leistungsvorrichtungen üblicherweise verkleinerte Versionen von herkömmlichen Hochleistungsvorrichtungen. Diese Offenbarung betrifft weiterhin Vorrichtungen, die für eine hohe Sperrspannung von mindestens etwa 600 V ausgelegt sind.
  • Gemäß einem allgemeinen Gesichtspunkt kann eine Halbleiterleistungsvorrichtung eine Siliciumcarbidschicht (SiC-Schicht) einschließen, die eine Leistungsvorrichtung, wie etwa eine aktive Leistungsvorrichtung, die auf einer ersten Oberfläche davon gebildet wurde, aufweist. Die Halbleiterleistungsvorrichtung kann eine ohmsche Kontaktschicht einschließen, die auf einer zweiten gegenüberliegenden Oberfläche der SiC-Schicht gebildet wurde. Die ohmsche Kontaktschicht kann Nickelsilizid (NiSix) einschließen mit einem ersten Silizidgebiet, das ein erstes Präzipitat von nicht umgesetztem Kohlenstoff enthält, der zwischen der SiC-Schicht und einem zweiten Silizidgebiet angeordnet ist. Das zweite Silizidgebiet kann zwischen dem ersten Silizidgebiet und einem dritten Silizidgebiet angeordnet sein und kann eine Mischung aus einem ersten Präzipitat aus Refraktärmetallcarbid und einem zweiten Präzipitat aus nicht umgesetztem Kohlenstoff einschließen. Das dritte Silizidgebiet kann ein zweites Präzipitat aus Refraktärmetallcarbid enthalten. Die Halbleiterleistungsvorrichtung kann mindestens eine Lotschicht einschließen, die auf der ohmschen Kontaktschicht gebildet wurde, wobei das dritte Silizidgebiet zwischen dem zweiten Silizidgebiet und der mindestens einen Lotschicht angeordnet ist. Bei einigen Implementierungen ist Kohlenstoff in dem dritten Silizidgebiet in dem zweiten Präzipitat aus Refraktärmetallcarbid in mindestens fünfzig Prozent einer Kontaktfläche des dritten Silizidgebiets mit der mindestens einen Lotschicht eingeschlossen.
  • In einigen Implementierungen einer solchen Halbleiterleistungsvorrichtung bzw. solcher Halbleiterleistungsvorrichtungen können die ersten und zweiten Präzipitate von nicht umgesetztem Kohlenstoff Kohlenstoff einschließen, der von der SiC-Schicht während der Silizidierung zur Bildung von NiSix freigesetzt wurde. Ferner können das erste Refraktärmetallcarbidpräzipitat und das zweite Refraktärmetallcarbidpräzipitat Präzipitate eines ersten Refraktärmetalls einschließen, das im Nickel während der Bildung der ohmschen Kontaktschicht eingeschlossen ist, sowie Präzipitate eines zweiten Refraktärmetalls.
  • Die Details einer oder mehrerer Umsetzungsformen sind in den begleitenden Zeichnungen und der nachfolgenden Beschreibung dargelegt. Andere Merkmale werden aus der Beschreibung und den Zeichnungen und aus den Ansprüchen ersichtlich.
  • Figurenliste
    • 1A ist ein schematischer Querschnitt einer SiC-Leistungsvorrichtung.
    • 1B ist ein erster schematischer Querschnitt einer halb prozessierten Version der SiC-Leistungsvorrichtung von 1A.
    • 1C ist ein zweiter schematischer Querschnitt einer halb prozessierten Version der SiC-Leistungsvorrichtung von 1A.
    • 1D Ist ein dritter schematischer Querschnitt einer halb prozessierten Version der SiC-Leistungsvorrichtung von 1A.
    • 1E ist ein vierter schematischer Querschnitt einer halb prozessierten Version der SiC-Leistungsvorrichtung von 1A.
    • 1F ist ein fünfter schematischer Querschnitt einer halb prozessierten Version der SiC-Leistungsvorrichtung von 1A.
    • 1G ist ein sechster schematischer Querschnitt einer halb prozessierten Version der SiC-Leistungsvorrichtung von 1A.
    • 2 ist ein Graph, der eine Drift der Vorwärtsspannung nach der thermomechanischen Prüfung für einen Referenzprozess in Abhängigkeit von der Chipnummer veranschaulicht.
    • 3A ist ein Flussdiagramm, das eine erste beispielhafte Ausführungsform zum Bilden der Halbleiterleistungsvorrichtung(-en) der 1A bis 1I veranschaulicht.
    • 4 ist ein Flussdiagramm, das eine zweite beispielhafte Ausführungsform zum Bilden der Halbleiterleistungsvorrichtung(-en) der 1A bis 1I veranschaulicht.
    • 5 ist ein Flussdiagramm, das eine dritte beispielhafte Ausführungsform zum Bilden der Halbleiterleistungsvorrichtung(-en) der 1A bis 1I veranschaulicht.
    • 6 zeigt eine Trendlinie für die Abhängigkeit des mittleren BV von dem mittleren VF für 4 untersuchte Wafer.
    • 7A zeigt einen schematischen Querschnitt eines lasergetemperten NiSix-Kontakts, der gemäß einem Referenzprozess gebildet wurde.
    • 7B zeigt eine elektronenmikroskopische Aufnahme eines lasergetemperten NiSix-Kontakts, der gemäß dem Referenzprozess von 7A gebildet wurde.
    • 7C zeigt eine Zusammensetzung eines lasergetemperten NiSix-Kontakts, der gemäß dem Referenzverfahren von 7A gebildet wurde.
    • 8A zeigt eine elektronenmikroskopische Aufnahme eines lasergetemperten NiSix-Kontakts, der unter Verwendung von Kohlenstoffgetterung gemäß einer beispielhaften Ausführungsform gebildet wurde.
    • 8B zeigt eine Zusammensetzung eines lasergetemperten NiSix-Kontakts, der unter Verwendung von Kohlenstoffgetterung gemäß der beispielhaften Ausführungsform von 8A gebildet wurde.
    • 8C zeigt Abbildungen der Elementkontrast-Rastertransmissionselektronenmikroskopie des Nickel-Silizid-Kontakts für Nickel, Kohlenstoff, Vanadium, Silicium und Titan für die beispielhafte Ausführungsform der 8A und 8B.
    • 9 zeigt eine elektronenmikroskopische Aufnahme eines NiSix-Kontakts gemäß einer beispielhaften Ausführungsform.
    • 10 zeigt eine hochauflösende Abtastung der ohmschen Kontaktzusammensetzung der Ausführungsform von 9.
  • DETAILLIERTE BESCHREIBUNG
  • 1A ist eine SiC-Leistungsvorrichtungsstruktur. In 1A. ist eine SiC-Substratschicht 101b so veranschaulicht, dass sie eine aktive Vorrichtung 102 aufweist, die auf einer ersten Oberfläche davon gebildet wurde. Wie oben erwähnt und mit Bezug auf 1B unten beschrieben und veranschaulicht, kann die SiC-Schicht 101b eine abgedünnte Schicht einer ursprünglichen, dickeren SiC-Substratschicht 101a darstellen.
  • Terminologisch kann die erste Oberfläche der SiC-Schicht 101b, auf der die aktive Vorrichtung 102 gebildet wird, auch als eine vorderseitige oder oberseitige Oberfläche bezeichnet werden. Unterdessen wird eine ohmsche Kontaktschicht 175 auf einer zweiten, gegenüberliegenden Oberfläche der SiC-Schicht 101b gebildet, die somit als eine rückseitige oder eine untere Oberfläche bezeichnet werden kann.
  • Wie unten ausführlich beschrieben, kann die rückseitige ohmsche Kontaktschicht 175 ein Silizid, wie etwa ein Nickelsilizid oder ein Nickel-Vanadiumsilizid, das auf der SiC-Schicht 101b gebildet wird, darstellen. Wie hierin beschrieben wird die Bildung eines solchen Silizids unter Verwendung von Silicium aus der SiC-Schicht 101b üblicherweise auch von der Freisetzung und potentiellen Diffusion von Kohlenstoff begleitet, der in der SiC-Schicht 101b vorhanden ist.
  • In der 1A ist die rückseitige ohmsche Kontaktschicht 175 mit einem ersten Silizidgebiet 176a konstruiert, in dem sich von der SiC-Schicht 101b freigesetzte Kohlenstoffpräzipitate 176 nahe der Grenzfläche des SiC und des Silizids der ohmschen Kontaktschicht 175 befinden (d. h. nahe der rückseitigen Oberfläche der SiC-Schicht 101b). Wie hierin beschrieben, können die Kohlenstoffpräzipitate 176 des ersten Silizidgebiets die Form von Graphen und/oder Graphit annehmen und dienen vorteilhafterweise dazu, einen Kontaktwiderstand an der Grenzfläche zwischen der SiC-Schicht 101b und dem Silizid der Rückseite der ohmschen Kontaktschicht 175 zu senken. Bei verschiedenen Implementierungen enthält das erste Silizidgebiet 176a wenig oder keine Refraktärmetallcarbidpräzipitate.
  • Ferner schließt ein zweites Silizidgebiet 177a eine Mischung 177 aus Metallcarbidpräzipitaten und zusätzlichen Präzipitaten von nicht umgesetztem Kohlenstoff ein. Die Metallcarbidpräzipitate der Mischung 177 können durch die Kombination eines Refraktärmetalls wie etwa Titan mit Kohlenstoff gebildet werden, der von der SiC-Schicht 101b und durch das erste Silizidgebiet 176a diffundiert ist. In diesem Zusammenhang bezieht sich nicht umgesetzter Kohlenstoff auf Kohlenstoff, der während der Silizidierung nicht mit dem Refraktärmetall reagiert hat, und kann auch als freier Kohlenstoff bezeichnet werden.
  • Ferner ist in Bezug auf die Rückseite der ohmschen Kontaktschicht 175 ein drittes Silizidgebiet 178a als benachbart zu und in elektrischem Kontakt mit einer oder mehreren Lotschichten 181 veranschaulicht. Wie veranschaulicht, sollte das dritte Silizidgebiet 178a im Allgemeinen keine Präzipitate nicht umgesetzten Kohlenstoffs einschließen. Insbesondere das dritte Silizidgebiet 178a kann überschüssigen Kohlenstoff enthalten; jedoch sollte solch überschüssiger Kohlenstoff vollständig oder nahezu vollständig in Refraktärmetallcarbidpräzipitaten 178 in einem überwiegenden Teil der Kontaktfläche gebunden sein. Beispielsweise können die Refraktärmetallcarbidpräzipate 178 in mindestens fünfzig Prozent der Kontaktfläche auftreten. In anderen Implementierungen kann der Prozentsatz höher als 75, 90 oder 95 % liegen. In ähnlicher Weise kann bei verschiedenen Beispielimplementierungen ein Prozentsatz der Kontaktfläche mit freiem Kohlenstoff (z. B. Präzipitate von nicht umgesetztem Kohlenstoff) kleiner als 50, 20, 10 oder 5 % sein.
  • Infolgedessen stellt das dritte Silizidgebiet 178a eine Oberfläche mit hervorragenden Hafteigenschaften in Bezug auf die Lotschicht(-en) 181 bereit. Wie unten ausführlich beschrieben, ist die Lotschicht (bzw. die Lotschichten) somit in der Lage, hohen Graden thermischer und mechanischer Beanspruchung standzuhalten, während physischer und elektrischer Kontakt mit der Rückseite der ohmschen Kontaktschicht 175 aufrechterhalten wird.
  • Es versteht sich im Hinblick auf die Terminologie, dass der Begriff „Präzipitat“ sich auf ein beliebiges Cluster, eine Dispersion, einen Kristallit oder eine nicht durchgehende Verteilung des relevanten Materials (bzw. der relevanten Materialien) bezieht und diese einschließt. Beispielsweise können die Metallcarbidpräzipitate der Mischung 177 und die Metallcarbidpräzipitate 178 eine nicht durchgehende Verteilung von Titancarbid (TiC) darstellen, das aus (mindestens teilweise) geschmolzenem Titan gebildet wird, das mit Kohlenstoff reagiert hat, der aus der SiC-Schicht 101b und durch das erste Silizidgebiet 176a und in das zweite Silizidgebiet 177a und das dritte Silizidgebiet 178a diffundiert. Infolgedessen ist Silicium der SiC-Schicht 101b im Allgemeinen frei oder in der Lage, sich durch das zweite Silizidgebiet 177a und in das dritte Silizidgebiet 178a zu bewegen, um eine hochwertige Silizidierung der Rückseite der ohmschen Kontaktschicht 175 zu erhalten.
  • 1A ist zu Zwecken der Veranschaulichung und Beschreibung der allgemeinen Struktur und einiger der zugehörigen Merkmale der hierin beschriebenen und beanspruchten SiC-Halbleiterleistungsvorrichtungen eingeschlossen. Es ist zu verstehen, dass 1A nicht dazu bestimmt oder dargestellt ist, um eine bestimmte Vorrichtung oder eine bestimmte Art Vorrichtung oder Abschnitte davon maßstabsgetreu darzustellen. Spezifische Beispiele für relevante Größen, Dicken und andere physikalische Parameter von Elementen von 1A sind im Folgenden bereitgestellt oder sind für einen Fachmann offensichtlich.
  • Somit kann die allgemeine Struktur von 1A zusammen mit verschiedenen Techniken zur Herstellung einer solchen Struktur und verwandten Strukturen, von denen einige hierin beschrieben werden, beispielsweise für jede relevante SiC-Leistungsvorrichtung verwendet werden. In der vorliegenden Beschreibung, auch in Bezug auf die folgenden 1B bis 1I, werden spezifische Beispiele im Zusammenhang mit Siliciumcarbid-Schottky-Dioden-Gleichrichtern gegeben.
  • Daher können in den 1B bis 1I solche Gleichrichter so verstanden werden, dass sie ein Beispiel für die aktive Vorrichtung 102 von 1A bereitstellen, die auf einer Oberseite des SiC-Substrats101a vor dessen Abdünnung gebildet wurde, um die SiC-Substratschicht 101b zu erhalten. In spezifischen Testbeispielen wurden die so erhaltenen Diodenwafer mechanisch auf eine Gesamt-SiC-Kristalldicke von entweder 200 µm oder 100 µm abgedünnt. Die ohmsche Kontaktvorbereitung auf der Waferrückseite wurde unter Verwendung der Abscheidung einer Ni-V-Schicht mit einer Schicht aus Ti darauf ausgeführt. Der so entstandene Rückseitenkontakt wurde unter Verwendung eines gepulsten grünen Lasers mit einer Wellenlänge von 532 nm getempert, wonach eine zusätzliche Ni-V-Schicht abgeschieden und lasergetempert wurde, wodurch die ohmsche Kontaktschicht 175 mit den beschriebenen Silizidgebieten 176a bis 178a erhalten wurde.
  • Ein Lot, das ein Beispiel für die Lotschicht(-en) 181 darstellt und einen Stapel Ti/Ni/Ag enthält, wurde dann auf das ohmsche Kontaktmetall abgeschieden. Eine Untersuchung der Nickelsilizidzusammensetzung hat sowohl die Bildung der Refraktärmetallcarbide 177 sowie die Abwesenheit von Kohlenstoffpräzipitaten in der Nähe der Grenzfläche von NiSix zu dem Lot (d. h. in dem dritten Silizidgebiet 178a) herausgestellt.
  • Im Gegensatz dazu hat das Laser-Sintern von reinem Ni oder von Nickel-Vanadium eine unterdurchschnittliche Haftung von Lot an Nickelsilizid gezeigt. So trat beispielsweise ein Fehler aufgrund des Ablösens des Lots infolge eines übermäßigen Kohlenstoffgehalts nahe der Grenzfläche von NiSix zu dem Lot auf. Ein Vergleich der hierin beschriebenen Prozesse und Strukturen zur Bezugnahme auf Prozesse/Strukturen hat im Hinblick auf die Zuverlässigkeit der so erhaltenen SiC-Leistungsvorrichtungen sehr deutliche Vorteile herausgestellt.
  • In der 1A beträgt die optimale oder bevorzugte Dicke der Vorrichtung von einer elektrischen Betrachtungsweise aus etwa zwischen 8 und 50 µm, oder bei Beispielimplementierungen nicht mehr als etwa 280 µm. Dies ist deutlich kleiner als die Dicke eines SiC-Substrats, das verarbeitet werden kann, um die aktive Vorrichtungsstruktur 102 zu bilden. Übliche Halbleiterherstellungsprozesse erfordern mindestens 300 bis 350 µm dicke Wafer. Des Weiteren erhöht die SiC-Materialdicke den Durchlasswiderstand der Diode sowie deren thermischen Widerstand.
  • Wie oben angegeben ist 1B ein schematischer Querschnitt einer halb verarbeiteten Vorrichtung gemäß einer Ausführungsform. Ein Abdünnungsprozess kann auf die SiC-Substratschicht 101a angewendet werden, um unerwünschte SiC-Dicke zu entfernen und die SiC-Schicht 101b zu erhalten, wie in 1C dargestellt. Der Abdünnungsprozess kann durch mechanisches Schleifen unter Verwendung eines dedizierten Werkzeugs zur Waferabdünnung erfolgen. Mechanisches Schleifen sollte vorzugsweise durch Polieren abgeschlossen werden, um Schäden unter der Oberfläche zu verringern und um eine glatte Oberfläche der Waferrückseite zu erhalten. Mechanisches Schleifen ist üblicherweise durch eine kritische Dicke von ungefähr 100 µm begrenzt, denn unterhalb dieser Dicke müssen bestimmte Probleme im Zusammenhang mit Waferbruch erwartet werden, zumindest nach dem heutigen Stand der Verarbeitung.
  • Der mechanischen Abdünnung kann auch eine Ätzung folgen. Eine Kombination von mechanischem Schleifen mit Trockenätzen kann eine viel geringere Waferdicke erreichen als mechanisches Schleifen allein.
  • Bei einigen Beispielen wird der Wafer mechanisch auf eine Dicke zwischen etwa 50 und 100 µm abgedünnt. Mechanisches Abdünnen kann zu einem gewissen Grad zu Schäden unter der Oberfläche führen, die noch auf der Waferrückseite vorhanden sein können, selbst wenn die Waferrückseite in den letzten Phasen des Abdünnungsprozesses poliert wird. Der Schaden unter der Oberfläche kann zu einem hohem Risiko eines Waferbruchs führen, beispielsweise während der Phase der Substratentfernung von dem Träger.
  • Plasmatrockenätzen kann daher angewendet werden, um derartige Schäden unter der Oberfläche durch Entfernen von mindestens 5 bis 15 µm an Material auf der SiC-Rückseite zu minimieren. Das Entfernen von mindestens der ersten 5 µm erfolgt vorzugsweise bei einem moderaten Leistungsniveau in dem Ätzwerkzeug, um eine Wärmebelastung des Wafers während des Plasmaätzens zu vermeiden, da Wärmebelastung die Wahrscheinlichkeit für die Entstehung von Rissen in dem Wafer erhöhen könnte. Das Entfernen von Schäden unter der Oberfläche kann das Abdünnen des SiC-Leistungsvorrichtungssubstrats auf eine Dicke wesentlich unter 100 µm ohne die Entstehung von Rissen in dem Wafer erleichtern.
  • Wie aus der obigen Erörterung von 1A ersichtlich ist, kann die Herstellung einer aktiven Vorrichtung 102, z. B. eines Leistungs-Schottky-Gleichrichterwafers, durch Bilden einer ohmschen Kontaktschicht 175 auf der Rückseite und durch Abscheiden des für die Chipbefestigung erforderlichen Lots 181 abgeschlossen werden. Dementsprechend kann ein gereinigter Wafer in einem Metallabscheidewerkzeug platziert werden, in dem eine oder mehrere Metallschichten abgeschieden werden.
  • Wie beispielsweise in 1D gezeigt kann eine Nickelschicht 160 in einem Produktionsmagnetronzerstäubungswerkzeug abgeschieden werden, für das ferromagnetische Eigenschaften von reinem Nickel ein Problem werden könnten. Es ist in der Regel vorteilhafter, Nickel abzuscheiden, dem ein kleiner Prozentsatz Vanadium zugesetzt wurde.
  • Weitere Metallschichten können potentiell in dem gleichen Durchgang abgeschieden werden. Der Wafer mit abgeschiedener nickelhaltiger Schicht wird auf das Laser-Temperwerkzeug übertragen, wo die Schicht mit kurzen Pulsen 170 mit einer Pulslänge von ungefähr 100 ns bestrahlt wird. Eine übliche Expositionsenergie kann beispielsweise bei etwa 2 J/cm2 bei einem grünen (532 nm) Laser liegen, der eine Pulsdauer von 150 ns und eine Pulsenergie nahe an 2 J/cm2 aufweist.
  • Die Schritte der ohmschen Metallabscheidung und des Laser-Temperns können ein- oder mehrfach wiederholt werden, und das zweite (oder höhere) Laser-Tempern 170 kann mit einer anderen Laserpulsenergie durchgeführt werden. Beispielsweise kann eine Titanschicht 161 (oder ein anderes Refraktärmetall wie hierin beschrieben) abgeschieden und getempert werden.
  • Nach Abschluss des ohmschen Kontaktprozesses kann ein Lot abgeschieden werden. Der Lotstapel kann beispielsweise aus Ti/Ni/Ag bestehen, es können jedoch auch andere Arten von Lotstapeln verwendet werden. 1C zeigt einen schematischen Querschnitt einer fertiggestellten Vorrichtungsstruktur.
  • In einem Gesichtspunkt kann die Dauer der laserunterstützten NiSix-Bildung nur zwischen einigen Nanosekunden und 100 bis 200 ns betragen, wobei diese Dauer um 9 Größenordnungen kürzer ist als eine übliche Dauer eines RTP-Silizidierungsprozesses. Es kann auch der Fall sein, dass eine genaue Temperatur des Sinterns nicht durch direktes Auslesen gemessen wird, da ein direktes Auslesen der Temperatur in der Nanosekundenzeitskala schwierig ist. Infolgedessen wird ein Wert einer Spitzentemperatur beim Laser-Tempern in einem üblichen Herstellungsprozess im Allgemeinen unbekannt bleiben.
  • Die Spitzentemperatur während des Temperns kann durch Kombinationen von bestimmten Messungen geschätzt werden, wie etwa durch Oberflächenreflexion mit Computersimulation. Die Spitzentemperatur der Nickelsilizidierung auf Siliciumwafern kann bei etwa 1400 °C liegen, d. h. nahe am Schmelzpunkt von Silicium, und bei einer Temperatur, die viel höher liegt als die für die RTP-Silizidierung von Ni auf Silicium (z. B. zwischen 400 und 800 C).
  • Für Siliciumcarbid erfolgt eine RTP-Silizidierung von Nickel bei den Temperaturen, die höher liegen als diejenigen für Ni auf Silicium. Im Allgemeinen können die Spitzentemperaturen für die hierin offenbarten Prozesse mindestens 1400 °C betragen und 1600 °C überschreiten, was etwa der Schmelzpunkt von Ti ist (sodass Titan teilweise oder vollständig verflüssigt werden kann, wenn es wie hier beschrieben verarbeitet wird). Außerdem können laserunterstützte Prozesse, einschließlich chemischer Reaktionen und Phasenumwandlung, durch Laserlichtstimulation weiter verbessert werden.
  • In einem anderen Gesichtspunkt der Erfindung kann die Vorrichtung gemäß dieser Beschreibung eine dreipolige Siliciumcarbidleistungsvorrichtung sein, die abgedünntes SiC-Substrat verwendet. Eine dreipolige Vorrichtung kann beispielsweise ein Siliciumcarbidfeldeffekttransistor sein, beispielsweise ein SiC-MOSFET oder ein SiC-JFET. Alternativ kann eine dreipolige Vorrichtung bipolar sein, wie etwa BJT oder ein IGBT oder ein Thyristor, der in SiC gebildet wurde. Aufbau und Prozess des Rückseitenkontakts der dreipoligen SiC-Leistungsvorrichtung können identisch mit denen für einen Gleichrichter sein. Für den Fachmann muss klar sein, dass die vorderseitigen Bonddrähte zu einer dreipoligen Vorrichtung mehr als eins sein müssen und die Bonddrähte üblicherweise mehr als zwei sein können, um einen hohen Durchlassstrom der Leistungsvorrichtung ohne übermäßigen parasitären Widerstand aufzunehmen, sowie parasitäre Leitungsinduktivität zu minimieren.
  • In einem anderen Gesichtspunkt kann ein Siliciumcarbidleistungsvorrichtungschip, der gemäß dieser Beschreibung hergestellt wurde, als eine Komponente eines Leistungsmoduls angebracht werden. Ein Leistungsmodul ist häufig auf Direct-Copper-Bond-Substrat (DCB-Substrat) montiert, in welchem die Kupferschichten mit einem isolierenden Keramiksubstrat gebondet sind. Ein DCB-Substrat wird mit gewünschten Halbleiterchips bestückt, die an dessen oberer Metallschicht durch Löten oder unter Verwendung einer Diffusionslöttechnik oder durch ein anderes Verfahren befestigt werden können. Der in einem Modul montierte Satz von Halbleiterchips kann beispielsweise vollständig aus abgedünnten Siliciumcarbidleistungsvorrichtungen zusammengesetzt sein, die gemäß dieser Offenbarung hergestellt wurden.
  • Alternativ können Siliciumcarbidleistungsvorrichtungen mit Siliciumleistungsvorrichtungen sowie mit anderen Elementen kombiniert werden, die Teil eines Leistungsmoduls sein sollen. Oberseitige Leistungsvorrichtungsanschlüsse sind drahtgebondet oder durch eine andere Technik verbunden. Das Leistungsmodul wird dann unter Verwendung eines Silikongummis oder unter Verwendung von EMV vergossen, um die Leistungsvorrichtungen vor Umwelteinflüssen zu isolieren. Das Leistungsmodul kann ferner als eine Teilschaltung einer Leistungswandlervorrichtung verwendet werden.
  • Verbesserte Integrität des Rückseitenkontakts für dünnere SiC-Leistungsvorrichtungen gemäß dieser Beschreibung wird sich positiv auf die Zuverlässigkeit der Vorrichtung auswirken. In einigen Implementierungen kann ein kostengünstiges Leistungsmodul, das SiC-Leistungsvorrichtungen gemäß dieser Erfindung verwendet, in einem EMV-Formmodul ohne Keramiksubstrat montiert werden. Halbleitervorrichtungen in einem solchen kostengünstigen Leistungsvorrichtungsmodul sind an einem Leadframe befestigt, und durch die EMV wird eine elektrische Isolierung von gewünschten Teilen des Moduls bereitgestellt.
  • In einem Gesichtspunkt wird die Eignung der SiC-Leistungsvorrichtung durch eine Reihe von Qualifikationstests überprüft, wie sie vom JEDEC (Joint Electron Device Engineering Council) und/oder vom AEC (Automotive Engineering Council) festgelegt sind. Die Reihe, auf die Bezug genommen wird, schließt mehrere Tests ein, von denen der Test, der, wie oben angegeben, für die rückseitige Kontaktintegrität am relevantesten ist, die thermomechanische Prüfung (TMCL) ist. Der TMCL-Testinhalt kann von dem Gehäusetyp abhängen.
  • In der verbleibenden Beschreibung stellt ein Referenzprozess (bezeichnet als „POR“) einen Vergleich (bzw. Vergleiche) für die verschiedenen offenbarten Ausführungsformen bereit, wie etwa die oben beschriebenen, sowie die spezifischeren beispielhaften Verarbeitungsoptionen der 3A bis 5 unten. Genauer gesagt schließt das Referenzverfahren (POR) des ohmschen Kontaktprozesses einen einzelnen Zyklus von Ni-V-Abscheidung und Laser-Tempern zur Silizidierung ein. Spezielle beispielhafte Ergebnisse des POR-Prozesses werden nachstehend beschrieben und veranschaulicht, z. B. in Bezug auf die 7A bis 7C.
  • Im Allgemeinen wurde herausgefunden, dass der POR-Prozess zu fehlerhaften TMCL-Tests für Through-the-Hole-Gehäuse führte, außer der Abscheidung von Lot ging ein verlängertes Vorsputtern voraus. Verlängertes Vorsputtern der getemperten NiSix-Oberfläche vor der Lotabscheidung führte nicht zu Fehlern bei den Through-the-Hole-Gehäusen. Jedoch fiel derselbe zu SMT-Gehäusen montierte Chip im TMCL-Test durch. Die Substitution von reinem Ni durch Ni-V in der ohmschen Kontaktschicht führte zu keiner statistisch signifikanten Verbesserung.
  • 2 zeigt die Verteilung der Werte der Vorwärtsspannung der Diode bei Nennstrom (VF) nach Vorbehandlung plus 100 TMCL-Zyklen. Die VF-Werte vor dem Testen werden zum Vergleich ebenfalls dargestellt. Die grafische Darstellung aller VF-Werte erfolgt in Abhängigkeit von der Probenanzahl. In 2 entsprechen vier verschiedene Kurven fünf verschiedenen EMV-Typen, die für das Packaging verwendet werden. Eine starke Änderung des VF zeigt den Beginn der Chipdelaminierung von der Wärmesenke an, was durch Fehleranalyse verifiziert wurde. Die Menge an Fehlern war stark abhängig von der Art der angewendeten EMV; jedoch konnte kein Satz von 77 Teilen nach Vorbehandlung den 1000-er TMCL-Testzyklus erfolgreich bestehen, unabhängig davon, welcher EMV-Typ eingesetzt wurde.
  • Die Fehleranalyse wurde durchgeführt, um die exakte Position der Delaminierung zu identifizieren, und die Fehleranalyse zeigte an, dass die Chipdelaminierung exakt entlang der Grenzfläche des NiSix-Kontakts zu dem Lot auftritt, was durch Röntgenanalyse der Rückstände auf dem SiC-Chip nach der Delaminierung festgestellt wurde. Somit untermauert die Fehleranalyse die obige Erörterung in Bezug auf 1A, z. B. dass das Vorhandensein von freiem Kohlenstoff nahe der NiSix/Lotgrenzfläche zu einer rauen Oberfläche und schlechten Hafteigenschaften führt.
  • 3A ist ein Flussdiagramm, das eine erste Option für einen Halbleiterherstellungsprozess gemäß der vorliegenden Beschreibung darstellt. In 3A folgt der Bildung der Leistungsvorrichtungsstruktur (302) auf der Oberseite die Waferabdünnung (304), wie oben beschrieben. Der Abscheidung von Nickel (oder einer Nickellegierung wie NiV) (306) folgt die Abscheidung eines Kohlenstoffgettermaterials, wie etwa ein Refraktärmetall, z. B. Titan (308).
  • Dann wird ein erstes Laser-Tempern durchgeführt (310), gefolgt von der Abscheidung einer zweiten Nickelschicht (312). Einem zweiten Laser-Tempern (314) folgt die Abscheidung von einem oder mehreren Loten (316). Die Vereinzelung der Chips kann dann durchgeführt werden (318), gefolgt von einem geeigneten Packaging der gebildeten Vorrichtung (320).
  • Als spezifischeres Beispiel für Option 1 von 3A kann ein ohmscher Kontakt gebildet werden, indem eine 50-nm-Schicht aus Titan zwischen den zwei laserzutempernden Nickelschichten abgeschieden wird. Eine 70-nm-Schicht aus Ni-V und eine 50-nm-Schicht aus Ti kann auf der Rückseite eines SiC-Leistungsgleichrichterwafers abgeschieden werden, der mechanisch auf 100 µm abgedünnt wurde. Das Laser-Tempern des Kontakts kann unter Verwendung eines grünen (532 nm) gepulsten Lasers mit einer Pulslänge von rund 140 ns durchgeführt werden, wobei ein Puls eine Energie von 2 J/cm2 aufweist.
  • Nach dem ersten Tempern können zusätzliche 70 nm Ni-V abgeschieden werden, wonach die zweite Laser-Temperung ausgeführt werden kann. Ein Lotstapel aus Ti/Ni/Ag kann dann auf die Rückseite des Wafers aufgebracht werden.
  • Wafervorrichtungen, die Aufbau und Prozess gemäß Option 1 verwenden, wurden vereinzelt und in D2PACK-Gehäuse gepackt und einer Vorbehandlung und der thermomechanischen Prüfung (TMCL-Prüfung) von 1000 Temperaturzyklen von -55 bis 150 °C unterzogen. Die Testbedingungen und die getestete Losgröße (77 Vorrichtungen) waren identisch mit denen, die auf die Vorrichtungen angewendet wurden, die gemäß dem Bezugsprozess (POR) verarbeitet und getestet wurden. Es wurden keine Durchlassspannungsdrift oder andere Fehler in der Vorrichtung beobachtet, was einen wesentlichen Unterschied zu den Testergebnissen gemäß dem Bezugsprozess darstellt (wie bereits in Bezug auf 2 beschrieben).
  • 4 ist ein Flussdiagramm, das eine zweite Option für einen Halbleiterherstellungsprozess gemäß der vorliegenden Beschreibung veranschaulicht, die hier als Option 2 bezeichnet wird. In Option 2 folgt der Bildung der Leistungsvorrichtung auf der Oberseite (402), der Waferabdünnung (406) und Nickelabscheidung (404) direkt eine erste Laser-Temperung (408).
  • Dann kann die Abscheidung eines Kohlenstoffgettermaterials, wie etwa Titan, stattfinden (410), gefolgt von einer zweiten Nickelabscheidung (412) und einer zweiten Laser-Temperung (414). Danach kann der Prozess von 4 in ähnlicher Weise wie der von 3A mit einer Abscheidung eines Lotstapels (416), der Chipvereinzelung (418) und dem Packaging (420) stattfinden.
  • Als spezifischeres Beispiel für Option 2 von 4 kann ein ohmscher Kontakt gebildet werden, indem eine 50-nm-Titanschicht zwischen den zwei laserzutempernden Nickelschichten abgeschieden wird. Eine 70-nm-Schicht aus Ni-V kann auf der Rückseite eines SiC-Leistungsgleichrichterwafers abgeschieden werden, der mechanisch auf 100 µm abgedünnt ist. Das Laser-Tempern des Kontakts kann unter Verwendung eines grünen (532 nm) gepulsten Lasers mit einer Pulslänge von rund 140 ns durchgeführt werden, wobei ein Puls eine Energie von 2 J/cm2 aufweist.
  • Nach dem Laser-Tempern können eine zusätzliche 50-nm-Ti-Schicht und 70 nm von Ni-V sequentiell abgeschieden werden, wonach die Laser-Temperung wiederholt werden kann. Ein Lotstapel kann als Ti/Ni/Ag implementiert sein, der dann auf die Rückseite des Wafers aufgebracht werden kann.
  • Wafervorrichtungen, die Aufbau und Prozess gemäß Option 2 verwenden, wurden vereinzelt und in D2PACK-Gehäusen verpackt und einer Vorbehandlung und der thermomechanischen Prüfung (TMCL) von 1000 Temperaturzyklen von -55 bis 150 °C unterzogen. Die Testbedingungen und die getestete Losgröße (77 Vorrichtungen) waren identisch mit denen, die auf die Vorrichtungen angewendet wurden, die gemäß dem Bezugsprozess verarbeitet und getestet wurden und zu den Vorrichtungen, die den Prozess gemäß Option 1 verwendet haben. Es wurden keine Durchlassspannungsdrift oder andere Fehler in der Vorrichtung beobachtet.
  • 5 ist ein Flussdiagramm, das eine dritte Option für einen Halbleiterherstellungsprozess gemäß der vorliegenden Beschreibung darstellt, die hier als Option 3 bezeichnet wird. Wie gezeigt und beschrieben, erfordert Option 3 von 5 nur eine einzige Laser-Temperung. Genauer spezifiziert folgt der Bildung der Leistungsvorrichtung auf der Oberseite (502) die Waferabdünnung (504), dann die Nickelabscheidung (506) und die Abscheidung eines geeigneten Kohlenstoffgettermaterials (508). Anschließend wird eine einzige Laser-Temperung durchgeführt (510). Die Lotstapelabscheidung (512), Chipvereinzelung (514) und das Packaging (516) können anschließend stattfinden.
  • In einer spezifischen Implementierung von Option 3 von 3 kann ein ohmscher Kontakt unter Verwendung eines einzigen Zyklus von Metallabscheidung und Laser-Temperung gebildet werden, bei dem eine 70-nm-Schicht aus Ni-V und eine 50-nm-Schicht aus Ti sequentiell auf die Rückseite eines SiC-Leistungsgleichrichterwafers abgeschieden werden, der mechanisch auf 100 µm abgedünnt wurde. Das Laser-Tempern des Kontakts kann unter Verwendung eines grünen (532 nm) gepulsten Lasers mit einer Pulslänge von rund 140 ns durchgeführt werden, wobei ein Puls eine Energie von 2 J/cm2 aufweist. Ein Lotstapel aus Ti/Ni/Ag kann dann auf die Rückseite des Wafers aufgebracht werden.
  • Wafervorrichtungen, die Aufbau und Prozess gemäß Option 3 verwenden, wurden vereinzelt und in D2PACK-Gehäusen verpackt und einer Vorbehandlung und der thermomechanischen Prüfung (TMCL) von 1000 Temperaturzyklen von -55 bis 150 °C unterzogen. Die Testbedingungen und die getestete Losgröße (77 Vorrichtungen) waren identisch mit denen, die auf die Vorrichtungen angewendet wurden, die gemäß dem Bezugsprozess verarbeitet und getestet wurden und zu den Vorrichtungen, die den Prozess gemäß Option 1 oder Option 2 verwendet haben. Es wurden keine Durchlassspannungsdrift oder andere Fehler in der Vorrichtung beobachtet.
  • Wie oben beschrieben, kann das Durchführen von mindestens einer Laser-Temperung das Durchführen einer ersten Laser-Temperung nach dem Abscheiden der Nickelschicht und der Schicht aus dem Refraktärmetall und vor dem Abscheiden der zweiten Nickelschicht einschließen sowie das Durchführen einer zweiten Laser-Temperung nach dem Abscheiden der zweiten Nickelschicht. Bei anderen Implementierungen kann das Durchführen mindestens einer Laser-Temperung das Durchführen einer ersten Laser-Temperung nach dem Abscheiden der Nickelschicht und vor dem Abscheiden der Schicht aus dem Refraktärmetall und der zweiten Nickelschicht einschließen sowie das Durchführen einer zweiten Laser-Temperung nach dem Abscheiden der Schicht aus dem Refraktärmetall und der zweiten Nickelschicht.
  • Somit kann ein Nickelsilizidkontakt, der unter Verwendung einer Laser-Temperung wie oben unter Bezugnahme auf die 3A bis 5 beschrieben mit Kohlenstoffgetterung gebildet wird, eine Grenzfläche zu dem Lot mit ausreichend starker Haftung bilden, um Delaminierung entlang des Lots zu verhindern. Zwei Arten von Tests können angewendet werden, um eine solche Lothaftung zu verifizieren, z. B. der Abschertest und der Klebebandtest.
  • In einem weiteren Gesichtspunkt weist die SiC-Leistungsvorrichtung, die ein lasergetempertes Nickelsilizid auf der Rückseite verwendet, das mit einer Kohlenstoffgetterschicht (wie in den 3 bis 5) gebildet wurde, einen niedrigen Kontaktwiderstand auf, der nicht signifikant zu dem Durchlassspannungsabfall beiträgt. Ein beispielhafter spezifischer Kontaktwiderstand, der erforderlich ist, um dieses Ziel zu erreichen, liegt vorzugsweise unter 0,1 mOhm*cm2.
  • Daher ist eine Anforderung an Rückseitenkontakte für viele Typen von SiC-Vorrichtungen ein niedriger spezifischer Kontaktwiderstand. Beispielsweise können SiC-Gleichrichter mit 650 V Sperrspannung ab sofort einen spezifischen Durchlasswiderstand unter 1 mOhm*cm2 aufweisen. Ein spezifischer Kontaktwiderstand von 0,1 mOhm*cm2 führt zu mehr als 10 % zusätzlichen Widerstands, was unerwünscht ist. Niedrigere Werte eines spezifischen Durchlasswiderstands werden jedoch für zukünftige SiC-Vorrichtungen erwartet, was Kontakte mit spezifischem Widerstand von wesentlich unter 0,1 mOhm*cm2 erfordert.
  • Tabelle 1 zeigt Ergebnisse für Wafertests von 4 Leistungsgleichrichterwafern. Alle Chips wiesen einen nominalen Durchlassstrom von 10 Amp und eine nominale Sperrspannung von 650 V auf. Die tatsächliche Sperrspannung war ein höherer Wert, um die erforderliche Sicherheitsmarge herzustellen. Die Wafer W1 und W2 wurden unter Verwendung des Referenzprozesses (POR) hergestellt. Der Wafer W3 wurde mit dem neuen Prozess gemäß Option 2 von 4 und der Wafer W4 mit dem neuen Prozess gemäß Option 1 von 3A hergestellt. Die Gleichrichter weisen eine hohe Stromdichte von über 630 A/cm2 auf, weshalb ihre Vorwärtsspannung durch einen zusätzlichen Kontaktwiderstand beeinflusst werden muss, wenn dieser Widerstand wesentlich hoch ist. Die Werte der mittleren Vorwärtsspannung und des mittleren VF sind in Tabelle 1 bereitgestellt, und der Trend wird in 6 grafisch dargestellt. Tabelle 1.
    Wafer Mittelwert VF (V) Mittelwert BV (V)
    W1 1,349 766
    W2 1,394 819
    W3 1,357 780
    W4 1,368 784
  • In 6 zeigt die Trendlinie der Abhängigkeit des mittleren BV von dem mittleren VF für 4 Wafer, dass die Abhängigkeit aller 4 getesteten Wafer in etwa auf die gleiche Trade-off-Abhängigkeit zwischen der mittleren Durchbruchspannung und der mittleren Vorwärtsspannung fällt. Die Prozessmodifikation hat daher keine signifikante Wirkung auf den gesamten Spannungsabfall des Gleichrichters. Ein Kontaktwiderstand von 0,1 mOhm*cm2 für jede Prozessoption würde die Vorwärtsspannung bei der Nennstromdichte von 630A/cm2 um 63 mV verschieben, diese Verschiebung von der Trendlinie ist in 6 eindeutig nicht vorhanden. Eine Verschiebung um 63 mV übersteigt eine gesamte Spannweite der Spannungsachse des in 6 gezeigten Diagramms, was eindeutig nicht der Fall ist. Der Kontaktwiderstand für unterschiedliche Prozessoptionen liegt daher wesentlich unter 0,1 mOhm*cm2. Die Testdaten für Gleichrichtervorrichtungen, die unter Verwendung von Option 3 von 5 gebildet wurden (d. h. ein einzelner Zyklus von Metallabscheidung und Laser-Temperung), zeigen auch einen niedrigen Vorwärtsspannungsabfall an, der identisch mit Option 1 ist, für den der Beitrag des ohmschen Kontakts die Vorwärtsspannung eines Gleichrichters bei einer Stromdichte von ungefähr 630 A/cm2 nicht beeinflusst.
  • Wie oben angegeben, veranschaulichen die 7A bis 7C die Ergebnisse einer Rastertransmissionselektronenmikroskopieanalyse (STEM-Analyse), die durchgeführt wird, um die Kontaktquerschnitte 702a bis 710a einer SiC-Leistungsvorrichtung zu analysieren, die unter Verwendung eines der POR-Prozesse gebildet wird. Spezifisch veranschaulichen die 7A bis 7C einen schematischen Querschnitt (7A), einen Elektronenmikrograph (7B) und eine Zusammensetzung des lasergetemperten NiSix-Kontakts (7C).
  • Wie in 7A dargestellt, ist die Schicht 702a eine SiC-Schicht, die ohmsche Kontaktschicht 704a eine NiSix-Schicht mit durchgehend dispergiertem Kohlenstoff und die Schichten 706a, 708a, 710a stellen einen Lotstapel aus Ti/NiV/Ag dar. Entsprechende Bezugsziffern 702b bis 710b beziehen sich auf das entsprechende STEM-Bild.
  • Wie in 7B zu sehen ist, sind erhebliche Mengen an Kohlenstoffpräzipitaten in der Masse des ohmschen Kontaktmetalls NiSix 704b vorhanden. Die Kohlenstoffcluster oder Präzipitate sind in der Nähe der Grenzfläche SiC zu NiSix, in der NiSix-Masse und an der oberen Fläche von NiSix, d. h. in der Nähe der Grenzfläche zum Lot, vorhanden.
  • Ein hoher Spitzenwert des Kohlenstoffgehalts ist auch auf den Elementarprofilen der Schichtzusammensetzung nahe der Grenzfläche von NiSix zu Lot sichtbar, wie in 7C gezeigt. Wie beschrieben, ist dieser Spitzenwert besonders unerwünscht, da er eine Rauigkeit dieser Grenzfläche und eine damit verbundene fehlende Haftung impliziert. POR-Proben mit reinem Ni als Quelle für die NiSix-Bildung (anstelle von NiV) zeigten ähnliche Kohlenstoffspitzenwerte nahe der Grenzfläche und ähnliche Probleme bei der Zuverlässigkeit. Die NiSix-Zusammensetzung liegt in diesem Fall bei einem Anteil von etwa 62/38, was einer Zusammensetzung von NiSix von etwa Ni3Si2 entspricht.
  • Im Gegensatz dazu ist 8A ein STEM-Bild, das im Allgemeinen der Struktur von 1A entspricht. 8A entspricht einer Struktur, die unter Verwendung von Option 1 von 3A gebildet wurde, wobei die Kohlenstoffgetterschicht aus Ti vor der ersten Laser-Temperung vorgesehen ist. 8B sieht Linienscans der elementaren Zusammensetzung in einer vertikalen Richtung vor.
  • 8A veranschaulicht das Silizid der ohmschen Kontaktschicht 875, das der Schicht 175 von 1A entspricht. Ferner werden Kohlenstoffpräzipitate so veranschaulicht, dass sie in einem Bereich 876a nahe der Grenzfläche NiSix zu SiC vorhanden sind und dem ersten Silizidgebiet 176a von 1 entsprechen.
  • Eine Mischung aus großen Kohlenstoffpräzipitaten (oder Clustern) und nicht umgesetztem Kohlenstoff wird in dem Gebiet 877a gebildet, das über dem Gebiet 876a liegt und dem zweiten Silizidgebiet 177a von 1A entspricht. Insbesondere kann in dem Gebiet 877a freier oder nicht umgesetzter Kohlenstoff gefunden werden, jedoch ist solcher Kohlenstoff innerhalb des Massesilizids des zweiten Silizidgebiets 877a im Allgemeinen nicht nachteilig für die Kontakt- und Oberflächeneigenschaften der Grenzfläche zwischen der Schicht 875 und dem Lotstapel 881a/b.
  • In Kontrast-Stem-Bildern (in denen schwerere Elemente einen helleren Kontrast zeigen), wie in 8C (in dem ein entsprechendes Elementsymbol in der oberen rechten Ecke jedes Bildes eingeschlossen ist), kann beobachtet werden, dass ein heller Kontrast des Kohlenstoffs vollständig mit dem Kontrast von Ti korreliert. In solchen Bildern korreliert ein heller Kontrast von Kohlenstoff und Titan in dem Gebiet 877a mit einem dunklen Kontrast von Nickel und Silicium, was anzeigt, dass die Agglomerationen von Ti und Ni Präzipitate sind. Der helle Kontrast von Ti korreliert auch mit dem hellen Kontrast von Vanadium, obwohl V in geringerer Konzentration als Ti vorliegt. Die Kohlenstoffagglomerationen im Gebiet 877a sind daher Präzipitate von Titancarbiden und teilweise von Vanadiumcarbiden.
  • Eine durchgängige Schicht aus Ti ist in dem Gebiet 877a nicht mehr vorhanden. Dies stimmt mit dem teilweisen oder vollständigen Schmelzen des Ti wie oben beschrieben überein und/oder steht mit der Diffusion von Ti in Kombination mit der Festphasenreaktion im Zusammenhang.
  • Die Bildung von TiC tritt auch in dem Gebiet 878a auf, das dem dritten Silizidgebiet 178a von 1 entspricht, das vorwiegend während der zweiten Laser-Temperung von 3A gebildet wird. Jedoch ist die mittlere TiC-Teilchengröße in diesem Bereich kleiner als die in dem Gebiet 874a. Wie aus der Art von STEM-Kontrastbildern hervorgeht, auf die oben Bezug genommen wird, folgt ein Vanadiumkontrastmuster eng dem von Kohlenstoff und Titan in den Gebieten 877a und 878a, was zeigt, dass die Bildung von Vanadiumcarbid an den gleichen Stellen wie die Bildung von Titancarbid stattfindet. Jedoch reicht eine solche Bildung von Vanadiumcarbid nicht aus, um die hier angesprochenen Stabilitäts- und Haftungsprobleme durch die Verwendung des zusätzlichen kohlenstoffgetternden Refraktärmetalls, wie etwa Titan, zu berücksichtigen und zu korrigieren. Anders ausgedrückt reicht die Einbindung eines ersten Refraktärmetalls wie Vanadium mit dem Nickel der NiSix-Schicht (z. B. zu Zwecken der wie hierin beschriebenen Erleichterung der Silizidierungsverarbeitung) weder aus, um die hierin beschriebene Silizidstruktur einschließlich des ersten, zweiten und dritten Silizidgebiets zu bilden, noch um die hier beschriebenen Stabilitäts- und Haftungsprobleme zu lösen. Jedoch ist, wie ebenfalls hierin beschrieben, die Einbindung des zweiten Refraktärmetalls, wie Titan, in der hierin beschriebenen Weise ausreichend, um die beschriebenen Verteilungen von umgesetztem und nicht umgesetztem Kohlenstoff in der NiSix-Schicht 175/875 zu erzeugen.
  • Eine TiC-reiche Schicht 880 ist auch nahe der Grenzfläche der ohmschen Kontaktschicht 875 und des SiC-Substrats 801b vorhanden. Diese grenzflächennahe TiC-Schicht kann potentiell und/oder teilweise die Bildung der Kohlenstoffpräzipitatschicht 876a blockieren, wie in dem rechten Teil des in 8A gezeigten Querschnitts sichtbar ist. Solch ein Blockieren der Bildung der Grenzflächenkohlenstoffpräzipitatschicht 876a ist unerwünscht, da es den Kontaktwiderstand vergrößern kann, wie oben mit Bezug auf 1A beschrieben.
  • Die Verwendung einer zu dicken getternden Ti-Schicht (z. B. Schicht 161 in 1) kann den Kontaktwiderstand aufgrund einer frühen Bildung der TiC-Schicht 880 unerwünscht verschlechtern. Um dieses Ergebnis zu mildern oder zu vermeiden, kann die Dicke der Getterschicht 160 kleiner oder gleich der Dicke der Nickelschicht 160 gehalten werden.
  • Ferner kann die gleiche Verschlechterung der Kontakteigenschaften auftreten, wenn die Ni-Schicht 160 zu dünn ist, da dies zu einer übermäßig schnellen Migration von Ti in Richtung des SiC-Substrats während des Temperns führt. Die Dicke von Ni (oder Ni-V) kann über in etwa 20 nm gehalten werden, um die Zunahme des ohmschen Kontaktwiderstands zu vermeiden.
  • Somit ist die Kohlenstoffkonzentration in dem Gebiet 876a so ausgelegt, dass sie unabhängig von dem Ti ist, das in der Kohlenstoffgetterschicht von Ti eingeschlossen war, die ursprünglich auf der ersten Nickelschicht von 3A platziert war. Mit anderen Worten kann die Grenzflächenkohlenstoffschicht 876a, die mindestens teilweise für den Kontaktwiderstand der ohmschen Kontaktschicht 875 verantwortlich ist, im Wesentlichen so gebildet werden, als ob die Getterschicht 161 nicht vorhanden wäre, während alle Vorteile der Getterschicht 161 weiterhin erhalten bleiben.
  • Schließlich kann unter Bezugnahme auf die 8A und 8B festgestellt werden, dass die NiSix-Zusammensetzung, die sich aus dem Prozess gemäß Option 1 von 3A ergibt, Ni3Si entspricht. Die Zusammensetzung von NiSix des POR-Referenzprozesses ist Ni3Si2. Die NiSix-Zusammensetzung wird nachstehend näher erörtert.
  • 9 zeigt ein STEM-Bild eines Querschnitts einer ohmschen NiSix-Kontaktschicht 975, die unter Verwendung von Option 2 von 4 gebildet wurde. In dem STEM-Bild sind die Positionen der Präzipitate des freien Kohlenstoffs („C“) sowie die gemessene NiSix-Zusammensetzung (Ni3Si2) markiert. Diese Zusammensetzung kann mit der des POR (Ni2Si3) verglichen werden und unterscheidet sich von dem Prozess gemäß Option 1 (Ni3Si). Freier Kohlenstoff ist in der Schicht im unteren Teil der NiSix-Schicht in einem Gebiet 976a vorhanden. In höheren Gebieten 977a, 978a der NiSix-Schicht zeigen elementaufgelöste STEM-Bilder jedoch helle Kontraste, die mit elementaren Bildern von Kohlenstoff, Titan und Vanadium korrelieren, was ein Gettern von Kohlenstoff in Titancarbid und teilweise in Vanadiumcarbid anzeigt.
  • Hochauflösende Scans wurden nahe der Grenzfläche von NiSix zu dem Lot 981 aufgenommen, und ein Beispiel für einen solchen Scan ist in 10 dargestellt. Die x-Koordinate des Scans in 10 nimmt in Richtung von der ohmschen Metallkontaktschicht 875 zu dem Lot 881 zu. Das Verhältnis von Nickel zu Silicium im ohmschen Metall beträgt etwa 3:2, was nahe an dem Ni/Si-Verhältnis nach dem POR-Prozess liegt. Der in dieser Analyse untersuchte Lotanteil entspricht Ti, der die erste Schicht des Ti/Ni/Ag-Lotstapels darstellt. Der Scan zeigt einen erhöhten Kohlenstoffgehalt nahe der Grenzfläche, wo dieser Kohlenstoff in Carbide gebunden ist, wobei die Bindung aus 10 klar hervorgeht. Der Kohlenstoffgehalt bleibt unterhalb des Ti-Gehalts. Zusätzlich wird auch eine Akkumulation von Vanadium an der gleichen Position wie der Spitzenwert der Kohlenstoffkonzentration beobachtet.
  • Eine Schlussfolgerung aus der Strukturuntersuchung der ohmschen NiSix-Kontaktschicht 175, 875, 975 ist, dass weder eine kurze Temperzeit von z. B. 140 ns noch eine hohe Temperatur um oder über dem Schmelzpunkt von Ti ein Hindernis für ein effizientes Gettern von überschüssigem Kohlenstoff im Verlauf des Laser-Temperns darstellt. Eine weitere Schlussfolgerung besteht darin, dass das Hinzufügen anderer Metalle mit hoher Affinität zu Kohlenstoff zum Gettern von überschüssigem Kohlenstoff in den lasergetemperten NiSix-Kontakten zu SiC verwendet werden kann. Vanadium stellt, wie oben angegeben, ein Beispiel eines solchen Metalls dar. Andere Metalle wie z. B. W, Mo oder Ta können ebenfalls verwendet werden. Silizide solcher Metalle können potentiell als Ersatz für reine Metalle verwendet werden. Ferner müssen aufgebrachte Refraktärmetalle nicht notwendigerweise auf schwere Elemente beschränkt sein. Als Kohlenstoffgetter kann beispielsweise Titandiborid eingesetzt werden. Boron reagiert ebenfalls mit Kohlenstoff und bildet Borcarbid B4C.
  • In einem Gesichtspunkt, wie hierin beschrieben, soll eine obere Oberfläche getemperten Nickelsilizids vorzugsweise keinen freien Kohlenstoff enthalten, da freier Kohlenstoff die Zuverlässigkeit der Lothaftung beeinflussen könnte. Die obere Oberfläche des Nickelsilizidkontakts kann einen erhöhten Kohlenstoffgehalt aufweisen; solch ein erhöhter Kohlenstoffgehalt sollte jedoch vorzugsweise in Refraktärmetallcarbide gebunden werden, wie dies bei den Beispielen für Zusammensetzungsprofile der Optionen 1 und 2 der Fall ist. Präzipitate (oder Cluster) von nicht umgesetztem Kohlenstoff können tatsächlich in der Masse der Nickelsilizidkontaktschicht vorhanden sein, ohne irgendeine nachteilige Auswirkung auf die Kontaktzuverlässigkeit (z. B. des zweiten Silizidgebiets 177a/877a) wie dies bei Option 2 von 4 der Fall ist. Jedoch ist die Struktur aus Nickelsilizid gemäß Option 2 frei von Präzipitaten von nicht umgesetztem Kohlenstoff des dritten Silizidgebiets 178a/878a, das zu dem Lot benachbart ist, wobei das benachbarte Gebiet das kritischste für Hafteigenschaften des Lots ist. Die Dicke des benachbarten Gebiets 178a/878a sollte mindestens etwa 10 nm betragen, um eine Möglichkeit für eine gewisse Rückätzung des Silizids bereitzustellen, ohne durch diese Rückätzung Präzipitate von nicht umgesetztem Kohlenstoff in dem zweiten Silizidgebiet 177a/877a zu erreichen. In einigen Fällen kann die Schicht aus Refraktärmetallcarbid an der Grenzfläche des Nickelsilizids zu dem Lot in der fertigen SiC-Leistungsvorrichtung gemäß einigen Ausführungsformen nicht vorhanden sein. Solch eine Grenzflächencarbidschicht an der Grenzfläche könnte beispielsweise während eines In-situ-Rückätzens vor der Abscheidung des Lotstapels mindestens teilweise entfernt werden.
  • Es ist möglich, dass die zweite Silizidschicht 177/877 Präzipitate freien Kohlenstoffs nur in dem unteren Teil enthält, z. B. in dem Übergang vom ersten Silizidgebiet 876 zum zweiten Silizidgebiet 877 (wie es z. B., wie in 8A/8C dargestellt, bei Option 1 von 3A auftreten kann). Mit anderen Worten muss der Übergang vom ersten Silizidgebiet 176/876 zum zweiten Silizidgebiet 177/877 nicht notwendigerweise eine scharfe Grenze aufweisen, und ein bestimmter Teil der Kohlenstoffpräzipitate in der Masse des Nickelsilizids kann zu der zweiten Silizidschicht gehören.
  • Bei verschiedenen Implementierungen können Grenzen für bevorzugte Mengen des Kohlenstoffgettermetalls und/oder für eine bevorzugte Platzierung eines solchen Metalls vor der Laser-Temperung existieren. Einige dieser Grenzen sind oben offenbart, z. B. in Bezug auf die Ausführungsform, die sich auf den Prozess gemäß Option 1 von 3A bezieht. Das Kohlenstoffgettermetall sollte vorzugsweise nicht neben der Grenzfläche mit SiC platziert werden, aufgrund der Möglichkeit der Unterdrückung der Kohlenstoffpräzipitatbildung neben der SiC-Oberfläche, wobei die Unterdrückung den Kontaktwiderstand erhöhen kann. Im Allgemeinen hat es sich gezeigt, dass ohmsche Kontakte im Gegensatz zu stark n-dotierten SiC-Substraten unter Verwendung von Kontakten aus reinem Nickel aufgrund der Bildung von freiem Grenzflächenkohlenstoff einen 10 bis 100-mal niedrigeren spezifischen Widerstand aufweisen, wobei der freie Kohlenstoff eine sehr niedrige Barrierenhöhe zu n-SiC aufweist.
  • Es wird bevorzugt, dass das Gettermetall von der SiC-Oberfläche durch mindestens 10 bis 20 nm Nickel getrennt ist. Geringe Mengen des Gettermetalls unter 10 bis 15 % können noch als Zusätze zu der vor der Laser-Temperung auf der SiC-Oberfläche abgeschiedenen Ni-Schicht vorhanden sein, wobei diese Möglichkeit durch die oben aufgezeigte Rolle des Vanadiums in 3 Prozessoptionen offenbart wurde. Die oben stehende Beschreibung zeigt die Bedeutung der Beabstandung des Gettermetalls durch eine Nickelschicht ausreichender Dicke auf.
  • Kohlenstoffgettermaterial, das zu dick und/oder zu nahe an der SiC/NiSix-Grenzfläche angeordnet ist, kann die Bildung des Grenzflächenkohlenstoffclustergebiets (176a, 876a, 976a) verhindern, das mindestens teilweise für ohmsche Eigenschaften des Kontakts verantwortlich ist. Andererseits ermöglicht eine zu geringe Menge des Gettermetalls zu viel freien Kohlenstoff in den Gebieten 177a, 877a, 977a sowie nahe der Grenzfläche der NiSix-Schicht und der Lotschicht, d. h. in den Bereichen 178a, 878a, 978a.
  • Im letzteren Fall kann aus der Rolle des Vanadiums, die in Bezug auf frühere Ausführungsformen offenbart wird, ein Einfluss auf das Vorhandensein unzureichender Mengen an Gettermaterial beobachtet werden. Wie bereits genannt, bedeutet dies, dass Vanadium häufig Nickelsputtertargets bei der Halbleiterherstellung zugesetzt wird, um die Wirkungen von ferromagnetischen Eigenschaften von reinem Nickel zu vermeiden, da diese ferromagnetischen Eigenschaften für bestimmte Typen von Metallsputterwerkzeugen unerwünscht sind. Übliche Konzentrationen von Vanadiumzusätzen betragen 7 %, was auch der Fall der Ni-V-Legierungen ist, wie sie in früheren Ausführungsformen beschrieben wurden. Diese Konzentration von 7 % reicht jedoch nicht aus, um ein Gettern von Kohlenstoff auf dem Niveau bereitzustellen, das für die Stabilität des Rückseitenkontaktstapels erforderlich ist. Die untere Grenze für die Menge an Gettermetall in dem ohmschen Metallstapel (Schichten 160 und 161, wie schematisch in 1 dargestellt) kann als zwischen etwa 20 und 25 % geschätzt werden.
  • Eine minimale Menge eines Refraktärmetalls (ReM), das in dem Nickel-ReM-Metallstapel vorhanden ist, um lasergetempert zu werden, kann unter Verwendung von Stöchiometrieregeln bestimmt werden. Die Menge an ReM sollte ausreichend sein, um den Kohlenstoff, der durch die Silizidierung von Nickel mit SiC erzeugt wird, zu absorbieren, ohne Agglomeration von Präzipitaten auf nicht umgesetztem Kohlenstoff an der Oberseite des Nickelsilizids.
  • Fast das gesamte Nickel, das vor der Laser-Temperung auf SiC abgeschieden wurde, wird umgesetzt, um das Nickelsilizid zu bilden; daher wird jedes Ni-Atom im Durchschnitt 0,33 bis 0,67 Kohlenstoffatome produzieren, in Abhängigkeit von der tatsächlichen Nickelsilizidzusammensetzung, die von Ni3Si bis Ni3Si2 variieren kann. Die Menge an Refraktärmetall in dem lasergetemperten Metallstapel sollte daher ausreichend sein, um mindestens ungefähr 25 % des Kohlenstoffs zu binden, der aufgrund der Bildung von Nickelsilizid aus SiC und Ni entsteht. Wie oben erwähnt, ist es möglich, dass das gesamte oder nahezu das gesamte abgeschiedene Nickel einer Silizidierung unterzogen wird, da das Refraktärmetall dispergiert und/oder nicht durchgehend ist, sodass wenig oder kein Silicium durch das Refraktärmetall daran gehindert wird, durch die Nickelschicht zu diffundieren.
  • Ein bestimmter Teil des freigesetzten Kohlenstoffs kann noch in dem Nickelsilizid in Form von freien Kohlenstoffpräzipitaten in der Masse des Silizids vorhanden sein. Ein Teil dieser Präzipitate befindet sich neben der Silizidgrenzfläche zu SiC, während ein anderer Teil immer noch in der Masse des Nickelsilizids vorhanden sein könnte, ohne die obere Silizidoberfläche zu erreichen, wie in den STEM-Analysebildern des Prozesses gemäß Option 2 in 9 gezeigt wird. Der Anteil an nicht umgesetztem Kohlenstoff in der Masse des Nickelsilizids kann bis zu 75 % der Gesamtmenge betragen, die aufgrund der SiC-Reaktion mit Nickel freigesetzt wird. Die restlichen mindestens 25 % freigesetzten Kohlenstoffs können an die Carbide des Refraktärmetalls gebunden werden, um nicht umgesetzten Kohlenstoff an der oberen Oberfläche des Nickelsilizids zu vermeiden. Beispielsweise verbrauchen die in dem Prozess gemäß Option 2 verwendeten 50 nm Ti theoretisch bis zu 38 % des Kohlenstoffs, der durch die Reaktion von Nickel mit SiC erzeugt wurde, um Ni2Si3 zu bilden. 38 % entspricht dem 7 %-Anteil Vanadium in den abgeschiedenen Ni-V-Schichten, da Vanadium auch beim Gettern des überschüssigen Kohlenstoffs beteiligt ist.
  • Die erforderliche genaue Mindestmenge des Refraktärmetalls hängt von der Stöchiometrie des Carbids ab, das durch das Refraktärmetall gebildet wird. Der Stöchiometriekoeffizient ist im Falle von Titan beispielsweise 1, d. h. das 1 Ti-Atom 1 Kohlenstoffatom bindet. Wird das Refraktärmetall als Silizid eingebracht, sollte auch das aufgrund der Bildung des Refraktärmetallcarbids freigesetzte Silicium in einer entsprechenden Stöchiometrieberechnung berücksichtigt werden. Eine erforderliche Mindestmenge des Kohlenstoffgettermetalls kann von einer exakten Konfiguration des lasergetemperten Metallstapels abhängen, wie bei dem Vergleich der Optionen 1 und 2 deutlich wird.
  • Die Platzierung des Gettermetalls in der Nähe der SiC-Oberfläche, wie dies bei Option 1 von 3A der Fall ist, kann die Bildung der Refraktärmetallcarbide neben SiC-Oberfläche fördern. Ein Beispiel für die Metallcarbidschicht nahe der Grenzfläche wird als Schicht 880 in 8 dargestellt. Das Refraktärmetallcarbid nahe der Grenzfläche fördert wiederum die Bildung von Ni3Si anstatt von Ni3Si2, weshalb in diesem Fall eine geringere Kohlenstoffmenge gegettert werden muss.
  • In einem Gesichtspunkt wird nicht erwartet, dass der Prozess des Laser-Temperns des Rückseitenkontakts eine perfekte Einheitlichkeit auf dem Wafer bereitstellt. Beispielweise stellen verfügbare Laser keine Möglichkeit zum Bestrahlen einer gesamten Waferrückseite mit der erforderlichen Dichte bereit. Der Laserstrahl scannt über den Waferbereich, und in der bestrahlten Fläche ist eine gewisse Naht vorhanden. Die Bestrahlung der Nahtgebiete kann unter vom Optimum abweichenden Bedingungen stattfinden, und an der Grenzfläche des ohmschen Silizidkontakts zum Lot in diesen Nahtgebieten wird der freie Kohlenstoff möglicherweise nicht notwendigerweise vollständig gegettert.
  • Eine weitere mögliche Quelle für Unregelmäßigkeiten kann die Kontamination der SiC-Fläche vor der Metallabscheidung sein, da die Routinen zum Reinigen der Rückseite nach dem Abdünnen des Wafers möglicherweise nicht vollständig den gleichen Standards entsprechen wie diejenigen, die auf den Prozess für die Vorderseite angewendet werden. Solche Gebiete nicht umgesetzten Kohlenstoffs neben den Lotgebieten wurden in den Proben, die gemäß den Optionen 1, 2 oder 3 gemäß dieser Beschreibung gebildet wurden, nicht beobachtet; Sie können jedoch möglicherweise in bestimmten Implementierungen auftreten.
  • Die Lothaftung wird möglicherweise nicht stark beeinflusst, vorausgesetzt, der Kohlenstoff der Grenzflächen neben dessen Grenzfläche wird gegettert, um Refraktärcarbide in dem überwiegenden Teil der Fläche der Vorrichtung zu bilden, was bedeutet, dass die erhaltene SiC-Vorrichtung in diesem Fall nicht wesentlich von der in dieser Beschreibung gelehrten abweicht. Es wird erwartet, dass Gebiete mit relativ schlechter Haftung lötbaren Metalls ein nicht durchgehendes Netz bilden, wenn ihr Anteil etwa ein Drittel der gesamten Rückseitenkontaktfläche nicht überschreitet, wobei diese Zahl eine beispielhafte Obergrenze für den Anteil der defekten Abschnitte mit nicht gegettertem Kohlenstoff in den Gebieten 178a festlegt. Vorzugsweise sollte der Anteil jedoch so niedrig wie möglich gehalten werden, vorzugsweise 0,1 oder 0,01 oder er sollte vollständig beseitigt werden.
  • Die in den obigen Beispielen offenbarten Ausführungsformen der Laser-Temperung wurden unter Verwendung eines gepulsten Lasers mit sichtbarem Licht mit einer Wellenlänge von 532 nm durchgeführt. Diese Laserwellenlänge wurde aus Gründen der Kompatibilität des SiC-Prozesses mit bereits bestehenden Prozessen, die für die Verarbeitung der Siliciumvorrichtung verwendet werden, gewählt, aber andere Wellenlängen können ebenfalls geeignet sein, beispielsweise zwischen 170 nm und 10 Mikrometer.
  • Vorhergehende Offenbarungen der Laser-Temperung von ohmschen NiSix-Kontakten auf SiC sind auf die Verwendung ultravioletter Laser (UV-Laser) beschränkt, wobei die Laser eine Wellenlänge zwischen etwa 360 und 240 nm aufwiesen. Ein UV-Laser könnte den Vorteil haben, dass das Laserlicht, das durch einen Abschnitt der bestrahlten Metallschicht eingedrungen ist, wahrscheinlich in dem SiC adsorbiert wird. Diese Anforderung gilt jedoch nicht notwendigerweise für die Laser-Temperung von NiSix-Kontakten auf SiC. Die Beschädigung durch den Laser von Merkmalen auf der Oberseite der Vorrichtung ist tatsächlich theoretisch unter Verwendung einer sichtbaren Licht-Temperung des Rückseitenkontakts möglich, da SiC für die sichtbare Laserleistung transparent ist, wobei die Laserleistung in SiC eindringen könnte, wenn der getemperte Metallkontakt Hohlräume enthält. Dennoch kann die Laserbeschädigung des Musters auf der Oberseite der Vorrichtung sowohl für die SiC-Schottky-Diode als auch für den SiC-MOSFET-Prozess beseitigt werden. Dies wird durch Anwendung einer Standardhalbleiterprozesssteuerung erreicht, um zu vermeiden, dass große Hohlräume in dem Metallstapel lasergetempert werden.
  • Die Kohlenstoffgettertechnik der Bildung des lasergetemperten ohmschen NiSix-Kontakts zu SiC, die hier offenbart wird, kann gleichermaßen unter Verwendung von Laserpulsen mit UV-Licht durchgeführt werden. Es kann auch möglich sein, einen gepulsten Infrarot-Laser (IR-Laser) für die Temperung des ohmschen NiSix-Kontakts zu verwenden. Die UV-Laser-Temperung kann beispielsweise dann eingesetzt werden, wenn die Prozessstabilität nicht ausreichend ist, um einen durchgehenden metallischen Film auf der Waferrückseite zu gewährleisten, der erforderlich ist, um das aktive Strukturmuster auf der Oberseite vor übermäßiger Bestrahlung durch das sichtbare Laserlicht zu schützen. Ein Vorteil der Verwendung von sichtbarem Licht und IR-Lasersystemen könnte in den geringeren Kosten der Ausrüstung liegen, da gepulste UV-Strahlung häufig durch Aufwärtskonversion entweder von IR-Licht oder von sichtbarem Licht erreicht wird.
  • Es versteht sich, dass in der vorstehenden Beschreibung, wenn ein Element, wie etwa eine Schicht, ein Gebiet, ein Substrat oder eine Komponente als eingeschaltet, verbunden, elektrisch verbunden, gekoppelt mit oder elektrisch gekoppelt mit einem anderen Element bezeichnet wird, dieses direkt auf dem anderen Element angeordnet, verbunden oder gekoppelt sein kann oder ein oder mehrere dazwischen liegende Elemente vorhanden sein können. Im Gegensatz dazu sind keine dazwischen liegenden Elemente oder Schichten vorhanden, wenn ein Element als direkt auf, direkt verbunden mit oder direkt gekoppelt mit einem anderen Element oder einer anderen Schicht bezeichnet wird. Obwohl die Ausdrücke direkt auf, direkt verbunden mit oder direkt gekoppelt in der detaillierten Beschreibung möglicherweise nicht verwendet werden, können Elemente, die als direkt auf, direkt verbunden oder direkt gekoppelt gezeigt sind, als solche bezeichnet werden. Die Ansprüche der Anmeldung können gegebenenfalls geändert werden, um beispielhafte Beziehungen zu kennzeichnen, die in der Patentschrift beschrieben oder in den Figuren gezeigt sind.
  • Wie in der Patentschrift und den Patentansprüchen verwendet, kann eine Singularform eine Pluralform einschließen, sofern nicht eindeutig ein bestimmter Fall in Bezug auf den Kontext angegeben wird. Raumbezogene Ausdrücke (z. B. über, oberhalb, oberes, unter, unterhalb, darunter, unteres und dergleichen) sollen verschiedene Ausrichtungen der Vorrichtung im Gebrauch oder Betrieb zusätzlich zu der in den Figuren abgebildeten Ausrichtung einbeziehen. In manchen Implementierungen können die relativen Ausdrücke „über“ und „unter“ jeweils vertikal oberhalb und vertikal darunter einschließen. In einigen Umsetzungsformen kann der Begriff „benachbart“ „seitlich benachbart zu“ oder „horizontal benachbart zu“ einschließen.
  • Einige Umsetzungsformen können unter Verwendung verschiedener Halbleiterverarbeitungs- bzw. -verpackungstechniken implementiert werden. Manche Ausführungsformen können unter Verwendung von verschiedenen Arten von Halbleiterverarbeitungstechniken in Verbindung mit Halbleitersubstraten implementiert werden, einschließlich, jedoch nicht beschränkt auf, zum Beispiel Silicium (Si), Galliumarsenid (GaAs), Galliumnitrid (GaN), Siliciumcarbid (SiC) und/oder dergleichen.
  • Während bestimmte Merkmale der beschriebenen Implementierungen veranschaulicht wurden, wie in diesem Schriftstück beschrieben, sind zahlreiche Modifikationen, Substitutionen, Änderungen und Äquivalente nun für Fachleute ersichtlich. Es versteht sich daher, dass die angehängten Ansprüche alle derartigen Modifikationen und Änderungen abdecken sollen, die in den Umfang der Ausführungsformen fallen. Es versteht sich, dass sie nur in Form von Beispielen vorgestellt wurden, ohne einschränkend zu sein, und es können verschiedene Änderungen in Form und Detail vorgenommen werden. Jeder Abschnitt der in diesem Schriftstück beschriebenen Vorrichtung und/oder Verfahren kann in jeder Kombination kombiniert werden, ausgenommen sich gegenseitig ausschließende Kombinationen. Die in diesem Schriftstück beschriebenen Patentansprüche können verschiedene Kombinationen bzw. Unterkombinationen der Funktionen, Komponenten bzw. Merkmale der verschiedenen beschriebenen Ausführungsformen einschließen.

Claims (13)

  1. Halbleiterleistungsvorrichtung, umfassend: eine Siliciumcarbidschicht (SiC-Schicht) mit einer Leistungsvorrichtung, die auf einer ersten Oberfläche gebildet wird; eine ohmsche Kontaktschicht, die auf einer zweiten gegenüberliegenden Oberfläche der SiC-Schicht gebildet wird, wobei die ohmsche Kontaktschicht Nickelsilizid (NiSix) mit einem ersten Silizidgebiet einschließt, das ein erstes Präzipitat aus nicht umgesetztem Kohlenstoff enthält, das zwischen der SiC-Schicht und einem zweiten Silizidgebiet angeordnet ist, wobei das zweite Silizidgebiet zwischen einem ersten Silizidgebiet und einem dritten Silizidgebiet angeordnet ist und eine Mischung aus einem ersten Präzipitat eines Refraktärmetallcarbids und einem zweiten Präzipitat aus nicht umgesetztem Kohlenstoff einschließt, wobei das dritte Silizidgebiet ein zweites Präzipitat aus Refraktärmetallcarbid enthält; und mindestens eine Lotschicht, die auf der ohmschen Kontaktschicht mit dem dritten Silizidgebiet gebildet wird, das zwischen dem zweiten Silizidgebiet und der mindestens einen Lotschicht angeordnet ist.
  2. Halbleiterleistungsvorrichtung nach Anspruch 1, wobei die ersten und zweiten Refraktärmetallcarbidpräzipitate mindestens 25 % Kohlenstoff einschließen, der von der SiC-Schicht während der Silizidierung zur Bildung des NiSix freigesetzt wird.
  3. Halbleiterleistungsvorrichtung nach Anspruch 1, wobei ein Kontaktwiderstand zwischen der ohmschen Kontaktschicht und der SiC-Schicht kleiner als ungefähr 0,1 mOhm*cm2 ist.
  4. Halbleiterleistungsvorrichtung nach Anspruch 1, wobei die ersten und zweiten Präzipitate von nicht umgesetztem Kohlenstoff Kohlenstoff einschließen, der von der SiC-Schicht während der Silizidierung zur Bildung des NiSix freigesetzt wird.
  5. Halbleiterleistungsvorrichtung nach Anspruch 1, wobei Kohlenstoff in dem dritten Silizidgebiet in dem zweiten Präzipitat des Refraktärmetallcarbids in mindestens fünfzig Prozent einer Kontaktfläche des dritten Silizidgebiets mit mindestens einer Lotschicht eingeschlossen ist.
  6. Halbleiterleistungsvorrichtung nach Anspruch 1, wobei die ersten und zweiten Refraktärmetallcarbidpräzipitate mindestens teilweise mit einem Refraktärmetall gebildet werden, das eine Kohlenstoffaffinität aufweist und mindestens teilweise in dem NiSix geschmolzen ist.
  7. Halbleiterleistungsvorrichtung nach Anspruch 1, wobei die SiC-Schicht eine Dicke von weniger als 280 µm aufweist.
  8. Halbleiterleistungsvorrichtung, umfassend: Eine Siliciumcarbid-Schicht (SiC-Schicht) mit einer Vorrichtung, die auf einer ersten Oberfläche davon gebildet wird; eine ohmsche Kontaktschicht, die auf einer zweiten gegenüberliegenden Oberfläche der SiC-Schicht gebildet wird, wobei die ohmsche Kontaktschicht Nickelsilizid (NiSix) mit einem ersten Silizidgebiet einschließt, das ein erstes Präzipitat aus nicht umgesetztem Kohlenstoff enthält, das zwischen der SiC-Schicht und einem zweiten Silizidgebiet angeordnet ist, wobei das zweite Silizidgebiet zwischen einem ersten Silizidgebiet und einem dritten Silizidgebiet angeordnet ist und eine Mischung aus einem ersten Präzipitat eines Refraktärmetallcarbids und einem zweiten Präzipitat aus nicht umgesetztem Kohlenstoff einschließt, wobei das dritte Silizidgebiet ein zweites Präzipitat aus Refraktärmetallcarbid enthält; und mindestens eine Lotschicht, die auf der ohmschen Kontaktschicht gebildet wird, wobei das dritte Silizidgebiet zwischen dem zweiten Silizidgebiet und der mindestens einen Lotschicht angeordnet ist, wobei das erste Refraktärmetallcarbidpräzipitat und das zweite Refraktärmetallcarbidpräzipitat mindestens 25 % Kohlenstoff enthalten, der von der SiC-Schicht während der Silizidierung zur Bildung des NiSix freigesetzt wird.
  9. Halbleiterleistungsvorrichtung nach Anspruch 8, wobei das dritte Silizidgebiet im Wesentlichen frei von nicht umgesetztem Kohlenstoff ist, der von der SiC-Schicht während der Silizidierung zur Bildung des NiSix freigesetzt wird.
  10. Halbleiterleistungsvorrichtung nach Anspruch 8, wobei die ersten und zweiten Refraktärmetallcarbidpräzipitate mit einem Refraktärmetall gebildet werden, das eine Kohlenstoffaffinität aufweist und mindestens teilweise in dem NiSix geschmolzen ist.
  11. Verfahren zum Herstellen eines Halbleiterleistungsmoduls, wobei das Verfahren Folgendes umfasst: Abscheiden einer Nickelschicht auf einem Siliciumcarbidsubstrat (SiC-Substrat); Abscheiden einer Schicht aus einem Refraktärmetall auf der Nickelschicht; Ausführen mindestens einer Laser-Temperung der Nickelschicht und der Schicht aus dem Refraktärmetall, um eine ohmsche Nickelsilizidkontaktschicht zu bilden, die Refraktärmetallcarbidpräzipitate einschließt; und Abscheiden mindestens eines Lots auf der ohmschen Nickelsilizidkontaktschicht.
  12. Verfahren nach Anspruch 11, umfassend: Abscheiden einer zweiten Nickelschicht auf dem Refraktärmetall.
  13. Verfahren nach Anspruch 11, umfassend: Abdünnen des SiC-Substrats auf eine Dicke von weniger als 280 µm vor dem Abscheiden der Nickelschicht darauf.
DE102019005354.0A 2018-08-02 2019-07-17 Kohlenstoffgesteuerte ohmsche kontaktschicht für einen ohmschen rückseitenkontakt auf einer siliciumcarbid-leistungshalbleitervorrichtung Pending DE102019005354A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/052,876 US10629686B2 (en) 2018-08-02 2018-08-02 Carbon-controlled ohmic contact layer for backside ohmic contact on a silicon carbide power semiconductor device
US16/052,876 2018-08-02

Publications (1)

Publication Number Publication Date
DE102019005354A1 true DE102019005354A1 (de) 2020-02-06

Family

ID=69168157

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019005354.0A Pending DE102019005354A1 (de) 2018-08-02 2019-07-17 Kohlenstoffgesteuerte ohmsche kontaktschicht für einen ohmschen rückseitenkontakt auf einer siliciumcarbid-leistungshalbleitervorrichtung

Country Status (4)

Country Link
US (1) US10629686B2 (de)
CN (1) CN110797260A (de)
DE (1) DE102019005354A1 (de)
TW (1) TWI809161B (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018204376B4 (de) * 2018-03-22 2022-07-07 Infineon Technologies Ag Siliziumcarbidvorrichtungen und Verfahren zur Herstellung derselben
JP7283053B2 (ja) * 2018-11-09 2023-05-30 富士電機株式会社 炭化珪素半導体装置、炭化珪素半導体組立体および炭化珪素半導体装置の製造方法
EP4026819A4 (de) * 2019-09-02 2023-12-06 Kabushiki Kaisha Toshiba Zusammengesetzter körper, leiterplatte und halbleiterbauelement
IT202000004696A1 (it) 2020-03-05 2021-09-05 St Microelectronics Srl METODO DI FABBRICAZIONE DI UN DISPOSITIVO ELETTRONICO IN SiC CON FASI DI MANIPOLAZIONE RIDOTTE, E DISPOSITIVO ELETTRONICO IN SiC
IT202000008167A1 (it) 2020-04-17 2021-10-17 St Microelectronics Srl Attivazione droganti e formazione di contatto ohmico in un dispositivo elettronico in sic, e dispositivo elettronico in sic
EP4057340A1 (de) * 2021-03-08 2022-09-14 Infineon Technologies Austria AG Halbleiterbauelement mit einem eine nisi-schicht und eine niv-schicht aufweisenden schichtstapel zum befestigen auf einer elektrisch leitenden schicht, verfahren zu dessen herstellung und entsprechende befestigte halbleiteranordnung
US11615959B2 (en) * 2021-08-31 2023-03-28 Hestia Power Shanghai Technology Inc. Silicon carbide semiconductor device and manufacturing method thereof
IT202100027101A1 (it) * 2021-10-21 2023-04-21 St Microelectronics Srl Procedimento di fabbricazione di un dispositivo elettronico di carburo di silicio e dispositivo elettronico di carburo di silicio
EP4322202A1 (de) * 2022-08-09 2024-02-14 Infineon Technologies AG Verfahren zum herstellen eines kopfes auf einem siliziumkarbid-halbleiter-substrat, und siliziumkarbid-halbleitervorrichtung

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6599644B1 (en) * 2000-10-06 2003-07-29 Foundation For Research & Technology-Hellas Method of making an ohmic contact to p-type silicon carbide, comprising titanium carbide and nickel silicide
US6759683B1 (en) * 2001-08-27 2004-07-06 The United States Of America As Represented By The Secretary Of The Army Formulation and fabrication of an improved Ni based composite Ohmic contact to n-SiC for high temperature and high power device applications
US20050104072A1 (en) 2003-08-14 2005-05-19 Slater David B.Jr. Localized annealing of metal-silicon carbide ohmic contacts and devices so formed
US20060006393A1 (en) * 2004-07-06 2006-01-12 Ward Allan Iii Silicon-rich nickel-silicide ohmic contacts for SiC semiconductor devices
JP4699812B2 (ja) * 2005-06-07 2011-06-15 株式会社デンソー 半導体装置およびその製造方法
JP2009509339A (ja) 2005-09-16 2009-03-05 クリー インコーポレイテッド 炭化ケイ素パワーデバイスを有する半導体ウェハを処理する方法
DE102006050360B4 (de) 2006-10-25 2014-05-15 Infineon Technologies Austria Ag Verfahren zum Erzeugen eines elektrischen Kontakts auf SiC
JP4140648B2 (ja) 2006-11-02 2008-08-27 住友電気工業株式会社 ＳｉＣ半導体用オーミック電極、ＳｉＣ半導体用オーミック電極の製造方法、半導体装置および半導体装置の製造方法
JP2011171551A (ja) 2010-02-19 2011-09-01 Toyota Motor Corp 半導体装置の製造方法
US8373175B1 (en) * 2010-06-01 2013-02-12 The United States Of America As Represented By The Administrator Of National Aeronautics And Space Administration Dual ohmic contact to N- and P-type silicon carbide
JP6112698B2 (ja) * 2012-03-30 2017-04-12 富士電機株式会社 炭化珪素半導体素子及びその製造方法
US9230807B2 (en) * 2012-12-18 2016-01-05 General Electric Company Systems and methods for ohmic contacts in silicon carbide devices
US9368458B2 (en) * 2013-07-10 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Die-on-interposer assembly with dam structure and method of manufacturing the same
CN103578960B (zh) 2013-11-20 2016-08-17 中国科学院微电子研究所 一种在SiC衬底背面制备欧姆接触的方法
WO2015076128A1 (ja) * 2013-11-22 2015-05-28 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6160541B2 (ja) * 2014-03-31 2017-07-12 富士電機株式会社 炭化珪素半導体装置の製造方法
US9613859B2 (en) * 2015-01-09 2017-04-04 Applied Materials, Inc. Direct deposition of nickel silicide nanowire
JP6540585B2 (ja) * 2016-04-27 2019-07-10 株式会社デンソー 炭化珪素半導体装置およびその製造方法

Also Published As

Publication number Publication date
US10629686B2 (en) 2020-04-21
US20200044031A1 (en) 2020-02-06
TWI809161B (zh) 2023-07-21
CN110797260A (zh) 2020-02-14
TW202021124A (zh) 2020-06-01

Similar Documents

Publication Publication Date Title
DE102019005354A1 (de) Kohlenstoffgesteuerte ohmsche kontaktschicht für einen ohmschen rückseitenkontakt auf einer siliciumcarbid-leistungshalbleitervorrichtung
DE102016119799B4 (de) Integrierte schaltung, die einen vergrabenen hohlraum enthält, und herstellungsverfahren
DE102006028342A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE112017002530B4 (de) Halbleitereinheit und verfahren zur herstellung derselben
DE102007026365B4 (de) Halbleitervorrichtungen und Modul und Verfahren zur Herstellung derselben
DE102016101564A1 (de) Vorrichtung mit einer metallisierungsschicht und herstellungsverfahren für eine vorrichtung
DE102019210821B4 (de) Halbleitervorrichtung und Leistungsumsetzungsvorrichtung
DE102018116051A1 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
DE112020003654T5 (de) Halbleitersubstrat, Halbleitervorrichtung und Verfahren zur Herstellung
DE102013224361A1 (de) Feldeffekttransistor und Verfahren zu seiner Herstellung
DE102018132447A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102016100565B4 (de) Verfahren zum herstellen einer halbleitervorrichtung
AT525618B1 (de) Verfahren zum Beschichten und Bonden von Substraten
DE112013002516T5 (de) Halbleitervorrichtung
DE102017100332A1 (de) Verfahren zum verarbeiten eines substrats und elektronische vorrichtung
EP1497859B1 (de) Verfahren zur herstellung dünner metallhaltiger schichten mit geringem elektrischen widerstand
DE102015110437A1 (de) Halbleitervorrichtung mit einer Metallstruktur, die mit einer leitfähigen Struktur elektrisch verbunden ist
DE102017118292A1 (de) Sperrschichtbildung unter Verwendung einer thermischen Bearbeitung
DE10324751B4 (de) Verfahren zur Herstellung einer Halbleiter-Struktur mit einem Halbleitersubstrat und mit diesem Verfahren hergestellte Halbleiter-Struktur
DE102014116078A1 (de) Halbleitervorrichtung und verfahren zum herstellen dieser
DE102016104788B4 (de) Halbleitervorrichtung mit einer Metalladhäsions- und Barrierestruktur und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102018204376B4 (de) Siliziumcarbidvorrichtungen und Verfahren zur Herstellung derselben
DE10259292B4 (de) Verfahren zum Herstellen eines gleichmäßigen Kontaktes und damit hergestellter gleichmäßiger Kontakt
DE112015000247T5 (de) Verfahren zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung
DE60318445T2 (de) Dünnschicht halbleiteranordnung, besonders leistungsanordnung, und verfahren zu deren herstellung