DE102007026365B4 - Halbleitervorrichtungen und Modul und Verfahren zur Herstellung derselben - Google Patents

Halbleitervorrichtungen und Modul und Verfahren zur Herstellung derselben Download PDF

Info

Publication number
DE102007026365B4
DE102007026365B4 DE102007026365A DE102007026365A DE102007026365B4 DE 102007026365 B4 DE102007026365 B4 DE 102007026365B4 DE 102007026365 A DE102007026365 A DE 102007026365A DE 102007026365 A DE102007026365 A DE 102007026365A DE 102007026365 B4 DE102007026365 B4 DE 102007026365B4
Authority
DE
Germany
Prior art keywords
conductor layer
silicon substrate
silicon
semiconductor device
concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102007026365A
Other languages
English (en)
Other versions
DE102007026365A1 (de
Inventor
Yoshihito Toyota Mizuno
Masahiro Toyota Kinokuni
Shinji Toyota Koike
Masahiro Chigasaki Matsumoto
Fumitsugu Chigasaki Yanagihori
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Ulvac Inc
Original Assignee
Toyota Motor Corp
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp, Ulvac Inc filed Critical Toyota Motor Corp
Publication of DE102007026365A1 publication Critical patent/DE102007026365A1/de
Application granted granted Critical
Publication of DE102007026365B4 publication Critical patent/DE102007026365B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Halbleitervorrichtung, die aufweist:
ein Siliziumsubstrat (30), das eine Oberfläche aufweist, und
eine Elektrode (20), die die Oberfläche des Siliziumsubstrats (30) kontaktiert,
wobei die Elektrode (20) aufweist:
eine erste Leiterschicht (28), die die Oberfläche des Siliziumsubstrats (30) kontaktiert und Aluminium und Silizium enthält, wobei Aluminium und Silizium als die erste Leiterschicht (28) abgeschieden sind,
eine zweite Leiterschicht (26), die die erste Leiterschicht (28) kontaktiert und Titan enthält,
eine dritte Leiterschicht (24), die von der ersten Leiterschicht (28) durch die zweite Leiterschicht (26) getrennt ist und Nickel enthält, wobei
eine Dicke der ersten Leiterschicht (28) größer als 1000 nm ist.

Description

  • Die vorliegende Erfindung betrifft eine Halbleitervorrichtung.
  • Im Allgemeinen weist eine Halbleitervorrichtung ein Siliziumsubstrat auf, das mehrere Halbleiterbereiche aufweist. Die Halbleitervorrichtung ist als ein IGBT (Bipolartransistor mit isoliertem Gate), ein MOSFET (Metalloxid-Halbleiterfeldeffekttransistor) oder eine Diode entsprechend der Konfiguration und der Positionsbeziehung der Halbleiterbereiche gekennzeichnet. Die Halbleitervorrichtung weist außerdem zwei Hauptelektroden auf, wobei eine der Hauptelektroden (eine Oberflächenelektrode) auf einer oberen Oberfläche des Siliziumsubstrats ausgebildet ist und die andere Hauptelektrode (eine rückwärtige Elektrode) auf einer Bodenfläche des Siliziumsubstrats ausgebildet ist. Um die Halbleitervorrichtung auf ein Keramiksubstrat zu löten, kann die rückwärtige Elektrode mehrere Halbleiterschichten aufweisen.
  • Die japanische Patentoffenlegungsschrift 10-163 467 A offenbart eine Halbleitervorrichtung, die ein Siliziumsubstrat und eine Kollektorelektrode (ein Beispiel einer rückwärtigen Elektrode) aufweist, wobei die Kollektorelektrode mehrere Halbleiterschichten aufweist. Die Kollektorelektrode weist eine erste Leiterschicht, eine zweite Leiterschicht und eine dritte Leiterschicht auf. Die erste Leiterschicht kontaktiert die Oberfläche des Siliziumsubstrats und beinhaltet Aluminium. Die zweite Leiterschicht kontaktiert die erste Leiterschicht und beinhaltet Titan. Die dritte Halbleiterschicht ist von der ersten Halbleiterschicht durch die zweite Halbleiterschicht getrennt und beinhaltet Nickel. Die erste Halbleiterschicht kann die elektrischen Kontakteigenschaften zwischen der Oberfläche des Siliziumsubstrats und der Kollektorelektrode verbessern. Die zweite Halbleiterschicht kann die Hafteigenschaften zwischen der ersten Leiterschicht und der dritten Leiterschicht verbessern und kann ebenfalls verhindern, dass das Nickel in der dritten Leiterschicht in die erste Leiterschicht diffundiert. Die dritte Leiterschicht kann die Hafteigenschaften zwischen der Kollektorelektrode und dem Lötmittel verbessern.
  • Wenn diese Art von Halbleitervorrichtung an das Keramiksubstrat gelötet wird, ist die Halbleitervorrichtung Wärme ausgesetzt, da das Lötmittel auf die Kollektorelektrode geschmolzen wird. Im Allgemeinen wird die Wärmemenge, die durch Schmelzen des Lötmittels freigegeben wird, auf eine Temperatur zwischen 200 und 450°C derart eingestellt, dass die Wärme die Oberflächenstruktur (beispielsweise die Passivierungsmaske oder die Oberflächenelektrode, die aus Aluminium besteht) der Halbleitervorrichtung nicht beeinflusst. Sogar wenn die Temperatur auf innerhalb eines derartigen Bereiches eingestellt wird, wird jedoch ein Teil des Siliziums, das in dem Siliziumsubstrat vorhanden ist, in die erste Leiterschicht diffundieren. In diesem Fall werden viele Leerräume in der Oberfläche des Siliziumsubstrats ausgebildet, während Aluminium in der ersten Leiterschicht in die Leerräume eindringt. Als Ergebnis werden viele Aluminiumspitzen an der Grenze zwischen dem Siliziumsubstrat und der ersten Leiterschicht ausgebildet.
  • Die US 2004/0217 474 A1 zeigt eine Elektrode eines Siliziumsubstrats mit einer ersten Schicht (Al/Si) und einer zweiten Schicht (Ti). Sie offenbart jedoch keine dritte (Ni) Schicht.
  • Die US 2006/0049 521 A1 zeigt die vorstehend erwähnte erste und dritte Schicht, zeigt jedoch keine zweite Schicht, die Ti aufweist. Genauer gesagt verlangt diese Entgegenhaltung, dass die zweite Schicht aus Edelmetallen hergestellt wird, um keine Oxidschicht zu bilden. Nach der US 2006/0049 521 A1 bildet Ti eine derartige Oxidschicht.
  • Die nachveröffentlichte US 2007/0004 098 A1 beschäftigt sich mit der Herstellung einer Halbleitervorrichtung unter Optimierung der Siliziumkonzentration und der Dicke einer Aluminium-Silizium Elektrode.
  • In der in der vorliegenden Beschreibung beschriebenen Technik wird die erste Leiterschicht anfänglich mit Silizium dotiert. Da die erste Leiterschicht Silizium enthält, kann die Diffusion von Silizium von dem Siliziumsubstrat in die erste Leiterschicht gehemmt bzw. verringert werden. Daher kann die Ausbildung von Aluminiumspitzen ebenfalls gehemmt bzw. verringert werden.
  • Um die Ausbildung von Aluminiumspitzen weiter zu verringern, haben die Erfinder den Typ der Elektrode, die in Halbleitervorrichtungen verwendet wird, untersucht. Als Ergebnis haben die Erfinder einen Bereich gefunden, der eine hohe Konzentration an Silizium enthält und um die Grenze zwischen der ersten Leiterschicht und der zweiten Leiterschicht angeordnet ist. Von diesem Bereich, der eine hohe Konzentration an Silizium enthält, wird angenommen, dass er das Ergebnis einer Bindung von Silizium in der ersten Leiterschicht an Titan in der zweiten Leiterschicht ist. D. h., es wird angenommen, dass ein Teil des Siliziums in der ersten Leiterschicht in Richtung der Seite der zweiten Leiterschicht neu verteilt wird, und sich das Silizium dann stark an das Titan in der zweiten Leiterschicht an der Grenze zwischen der ersten Leiterschicht und der zweiten Leiterschicht bindet. Daher variiert die Konzentration des Siliziums in der ersten Leiterschicht über der Tiefe der ersten Leiterschicht, so dass die Konzentration von Silizium an der Seite des Siliziumsubstrats niedriger ist. Es wird angenommen, dass die niedrigere Konzentration des Siliziums in der ersten Leiterschicht an der Seite des Siliziumsubstrats die Diffusion von Silizium in die erste Leiterschicht aktiviert.
  • Die Erfinder haben ebenfalls eine natürliche bzw. natürliche Oxidschicht, die auf der Oberfläche des Siliziumsubstrats ausgebildet ist, betrachtet. Die natürliche Oxidschicht wird zwangsweise auf der Oberfläche der Siliziumsubstrate, die unter Verwendung der derzeitigen Herstellungstechnik hergestellt werden, ausgebildet. Die natürliche Oxidschicht weist eine ungleichmäßige Dicke auf. Es wird angenommen, dass die Aluminiumspitzen sich als Ergebnis der ungleichmäßigen Dicke der natürlichen Oxidschicht ausbilden.
  • Die Erfinder können eine Technik zum weiteren Unterdrücken der Ausbildung von Aluminiumspitzen entsprechend dem zuvor genannten neuen technischen Wissen bereitstellen.
  • In der in der vorliegenden Beschreibung beschriebenen Technik weist eine Halbleitervorrichtung die Merkmale nach Anspruch 1 auf. Diese Zusammensetzung weist spezielle technische Vorteile auf, die in der Vergangenheit nicht identifiziert wurden. Da die erste Leiterschicht mit Silizium dotiert ist, kann die Diffusion von Silizium von dem Siliziumsubstrat in die erste Leiterschicht verringert werden. Daher kann die Ausbildung von Aluminiumspitzen ebenfalls verringert werden. Vorteilhafte Weiterbildungen sind Gegenstand der Unteransprüche.
  • In der in der vorliegenden Beschreibung beschriebenen Technik können ebenfalls Maßnahmen zum Verbessern der obigen Halbleitervorrichtung geschaffen werden. Als Ergebnis kann die in der vorliegenden Beschreibung beschriebene Technik eine Halbleitervorrichtung bereitstellen, die die Ausbildung von Aluminiumspitzen drastisch verringert.
  • Daher kann die Konzentration des Siliziums in der ersten Leiterschicht an der Seite des Siliziumsubstrats sowohl vor als auch nach der Anwendung von Wärme auf die Elektrode während des Lötens der Halbleitervorrichtung an das Keramiksubstrat aufrechterhalten werden. Bei der obigen Halbleitervorrichtung kann die Ausbildung von Aluminiumspitzen an der Oberfläche des Siliziumsubstrats verringert werden.
  • Bei einer Halbleitervorrichtung nach Anspruch 2, für die die folgenden Maßnahmen angewendet werden, ist es vorteilhaft, wenn die Konzentration von Silizium in der ersten Leiterschicht über der Tiefe der ersten Leiterschicht variiert, so sich dass eine Konzentration von Silizium bei einer Tiefe zwischen der Oberfläche, die das Siliziumsubstrat kontaktiert, und der Oberfläche, die die zweite Leiterschicht kontaktiert, verringert. In diesem Fall ist es vorteilhaft, wenn der Abstand zwischen der Oberfläche, die das Siliziumsubstrat kontaktiert, und der Tiefe, bei der die Konzentration von Silizium sich in der ersten Leiterschicht auf einem Minimum befindet, größer als oder gleich 50 nm ist.
  • Die obige Beschreibung erläutert einen Zustand der Elektrode nach der Wärmefreigabe bzw. dem Aussetzen von Wärme zum Löten der Halbleitervorrichtung an das Keramiksubstrat. Im Allgemeinen variiert die Konzentration des Siliziums über der Tiefe der ersten Leiterschicht nach dem Aussetzen der Wärme. Wenn der Punkt, an dem sich die Konzentration des Siliziums auf einem Minimum befindet, oberhalb einer eingestellten Position in Bezug auf das Siliziumsubstrat eingestellt ist, ergibt sich, dass die Diffusion von Silizium von dem Siliziumsubstrat in die erste Leiterschicht verringert wird. Wenn sich daher die Konzentration des Siliziums in der ersten Leiter schicht in dem obigen Zustand befindet, ergibt sich, dass die Diffusion von Silizium von dem Siliziumsubstrat in die erste Leiterschicht verringert wird. Bei der obigen Halbleitervorrichtung kann die Ausbildung von Aluminiumspitzen an der Oberfläche des Siliziumsubstrats verringert werden.
  • Bei einer Halbleitervorrichtung nach Anspruch 3, für die die folgenden Maßnahmen angewendet werden, ist es vorteilhaft, wenn die Konzentration des Siliziums in der ersten Leiterschicht zwischen einer Oberfläche, die das Siliziumsubstrat kontaktiert, und einer Tiefe von 25 nm von der Oberfläche, die das Siliziumsubstrat kontaktiert, im wesentlichen auf demselben Wert vor und nach der Aussetzung der Wärme als Ergebnis des Lötens der Halbleitervorrichtung an das Keramiksubstrat verbleibt.
  • Der Ausdruck ”im wesentlichen auf demselben Wert verbleiben” meint eine Rate der Veränderung, die kleiner als oder gleich 25% ist.
  • Da sich die Konzentration des Siliziums in dem Bereich, der oben beschrieben ist, im wesentlichen nicht verringert und statt dessen eine Konzentration aufrecht erhält, die der Konzentration vor dem Aussetzen der Wärme vergleichbar ist, wird die Diffusion von Silizium von dem Siliziumsubstrat zur ersten Leiterschicht verringert. Daher kann in der obigen Halbleitervorrichtung die Ausbildung von Aluminiumspitzen an der Oberfläche des Siliziumsubstrats verringert werden.
  • Bei einer Halbleitervorrichtung nach Anspruch 4, für die die weiteren Maßnahmen angewendet werden, ist es vorteilhaft, wenn die Grenze zwischen dem Siliziumsubstrat und der ersten Leiterschicht frei von natürlichem Oxid ist.
  • Bei der obigen Halbleitervorrichtung ist die Oberfläche des Siliziumsubstrats eine flache Oberfläche, da das natürliche Oxid auf der Oberfläche des Siliziumsubstrats nicht vorhanden ist. Da die Oberfläche des Siliziumsubstrats eine flache Oberfläche ist, ist die Anzahl der Startpunkte zur Ausbildung von Aluminiumspitzen geringer. Daher kann die Ausbildung von Aluminiumspitzen auf der Oberfläche des Siliziumsubstrats verringert werden.
  • Bei der obigen Halbleitervorrichtung ist es vorteilhaft, wenn das Siliziumsubstrat einen Kollektorbereich aufweist, der innerhalb der Oberfläche des Siliziumsubstrats ausgebildet ist, wobei der Kollektorbereich eine Verunreinigung vom p-Typ aufweist.
  • Die obige Halbleitervorrichtung ist als ein IGBT gekennzeichnet. In einem IGBT wird sich, wenn sich eine Aluminiumspitze in dem Kollektorbereich ausbildet, die Qualität des IGBT beachtlich verschlechtern. Daher ist die in der vorliegenden Beschreibung beschriebene Technik insbesondere für einen IGBT nützlich, um dessen Eigenschaften zu stabilisieren.
  • Es ist vorteilhaft, wenn irgendeine der obigen Halbleitervorrichtungen nach Anspruch 6 für ein Modul angewendet wird. Das Modul weist eine der obigen Halbleitervorrichtungen und ein Keramiksubstrat auf. In diesem Fall ist es vorteilhaft, wenn die Halbleitervorrichtung an das Keramiksubstrat gelötet ist.
  • In der in der vorliegenden Beschreibung beschriebenen Technik kann ein Verfahren zum Herstellen des obigen Moduls bereitgestellt werden. Das Verfahren weist einen Schritt auf, bei dem die Halbleitervorrichtung an das Keramiksubstrat derart gelötet wird, dass die Temperatur auf einem Pegel von weniger als oder gleich 400°C aufrechterhalten wird. Falls notwendig, ist es außerdem vorteilhaft, wenn die erste Leiterschicht in der Halbleitervorrichtung derart ausgebildet wird, dass die Dicke der ersten Leiterschicht größer als oder gleich 600 nm ist.
  • Kurze Beschreibung der Zeichnungen
  • 1 zeigt ein Querschnittsdiagramm einer Halbleitervorrichtung gemäß einer ersten Ausführungsform.
  • 2 zeigt ein Querschnittsdiagramm eines Moduls gemäß einer ersten Ausführungsform.
  • 3 zeigt ein Flussdiagramm für die Anbringung einer Halbleitervorrichtung gemäß einer ersten Ausführungsform.
  • 4 zeigt ein Profil der Konzentration von Silizium in einer ersten Leiterschicht über der Tiefe der ersten Leiterschicht.
  • 5 zeigt den Zustand einer Bodenfläche eines Siliziumsubstrats anschließend an eine Wärmeaussetzung unter den folgenden Bedingungen: zwei mal 10-minütige Aussetzung bei 375°C.
  • 6 zeigt den Zustand einer Bodenfläche eines Siliziumsubstrats anschließend an eine Wärmeaussetzung unter den folgenden Bedingungen: zwei mal 10-minütige Aussetzung bei 400°C.
  • 7 zeigt den Zustand einer Bodenfläche eines Siliziumsubstrats anschließend an eine Wärmeaussetzung unter den folgenden Bedingungen: zwei mal 10-minütige Aussetzung bei 425°C.
  • 8 zeigt den Prozess der Herstellung einer Halbleitervorrichtung gemäß einer zweiten Ausführungsform in der Stufe (1).
  • 9 zeigt den Prozess der Herstellung einer Halbleitervorrichtung gemäß der zweiten Ausführungsform in der Stufe (2).
  • Genaue Beschreibung der Erfindung
  • (Erste Ausführungsform)
  • 1 zeigt ein Querschnittsdiagramm einer Halbleitervorrichtung 10. Die Halbleitervorrichtung 10 ist als ein IGBT vom PT-Typ (Punch Through) gekennzeichnet. In 1 sind die Bezugszeichen der sich wiederholenden Merkmale weggelassen, um die Figur zu vereinfachen.
  • Die Halbleitervorrichtung 10 weist ein Siliziumsubstrat 30 und eine Kollektorelektrode 20 auf, die eine Bodenfläche des Siliziumsubstrats 30 kontaktiert. Die Kollektorelektrode 20 weist eine erste Leiterschicht 28, eine zweite Leiterschicht 26 und eine dritte Leiterschicht 24 auf. Die erste Leiterschicht 28, die zweite Leiterschicht 26 und die dritte Leiterschicht 24 sind auf der Bodenfläche des Siliziumsubstrats 30 gestapelt. Die erste Leiterschicht 28 kontaktiert die Bodenfläche des Siliziumsubstrats 30. Die zweite Leiterschicht 26 kontaktiert die erste Leiterschicht 28 und die dritte Leiterschicht 24. Die dritte Leiterschicht 24 ist von der ersten Leiterschicht 28 durch die zweite Leiterschicht 26 getrennt. Die dritte Leiterschicht 24 ist mit einer Deckschicht 22 aus Gold (Au) bedeckt.
  • Die erste Leiterschicht 28 enthält Aluminium und Silizium. Die Dicke 28a der ersten Leiterschicht 28 über ihre Tiefe wird derart eingestellt, dass sie größer als oder gleich 600 nm ist. Die zweite Leiterschicht 26 enthält Titan. Die Dicke der zweiten Leiterschicht 26 über ihre Tiefe ist derart eingestellt, dass sie näherungsweise 200 nm beträgt. Die dritte Leiterschicht 24 enthält Nickel. Die Dicke der dritten Leiterschicht 24 entlang der Tiefenrichtung wird derart eingestellt, dass sie näherungsweise 700 nm beträgt. Die Dicke der Deckschicht 22 ist derart eingestellt, dass sie 100 nm beträgt.
  • Die erste Leiterschicht 28 kann die elektrischen Kontakteigenschaften zwischen der Kollektorelektrode 20 und einem Kollektorbereich 32, der innerhalb des Siliziumsubstrats 30 an der Bodenfläche ausgebildet ist, verbessern. Die zweite Leiterschicht 26 kann die Hafteigenschaften zwischen der ersten Leiterschicht 28 und der dritten Leiterschicht 24 verbessern und ebenfalls verhindern, dass Nickel in der dritten Leiterschicht 24 in die erste Leiterschicht 28 diffundiert. Die dritte Leiterschicht 24 kann die Hafteigenschaften zwischen der Kollektorelektrode 20 und dem Lötmittel verbessern. Die Deckschicht 22 kann die Lötbarkeit verbessern.
  • Die Halbleitervorrichtung 10 ist mit mehreren Halbleiterbereichen, die innerhalb des Siliziumsubstrats 30 ausgebildet sind, versehen. Ein Kollektorbereich 32 ist innerhalb des Siliziumsubstrats 30 an der Bodenfläche ausgebildet. Der Kollektorbereich 32 enthält eine hohe Konzentration von Verunreinigungen vom p-Typ (typischerweise Bor). Der Kollektorbereich 32 wird mittels einer Ionenimplantationstechnik derart ausgebildet, dass Ionen in Richtung der Bodenfläche des Siliziumsubstrats 30 implantiert werden. Es ist vorteilhaft, wenn die Konzentration der Verunreinigungen vom p-Typ des Kollektorbereichs 32 und die Dicke des Kollektorbereichs 32 über dessen Tiefe derart eingestellt werden, dass die Zufuhr einer positiven Ladung von dem Kollektorbereich 32 in dem Durchlasszustand niedrig ist.
  • Ein Pufferbereich 34 ist auf dem Kollektorbereich 32 ausgebildet. Der Pufferbereich 34 enthält eine hohe Konzentration von Verunreinigungen vom n-Typ (typischerweise Phosphor). Der Pufferbereich 34 wird mittels einer Ionenimplantationstechnik derart ausgebildet, dass Ionen in Richtung der Bodenfläche des Siliziumsubstrats 30 implantiert werden. Der Pufferbereich 34 verhindert, dass die Verarmungsschicht, die sich von der Grenze zwischen dem Körperbereich (body region) 38 und dem Driftbereich (drift region) 36 erstreckt, den Kollektorbereich 32 erreicht.
  • Der Driftbereich 36 ist auf dem Pufferbereich 34 ausgebildet. Der Driftbereich 36 enthält eine niedrige Konzentration von Verunreinigungen vom n-Typ (typischerweise Phosphat). Die Dicke des Driftbereichs 36 über dessen Tiefe wird entsprechend der Durchbruchspannung, die für die Halbleitervorrichtung 10 gefordert ist, eingestellt.
  • Der Körperbereich 38 ist auf dem Driftbereich 36 ausgebildet. Der Körperbereich 38 enthält Verunreinigungen vom p-Typ (typischerweise Phosphor). Der Körperbereich 38 wird mittels einer Ionenimplantationstechnik derart ausgebildet, dass Ionen in Richtung der oberen Oberfläche des Siliziumsubstrats 30 implantiert werden.
  • Mehrere Emitterbereiche 42 sind wahlweise in dem Körperbereich 38 an der oberen Oberfläche des Siliziumsubstrats 30 ausgebildet. Die Emitterbereiche 42 enthalten eine hohe Konzentration von Verunreinigungen vom n-Typ (typischerweise Phosphor). Die Emitterbereiche 42 werden mittels einer Ionenimplantationstechnik derart ausgebildet, dass Ionen in Richtung der oberen Oberfläche des Siliziumsubstrats 30 implantiert werden. Die Emitterbereiche 42 sind von dem Driftbereich 36 durch den Körperbereich 38 getrennt.
  • Die Halbleitervorrichtung 10 weist außerdem mehrere Grabengateelektroden 46 auf. Jede Grabengateelektrode 46 erstreckt sich von der oberen Oberfläche des Siliziumsubstrats 30 in den Driftbereich 36. Die Grabengateelektrode 46 ist von dem Körperbereich 38 und dem Driftbereich 36 durch einen Gateisolator 44 isoliert. Die Grabengateelektrode 46 ist von dem Gateisolator 44 bedeckt. Die Grabengateelektrode 46 ist benachbart zu demjenigen Teil des Körperbereichs 38, der den Emitterbereich 42 und den Driftbereich 36 voneinander trennt, wobei der Gateisolator 44 zwischen der Grabengateelektrode 46 und dem Körperbereich 38 positioniert ist. Die Grabengateelektrode 46 besteht aus einem leitenden Material (beispielsweise polykristallinem Silizium oder Metall). Der Gateisolator 44 besteht aus Siliziumoxid.
  • Eine Emitterelektrode 52 ist auf dem Siliziumsubstrat 30 ausgebildet. Die Emitterelektrode 52 besteht aus Aluminium. Die Emitterelektrode 52 ist elektrisch mit dem Körperbereich 38 und dem Emitterbereich 42 verbunden. Die Emitterelektrode 52 ist elektrisch gegenüber der Grabengateelektrode 46 durch eine Isolierschicht 48 isoliert.
  • 2 zeigt ein Querschnittsdiagramm eines Moduls 100, das die Halbleitervorrichtung 10 und ein Keramiksubstrat 72 aufweist. Die Halbleitervorrichtung 10 ist auf dem Keramiksubstrat 72 montiert. Die Halbleitervorrichtung 10 ist mit dem Keramiksubstrat 72 mittels eines Lötmittels 74 verbunden.
  • Das Modul 100 wird gemäß dem Flussdiagramm der 3 ausgebildet.
  • Zunächst wird ein Schritt durchgeführt, bei dem verschiedene Typen von Halbleiterbereichen in dem Siliziumsubstrat 30 ausgebildet werden. Wenn der nächste Schritt durchgeführt wird, wird eine Oberflächenstruktur auf der oberen Oberfläche des Siliziumsubstrats 30 ausgebildet, wobei die Oberflächenstruktur die Emitterelektrode 52, die Isolierschicht 48 und eine Polyimidpassivierungsmaske enthält. Anschließend wird ein Schritt durchgeführt, bei dem die Kollektorelektrode 20 auf der Bodenfläche des Siliziumsubstrats 30 ausgebildet wird. Danach wird ein Schritt durchgeführt, bei dem das Siliziumsubstrat 30 unterteilt wird (Dicing). Als Ergebnis wird das Siliziumsubstrat 30 in mehrere Halbleitervorrichtungen 10 unterteilt. Anschließend wird ein Chip-Test durchgeführt, um zu bestimmen, ob die Halbleitervorrichtung 10 für die Verwendung geeignet ist. Anschließend werden die Halbleitervorrichtungen 10, die den Chip-Test bestehen, an Keramiksubstrate 72 gelötet (während des Schrittes des Aufschmelzlötens). Die Temperatur, die zum Schmelzen des Lötmittels 74 verwendet wird, wird zwischen 200 und 450°C eingestellt, um die Freigabe von Wärme auf die Halbleitervorrichtung zu steuern. Unter derartigen Bedingungen beeinflusst die Wärmefreigabe die Oberflächenstrukturen wie beispielsweise die Aluminiumemitterelektrode 5 und die Polyimidpassivierungsmaske nicht. Anschließend wird ein Zusammenbau- und Beurteilungsschritt durchgeführt, um die Halbleitervorrichtung 10 zu testen, um zu gewährleisten, dass diese den Herstellungsspezifikationen genügt.
  • Wie es oben beschrieben ist, tritt während des Aufschmelzlötschrittes eine Wärmefreigabe auf, da das Lötmittel 74 geschmolzen wird. An diesem Punkt wirkt die Wärme auf die Kollektorelektrode 20.
  • 4 zeigt ein Profil der Siliziumkonzentration über der Tiefe der ersten Leiterschicht 28 vor und nach der Wärmefreigabe. Die gestrichelte Linie zeigt das Profil der Siliziumkonzentration vor der Wärmefreigabe, und die durchgezogene Linie zeigt das Profil der Siliziumkonzentration nach der Wärmefreigabe.
  • Als ein Vergleichsbeispiel zeigt die Doppelpunkt-Strich-Lnie die Profile der Siliziumkonzentration der dünneren ersten Leiterschicht 28 nach der Wärmefreigabe. In dem Vergleichsbeispiel zeigt die gestrichelte Linie 121 die Grenze zwischen der ersten Leiterschicht 28 und der zweiten Leiterschicht 26. Das Vergleichsbeispiel stellt dar, dass Silizium in der ersten Leiterschicht 28 in Richtung der Grenze 121 diffundiert und sich demzufolge an der Grenze 121 konzentriert. Da das Silizium in die erste Leiterschicht 28 diffundiert, ändert sich daher die Siliziumkonzentration in der ersten Leiterschicht 28 ebenfalls und als Ergebnis verringert sich die Siliziumkonzentration über der Tiefe der ersten Leiterschicht 28, wenn sie das Siliziumsubstrat 30 erreicht. Wenn sich die Konzentration des Siliziums in der ersten Leiterschicht 28 in der Nähe des Siliziumsubstrats 30 verringert, wird ein Teil des Siliziums in dem Siliziumsubstrat 30 in die erste Leiterschicht 28 diffundieren, um die lokalisierte Verringerung der Siliziumkonzentration zu kompensieren. Diese Diffusion bewirkt die Ausbildung der Aluminiumspitze. Die Höhe der Aluminiumspitze kann zwischen 0,2 und 0,8 μm betragen. Wenn sich die Siliziumkonzentration in dem Teil der ersten Leiterschicht 28 zwischen der Oberfläche, die das Siliziumsubstrat 30 kontaktiert, und einer Tiefe von 25 nm von der Oberfläche, die das Siliziumsubstrat 30 kontaktiert, verringert, tritt eine Diffusion von Silizium von dem Siliziumsubstrat 30 in die erste Leiterschicht 28 auf. Wenn sich die Konzentration des Siliziums in dem obigen Bereich auf unterhalb 0,25 Gew.-% verringert, wird die Diffusion von Silizium von dem Siliziumsubstrat 30 in die erste Leiterschicht 28 aktiviert und außerdem wird die Ausbildung einer Aluminiumspitze aktiviert.
  • In einem Dünnschicht-IGBT stellt die Ausbildung von Aluminiumspitzen ein ernstes Problem dar. Um den Schaltverlust zu verringern, ist es vorteilhaft, wenn die Dicke 32a des Kollektorbereichs 32 kleiner als 1 μm beträgt. In einem derartigen dünneren Kollektorbereich 32 kann jedoch die Aluminiumspitze den Kollektorbereich 32 durchdringen und den Pufferbereich 34 erreichen. Daher kann die Kollektorelektrode 20 elektrisch mit dem Pufferbereich 34 verbunden werden. Wenn die Kollektorelektrode 20 elektrisch mit dem Pufferbereich 34 verbunden ist, wird die Durchbruchspannung der Halbleitervorrichtung signifikant verringert. Daher sind in einem Dünnschicht-IGBT Maßnahmen zur Verringerung der Ausbildung von Aluminiumspitzen besonders nützlich.
  • In der Halbleitervorrichtung 10 der vorliegenden Ausführungsform erhöht sich die Dicke der ersten Leiterschicht 28. In diesem Fall diffundiert, wenn eine Wärmefreigabe auftritt, ein Teil des Siliziums in der ersten Leiterschicht 28 an der Seite der zweiten Leiterschicht 26 in Richtung der Grenze 21 zwischen der ersten Leiterschicht 28 und der zweiten Leiterschicht 26. Daher wird sich die Konzentration des Siliziums in der ersten Leiterschicht 28 verringern, wenn sie die zweite Leiterschicht 26 erreicht. Die minimale Konzentration des Siliziums in der ersten Leiterschicht 28 in dem Bereich 28b kann weniger als 0,25 Gew.-% betragen. In der Halbleitervorrichtung 10 der vorliegenden Ausführungsform hält die Konzentration des Siliziums der ersten Leiterschicht 28 an der Seite des Siliziumsubstrats 30 jedoch im Wesentlichen denselben Wert vor und nach der Wärmefreigabe aufrecht. In der Halbleitervorrichtung 10 der vorliegenden Ausführungsform hält die Konzentration des Siliziums in der ersten Leiterschicht 28 zwischen der Oberfläche, die das Siliziumsubstrat 30 kontaktiert, und einer Tiefe von 25 nm von der Oberfläche, die das Siliziumsubstrat 30 kontaktiert, im wesentlichen denselben Wert vor und nach der Wärmefreigabe aufrecht. In anderer Hinsicht ist der Abstand zwischen der Oberfläche, die das Siliziumsubstrat 30 kontaktiert, und der Tiefe des Bereichs 28b, d. h. des Bereichs, an dem sich die Siliziumkonzentration in der ersten Leiterschicht 28 auf einem Minimum befindet, größer als oder gleich 50 nm. Daher verringert sich die Konzentration des Siliziums in dem obigen Bereich nicht wesentlich und hält statt dessen eine Konzentration aufrecht, die mit der Konzentration vor der Wärmefreigabe vergleichbar ist, und die Diffusion von Silizium von dem Siliziumsubstrat 30 in die erste Leiterschicht 28 wird verringert. In der Halbleitervorrichtung 10 der vorliegenden Ausführungsform kann die Ausbildung von Aluminiumspitzen in dem Siliziumsubstrat 30 verringert werden.
  • Im Folgenden werden die Ergebnisse des Studiums der Ausbildung von Aluminiumspitzen genauer erläutert. Die Parameter, die in der Studie der Wärmefreigabe berücksichtigt wurden, sind die Dicke der ersten Leiterschicht 28 und die Temperatur der Wärmefreigabe bzw. Wärmeaussetzung. Die 5, 6 und 7 zeigen die Bodenfläche der Siliziumsubstrate 30 anschließend an die Wärmefreigabe in einem Bereich von Bedingungen. Außerdem wurden sämtliche Bilder in den 5, 6 und 7 mit derselben Verstärkung aufgenommen und weisen identische Skalierungen auf.
  • 5 zeigt den Zustand der Bodenfläche eines Siliziumsubstrats 30 anschließend an eine Wärmefreigabe bei 375°C für zwei mal 10 Minuten. Wenn die erste Leiterschicht 28 200 nm oder 400 nm dick ist, bilden sich Aluminiumspitzen 29 aus. Die Anzahl der Aluminiumspitzen in der Probe mit der 400 nm dicken ersten Leiterschicht 28 ist jedoch kleiner als die Anzahl der Aluminiumspitzen in der Probe mit der 200 nm dicken ersten Leiterschicht 28. Wenn die Dicke der ersten Leiterschicht 28 größer als oder gleich 600 nm ist, bilden sich keine Aluminiumspitzen aus.
  • 6 zeigt den Zustand der Bodenfläche eines Siliziumsubstrats 30 anschließend an die Wärmefreigabe bei 400°C für zwei mal 10 Minuten. Wenn die erste Leiterschicht 200, 400, 600 oder 800 nm dick ist, bilden sich Aluminiumspitzen 29 aus. Wenn jedoch die Dicke der ersten Leiterschicht 28 größer als oder gleich 1000 nm ist, bilden sich keine Aluminiumspitzen aus.
  • 7 zeigt den Zustand der Bodenfläche eines Siliziumsubstrats 30 anschließend an die Wärmefreigabe bei 425°C für zwei mal 10 Minuten. Unter diesen Bedingungen werden Aluminiumspitzen 29 auf sämtlichen ersten Leiterschichtdicken ausgebildet. Je größer die Dicke der ersten Leiterschicht 28 ist, um so geringer ist jedoch die Anzahl der ausgebildeten Aluminiumspitzen.
  • Die obige Studie zeigt, dass, je größer die Dicke der ersten Leiterschicht 28 ist, um so geringer die Anzahl der ausgebildeten Aluminiumspitzen ist.
  • (Zweite Ausführungsform)
  • Die Halbleitervorrichtung gemäß einer zweiten Ausführungsform weist im Wesentlichen dieselbe Struktur wie die Halbleitervorrichtung 10 gemäß der ersten Ausführungsform der 1 auf. Daher wird in der folgenden Beschreibung der zweiten Ausführungsform auf 1 Bezug genommen. In der zweiten Ausführungsform ist es jedoch nicht notwendig, dass die Dicke der ersten Leiterschicht 28 wie in der ersten Ausführungsform begrenzt wird. Wenn jedoch die Dicke der ersten Leiterschicht 28 derart eingestellt wird, dass sie größer als 600 nm wird, wird die Ausbildung von Alu miniumspitzen signifikant durch Kombinieren der Techniken, die in der ersten Ausführungsform beschrieben ist, und der Technik der zweiten Ausführungsform verringert. Die Halbleitervorrichtung der zweiten Ausführungsform ist durch ihr Herstellungsverfahren gekennzeichnet. Mit Bezug auf die 8 und 9 wird im Folgenden das Herstellungsverfahren der Halbleitervorrichtung gemäß der zweiten Ausführungsform beschrieben.
  • Zunächst wird, wie es in 8 gezeigt ist, das Siliziumsubstrat 30 mit einer niedrigen Konzentration von Verunreinigungen vom n-Typ vorbereitet. Es wird beispielsweise ein Roh-Wafer für das Siliziumsubstrat 30 verwendet. Anschließend wird die Oberflächenstruktur in dem Siliziumsubstrat 30 ausgebildet.
  • Genauer gesagt weist das Oberflächenstruktur-Herstellungsverfahren die folgenden Schritte auf. Zuerst wird der Körperbereich 38 in dem Oberflächenabschnitt des Siliziumsubstrats 30 mittels einer Ionenimplantationstechnik ausgebildet. Das Siliziumsubstrat 30 wird mit Ausnahme des Körperbereichs 38 der Driftbereich 36 werden. Anschließend werden mehrere Emitterbereiche 42 wahlweise in dem Oberflächenabschnitt des Körperbereichs 38 mittels einer Ionenimplantationstechnik ausgebildet. Anschließend werden mehrere Gräben, von denen jeder Graben den Körperbereich 38 durchdringt und den Driftbereich 36 erreicht, mittels einer Lithographietechnik und einer Ätztechnik ausgebildet. Anschließend wird eine Siliziumoxidschicht auf dem Siliziumsubstrat 30 und den inneren Wänden der Gräben mittels des CVD-Verfahrens (Chemische Dampfabscheidung) ausgebildet. Anschließend an die Ausbildung der Siliziumoxidschicht wird eine Metallschicht auf der Siliziumoxidschicht mittels des CVD-Verfahrens ausgebildet. Als Ergebnis werden die Gräben mit der Metallschicht gefüllt. Anschließend werden die Siliziumoxidschicht und die Metallschicht auf dem Siliziumsubstrat 30 entfernt, wobei die Siliziumoxidschicht und die Metallschicht in den Gräben belassen werden. Als Ergebnis werden ein Gateisolator 44 und ein Grabengste 46 in jedem der Gräben ausgebildet. Anschließend werden die Isolierschicht 48 und die Emitterelektrode 52 auf dem Siliziumsubstrat 30 ausgebildet. Nach Beendigung der oben genannten Schritte wird die Oberflächenstruktur erhalten.
  • Anschließend wird die Dicke des Silizium substrats 30 durch Polieren der Bodenfläche des Siliziumsubstrats 30 eingestellt. Wenn eine Durchbruchspannung von 1200 V für die Halbleitervorrichtung benötigt wird, wird die Dicke des Siliziumsubstrats 30 auf bis näherungsweise 150 μm eingestellt.
  • Anschließend werden der Pufferbereich 34 und der Kollektorbereich 32 in dem rückwärtigen Abschnitt des Siliziumsubstrats 30 mittels einer Ionenimplantationstechnik ausgebildet. Die Dotierungstiefe von Bor und Phosphor wird entsprechend der Ionenbeschleunigungsspannung gesteuert. Anschließend werden das Bor und das Phosphor, die in das Siliziumsubstrat 30 dotiert wurden, mittels thermischen Glühens aktiviert. Die Dicke des Pufferbereichs 34 wird auf bis näherungsweise 0,4 μm eingestellt. Die Dicke des Kollektorbereichs 32 wird auf bis näherungsweise 0,3 μm eingestellt.
  • Durch Beenden der oben genannten Schritte wird die in 8 gezeigte Struktur erzielt.
  • Anschließend wird die in 8 gezeigte Struktur in einer Sputter-Vorrichtung platziert. Wenn die in 8 gezeigte Struktur zu der Sputter-Vorrichtung befördert wird, wird die Struktur der Luft ausgesetzt. Daher bildet sich ein natürliches Oxid 62 auf der Bodenfläche des Siliziumsubstrats 30 aus. Die Dicke des natürlichen Oxids 62 ist ungleichmäßig. Daher werden mehrere grobe Abschnitte 62a auf der Oberfläche des natürlichen Oxids 62 ausgebildet.
  • Wie es in 1 gezeigt ist, wird die Kollektorelektrode 20 auf der Bodenfläche des Siliziumsubstrats 30 mittels einer Sputter-Technik ausgebildet. Wenn die Kollektorelektrode 20 auf der Bodenfläche des Siliziumsubstrats 30 ohne Entfernen der natürlichen Oxide 62 ausgebildet wird, werden die natürlichen Oxide 62 zwischen dem Siliziumsubstrat 30 und der Kollektorelektrode 20 verbleiben. Wenn ein Aufschmelzlöten durchgeführt wird, ohne das natürliche Oxid 62 zu entfernen, können die groben Abschnitte 62a einfach die Ausbildung einer Aluminiumspitze in dem Siliziumsubstrat 30 auf der Bodenfläche bewirken.
  • In der vorliegenden Ausführungsform wird, wie es in 9 gezeigt ist, das natürliche Oxid 62 entfernt, bevor die Kollektorelektrode 20 ausgebildet wird. Das natürliche Oxid 62 wird mittels einer inversen Sputter-Technik unter Verwendung der Sputter-Vorrichtung entfernt. Daher wird die Bodenfläche des Siliziumsubstrats 30 als eine flache Oberfläche ausgebildet. Außerdem werden der Ätzschritt des Siliziumsubstrats 30 und der Schritt des Ausbildens der ersten Leiterschicht 28 aufeinanderfolgend unter Vakuum unter Verwendung einer Sputter-Vorrichtung durchgeführt. Daher wird die Bodenfläche des Siliziumsubstrats 30 nicht der Luft ausgesetzt. Als Ergebnis ist die Grenze zwischen dem Siliziumsubstrat 30 und der ersten Leiterschicht 28 frei von natürlichem Oxid 62. In einer Halbleitervorrichtung, die unter Verwendung des obigen Herstellungsverfahrens hergestellt wird, sind die Anzahl der Startpunkte für eine Ausbildung von Aluminiumspitzen verringert, und als Ergebnis kann die Ausbildung von Aluminiumspitzen verringert werden.
  • Im Folgenden wird das Verfahren zum Herstellen der Kollektorelektrode 20 genauer erläutert.
  • Zunächst wird ein Targetmaterial, das ein 1:1-Atomverhältnis zwischen Silizium und Aluminium aufweist, ausgewählt. Außerdem wird die erste Leiterschicht 28 auf der Bodenfläche des Siliziumsubstrats 30 ausgebildet, während die Temperatur des Siliziumsubstrats 30 bei einer Temperatur von unterhalb 400°C aufrechterhalten wird. Die erste Leiterschicht 28 wird derart ausgebildet, dass die Dicke der ersten Leiterschicht 28 größer als oder gleich 600 nm ist.
  • Anschließend wird Titan als das Targetmaterial ausgewählt. Außerdem wird die zweite Leiterschicht 26 auf der ersten Leiterschicht 28 ausgebildet, während die Temperatur des Siliziumsubstrats 30 bei einer Temperatur von unterhalb 400°C aufrechterhalten wird. Die zweite Leiterschicht 26 wird derart ausgebildet, dass die Dicke der zweiten Leiterschicht 26 näherungsweise 200 nm beträgt.
  • Anschließend wird Nickel als das Targetmaterial ausgewählt. Außerdem wird die dritte Leiterschicht 24 auf der zweiten Leiterschicht 26 ausgebildet, während die Temperatur des Siliziumsubstrats 30 auf Umgebungstemperatur gehalten wird. Die dritte Leiterschicht 24 wird derart ausgebildet, die Dicke der dritten Leiterschicht 24 näherungsweise 100 nm beträgt.
  • Durch Beenden der oben genannten Schritte wird die Halbleitervorrichtung der zweiten Ausführungsform erzielt. In der Halbleitervorrichtung, die unter Verwendung des obigen Herstellungsverfahrens hergestellt wird, ist die Anzahl der Startpunkte für die Ausbildung von Aluminiumspitzen verringert, und als Ergebnis kann die Ausbildung von Aluminiumspitzen in dem Siliziumsubstrat 30 verringert werden.
  • Oben wurden spezielle Beispiele der vorliegenden Erfindung beschrieben, aber diese Beispiele begrenzen nicht den Bereich der Ansprüche der vorliegenden Erfindung. Es sind innerhalb des Bereichs der Ansprüche verschiedene Modifikationen der oben beschriebenen Ausführungsformen der vorliegenden Erfindung möglich.
  • Beispielsweise ist die Technik zum Entfernen des natürlichen Oxids unter Verwendung der inversen Sputter-Technik ebenfalls nützlich für die Herstellung einer Kollektorelektrode, die nicht als Stapelelektrode konfiguriert ist.

Claims (7)

  1. Halbleitervorrichtung, die aufweist: ein Siliziumsubstrat (30), das eine Oberfläche aufweist, und eine Elektrode (20), die die Oberfläche des Siliziumsubstrats (30) kontaktiert, wobei die Elektrode (20) aufweist: eine erste Leiterschicht (28), die die Oberfläche des Siliziumsubstrats (30) kontaktiert und Aluminium und Silizium enthält, wobei Aluminium und Silizium als die erste Leiterschicht (28) abgeschieden sind, eine zweite Leiterschicht (26), die die erste Leiterschicht (28) kontaktiert und Titan enthält, eine dritte Leiterschicht (24), die von der ersten Leiterschicht (28) durch die zweite Leiterschicht (26) getrennt ist und Nickel enthält, wobei eine Dicke der ersten Leiterschicht (28) größer als 1000 nm ist.
  2. Halbleitervorrichtung nach Anspruch 1, wobei das Silizium in der ersten Leiterschicht (28) eine Konzentration aufweist, die sich über eine Tiefe der ersten Leiterschicht (28) ändert, so dass sich die Konzentration bei einer Tiefe zwischen einer Oberfläche, die das Siliziumsubstrat (30) kontaktiert, und einer Oberfläche, die die zweite Leiterschicht (26) kontaktiert, verringert, und ein Abstand zwischen der Oberfläche, die das Siliziumsubstrat (30) kontaktiert, und der Tiefe, bei der sich die Konzentration des Siliziums in der ersten Leiterschicht (28) auf einem Minimum befindet, größer als oder gleich 50 nm ist.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei das Silizium in der ersten Leiterschicht (28) eine Konzentration aufweist, die zwischen einer Oberfläche, die das Siliziumsubstrat (30) kontaktiert, und einer Tiefe von 25 nm von der Oberfläche, die das Siliziumsubstrat (30) kontaktiert, im Wesentlichen denselben Wert vor und nach der Wärmefreigabe während des Lötens der Halbleitervorrichtung (10) an das Keramiksubstrat (72) aufrecht erhält.
  4. Halbleitervorrichtung nach Anspruch 1, wobei eine Grenze zwischen dem Siliziumsubstrat (30) und der ersten Leiterschicht (28) frei von einem natürlichem Oxid ist.
  5. Halbleitervorrichtung nach Anspruch 1, wobei das Siliziumsubstrat (30) einen Kollektorbereich (32) aufweist, der innerhalb der Oberfläche des Siliziumsubstrats (30) ausgebildet ist und eine Verunreinigung vom p-Typ enthält.
  6. Modul, das aufweist: eine Halbleitervorrichtung (10) nach Anspruch 1, und ein Keramiksubstrat (72), wobei die Halbleitervorrichtung (10) an das Keramiksubstrat gelötet ist (72).
  7. Verfahren zum Herstellen eines Moduls nach Anspruch 6, wobei das Verfahren aufweist: Löten der Halbleitervorrichtung (10) an das Keramiksubstrat (72) durch Aufrechterhalten der Temperatur auf weniger als oder gleich 400°C.
DE102007026365A 2006-06-12 2007-06-06 Halbleitervorrichtungen und Modul und Verfahren zur Herstellung derselben Active DE102007026365B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006-161931 2006-06-12
JP2006161931A JP4221012B2 (ja) 2006-06-12 2006-06-12 半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
DE102007026365A1 DE102007026365A1 (de) 2007-12-13
DE102007026365B4 true DE102007026365B4 (de) 2010-09-09

Family

ID=38663986

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007026365A Active DE102007026365B4 (de) 2006-06-12 2007-06-06 Halbleitervorrichtungen und Modul und Verfahren zur Herstellung derselben

Country Status (4)

Country Link
US (1) US7936065B2 (de)
JP (1) JP4221012B2 (de)
CN (1) CN100547807C (de)
DE (1) DE102007026365B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112009004530B4 (de) * 2009-03-23 2015-04-02 Toyota Jidosha Kabushiki Kaisha Halbleitervorrichtung

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7541734B2 (en) 2003-10-03 2009-06-02 Semiconductor Energy Laboratory Co., Ltd. Light emitting device having a layer with a metal oxide and a benzoxazole derivative
JP2007036211A (ja) * 2005-06-20 2007-02-08 Fuji Electric Device Technology Co Ltd 半導体素子の製造方法
JP4967472B2 (ja) * 2006-06-22 2012-07-04 富士電機株式会社 半導体装置
US20090046639A1 (en) * 2007-08-14 2009-02-19 Zhijun Cai System and Method for Handling Large IP Packets During VoIP Session
KR101198289B1 (ko) * 2008-03-31 2012-11-07 미쓰비시덴키 가부시키가이샤 반도체장치
JP5343979B2 (ja) * 2009-01-16 2013-11-13 トヨタ自動車株式会社 半導体装置、半導体装置の製造方法、半導体装置の製造装置、および半導体装置の評価方法
JP2011054624A (ja) * 2009-08-31 2011-03-17 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2012129537A (ja) * 2012-02-03 2012-07-05 Fuji Electric Co Ltd 半導体装置
JP6111527B2 (ja) * 2012-04-02 2017-04-12 富士電機株式会社 逆阻止型半導体装置
WO2013172394A1 (ja) * 2012-05-15 2013-11-21 富士電機株式会社 半導体装置
JP2015204301A (ja) 2014-04-10 2015-11-16 三菱電機株式会社 半導体装置および半導体装置の製造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0472764A (ja) * 1990-07-13 1992-03-06 Sharp Corp 半導体装置の裏面電極
JPH10163467A (ja) * 1996-11-27 1998-06-19 Hitachi Ltd 半導体装置及び電極形成方法
US6309965B1 (en) * 1997-08-08 2001-10-30 Siemens Aktiengesellschaft Method of producing a semiconductor body with metallization on the back side that includes a titanium nitride layer to reduce warping
JP2002343980A (ja) * 2001-05-21 2002-11-29 Rohm Co Ltd 可変容量ダイオード及びその製造方法
US20040237327A1 (en) * 1990-02-14 2004-12-02 Yoshifumi Okabe Semiconductor device and method of manufacturing same
US20050212076A1 (en) * 2004-03-16 2005-09-29 Infineon Technologies Ag Power semiconductor component with increased robustness
US20060049521A1 (en) * 2004-09-08 2006-03-09 Denso Corporation Semiconductor device having tin-based solder layer and method for manufacturing the same
US20070004098A1 (en) * 2005-06-20 2007-01-04 Kenichi Kazama Method of producing a semiconductor device with an aluminum or aluminum alloy electrode
US20070173045A1 (en) * 2006-01-23 2007-07-26 Mitsubishi Electric Corporation Method of manufacturing semiconductor device

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4164431A (en) * 1977-08-02 1979-08-14 Eastman Kodak Company Multilayer organic photovoltaic elements
JPS5573868A (en) 1978-11-22 1980-06-03 Mitsubishi Electric Corp Coating method for thin aluminum-silicon alloy film
JP2979792B2 (ja) 1991-11-12 1999-11-15 株式会社デンソー 半導体装置の電極形成方法
JP3138159B2 (ja) * 1994-11-22 2001-02-26 シャープ株式会社 半導体装置、半導体装置実装体、及び半導体装置の交換方法
JP3307145B2 (ja) 1995-03-27 2002-07-24 株式会社日立製作所 パワーチップキャリア及びこれを用いたパワー半導体装置
US5828101A (en) * 1995-03-30 1998-10-27 Kabushiki Kaisha Toshiba Three-terminal semiconductor device and related semiconductor devices
JPH0997833A (ja) * 1995-07-22 1997-04-08 Ricoh Co Ltd 半導体装置とその製造方法
US6117771A (en) * 1998-02-27 2000-09-12 International Business Machines Corporation Method for depositing cobalt
JP2000147658A (ja) 1998-11-12 2000-05-26 Nec Corp 映像投射装置
KR20000057810A (ko) * 1999-01-28 2000-09-25 가나이 쓰토무 반도체 장치
US6514804B1 (en) * 1999-05-20 2003-02-04 Nec Corporation Thin-film transistor and fabrication method thereof
JP3356159B2 (ja) 1999-05-20 2002-12-09 日本電気株式会社 薄膜トランジスタの製造方法
JP4018312B2 (ja) * 2000-02-21 2007-12-05 株式会社ルネサステクノロジ 無線通信装置
JP4023773B2 (ja) 2001-03-30 2007-12-19 株式会社東芝 高耐圧半導体装置
JP2003086787A (ja) 2001-09-13 2003-03-20 Hitachi Ltd 半導体装置とその製造方法
JP2003234410A (ja) * 2002-02-08 2003-08-22 Fujitsu Ltd キャパシタ及びその製造方法並びに半導体装置
US6811892B2 (en) * 2002-08-22 2004-11-02 Delphi Technologies, Inc. Lead-based solder alloys containing copper
US7541734B2 (en) * 2003-10-03 2009-06-02 Semiconductor Energy Laboratory Co., Ltd. Light emitting device having a layer with a metal oxide and a benzoxazole derivative
JP4697397B2 (ja) * 2005-02-16 2011-06-08 サンケン電気株式会社 複合半導体装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040237327A1 (en) * 1990-02-14 2004-12-02 Yoshifumi Okabe Semiconductor device and method of manufacturing same
JPH0472764A (ja) * 1990-07-13 1992-03-06 Sharp Corp 半導体装置の裏面電極
JPH10163467A (ja) * 1996-11-27 1998-06-19 Hitachi Ltd 半導体装置及び電極形成方法
US6309965B1 (en) * 1997-08-08 2001-10-30 Siemens Aktiengesellschaft Method of producing a semiconductor body with metallization on the back side that includes a titanium nitride layer to reduce warping
JP2002343980A (ja) * 2001-05-21 2002-11-29 Rohm Co Ltd 可変容量ダイオード及びその製造方法
US20050212076A1 (en) * 2004-03-16 2005-09-29 Infineon Technologies Ag Power semiconductor component with increased robustness
US20060049521A1 (en) * 2004-09-08 2006-03-09 Denso Corporation Semiconductor device having tin-based solder layer and method for manufacturing the same
US20070004098A1 (en) * 2005-06-20 2007-01-04 Kenichi Kazama Method of producing a semiconductor device with an aluminum or aluminum alloy electrode
US20070173045A1 (en) * 2006-01-23 2007-07-26 Mitsubishi Electric Corporation Method of manufacturing semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112009004530B4 (de) * 2009-03-23 2015-04-02 Toyota Jidosha Kabushiki Kaisha Halbleitervorrichtung

Also Published As

Publication number Publication date
CN101090133A (zh) 2007-12-19
DE102007026365A1 (de) 2007-12-13
CN100547807C (zh) 2009-10-07
JP2007335431A (ja) 2007-12-27
JP4221012B2 (ja) 2009-02-12
US20070296080A1 (en) 2007-12-27
US7936065B2 (en) 2011-05-03

Similar Documents

Publication Publication Date Title
DE102007026365B4 (de) Halbleitervorrichtungen und Modul und Verfahren zur Herstellung derselben
DE4010618C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102010061295B4 (de) Halbleitervorrichtung mit metallischem Träger
DE112006001791B4 (de) Non-Punch-Through Hochspannungs-IGBT für Schaltnetzteile und Verfahren zur Herstellung derselben
DE2808257B2 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE102015117469A1 (de) Verfahren zum herstellen einer halbleitervorrichtung mit grabengate durch verwenden einer screenoxidschicht
WO1996028851A1 (de) Solarzelle mit back-surface-field und verfahren zur herstellung
DE102016101564A1 (de) Vorrichtung mit einer metallisierungsschicht und herstellungsverfahren für eine vorrichtung
DE112014005031B4 (de) Verfahren zur Herstellung eines Halbleiter-Bauelements und Vorrichtung zur Herstellung einer Glasschicht
DE2615754C2 (de)
DE102019210821B4 (de) Halbleitervorrichtung und Leistungsumsetzungsvorrichtung
DE112014001050T5 (de) Halbleitereinrichtung
DE2019655C2 (de) Verfahren zur Eindiffundierung eines den Leitungstyp verändernden Aktivators in einen Oberflächenbereich eines Halbleiterkörpers
DE102018216855A1 (de) Siliziumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung
DE2922015A1 (de) Verfahren zur herstellung einer vlsi-schaltung
DE102016125030A1 (de) Ausbilden einer Metallkontaktschicht auf Siliziumcarbid und Halbleitervorrichtung mit einer Metallkontaktstruktur
DE2550346A1 (de) Verfahren zum herstellen eines elektrisch isolierenden bereiches in dem halbleiterkoerper eines halbleiterbauelements
DE60030059T2 (de) Durchbruchsdiode und verfahren zur herstellung
DE102015110437A1 (de) Halbleitervorrichtung mit einer Metallstruktur, die mit einer leitfähigen Struktur elektrisch verbunden ist
DE102019109368A1 (de) Halbleitervorrichtung mit siliziumcarbidkörper und herstellungsverfahren
DE112014004395T5 (de) Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung
DE19608504A1 (de) Isolierschicht-Feldeffekttransistor und Herstellungsverfahren dafür
DE102009051317B4 (de) Verfahren zur Herstellung eines Halbleiterbauelement
DE102017201550B4 (de) Siliciumcarbid-halbleitervorrichtung und verfahren zum herstellen einer siliciumcarbid-halbleitervorrichtung
DE102014116078A1 (de) Halbleitervorrichtung und verfahren zum herstellen dieser

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R084 Declaration of willingness to licence
R081 Change of applicant/patentee

Owner name: DENSO CORPORATION, KARIYA-CITY, JP

Free format text: FORMER OWNERS: TOYOTA JIDOSHA KABUSHIKI KAISHA, TOYOTA-SHI, AICHI-KEN, JP; ULVAC, INC., CHIGASAKI-SHI, KANAGAWA, JP

Owner name: ULVAC, INC., CHIGASAKI-SHI, JP

Free format text: FORMER OWNERS: TOYOTA JIDOSHA KABUSHIKI KAISHA, TOYOTA-SHI, AICHI-KEN, JP; ULVAC, INC., CHIGASAKI-SHI, KANAGAWA, JP

R082 Change of representative

Representative=s name: WINTER, BRANDL, FUERNISS, HUEBNER, ROESS, KAIS, DE

Representative=s name: WINTER, BRANDL - PARTNERSCHAFT MBB, PATENTANWA, DE