DE112014001050T5 - Halbleitereinrichtung - Google Patents

Halbleitereinrichtung Download PDF

Info

Publication number
DE112014001050T5
DE112014001050T5 DE112014001050.2T DE112014001050T DE112014001050T5 DE 112014001050 T5 DE112014001050 T5 DE 112014001050T5 DE 112014001050 T DE112014001050 T DE 112014001050T DE 112014001050 T5 DE112014001050 T5 DE 112014001050T5
Authority
DE
Germany
Prior art keywords
well region
channel
semiconductor device
oxide film
drift layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112014001050.2T
Other languages
English (en)
Other versions
DE112014001050B4 (de
Inventor
Masayuki Furuhashi
Hiroaki Okabe
Tomokatsu Watanabe
Masayuki Imaizumi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112014001050T5 publication Critical patent/DE112014001050T5/de
Application granted granted Critical
Publication of DE112014001050B4 publication Critical patent/DE112014001050B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/34—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being on the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Ein Gegenstand der vorliegenden Erfindung besteht darin, eine Halbleitereinrichtung bereitzustellen, die in der Lage ist, EIN-Widerstandsänderungen mit der Temperatur zu reduzieren.
Eine Halbleitereinrichtung (100) weist Folgendes auf: ein Halbleitersubstrat (1) eines ersten Leitfähigkeitstyps, eine Driftschicht (2) des ersten Leitfähigkeitstyps, die auf dem Halbleitersubstrat (1) gebildet ist, einen ersten Muldenbereich (3) eines zweiten Leitfähigkeitstyps, der in der vorderen Oberfläche der Driftschicht (2) gebildet ist, einen zweite Muldenbereich (4) des zweiten Leitfähigkeitstyps, der in der vorderen Oberfläche der Driftschicht (2) gebildet ist, und eine Gate-Struktur (7, 8 und 9), die auf der vorderen Oberfläche der Driftschicht (2) gebildet ist und einen Kanal in dem ersten Muldenbereich (3) und einen Kanal in dem zweiten Muldenbereich (4) bildet. Ein Kanalwiderstand des im ersten Muldenbereich gebildeten Kanals (3) weist eine solche Temperaturcharakteristik auf, dass der Kanalwiderstand mit zunehmender Temperatur abnimmt, und ein Kanalwiderstand des im zweiten Muldenbereich gebildeten Kanals (4) weist eine solche Temperaturcharakteristik auf, dass der Kanalwiderstand mit zunehmender Temperatur zunimmt.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft eine Halbleitereinrichtung, und insbesondere eine Halbleitereinrichtung mit isolierter Gate-Elektrode.
  • Stand der Technik
  • Schaltelemente, wie Bipolartransistoren mit isolierter Gate-Elektrode (IGBTs) oder aus Silicium (Si) hergestellte Metall-Oxid-Halbleiter-Feldeffekttransistoren (MOSFETs) sind gemeinhin in Leistungselektronik-Anlagen mitenthalten. Neuerdings wird intensiv an der Entwicklung von Schaltelementen gearbeitet, die aus Siliciumcarbid (SiC) hergestellt sind, mit physikalischen Eigenschaften, die diejenigen von Si übertreffen.
  • Die Spannungsfestigkeit von MOSFETs hängt von der Dicke der Driftschicht ab. SiC weist eine Durchbruchfeldstärke auf, die höher ist als diejenige von Si, und somit kann die Driftschicht eines aus SiC hergestellten MOSFET mit einer Spannungsfestigkeit gleich derjenigen eines aus Si hergestellten MOSFET dünner sein als die Driftschicht des aus Si hergestellten MOSFET. Der EIN-Widerstand des MOSFET besteht beispielsweise aus einem Kanalwiderstand, einem Sperrschicht-Feldeffekttransistor-Widerstand, einem Driftwiderstand und einem Substratwiderstand. Der SiC-MOSFET, der, wie vorstehend beschrieben, eine dünnere Driftschicht aufweist, besitzt einen verminderten Driftwiderstand und erzielt somit weniger Verluste.
  • Leider weisen die derzeit verwendeten SiC-MOSFETs einen EIN-Widerstand auf, der immer noch höher ist als der theoretische Grenzwert von SiC. Dies trägt zu einem höheren Kanalwiderstand bei. Herkömmliche SiC-MOSFETs verringern bekanntlich den Kanalwiderstand durch Beseitigen oder Verringern von Schwankungen der Kanallänge und erreichen somit eine sehr kleine Kanallänge (siehe beispielsweise die Nichtpatentliteratur 1).
  • Dokumente zum Stand der Technik]
    • Nichtpatentliteratur 1: Panasonic Technical Journal. Bd. 57, Nr. 1; S. 9–14 (2011).
  • Zusammenfassung der Erfindung
  • Mit der Erfindung zu lösende Probleme
  • Typische Halbleitereinrichtungen, die unipolare Transistorelemente sind, weisen eine Temperaturcharakteristik auf (hier im Folgenden als “positive Temperaturcharakteristik” bezeichnet), und zwar derart, dass der EIN-Widerstandswert mit zunehmender Temperatur zunimmt. Somit steigt in der Halbleitereinrichtung gemäß der Nichtpatentliteratur 1 der EIN-Widerstand um etwa 30 % an, wenn die Temperatur des Halbleiterelements von Raumtemperatur auf etwa 150 °C ansteigt.
  • Eine Halbleitereinrichtung mit einer positiven Temperaturcharakteristik erzeugt eine positive Rückkopplung; die unter der konstanten Spannungsbedingung verwendete Halbleitereinrichtung erzeugt Wärme auf Grund eines elektrischen Stromverlusts des Elements, und die Wärmeerzeugung verursacht eine Zunahme beim EIN-Widerstand, was zu einer weiteren Zunahme in der erzeugten Wärmemenge führt. Unglücklicherweise führt dies zu einer weiteren Zunahme der Temperatur des Halbleiterelements, was einen größeren elektrischen Stromverlust zur Folge hat. In einigen Fällen kann das Element auf Grund der Temperatur-zunahme, die der positiven Rückkopplung unterliegt, zerstört werden.
  • Dabei erhöht sich die Verunreinigungskonzentration oder Grenzflächenzustandsdichte an der Grenzfläche zwischen dem Muldenbereich und dem Gate-Oxidfilm eines MOSFET und liefert dadurch eine Temperaturcharakteristik (hier im Folgenden als “negative Temperaturcharakteristik” bezeichnet), und zwar derart, dass der Wert des Kanalwiderstands des MOSFET mit zunehmender Temperatur abnimmt. Wenn der Betrag der Abnahme des Kanalwiderstands um den Betrag der Zunahme beispielsweise bei dem Driftwiderstand mit der positiven Temperaturcharakteristik verschoben ist, kann der EIN-Widerstand der Halbleitereinrichtung konstant gehalten werden.
  • Wenn der Kanalwiderstand eine negative Temperaturcharakteristik aufweist, die aus einer erhöhten Verunreinigungskonzentration in dem Muldenbereich oder einer erhöhten Grenzflächenzustandsdichteresultiert, um den EIN-Widerstand konstant zu halten, nimmt der EIN-Widerstand im Niedertemperaturbereich etwa bei Raumtemperatur leider signifikant zu.
  • Die vorliegende Erfindung wurde daher zur Lösung der vorstehend beschriebenen Probleme konzipiert, und ihre Aufgabe besteht darin, eine Halbleitereinrichtung anzugeben, die in der Lage ist, die EIN-Widerstandsänderungen mit der Temperatur zu reduzieren.
  • Wege zur Lösung der Probleme
  • Ein Halbleitereinrichtung gemäß der vorliegenden Erfindung weist Folgendes auf: ein Halbleitersubstrat eines ersten Leitfähigkeitstyps; eine Driftschicht des ersten Leitfähigkeitstyps, die auf dem Halbleitersubstrat gebildet ist; einen ersten Muldenbereich eines zweiten Leitfähigkeitstyps, der in einer vorderen Oberfläche der Driftschicht gebildet ist; einen zweiten Muldenbereich des zweiten Leitfähigkeitstyps, der in der vorderen Oberfläche der Driftschicht gebildet ist; und eine Gate-Struktur, die auf der vorderen Oberfläche der Driftschicht gebildet ist und einen Kanal im ersten Muldenbereich und einen Kanal im zweiten Muldenbereich bildet.
  • Ein Kanalwiderstandswert des im ersten Muldenbereich vorliegenden Kanals weist eine solche Temperaturcharakteristik auf, dass der Kanalwiderstandswert mit zunehmender Temperatur abnimmt, und ein Kanalwiderstandswert des im zweiten Muldenbereich vorliegenden Kanals weist eine solche Temperaturcharakteristik auf, dass der Kanalwiderstandswert mit zunehmender Temperatur zunimmt.
  • WIRKUNGEN DER ERFINDUNG
  • Bei der Halbleitereinrichtung gemäß der vorliegenden Erfindung weist der Kanalwiderstand des im ersten Muldenbereich vorhandenen Kanals eine solche Temperaturcharakteristik auf, dass der Kanalwiderstand mit zunehmender Temperatur abnimmt, und der Kanalwiderstand des im zweiten Muldenbereich vorhandenen Kanals weist eine solche Temperaturcharakteristik auf, dass der Kanalwiderstand mit zunehmender Temperatur zunimmt. Somit sind die Kanäle in jeder einzelnen Halbleitereinrichtung mit verschiedenen Temperaturcharakteristiken vorhanden. Dies kann Änderungen, mit der Temperatur, von dem EIN-Widerstand der Halbleitereinrichtung als Ganzes reduzieren.
  • Kurzbeschreibung der Zeichnungen
  • Es zeigen:
  • 1 eine Querschnittansicht eines Teils einer Halbleitereinrichtung gemäß einer Ausführungsform 1 der vorliegenden Erfindung.
  • 2 eine Querschnittansicht eines Verfahrens einer Methode zur Herstellung der Halbleitereinrichtung gemäß der Ausführungsform 1 der vorliegenden Erfindung.
  • 3 eine Draufsicht einer Konfiguration der Halbleitereinrichtung gemäß der Ausführungsform 1 der vorliegenden Erfindung.
  • 4 eine Querschnittansicht eines Verfahrens der Methode zur Herstellung der Halbleitereinrichtung gemäß der Ausführungsform 1 der vorliegenden Erfindung.
  • 5 eine Querschnittansicht eines Verfahrens der Methode zur Herstellung der Halbleitereinrichtung gemäß der Ausführungsform 1 der vorliegenden Erfindung.
  • 6 eine Ansicht, die die Temperaturcharakteristiken des EIN-Widerstands der Halbleitereinrichtung gemäß der Ausführungsform 1 der vorliegenden Erfindung erläutert.
  • 7 eine Querschnittansicht von Strompfaden der Halbleitereinrichtung gemäß der Ausführungsform 1 der vorliegenden Erfindung.
  • 8 eine Querschnittansicht eines Verfahrens der Methode zur Herstellung der Halbleitereinrichtung gemäß einer Ausführungsform 2 der vorliegenden Erfindung.
  • 9 eine Ansicht, die die Temperaturcharakteristiken des EIN-Widerstands der Halbleitereinrichtung gemäß der Ausführungsform 2 der vorliegenden Erfindung erläutert.
  • 10 eine Querschnittansicht einer Konfiguration der Halbleitereinrichtung gemäß der vorliegenden Erfindung, die ein Trench-Gate-MOSFET ist.
  • 11 eine Draufsicht einer Konfiguration der Halbleitereinrichtung gemäß der vorliegenden Erfindung, die ein Trench-Gate-MOSFET ist.
  • 12 eine Draufsicht der Halbleitereinrichtung gemäß einer Ausführungsform 3 der vorliegenden Erfindung.
  • 13 eine Draufsicht der Halbleitereinrichtung gemäß der Ausführungsform 3 der vorliegenden Erfindung.
  • Beschreibung der Ausführungsformen
  • Ausführungsform 1
  • Als erstes wird eine Konfiguration einer Halbleitereinrichtung gemäß einer Ausführungsform 1 der vorliegenden Erfindung beschrieben. 1 ist eine Querschnittansicht eines Teils der Halbleitereinrichtung gemäß der Ausführungsform 1 der vorliegenden Erfindung. Ein n-Typ-MOSFET wird als Beispiel der Halbleitereinrichtung gemäß der vorliegenden Ausführungsform beschrieben. Alternativ kann die Halbleitereinrichtung ein p-Typ-MOSFET oder eine andere Halbleitereinrichtung mit isolierter Gate-Elektrode sein.
  • Eine wirksame Akzeptordichte bezieht sich hier im Folgenden auf eine Dichte, die durch das Subtrahieren der Dichte von n-Typ-Verunreinigungen von der Dichte von p-Typ-Verunreinigungen in einem vorbestimmten Bereich erhalten wird. Eine wirksame Akzeptorkonzentration bezieht sich hier im Folgenden auf eine Konzentration, die durch das Subtrahierender Konzentration von n-Typ-Verunreinigungen von der Konzentration von p-Typ-Verunreinigungen in einem vorbestimmten Bereich erhalten wird.
  • Die wirksame Akzeptordichte und die wirksame Akzeptorkonzentration werden zur Erklärung der n-Typ-Halbleitereinrichtung bei der vorliegenden Ausführungsform verwendet. Alternativ ersetzt, für eine p-Typ-Halbleitereinrichtung, eine wirksame Donordichte die wirksame Akzeptordichte, und eine wirksame Donorkonzentration ersetzt die wirksame Akzeptorkonzentration.
  • Wie unter Bezugnahme auf 1 ersichtlich, ist eine Halbleitereinrichtung 100 ein MOSFET, der eine erste Zelleneinheit 50 und eine zweite Zelleneinheit 60 aufweist. Genauer gesagt, es sind eine Vielzahl der ersten Zelleneinheiten 50 und eine Vielzahl der zweiten Zelleneinheiten 60, die in 1 gezeigt sind, parallel verbunden und in jeder einzelnen Halbleitereinrichtung 100 enthalten.
  • Die erste Zelleneinheit 50 weist auf einem Halbleitersubstrat 1 vom n-Typ Folgendes auf: eine Driftschicht 2 vom n-Typ, die auf der vorderen Oberfläche des Halbleitersubstrats 1 gebildet ist, einen ersten Muldenbereich 3 vom p-Typ, der auf der vorderen Oberflächenseite der Driftschicht 2 gebildet ist, einen Source-Bereich 5 vom n-Typ, der auf der vorderen Oberflächenseite der Driftschicht 2 gebildet ist, und einen Mulden-Kontaktbereich 6, der auf der vorderen Oberflächenseite der Driftschicht 2 gebildet ist.
  • Die ersten Zelleneinheit 50 weist weiterhin Folgendes auf: eine Gate-Struktur auf den vorderen Oberflächen der Driftschicht 2, des ersten Muldenbereichs 3 und des Source-Bereichs 5; eine Silicidschicht 10, die auf dem Source-Bereich 5 und dem Mulden-Kontaktbereich 6 gebildet ist; eine Source-Elektrode 11 (erste Elektrode), die auf der Silicidschicht 10 gebildet ist; und eine Drain-Elektrode 12 (zweite Elektrode), die auf der Rückseite des Halbleitersubstrats 1 gebildet ist.
  • Die Gate-Struktur weist Folgendes auf: einen Gate-Oxidfilm 7, der auf den vorderen Oberflächen der Driftschicht 2, des ersten Muldenbereiche 3 und des Source-Bereich 5 gebildet ist; eine Gate-Elektrode 8, die auf dem Gate-Oxidfilm 7 gebildet ist; und einen Zwischenschichtfilm 9, der zur Abdeckung der Gate-Elektrode 8 gebildet ist. Die ersten Zelleneinheit 50 ist so ausgebildet, dass der Widerstandswert des in dem ersten Muldenbereich 3 vorhandenen Kanals beim Anlegen von Spannung an die Gate-Elektrode 8 eine negative Temperaturcharakteristik aufweist.
  • Die zweite Zelleneinheit 60 weist Folgendes auf: das Halbleitersubstrat 1 vom n-Typ, die Driftschicht 2 vom n-Typ, die auf dem Halbleitersubstrat 1 gebildet ist, einen zweiten Muldenbereich 4 vom p-Typ, der auf der vorderen Oberflächenseite der Driftschicht 2 gebildet ist, den Source-Bereich 5 vom n-Typ, der auf der vorderen Oberflächenseite der Driftschicht 2 gebildet ist, und den Mulden-Kontaktbereich 6, der auf der vorderen Oberflächenseite der Driftschicht 2 gebildet ist.
  • Die zweite Zelleneinheit 60 weist weiterhin Folgendes auf: die Gate-Struktur auf den vorderen Oberflächen der Driftschicht 2, des zweiten Muldenbereichs 4 und des Source-Bereichs 5; die Silicidschicht 10, die auf dem Source-Bereich 5 und dem Mulden-Kontaktbereich 6 gebildet ist; die Source-Elektrode 11, die auf der Silicidschicht 10 gebildet ist; und die Drain-Elektrode 12, die auf dem unteren Bereich des Halbleitersubstrats 1 gebildet ist.
  • Die Gate-Struktur weist Folgendes auf: den Gate-Oxidfilm 7, der auf den vorderen Oberflächen der Driftschicht 2, des zweiten Muldenbereichs 4 und des Source-Bereichs 5 gebildet ist; die Gate-Elektrode 8, die auf dem Gate-Oxidfilm 7 gebildet ist; und den Zwischenschichtfilm 9, der zur Abdeckung der Gate-Elektrode 8 gebildet ist. Die zweite Zelleneinheit 60 liegt so vor, dass der Widerstandswert des in dem zweiten Muldenbereich 4 vorhandenen Kanals beim Anlegen von Spannung an die Gate-Elektrode 8 eine positive Temperaturcharakteristik aufweist.
  • In der ersten Zelleneinheit 50 und der zweiten Zelleneinheit 60 sind Kanäle im oberen Bereich des ersten Muldenbereiche 3 und dem oberen Bereich des zweiten Muldenbereiche 4 als Reaktion auf das Anlegen von Spannung an die Gate-Elektrode 8 vorhanden, so dass die Source-Elektrode 11 und die Drain-Elektrode 12 elektrisch verbunden sind.
  • Als Nächstes wird eine Methode zur Herstellung der Halbleitereinrichtung gemäß der Ausführungsform 1 beschrieben. 2, 4 und 5 sind Ansichten des jeweiligen Verfahrens der Methode zur Herstellung der Halbleitereinrichtung gemäß der Ausführungsform 1. 3 ist eine Draufsicht eines Teils des Verfahrens zur Herstellung der Halbleitereinrichtung gemäß der Ausführungsform 1.
  • Wie unter Bezugnahme auf 2 ersichtlich, wird das n-Typ-Halbleitersubstrat 1, das aus Siliciumcarbid hergestellt ist und bei dem die n-Typ-Driftschicht 2 auf der vorderen Oberfläche davon gebildet ist, hergestellt. Das Halbleitersubstrat 1 kann unter einem Winkel, der kleiner oder gleich 8° ist, in Richtung der C-Achse geneigt sein oder kann ohne Neigung sein. Das Halbleitersubstrat 1 kann jede Ebenen-Richtung aufweisen. Die Driftschicht 2 ist mit einer n-Typ-Verunreinigung dotiert. Die Driftschicht 2 weist eine Verunreinigungskonzentration im Bereich von beispielsweise 1 × 1013 bis 1 × 1017 cm–3 auf. Die Driftschicht 2 weist eine Dicke von beispielsweise 5 µm bis 200 µ m auf.
  • Dann wird eine p-Typ-Verunreinigung oder eine n-Typ-Verunreinigung beispielsweise durch Ionenimplantation durch die Verwendung einer Resistmaske oder einer Oxidfilmmaske, die durch Photolithographie bearbeitet worden ist, implantiert, um dadurch den ersten Muldenbereich 3 vom p-Typ, den zweiten Muldenbereich 4 vom p-Typ und den Source-Bereich 5 vom n-Typ zu bilden. Im Hinblick auf den ersten Muldenbereich 3 und den zweite Muldenbereich 4 ist es nur erforderlich, dass der erste Muldenbereich 3 oder der zweite Muldenbereich 4 selektiv im oberen Bereich der Driftschicht 2 gebildet ist.
  • Wie unter Bezugnahme auf 2 ersichtlich, liegt der erste Muldenbereich 3 in dem Bereich vor, in dem die erste Zelleneinheit 50 vorliegen soll, und der zweite Muldenbereich 4 liegt in dem Bereich vor, in dem die zweite Zelleneinheit 60 vorliegen soll. Die p-Typ-Verunreinigung ist bevorzugt beispielsweise Aluminium oder Bor. Die p-Typ-Verunreinigung mit einer Konzentration im Bereich von beispielsweise 1 × 1016 cm–3 bis 1 × 1019 cm–3 wird wünschenswerterweise so implantiert, dass die p-Typ-Verunreinigungskonzentration die n-Typ-Verunreinigungskonzentration der Driftschicht 2 übersteigt und somit die Muldenbereiche 3 und 4 jeweils den p-Typ aufweisen. Die Muldenbereiche 3 und 4 weisen jeweils eine Tiefe im Bereich von beispielsweise 0,3 µm bis 4,0 µm auf, so dass sie sich nicht über die Driftschicht 2 hinaus erstrecken.
  • Die Temperaturcharakteristiken des Kanalwiderstands können über die p-Typ-Verunreinigungskonzentrationen in den vorderen Oberflächen der Muldenbereiche 3 und 4 eingestellt werden. Bei der Bildung der Muldenbereiche 3 und 4 werden Ionen implantiert, um die Dotierungsmenge und die Beschleunigungsenergie zu realisieren, die es ermöglichen, dass die vordere Oberfläche von jedem Muldenbereich die gewünschte Verunreinigungskonzentration aufweist. Das Einstellen der Verunreinigungskonzentrationen im Besonderen wird später beschrieben. Die vorderen Oberflächen der Muldenbereiche 3 und 4 können n-Typ-Verunreinigungen aufweisen.
  • Zum Beispiel können, wie in 3 gezeigt, die ersten Zelleneinheiten 50 und die zweiten Zelleneinheiten 60 abwechselnd angeordnet sein, so dass sie auf dem Halbleitersubstrat 1 einander gegenüber liegen. Wie unter Bezugnahme auf 3 ersichtlich, ist eine gleiche Anzahl der ersten Zelleneinheiten 50 und der zweiten Zelleneinheiten 60 vorhanden. Alternativ können die ersten Zelleneinheiten 50 und die zweiten Zelleneinheiten 60 gemäß einem Anteilsverhältnis angeordnet sein, das auf der Grundlage der Temperaturcharakteristik einer jeden Zelleneinheit geändert worden ist.
  • Somit gilt für die ersten Zelleneinheiten 50 und die zweiten Zelleneinheiten 60 bei einem Anteilsverhältnis von 1:2, die zweiten Zelleneinheiten 60 können in zwei Reihen und die ersten Zelleneinheiten 50 in einer Reihe hintereinander angeordnet sein und bilden die abwechselnde Anordnung der ersten Zelleneinheiten 50 und der zweiten Zelleneinheiten 60. Das bedeutet, bei dem Verfahren zum Bilden des ersten Muldenbereichs 3 und des zweiten Muldenbereichs 4 werden die ersten Muldenbereiche 3 und die zweiten Muldenbereiche 4 abwechselnd gemäß dem Anteilsverhältnis gebildet. Die Einstellung des Anteilsverhältnisses der Zelleneinheiten wird später beschrieben.
  • Als Nächstes wird, um einen hervorragenden metallischen Kontakt mit jedem der Muldenbereiche 3 und 4 zu erreichen, der p-Typ-Mulden-Kontaktbereich 6 mit einer Verunreinigungskonzentration, die höher ist als diejenige von jedem der Muldenbereiche 3 und 4, durch Ionenimplantation gebildet. Obwohl in den Zeichnungen nicht gezeigt, ist ein p-Typ-Terminierungsbereich zum Ausstatten der Halbleitereinrichtung 100 mit einer höheren Spannungsfestigkeit wünschenswerterweise im Terminierungsbereich des aktiven Bereichs des Elements durch Ionenimplantation vorhanden.
  • Dann wird, obwohl in den Zeichnungen nicht gezeigt, beispielsweise eine Wärmebehandlung in einem Inertgas, wie etwa Argon und Stickstoff, oder in einem Vakuum bei Temperaturen zwischen beispielsweise 1500 °C und 2200 °C einschließlich für eine Dauer von 0,5 bis 60 Minuten durchgeführt. Folglich sind die implantierten Verunreinigungen elektrisch aktiviert. Im Anschluss daran wird durch Opferoxidation ein Oxidfilm gebildet, und dann wird der Oxidfilm durch Fluorwasserstoffsäure entfernt, so dass eine Oberflächenwechselschicht auf der vorderen Oberfläche der Driftschicht 2 entfernt wird, um eine saubere Oberfläche zu exponieren. Dann wird ein Siliciumoxidfilm gebildet, und der gebildete Siliciumoxidfilm wird mit einem Muster versehen, um einen Feldoxidfilm zu bilden, der den Bereich mit Ausnahme des aktiven Bereichs des Elements bedeckt, der offen liegt.
  • Wie unter Bezugnahme auf 4 ersichtlich, liegt der Gate-Oxidfilm 7 als Isolierfilm so vor, dass er die vorderen Oberflächen der zwischen den Source-Bereich 5 und die Driftschicht 2 sandwichartig eingefügten Muldenbereiche 3 und 4 bedeckt. Der Gate-Oxidfilm 7 wird beispielsweise durch Wärmeoxidation oder Abscheidung gebildet. Nach der Bildung des Gate-Oxidfilms 7 wird eine Nitridierungsbehandlung durchgeführt. Bei der vorliegenden Ausführungsform wird die Inaktivierung durch die Nitridierungsbehandlung fortgesetzt, bis die Grenzflächenzustandsdichte an der Grenzfläche zwischen dem Gate-Oxidfilm 7 und den Muldenbereichen 3 und 4, in dem Bandspalt, einen durchschnittlichen Wert von 1 × 1012 eV–1 cm–2 oder weniger aufweist.
  • Die Nitridierungsbehandlung sieht eine Wärmebehandlung in einer Atmosphäre von beispielsweise folgendem vor: Eine Sorte von Gas, das aus folgendem ausgewählt ist: einem Stickstoffmonoxid(NO)-Gas, einem Distickstoffoxid(N2O)-Gas, einem Stickstoffdioxid(NO2)-Gas, und einem Ammoniak(NH3)-Gas; einem Gasgemisch, das zwei oder mehr aus den obigen ausgewählte Gase enthält; oder ein Gasgemisch, das ein Inertgas und ein aus den obigen ausgewähltes Gas enthält. Die Wärmebehandlung wird wünschenswerterweise bei Temperaturen zwischen 1150 °C und 1350 °C inklusiv durchgeführt.
  • Danach wird, wie in 4 gezeigt, eine Siliciumschicht (nicht gezeigt) auf dem Gate-Oxidfilm 7 gebildet, und die Siliciumschicht wird dann mit einem Muster versehen, um die Gate-Elektrode 8 zu bilden. Bei der vorliegenden Ausführungsform ist die Siliciumschicht polykristallin oder amorph und wird auf dem Gate-Oxidfilm 7 beispielsweise durch chemische Dampfabscheidung (CVD) abgeschieden. Die Siliciumschicht weist wünschenswerterweise Verunreinigungen auf, um den gleichen Leitfähigkeitstyp zu besitzen.
  • Als Nächstes wird, wie unter Bezugnahme auf 5 ersichtlich, der Zwischenschichtfilm 9 über dem Gate-Oxidfilm 7 und der Gate-Elektrode 8 beispielsweise durch CVD abgeschieden. Danach werden der Zwischenschichtfilm 9 und der Gate-Oxidfilm 7 über dem Source-Bereich 5 und dem Mulden-Kontaktbereich 6 entfernt, um ein Source-Kontaktloch (nicht gezeigt) zu bilden. Das Source-Kontaktloch wird vorzugsweise durch Trockenätzen gebildet.
  • Wie unter Bezugnahme auf 5 ersichtlich, sind der Gate-Oxidfilm 7 und der Zwischenschichtfilm 9 offen zugänglich gestaltet, so dass der Source-Bereich 5 und der Mulden-Kontaktbereich 6 exponiert sind. Dann wird ein Metallfilm 13 beispielsweise durch Sputtern oder Dampfabscheidung gebildet, so dass er mit dem Source-Bereich 5 und dem Mulden-Kontaktbereich 6, die exponiert sind, in Kontakt ist. Der Metallfilm 13 kann aus einem Material hergestellt sein, das in der Lage ist, eine Silicidschicht mit einer geringen Resistivität durch Reaktion mit Siliciumcarbid zu bilden, wie Nickel, Titan, Aluminium, Molybdän, Wolfram, eine Kompositmembran, die die obigen Materialien enthält, oder ein Silicidfilm. Der Metallfilm 13 kann eine Dicke von beispielsweise 1 nm bis 500 nm aufweisen.
  • Nach der Abscheidung des Metallfilms 13 folgt eine erste Wärmebehandlung, die bei einer vorbestimmten Temperatur in einem Inertgas, wie Stickstoff oder Argon, oder im Vakuum durchgeführt wird. Dies bewirkt eine Silicidierungsreaktion zwischen dem Metall des Metallfilms 13 und Siliciumcarbid, das hauptsächlich im Source-Bereich 5 gebildet ist, so dass die Silicidschicht 10 gebildet wird. Dabei wird verhindert, dass eine solche Silicidierungsreaktion zwischen dem Metall des Metallfilms 13 und dem Siliciumoxidfilm, wie dem Zwischenschichtfilm 9, auftritt.
  • Die vorstehend beschriebene Silicidierungsreaktion kann in der ersten Wärmebehandlung mit enthalten sein, die bei Temperaturen zwischen beispielsweise, 600 °C und 1000 °C inklusiv durchgeführt wird, wo das Metall des Metallfilms 13 mit Siliciumcarbid, aber nicht mit dem Siliciumoxidfilm reagiert. Folglich wird die Silicidschicht 10 mit einem geringen Widerstand im größeren Bereich des Source-Bereichs 5 gebildet, so dass der Source-Widerstand der Halbleitereinrichtung 100 und somit der EIN-Widerstand der Halbleitereinrichtung 100 reduziert werden.
  • Dann folgt in der vorliegende Ausführungsform auf die Bildung der Silicidschicht 10 die Entfernung des nicht umgesetzten Metallfilms 13. Sodann wird eine zweite Wärmebehandlung bei Temperaturen durchgeführt, die höher als die der ersten Wärmebehandlung sind, in der die Silicidschicht 10 gebildet worden ist. Dies kann den Widerstand der Silicidschicht 10 weiter reduzieren.
  • Nach der Bildung der Silicidschicht 10 wird ein aus Aluminium (Al) hergestellter Metallfilm (nicht gezeigt) auf der Silicidschicht 10 und dem Zwischenschichtfilm 9 beispielsweise durch Sputtern oder Dampfabscheidung gebildet. Dann wird der gebildete Metallfilm mit einem Muster versehen, um die Source-Elektrode 11 und Gate-Verdrahtung (nicht gezeigt) zu bilden, die im Bereich außerhalb des aktiven Bereichs (nicht gezeigt) mit der Gate-Elektrode 8 elektrisch verbunden ist. Gleichermaßen wird die Drain-Elektrode 12 auf der Rückseite des Halbleitersubstrats 1 gebildet.
  • Die in 1 gezeigte Halbleitereinrichtung 100 kann durch das oben beschriebene Verfahren hergestellt werden.
  • Anschließend beschreibt das Folgende eine Methode zum Einstellen der Temperaturcharakteristiken eines Kanalwiderstands über p-Typ-Verunreinigungskonzentrationen in den vorderen Oberflächen der Muldenbereiche 3 und 4.
  • Die Spannungsfestigkeit der Halbleitereinrichtung 100 hängt von der Dicke der Driftschicht 2 ab. Die Dicke der Driftschicht 2 der Siliciumcarbid-Halbleitereinrichtung kann kleiner gemacht werden als diejenige der Driftschicht 2 der Silicium-Halbleitereinrichtung. Dies reduziert die Widerstandskomponente der Driftschicht 2 und erhöht die Widerstandskomponente des im EIN-Widerstand der Halbleitereinrichtung 100 vorhandenen Kanals.
  • Im Allgemeinen ist die Trägermobilität, die den Kanalwiderstand bestimmt, stark eingeschränkt, und zwar durch die Coulomb-Streuung und die Phononen-Streuung, die durch das ionisierte Dotierungsmittel verursacht wird, die Rauheitsstreuung auf Grund von Unregelmäßigkeiten der Grenzfläche, die Phononen-Streuung an der Grenzfläche und die Coulomb-Streuung auf Grund des Grenzflächenzustands.
  • In den letzten Jahren wurde die Grenzflächenzustandsdichte durch die Verbesserung der Technik der Inaktivierung des Grenzflächenzustands reduziert, und somit erhöht sich die der Phononen-Streuung zuschreibbare Einschränkung in einem MOSFET mit einer extrem kleinen Grenzflächenzustandsdichte.
  • Die Phononen-Streuung intensiviert sich mit zunehmender Temperatur, und somit weist die Trägermobilität in dem Kanal eine negative Temperaturcharakteristik auf. Wenn dies der Fall ist, weist, im Temperaturbereich von Raumtemperatur bis etwa 150 °C, der Kanalwiderstand des Leistungs-MOSFET eine positive Temperaturcharakteristik auf, und andere Widerstände, darunter der Driftwiderstand, weisen ebenfalls eine positive Temperaturcharakteristik auf. Folglich weist der EIN-Widerstand des Leistungs-MOSFET eine positive Temperaturcharakteristik auf.
  • Dabei unterliegt in einem Fall, wo die p-Typ-Verunreinigungskonzentration in der vorderen Oberfläche des Muldenbereichs bis zu einem Punkt zunimmt, die Trägermobilität in dem Kanal einer starken Einschränkung, die der durch ionisierte Verunreinigungen verursachten Coulomb-Streuung zuzuschreiben ist. Die Coulomb-Streuung schwächt sich ab, wenn die Temperatur zunimmt, und somit nimmt die Trägermobilität in dem Kanal mit zunehmender Temperatur zu. In diesem Fall weist der Kanalwiderstand eine negative Temperaturcharakteristik auf, und der EIN-Widerstand des Leistungs-MOSFET kann ebenfalls eine negative Temperaturcharakteristik aufweisen.
  • In einem Fall, wo die Grenzflächenzustandsdichte an der Grenzfläche zwischen dem Muldenbereich und dem Gate-Oxidfilm bis zu einem Punkt zunimmt, unterliegt die Trägermobilität in dem Kanal einer starken Einschränkung, die der Coulomb-Streuung auf Grund des Grenzflächenzustands zuzuschreiben ist. In diesem Fall schwächt sich die Coulomb-Streuung ebenfalls ab, wenn die Umgebungstemperatur zunimmt. Somit schwächt sich mit zunehmender Temperatur die Coulomb-Streuung ab und die Trägermobilität in dem Kanal nimmt zu. Folglich weist der Kanalwiderstand eine negative Temperaturcharakteristik auf und der EIN-Widerstand des Leistungs-MOSFET kann ebenfalls eine negative Temperaturcharakteristik aufweisen.
  • Die Coulomb-Streuung schwächt sich ab, wenn die Temperatur zunimmt, aber die Phononen-Streuung intensiviert sich, wenn die Temperatur zunimmt. Somit ist die Temperaturabhängigkeit von jeder Art von Streuung von derjenigen der anderen Art verschieden, so dass sich die Temperaturcharakteristik der Trägermobilität in dem Kanal bei einer bestimmten Temperatur von positiv nach negativ oder vom negativ nach positiv verschiebt und sich die Temperaturcharakteristik des Kanalwiderstands ebenfalls von positiv nach negativ oder von negativ nach positiv verschiebt.
  • Daher verändern sich die p-Typ-Verunreinigungskonzentration im Muldenbereich und die Grenzflächenzustandsdichte, die die Temperatur einstellen kann, bei der sich die Temperaturcharakteristik des EIN-Widerstands der Halbleitereinrichtung als Ganzes von positiv nach negativ oder von negativ nach positiv verschiebt.
  • Unter der Annahme, dass die Grenzflächenzustandsdichte konstant ist, erhöht sich die p-Typ-Verunreinigungskonzentration in der vorderen Oberfläche des Muldenbereichs in einem gewissen Maße, so dass der Kanalwiderstand eine negative Temperaturcharakteristik innerhalb des bestimmten Temperaturbereichs von Raumtemperatur bis etwa 150 °C aufweist.
  • Wenn der Abfall beim Kanalwiderstand, der mit zunehmender Temperatur innerhalb des bestimmten Temperaturbereichs abnimmt, proportional zu dem Betrag der Zunahme in anderen Widerstandskomponenten ist, darunter der Widerstand in der Driftschicht, wird der EIN-Widerstand der Halbleitereinrichtung als Ganzes im Wesentlichen in dem Temperaturbereich konstant gehalten.
  • Wenn unglücklicherweise die Verunreinigungskonzentration so erhöht ist, dass der Kanalwiderstand in dem breiten Temperaturbereich von Raumtemperatur bis etwa 150 °C, wo die Halbleitereinrichtung normalerweise verwendet wird, stetig abnimmt, nimmt der Kanalwiderstand auf der Niedertemperaturseite signifikant zu.
  • Somit weist bei der vorliegenden Ausführungsform die Halbleitereinrichtung 100 die erste Zelleneinheit 50 mit dem ersten Muldenbereich 3 und die zweite Zelleneinheit 60 mit dem zweiten Muldenbereich 4 auf, wo die beiden Muldenbereiche voneinander verschieden sind.
  • Genauer gesagt, es werden die erste Zelleneinheit 50 und die zweite Zelleneinheit 60 gebildet, wie nachstehend beschrieben. Hinsichtlich der Muldenbereiche 3 und 4 wird eine Nitridierungsbehandlung auf dem Gate-Oxidfilm 7 zur Reduzierung der Grenzflächenzustandsdichte an der Grenzfläche zwischen dem Gate-Oxidfilm 7 und den Muldenbereichen 3 und 4 durchgeführt, und somit weist die Grenzflächenzustandsdichte in dem Bandspalt einen durchschnittlichen Wert von 1 × 1012 eV–1 cm–2 oder weniger auf.
  • Obgleich die Grenzflächenzustandsdichte in dem Bandspalt als Ergebnis der Nitridierungsbehandlung einen durchschnittlichen Wert von 1 × 1012 eV–1 cm–2 oder weniger aufweist, wenn die wirksame Akzeptordichte, die in der Verarmungszone enthalten ist, die aus der Inversion in den Muldenbereichen herrührt, mehr als 3,5 × 1012 cm2 beträgt, weist die Trägermobilität in dem Kanal eine positive Temperaturcharakteristik auf. Wenn die wirksame Akzeptordichte weniger als 3,5 × 1012 cm–2 beträgt, weist die Trägermobilität in dem Kanal eine negative Temperaturcharakteristik auf.
  • Somit wird die p-Typ-Verunreinigungskonzentration in der vorderen Oberfläche des ersten Muldenbereiche 3 so eingestellt, dass sie höher ist als die p-Typ-Verunreinigungskonzentration in der vorderen Oberfläche des zweiten Muldenbereichs 4. Zum Beispiel werden die Verunreinigungskonzentrationen so eingestellt, dass die wirksame Akzeptordichte, die in der von der Inversion herrührenden Verarmungszone enthalten ist, die durch die Anwendung einer Gate-Vorspannung von 15 V ausgelöst wird, bei 7,8 × 1012 cm–2 in der ersten Zelleneinheit 50 und bei 3,0 × 1012 cm–2 in der zweiten Zelleneinheit 60 steht.
  • Insbesondere, wenn bei jedem der Muldenbereiche 3 und 4 die Verunreinigungskonzentration als in der Tiefenrichtung konstant vorhanden ist, beträgt die wirksame Akzeptorkonzentration wünschenswerterweise mehr als oder gleich 1,0 × 1017 cm–3, derart, dass die wirksame Akzeptordichte, die in der aus der Inversion herrührenden Verarmungszone enthalten ist, größer als 3,5 × 1012 cm–2 wird.
  • Stärker bevorzugt ist es besonders erwünscht, dass die p-Typ-Verunreinigungskonzentration in der vorderen Oberfläche des ersten Muldenbereichs 3 so eingestellt wird, dass die wirksame Akzeptorkonzentration über die Tiefe der Verarmungszone, die aus der Inversion herrührt und sich bei Betrieb des MOSFET von der vorderen Oberfläche aus ausdehnt, größer oder gleich 1,0 × 1017 cm–3 und zum Zweifachen der wirksamen Akzeptorkonzentration oder mehr in der vorderen Oberfläche des zweiten Muldenbereichs 4 wird.
  • Dabei ist es aber akzeptabel, dass die wirksame Akzeptorkonzentration in der vorderen Oberfläche des ersten Muldenbereichs 3 weniger als oder gleich 1,0 × 1017 cm–3 in einem Fall beträgt, in dem der Grenzflächenzustand unzureichend aktiviert ist und somit die Grenzflächenzustandsdichte in der vorderen Oberfläche des ersten Muldenbereichs 3 mehr als oder gleich 1 × 1012 eV–1 cm–2 beträgt.
  • 6 zeigt die Temperaturcharakteristiken des EIN-Widerstands der Halbleitereinrichtung 100 gemäß der vorliegenden Ausführungsform. Wie unter Bezugnahme auf 6 ersichtlich, gibt die vertikale Achse die EIN-Resistivität an, die horizontale Achse gibt die Temperatur an, der Graph, der durch ☐ gezeigt ist, gibt die EIN-Resistivität der ersten Zelleneinheit 50 an, der Graph, der durch Δ gezeigt ist, gibt die EIN-Resistivität der zweiten Zelleneinheit 60 an, und der Graph, der durch • gezeigt ist, gibt die EIN-Resistivität der Halbleitereinrichtung 100 als Ganzes an.
  • 7 ist eine Teilquerschnittansicht von Strompfaden der Halbleitereinrichtung 100 gemäß der vorliegenden Ausführungsform. Die EIN-Resistivität der ersten Zelleneinheit 50 ist die Resistivität in dem Strompfad, der zwischen dem Source-Elektrode 11 und der Drain-Elektrode 12 mit dem dazwischen angeordneten Kanal des ersten Muldenbereichs 3 gebildet ist, und die EIN-Resistivität der zweiten Zelleneinheit 60 ist die Resistivität in dem Strompfad, der zwischen dem Source-Elektrode 11 und der Drain-Elektrode 12 mit dem dazwischen angeordneten Kanal des zweiten Muldenbereichs 4 gebildet ist.
  • Wie unter Bezugnahme auf 6 ersichtlich, ist die p-Typ-Verunreinigungskonzentration im ersten Muldenbereich 3 der ersten Zelleneinheit 50 etwas erhöht und liefert eine negative Temperaturcharakteristik und verursacht eine Zunahme beim Kanalwiderstand im ersten Muldenbereich 3. Folglich übersteigt in der ersten Zelleneinheit 5 der Betrag der Abnahme beim Kanalwiderstand in Verbindung mit einer erhöhten Temperatur den Betrag der Zunahme in anderen Widerständen mit einer positiven Temperaturcharakteristik in Verbindung mit einer erhöhten Temperatur, so dass der EIN-Widerstand der ersten Zelleneinheit 50 als Ganzes eine negative Temperaturcharakteristik, wie in 6 gezeigt, aufweist.
  • Wie unter Bezugnahme auf 6 ersichtlich, wird die Verunreinigungskonzentration des zweiten Muldenbereichs 4 so eingestellt, dass sie in der zweiten Zelleneinheit 60 relativ gering ist, und somit weist der Kanalwiderstand im zweiten Muldenbereich 4 eine positive Temperaturcharakteristik in dem Temperaturbereich von Raumtemperatur bis etwa 150 °C auf. Die Widerstandskomponenten, die anders sind als der Kanalwiderstand, weisen eine positive Temperaturcharakteristik auf, und somit weist der EIN-Widerstand der zweiten Zelleneinheit 60 eine positive Temperaturcharakteristik auf, wie in 6 gezeigt.
  • Die erste Zelleneinheit 50 mit der negativen Temperaturcharakteristik und die zweite Zelleneinheit 60 mit der positiven Temperaturcharakteristik werden jeweils im Voraus hergestellt, und die Temperaturcharakteristik von jeder Zelleneinheit, wie diejenige, die in 6 gezeigt ist, wird gemessen. Dann wird das Anteilsverhältnis zwischen den ersten Zelleneinheiten 50 und den zweiten Zelleneinheiten 60 auf der Grundlage der gemessenen Temperaturcharakteristiken so eingestellt, dass der Widerstandswert der Halbleitereinrichtung 100 als Ganzes eine konstante Temperaturcharakteristik aufweist.
  • Bei der vorliegenden Ausführungsform wird die Halbleitereinrichtung 100 so hergestellt, dass sie die ersten Zelleneinheiten 50 und die zweiten Zelleneinheiten 60 in einem Anteilsverhältnis von 1:4 mit den in 6 gezeigten Temperaturcharakteristiken enthält. Folglich weist, wie in 7 gezeigt, die Halbleitereinrichtung 100 als Ganzes zwei Arten von darin vorhandenen Strompfaden auf, die jeweils durch die entsprechende eine der ersten Zelleneinheit 50 und der zweiten Zelleneinheit 60 hindurchlaufen. Dies beseitigt oder mindert Schwankungen bei Temperaturänderungen in der EIN-Resistivität der Halbleitereinrichtung 100 als Ganzes.
  • Bei der vorstehend beschriebenen Konfiguration sind die erste Zelleneinheit 50, bei der der Kanalwiderstand eine negative Temperaturcharakteristik aufweist, und die zweite Zelleneinheit 60, bei der der Kanalwiderstand eine positive Temperaturcharakteristik aufweist, vorhanden und das Anteilsverhältnis zwischen ihnen ist so eingestellt, dass der Widerstandswert der Halbleitereinrichtung 100 als Ganzes eine konstante Temperaturcharakteristik aufweist.
  • Dies beseitigt oder mindert Schwankungen bei Temperaturänderungen im EIN-Widerstand der Halbleitereinrichtung 100 als Ganzes im Temperaturbereich von Raumtemperatur bis etwa 150 °C. Wenn die Halbleitereinrichtung ohne die darauf angewendete vorliegende Erfindung beispielsweise nur die zweiten Zelleneinheiten 60 aufweist, wird der EIN-Widerstand um 200 °C etwa 1,5 Mal so hoch wie der EIN-Widerstand bei Raumtemperatur. Bei der vorliegenden Ausführungsform wird bestätigt, dass, wie in 6 gezeigt, die Änderungen in dem Halbleitereinrichtung 100 als Ganzes im Temperaturbereich von Raumtemperatur bis um 200 °C auf 4 % oder weniger reduziert sind und der EIN-Widerstand im Wesentlichen konstant ist.
  • Die erste Zelleneinheit 50, in der der erste Muldenbereich 3 eine relativ hohe p-Typ-Verunreinigungskonzentration und der Kanalwiderstand demgemäß eine negative Temperaturcharakteristik aufweist, weist den erhöhten EIN-Widerstand in einem Niedertemperaturbereich etwa um Raumtemperatur auf Grund der erhöhten p-Typ-Verunreinigungskonzentration auf.
  • In der Halbleitereinrichtung 100, die die erste Zelleneinheit 50 und die zweite Zelleneinheit 60 aufweist, fließt eine größere Menge an Strom in Richtung der zweiten Zelleneinheit 60 mit einem geringeren Widerstand im Niedertemperaturbereich etwa um Raumtemperatur. Dies beseitigt oder mindert eine Zunahme im EIN-Widerstand der Halbleitereinrichtung 100 als Ganzes im Niedertemperaturbereich etwa um Raumtemperatur.
  • Die erste Zelleneinheit 50 und die zweite Zelleneinheit 60 weisen verschiedene EIN-Resistivitäten auf, die für verschiedene Zelleneinheiten zu verschiedenen Wärmewerten führen. Die Konzentration von identischen Zelleneinheiten kann in einigen Bereichen eine ungleichmäßige Wärmeverteilung in der Halbleitereinrichtung als Ganzes hervorrufen, was zu einer lokalen Zunahme in der Wärmemenge führt.
  • Bei der vorliegenden Ausführungsform sind dabei, wie in 3 gezeigt, die ersten Zelleneinheiten 50 und die zweiten Zelleneinheiten 60 gemäß dem Anteilsverhältnis zwischen ihnen abwechselnd angeordnet. Dies verteilt die Wärmemenge, die in der ersten Zelleneinheit 50 erzeugt worden ist, und die Wärmemenge, die in der zweiten Zelleneinheit 60 erzeugt worden ist, gleichmäßig über die Halbleitereinrichtung 100 und beseitigt oder mindert dadurch die lokale Zunahme der Wärmemenge.
  • Bei der vorliegenden Ausführungsform werden die beiden Arten von Muldenbereichen, und zwar der erste Muldenbereich 3 und der zweite Muldenbereich 4, verwendet, um den EIN-Widerstand konstantzuhalten. Ferner können ein dritter Muldenbereich und ein vierter Muldenbereich, deren Kanalresistivitäten verschiedene Temperaturcharakteristiken aufweisen, hinzugefügt werden, um die Temperaturcharakteristik der EIN-Resistivität der Halbleitereinrichtung als Ganzes exakter einzustellen. Dies kann EIN-Resistivitätsschwankungen im Zusammenhang mit Temperaturänderungen weiter vermindern.
  • Ausführungsform 2
  • Wie vorstehend beschrieben, wird bei der Ausführungsform 1 die Verunreinigungskonzentration im Muldenbereich eingestellt, um die Temperaturcharakteristik einer jeden Zelleneinheit zu ändern. Die vorliegende Erfindung sollte nicht auf das Obige beschränkt sein. Als Ausführungsform 2 beschreibt im Folgenden eine Halbleitereinrichtung, bei der die Grenzflächenzustandsdichte an der Grenzfläche zwischen Muldenbereich und Gate-Oxidfilm eingestellt wird, um die Temperaturcharakteristik einer jeden Zelleneinheit zu ändern.
  • Das Folgende beschreibt eine von der Ausführungsform 1 der vorliegenden Erfindung verschiedene Ausgestaltung, mit anderen Worten, die Einstellung der Grenzflächenzustandsdichte, die auf eine Änderung der Temperaturcharakteristik einer jeden Zelleneinheit ausgerichtet ist, und eine wiederholende Beschreibung derselben oder die entsprechende Ausgestaltung werden weggelassen.
  • Bei der Ausführungsform 1 weisen der erste und der zweite Muldenbereich 3 und 4 verschiedene p-Typ-Verunreinigungskonzentrationen auf, so dass der Kanalwiderstand verschiedene Temperaturcharakteristiken aufweist, und zwar positive und negative, in verschiedenen Zelleneinheiten. Alternativ weisen in dem Halbleitereinrichtung gemäß der Ausführungsform 2 die Grenzfläche zwischen dem ersten Muldenbereich 3 und dem Gate-Oxidfilm 7 und die Grenzfläche zwischen dem zweiten Muldenbereich 4 und dem Gate-Oxidfilm 7 verschiedene Grenzflächenzustandsdichten auf, so dass der Kanalwiderstand verschiedene Temperaturcharakteristiken, und zwar positive und negative, in verschiedenen Zelleneinheiten aufweist.
  • Insbesondere werden, wie in 8 gezeigt, Elektronenstrahlen nur in die vordere Oberfläche des ersten Muldenbereichs 3 unmittelbar vor dem Verfahren zum Bilden des Gate-Oxidfilms 7 bei der Methode zur Herstellung der Halbleitereinrichtung injiziert. Dies erhöht die Grenzflächenzustandsdichte an der Grenzfläche zwischen dem ersten Muldenbereich 3 der ersten Zelleneinheit 50 und dem Gate-Oxidfilm 7. Dabei werden die Elektronenstrahlen nicht in die vordere Oberfläche des zweiten Muldenbereichs 4 injiziert, und somit ist die Grenzflächenzustandsdichte in der zweiten Zelleneinheit 60 auf Grund der Nitridierungsbehandlung reduziert, die auf dem Gate-Oxidfilm 7 durchgeführt wird, was dazu führt, dass die Grenzflächenzustandsdichte kleiner ist als die des ersten Muldenbereichs 3, in den die Elektronenstrahlen injiziert worden sind.
  • Der durchschnittliche Wert der Grenzflächenzustandsdichte kann auf der Grundlage der Flachbandspannung oder der Schwellenspannung der Halbleitereinrichtung berechnet werden. Bei der vorliegenden Ausführungsform weist die erste Zelleneinheit 50 eine Grenzflächenzustandsdichte von 2,6 × 1012 eV–1 cm–2 auf, und die zweite Zelleneinheit 60 weist eine Grenzflächenzustandsdichte von 8,3 × 1011 eV–1 cm–2 auf.
  • Die Grenzflächenzustandsdichte kann durch Methoden, die anders sind als die vorstehend beschriebene Injektion von Elektronenstrahlen erhöht werden. Die gleichen Wirkungen können durch Implantation von Ionen eines beliebigen chemischen Elements erzeugt werden, die in halbleitenden Kristallen nach der Implantation nicht elektrisch aktiviert sind.
  • Die Elektronenstrahlinjektion oder die Ionenimplantation bei dem obigen Verfahren kann nach der Hochtemperatur-Wärmebehandlung durchgeführt werden, die darauf ausgerichtet ist, das Dotierungsmittel elektrisch zu aktivieren, das in den ersten und zweiten Muldenbereich 3 und 4, den Source-Bereich 5, den Mulden-Kontaktbereich 6 und den Terminationsbereich implantiert ist, so dass die Grenzflächenzustandsdichte wirksamer erhöht werden kann.
  • Bei der vorliegenden Ausführungsform ist die Verunreinigungskonzentration im zweiten Muldenbereich 4 so eingestellt, dass sie höher ist als die p-Typ-Verunreinigungskonzentration im ersten Muldenbereich 3. Zum Beispiel sind die Verunreinigungskonzentrationen im ersten Muldenbereich 3 und im zweiten Muldenbereich 4 so eingestellt, dass die wirksame Akzeptordichte, die in der Verarmungszone gebildet ist, die von der Inversion beim Anlegen einer Gate-Vorspannung von 15 V herrührt, bei 1,5 × 1012 cm–2 im ersten Muldenbereich 3 liegt und bei 3,0 × 1012 cm–2 im zweiten Muldenbereich 4 liegt.
  • In der Halbleitereinrichtung gemäß der vorliegenden Ausführungsform, die dem oben beschriebenen Verfahren unterzogen worden ist, weist der Kanalwiderstand der ersten Zelleneinheit 50, darunter der erste Muldenbereich 3, in den die Elektronenstrahlen injiziert worden sind, als Ergebnis einer Zunahme in der Grenzflächenzustandsdichte eine negative Temperaturcharakteristik auf, und somit weist der EIN-Widerstand der ersten Zelleneinheit 50 als Ganzes ebenfalls eine negative Temperaturcharakteristik auf.
  • Damit nimmt in der zweiten Zelleneinheit 60, darunter der zweite Muldenbereich 4 ohne in ihn injizierte Elektronenstrahlen, die Grenzflächenzustandsdichte nicht zu, so dass der Kanalwiderstand eine positive Temperaturcharakteristik aufweist und somit der EIN-Widerstand der zweiten Zelleneinheit 60 als Ganzes ebenfalls eine positive Temperaturcharakteristik aufweist.
  • 9 zeigt die Temperaturcharakteristiken des EIN-Widerstands der Halbleitereinrichtung gemäß der vorliegenden Ausführungsform. Wie unter Bezugnahme auf 9 ersichtlich, gibt die vertikale Achse die EIN-Resistivität an, die horizontale Achse gibt die Temperatur an, der Graph, der durch ☐ gezeigt ist, gibt die EIN-Resistivität der ersten Zelleneinheit 50 an, der Graph, der durch Δ gezeigt ist, gibt die EIN-Resistivität der zweiten Zelleneinheit 60 an, und der Graph, der durch • gezeigt ist, gibt die EIN-Resistivität der Halbleitereinrichtung als Ganzes an.
  • Wie unter Bezugnahme auf 9 ersichtlich, weist der EIN-Widerstand der ersten Zelleneinheit 50 eine negative Temperaturcharakteristik als Ergebnis einer Zunahme in der Grenzflächenzustandsdichte auf, und der EIN-Widerstand der zweiten Zelleneinheit 60 weist eine positive Temperaturcharakteristik auf. Das Anteilsverhältnis zwischen den ersten Zelleneinheiten 50 und zweiten Zelleneinheiten 60 wird auf der Grundlage der Temperaturcharakteristiken des EIN-Widerstands der ersten Zelleneinheit 50 und des EIN-Widerstands der zweiten Zelleneinheit 60 eingestellt.
  • Bei der Ausführungsform 2 ist die Halbleitereinrichtung so hergestellt, dass sie die ersten Zelleneinheiten 50 und die zweiten Zelleneinheiten 60 in einen Anteilsverhältnis von 1:4 aufweist. Dies beseitigt oder mindert, wie in 9 gezeigt, Schwankungen des EIN-Widerstands der Halbleitereinrichtung als Ganzes im Temperaturbereich von Raumtemperatur bis 150 °C.
  • Die erste Zelleneinheit 50, in der die Grenzflächenzustandsdichte relativ hoch ist und der Kanalwiderstand demgemäß eine negative Temperaturcharakteristik aufweist, weist den erhöhten EIN-Widerstand in einem Niedertemperaturbereich etwa um Raumtemperatur auf Grund der erhöhten Grenzflächenzustandsdichte auf.
  • In der Halbleitereinrichtung gemäß der vorliegenden Ausführungsform, die die erste Zelleneinheit 50 und zweite Zelleneinheit 60 aufweist, fließt eine größere Strommenge in Richtung der zweiten Zelleneinheit 60 mit einem geringeren Widerstand im Niedertemperaturbereich etwa um Raumtemperatur. Dies beseitigt oder mindert eine Zunahme im EIN-Widerstand der Halbleitereinrichtung 100 als Ganzes im Niedertemperaturbereich etwa um Raumtemperatur.
  • Bei der vorliegenden Ausführungsform weisen die erste Zelleneinheit 50 und die zweite Zelleneinheit 60 verschiedene Werte der p-Typ-Verunreinigungs-konzentration und verschiedene Werte der Grenzflächenzustandsdichte auf, was zu verschiedenen Temperaturcharakteristiken, und zwar positiven und negativen, führt. Alternativ kann nur die Grenzflächenzustandsdichte als Indikator verwendet werden, was zu verschiedenen Temperaturcharakteristiken, und zwar positiven und negativen, führt.
  • In diesem Fall verschiebt sich die Temperaturcharakteristik des Kanalwiderstands bei einer Grenzflächenzustandsdichte von 1 × 1012 eV–1 cm–2 von positiv nach negativ oder von negativ nach positiv. Somit weist, so lange die Grenzflächenzustandsdichte größer als oder gleich 1 × 1012 eV–1 cm–2 ist, der Kanalwiderstand eine negative Temperaturcharakteristik auch dann auf, wenn die vordere Oberfläche des Muldenbereichs ein geringere wirksame Akzeptordichte oder eine geringere wirksame Akzeptorkonzentration aufweist.
  • Obwohl die Beschreibung der Ausführungsformen 1 und 2 unter der Annahme erfolgt ist, dass die Halbleitereinrichtung ein Planar-Gate-MOSFET ist, so ist die vorliegende Erfindung nicht auf einen Planar-Gate-MOSFET beschränkt. Alternativ kann die Halbleitereinrichtung ein Trench-Gate-MOSFET sein. 10 ist eine Querschnittansicht einer Konfiguration der Halbleitereinrichtung gemäß der vorliegenden Erfindung, und zwar ein Trench-Gate-MOSFET. Der Trench-Gate-MOSFET, in dem die Kanaldichte pro Flächeneinheit unschwer erhöht werden kann und der Sperrschicht-Feldeffekttransistor-Widerstand beseitigt ist, ist bei der Reduzierung des EIN-Widerstands wirksam.
  • 11 ist eine Draufsicht des Trench-Gate-MOSFET vor der Bildung des Gate-Oxidfilms 7. Die vorliegende Erfindung ist auf den Trench-Gate-MOSFET anwendbar, in dem der erste Muldenbereich 3 und der zweite Muldenbereich 4 in jeder Zelleneinheit vorliegen, um die Verunreinigungskonzentrationen einzustellen.
  • Die vorliegende Erfindung kann angewendet werden, um Gate-Transistorelemente, wie MOSFETs und IGBTs, die einen Gate-Isolierfilm aufweisen, zu isolieren. Die isolierten Gate-Transistoren, auf die die vorliegende Erfindung angewendet werden kann, weisen Folgendes auf: ein laterales Halbleiterelement, bei dem die Source-Elektrode, die Gate-Elektrode, und die Drain-Elektrode auf derselben Hauptfläche davon vorliegen, und ein vertikales Halbleiterelement, bei dem die Source-Elektrode und die Gate-Elektrode darauf gegenüber von der Drain-Elektrode mit dazwischenliegendem Substrat vorliegen.
  • In bipolaren Transistorelementen, wie IGBTs, kann der EIN-Widerstand eine negative Temperaturcharakteristik aufweisen. Wenn dies der Fall ist, nimmt der EIN-Widerstand des Elements mit zunehmender Elementtemperatur ab. Wenn das Element verwendet wird, während Strom durch die konstante Spannungsquelle zugeführt wird, nimmt der EIN-Widerstand mit zunehmender Elementtemperatur ab, was zu der erhöhten Menge an Stromfluss führt.
  • Dies erzeugt eine positive Rückkopplung; die erhöhte Strommenge erzeugt Wärme und die erzeugte Wärme verursacht eine weitere Erzeugung von Wärme. Folglich beeinträchtigt eine Konzentration von Strompfaden in einem Chip oder zwischen Chips die Temperatursteuerung, was gegebenenfalls zu einem thermischen Durchgehen führt.
  • In einem solchen bipolaren Transistorelement kann das Einstellen der Verunreinigungskonzentration im Muldenbereich oder der Grenzflächenzustandsdichte die Temperaturcharakteristik eines Kanalwiderstands ändern. Das Element mit Anwendung der vorliegenden Erfindung darauf weist eine Zelleneinheit mit der positiven Temperaturcharakteristik und eine Zelleneinheit mit der negativen Temperaturcharakteristik auf, und beseitigt oder mindert somit Schwankungen bei Temperaturänderungen von dem EIN-Widerstand der Halbleitereinrichtung als Ganzes.
  • Wenn somit das Element verwendet wird, während Strom durch die konstante Spannungsquelle zugeführt wird, werden EIN-Widerstandsschwankungen mit Temperaturänderungen beseitigt oder gemindert, was eine Zunahme in der Strommenge beseitigt oder mindert. Dies erzeugt die positive Rückkopplung mit geringerer Wahrscheinlichkeit, was die Möglichkeit des thermischen Durchgehens beseitigt oder mindert.
  • Die Ausführungsformen der vorliegenden Erfindung können beliebig kombiniert werden, oder jedem Ausführungsform kann im Rahmen der Erfindung entsprechend variiert oder weggelassen werden.
  • Ausführungsform 3
  • Bei den Ausführungsformen 1 und 2 ist eine Vielzahl von Arten von Muldenbereichen derart ausgebildet, dass der Kanalwiderstand in verschiedenen Zelleneinheiten verschiedene Temperaturcharakteristiken aufweist. Bei der vorliegenden Ausführungsform ist der Muldenbereich derart gestaltet, dass von den Kanälen auf einer Vielzahl von Seiten jeder einzelnen Zelleneinheit mit einer Vieleck-Form die Kanäle auf einigen Seiten einen Kanalwiderstandswert miteiner positiven Temperaturcharakteristik aufweisen, und die Kanäle auf den anderen Seiten einen Kanalwiderstand mit einer negativen Temperaturcharakteristik aufweisen. Dies schwächt die Temperaturabhängigkeit des EIN-Widerstands in jeder einzelnen Zelleneinheit ab.
  • Das Folgende beschreibt die von der Ausführungsform 1 der vorliegenden Erfindung verschiedene Ausgestaltung, mit anderen Worten, die Einstellung der Dotierungsmittelkonzentrationen, die auf die Änderung der Temperaturcharakteristiken von Kanälen auf einer Vielzahl von Seiten von jeder Zelleneinheit ausgerichtet ist, und die Beschreibung derselben oder der entsprechenden Ausgestaltung werden weggelassen.
  • Es wird eine Konfiguration der Halbleitereinrichtung gemäß der vorliegenden Ausführungsform beschrieben. 12 und 13 sind Draufsichten der Halbleitereinrichtung gemäß der Ausführungsform 3.
  • Bei der Ausführungsform 1 weisen die erste Zelleneinheit 50 und die zweite Zelleneinheit 60 jeweils den entsprechenden von verschiedenen Muldenbereichen auf, und zwar den ersten Muldenbereich 3 und den zweiten Muldenbereich 4, und der erste Muldenbereich 3 und der zweite Muldenbereich 4 weisen verschiedene p-Typ-Verunreinigungskonzentrationen auf, so dass der Kanalwiderstandswert verschiedene Temperaturcharakteristiken, und zwar positive und negative, in verschiedenen Zelleneinheiten aufweist.
  • Bei der vorliegenden Ausführungsform sind sowohl der erste Muldenbereich 3 als auch der zweite Muldenbereich 4 in jeder einzelnen Zelleneinheit vorhanden, und der erste Muldenbereich 3 und der zweite Muldenbereich 4 weisen verschiedene p-Typ-Verunreinigungskonzentrationen auf, so dass der Kanalwiderstandswert verschiedene Temperaturcharakteristiken, und zwar positive und negative, in verschiedenen Kanälen aufweist, die auf einer Vielzahl von Seiten von jeder einzelnen Zelleneinheit vorhanden sind.
  • Zum Beispiel weisen, wie unter Bezugnahme auf 12 ersichtlich, von den vier Seiten der Zelleneinheit zwei Seiten, die einander zugewandt sind, die darauf vorhandenen ersten Muldenbereiche 3 auf, und die anderen Seiten, die einander zugewandt sind, weisen die darauf vorhandenen zweiten Muldenbereiche 4 auf. In einem anderen Beispiel, dienen, wie in 13 gezeigt, von vier Seiten der Zelleneinheit drei Seiten als erste Muldenbereiche 3 und die restliche Seite dient als zweiter Muldenbereich 4.
  • Wie unter Bezug auf 12 und 13 ersichtlich, weisen die Zelleneinheiten eine viereckige Zellenform auf, die aber nicht darauf beschränkt ist. Alternativ können die Zelleneinheiten eine polygonale Zellenform aufweisen, die anders ist als die rechteckige Form.
  • Das Folgende beschreibt eine Methode zur Herstellung der Halbleitereinrichtung gemäß der vorliegenden Ausführungsform. Bei der vorliegenden Ausführungsform werden, nach der Bildung des ersten Muldenbereichs 3, p-Typ-Verunreinigungen zusätzlich in den Bereich implantiert, in dem der zweite Muldenbereich 4 gebildet werden soll.
  • Folglich weist der Kanalwiderstandswert eine positive Temperaturcharakteristik im ersten Muldenbereich 3 und eine negative Temperaturcharakteristik im zweiten Muldenbereich 4 auf. Somit wird die Temperaturabhängigkeit des Widerstandswerts in jeder einzelnen Zelleneinheit abgeschwächt, anstatt über eine Vielzahl von Zelleneinheiten abgeschwächt zu werden.
  • Die Ausführungsformen der vorliegenden Erfindung können beliebig kombiniert werden, oder jede Ausführungsform kann innerhalb des Umfangs der Erfindung entsprechend variiert oder weggelassen werden.
  • Bezugszeichenliste
    • 1
    Halbleitersubstrat
    2
    Driftschicht
    3
    erster Muldenbereich
    4
    zweiter Muldenbereich
    5
    Source-Bereich
    6
    Mulden-Kontaktbereich
    7
    Gate-Oxidfilm
    8
    Gate-Elektrode
    9
    Zwischenschichtfilm
    10
    Silicidschicht
    11
    Source-Elektrode (ersten Elektrode)
    12
    Drain-Elektrode (zweite Elektrode)
    13
    Metallfilm
    20
    erster Kanalbereich
    21
    zweiter Kanalbereich
    50
    erste Zelleneinheit
    60
    zweite Zelleneinheit
    100
    Halbleitereinrichtung.

Claims (13)

  1. Halbleitereinrichtung, die Folgendes aufweist: ein Halbleitersubstrat; eine Driftschicht eines ersten Leitfähigkeitstyps, die auf einer vorderen Oberfläche des Halbleitersubstrats gebildet ist; einen ersten Muldenbereich eines zweiten Leitfähigkeitstyps, der auf einer vorderen Oberflächenseite der Driftschicht gebildet ist; einen zweiten Muldenbereich des zweiten Leitfähigkeitstyps, der auf der vorderen Oberflächenseite der Driftschicht gebildet ist; eine Vielzahl von Source-Bereichen des ersten Leitfähigkeitstyps, die in dem ersten Muldenbereich und dem zweiten Muldenbereich auf der vorderen Oberflächenseite der Driftschicht vorliegen; eine erste Elektrode, die auf einer vorderen Oberfläche der Driftschicht gebildet ist, wobei die erste Elektrode mit dem Source-Bereich in Kontakt ist. eine zweite Elektrode, die auf einer Rückseite des Halbleitersubstrats gebildet ist; und ein Gate-Struktur, die einen Kanal in dem ersten Muldenbereich und einen Kanal in dem zweiten Muldenbereich bildet, wobei ein Kanalwiderstandswert des in dem ersten Muldenbereich gebildeten Kanals eine solche Temperaturcharakteristik aufweist, dass der Kanalwiderstandswert mit zunehmender Temperatur abnimmt, und ein Kanalwiderstandswert des in dem zweiten Muldenbereich gebildeten Kanals eine solche Temperaturcharakteristik aufweist, der Kanalwiderstandswert mit zunehmender Temperatur zunimmt.
  2. Halbleitereinrichtung, die Folgendes aufweist: ein Halbleitersubstrat; eine Driftschicht eines ersten Leitfähigkeitstyps, die auf einer vorderen Oberfläche des Halbleitersubstrats gebildet ist; einen ersten Muldenbereich eines zweiten Leitfähigkeitstyps, der auf einer vorderen Oberflächenseite der Driftschicht gebildet ist; einen zweiten Muldenbereich des zweiten Leitfähigkeitstyps, der auf der vorderen Oberflächenseite der Driftschicht gebildet ist; eine Vielzahl von Source-Bereichen des ersten Leitfähigkeitstyps, die in dem ersten Muldenbereich und dem zweiten Muldenbereich auf der vorderen Oberflächenseite der Driftschicht gebildet sind; eine erste Elektrode, die auf einer vorderen Oberfläche der Driftschicht gebildet ist, wobei die erste Elektrode mit dem Source-Bereich in Kontakt ist. eine zweite Elektrode, die auf einer Rückseite des Halbleitersubstrats gebildet ist; und ein Gate-Struktur, die einen Kanal in dem ersten Muldenbereich und einen Kanal in dem zweiten Muldenbereich bildet, wobei ein Widerstandswert eines zwischen der ersten Elektrode und der zweiten Elektrode mit dem Kanal des dazwischen liegenden ersten Muldenbereichs gebildeten Strompfads eine solche Temperaturcharakteristik aufweist, dass der Widerstandswert mit zunehmender Temperatur abnimmt, und ein Widerstandswert eines zwischen der ersten Elektrode und der zweiten Elektrode mit dem Kanal des dazwischen liegenden zweiten Muldenbereichs gebildeten Strompfads eine solche Temperaturcharakteristik aufweist, dass der Widerstandswert mit zunehmender Temperatur zunimmt.
  3. Halbleitereinrichtung nach Anspruch 1 oder 2, wobei der erste Muldenbereich und der zweite Muldenbereich in derselben Zelle gebildet sind.
  4. Halbleitereinrichtung nach einem der Ansprüche 1 bis 3, wobei die Verunreinigungskonzentration des zweiten Leitfähigkeitstyps in dem ersten Muldenbereich höher ist als die Verunreinigungskonzentration des zweiten Leitfähigkeitstyps in dem zweiten Muldenbereich.
  5. Halbleitereinrichtung nach Anspruch 4, wobei der erste Leitfähigkeitstyp der n-Typ ist, der zweite Leitfähigkeitstyp der p-Typ ist, wobei die Gate-Struktur Folgendes aufweist: einen Gate-Oxidfilm, der so gebildet ist, dass er mit der Driftschicht und dem ersten Muldenbereich oder dem zweiten Muldenbereich in Kontakt steht; und ein auf dem Gate-Oxidfilm gebildetes Gate-Metall, sowohl eine Grenzflächenzustandsdichte an einer Grenzfläche zwischen dem ersten Muldenbereich und dem Gate-Oxidfilm als auch eine Grenzflächenzustandsdichte an einer Grenzfläche zwischen dem zweiten Muldenbereich und dem Gate-Oxidfilm kleiner als oder gleich 1 × 1012 eV–1 cm–2 sind, ein verarmter Bereich, in dem die Leitfähigkeit bei der Bildung des Kanals des ersten Muldenbereichs umgekehrt wird, eine wirksame Akzeptordichte von 3,5 × 1012 cm–2 oder mehr aufweist, und ein verarmter Bereich, in dem die Leitfähigkeit bei der Bildung des Kanals des zweiten Muldenbereichs umgekehrt wird, eine wirksame Akzeptordichte von 3,5 × 1012 cm–2 oder weniger aufweist.
  6. Halbleitereinrichtung nach Anspruch 4, wobei der erste Leitfähigkeitstyp der n-Typ ist, der zweite Leitfähigkeitstyp der p-Typ ist, wobei die Gate-Struktur Folgendes aufweist: einen Gate-Oxidfilm, der so gebildet ist, dass er mit der Driftschicht und dem ersten Muldenbereich oder dem zweiten Muldenbereich in Kontakt steht; und ein auf dem Gate-Oxidfilm gebildetes Gate-Metall, sowohl eine Grenzflächenzustandsdichte an einer Grenzfläche zwischen dem ersten Muldenbereich und dem Gate-Oxidfilm als auch eine Grenzflächenzustandsdichte an einer Grenzfläche zwischen dem zweiten Muldenbereich und dem Gate-Oxidfilm kleiner als oder gleich 1 × 1012 eV–1 cm–2 sind, ein verarmter Bereich, in dem die Leitfähigkeit bei der Bildung des Kanals des ersten Muldenbereichs umgekehrt wird, eine wirksame Akzeptorkonzentration von 1,0 × 1017 cm–3 oder mehr aufweist, und ein verarmter Bereich, in dem eine Leitfähigkeit bei der Bildung des Kanals des zweiten Muldenbereichs umgekehrt wird, eine wirksame Akzeptorkonzentration von 1,0 × 1017 cm–3 oder weniger aufweist.
  7. Halbleitereinrichtung nach einem der Ansprüche 1 bis 3, wobei die Gate-Struktur Folgendes aufweist: einen Gate-Oxidfilm, der so gebildet ist, dass er mit der Driftschicht und dem ersten Muldenbereich oder dem zweiten Muldenbereich in Kontakt steht; und ein auf dem Gate-Oxidfilm gebildetes Gate-Metall, und eine Grenzflächenzustandsdichte an einer Grenzfläche zwischen dem Gate-Oxidfilm und dem ersten Muldenbereich, die größer ist als eine Grenzflächenzustandsdichte an einer Grenzfläche zwischen dem Gate-Oxidfilm und dem zweiten Muldenbereich.
  8. Halbleitereinrichtung nach Anspruch 7, wobei die Grenzflächenzustandsdichte an der Grenzfläche zwischen dem ersten Muldenbereich und dem Gate-Oxidfilm größer als oder gleich 1 × 1012 eV–1 cm–2 ist, und die Grenzflächenzustandsdichte an der Grenzfläche zwischen dem zweiten Muldenbereich und dem Gate-Oxidfilm kleiner als oder gleich 1 × 1012 eV–1 cm–2 ist.
  9. Halbleitereinrichtung nach einem der Ansprüche 1 bis 8, die eine Vielzahl der ersten Muldenbereiche und eine Vielzahl der zweiten Muldenbereiche aufweist, wobei die Vielzahl von ersten Muldenbereichen und die Vielzahl von zweiten Muldenbereichen abwechselnd gemäß einem Anteilsverhältnis zwischen der Vielzahl von ersten Muldenbereichen und der Vielzahl von zweiten Muldenbereichen angeordnet sind.
  10. Halbleitereinrichtung nach Anspruch 9, wobei das Anteilsverhältnis zwischen der Vielzahl von ersten Muldenbereichen und der Vielzahl von zweiten Muldenbereichen so eingestellt ist, dass ein Widerstandswert konstant ist, während ein Strom zwischen der ersten Elektrode und der zweiten Elektrode fließt.
  11. Halbleitereinrichtung nach einem der Ansprüche 1 bis 10, wobei das Halbleitersubstrat ein Siliciumcarbidsubstrat ist.
  12. Halbleitereinrichtung nach einem der Ansprüche 1 bis 11, wobei das Halbleitersubstrat den ersten Leitfähigkeitstyp aufweist.
  13. Halbleitereinrichtung nach einem der Ansprüche 1 bis 12, die einen dritten Muldenbereich des zweiten Leitfähigkeitstyps aufweist, der in der vorderen Oberfläche der Driftschicht gebildet ist, wobei die Gate-Struktur einen Kanal in dem dritten Muldenbereich bildet, und ein Kanalwiderstandswert des in dem dritten Muldenbereich gebildeten Kanals eine solche Temperaturcharakteristik aufweist, dass der Kanalwiderstandswert mit zunehmender Temperatur zunimmt, oder eine solche Temperaturcharakteristik aufweist, dass der Kanalwiderstandswert mit zunehmender Temperatur abnimmt.
DE112014001050.2T 2013-02-28 2014-02-14 Transistor mit isoliertem gate und temperaturkompensation Active DE112014001050B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013-039402 2013-02-28
JP2013039402 2013-02-28
PCT/JP2014/000746 WO2014132582A1 (ja) 2013-02-28 2014-02-14 半導体装置

Publications (2)

Publication Number Publication Date
DE112014001050T5 true DE112014001050T5 (de) 2015-12-24
DE112014001050B4 DE112014001050B4 (de) 2023-10-05

Family

ID=51427862

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112014001050.2T Active DE112014001050B4 (de) 2013-02-28 2014-02-14 Transistor mit isoliertem gate und temperaturkompensation

Country Status (4)

Country Link
US (1) US9515145B2 (de)
JP (1) JP5955452B2 (de)
DE (1) DE112014001050B4 (de)
WO (1) WO2014132582A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112014007144B4 (de) 2014-11-06 2022-08-11 Mitsubishi Electric Corporation Siliziumkarbid-halbleitervorrichtung

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9431327B2 (en) * 2014-05-30 2016-08-30 Delta Electronics, Inc. Semiconductor device
CN105161539B (zh) * 2015-09-10 2018-03-23 中国科学院微电子研究所 碳化硅mosfet器件及其制作方法
WO2017041268A1 (zh) 2015-09-10 2017-03-16 中国科学院微电子研究所 碳化硅mosfet器件及其制作方法
DE102016104256B3 (de) * 2016-03-09 2017-07-06 Infineon Technologies Ag Transistorzellen und Kompensationsstruktur aufweisende Halbleitervorrichtung mit breitem Bandabstand
JP6827433B2 (ja) 2018-03-02 2021-02-10 株式会社東芝 半導体装置
CN110718452A (zh) * 2018-07-12 2020-01-21 创能动力科技有限公司 碳化硅器件及其制造方法
US11728422B2 (en) * 2019-11-14 2023-08-15 Stmicroelectronics S.R.L. Power MOSFET device having improved safe-operating area and on resistance, manufacturing process thereof and operating method thereof
IT202000015076A1 (it) 2020-06-23 2021-12-23 St Microelectronics Srl Dispositivo elettronico in 4h-sic con prestazioni di corto circuito migliorate, e relativo metodo di fabbricazione
TW202226523A (zh) * 2020-08-20 2022-07-01 日商Ｆｌｏｓｆｉａ股份有限公司 半導體裝置
TW202226529A (zh) * 2020-08-20 2022-07-01 日商Ｆｌｏｓｆｉａ股份有限公司 半導體裝置
CN114038757B (zh) * 2021-11-12 2023-08-18 上海积塔半导体有限公司 Sic mosfet器件的制备方法
JP2023163870A (ja) * 2022-04-28 2023-11-10 国立研究開発法人産業技術総合研究所 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5736753A (en) * 1994-09-12 1998-04-07 Hitachi, Ltd. Semiconductor device for improved power conversion having a hexagonal-system single-crystal silicon carbide
JP4223375B2 (ja) 2003-11-14 2009-02-12 三菱電機株式会社 半導体装置
EP1775774A4 (de) * 2004-06-11 2008-10-22 Matsushita Electric Ind Co Ltd Power-element
JP5225546B2 (ja) 2005-12-27 2013-07-03 株式会社豊田中央研究所 半導体装置
JP2008244456A (ja) * 2007-02-28 2008-10-09 Denso Corp 炭化珪素半導体装置およびその製造方法
JP5699628B2 (ja) * 2010-07-26 2015-04-15 住友電気工業株式会社 半導体装置
JP2012253293A (ja) * 2011-06-07 2012-12-20 Sumitomo Electric Ind Ltd 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112014007144B4 (de) 2014-11-06 2022-08-11 Mitsubishi Electric Corporation Siliziumkarbid-halbleitervorrichtung

Also Published As

Publication number Publication date
DE112014001050B4 (de) 2023-10-05
WO2014132582A1 (ja) 2014-09-04
JP5955452B2 (ja) 2016-07-20
US20150380494A1 (en) 2015-12-31
US9515145B2 (en) 2016-12-06
JPWO2014132582A1 (ja) 2017-02-02

Similar Documents

Publication Publication Date Title
DE112014001050B4 (de) Transistor mit isoliertem gate und temperaturkompensation
DE112015004093B4 (de) Siliciumcarbid-halbleitervorrichtung und verfahren zum herstellen einer siliciumcarbid-halbleitervorrichtung
DE102009014583B4 (de) Siliziumcarbid-MOS-Halbleitervorrichtung
DE60031173T2 (de) Misfet
DE102007001643B4 (de) Halbleitervorrichtung
DE102013007685B4 (de) Siliziumkarbid-halbleiterbauelement und verfahren zu dessen herstellung
DE102013224134B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE19848828C2 (de) Halbleiterbauelement mit kleiner Durchlaßspannung und hoher Sperrfähigkeit
DE3122768C2 (de)
DE102015103070B4 (de) Leistungshalbleitervorrichtung mit trenchgatestrukturen mit zu einer hauptkristallrichtung geneigten längsachsen und herstellungsverfahren
DE19701189B4 (de) Halbleiterbauteil
DE112015004798B4 (de) Siliziumkarbid-Halbleitervorrichtung
DE112019003790T5 (de) Superjunction-siliziumkarbid-halbleitervorrichtung und verfahren zum herstellen einer superjunction-siliziumkarbid-halbleitervorrichtung
DE19900169A1 (de) Vertikaler Siliciumcarbid-Feldeffekttransistor und Verfahren zu seiner Herstellung
DE102016124968B4 (de) Ausbilden von Siliziumoxidschichten durch Oxidation mit Radikalen
DE19806838A1 (de) Vertikaler Siliciumcarbid-MOSFET und Verfahren zur Herstellung desselben
DE102013101113A1 (de) Vorrichtung und Verfahren für einen Leistungs-MOS-Transistor
WO2000014807A1 (de) Hochspannungs-halbleiterbauelement
DE19931324A1 (de) Siliciumcarbid-Mos-Halbleiter-Bauelement und Verfahren zu seiner Herstellung
DE102004041883A1 (de) Halbleitervorrichtung
DE102017209017A1 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung
DE112016006374B4 (de) Siliciumcarbid-halbleitervorrichtung und verfahren zur herstellung derselben
DE102013107758B4 (de) Halbleitervorrichtung mit einer dielektrischen Struktur in einem Trench
DE102010030180B4 (de) Transistorbauelement mit einer amorphen semiisolierenden Kanalsteuerschicht
DE19947020A1 (de) Kompensationsbauelement mit variabler Ladungsbilanz

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence
R016 Response to examination communication
R018 Grant decision by examination section/examining division