DE102004041883A1 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE102004041883A1
DE102004041883A1 DE102004041883A DE102004041883A DE102004041883A1 DE 102004041883 A1 DE102004041883 A1 DE 102004041883A1 DE 102004041883 A DE102004041883 A DE 102004041883A DE 102004041883 A DE102004041883 A DE 102004041883A DE 102004041883 A1 DE102004041883 A1 DE 102004041883A1
Authority
DE
Germany
Prior art keywords
semiconductor device
silicon carbide
type
region
epitaxial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102004041883A
Other languages
English (en)
Other versions
DE102004041883B4 (de
Inventor
Fukuda Kenji
Kosugi Ryouji
Harada Shinsuke
Senzaki Junji
Kojima Kazutoshi
Kuroda Satoshi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Publication of DE102004041883A1 publication Critical patent/DE102004041883A1/de
Application granted granted Critical
Publication of DE102004041883B4 publication Critical patent/DE102004041883B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

Eine Halbleitervorrichtung, gebildet auf einem Silizium-Karbid-Halbleitersubstrat, die eine Epitaxieschicht aufweist, die auf einer Oberfläche gebildet ist, die um 0 bis weniger als 1 DEG gegenüber einer (000-1)-Fläche des Silizium-Karbid-Halbleitersubstrats geneigt (oder abfallend) ist, wobei zumindest eine von einem P-Typ-Halbleiterbereich oder einem N-Typ-Halbleiterbereich wahlweise in der Epitaxieschicht mittels Ionen-Implantation gebildet ist, eine Metallelektrode so gebildet ist, dass sie eine Oberflächenschicht auf dem P-Typ-Halbleiterbereich oder auf dem N-Typ-Halbleiterbereich kontaktiert, eine Gleichrichtungsfunktion zwischen der Metallelektrode und dem P-Typ-Halbleiterbereich oder dem N-Typ-Halbleiterbereich gezeigt ist und die Halbleitervorrichtung auf einem Silizium-Karbid-Halbleitersubstrat von einer Schottky-Barrieren-Diode oder einer PN-Typ-Diode gebildet ist.

Description

  • Technisches Gebiet der Erfindung
  • Diese Erfindung betrifft eine Halbleitervorrichtung, in welcher elektrische Eigenschaften mittels Bildens der Halbleitervorrichtung in einer Epitaxieschicht auf einem Silizium-Karbid-Substrat verbessert werden, wessen Kristall-Orientierung kontrolliert ist und wessen Oberfläche so behandelt wird, dass feine Unebenheiten reduziert werden.
  • Beschreibung des Stands der Technik
  • Erfindungen hinsichtlich einer Halbleitervorrichtung, die in einem Silizium-Karbid-Bereich eines Halbleitersubstrates eines Halbleitersubstrates gebildet wird und ein Verfahren zum Herstellen desselben wurden wie unten beschrieben dargestellt und offenbart. In solchen konventionellen Halbleitervorrichtungen, in denen ein Substrat benutzt wird, das einen Silizium-Karbid Bereich hat, werden Gate-Elektroden normalerweise auf einer Fläche eines Silizium-Karbid-Bereiches (0001) gebildet.
  • Im Allgemeinen ist ein P-Typ- oder N-Typ-Bereich auf der (0001)-Fläche des Silizium-Karbid-Bereichs mittels Einführens von Verunreinigungen mittels der Ionen-Implantation gebildet. Nachdem die P-Typ- oder N-Typ-Verunreinigungen mittels der Ionen-Implantation eingeführt worden sind, wird darauf eine Wärmebehandlung bei 1500 Grad Celsius oder größer zur Aktivierung durchgeführt. In diesem Fall, ist es bekannt, dass Silizium von der Silizium-Karbid-Oberfläche so aufgedampft, dass feine Unebenheiten auf der Silizium-Karbid-Oberfläche wachsen.
  • Folglich wird Leckstrom einer Schottky-Barrieren-Diode (SBD) oder eines Sperrschichtfeldeffekttransistors (junction field effect transistor JFET) wegen des Wachstums der Kristalldefekte in dem Ionen-Implantationsbereich oder wegen der Abnahme von Kanalmobilität eines Metallisolator-Filmhalbleiter-Feldeffekttransistors (MISFET) oder eines Metallhalbleiter-Feldeffekttransistors (MESFET) groß, sodass sie praktisch nicht benutzt werden können.
  • Weiterhin, obwohl die Bildung einer Epitaxieschicht hauptsächlich auf der (0001)-Fläche durchgeführt wird, muss sie im Fall von 6H-SiC auf einem Substrat mit einem Abweichungswinkel von 3.5 Grad und im Fall von 4H-SiC, muss sie auf einem Substrat mit einem Abweichungswinkel von 8 Grad gebildet werden.
  • Weiterhin konnte eine Epitaxieschicht nicht auf dem hexagonalen Bulksubstrat gebildet werden, da, wenn die Epitaxieschicht auf einer exakten (0001)-Fläche gebildet wird, der Grad an Defektsättigung eines einzigen Moleküls, enthaltend Si und C größer wird, sodass der zweidimensionale Kern auftritt und 3C-SiC, welches einen stabiler Polytyp bei niedrigen Temperaturen ist, gebildet wird.
  • Bei einem Abweichungswinkel von beispielsweise 3.5 Grad oder 8 Grad ist, sind die Unebenheiten einer Elektrode oder eines Gateisolationsfilms und einer Silizium-Karbid-Grenzfläche groß, sodass ein Problem existierte, dass die elektrischen Eigenschaften einer Halbleitervorrichtung verschlechtert werden.
  • Da eine Wärmebehandlung zur Aktivierung von Verunreinigungen bei einer hohen Temperatur durchgeführt wird, tritt stepbunching auf und Unebenheiten der Fläche werden groß und obwohl die Kanalmobilität von 100 cm2/Vs oder größer benötigt wird zum Erniedrigen des ON-Widerstands von 4H-SiC Leistungs-MOSFET auf einem theoretischen Wert benötigt wird, wird die Kanalmobilität 1 cm2/Vs oder größer. Zum Beispiel, siehe J. A. Cooper, Jr., and M. R. Melloch, R. Singh, A. Agarawal, J. W. Palmour, Statusant Prospects for SiC Power MOSFETs, IEEE Transaction on electron devices, Vol. 49, Nr. 4, April 2002, S. 658.
  • Zudem, da in einem DiMOSFET des Typs SiC Leistungs-MOSFET, eine Wärmebehandlung bei ungefähr 1,600 Grad Celsius nach der Ionen-Implantation der P-Typ-Verunreinigungen (Aluminium) durchgeführt wird, wird die Kanalmobilität nicht größer als 22 cm2/Vs bei Raumtemperatur. Siehe S. H. Ryu, A Agarwal, J. Richmond, J. Palmour, N. Sacks und J. Williams, 10A, 2.4 kV Power DiMOSFETs in 4H-SiC, IEEE Electron device letters, Vol. 23, Nr. 6, Juni 2002, S. 321.
  • Zudem, wenn in einem SiC-Typ-Lateral-DiMOSFET Leistungs-MOSFET, eine Wärmebehandlung zur Aktivierung für 40 Minuten bei 1,600 Grad durchgeführt wird nachdem Ionen-Implantation der P-Typ-Verunreinigungen (Aluminium) durchgeführt wird, wird die Kanalmobilität nicht größer als ungefähr 4 bis 5 cm2/Vs werden. Siehe J. Spitz, M. R. Melloch, J. A. Cooper, Jr. und M. A. Capano, 2,6 kV 4H-SiC Lateral DMOSFET's IEEE Electron device letters, Vol. 19, Nr. 4, April 1998, S. 100.
  • Andererseits wurde berichtet, dass MOSFET mittels Benutzens von Kanaldotierung gebildet wurde, damit Verunreinigungen unter einem Gateoxidfilm auf der (000-1)-Fläche des 6H-SiC eingeführt werden, um ihn zu betreiben. Jedoch ist die Struktur von der Vorrichtung unterschiedlich von der einer Halbleitervorrichtung, die als Ausführungsbeispiele dieser Erfindung beschrieben wird, da in dieser Vorrichtung, der Gateoxidfilm mittels Trockenoxidation gebildet wird, wobei ein N-Typ-Halbleiterbereich mittels Ionen-Implantation gebildet ist. Siehe S. Ogino, T. Oikawa, Kueno, Channel Doped SiC-MOSFETs, Mat. Sci. Forum, 338–342 (2000), S. 1101.
  • Ferner offenbart U.S.-Paten Nr. 4,912,064, dass eine Epitaxieschicht auf einem Bulksubstrat gebildet ist, das in Richtung <11–20> um 3 Grad oder mehr geneigt ist.
  • U.S.-Patent Nr. 5,011,549 offenbart, dass eine Epitaxielschicht auf einem Bulksubstrat gebildet ist, das um 1 Grad oder mehr geneigt ist.
  • U.S.-Patent Nr. 6,329,088 offenbart, das eine Epitaxieschicht auf einem Substrat gebildet ist, das in Richtung <1–100> um 2 Grad geneigt ist.
  • In jedem Fall ist eine große Neigung benötigt, damit Elektroden-Unebenheiten oder ein Gateisolationsfilm und eine Silicon-Karbid-Grenzfläche größer werden, dabei wird die Zuverlässigkeit des Gateisolationsfilms verschlechtert und der Elektroden-Leckstrom wird vergrößert.
  • Zusammenfassung der Erfindung
  • Also ist in diesen Referenzen eine Halbleitervorrichtung, die einen P-Typ-Bereich und einen N-Typ-Bereich hat mittels Einführens von Verunreinigungen mittels Ionen-Implantation auf einem Silizium-Karbid-Halbleitersubstrat gebildet wurden, auf einer (0001)-Fläche gebildet. Jedoch, obwohl in dem Silizium-Karbid-Substrat unterschiedliche Flächenorientierungen vorhanden sind, besteht die Möglichkeit, dass Unebenheiten der Silizium-Karbid-Substratoberfläche, die nach der Wärmebehandlung zur Verunreinigungsaktivierung existieren, kontrolliert werden mittels Entwickelns der Flächenorientierungen und einen Verfahren zur Wärmebehandlung der Verunreinigungen in der Flächenorientierung und mittels Entwickelns eines Zustandes des Substrates vor dem Bilden einer Epitaxieschicht oder eines Verfahrens zum Bilden einer Epitaxieschicht, sodass die elektrischen Eigenschaften der Halbleitervorrichtung verbessert werden.
    •
  • Angesichts des oben beschriebenen, ist ein Ziel dieser Erfindung die elektrischen Eigenschaften einer Halbleitervorrichtung zu verbessern, mittels Reduzierens von Unebenheiten einer Oberfläche eines Silizium-Karbid-Halbleitersubstrats, das einen Halbleiterbereich mit P-Typ- und N-Typ-Verunreinigungen-Halbleiterbereich hat, der mittels Ionen-Implantation gebildet ist.
  • Die Halbleitervorrichtung gemäß dieser Erfindung hat einen Halbleiterbereich, der zumindest eine obere Schicht von (000-1)-Fläche hat, die aus Silizium-Karbid gebildet ist, und da zumindest einer aus einem P-Typ-Halbleiterbereich und einem N-Typ-Halbleiterbereich wahlweise in einem Silizium-Karbid-Halbleiterbereich mittels Ionen-Implantation gebildet ist, ist es möglich die Unebenheiten der Oberfläche des Silizium-Karbid-Halbleiterbereichs zu reduzieren, wodurch die elektrischen Eigenschaften der Halbleitervorrichtung, wie zum Beispiel den ON-Widerstand, die Sperrspannung, u.s.w. verbessert werden.
  • Ferner, da Wärmebehandlung zur Verunreinigungsaktivierung nach der Bildung des P-Typ-Halbleiterbereichs oder des N-Typ-Halbleiterbereichs mittels Ionen-Implantation durchgeführt wird, ist es möglich die obere Schicht des Silizium-Karbid-Halbleiterbereichs weniger uneben zu machen und dadurch die elektrischen Eigenschaften der Halbleitervorrichtung weiter zu verbessern.
  • Die Ziele dieser Erfindung werden mittels einer Halbleitervorrichtung erreicht, die auf einem Silizium-Karbid-Halbleitersubstrat gebildet ist, das eine Epitaxieschicht aufweist, die auf einer geneigten Oberfläche gebildet ist, wobei zumindest einer aus einem P-Typ-Halbleiterbereich oder einem N-Typ-Halbleiterbereich wahlweise mittels Ionen-Implantation in der Epitaxieschicht gebildet ist, eine Metallelektrode so gebildet ist, dass sie eine Oberflächenschicht des P-Typ-Halbleiterbereichs, oder des N-Typ-Halbleiterbereichs kontaktiert, und die Halbleitervorrichtung eine Schottky-Barrieren-Diode oder eine PN-Typ-Diode ist, die eine Gleichrichtungsfunktion zwischen der Metallelektrode und dem P-Typ-Halbleiterbereich oder der N-Typ-Halbleiterbereich hat.
  • Die Epitaxieschicht kann auf einer Oberfläche gebildet werden, die um 0 bis weniger als 1 Grad gegenüber der (000-1)-Fläche der Silizium-Karbid-Oberfläche geneigt ist.
  • Da der Transistor bei dem die Leistung verbessert wird, realisierbar ist und andere Merkmale dieser Erfindung erlangt sind mittels einer Halbleitervorrichtung, die auf einem Silizium-Karbid-Halbleitersubstrat gebildet ist, enthaltend:
    Eine Epitaxieschicht, die auf einer Oberfläche gebildet ist, die um 0 bis weniger als 1 Grad gegenüber der (000-1)-Fläche des Silizium-Karbid-Substrats geneigt ist, wobei zumindest einer aus einem P-Typ-Halbleiterbereich und einem N-Typ-Halbleiterbereich wahlweise in der Epitaxieschicht mittels Ionen-Implantation gebildet ist, eine Metallelektrode gebildet wird, sodass sie eine Oberflächenschicht des P-Typ-Halbleiterbereichs oder N-Typ- Halbleiterbereichs kontaktiert, wobei die Metallelektrode als Gate-Elektrode dient, ein Sourcebereich und einen Drainbereich so gebildet sind, dass die Gate-Elektrode zwischen dem Sourcebereich und dem Drainbereich angeordnet ist, und die Halbleitervorrichtung ein MES-Feldeffekttransistor oder ein Sperrschichtfeldeffekttransistor ist.
  • In dem Fall, dass der Neigungswinkel eins (1) oder größer ist, sind Unebenheiten zwischen der Elektrode und dem Silizium-Karbid-Substrat groß, sodass die Stabilität der Elektroden verschlechtert wird und dadurch der Leckstrom steigt. Deswegen liegt die Größe des Neigungswinkels vorzugsweise aber nicht einschränkend zwischen 0 und weniger als 1.
  • Da ein Gate-Isolationsfilm mittels Einfügens von Wasserstoff verbessert werden kann, wird noch ein anderes Merkmal dieser Erfindung mittels einer Halbleitervorrichtung erlangt, die auf einem Silizium-Karbid-Halbleitersubstrat gebildet wird und eine Epitaxieschicht aufweist, die auf einer geneigten Oberfläche gebildet ist, wobei zumindest einer aus einem P-Typ-Halbleiterbereich und einem N-Typ-Halbleiterbereich wahlweise in der Epitaxieschicht mittels Ionen-Implantation gebildet ist, ein Gate-Isolationsfilm, der aus einem Siliziumoxidfilm hergestellt ist, ist auf der oberen Schicht des P-Typ-Halbleiterbereichs oder des N-Typ-Halbleiterbereichs gebildet ist, wobei eine Schicht des Siliziumoxidfilms in Kontakt mit dem Silizium-Karbid Halbleitersubstrat mittels Oxidation der Epitaxieschicht in einer Atmosphäre gebildet ist, die Wasser enthält, und die Wasserstoffdichte in dem Gate-Isolationsfilm 1.0 × 1019 cm–3 oder größer ist und die Halbleitervorrichtung eine MOS-Struktur hat.
  • In dem Fall, dass der Neigungswinkel eins (1) oder größer ist, sind die Unebenheiten zwischen dem Gate-Isolationsfilms und dem Silizium-Karbid-Substrat groß, sodass die Zuverlässigkeit des Gate-Isolationsfilms verschlechtert wird. Deswegen liegt die Größe des Neigungswinkels vorzugsweise, aber nicht einschränkend zwischen 0 und weniger als 1.
  • Die Halbleitervorrichtung kann ferner eine Gate-Elektrode aufweisen, wobei die Halbleitervorrichtung ein Lateral-MIS-Typ-Feldeffekttransistor ist, bei dem ein Sourcebereich und ein Drainbereich so gebildet ist, dass die Gate-Elektrode in der Nähe von und zwischen der Source und dem Drain angeordnet ist.
  • Die Halbleitervorrichtung kann ferner einen Gate-Isolationsfilm und eine Gate-Elektrode auf einer Oberfläche eines Silizium-Karbid-Halbleiterbereichs aufweisen, wobei die Halbleitervorrichtung ein Vertikal-MIS-Feldeffekttransistor ist, bei dem der Sourcebereich sich in der Nähe der Gate-Elektrode befindet, ein Drain sich auf der Rückseite des Silizium-Karbid-Halbleitersubstrats befindet und Strom, der in einer c-Achse-Richtung senkrecht zu der Oberfläche der Epitaxieschicht fließt, wird mittels von Änderungen von an der Gate angelegten Spannung gesteuert.
  • Ferner kann das Silizium-Karbid-Halbleitersubstrat ein P-Typ-Substrat oder ein N-Typ-Substrat sein.
  • Darüber hinaus, da die elektrischen Eigenschaften mittels Wärmebehandlung zur Verunreinigungsaktivierung verbessert werden, wird in der Halbleitervorrichtung, nachdem Ionen-Implantation der Verunreinigungen durchgeführt wird, um einen P-Typ-Halbleiterbereich oder einen N-Typ-Halbleiterbereich in der Exitaxieschicht zu bilden, Wärmebehandlung zur Verunreinigungsaktivierung für 10 Sekunden bis 10 Minuten in einer 1,500 bis 2000 Grad Celsius nicht aktiven Gasatmosphäre durchgeführt.
  • Damit das ungeeignete Verunreinigungsdiffusionsprofil in einem Temperaturerhöhungsprozess zu der Zeit der Wärmebehandlung zur Verunreinigungsaktivierung reduziert wird, wird, nachdem die Ionen-Implantation von Verunreinigungen zum Bilden eines Halbleiterbereichs der P-Typ-Halbleiterbereichs oder N-Typ-Halbleiterbereichs in der Epitaxieschicht durchgeführt wird, eine Wärmebehandlung darauf innerhalb von 1 Minute bei einer Temperatur in einem Bereich zwishen 1,200 Grad Celsius oder weniger und 1,500–2,000 Grad Celsius in nicht aktiver Gasatmosphäre durchgeführt und Wärmebehandlung zur Verunreinigungsaktivierung wird für eine vorbestimmte Zeit in einem Bereich zwischen 10 Sekunden und 10 Minuten bei einer Temperatur in einem Bereich zwischen 1,500 und 2,000 Grad Celsius durchgeführt.
  • Zudem kann der Silizium-Karbid-Halbleitersubstrat 4H-SiC sein.
  • Weiterhin kann die Epitaxieschicht auf dem Silizium-Karbid-Substrat gebildet werden und Stephöhe einer Silizium-Karbid-Halbleitersubstratsoberfläche ist 1 nm oder weniger.
  • Die elektrischen Eigenschaften können mittels Bildens der Oberfläche, bei der die Höhe eines Steps klein ist, verbessert werden. Die Epitaxieschicht, die auf dem Silizium-Karbid-Halbleitersubstrat gebildet ist, kann in einer gemischten Gasatmosphäre von Wasserstoffgas und Propangas bei einer Temperatur in einem Bereich zwischen 1,400–1,600 Grad Celsius wärmebehandelt werden, sodass die Stephöhe eines Silizium-Karbid-Halbleitersubstratsoberfläche 1 nm oder weniger sein kann.
  • Die Epitaxieschicht kann gebildet werden, wenn Silangas in Reaktion mit Propangas gebracht werden unter einem Druck von 250 mbar (25 kPa) oder weniger.
  • Zusätzlich kann die Epitaxieschicht mittels Gasreaktion von Silan- und Propangas gebildet werden, wobei das Dichteverhältnis der Atomdichte von Kohlenstoff (C) zu der von Silizium (Si) in der Atmosphäre, in der die Gasreaktion stattfindet, 1 oder kleiner ist.
  • Zudem kann die Halbleitervorrichtung in einen elektrischen Energieumwandler, einen Treiberinverter, einen Allgemeinzweck-Inverter oder eine elektrische Hochleistungs-Hochfrequenz-Übertragungsvorrichtung betrieben werden.
    •
  • Figurenbeschreibung
  • 1 ist eine schematische Querschnittansicht einer Schottky-Barrieren-Diode als ein Beispiel für die Halbleitervorrichtung gemäß dieser Erfindung;
  • 2 ist eine Querschnittansicht eines elektrischen Lateral-MIS-Feldeffekttransistors als ein Beispiel für die Halbleitervorrichtung gemäß dieser Erfindung;
  • 3 ist eine Querschnittansicht eines elektrischen MIS-Lateral-Feldeffekttransistors gemäß dieser Erfindung als ein Beispiel für Halbleitervorrichtung;
  • 4 ist eine schematische Querschnittansicht eines Vertikal-MIS-Feldeffekttransistors als ein Beispiel für die Halbleitervorrichtung gemäß dieser Erfindung;
  • 5A und 5B zeigen eine optische Mikroskop-Photographie (200 Mal) einer Epitaxieschichtoberfläche für den Fall, dass der Druck 250 mbar (25 kPa) beziehungsweise 500 mbar (50 kPa) war, wenn die Epitaxieschicht auf einer Oberfläche mit einer Neigung zwischen 0 und weniger als 1 Grad mittels einer chemischen Gasreaktion von Silan und Propan gebildet wurde;
  • 6A, 6B, 6C und 6D zeigen eine optische Mikroskop-Photographie (200 Mal)von einer Epitaxieschichtoberfläche für den Fall, dass das Verhältnis der Anzahl der Atome von C und Si 0.6, 1, 1.5 beziehungsweise 3 ist, wenn die Epitaxieschicht auf einer Oberfläche mit einer Neigung zwischen 0 und weniger als 1 Grad mittels einer chemischen Gasreaktion von Silan und Propan gebildet wurde;
  • 7 zeigt ein Schaltkreisdiagramm, in dem der Lateral-MIS-Feldeffekttransistor in einem Treiberinverter betrieben wird, wobei der Transistor angeordnet ist in einer Position A, gezeigt in 7; und
  • 8 zeigt tatsächliche Messwerte der Wasserstoffdichte in der. Nähe des Gate-Oxidfilms, die mittels eines SIMS (Sekundärionen-Massenspektrometrie) gemessen wird.
  • Detaillierte Beschreibung der Erfindung
  • Beschreibung eines Herstellungsverfahrens einer Schottky-Barrieren-Diode, eines Lateral-MIS-(Metall-Isolator-Halbleiter) Feldeffekttransistors und eines Vertikal-MIS-(Metall-Isolator-Halbleiter)-Feldeffekttransistors wird zuerst unten angegeben um ein Beispiel für eine Halbleitervorrichtung zu beschreiben, die mittels eines Silizium-Karbid-Substrats gebildet ist, das eine (000-1)-Fläche aufweist.
  • Danach sind Ergebnisse dargestellt, die mittels der Messung von Oberfläche-Unebenheiten des Substrats mit einem Atomkraftmikroskop nach der Wärmebehandlung des Substrats erhalten wurden, bei dem Ionen-Implantation in der (000-1)-Fläche gemäß dieser Erfindung durchgeführt wurde.
  • Ferner werden Effekte von Druck und C/Si-Verhältnis auf Oberfläche-Unebenheiten im Fall des Bildens einer Epitaxieschicht auf der Oberfläche, die um (0) bis weniger als 1 Grad gegenüber der (000-1) Fläche geneigt ist, unten beschrieben.
  • Beispiel 1
  • 1 ist eine schematische Querschnittansicht einer Scohttky-Barrieren-Diode als ein Beispiel der Halbleitervorrichtung gemäß dieser Erfindung.
  • Die Schottky-Barrieren-Diode wurde mittels eines unten ausgeführten Verfahrens hergestellt.
    • (1) Erstens wurde eine N-Typ-Epitaxieschicht 2 auf der (000-1)-Fläche eines N-Typ-4H-SiC-Bulksubstrats 1 (spezifischer Widerstand: 0.002 Ohm cm (Ω cm); Dicke: 300 Mikrometer (μm)) mittels einer chemischen Abscheideverfahrens aus der Gasphase (CVD) um 10 Mikrometern (μm) gewachsen, wobei Stickstoff als Verunreinigungen benutzt wurde und die Konzentration der N-Typ-Epitaxieschicht 2 war 1 × 1016 cm–3. Das Bulksubstrat 1 und die Epitaxieschicht 2 bildeten einen Silizium-Karbid- Halbleiterbereich und die obere Schicht der Epitaxieschicht 2 diente auch als die (000-1)-Fläche.
    • (2) Um einen Schutzring in dem Umfangsabschnitt der Schottky-Elektrode zu bilden, wurden 6,1 × 1017 cm–3 P-Typ-Verunreinigungen aus Aluminium oder Bor in dem Bereich, in dem der Schutzring der Epitaxieschicht 2 gebildet werden sollte, mittels Ionen-Implantation eingeführt, sodass ein P-Typ-Verunreinigungsbereich 3 für den Schutzring (P-Typ-Halbleiterbereich) gebildet wurde. Zu diesem Zeitpunkt wurde als Maske für Ionen-Implantation ein Siliziumdioxidfilm benutzt, der mittels einer Niedrig-Druck-Chemischen-Gasphaseabscheidung gebildet wurde. Die Ionen-Implantation wurde in einem Bereich zwischen Zimmertemperatur und 1000 Grad Celsius durchgeführt, nach dem Bilden eines Lochs in einem Bereich, in dem die Ionen-Implantation des Siliziumdioxid-Films mittels Fluorwasserstoffsäure durchgeführt wurde. In diesem Beispiel wird die Ionen-Implantation bei Zimmertemperatur durchgeführt.
    • (3) Danach wird in Argonatmosphäre die Temperatur von 1,200 oder weniger auf 1,500–2,000 Grad Celsius, vorzugsweise auf 1,700 Grad Celsius, innerhalb einer Minute erhöht und eine Aktivierungswärmebehandlung wird zwischen zehn (10) Sekunden und zehn (10) Minuten durchgeführt. In diesem Beispiel wurde die Wärmebehandlung bei 1,500 Grad Celsius für fünf (5) Minuten durchgeführt.
    • (4) Danach, nachdem eine Ni-Schicht oder Ti-Schicht (Rückelektrode 4) auf einer Rückseitenfläche (0001) des Bulksubstrats 1 mittels eines Sputterverfahrens gebildet wurde, wurde eine Rückelektrode 4 mittels Wärmebehandlung bei ungefähr 1,000 Grad Celsius in nicht aktiver Atmosphäre gebildet. An Stelle des Sputterverfahrens kann ein Aufdampfungsverfahren benutzt werden.
    • (5) Danach wird ein Oxidfilm 5 zur Passivierung auf der Seite der Epitaxieschicht 2 gebildet, in der Ionen-Implantation durchgeführt wird, wobei eine Öffnung zum Bilden einer Schottky-Elektrode des Oxidfilms 5 wird gebildet und dann wird ein Ni-Film oder ein Ti-Film mittels des Sputterverfahrens gebildet wird. Der Ni-Film oder der Ti-Film ist eine Schottky-Elektrode (Metallelektrode) 6, die eine Schottky-Übergang in einem Bereich im Kontakt mit der Epitaxieschicht 2 bildet, bei der Ionen-Implantation durchgeführt wurde. Also kann das Aufdampfungsverfahren in diesem Fall an Stelle des Sputterverfahrens benutzt werden.
    • (6) Und eine Halbleitervorrichtung wurde mittels Bildens einer Metallverdrahtung 7 vervollständigt, die aus Aluminiumlegierung mittels des Sputterverfahrens hergestellt wurde. Hier kann das Aufdampfungsverfahren an Stelle des Sputterverfahrens benutzt werden.
  • Diese Halbleitervorrichtung hat ein Gate (Schottky-Elektrode) in der (000-1)-Fläche eines Silizium-Karbid-Halbleiterbereichs und einen Drain (Rückelektrode) in einer (0001)-Fläche, sodass es als ein Gleichrichter (Gleichrichtungsschaltkreis) wirkt, wobei die Richtung des Stroms, der in die c-Achse-Richtung fließt, die senkrecht zu der (000-1)-Fläche ist, mittels Anlegens von Wechselspannung zwischen dem Gate und dem Drain gesteuert wird.
  • Folglich, da der P-Typ-Halbleiterbereich 3 in den Silizium-Karbid-Halbleiter-Breichen 1 und 2 gebildet ist, die die obere Schicht aufweisen, die die (000-1)-Fläche, die mittels Ionen-Implantation wenn eine Schottky-Barrieren-Diode hergestellt wird, eingeführt wird, ist es möglich feine Unebenheiten auf der Oberfläche des Silizium-Karbid-Halbleitersubstrats 1 und 2 klein zu machen, wodurch elektrische Eigenschaften wie ON-Widerstand, Sperrspannung der Schottky-Barrieren-Diode u.s.w. verbessert werden.
  • Zudem, da eine Wärmebehandlung zur Verunreinigungsaktivierung nach dem Bilden des P-Typ-Halbleiterbereichs 3 mittels Ionen-Implantation durchgeführt wurde, ist es möglich die obere Schicht der Silizium-Karbid-Halbleiterbereiche 1 und 2 weniger uneben zu machen, wodurch die elektrischen Eigenschaften der Schottky-Barrieren-Diode weiterhin verbessert werden.
  • Obwohl in dem obigen Beispiel die Erfindung auf die Schottky-Barrieren-Diode angewendet wird, die eine Richtung eines Stroms kontrolliert, der in einer c-Achse-Richtung senkrecht zu der (000-1)-Fläche fließt, wenn nachdem der P-Typ-Halbleiterbereich 3 mittels Ionen-Implantation im Verfahren (2) gebildet wird und dann der N-Typ-Halbleiterbereich mittels Ionen-Implantation gebildet wird und ferner die gleichen Verfahren danach benutzt wurden, kann diese Erfindung auf eine PN-Typ-Diode angewendet werden, die die Richtung des Stroms steuert, der in die c-Achse-Richtung fließt, die senkrecht zu der (000-1)-Fläche ist.
  • Beispiel 2:
  • 2 ist eine Querschnittansicht eines (Lateral-Resurf-MOS-Struktur) Lateral-Halbleitervorrichtung als eine elektrische Lateral-MIS-Feldeffektvorrichtung gemäß dieser Erfindung.
  • Erstens wurde eine 10-15-Mikrometer-P-Typ-Epitaxieschicht 12 auf der (000-1)-Fläche eines P-Typ-4H-SiC-Bulksubstrats 11 (spezifischer Widerstand 2 Ohm cm (Ω cm); Dicke: 300 Mikrometer (μm)) mittels einer chemischen Gasphasenabscheidung (CVD) gebildet, wobei Aluminium als Verunreinigung benutzt wurde. Die Konzentration der P-Typ-Verunreinigungen war 5 × 1015 cm3. In diesem Fall kann das SiC-Bulksubstrat 11 ein N-Typ-Substrat sein.
  • Das Bulksubstrat 11 und die Epitaxieschicht 12 bilden einen Silizium-Karbid-Halbleiterbereich und die obere Schicht der Epitaxieschicht 12 dient auch als die (000-1)-Fläche.
    • (2) Danach wird eine Ionen-Implantationsmaske zum Bilden von Sourcebereichen und Drainbereichen mit einem thermischen Oxidationsfilm oder SiO2-Film mittels CVD (einer chemischen Gasphasenabscheidung) gebildet. In diesem Beispiel wurde ein LTO-(Niedrigtemperaturoxid)-Film als Ionen-Implantationsmaske benutzt. Der LTO-Film wurde mittels des Bringens eines Silans in Reaktion mit Sauerstoff bei 400 bis 800 Grad Celsius gebildet, wodurch ein Siliziumdioxid abgeschieden wurde.
    • (3) Dann, nachdem der Sourcebereich und der Drainbereich mittels Photolithographie gebildet wurden, wurde eine Öffnung in dem Sourcebereich und der Drainbereich gebildet, wo Ionen-Implantation mittels Ätzens des LTO-Films mit HF (Fluorwasserstoffsäure) durchgeführt wurde, und Ionen-Implantation von Stickstoff, Phosphor oder Arsen in der Öffnung bei 500 Grad Celsius durchgeführt wurde, sodass ein N-Typ-Verunreinigungsbereich gebildet wird, der als Source 131 und als Drain 132 dient.
    • (4) Danach wird ein N-Typ-Verunreinigungsbereich 14 für Spannungsnachweis auf der gleichen Weise wie die Ionen- Implantation der Source 131 und des Drains 132 gebildet. Diese Schicht kann in zwei oder mehrere Bereiche geteilt werden und die Konzentration kann größer werden, wenn man von dem Gate in die Nähe des Drains kommt. Um ohmscher Kontakt mit der P-Typ-Epitaxieschicht 12, dem Drain 132 und dem N-Typ-Verunreinigungsbereich 14 zu erlangen, wird nach dem Bilden einer Ionen-Implantationsmaske Ionen-Implantation von Aluminium oder Bor so durchgeführt, dass P+-Verunreinigungsbereich 15 wie im Fall der Source 131 gebildet wird. In der obigen Beschreibung "–" in dem Ausdruck "N–-Typ" stellt niedrige Konzentration dar, die niedriger als die der N-Typ-Verunreinigungen des N-Typ-Bereichs ist und "+" in dem Ausdruck "P+-Typ" stellt hohe Konzentration dar, die größer ist als die der P-Typ-Verunreinigungen des P-Typ-Bereichs.
    • (5) Danach wurde eine Wärmebehandlung in Argon-Atmosphäre für 5 Minuten bei 1500 Grad Celsius durchgeführt, sodass eine Wärmebehandlung zur Verunreinigungsaktivierung durchgeführt wird. Diese Temperatur kann in dem Bereich zwischen 1,500 und 2,000 Grad Celsius ausgewählt werden und die Zeit für die Behandlung kann in dem Bereich zwischen 10 Sekunden und 10 Minuten ausgewählt werden. Ferner wurde es danach auf eine Temperatur von 1200 Grad Celsius oder weniger für 1 Minute abgekühlt. Die Zeit zum Abkühlen kann in einem Bereich von 1 bis 5 Minuten ausgewählt werden. In diesem Fall, ist es immer noch besser die Temperatur innerhalb einer Minute von 1,200 Grad Celsius oder weniger auf die Wärmebehandlungstemperatur zu erhöhen.
    • (6) Dann wurde ein SiO2-Film 16 zur Passivierung auf der Epitaxieschicht 12 mittels eines thermischen Oxidationsfilms oder eines LTO-Films gebildet. In diesem Beispiel wurde er mittels eines LTO-Films gebildet.
    • (7) Ein Öffnungsabschnitt wird zum Bilden eines Gate-Isolationsfilms gebildet und ferner wird er mittels O2-Gases oder H2O (Wasser) enthaltendes O2-Gases bei 800 bis 1,200 Grad Celsius oxidiert, sodass ein Gate-Isolationsfilm 17 von ungefähr 50 nm gebildet wird. Der Gate-Isolationsfilm 17 ist mittels thermischen Oxidierens von Silizium-Karbid in der Schicht gebildet, die als Ganzes oder zumindest zum Teil im Kontakt mit der Epitaxieschicht 12 ist. In dem Fall, dass das thermische Oxidieren in Wasser enthaltender O2-Gas-Atmosphäre durchgeführt wird, wurde Wasserstoff in dem gebildeten Gate-Isolationsfilm eingefügt.
    • (8) Auf dem Gate-Isolationsfilm 17 wurde eine Gate-Elektrode (Metallelektrode) 18 gebildet. Diese Gate-Elektrode 18 kann aus Aluminium, N-Typ- oder P-Typ-Polysilizium gebildet werden. Zusätzlich sind der Gate-Isolationsfilm 17 und die Gate-Elektrode 18 nachstehend als "Gates" bezeichnet.
    • (9) Ätzen des SiO2-Films 16 auf der Source 131 und dem Drain 132 wird kontinuierlich durchgeführt, um ein Kontaktloch zu bilden.
    • (10) Anschließend, nach dem Bilden von Nickelfilm, von Titanfilm, von Aluminium enthaltenden Metallfilm oder von daraus laminiertem Film, der mittels Ausscheidens oder des Sputterverfahrens gebildet wurde, wurde eine Kontaktelektrode (Metallelektrode) 19 mittels reaktiven Ionen-Ätzens (RIE) oder nasschemischen Ätzens gebildet und ein ohmscher Kontakt mittels Wärmebehandlung bei ungefähr 1,000 Grad Celsius in nicht aktiver Atmosphäre hergestellt.
    • (11) Schließlich werden Metallverdrahtungen 10 mittels RIE oder des nasschemischen Ätzens nach Bilden von Aluminium enthaltenden Metall mittels Abscheidens oder des Sputterverfahrens gebildet.
  • Beispiel 3:
  • 3 ist eine Querschnittansicht von einer Lateral-(Lateral-Resurf-MOS-Struktur)-Halbleitervorrichtung, deren Struktur unterschiedlich ist von der gezeigt in 2 als ein Beispiel für einen elektrischen Lateral-MIS-Feldeffekttransistor gemäß dieser Erfindung.
  • Obwohl die Struktur der Halbleitervorrichtung gezeigt in 3 grundsätzlich die gleiche ist wie die in 2 gezeigte, sind sie dahingehend unterschiedlich, dass ein P-Typ-Verunreinigungsbereich 122 auf einer Epitaxieschicht 12 gebildet ist und eine Source 131 und ein P+-Typ-Verunreinigungsbereich 15 auf der Epitaxieschicht 12 gebildet sind.
  • Die Lateral-Resurf-MOSFET Lateral-Halbleitervorrichtung gezeigt in 2 und 3, hat ein Gate (aufweisend einen Gate-Isolationsfilm und eine Gate-Elektrode), eine Source und ein Drain in der (000-1)-Fläche eines Silizium-Karbid-Halbleiterbereichs, der ein Schaltelement ist, wobei der Ein/Aus-Strom, der in der (000-1)-Fläche zwischen der Source und dem Drain fließt, mittels der angelegten Spannung an dem Gate gesteuert wird.
  • Zusätzlich ist als Beispiel für eine Lateral-Halbleitervorrichtung ein MES-Typ-Feldeffekttransistor da. Obwohl der MES-Typ-Feldeffekttransistor gleich wie eine Lateral-Resurf-MOSFET Lateral-Halbleitervorrichtung ist, dahingehen, dass er ein Gate, eine Source und ein Drain in der (000-1)-Fläche eines Silizium-Karbid-Halbleiterbereichs aufweist, wobei der Ein/Aus-Strom, der in der (000-1)-Fläche fließt, mittels an dem Gate angelegter Spannung gesteuert wird, gibt es kein Gate-Isolationsfilm unter der Gate-Elektrode vorhanden und die aus Metall hergestellte Gate-Elektrode ist direkt auf dem Silizium-Karbid-Halbleiter gebildet.
  • Da im Fall, dass die Lateral-Halbleitervorrichtung hergestellt ist, die Source 131, das Drain 132, der P–-Typ-Halbleiterbereich und der N-Typ-Halbleiterbereich so wie beispielsweise der P+-Verunreinigungsbereich und der N–-Verunreinigungsbereich 14 auf den Silizium-Karbid-Halbleiterbereichen 11 und 12 gebildet sind, die eine obere Schicht (000-1)-Fläche mittels Ionen-Implantation haben, können feine Unebenheiten auf der Oberfläche des Silizium-Karbid-Halbleitersubstrats 11 und 12 kleiner gemacht werden als die auf der (0001)-Fläche, wobei die elektrischen Eigenschaften, solche wie ON-Widerstand der Lateral-Halbleitervorrichtung und Sperrspannung, verbessert werden.
  • Zudem, wird es da, nach dem Bilden der Source 131, des Drains 132, des N–-Typ-Verunreinigungsbereichs 14, des P-Typ-Halbleiterbereichs wie des P+-Typ-Verunreinigungsbereichs 15 oder des N-Typ-Halbleiterbereichs mittels Ionen-Implantation, auf die Temperatur von 1500 bis 2000 Grad Celsius oder weniger erhitzt, damit Wärmebehandlung zur Verunreinigungsaktivierung für 10 Minuten bei dieser Temperatur durchgeführt wird, und ferner wird es von 1,200 Grad Celsius oder weniger auf eine Temperatur von 1500 bis 2000 Grad Celsius für 1 Minute oder weniger in einer nicht aktiven Atmosphäre erhitzt, wobei eine Wärmebehandlung zur Verunreinigungsaktivierung 10 Sekunden bis 10 Minuten so durchgeführt wird, dass die Oberfläche der oberen Schicht der Silizium-Karbid-Halbleiterbereiche 11 und 12 zu einer weniger unebenen Oberfläche verändert werden können, wodurch elektrische Eigenschaften der Lateral-Halbleitervorrichtung verbessert werden.
  • 4 ist eine schematische Querschnittansicht eines MIS-Vertikal-Feldeffekttransistors als ein Beispiel für die Halbleitervorrichtung gemäß dieser Erfindung.
  • In der Halbleitervorrichtung gemäß dieser Erfindung:
    • (1) Ein Bulksubstrat 21 wurde mittels eines Hochkonzentrations-N-Typ-4H-SiC-Substrats gebildet und die Epitaxieschicht 22, die aus einem Niedrigkonzentrations-Silizium-Karbid hergestellt wurde, wurde auf der (000-1)-Fläche gebildet. Das Bulksubstrat 21 und die Epitaxieschicht 22 bildeten ein Silizium-Karbid-Halbleiterbereich und die obere Oberfläche der Epitaxieschicht 22 diente auch als eine (000-1)-Fläche.
    • (2) Danach wurde Epitaxiewachstum auf einem ersten Verunreinigungsbereich 23, der eine erste Konzentration hatte und aus einem Silizium-Karbid auf der Epitaxieschicht 22 gebildet ist, mittels chemischer Gasphasenabscheidung durchgeführt. Dann, nachdem die konventionelle RCA-Spülung für das Substrat durchgeführt wurde, das in dieser Stufe aus Silizium-Karbid gebildet ist, wurde die Justierungsmarkierung für Lithographie mittels RIE gebildet (reaktives Ionen-Ätzen).
    • (3) Und ein LTO-(Niedrigtemperaturoxid)-Film wurde für eine Maske für Ionen-Implantation benutzt. Dieser LTO-Film wurde mittels Bringens eines Silans in Reaktion mit Sauerstoff bei 400–800 Grad Celsius und mittels Abscheidens eines Siliziumdioxids auf einem Silizium-Karbid-Substrat (der erste N-Typ-Verunreinigungsbereich 23) gebildet. Die Temperatur kann in einem Bereich von 400–800 Grad Celsius ausgewählt werden.
    • (4) Danach, nach dem Bilden des Bereichs in dem Ionen-Implantation mittels Lithographie durchgeführt wurde, wurde ein Loch in dem Bereich für Ionen-Implantation mittels Ätzens des LTO-Films mit HF (Fluorwasserstoffsäure) gebildet.
    • (5) Danach wurden auf dem ersten N-Typ-Verunreinigungsbereich 23 die ersten P-Typ-Silizium-Karbid-Bereiche (P-Typ, (P-)-Wanne) 24, 24 mit den beiden Seiten des ersten N-Typ-Verunreinigungsbereichs 23 benachbart mittels Durchführens der Ionen-Implantation von Aluminium oder Bor gebildet.
    • (6) Weiterhin wurden zweite Silizium-Karbid-Bereiche (P+ Bereiche) 24a, 24a, deren Konzentration höher als die des ersten P-Typ-Silizium-Karbid-Bereichs 24 war, unter dem ersten P-Typ-Silizium-Karbid-Bereich 24 mittels Ionen-Implantation gebildet, um Sperrspannung zu erhöhen. Es wurde festgestellt, dass wenn die zweiten P-Typ-Silizium-Karbid-Bereiche 24a, 24a der mittels Durchführens von Ionen-Implantation von Aluminium oder Bor im Bereich von 1018 zu 1019 cm–3 gebildet wurden, es möglich ist Dichtheit zuverlässig zu verbessern.
    • (7) Ferner wird als ein N-Typ-Verunreinigungsbereich, der hinreichende Verunreinigungskonzentration hat, ein vergrabener Kanalbereich 25 wahlweise gebildet, entsprechend dem Erfordernis, von einer Oberfläche des ersten P-Typ-Silizium-Karbid-Bereichs 24 unter einem Bereich, wo ein Gate-Oxidfilm zu bilden ist in das Innere. Die Bildung des vergrabenen Kanalbereichs 25 wurde in einer Tiefe (Lbc) von 0.3 μm (Mikrometer) mittels der Ionen-Implantation von 1 × 1015 cm–3 bis 5 × 1017 cm–3 ausgeführt. Und eine mehrstufige Implantation von Phosphor wurde so durchgeführt, dass die totalen Gesamtmenge der Phosphordosis auf 7 × 1015 cm2 eingestellt wurde und in der gewünschten Tiefe mittels Steuerns von Implantationsenergie in dem Bereich zwischen 40 keV und 250 keV gebildet wurde.
    • (8) Danach wurde wahlweise in einer von dem ersten N-Typ-Verunreinigungsbereich 23 unterschiedlichen Position, ein zweiter N-Typ-Verunreinigungsbereich (N+-Source) 26, 26 der zweiten Konzentration von der Oberfläche des ersten P-Typ-Silizium-Karbid-Bereichs 24, 24 in das Innere gebildet.
    • (9) Weiterhin wurde entsprechend dem Bedarf ein dritter Verunreinigungsbereich 27 der dritten Konzentration wahlweise von der Oberfläche in das Innere in dem ersten P-Typ-Silizium-Karbid-Bereich 24 zwischen dem zweiten N-Typ-Verunreinigungsbereich 26 und dem vergrabenen Kanalbereich 25 gebildet.
    • (10) Danach wurde in dem Temperaturbereich zwischen 1,500–2,000 Grad Celsius in Argonatmosphäre eine Wärmebehandlung zur Verunreinigungsaktivierung zwischen 10 Sekunden und 10 Minuten verrichtet und dann wurde auf eine Temperatur von 1,200 Grad Celsius oder weniger für 1 bis 5 Minuten abgekühlt. In diesem Beispiel wurde eine Wärmebehandlung bei 1500 Grad Celsius für 5 Minuten durchgeführt. Zu diesem Zeitpunkt, ist es immer noch besser, die Temperatur innerhalb einer Minute von 1,200 Grad Celsius oder weniger auf die Wärmebehandlungstemperatur zu erhöhen.
    • (11) Dann wurde in O2-Atmosphäre oder in H2O enthaltender Atmosphäre bei 1200 Grad Celsius so oxidiert, dass etwa 50 nm Gate-Oxidfilme 28, 28 gebildet wurden. Dieser Gate-Isolationsfilm 28 wurde mittels thermischen Oxidierens des ganzen Gate-Isolationsfilms 28 oder zumindest einer Schicht im Kontakt mit der Epitaxieschicht 22 gebildet. In dem Fall, das das thermische Oxidieren des ganzen Gate-Isolationsfilms in Wasser enthaltender O2-Atmosphäre durchgeführt wurde, enthält der gebildete Gate-Isolationsfilm Wasserstoff. 8 zeigt tatsächliche Messwerte, die mittels einer SIMS (Sekundärionen-Massenspektrometrie) gemessen wurden. Es fällt auf, dass Wasserstoff zentral zu einer Zwischenfläche zwischen einem Silizium-Karbid-Substrat und dem thermooxidierten Gate-Film verteilt ist. Wenn der Maximumwert in der Grenzfläche 1.0 × 1019 pro Kubikzentimeter oder größer ist, wird die Mobilität verbessert.
    • (12) Nach dem Tempern für 30 Minute in Argon wurde es im Argon auf Raumtemperatur abgekühlt.
    • (13) Danach wurden die Gate-Elektroden 29, 29 gebildet. Die Gate-Elektroden 29, 29 sind aus P+ Polysilizium hergestellt.
  • Es existieren viele Verfahren zum Bilden von P+-Polysiliziumelektroden, wie zum Beispiel:
    • (a) Nachdem polykristallines Polysilizium mittels eines CVD-Verfahrens (chemische Gasphasenabscheidung) gebildet wurde, wird Ionen-Implantation von Bor oder Bor-Fluorid durchgeführt, sodass P-Typ polykristallines Silizium gebildet wurde.
    • (b) Nachdem das polykristalline Silizium mittels des CVD-Verfahrens gebildet wurde, wird ein SiO2-Film, der Bor enthält, mittels des CVD-Verfahrens oder eines Schleuderbeschichtungsverfahrens gebildet und mittels Durchführens einer Wärmebehandlung zwischen 800 und 1,100 Grad Celsius diffundiert, sodass das P-Typ polykristalline Silizium mittels Bor-Implantation gebildet wird.
    • (c) Bor wird in polykristallinem Silizium mittels Zusammenführens von Silan und Diboran und Erhitzens bei 600 Grad Celsius so implantiert, dass P-Typ polykristallines Silizium u.s.w., gebildet wird.
  • In diesem Ausführungsbeispiel wurde das Verfahren (b) benutzt. (14) und die Bildung der Gate-Elektrode 29, 29 wurde mittels Ätzens vervollständigt. Zusätzlich, obwohl die Gate-Elektroden 29 aus P+-Polysilizium wie in der obigen Erläuterung hergestellt wurden, können Aluminium, Aluminiumlegierung oder Molybdänmetall benutzt werden. Die Grenzfläche mit dem Gate-Oxidationsfilm 28 war in dem Fall, dass die Gate-Elektrode 29 aus Aluminium, Aluminiumlegierung oder Molybdänmetall hergestellt wurde, besser als die Grenzfläche mit dem Gate-Oxidationsfilm in dem Fall, dass die Gate-Elektrode 29 aus Polysilizium hergestellt wurde, und ferner war die Kanalmobilität in dem erstgenannten Fall größer als die in dem späteren Fall.
  • Zudem kann ein Silicidfilm 30 aus WSi2, MoSi2 und TiSi2 auf diesen Gate-Elektroden 29, 29 gebildet werden.
    • (15) Nach dem Abscheiden eines Zwischenschichtisolationsfilms 31 mittels des folgenden CVD-Verfahrens wurden Kontaktlöcher mittels Ätzens in dem Zwischenschichtenisolationsfilm 31 auf dem zweiten N-Typ-Verunreinigungsbereich N (N+-Source) 26, 26 und auf dem ersten P-Typ-Silizium-Karbid-Bereich 24, 24 (P-Wanne) gebildet.
    • (16) Danach, nach dem Bilden, wurde Metal enthaltend Nickel, Titan, Aluminium oder einen Laminatfilm, der aus Legierung davon hergestellt ist, mittels Abscheidens oder eines Sputterverfahrens gebildet.
    • (17) Danach wurde Metallverdrahtung 32, hergestellt aus polykristallinem Silizium, mittels RIE oder Nassätzens gebildet und der erste P-Typ-Silizium-Karbid-Bereich 24 und der zweite N-Typ-Verunreinigungsbereich 26 wurden zusammengeschaltet. In diesem Beispiel wurde, nachdem Aluminium abgeschieden wurde, die Metallverdrahtung 32 gebildet.
    • (18) Danach wurde die Drainelektrode 33 an der Rückseite des Bulksubstrats 21 mittels Anbringens von Metall in benötigter Dicke mittels des Abscheideverfahrens oder Sputterverfahrens gebildet. In diesem Beispiel wurde Nickel mittels des Sputterverfahrens angelagert.
    • (19) Zudem, wurde wenn benötigt, eine Wärmebehandlung bei 1000 Grad Celsius Argon für 5 Minuten durchgeführt, sodass ein MIS-Vertikal-Feldeffekttransistor vervollständigt wurde.
  • Als eine Vertikal-Halbleitervorrichtung unterschiedlich zu der obigen Vorrichtung war ein Sperrschichtfeldeffekttransistor da. Dieser Transistor hat keinen Oxidfilm unter einer Gate-Elektrode und hat eine Struktur, die so gebildet ist, dass eine Metall-Gate-Elektrode direkt im Kontakt mit einem Silizium-Karbid ist. Der Ein/Aus-Strom, der in die Richtung senkrecht zu der (000-1)-Fläche fließt, wird mittels Anlegens von Spannung an die Gate-Elektrode gesteuert.
  • Auf dieser Weise, da wenn ein MIS-Vertikal-Feldeffekttransistor oder ein Sperrschichtfeldeffekttransistor hergestellt werden, wird in dem Silizium-Karbid-Halbleitersubstrat (Silizium-Karbid-Halbleiterbereich) 21, 22 in dem die obere Schicht eine (000-1)-Fläche hat, ein P-Typ-Halbleiterbereich oder ein N-Typ-Halbleiterbereich wie der erste N-Typ-Silizium-Karbid-Bereich 23, der erste P-Typ-Silizium-Karbid-Bereich 24, der zweite P-Typ-Silizium-Karbid-Bereich 24a u.s.w. mittels Ionen-Implantation gebildet, ist es möglich die Unebenheiten auf der Oberfläche des Silizium-Karbid-Halbleitersubstrats 21, 22 kleiner als auf der (0001)-Fläche zu machen, wodurch ON-Widerstand des MIS-Vertikal-Feldeffekttransistors und des Sperrschichtfeldeffekttransistors auf ungefähr ein Zehntel reduziert wurden.
  • Zudem, da eine Wärmebehandlung zur Verunreinigungsaktivierung durchgeführt wurde nachdem der P-Typ-Halbleiterbereich oder N-Typ-Halbleiterbereich wie der erste N-Typ-Silizium-Karbid-Bereich 23, der erste P-Typ-Silizium-Karbid-Bereich 24 und der zweite P-Typ-Silizium-Karbid-Bereich 24a u.s.w. mittels Ionen-Implantation gebildet wurden, ist es möglich ihn weniger uneben als der der oberen Schicht des Silizium-Karbid-Substrats 21, 22 zu machen, wodurch ferner die elektrischen Eigenschaften des MIS-Vertikal-Feldeffekttransistors und des Sperrschichtfeldeffekttransistors verbessert wurden.
  • Die elektrischen Eigenschaften der Halbleitervorrichtung der oben beschriebenen Erfindung, wie eine Schottky-Barrieren-Diode, eine PN-Typ-Diode, ein Sperrschichtfeldeffekttransistor, ein MIS-Lateral-Feldeffekttransistor und ein MIS-Vertikal-Feldeffekttransistor werden verbessert. sodass sie zur Leistungsverbesserung eines Geräts, wie beispielsweise einem Energieumwandler, einem Treiberinverter, einem Allgemeinzweck-Inverter beiträgt. In dem Fall eines MES-Typ-Feldeffekttransistors, trägt sie zu der Leistungsverbesserung eines GHz-Band-Hochenergie-Hochfrequenz-Kommunikationsgeräts bei, in dem der MES-Typ-Feldeffekttransistor installiert ist.
  • 7 zeigt ein Schaltkreisdiagramm, in dem der MIS-Lateral-Feldeffekttransistor bei einem Treiberinverter angewendet worden ist, wobei der Transistor in einer Position A, gezeigt in 7, angeordnet ist.
  • Im Folgenden werden die Auswirkungen der Wärmebehandlungsdauer auf die Oberfläche-Unebenheiten (RMS) der (0001)-Fläche und der (000-1)-Fläche eines Silizium-Karbid-Halbleitersubstrats und auf einer (000-1)-Fläche erläutert.
  • Damit Effekte der Aktivierungswärmebehandlung auf die Oberfläche-Unebenheiten untersucht werden, wurde das Silizium-Karbid-Substrat einer (0001)-Fläche und das Silizium-Karbid-Substrat einer (000-1)-Fläche für 1 Minute von Raumtemperatur auf 1600 Grad Celsius erhitzt und eine 1 minutige Aktivierungswärmebehandlung und eine 10 minutige Aktivierungswärmebehandlung wurden entsprechend verrichtet und dann wurde die Oberfläche mit einem Atomkraftmikroskop beobachtet, um die Oberflächen-Unebenheiten (RMS) zu messen wurde gemessen. Das Ergebnis ist in Tabelle 1 gezeigt. Wie in Tabelle 1 gezeigt, sind, ohne Beachtung der Wärmebehandlungsdauer wie beispielsweise 1 Minute oder 10 Minuten, die Oberflächen-Unebenheiten (RMS) der (000-1)-Fläche um ungefähr die Hälfte kleiner als die der (0001)-Fläche. Tabelle 1
    Figure 00290001
  • Wenn mittels Bildens in der (000-1)-Fläche der Halbleitervorrichtung, die einen Ionen-Implantationsbereich hat, ein Gate-Isolationsfilm oder Gate-Elektroden darauf gebildet werden, sodass eine Halbleitervorrichtung wie ein Lateral-MIS-Feldeffekttransistor, ein MIS-Vertikal-Feldeffekttransistor, ein MES-Typ-Feldeffekttransistor oder ein Sperrschichtfeldeffekttransistor u.s.w. gebildet werden, wird die Streuung von Elektronenfluss in AN-Phase mittels der Unebenheiten der Silizium-Karbid-Substratoberfläche reduziert, sodass die Elektronen beträchtlich dadurch fließen, wodurch dessen ON-Widerstand reduziert wird. Zusätzlich wird die Hochfrequenzeigenschaft des MES-Typ-Feldeffekttransistors verbessert.
  • Zudem, da wenn einen Sperranteil mittels eines MIS-Lateral-Feldeffekttransistors, eines MIS-Vertikal-Feldeffekttransistors, eines MES-Typ-Feldeffekttransistors, eines Sperrschicht-Typ-Feldeffekttransistors, einer Schottky-Barrieren-Diode und einer PN-Typ-Diode gebildet ist, sind Kristalldefekte schwierig zu erzeugen, wenn in eine Gegenrichtung (negative) Spannung an der Gate-Elektroden angelegt wird, wird Leckstrom reduziert und gleichzeitig wird Spannungsnachweis verbessert.
  • 5A und 5B zeigen eine optische Mikroskop-Photographie (200 Mal) von einer Epitaxieschichtoberfläche, in der der Druck 250 mbar (25 k Pascal) beziehungsweise 500 mbar (50 k Pascal) war, jeweils wenn die Epitaxieschicht auf einer Oberfläche mit einer Neigung zwischen 0 und weniger als 1 Grad mittels einer chemischen Gasreaktion von Silan- und Propangas gebildet wird. Obwohl in dem Fall eines Druckes von 500 mbar die Oberfläche uneben ist, ist in dem Fall eines Druckes von 250 mbar die Oberfläche eben. Deswegen ist es durch Bilden der Epitaxieschicht unter dem Druck von 250 mbar oder weniger, wenn auch die Oberfläche um 0 bis weniger als 1 Grad geneigt ist, möglich eine ebene Epitaxieschicht zu bilden, sodass eine Halbleitervorrichtung mit Elektroden oder einen Gate-Isolationsfilm auf solch einer Expitaxialschicht, ausgezeichnete elektrische Eigenschaften zeigt.
  • Zudem zeigen 6A, 6B, 6C und 6D eine optische Mikroskop-Photographie (200 Mal) von einer Epitaxieschichtoberfläche, in der das Verhältnis der Anzahl von C-Atome und Si-Atome 0.6, 1, 1.5 beziehungsweise 3 ist, wenn die Epitaxieschicht mittels eines Gasabscheideverfahrens von Silan- und Propangas auf einer Oberfläche gebildet ist, die um 0 bis weniger als 1 Grad geneigt ist. 6C zeigt eine Photographie in dem Fall, dass C/Si = 1.5, wobei eine Menge von dreieckförmigen Defekten vorhanden sind. 6D zeigt eine Photographie in dem Fall, dass C/Si = 3, wobei die große Anzahl von Defekten existiert. Andererseits zeigen 6A und 6B eine Photographie in dem Fall, dass C/Si = 0.6 beziehungsweise 1, wobei Defekte nicht beobachtet worden sind und die Oberfläche jeweils eben ist. Deswegen ist es möglich mittels Bildens der Epitaxieschicht unter einer Bedingung, dass C/Si 1.0 oder kleiner ist, eine ebene Epitaxieschicht zu bilden, selbst wenn die (000-1)-Fläche um weniger als 1 Grad geneigt ist, sodass es möglich ist, ausgezeichnete elektrische Eigenschaften in der Halbleitervorrichtung zu erhalten, in der Elektroden oder Gate-Isolationsfilm auf einer solchen Epitaxieschicht gebildet sind.
  • Wie oben beschrieben, da die Halbleitervorrichtung gemäß dieser Erfindung einen Halbleiterbereich hat, in dem zumindest die obere Schicht eine Silizium-Karbid-(000-1)-Fläche und zumindest einer aus einem der P-Typ-Halbleiterbereich und einem N-Typ-Halbleiterbereich wahlweise in der Silizium-Karbid-Halbleiteroberfläche mittels Ionen-Implantation gebildet ist, ist es möglich Unebenheiten der Silizium-Karbid-Bereichsoberfläche zu reduzieren, wodurch elektrische Eigenschaften der Halbleitervorrichtung wie ON-Widerstand und Sperrspannung u.s.w. verbessert werden.
  • Zudem, da eine Wärmebehandlung zur Verunreinigungsaktivierung nach dem Bilden eines P-Typ-Halbleiterbereichs und/oder eines N-Typ-Halbleiterbereichs mittels Ionen-Implantation durchgeführt wird, ist es möglich die obere Schicht des Silizium-Karbid-Halbleiterbereich ebener zu machen, wodurch elektrische Eigenschaften der Halbleitervorrichtung weiter verbessert werden.
  • Also weist diese Erfindung eine Anzahl von Vorteilen und Zwecken auf und es ist nicht nötig, dass jeder auf die Erfindung gerichteter Anspruch, einschränkend sein soll, sodass er alle umfasst.
  • Obwohl nur manche exemplarische Ausführungsbeispiele dieser Erfindung oben im Detail beschrieben worden sind, wird der Fachmann leicht feststellen, dass viele Änderungen der exemplarischen Ausführungsbeispiele möglich sind ohne dass die neuen Lehren und Vorteile dieser Erfindung verlassen werden. Dementsprechend ist beabsichtigt, dass all solche Änderungen in dem Bereich dieser Erfindung enthalten sind.

Claims (17)

  1. Eine Halbleitervorrichtung gebildet auf einem Silizium-Karbid-Halbleitersubstrat, aufweisend: eine Epitaxieschicht, die auf einer Oberfläche gebildet ist, die um 0 bis weniger als 1 Grad gegenüber einer (000-1)-Fläche des Silizium-Karbid-Halbleitersubstrats geneigt (oder abfallend) ist, wobei zumindest einer aus einem P-Typ-Halbleiterbereich oder einem N-Typ-Halbleiterbereich wahlweise in der Epitaxieschicht mittels Ionen-Implantation gebildet ist, eine Metallelektrode, die so gebildet ist, dass eine Oberflächenschicht des P-Typ-Halbleiterbereichs oder des N-Typ-Halbleiterbereichs kontaktiert wird, und die Halbleitervorrichtung eine Schottky-Barrieren-Diode oder eine PN-Typ-Diode ist, die eine Gleichrichtungsfunktion zwischen der Metallelektrode und dem P-Typ-Halbleiterbereich oder dem N-Typ-Halbleiterbereich hat.
  2. Eine Halbleitervorrichtung gebildet auf einem Silizium-Karbid-Halbleitersubstrat, aufweisend: eine Epitaxieschicht, die auf einer Oberfläche gebildet ist, die um 0 bis weniger als 1 Grad gegenüber einer (000-1)-Fläche des Silizium-Karbid-Halbleitersubstrats geneigt (oder abfallend) ist, wobei zumindest einer aus einem P-Typ-Halbleiterbereich oder einem N-Typ-Halbleiterbereich wahlweise in der Epitaxieschicht mittels Ionen-Implantation gebildet ist, eine Metallelektrode, die so gebildet ist, dass eine Oberflächenschicht des P-Typ-Halbleiterbereichs oder des N-Typ-Halbleiterbereichs kontaktiert wird, die Metallelektrode als Gate-Elektrode dient und ein Sourcebereich und ein Drainbereich, die so gebildet sind, dass die Gate-Elektrode zwischen dem Sourcebereich und dem Drainbereich angeordnet ist, und die Halbleitervorrichtung ein MES-Typ-Feldeffekttransistor oder ein Sperrschichtfeldeffekttransistor ist.
  3. Eine Halbleitervorrichtung gebildet auf einem Silizium-Karbid-Halbleitersubstrat enthaltend: eine Epitaxieschicht, die auf einer Oberfläche gebildet ist, die um 0 bis weniger als 1 Grad gegenüber einer (000-1)-Fläche des Silizium-Karbid-Halbleitersubstrats geneigt (oder abfallend) ist, wobei zumindest einer aus einem P-Typ-Halbleiterbereich oder einem N-Typ-Halbleiterbereich wahlweise in der Epitaxieschicht mittels Ionen-Implantation gebildet ist, ein Gate-Isolationsfilm, der aus einem Siliziumoxidfilm hergestellt ist, auf einer oberen Schicht des P-Typ-Halbleiterbereichs oder des N-Typ-Halbleiterbereichs gebildet ist, eine Schicht des Siliziumoxidfilms in Kontakt mit dem Silizium-Karbid-Halbleitersubstrat mittels Oxidation der Epitaxieschicht in Wasser enthaltender Atmosphäre gebildet ist, und Wasserstoffdichte in dem Gate-Isolationsfilms 1.0 × 1019 cm–3 oder größer ist und die Halbleitervorrichtung eine MOS-Struktur hat.
  4. Die Halbleitervorrichtung gemäß Anspruch 3 ferner enthaltend eine Gate-Elektrode, wobei die Halbleitervorrichtung ein Lateral-MIS-Typ-Feldeffekttransistor ist, in dem ein Sourcebereich und ein Drainbereich so gebildet ist, dass die Gate-Elektrode in der Nähe und zwischen der Source und dem Drain angeordnet ist.
  5. Die Halbleitervorrichtung nach Anspruch 3 ferner enthaltend einen Gate-Isolationsfilm und einer Gate-Elektrode auf einem Silizium-Karbid-Halbleiterbereichsoberfläche, wobei die Halbleitervorrichtung ein Vertikal-MIS-Feldeffekttransistor ist, in dem der Sourcebereich in der Nähe der Gate-Elektrode angebracht ist, einen Drain auf der Rückseite des Silizium-Karbid-Substrats vorgesehen ist und Strom fließend in eine c-Achse-Richtung senkrecht zu der Oberfläche der Exitaxieschicht mittels Änderungen von an die Gate-Elektrode angelegter Spannung gesteuert wird.
  6. Die Halbleitervorrichtung gemäß einem der Ansprüche 1–5, wobei das Silizium-Karbid-Substrat ein P-Typ-Substrat oder ein N-Typ-Substrat ist.
  7. Die Halbleitervorrichtung gemäß einem der Ansprüche 1–6, wobei, nachdem Ionen-Implantation der Verunreinigungen zum Bilden eines P-Typ-Halbleiterbereichs oder eines N-Typ-Halbleiterbereichs in der Epitaxieschicht durchgeführt wurde, Wärmebehandlung zur Verunreinigungsaktivierung für 10 Sekunden bis 10 Minuten in einer zwischen 1,500 und 2,000 Grad Celsius nicht aktiven Gasatmosphäre, durchgeführt wird.
  8. Die Halbleitervorrichtung gemäß einem der Ansprüche 1–7, wobei, nachdem Ionen-Implantation der Verunreinigungen zum Bilden eines P-Typ-Halbleiterbereichs oder eines N-Typ-Halbleiterbereichs in der Epitaxieschicht durchgeführt wurde, Wärmebehandlung zur Verunreinigungsaktivierung innerhalb einer Minute bei einer Temperatur zwischen 1,200 Grad Celsius oder weniger und 1,500–2,000 Grad Celsius in nicht aktiver Gasatmosphäre dazu durchgeführt wird und Wärmebehandlung zur Verunreinigungsaktivierung für eine vorbestimmte Zeit in einem Bereich zwischen 10 Sekunden und 10 Minuten bei einer Temperatur in einem Bereich zwischen 1,500 und 2,000 Grad Celsius durchgeführt wird.
  9. Die Halbleitervorrichtung gemäß einem der Ansprüche 1–8, wobei das Silizium-Karbid-Halbleitersubstrat aus 4H-SiC hergestellt ist.
  10. Die Halbleitervorrichtung gemäß einem der Ansprüche 1–9, wobei die Epitaxieschicht auf dem Silizium-Karbid-Halbleitersubstrat gebildet ist und Stephöhe von einer Silizium-Karbid-Halbleitersubstratsoberfläche 1 nm oder weniger ist.
  11. Die Halbleitervorrichtung gemäß einem der Ansprüche 1–10, wobei die auf dem Silizium-Karbid-Halbleitersubstrat gebildete Epitaxieschicht in einer gemischten Gasatmosphäre von Wasserstoffgas und Propangas bei einer Temperatur in einem Bereich von 1,400–1,600 Grad Celsius so wärmebehandelt wird, dass Stephöhe von einer Silizium-Karbid-Halbleitersubstratsoberfläche 1 nm oder weniger ist.
  12. Die Halbleitervorrichtung gemäß einem der Ansprüche 1–11, wobei die Epitaxieschicht mittels Bringens von Silangas in Reaktion mit Propangas unter Druck von 250 mbar (25 kPa) oder weniger hergestellt ist.
  13. Die Halbleitervorrichtung gemäß einem der Ansprüche 1–12, wobei die Epitaxieschicht mittels Gasreaktion von Silan- und Propangas hergestellt ist, wobei das Mischungsverhältnis der Atomdichte von Kohlenstoff (C) zu der von Silizium (Si) 1 oder weniger in der Atmosphäre ist, in der die Gasreaktion stattfindet.
  14. Ein elektrischer Energieumwandler aufweisend die Halbleitervorrichtung gemäß einem der Ansprüche 1–13.
  15. Ein Treiberinverter aufweisend die Halbleitervorrichtung gemäß einem der Ansprüche 1–13.
  16. Ein Allgemeinzweck-Inverter aufweisend die Halbleitervorrichtung gemäß einem der Ansprüche 1–13.
  17. Eine Hochenergie-Hochfrequenz-Kommunikationsvorrichtung aufweisend die Halbleitervorrichtung gemäß einem der Ansprüche 2 und 6–13.
DE102004041883A 2003-08-29 2004-08-30 Halbleitervorrichtung Expired - Fee Related DE102004041883B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003307747A JP2005079339A (ja) 2003-08-29 2003-08-29 半導体装置、およびその半導体装置を用いた電力変換器、駆動用インバータ、汎用インバータ、大電力高周波通信機器
JP2003/307747 2003-08-29

Publications (2)

Publication Number Publication Date
DE102004041883A1 true DE102004041883A1 (de) 2005-06-02
DE102004041883B4 DE102004041883B4 (de) 2012-03-15

Family

ID=34410445

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004041883A Expired - Fee Related DE102004041883B4 (de) 2003-08-29 2004-08-30 Halbleitervorrichtung

Country Status (3)

Country Link
US (1) US7265388B2 (de)
JP (1) JP2005079339A (de)
DE (1) DE102004041883B4 (de)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050084685A (ko) * 2002-11-25 2005-08-26 도꾸리쯔교세이호진 상교기쥬쯔 소고겡뀨죠 반도체장치 및 그 반도체장치를 이용한 전력변환기, 구동용인버터, 범용 인버터, 대전력 고주파 통신기기
EP1619276B1 (de) * 2004-07-19 2017-01-11 Norstel AB Homoepitaktische Züchtung von SiC auf niedrigen ausseraxialen SiC-Scheiben
US7812441B2 (en) 2004-10-21 2010-10-12 Siliconix Technology C.V. Schottky diode with improved surge capability
TWI278090B (en) 2004-10-21 2007-04-01 Int Rectifier Corp Solderable top metal for SiC device
US9419092B2 (en) 2005-03-04 2016-08-16 Vishay-Siliconix Termination for SiC trench devices
US7834376B2 (en) 2005-03-04 2010-11-16 Siliconix Technology C. V. Power semiconductor switch
JP2006321707A (ja) * 2005-04-22 2006-11-30 Bridgestone Corp 炭化ケイ素単結晶ウェハ及びその製造方法
US8221549B2 (en) * 2005-04-22 2012-07-17 Bridgestone Corporation Silicon carbide single crystal wafer and producing method thereof
JP2006351744A (ja) * 2005-06-15 2006-12-28 Fuji Electric Holdings Co Ltd 炭化珪素半導体装置の製造方法
US20070015373A1 (en) * 2005-07-13 2007-01-18 General Electric Company Semiconductor device and method of processing a semiconductor substrate
US8368165B2 (en) 2005-10-20 2013-02-05 Siliconix Technology C. V. Silicon carbide Schottky diode
JP2007220889A (ja) 2006-02-16 2007-08-30 Central Res Inst Of Electric Power Ind ショットキー接合型半導体素子およびその製造方法
JP4900662B2 (ja) * 2006-03-02 2012-03-21 独立行政法人産業技術総合研究所 ショットキーダイオードを内蔵した炭化ケイ素ｍｏｓ電界効果トランジスタおよびその製造方法
US9627552B2 (en) 2006-07-31 2017-04-18 Vishay-Siliconix Molybdenum barrier metal for SiC Schottky diode and process of manufacture
DE102006050360B4 (de) 2006-10-25 2014-05-15 Infineon Technologies Austria Ag Verfahren zum Erzeugen eines elektrischen Kontakts auf SiC
US20080150002A1 (en) 2006-12-22 2008-06-26 Jeong-Mo Hwang Simultaneous Formation of a Top Oxide Layer in a Silicon-Oxide-Nitride-Oxide-Silicon (SONOS) Transistor and a Gate Oxide in a Metal Oxide Semiconductor (MOS)
JP5638739B2 (ja) * 2008-03-07 2014-12-10 富士電機株式会社 半導体装置の製造方法
WO2009134812A1 (en) * 2008-04-28 2009-11-05 Lakota Technologies, Inc. Mosfet with integrated field effect rectifier
JP5458652B2 (ja) * 2008-06-02 2014-04-02 富士電機株式会社 炭化珪素半導体装置の製造方法
US8841682B2 (en) 2009-08-27 2014-09-23 Cree, Inc. Transistors with a gate insulation layer having a channel depleting interfacial charge and related fabrication methods
JP5651410B2 (ja) * 2010-08-27 2015-01-14 新日本無線株式会社 シリコンカーバイドショットキーバリアダイオードおよびその製造方法
CN102569421B (zh) * 2010-12-17 2015-06-17 浙江大学 新型碳化硅肖特基二极管
JP5858934B2 (ja) 2011-02-02 2016-02-10 ローム株式会社 半導体パワーデバイスおよびその製造方法
JP5881322B2 (ja) 2011-04-06 2016-03-09 ローム株式会社 半導体装置
WO2012157679A1 (ja) 2011-05-18 2012-11-22 ローム株式会社 半導体装置およびその製造方法
JP2013030618A (ja) 2011-07-28 2013-02-07 Rohm Co Ltd 半導体装置
JPWO2013183677A1 (ja) 2012-06-06 2016-02-01 ローム株式会社 半導体装置およびその製造方法
CN103515229B (zh) * 2012-06-19 2016-01-06 中芯国际集成电路制造(上海)有限公司 鳍部和鳍式场效应管的形成方法
CN102738030B (zh) * 2012-06-21 2014-07-02 中国科学院微电子研究所 一种pn结结深测算方法
US9496345B2 (en) * 2012-07-31 2016-11-15 National Institute Of Advanced Industrial Science And Technology Semiconductor structure, semiconductor device, and method for producing semiconductor structure
CN102820340A (zh) * 2012-08-31 2012-12-12 电子科技大学 一种浅槽金属氧化物半导体二极管
JP6112600B2 (ja) 2012-12-10 2017-04-12 ローム株式会社 半導体装置および半導体装置の製造方法
JP2014127573A (ja) 2012-12-26 2014-07-07 Rohm Co Ltd 半導体装置
JP6064614B2 (ja) * 2013-01-21 2017-01-25 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
CN103199120A (zh) * 2013-04-23 2013-07-10 上海安微电子有限公司 一种台平面肖特基势垒二极管及其制备方法
JP5649152B1 (ja) * 2013-04-30 2015-01-07 パナソニック株式会社 半導体装置及びその製造方法
EP3046149B1 (de) * 2013-09-09 2019-08-21 Hitachi, Ltd. Halbleiterbauelement, verfahren zur herstellung davon, stromwandlervorrichtung, drehstrommotorsystem, fahrzeug und schienenfahrzeug
JP6242724B2 (ja) 2014-03-20 2017-12-06 株式会社東芝 半導体装置およびその製造方法
JP6271356B2 (ja) 2014-07-07 2018-01-31 株式会社東芝 半導体装置の製造方法
JP6478862B2 (ja) * 2015-07-29 2019-03-06 株式会社東芝 半導体装置
US10193000B1 (en) * 2017-07-31 2019-01-29 Ixys, Llc Fast recovery inverse diode
WO2022118055A1 (ja) * 2020-12-01 2022-06-09 日産自動車株式会社 半導体装置及びその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5011549A (en) * 1987-10-26 1991-04-30 North Carolina State University Homoepitaxial growth of Alpha-SiC thin films and semiconductor devices fabricated thereon
US4912064A (en) * 1987-10-26 1990-03-27 North Carolina State University Homoepitaxial growth of alpha-SiC thin films and semiconductor devices fabricated thereon
US5248385A (en) * 1991-06-12 1993-09-28 The United States Of America, As Represented By The Administrator, National Aeronautics And Space Administration Process for the homoepitaxial growth of single-crystal silicon carbide films on silicon carbide wafers
US6573534B1 (en) * 1995-09-06 2003-06-03 Denso Corporation Silicon carbide semiconductor device
US5972801A (en) * 1995-11-08 1999-10-26 Cree Research, Inc. Process for reducing defects in oxide layers on silicon carbide
US6329088B1 (en) * 1999-06-24 2001-12-11 Advanced Technology Materials, Inc. Silicon carbide epitaxial layers grown on substrates offcut towards <1{overscore (1)}00>
KR20050084685A (ko) * 2002-11-25 2005-08-26 도꾸리쯔교세이호진 상교기쥬쯔 소고겡뀨죠 반도체장치 및 그 반도체장치를 이용한 전력변환기, 구동용인버터, 범용 인버터, 대전력 고주파 통신기기
US6940110B2 (en) * 2002-11-29 2005-09-06 Matsushita Electric Industrial Co., Ltd. SiC-MISFET and method for fabricating the same
EP1619276B1 (de) * 2004-07-19 2017-01-11 Norstel AB Homoepitaktische Züchtung von SiC auf niedrigen ausseraxialen SiC-Scheiben

Also Published As

Publication number Publication date
US20050077591A1 (en) 2005-04-14
DE102004041883B4 (de) 2012-03-15
JP2005079339A (ja) 2005-03-24
US7265388B2 (en) 2007-09-04

Similar Documents

Publication Publication Date Title
DE102004041883B4 (de) Halbleitervorrichtung
DE102013022598B3 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE10393777T5 (de) Halbleitervorrichtung und elektrischer Leistungswandler, Ansteuerungsinverter, Mehrzweckinverter und Höchstleistungs-Hochfrequenz-Kommunikationsgerät unter Verwendung der Halbleitervorrichtung
DE112015004093B4 (de) Siliciumcarbid-halbleitervorrichtung und verfahren zum herstellen einer siliciumcarbid-halbleitervorrichtung
DE102005017814B4 (de) Siliziumkarbid-Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102015103072B4 (de) Halbleitervorrichtung mit grabenstruktur einschliesslich einer gateelektrode und einer kontaktstruktur fur ein diodengebiet
DE102007001643B4 (de) Halbleitervorrichtung
DE10000754B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE19931324B4 (de) Siliciumcarbid-MOS-Halbleiter-Bauelement und Verfahren zu seiner Herstellung
DE3326534C2 (de)
DE112017000949B4 (de) Verfahren zum herstellen einer verbindungshalbleitervorrichtung undverbindungshalbleitervorrichtung
DE112014001050B4 (de) Transistor mit isoliertem gate und temperaturkompensation
DE112013006438T5 (de) Siliziumkarbid-Halbleitervorrichtung
DE112016003510T5 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE102015117469A1 (de) Verfahren zum herstellen einer halbleitervorrichtung mit grabengate durch verwenden einer screenoxidschicht
DE112019000292T5 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE19809554A1 (de) Siliziumkarbidhalbleitervorrichtung
DE102014107325A1 (de) Halbleiterbauelement
DE19900169A1 (de) Vertikaler Siliciumcarbid-Feldeffekttransistor und Verfahren zu seiner Herstellung
DE102013010245A1 (de) Halbleitervorrichtung
DE112016004718B4 (de) Halbleitereinheit
DE102015103070A1 (de) Leistungshalbleitervorrichtung einschliesslich trenchgatestrukturen mit zu einer hauptkristallrichtung geneigten longitudinalachsen
DE112013002178T5 (de) Vertikale Hochspannungshalbleitervorrichtung und Herstellungsverfahren davon
DE112017002379T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102019109368B4 (de) Halbleitervorrichtung mit siliziumcarbidkörper und herstellungsverfahren

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20120616

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20130301