JP2007220889A - ショットキー接合型半導体素子およびその製造方法 - Google Patents

ショットキー接合型半導体素子およびその製造方法 Download PDF

Info

Publication number
JP2007220889A
JP2007220889A JP2006039358A JP2006039358A JP2007220889A JP 2007220889 A JP2007220889 A JP 2007220889A JP 2006039358 A JP2006039358 A JP 2006039358A JP 2006039358 A JP2006039358 A JP 2006039358A JP 2007220889 A JP2007220889 A JP 2007220889A
Authority
JP
Japan
Prior art keywords
schottky
heat treatment
sic
electrode
silicon carbide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006039358A
Other languages
English (en)
Inventor
Shuichi Tsuchida
秀一 土田
Tomonobu Nakamura
智宣 中村
Toshiyuki Mitsuyanagi
俊之 三柳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Central Research Institute of Electric Power Industry
Original Assignee
Central Research Institute of Electric Power Industry
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Central Research Institute of Electric Power Industry filed Critical Central Research Institute of Electric Power Industry
Priority to JP2006039358A priority Critical patent/JP2007220889A/ja
Priority to CNA2007800055286A priority patent/CN101385146A/zh
Priority to KR1020087020029A priority patent/KR20080096543A/ko
Priority to PCT/JP2007/052757 priority patent/WO2007094421A1/ja
Priority to EP07714287A priority patent/EP1990837A4/en
Priority to US12/279,408 priority patent/US7902054B2/en
Publication of JP2007220889A publication Critical patent/JP2007220889A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47Schottky barrier electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048Making electrodes
    • H01L21/0495Schottky electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609Diodes
    • H01L29/66143Schottky diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】n因子を増加させることなく、ショットキー障壁高さを電力損失が最小となる範囲内において所望の値に制御可能な、ショットキー電極としてTa電極を用いた炭化珪素ショットキー接合型半導体素子およびその製造方法を提供する。
【解決手段】(000−1)C面からの傾斜角が0°〜10°の範囲にあるn型の炭化珪素エピタキシャル膜の結晶面にTaを堆積した後、300℃〜1200℃の温度範囲で熱処理することによりショットキー電極を形成する。
【選択図】図3

Description

本発明は、炭化珪素エピタキシャル膜の表面にショットキー電極を有するショットキー接合型半導体素子およびその製造方法に関する。
炭化珪素(SiC)は、Siと比べてバンドギャップが約3倍、飽和ドリフト速度が約2倍、絶縁破壊電界強度が約10倍と優れた物性値を有する半導体であることから、電力用半導体素子の材料として開発が進み、現在ではSiCを用いたショットキーバリヤダイオード(SBD)が市販されるに至っている。
このSBDは、昇華法などにより結晶成長させたSiCのバルク単結晶をウエハ状にスライスして得られたSiC単結晶基板と、このSiC単結晶基板の表面から化学気相蒸着(CVD:Chemical Vapor Deposition)で成長させたSiCエピタキシャル膜と、この
SiCエピタキシャル膜の表面にスパッタ、真空蒸着などにより堆積したショットキー電極と、SiC単結晶基板の裏面側に堆積したオーミック電極とから構成される。
SBD等のショットキー接合型の電力用半導体素子では、運転時における電力損失の低減が課題の一つとされており、そのための技術開発が行われている。順方向への通電時における電力損失と、逆方向電圧の作用時におけるリーク電流などによる電力損失との総和に基づいたSBDの電力損失は、ショットキー電極とSiCエピタキシャル膜との接合界面におけるショットキー障壁の高さ(SBH:Schottky Barrier Height)に依存する。
例えば、50%デューティーサイクルにおけるSBDの電力損失密度は1/2(Vff+Vrr)と記載できる(非特許文献1)。ここで、Vrは逆方向電圧、Jfは順方向電流、Vfは順方向電圧、Jrは逆方向電流である。SBDの評価はVrとJfで表現される。一方、VfとJrはSBHに依存する。一例として、Jfを100Acm-2、Vrを4kVとして4H−SiCSBDの電力損失を計算すると、25℃〜200℃の範囲内において、SBHが1.18〜1.3eVであるときに最小になる。
逆方向耐電圧が0.6〜5.0kV程度であるSBDが使用されることが多いが、このような逆方向耐電圧では、SBHが0.9〜1.3eV程度である場合に電力損失が最小となる。しかし、従来ショットキー電極の材料として使用されているNiまたはTiでショットキー電極を形成した場合、そのSBHは、Niで1.6eV、Tiで0.8eV程度となり、SBDの電力損失を最小にすることはできない。
NiまたはTiをショットキー電極としたSBDにおけるSBHを制御する技術として、これらの金属をSiCエピタキシャル膜上に堆積した後、熱処理を行うことが知られている。ところが、熱処理を施すことによって、SBDの性能を表すパラメータである理想因子(n因子)の値が増大し、理想的な値である1から大きく離れてしまう。
一般に、ショットキー障壁界面を通過する電流が障壁の山の上だけを通過する場合、すなわち熱拡散電流輸送のみであるとした場合では、電圧に対して電流が指数関数的に増大し、電流値はexp(eV/kT)−1(ここで、eは素電荷、Vは電圧、kはボルツマン定数、Tは温度)と表される。しかし、障壁の山の上だけでなく、障壁の内部をトンネリングなどにより通過する場合では、電圧が低くても電流が流れてしまい、電流値は上式からずれるため、電圧Vを見かけ上、式に合うようにV/nで置き換えて、電流値はexp(eV/nkT)−1と表現される。このnが理想因子であり、熱拡散輸送電流のみの
理想的な場合ではn=1であるが、各種の要因によりこれ以外の電流が流れる実際の場合では、n因子の値は1よりも大きくなる。
上記したように、NiまたはTiを堆積した後、SBHを制御するために熱処理を行うと、n因子の値は1よりも大幅に増加してSBDの性能が劣化し、例えば逆方向電圧の作用時におけるリーク電流が増加してしまうなどの問題があった。
炭化珪素半導体素子において、ショットキー電極を形成する結晶面として最も代表的なものは、C軸から[11−20]方向あるいは[01−10]方向に数度傾けた(0001)Si面であり、NiまたはTiを(0001)Si面に形成したものがSBDの製作に用いられている。
Ni、Tiをショットキー電極材料とした場合における上記の問題を解決する技術として、本出願人は、ショットキー電極材料としてMo、Wを用いた技術を特許出願した(特許文献1)。特許文献1の図2および段落[0015]〜[0035]には、4H−SiCの(0001)Si面にMoまたはWを堆積した後、300〜1200℃で熱処理した場合におけるSBDおよびn因子の熱処理温度依存性の試験結果が示されている。同図に示されるように、ショットキー電極材料としてMo、Wを用いた場合には、n因子を1.05以下に保った状態で、SBDを1.0〜1.3eV(Moでは1.1〜1.3eV、Wでは1.0〜1.1eV)の範囲内で制御することができる。
SiCは、Siに比べて禁制帯幅が広く、熱伝導率が高いことから、炭化珪素半導体素子は、高温環境下で動作を行う必要がある用途にも期待されているが、素子の製造工程において上記のような温度で熱処理を行うと、得られる製品は高温下においても安定した動作が可能となり、リーク電流が低減するなど高温環境下の特性が向上し、さらにサージ耐性が向上する。
この他、(0001)Si面にショットキー電極材料の金属を堆積した後、熱処理した場合における熱処理温度依性を具体的な実施例に基づいて開示したものとしては、特許文献2,3がある。特許文献2の図2および段落[0021]〜[0024]に示される実施例には、6H−SiCの(0001)Si面に、Ti、Au、Pdを堆積した後、熱処理することにより、これらの金属とSiCとの界面に合金層が形成され、熱処理の結果SBHが下がって順方向特性が改善されたことが記載されている。
特許文献3の図1および段落[0027]〜[0041]に示される実施例には、キャリア濃度が相対的に低い4H−SiCの(0001)Si面と、キャリア濃度が相対的に高い(000−1)C面との両方にMoを堆積した後、熱処理することによって、(0001)Si面にショットキー電極を形成し、同時に(000−1)C面にオーミック電極を形成したSBDが記載されている。
本発明者らは、ショットキー電極材料としてTaを用いることを検討した。しかし、実際に4H−SiCの(0001)Si面にTaを堆積し、300℃〜700℃の範囲内で熱処理を行ったものについて、SBHおよびn因子の熱処理温度依存性を評価した結果、図4に示すようにn因子は1.05以下の低い値に保たれるが、図3に示すように、熱処理温度の増加と共にSBHは1.0eV未満に単調に減少してゆき、電力損失低減の点で望ましい範囲から外れてしまう。
このような背景にあって、Taを堆積する結晶面の検討を行い、結晶面として(000−1)C面を使用することを検討した。
なお、特許文献4,5には、(000−1)C面にショットキー電極を形成する技術が
開示されているが、特許文献4では、図1および段落[0022]〜[0035]に記述された具体的な実施形態においてショットキー電極としてAl電極を使用している。さらに、SBHおよびn因子の熱処理温度依存性については何ら言及されていない。
特許文献5では、具体的な実施例([実施例1]の欄)において、ショットキー電極としてNi電極またはTi電極を使用している。さらに、SBHおよびn因子の熱処理温度依存性については何ら言及されていない。
特開2005−311347号公報 特開2000−164528号公報 特開2004−221513号公報 特開2004−022796号公報 特開2005−079339号公報 「アイイーイーイー トランス エレクトロン デバイシス(IEEE Trans. Electron Devices)」1993年3月、第40巻、第3号、p.645−655
本発明は、n因子を増加させることなく、ショットキー障壁高さを電力損失が最小となる範囲内において所望の値に制御可能な、ショットキー電極としてTa電極を用いた炭化珪素ショットキー接合型半導体素子の製造方法を提供することを目的としている。
また本発明は、n因子が小さく、ショットキー障壁高さが電力損失が最小となる範囲内にあり、さらに、高温環境下での使用に適している、ショットキー電極としてTa電極を用いた炭化珪素ショットキー接合型半導体素子を提供することを目的としている。
本発明の炭化珪素ショットキー接合型半導体素子の製造方法は、(000−1)C面からの傾斜角が0°〜10°の範囲にあるn型の炭化珪素エピタキシャル膜の結晶面にタンタルを堆積した後、300℃〜1200℃の温度範囲で熱処理することによりショットキー電極を形成することを特徴としている。
本発明の炭化珪素ショットキー接合型半導体素子は、(000−1)C面からの傾斜角が0°〜10°の範囲にあるn型の炭化珪素エピタキシャル膜の結晶面に、タンタルからなるショットキー電極が形成され、
ショットキー電極と炭化珪素エピタキシャル膜との界面には、タンタルと炭化珪素との反応による合金が形成され、
ショットキー電極のショットキー障壁高さが1.0eV〜1.3eVの範囲にあり、n因子が1.05以下であることを特徴としている。
本発明の炭化珪素ショットキー接合型半導体素子の製造方法によれば、n因子を1.05以下の低い値に保ちながら、ショットキー障壁高さを、電力損失が最小となる範囲にある1.0eV〜1.3eVにおいて所望の値に制御することができる。
本発明の炭化珪素ショットキー接合型半導体素子は、n因子が小さく、ショットキー障壁高さは電力損失が最小となる範囲内にある。また、製造工程において、ショットキー電極材料であるTaを堆積後に予め高温の熱処理が加えられているので、高温環境下の特性が良好であり、さらにサージ電流等による発熱に対する耐性が高い。
以下、図面を参照しながら本発明の実施形態について説明する。図1は、本発明の一実施形態におけるショットキーバリヤダイオードを示す断面図である。本実施形態のショットキーバリヤダイオード1は、4H−SiC単結晶基板2の上に、4H−SiCエピタキシャル膜3が形成された基板を備えている。
SiCエピタキシャル膜3の表面における結晶面は(000−1)C面であり、その上には、Taからなるショットキー電極9が形成されている。
一方、SiC単結晶基板2のSiCエピタキシャル膜3とは反対側の面(以下、「裏面」という。)における結晶面は(0001)Si面であり、その上には、Niからなるオーミック電極8が形成されている。
ショットキー電極9の周縁部には、イオン注入層4が形成されている。このイオン注入層4は、電界集中を緩和して耐電圧性を向上するためのものであり、アルミイオンをイオン注入した後、熱処理することにより形成される。
SiCエピタキシャル膜3の表面におけるショットキー電極9が形成された以外の部分は、熱酸化によって形成したパッシベーション用の酸化膜5によって覆われている。
図示はしないが、アノードであるショットキー電極9は、アルミニウム等のワイヤを接続するか、金属配線をスパッタ等によって形成するか、あるいはハンダを用いてリードフレームに素子を固定する等の方法により外部と電気的に接続される。ショットキー電極9の上には、金属同士の密着強度や抵抗値等を考慮して、複数種類の金属膜が積層されていてもよい。
本実施形態のショットキーバリヤダイオードの製造工程を、図2(a)〜図2(d)を参照しながら説明する。SiC単結晶基板2は、高濃度(5×1018cm-3)に不純物がドープされたn型の4H−SiC基板であり、昇華法(改良レーリー法)により結晶成長させたSiCのバルク結晶をスライスしたものを使用している。
改良レーリー法による場合、例えば、坩堝にSiC粉末を入れて2200〜2400℃で加熱して気化し、種結晶の表面に、典型的には0.8〜1mm/hの速度で堆積させてバルク成長させる。得られたインゴットを所定の厚さに、所望の結晶面が表出するようにスライスしてSiC単結晶基板2が得られる。
このSiC単結晶基板2の表面を研磨処理などで平滑化する。切り出したウエハの表面を、水素エッチング、化学機械研磨(CMP:Chemical Mechanical Polishing)などにより処理して鏡面状に平滑化すると、エピタキシャル膜へのベーサルプレーン転位の伝播密度が低減する。
次に、SiC単結晶基板2の平滑化した表面からCVDによってSiC単結晶膜をエピタキシャル成長させる。Cの原料ガスとしはプロパン等が用いられ、Siの原料ガスとしてはシラン等が用いられる。これらの原料ガスと、水素等のキャリアガスと、ドーパントガスである窒素との混合ガスをSiC単結晶基板2の表面に供給する。
これらのガス雰囲気下、例えば1500〜1600℃、40〜80Torrの条件で、2〜20μm/hの成長速度でSiCをエピタキシャル成長させる。
SiC単結晶基板2の結晶面としては、(000−1)C面からの傾斜角(オフ角)が0°〜10°の範囲にある面が使用される。具体的には、例えば、(000−1)C面から[01−10]方向、[11−20]方向、あるいは[01−10]方向と[11−20]方向との中間方向のオフ方位に傾斜させて切り出した基板を使用し、この結晶面からステップフロー成長技術によりSiCをエピタキシャル成長させる。
これにより、SiC単結晶基板2と同一の結晶型である4H−SiC単結晶がステップフロー成長し、不純物として窒素が2.2×1015cm-3ドープされた膜厚30μmのSiCエピタキシャル膜3が形成される。
エピタキシャル成長を行うための具体的な装置としては、縦型ホットウォール炉を用いることができる。縦型ホットウォール炉には、石英で形成された水冷2重円筒管が設置され、水冷2重円筒管の内部には、円筒状断熱材、グラファイトで形成されたホットウォール、およびSiC単結晶基板2を縦方向に保持するための楔形サセプタが設置されている。水冷2重円筒管の外側周囲には、高周波加熱コイルが設置され、高周波加熱コイルによりホットウォールを高周波誘導加熱し、ホットウォールからの輻射熱により、楔形サセプタに保持されたSiC単結晶基板2を加熱する。SiC単結晶基板2を加熱しながら水冷2重円筒管の下方より反応ガスを供給することによって、SiC単結晶基板2の表面にSiCがエピタキシャル成長する。
SiC単結晶基板2の表面にSiCエピタキシャル膜3を成膜した後、この基板を洗浄し、次いで熱酸化炉に基板を導入して1125℃で1時間程度の酸化処理を施す。これによって、イオン注入時に汚染を防止するための保護膜として作用する酸化膜をSiCエピタキシャル膜3の上に形成する。
次に、フォトリソグラフィー技術によって酸化膜の一部を除去して開口を形成し、この開口からSiCエピタキシャル膜3を露出させる。その後、この開口からp型不純物となるアルミニウムをイオン注入し、イオン注入層4(JTE:Junction Termination Extension)を形成する(図2(a))。
このイオン注入層4は、ショットキー電極の周縁部となる位置に形成される。イオン注入層4中のアルミイオン濃度は、中心から外部に向かって濃度が低くなるように制御され、アルミイオン濃度は中心において2.2×1018cm-3、外部において3×1017cm-3となっている。アルミイオンを注入した後、アルミニウムを電気的に活性化するために1700℃で3分間の熱処理を施す。
次に、得られた基板を洗浄した後、1200℃で5時間の酸化処理を施し、図2(b)に示すように、基板の両面にSiO2の酸化膜5,6を形成する。SiC単結晶基板2の
裏面側の酸化膜6をバッファードフッ酸により除去した後、図2(c)に示すように、この裏面に真空蒸着法により膜厚350nmのニッケル膜7を堆積させ、次いで、1050℃で90秒間の熱処理を施す。この熱処理によって、ニッケル膜7とSiC単結晶基板2は合金(ニッケルシリサイド)を形成し、図2(d)のオーミック電極8として機能する。
オーミック電極8を形成した後、フォトリソグラフィー技術によって、ショットキー電極を形成すべき領域の酸化膜5を除去する。その後、スパッタ法により、室温〜50℃程度で数分間、スパッタガスとしてArを用いてSiCエピタキシャル膜3の表面にタンタル膜(ショットキー電極)9を膜厚100nmで堆積する。
タンタル膜9を堆積した後、300℃〜1200℃の温度範囲で、アルゴン、窒素などの不活性ガスの雰囲気下において熱処理を施す。
この熱処理によって、SiCエピタキシャル膜3とタンタル膜9との界面で合金化が進行し、界面に、例えば数nmの合金層が形成される。この合金層の存在は、高分解能透過型電子顕微鏡によってコントラスト像として確認することができる。合金層の組成は、TaCとTaSiとからなるアロイであると考えられる。
熱処理によって合金層を形成することにより、ショットキーバリヤダイオードの使用時における温度条件などの変動に対して物性を安定化するとともに、電力損失が最小となる領域においてSBHが所望の値となるようにSBHを制御することができる。すなわち、300〜1200℃、好ましくは400〜700℃の範囲内で熱処理を施すことによって、SBHを1.0〜1.3eV(400〜700℃では1.0〜1.1eV)の間で任意に制御することができる。この際、n因子はこの温度範囲における熱処理によってはほとんど変動せずに、1に近い低い値に保たれる。
4H−SiCの(000−1)C面にTaのショットキー電極を形成した以下のショットキーバリヤダイオードを実際に作製し、そのSBHおよびn因子の熱処理温度依存性を測定した。SiC基板としては、市販のn型4H−SiC単結晶基板の上に、上述した縦型ホットウォール炉を用いて、不純物として窒素が5×1015cm-3ドープされた膜厚20μmのSiCエピタキシャル膜を成長させたものを用いた。SiC基板の結晶面としては、(000−1)C面より<11−20>方向に8度傾いたものを用いた。なお、成長に伴う面状、線状等の欠陥の発生を1cm-2未満に抑えるように成長条件を最適化すると共に、SiC単結晶基板とエピタキシャル膜との間には、マイクロパイプの影響を低減するために、マイクロパイプを停止する層を、Jpn. J. Appl. Phys., 41, (2002), p. L1300に記載の方法に従って形成した。
イオン注入によってエッジターミネーションを形成した後、SiCエピタキシャル膜の上に犠牲酸化膜を形成し、その裏面側にNi電極を形成した。その後、エピタキシャル膜上の犠牲酸化膜を除去し、露出した(000−1)C面にTaをスパッタ蒸着して、直径300μm〜500μmのショットキー接合を形成した。その後、不活性ガスの雰囲気下、各種の温度で熱処理を行った。
このようにして得られたショットキーバリヤダイオードにおけるSBHの熱処理温度依存性を図3に、n因子の熱処理温度依存性を図4に示す。なお、Taショットキー電極を(0001)Si面に形成した以外は上記と同様にして作製したショットキーバリヤダイオードについての結果も併せて示した。
図3に示すように、400℃付近よりも低温での熱処理では、熱処理温度の増加と共に、SBHは熱処理前の約1.1eVから約1.0eVまで単調に減少するが、400℃付近よりも高温での熱処理では、熱処理温度の増加と共に、SBHは単調に増加し、700℃では約1.1eVになる。図示しないが、1200℃までの熱処理によって、SBHを1.3eVまでの範囲で制御することができる。これらの熱処理温度範囲において、図4に示すようにn因子は1.05以下に保たれる。
以上のように、(000−1)C面にTa電極を堆積して熱処理することで、n因子を低い値に保ちながら、電力損失が最小となる範囲においてSBHを制御することができるので、順方向特性(オン抵抗:Ron)および耐電圧特性に優れ、電力損失の少ないショットキーバリヤダイオードが得られる。
さらに、製造工程において予めショットキー電極に高温の熱処理が加えられているので、本発明により得られるショットキーバリヤダイオードは高温下においても安定した動作が可能であり、高温環境下の特性が良い。すなわち、高温下においてもリーク電流が非常に少なく、また、ダイオードへ突発的に流れるサージ電流によって発熱しても、上記したように予めショットキー電極に高温の熱処理が加えられているので損傷しにくい。
以上、実施形態に基づき本発明について説明したが、本発明は上記の実施形態に何ら限
定されることはなく、その要旨を逸脱しない範囲内において各種の変形、変更が可能である。その一例を以下に示す。
タンタルをSiCエピタキシャル膜3上に堆積する方法としては、スパッタ法の他、真空蒸着法、電子ビーム法などを用いてもよい。
オーミック電極の材料は特に限定されず、その具体例としては、チタン、タングステン、クロム、モリブデンなどが挙げられる。
SiC単結晶基板2として、改良レーリー法によりバルク成長させたものの他、CVD法によってバルク成長させたものを用いてもよい。
ショットキー電極の周縁部における電界集中を緩和する構造は、上記の実施形態におけるもの以外の構造であってもよい。
パッシベーション用の表面保護膜は、熱酸化膜の他、CVD(Chemical Vapor Deposition)による堆積膜で形成されていてもよい。
上記の実施形態ではショットキーバリヤダイオードについて例示したが、この他、本発明は、例えばMESFETなど、SiCエピタキシャル膜とショットキー接合を形成する各種のショットキー接合型半導体素子にも適用される。
図1は、本発明の一実施形態におけるショットキーバリヤダイオードを示す断面図である。 図2は、図1のショットキーバリヤダイオードの製造方法を工程順に説明する断面図である。 図3は、(000−1)C面または(0001)Si面にTaショットキー電極を形成したショットキーバリヤダイオードにおけるSBHの熱処理温度依存性を示す。 図4は、(000−1)C面または(0001)Si面にTaショットキー電極を形成したショットキーバリヤダイオードにおけるn因子の熱処理温度依存性を示す。
符号の説明
1 ショットキーバリヤダイオード
2 SiC単結晶基板
3 SiCエピタキシャル膜
4 イオン注入層
5 酸化膜
6 酸化膜
7 ニッケル膜
8 オーミック電極
9 ショットキー電極(タンタル膜)

Claims (2)

  1. (000−1)C面からの傾斜角が0°〜10°の範囲にあるn型の炭化珪素エピタキシャル膜の結晶面にタンタルを堆積した後、300℃〜1200℃の温度範囲で熱処理することによりショットキー電極を形成することを特徴とする炭化珪素ショットキー接合型半導体素子の製造方法。
  2. (000−1)C面からの傾斜角が0°〜10°の範囲にあるn型の炭化珪素エピタキシャル膜の結晶面に、タンタルからなるショットキー電極が形成され、
    ショットキー電極と炭化珪素エピタキシャル膜との界面には、タンタルと炭化珪素との反応による合金が形成され、
    ショットキー電極のショットキー障壁高さが1.0eV〜1.3eVの範囲にあり、n因子が1.05以下であることを特徴とする炭化珪素ショットキー接合型半導体素子。
JP2006039358A 2006-02-16 2006-02-16 ショットキー接合型半導体素子およびその製造方法 Pending JP2007220889A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2006039358A JP2007220889A (ja) 2006-02-16 2006-02-16 ショットキー接合型半導体素子およびその製造方法
CNA2007800055286A CN101385146A (zh) 2006-02-16 2007-02-15 肖特基结半导体元件及其制造方法
KR1020087020029A KR20080096543A (ko) 2006-02-16 2007-02-15 쇼트키 접합형 반도체 소자 및 그 제조 방법
PCT/JP2007/052757 WO2007094421A1 (ja) 2006-02-16 2007-02-15 ショットキー接合型半導体素子およびその製造方法
EP07714287A EP1990837A4 (en) 2006-02-16 2007-02-15 SEMICONDUCTOR ELEMENT WITH SCHOTTKY TRANSITION AND MANUFACTURING METHOD THEREFOR
US12/279,408 US7902054B2 (en) 2006-02-16 2007-02-15 Schottky barrier semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006039358A JP2007220889A (ja) 2006-02-16 2006-02-16 ショットキー接合型半導体素子およびその製造方法

Publications (1)

Publication Number Publication Date
JP2007220889A true JP2007220889A (ja) 2007-08-30

Family

ID=38371598

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006039358A Pending JP2007220889A (ja) 2006-02-16 2006-02-16 ショットキー接合型半導体素子およびその製造方法

Country Status (6)

Country Link
US (1) US7902054B2 (ja)
EP (1) EP1990837A4 (ja)
JP (1) JP2007220889A (ja)
KR (1) KR20080096543A (ja)
CN (1) CN101385146A (ja)
WO (1) WO2007094421A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013187420A (ja) * 2012-03-08 2013-09-19 Kwansei Gakuin 半導体装置、オーミック電極の形成方法、半導体装置の製造方法
WO2014083968A1 (ja) * 2012-11-29 2014-06-05 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
KR20140074930A (ko) * 2011-09-11 2014-06-18 크리, 인코포레이티드 쇼트키 다이오드
KR20170073516A (ko) * 2015-12-18 2017-06-28 가부시키가이샤 플로스피아 반도체 장치

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5078314B2 (ja) 2006-10-18 2012-11-21 ローム株式会社 ショットキーバリアダイオードおよびその製造方法
US8232558B2 (en) 2008-05-21 2012-07-31 Cree, Inc. Junction barrier Schottky diodes with current surge capability
DE112009004667B4 (de) * 2009-04-16 2015-05-28 Mitsubishi Electric Corp. Verfahren zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung
US9117739B2 (en) 2010-03-08 2015-08-25 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
US8618582B2 (en) * 2011-09-11 2013-12-31 Cree, Inc. Edge termination structure employing recesses for edge termination elements
US8664665B2 (en) * 2011-09-11 2014-03-04 Cree, Inc. Schottky diode employing recesses for elements of junction barrier array
KR20130049919A (ko) * 2011-11-07 2013-05-15 현대자동차주식회사 실리콘카바이드 쇼트키 배리어 다이오드 소자 및 이의 제조 방법
JP2013105868A (ja) * 2011-11-14 2013-05-30 Sumitomo Electric Ind Ltd ショットキーバリアダイオードの製造方法
US10768316B2 (en) * 2018-04-12 2020-09-08 Dalian University Of Technology Silicon carbide single crystal x-ray detector and preparation method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001053293A (ja) * 1999-08-10 2001-02-23 Fuji Electric Co Ltd SiCショットキーダイオードおよびその製造方法
JP2004022796A (ja) * 2002-06-17 2004-01-22 Matsushita Electric Ind Co Ltd 炭化珪素半導体素子およびその形成方法
US20060006394A1 (en) * 2004-05-28 2006-01-12 Caracal, Inc. Silicon carbide Schottky diodes and fabrication method

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000164528A (ja) 1998-11-25 2000-06-16 Sanyo Electric Co Ltd ショットキ接合を有する炭化珪素半導体装置
DE19954866A1 (de) 1999-11-15 2001-05-31 Infineon Technologies Ag Verfahren zur Behandlung einer durch Epitaxie hergestellten Oberfläche eines SiC-Halbleiterkörpers und danach hergestellten Schottkykontakt
US7262434B2 (en) * 2002-03-28 2007-08-28 Rohm Co., Ltd. Semiconductor device with a silicon carbide substrate and ohmic metal layer
JP3890311B2 (ja) 2002-03-28 2007-03-07 ローム株式会社 半導体装置およびその製造方法
JP2005079339A (ja) 2003-08-29 2005-03-24 National Institute Of Advanced Industrial & Technology 半導体装置、およびその半導体装置を用いた電力変換器、駆動用インバータ、汎用インバータ、大電力高周波通信機器
JP2005167035A (ja) 2003-12-03 2005-06-23 Kansai Electric Power Co Inc:The 炭化珪素半導体素子およびその製造方法
US7507650B2 (en) * 2004-03-26 2009-03-24 Central Research Institute Of Electric Power Industry Process for producing Schottky junction type semiconductor device
JP4021448B2 (ja) 2004-03-26 2007-12-12 財団法人電力中央研究所 ショットキー接合型半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001053293A (ja) * 1999-08-10 2001-02-23 Fuji Electric Co Ltd SiCショットキーダイオードおよびその製造方法
JP2004022796A (ja) * 2002-06-17 2004-01-22 Matsushita Electric Ind Co Ltd 炭化珪素半導体素子およびその形成方法
US20060006394A1 (en) * 2004-05-28 2006-01-12 Caracal, Inc. Silicon carbide Schottky diodes and fabrication method

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140074930A (ko) * 2011-09-11 2014-06-18 크리, 인코포레이티드 쇼트키 다이오드
JP2014530484A (ja) * 2011-09-11 2014-11-17 クリー インコーポレイテッドCree Inc. ショットキー・ダイオード
JP2017118125A (ja) * 2011-09-11 2017-06-29 クリー インコーポレイテッドCree Inc. ショットキー・ダイオード
KR101984836B1 (ko) * 2011-09-11 2019-06-03 크리, 인코포레이티드 쇼트키 다이오드
JP2013187420A (ja) * 2012-03-08 2013-09-19 Kwansei Gakuin 半導体装置、オーミック電極の形成方法、半導体装置の製造方法
WO2014083968A1 (ja) * 2012-11-29 2014-06-05 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
US9224877B2 (en) 2012-11-29 2015-12-29 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device and method for manufacturing same
KR20170073516A (ko) * 2015-12-18 2017-06-28 가부시키가이샤 플로스피아 반도체 장치
US10128349B2 (en) 2015-12-18 2018-11-13 Flosfia Inc. Semiconductor device

Also Published As

Publication number Publication date
EP1990837A1 (en) 2008-11-12
US7902054B2 (en) 2011-03-08
WO2007094421A1 (ja) 2007-08-23
US20090096053A1 (en) 2009-04-16
CN101385146A (zh) 2009-03-11
KR20080096543A (ko) 2008-10-30
EP1990837A4 (en) 2010-08-25

Similar Documents

Publication Publication Date Title
KR100797855B1 (ko) 쇼트키 접합형 반도체 장치의 제조방법
JP4021448B2 (ja) ショットキー接合型半導体装置の製造方法
US7902054B2 (en) Schottky barrier semiconductor device and method for manufacturing the same
JP5285202B2 (ja) バイポーラ型半導体装置およびその製造方法
JP4185215B2 (ja) SiCウエハ、SiC半導体デバイス、および、SiCウエハの製造方法
JP5706823B2 (ja) SiC単結晶ウエハーとその製造方法
US9691607B2 (en) Process for producing epitaxial silicon carbide single crystal substrate and epitaxial silicon carbide single crystal substrate obtained by the same
JP3692076B2 (ja) SiC単結晶およびその成長方法
JP5011493B2 (ja) 炭化珪素半導体素子の製造方法
US20070290211A1 (en) Bipolar Semiconductor Device and Process for Producing the Same
JP2009088223A (ja) 炭化珪素半導体基板およびそれを用いた炭化珪素半導体装置
JP4879507B2 (ja) バイポーラ型半導体装置の順方向電圧回復方法、積層欠陥縮小方法およびバイポーラ型半導体装置
US20220336589A1 (en) Contact structures for n-type diamond
JP2010189235A (ja) n型SiC単結晶の製造方法、それによって得られるn型SiC単結晶およびその用途
WO2008015766A1 (en) Method for recovering forward voltage of bipolar semiconductor device, method for reducing lamination defect and bipolar semiconductor device
Nicley et al. Fabrication and characterization of a corner architecture Schottky barrier diode structure
JP2007235162A (ja) ショットキー接合型半導体装置
JP2010157547A (ja) 炭化珪素半導体素子の製造方法
JP2007027630A (ja) バイポーラ型半導体装置およびその製造方法
JP2000106350A (ja) オーミック電極の製造方法及び半導体素子の製造方法
JP7333867B2 (ja) ワイドギャップ半導体装置及びワイドギャップ半導体装置の製造方法
JP2006237125A (ja) バイポーラ型半導体装置の運転方法およびバイポーラ型半導体装置
WO2008015764A1 (fr) Procédé de fonctionnement d'un dispositif semi-conducteur bipolaire et dispositif semi-conducteur bipolaire
JP2000236099A (ja) SiCショットキーダイオードの製造方法
JP2016127201A (ja) 炭化珪素エピタキシャル基板の製造方法および炭化珪素半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090107

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120302

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120529

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120814

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121004

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121030