DE19931324A1

DE19931324A1 - Siliciumcarbid-Mos-Halbleiter-Bauelement und Verfahren zu seiner Herstellung

Info

Publication number: DE19931324A1
Application number: DE19931324A
Authority: DE
Inventors: Katsunori Ueno
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 1998-07-07
Filing date: 1999-07-07
Publication date: 2000-01-13
Anticipated expiration: 2019-07-08
Also published as: DE19931324B4; US6238980B1; JP3460585B2; JP2000022137A

Abstract

Offenbart wird ein Verfahren zur Herstellung eines SiC-Halbleiterbauelements, bei dem eine Sourcezone (43) eines ersten Leitungstyps durch Implantation von Dotierstoffionen unter Verwendung einer Maske gebildet wird, die in Form eines Musters eines Oxidfilms ausgestaltet ist, der durch thermische Oxidation eines gemusterten Polysiliciumfilms gebildet wird, während eine Basiszone (42) eines zweiten Leitungstyps durch Implantation von Dotierstoffionen unter Verwendung einer Maske ausgebildet wird, die in Form eines Musters des Polysiliciumfilms vorliegt, von dem der obige Oxidfilm entfernt wurde. Da die Kante der Maske zur Ausbildung der Basiszone infolge des Oxidationsprozesses hinter derjenigen der Maske zur Ausbildung der Sourcezone liegt, bilden die Basiszone und die Sourcezone selbstausgerichtete Dotierstoffzonen, so daß bei mehreren nach dem gleichen Verfahren hergestellten Bauelementen gleichförmige Kanalzonen erhalten werden. Ein Polysiliciumfilm, der eine Gateelektrodenschicht des Bauelements darstellt, wird einer thermischen Oxidation unterzogen, und der resultierende Oxidfilm dient als ein Zwischenschichtisolierfilm auf der Gateelektrodenschicht.

Description

Die vorliegende Erfindung betrifft ein MOS-Halbleiter-Bauelement wie einen MOS-FET (FET = Feldeffekttransistor) mit MOS-Gateaufbau, bei dem Siliciumcarbid als Halbleitermaterial verwendet wird und der als Leistungsbauelement eingesetzt wird. Die vorliegende Erfindung betrifft ferner ein Verfahren zur Herstellung solch eines MOS-Halbleiter-Bauelements (wenn der Einfachheit halber nachfolgend nur noch von "Bauelementen" die Rede ist, sind immer Halbleiter- Bauelemente gemeint).

SiC (Siliciumcarbid) hat einen großen Bandabstand und seine maximale elektrische Durchbruchs feldstärke ist um eine Größenordnung größer als diejenige von Silicium. Große Hoffnungen sind deshalb in SiC als Material für Leistungsbauelemente der nächsten Generation gesetzt worden. Bis dato sind verschiedene Arten elektronischer Bauelemente, insbesondere solche zum Schalten großer Leistung bei hohen Temperaturen entwickelt worden, die Einkristall-Wafer wie 4H-SiC und 6H-SiC einsetzen. Bei diesen Kristallen handelt es sich um α-SiC, bei dem eine Zinkblendestruktur und eine Wurtzitstruktur einander überlagert sind. Außerdem sind Bauelemente hergestellt worden, bei denen Kristalle von β-SiC wie 3C-SiC eingesetzt wurden.

In letzter Zeit hat man Bauelemente wie Schottky-Dioden, Vertikal-MOSFETs, Thyristoren und CMOS-ICs als die typischsten Bauelemente unter Verwendung von SiC als Halbleitermaterial hergestellt, wobei sich herausgestellt hat, daß diese Bauelemente sehr viel bessere Eigenschaften als herkömmliche Si-Bauelemente aufweisen. Einige Beispiele bekannter Si-MOSFETs und SiC-MOSFETs sollen nachfolgend erläutert werden.

Fig. 4 ist eine Querschnittsansicht einer Einheitszelle eines typischen Si-Vertikal-MOSFETs, wie er allgemein als Leistungsbauelement verwendet wurde. Der MOSFET von Fig. 4 umfaßt eine n Driftschicht 11b mit einem hohen spezifischen Widerstand, die auf eine n⁺ Drainschicht 11a geschichtet ist. Eine p Basiszone 12 ist in einem ausgewählten Bereich der Oberflächenschicht der Driftschicht 11b ausgebildet, und innerhalb der Basiszone 12 ist eine n⁺ Sourcezone 13 ausgebildet. Eine Gateelektrodenschicht 16 aus polykristallinem Silicium (Polysilicium) ist auf einem Gateisolierfilm 15 über der Oberfläche der Basiszone 12 zwischen der Sourcezone 13 und einem freiliegenden Oberflächenabschnitt der Driftschicht 11b ausgebildet. Eine Sourceelektrode 17 ist in Kontakt mit der Oberseite sowohl der Sourcezone 13 als auch der Basiszone 12 ausgebildet, und eine Drainelektrode 18 ist auf der Drainschicht 11a an der Rückseite der Driftschicht 11b ausgebildet. Wie in Fig. 4 gezeigt, wird die Sourceelektrode 17 unter Zwischen lage eines Zwischenschichtisolierfilms 19 oft über die Gateelektrodenschicht 16 verlängert. Eine Gateelektrode aus Metall steht an einem in der Figur nicht dargestellten Teil der Gateelektroden schicht 16 mit dieser in Verbindung.

Wenn zum Betrieb des voranstehend erläuterten MOSFETs eine positive Spannung an dessen Gateelektrode angelegt wird, tritt eine Inversionsschicht in einer Kanalzone 20 auf, d. h. einer Oberflächenschicht der Basiszone 12, die gerade unter der Gateelektrodenschicht 16 liegt. Durch die Inversionsschicht fließt Strom zwischen der Sourceelektrode 17 und der Drainelektrode 18. Sobald die positive Spannung nicht mehr an die Gateelektrode angelegt wird, verschwindet die Inversionsschicht der Kanalzone 20, und der Stromfluß durch die Kanalzone 20 stoppt.

Die Kanalzone 20 spielt also eine wichtige Rolle bei diesem Betrieb, und man ist bemüht ihre Länge exakt einzustellen. Zu diesem Zweck wird bei der Herstellung des Si-MOSFETs ein Verfahren eingesetzt, das als Diffusionsselbstausrichtung, kurz DAS (Diffusion Self Alignment), bezeichnet wird. Den resultierenden MOSFET nennt man Doppeldiffusions-MOSFET oder DMOSFET.

Die wichtigsten Verfahrensschritte zur Herstellung des Doppeldiffusions-MOSFETs sollen unter Bezugnahme auf die Querschnittsansichten der Fig. 5(a) bis 5(f) beschrieben werden, die jeweilige, nachfolgen einfach mit (a) bis (f) bezeichnete Schritte, darstellen.

Im Schritt (a) wird die n Driftschicht 11b mit hohem spezifischen Widerstand durch epitaxiales Wachstum auf die n⁺ Drainschicht 11a zur Schaffung eines Si-Wafers aufgebracht, welcher dann einer thermischen Oxidation zur Bildung des Gateoxidfilms 15 auf der Driftschicht 11b ausgesetzt wird. Auf dem Gateoxidfilm 15 wird dann durch ein Niederdruck-CVD-Verfahren ein Polysilicium film 1 abgeschieden.

Im nächsten Schritt (b) wird der Polysiliciumfilm 1 fotolithografisch "gemustert", d. h. es wird ein Teil des Polysiliciums entfernt, so daß der verbleibende Teil ein gewünschtes Muster ergibt, das die Gateelektrodenschicht 16 darstellt. Borionen 2a oder ähnliches zur Ausbildung der p Basis zone 12 werden dann unter Einsatz der Gateelektrodenschicht 16 als Maske implantiert. In Fig. 5(b) bezeichnet das Bezugszeichen 2b auf diese Weise implantierte Boratome.

Danach wird im Schritt (c) eine Wärmebehandlung zur Bildung der dargestellten Basiszone 12 ausgeführt.

Im nächsten Schritt (d) werden beispielsweise Arsenionen 3a unter Verwendung der Gateelektro denschicht 16 und eines Fotoresists 7 als Maske zur Ausbildung der n⁺ Sourcezone 13 implan tiert. Die so implantierten Arsenatome sind in Fig. 5(c) mit 3b bezeichnet.

Im folgenden Schritt (e) wird wieder eine Wärmebehandlung zur Ausbildung der Sourcezone 13 in der dargestellten Form ausgeführt.

Beim nächsten Schritt (f) wird mittels eines Plasma-CVD-Verfahrens Bor/Phosphorsilikatglas (BPSG) auf dem gesamten Aufbau abgeschieden, um den Zwischenschichtisolierfilm 19 zu bilden. Fotolithografisch wird ein Fenster oder Loch in dem Isolierfilm 19 ausgebildet.

Im Schritt (f) wird dann auf dem Si-Substrat ein Elektrodenmetall abgeschieden und zur Ausbil dung unter anderen der Sourceelektrode 17 gemustert. Danach wird in einem nicht mehr dargestellten Schritt die Drainelektrode an der Rückseite des Si-Substrats ausgebildet, womit das Herstellungsverfahren abgeschlossen ist.

Bei dem Aufbau von Fig. 5 kann eine p⁺ Wannenzone, die die Basiszone 12 überlappt, vorgese hen und dadurch ausgebildet werden, daß unter Verwendung der Gateelektrodenschicht 16 und des Fotoresists, wie sie für die Ausbildung der Sourcezone 13 als Maske eingesetzt werden, Dotierstoffionen implantiert werden und dann eine Wärmebehandlung ausgeführt werden.

Wichtig bei dem obigen Verfahrensablauf ist, daß der Polysiliciumfilm 1, der zur Gateelektroden schicht 16 wird, während der Ionenimplantation zur Ausbildung der Basiszone 12 und der Sourcezone 13 als Maske verwendet wird. Da die Basiszone 12 und die Sourcezone 13 unter Verwendung derselben Maske hergestellt werden, gibt es kein Problem mit Änderungen der Maskenposition, und die Dimensionierungen der Kanalzone 20, die in einem Teil der Basiszone 12 gerade unterhalb der Gateelektrodenschicht 16 gebildet wird, lassen sich genau und gleichförmig durch die seitliche Diffusion des Dotierstoffs während der Ausbildung der Basiszone 12 und der Sourcezone 13 steuern.

Die Kanalabmessungen, die die Eigenschaften des MOSFETs beeinflussen, können dadurch mit hoher Genauigkeit gesteuert werden, daß ein p Dotierstoff und ein n Dotierstoff unter Verwen dung derselben Maske in ausgewählte Zonen eingebracht werden und eine thermische Diffusion veranlaßt wird. Somit macht es das DSA-Verfahren möglich, einen leistungsfähigen MOSFET mit hoher Ausbeute herzustellen.

Andererseits ist SiC ein Halbleitermaterial, an das hohe Erwartungen bezüglich seiner zukünftigen Anwendung bei Leistungsbauelementen gestellt werden, wobei sein wesentlicher Anwendungs bereich Vertikal-MOSFETs beinhaltet. Beispielsweise sind Vertikal-MOSFETs des Trench-Typs und des Planar-Typs unter Verwendung von SiC hergestellt worden.

Fig. 6 ist eine Querschnittsansicht, die einen Teil einer Einheitszelle eines SiC-Vertikal-UMOSFETs als ein Beispiel eines MOSFETs zeigt (offenbart in Weitzel, C.W. et al.: IEEE Trans. on Electron Devices, Band 43, Nr. 10, Seiten 1732-1741 (1996), Agarwal, A. K. et al: Abstract of int. Conf. Silicon Carbide, III-nitrides and Related Materials (1997) Seiten 156-157.

Bei dem SiC-Vertikal-UMOSFET, sind eine n Driftschicht 21b und eine p Basisschicht 22 auf eine n⁺ Drainschicht 21a aufgebracht, und eine n⁺ Sourcezone 23 ist in einer Oberflächenschicht der Basisschicht 22 ausgebildet. Ein Trench (Graben) 8 erstreckt sich von der Oberfläche der Sourcezone 23 nach unten bis in die Driftschicht 21b. Eine Gateelektrodenschicht 26 ist unter Zwischenlage eines Gateisolierfilms 25 zwischen der Gateelektrodenschicht 26 und der Wand des Trenches 8 in den Trench 8 eingebettet. Eine Sourceelektrode 27 ist in Kontakt sowohl mit der Sourcezone 23 als auch der Basisschicht 22 ausgebildet, und eine Drainelektrode 28 ist an der Rückseite der Drainschicht 21 ausgebildet. Eine Gateelektrode aus Metall ist in Kontakt mit der Gateelektrodenschicht 26 in einem in der Figur nicht dargestellten Teil ausgebildet.

Wenn bei dieser Anordnung eine Spannung an die Gateelektrode angelegt wird, tritt in der Oberflächenschicht der Basisschicht 22, die der Gateelektrodenschicht 26 zugewandt ist, eine Inversionsschicht auf, und Strom fließt durch diese Inversionsschicht zwischen der Source elektrode 27 und der Drainelektrode 28. Wenn die an die Gateelektrode angelegte Spannung entfernt wird, wird der Stromfluß zwischen der Drainelektrode 28 und der Sourceelektrode 27 unterbrochen, so daß sich eine Schaltfunktion ergibt.

Da es außerordentlich schwierig ist, tiefreichende Dotierstoffzonen mit Hilfe einer thermischen Diffusion in einem SiC-Substrat auszubilden, ist eine große Anzahl von UMOSFETs des oben beschriebenen Typs hergestellt worden, bei dem die Gateelektrodenschicht 26 in den Trench 8 eingebettet ist.

Fig. 7 zeigt ein Beispiel eines SiC-Vertikal-MOSFETs des planaren Typs ohne Trench (offenbart in Shenoy, J.N. et al: IEEE Electron Device Lett., Band 18, Nr. 3, Seiten 93-95 (1997)).

Bei diesem planaren SiC-Vertikal-MOSFET ist eine n Driftschicht 31b auf einer N⁺ Drainschicht 31 ausgebildet, und eine p Basiszone 32 ist in einer Oberflächenschicht der Driftschicht 31b durch Ionenimplantaton mit hoher Beschleunigungsspannung ausgebildet. Eine n⁺ Sourcezone 33 ist in einer Oberflächenschicht der Basiszone 32 ausgebildet. Eine Gateelektrodenschicht 36 ist auf einem Gateisolierfilm 35 über der Oberfläche der Basiszone 32 ausgebildet, die sich zwischen der Driftschicht 31b und den Sourcezonen 33 befindet. Eine Sourceelektrode 37 ist auf den Oberflächen der Sourcezone 33 und der Basiszone 32 ausgebildet, und eine Drainelektrode 38 ist auf der Rückseite der Drainschicht 31a ausgebildet.

Bei diesem Beispiel ist eine Basiszone 32 mit einem in großer Tiefe liegenden pn Übergang durch Ionenimplantation mit hoher Beschleunigungsspannung ausgebildet, und die Länge einer Kanal zone 40 ist unter Verwendung zweier Masken eingestellt, d. h. einer Maske für die Ionenimplanta tion zur Ausbildung der Basiszone 32 und einer weiteren Maske für die Ionenimplantation zur Ausbildung der Sourcezone 33.

Wenn zum Betrieb des MOSFETs der oben beschriebenen Art eine positive Spannung an die Gateelektrode angelegt wird, entsteht eine Inversionsschicht in einem Oberflächenabschnitt der n Kanalzone 40 gerade unterhalb der Gateelektrodenschicht 36, so daß Strom von der Drainelek trode 38 zur Sourceelektrode 37 fließen kann.

Obwohl man sich von den SiC-Vertikal-MOS-Bauelementen hervorragende Eigenschaften verspricht, konnten solche hervorragenden Eigenschaften mit praktisch hergestellten SiC- Bauelementen nicht erreicht werden, oder solche Bauelemente sind noch gar nicht praktisch hergestellt worden. Einer der Gründe dafür liegt darin, daß ein Selbstausrichtungsprozeß, der eine Steuerung kleinster Abmessungen ermöglicht, im Verfahren zur Herstellung der SiC-Bauelemente noch nicht entwickelt wurde und eine genaue Steuerung der Kanaldichte nicht realisiert wurde.

Bei Si-Substraten werden p Dotierstoff und n Dotierstoff unter Verwendung derselben Maske in aufgewählte Zonen eingebracht und dann thermisch diffundiert, um eine gewünschte Kanaldichte mit hoher Genauigkeit zu erreichen. D.h., die Dimensionierungen des Kanals, die die Eigenschaf ten des MOSFETs stark beeinflussen, können mit großer Genauigkeit gesteuert werden, was eine hohe Ausbeute bei der Herstellung des MOSFETs sicherstellt.

Auf der anderen Seite diffundieren durch Ionenimplantation in SiC eingebrachte Dotierstoffatome (Störstellen) nur sehr wenig, weshalb der Doppeldiffusions-MOS-Aufbau (D-MOS-Aufbau) wie er bei Si-Bauelementen eingesetzt wird, bei SiC-Bauelementen nicht ohne weiteres realisiert werden kann, wodurch es schwierig wird, die Kanaldichte mit hoher Genauigkeit zu steuern. Da p und n Dotierstoffe unter Verwendung jeweils gesonderter Masken eingebracht werden, weist der resultierende SiC-MOSFET einen großen Kanalwiderstand mit erheblicher Schwankung auf. Der Durchlaßwiderstand des Bauelements insgesamt wird in erster Linie von dem Kanalwiderstand bestimmt, und demzufolge wiesen bislang hergestellte SiC- Bauelemente nicht den erwarteten Vorteil der SiC inhärenten Eigenschaften auf.

Die durch Ionenimplantation in SiC eingebrachten Dotierstoffatome lassen sich mit geringerer Wahrscheinlichkeit aktivieren, d. h. die so eingebrachten Dotierstoffatome weisen eine schlechte Aktivierungsrate auf. Zur Verbesserung der Aktivierungsrate muß die Ionenimplantation bei einer hohen Temperatur von 1000°C oder mehr durchgeführt werden, weshalb ein Resist nicht als Maske für die Ionenimplantation eingesetzt werden kann. Außerdem muß die Wärmebehandlung zur Aktivierung der implantierten Dotierstoffatome bei einer hohen Temperatur von 1500°C oder mehr ausgeführt werden, was mit dem Problem verbunden ist, daß Oxidfilme und Polysilicium der Wärmebehandlung nicht standhalten.

Es ist eine Aufgabe der vorliegenden Erfindung, ein Verfahren zur Herstellung von SiC-Vertikal- MOS-Bauelementen mit hoher Durchbruchsspannung zu schaffen, wobei sich die Dimensionen des Kanals mit hoher Genauigkeit steuern lassen. Eine weitere Aufgabe der Erfindung ist es, derartige SiC-MOS-Bauelemente zu schaffen.

Diese Aufgabe wird erfindungsgemäß mit einem Verfahren gemäß einem der Patentansprüche 1 bis 7 und 9 bzw. einem Halbleiter-Bauelement gemäß Anspruch 12 gelöst.

Vorteilhafte Weiterbildungen der Erfindung sind Gegenstand der Unteransprüche.

Bei dem Verfahren gemäß Anspruch 1 kann die erste Maske aus einem Polysiliciumfilm bestehen, während die zweite Maske aus einem Oxidfilm bestehen kann, der durch Oxidation des Polysili ciumfilms nach Einbringen des Dotierstoffs unter Verwendung der ersten Maske ausgebildet wurde. In diesem Fall ist die Kante der zweiten Maske vorgerückt, d. h. sie liegt vor derjenigen der ersten Maske, da eine Oxidation in seitliche Richtung ebenso wie in senkrechter oder Vertikalrich tung auftritt. Wenn die erste Maske aus einem Polysiliciumfilm besteht, der nach Einbringen des Dotierstoffs unter Verwendung dieser Maske oxidiert wird, und die zweite Maske aus dem Polysiliciumfilm besteht, von dem der Oxidfilm wieder entfernt wurde, dann ist die Kante der zweiten Maske gegenüber derjenigen der ersten Maske zurückgesetzt. Wenn die erste Maske aus einem Oxidfilm besteht, der durch Oxidation eines Polysiliciumfilms gebildet wurde, und die zweite Maske aus dem Polysiliciumfilm besteht, von dem der Oxidfilm wieder entfernt wurde, ist die Kante der zweiten Maske ebenfalls gegenüber derjenigen der ersten Maske zurückgesetzt. Somit ist der Bewegungs- oder Verschiebungsbetrag bzw. der Versatz der Maskenkanten, d. h. die Positionsdifferenz zwischen der Kante der ersten Maske und derjenigen der zweiten Maske, konstant, und selbstausgerichtete Dotierungszonen können unter Ausnutzung dieses Kantenver satzes der Masken ohne Erfordernis eines speziellen fotolithografischen Prozesses ausgebildet werden.

Genauer gesagt können verschiedene Dotierungszonen durch Ausführen von wenigstens zwei Ionenimplantationsschritten gebildet werden, umfassend:

- eine Ionenimplantation, bei der als Maske ein Muster eines Polysiliciumfilms verwendet wird;
- eine Ionenimplantation, bei der als Maske ein Muster eines Oxidfilms verwendet wird, der durch Oxidation des gemusterten Polysiliciumfilms ausgebildet wird;
- eine Ionenimplantation, bei der als eine Maske ein Muster eines Polysiliciumfilms verwendet wird, von dem ein Oxidfilm entfernt wurde, der zuvor durch Oxidation des gemusterten Poly siliciumfilms gebildet wurde; und
- eine Ionenimplantation, bei der als eine Maske ein Muster eines Polysiliciumfilms oder eines Oxidfilms des Polysiliciumfilms verwendet wird, wobei Oxidation und Entfernen des Oxidfilms wiederholt ausgeführt wurden.

Durch Einsatz wenigstens zweier dieser Ionenimplantationsschritte können wenigstens zwei Dotierungszonen ausgebildet werden, die vollständig selbstausgerichtet sind.

Durch das Verfahren nach Anspruch 3 wird es ermöglicht, ein SiC-Vertikal-MOS-Bauelement zu schaffen, das zwei selbstausgerichtete Dotierungszonen enthält, wobei die erste Maske in Form eines Polysiliciumfilms verwendet wird und die zweite Maske in Form eines Oxidfilms, der durch Oxidation des Polysiliciumfilms der ersten Maske gebildet wird.

Verschiedene andere Kombinationen von erster und zweiter Maske können eingesetzt werden. Beispielsweise kann eine erste Maske in Form eines Polysiliciumfilms kombiniert werden mit einer zweiten Maske in Form des Polysiliciumfilms, von dem der Oxidfilm entfernt wurde, der durch Oxidation der ersten Maske gebildet wurde, oder eine erste Maske in Form eines Oxidfilms, der durch Oxidation eines Polysiliciumfilms gebildet wurde, kann kombiniert werden mit einer zweiten Maske in der Form des Polysiliciumfilms, von dem der Oxidfilm der ersten Maske entfernt wurde. Als weitere Beispiele kann eine erste Maske in Form eines Polysiliciumfilms kombiniert werden mit einer zweiten Maske in Form eines Polysiliciumfilms, von dem ein Oxidfilm entfernt wurde, der durch Oxidation der ersten Maske gebildet wurde, oder eine erste Maske in Form eines Oxidfilms, der durch Oxidation eines Polysiliciumfilms gebildet wurde, kann kombiniert werden mit einer zweiten Maske in Form eines Oxidfilms, der durch erneute Oxidation des Polysilicium films gebildet wurde, von dem der Oxidfilm der ersten Maske entfernt wurde.

Auf jeden Fall ermöglicht es die Verwendung der ersten und der zweiten Maske, ein SiC-Ver tikal-MOS-Bauelement mit zwei selbstausgerichteten Dotierungszonen zu schaffen.

Gemäß der Weiterbildung des Anspruchs 8 kann ein SiC-Vertikal-MOS-Bauelement mit drei selbstausgerichteten Dotierungszonen hergestellt werden.

Mit dem Verfahren gemäß Anspruch 9 kann der Zwischenschichtisolierfilm leicht mit hoher Genauigkeit ausgebildet werden.

Gemäß der Weiterbildung des Anspruchs 11 kann die Elektrodenkontaktzone mit einem feinen Muster leicht ausgebildet werden, ohne daß ein spezieller fotolithografischer Prozeß zur Schaf fung der Elektrodenkontaktzone erforderlich wäre.

Das SiC-Vertikal-MOS-Bauelement gemäß Anspruch 12 mit einer fein bemessenen Zwischen schichtisolierschicht kann leicht hergestellt werden, ohne einen speziellen Verfahrensschritt zur Ausbildung der Isolierschicht zu erfordern.

Weitere Vorteile und Merkmale der vorliegenden Erfindung ergeben sich aus der nachfolgenden Beschreibung von Ausführungsbeispielen anhand der beiliegenden Zeichnungen. Es zeigen:

Fig. 1 eine Querschnittsansicht eines Teiles eines SiC-Vertikal-MOSFETs gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung,

Fig. 2(a) bis 2(g) Querschnittsansichten zur Erläuterung einzelner Verfahrensschritte zur Herstellung des MOSFETs von Fig. 1,

Fig. 3(a) bis 3(f) Querschnittsansichten zur Erläuterung einzelner Verfahrensschritte zur Herstellung des MOSFETs von Fig. 1, die auf den Verfahrensschritt gemäß Fig. 2(g) folgen,

Fig. 4 eine Querschnittsansicht eines Teiles eines bekannten Si-Vertikal-MOSFETs,

Fig. 5(a) bis 5(f) Querschnittsansichten zur Erläuterung einzelner Verfahrensschritte zur Herstellung des MOSFETs von Fig. 4,

Fig. 6 eine Querschnittsansicht eines bekannten SiC-Vertikal-UMOSFETs, und

Fig. 7 eine Querschnittsansicht eines bekannten SiC-Vertikal-MOSFETs.

Nachfolgend soll ein bevorzugtes Ausführungsbeispiel der Erfindung im einzelnen beschrieben werden, wobei jedoch Elemente die mit denen der bekannten Beispiele der Fig. 4 bis 7 identisch sind, nicht noch einmal beschrieben werden sollen. Während als wichtige Anwendung der vorliegenden Erfindung ein n-Kanal-MOSFET beschrieben werden wird, ist darauf hinzuwei sen, daß die Erfindung gleichermaßen auf einen p-Kanal-MOSFET anwendbar ist, bei dem die Leitfähigkeitstypen umgekehrt sind. Obwohl verschiedene Polytypen von Siliciumcarbid zur Verfügung stehen, werden bei dem nachfolgenden Ausführungsbeispiel hauptsächlich 6H-SiC und 4H-SiC eingesetzt.

Fig. 1 stellt eine Querschnittsansicht einer Einheitszelle des SiC-Vertikal-MOSFETs gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung dar.

In einem Wafer, bei dem eine n Driftschicht 41b auf eine n⁺ Driftschicht 41a geschichtet ist, ist eine p Basiszone 42 in einer Oberflächenschicht der Driftschicht 41b ausgebildet, und eine n⁺ Sourcezone 43 ist innerhalb der Basiszone 42 ausgebildet. Eine p⁺ Wannenzone 44 hoher Konzentration ist so ausgebildet, daß sie sich mit der Basis 202 überlappt. Eine Gateelektroden schicht 46 aus Polysilicium ist auf einem Gateoxidfilm 45 über dem Oberflächenabschnitt der Basiszone 42 ausgebildet, der zwischen der Sourcezone 43 und dem freiliegenden Oberflächen abschnitt der Driftschicht 41b liegt. Eine Sourceelektrode 47 ist so ausgebildet, daß sie sowohl die Sourcezone 43 als auch die Wannenzone 44 kontaktiert und eine Drainelektrode 48 ist an der Rückseite der Drainschicht oder des Substrats 41a ausgebildet. Die Bezugszahl 49 bezeichnet einen Zwischenschichtisolierfilm in der Form eines Si-Oxidfilms, der die Gateelektrodenschicht 46 gegenüber der Sourceelektrode 47 isoliert.

Die bevorzugten Bemessungen der jeweiligen Schichten und Zonen des oben beschriebenen Bauelements sind wie folgt: Die Drainschicht 41a hat eine Störstellenkonzentration von 1 × 10¹⁸ cm^-3 und eine Dicke von 350 µm. Die Driftschicht 41b hat eine Störstellenkonzentration von 1 × 10¹⁸ cm^-3 und eine Dicke von 10 µm. Die Basiszone 42 hat eine Oberflächenstörstellenkonzentra tion von 5 × 10¹⁸ cm^-3, eine (pn-)Übergangstiefe von 1 µm und eine Breite von etwa 15 µm. Die Sourcezone 43 hat eine Oberflächenstörstellenkonzentration von 1 × 10¹⁹ cm^-3, eine Übergangs tiefe von 0,3 µm und eine Breite von etwa 5 µm. Die Wannenzone 44 hat eine Oberflächenstör stellenkonzentration von 1 × 10¹⁹ cm³, eine Übergangstiefe von 0,8 µm und eine Breite von etwa 10 µm. Die Kanalzone 50 weist eine Länge von etwa 1 µm auf. Die Dicke des Gateoxidfilms 75 beträgt 50 nm. Die Dicke der Gateelektrodenschicht 46 beträgt 1 µm. Die Dicke des Zwischen schichtisolierfilms 49 beträgt 2 µm. Das Rastermaß der Einheitszellen, von denen eine in Fig. 1 gezeigt ist, beträgt etwa 25 µm.

Der MOSFET des beschriebenen Ausführungsbeispiels unterscheidet sich von dem bekannten MOSFET nach Fig. 7 darin, daß die Basiszone 42 und die Sourcezone vollständig selbstausgerich tet sind und daß der Zwischenschichtisolierfilm 49 auf der Gateelektrodenschicht 46 aus einem Si-Oxidfilm besteht. Die Arbeitsweise des MOSFETs von Fig. 1 ist dagegen grundsätzlich dieselbe wie die desjenigen von Fig. 7. Wenn eine positive Spannung an die Gateelektrodenschicht 46 angelegt wird, tritt eine Inversionsschicht in der Kanalzone 50 auf, und Strom fließt zwischen der Drainelektrode 48 und der Sourceelektrode 47, die nun elektrisch miteinander verbunden sind. Wenn die Spannung an die Gateelektrodenschicht 46 entfernt wird, stoppt der Stromfluß zwischen der Drainelektrode 48 und der Sourceelektrode 47.

Die Fig. 2(a) bis 2(g) und 3(a) bis 3(f) sind Querschnittsansichten, die die Umgebung der Oberfläche des Halbleitersubstrats in der Reihenfolge der Herstellungsschritte zeigen und zur Erläuterung eines Verfahrens zur Herstellung des MOSFETs von Fig. 1 verwendet werden.

Anfänglich wird die mit Phosphor dotierte Driftschicht 41b epitaxial auf die Drainschicht 41a aufgewachsen, um ein 4H-SiC-Substrat zu schaffen. Die Driftschicht 41b hat beispielsweise eine Störstellenkonzentration von 1 × 10¹⁶ cm^-3 und eine Dicke von 10 µm. Die Oberfläche der Driftschicht 41b wird einer thermischen Oxidation bei 1100°C während fünf Stunden mittels eines pyrogenen Verfahrens ausgesetzt, so daß ein dünner Pufferoxidfilm 6a mit einer Dicke von etwa 30 nm auf der Oberfläche der Driftschicht 41b entsteht. Danach wird ein Polysiliciumfilm 1a mit einer Dicke von 1,5 µm auf dem Oxidfilm 6a mittels eines Niederdruck-CVD-Verfahrens abgeschieden, wie in Fig. 2(a) gezeigt. Der Oxidfilm 6a ist dazu vorgesehen, die Tiefe des Ätzvorgangs des Polysiliciumfilms 1 im nächsten Verfahrensschritt zu erfassen und zu verhin dern, daß bei diesem Schritt die Driftschicht 41b geätzt wird. Der Oxidfilm 6a braucht daher dann nicht vorgesehen zu werden, wenn andere Maßnahmen getroffen werden, um ein über mäßiges Ätzen zu verhindern. Die Dicke des Polysiliciumfilms 1a wird generell auf 1 bis 2 µm gesteuert. Wenn der Polysiliciumfilm 1a in einem späteren Schritt einer thermischen Oxidation unterzogen wird, werden etwa 50% der Dicke des resultierenden Oxidfilms verbraucht, also beispielsweise 0,5 µm für einen thermischen Oxidfilm von 1 µm, so daß die anfängliche Dicke des Polysiliciumfilms 1a im Hinblick hierauf festgelegt wird.

Im nächsten Schritt von Fig. 2(b) wird durch Fotolithografie ein Muster gebildet und der Polysili ciumfilm 1a durch reaktives Ionenätzen unter Verwendung eines Gasgemisches aus Kohlenstoff tetrachlorid und Sauerstoff geätzt.

Im nächsten Schritt von Fig. 2(c) wird ein Oxidfilm 6b durch thermische Oxidation bei 1100°C während fünf Stunden mittels eines pyrogenen Verfahrens zur Schaffung einer ersten Maske M1 gebildet. Hierbei ist darauf hinzuweisen, daß die Oxidationsrate des Polysiliciumfilms 1a sehr verschieden von der des SiC-Substrats ist und nur ein extrem dünner Oxidfilm auf dem SiC- Substrat wächst. Unter den obigen Voraussetzungen, weist beispielsweise der Oxidfilm des Polysiliciumfilms 1a eine Dicke von 1 µm oder mehr auf, während der Oxidfilm auf SiC eine Dicke von etwa 30 nm besitzt. Weiterhin ist eine außerordentlich geringe Zunahme der Filmdicke in einem Teil des SiC-Substrats zu beobachten, auf dem die Oxidschicht 6a ausgebildet ist.

Im nächsten Schritt von Fig. 2(d) werden Aluminiumionen 4a zur Ausbildung der Wannenzone 44 bei einer hohen Temperatur von 1000°C implantiert. In Fig. 2(d) bezeichnet die Bezugszahl 4(b) auf diese Weise implantierte Aluminiumatome. Hierbei wird eine mehrfache Implantation bei einer Beschleunigungsspannung von 30 keV bis 1 MeV und einer Gesamtdosismenge von 1 × 10¹⁴ bis 5 × 10¹⁵ cm^-2 ausgeführt. Anstelle der Aluminiumionen können Borionen implantiert werden. Obwohl die Implantation bei Raumtemperatur ausgeführt werden kann, ist es im Hinblick auf die Verbesserung der Aktivierungsrate der implantierten Atome günstig, die Ionenimplantation bei einer hohen Temperatur auszuführen.

Im nächsten Schritt gemäß Fig. 2(e) wird ein Polysiliciumfilm 1(b) wiederum durch ein Nieder druck-CVD-Verfahren abgeschieden, und ein Muster wird fotolithografisch im mittleren Teil des Substrats, in den die Aluminiumionen implantiert wurden, ausgebildet.

Im nächsten Schritt von Fig. 2(f) wird Naßätzen ausgeführt, um den Oxidfilm 6(b) auf dem Polysiliciumfilm 1a und den Oxidfilm 6a auf einem Teil des SiC-Substrats, der von den Polysili ciumfilmen 1a und 1b umgeben ist, zu entfernen. Als Folge davon bleiben die Muster der Polysiliciumfilme 1a und 1b auf dem SiC-Substrat zurück. Der oben beschriebene Schritt des erneuten Abscheidens und Musterns des Polysiliciumfilms 1b und dieser Schritt des Entfernens der thermischen Oxidfilme können in ihrer Reihenfolge umgekehrt werden. In diesem Fall berührt jedoch der zweite Polysiliciumfilm 1b direkt das SiC-Substrat, was die oben erwähnten Probleme des Überätzens hervorrufen kann. Es ist daher vorzuziehen, den Polysiliciumfilm 1b zu mustern, so lange sich der thermische Oxidfilm auf dem SiC-Substrat befindet.

Im nächsten Schritt von Fig. 2(g) wird ein Oxidfilm 6c durch erneute thermische Oxidation bei 1100°C während fünf Stunden mittels eines pyrogenen Verfahrens zur Schaffung einer zweiten Maske M2 ausgebildet, und Stickstoffionen 5a zur Bildung der Sourcezone 43 werden bei einer hohen Temperatur von etwa 1000°C implantiert. In Fig. 2(g) bezeichnet die Bezugszahl 5b auf diese Weise implantierte Stickstoffatome. Bei diesem Ionenimplantationsschritt beträgt die Beschleunigungsspannung 30 bis 400 keV und die Gesamtdosismenge etwa 5 × 10¹⁵ cm^-2. Anstelle von Stickstoff kann auch Phosphor als n Dotierstoff verwendet werden. Die Aktivie rungsrate der implantierten Atome kann dadurch verbessert werden, daß die Ionenimplantation bei einer hohen Temperatur ausgeführt wird. Da der thermische Oxidfilm 6b, der durch Oxidation des ersten Polysiliciumfilms 1a gebildet wurde, entfernt wurde, ist die Kante der zweiten Maske M2 gegenüber derjenigen der Maske M1 im Moment des Implantierens der Aluminiumionen im Schritt von Fig. 2(d) zurückgezogen oder liegt hinter ihr, und zwar um den Betrag, der zur Bildung des Oxidfilms verbraucht wurde.

Beim Schritt von Fig. 3(a) wird der thermische Oxidfilm der zweiten Maske M2 entfernt und Ionen 2a eines p Dotierstoffs, beispielsweise Borionen unter Verwendung der zurückgebliebenen Polysiliciumfilme als dritte Maske M3 implantiert. In Fig. 3(a) bezeichnet die Bezugszahl 2b auf diese Weise zur Bildung der Basiszone 42 eingebrachte Boratome. Die Implantation wird bei einer Beschleunigungsspannung von 30 keV bis 1 MeV und einer Gesamtdosismenge von etwa 1 × 10¹⁴ cm^-2 ausgeführt. Anstelle von Bor kann auch Aluminium als p Dotierstoff verwendet werden. Bei diesem Schritt können die Ionen implantiert werden, um die Basiszone 42 so zu bilden, daß sie um einen Betrag entsprechend dem entfernten Oxidfilm 6c über die Sourcezone 43 hinaus reicht.

Anschließend werden die Polysiliciumfilme 1a und 1b, die die dritte Maske M3 gebildet haben, sowie der Oxidfilm 6a unter den Filmen 1a und 1b entfernt und eine Wärmebehandlung bei 1650°C während einer Stunde ausgeführt, um die so implantierten Dotierstoffatome (Störstellen) zu aktivieren. Als Folge davon werden die Basiszone 42, die Sourcezone 43 und die Wannenzone 44 gebildet, wie in Fig. 3(b) gezeigt. Obwohl die Dotierstoffatome in dem SiC-Substrat schlecht diffundieren, wie zuvor beschrieben, kann die Tiefe, bis zu der die einzelnen Dotierungszonen ausgebildet werden durch geeignete Einstellung der Beschleunigungsspannung bei der Ionenim plantation gesteuert werden. Beispielsweise wird die Basiszone 42 dadurch mit einer Übergangs von 1,0 µm ausgebildet, das die maximale Beschleunigungsspannung auf bis zu 1 MeV einge stellt wird. Die Übergangstiefe der Sourcezone 43 beträgt 0,3 µm. Obwohl die maximale Tiefe der Wannenzone 0,8 µm beträgt, kann eine größere Tiefe durch weitere Erhöhung der Beschleu nigungsspannung erreicht werden.

Beim Schritt gemäß Fig. 3(c) wird ein Oxidfilm 6d mit einer Dicke von 30 nm zur Schaffung des Gateoxidfilms 45 durch thermische Oxidation bei 1100°C während fünf Stunden durch ein pyrogenes Verfahren ausgebildet. Danach wird ein dritter Polysiliciumfilm 1c mit einer Dicke von 1 µm durch ein Niederdruck-CVD-Verfahren abgeschieden.

Im nächsten Schritt gemäß Fig. 3(d) wird der dritte Polysiliciumfilm 1c zur Schaffung der Gateelektrodenschicht 46 fotolithografisch gemustert. Dann erfolgt eine thermische Oxidation bei 1100°C während fünf Stunden durch ein pyrogenes Verfahren zur Bildung eines Oxidfilms 6e auf dem Polysiliciumfilm 1c und der Oberfläche des SiC-Substrats, wie in Fig. 3(e) gezeigt.

Die gesamte Fläche des Oxidfilms 6e wird einem Naßätz- oder Trockenätzschritt ausgesetzt, so daß nur ein Teil des Oxidfilms 6e, der auf dem SiC-Substrat liegt, entfernt wird und dadurch ein Elektrodenkontaktabschnitt nach außen freigelegt wird. Der Polysiliciumfilm 1c bleibt durch den dicken Oxidfilm 6e bedeckt. Auf diese Weise wird ein Kontaktloch, das Kontakt mit einer Elektrode erlaubt, automatisch ohne Mustergebung durch Fotolithografie ausgebildet. Natürlich muß durch separate Mustergebung ein Loch durch den Oxidfilm 6e ausgebildet werden, damit der Polysiliciumfilm 1c der Gateelektrodenschicht 46 mit der metallischen Gateelektrode in Kontakt kommen kann, jedoch ist für diesen Schritt eine sehr genaue oder feine Mustergebung nicht erforderlich. Der auf und längs der Seite der Gateelektrodenschicht 46 ausgebildete Oxidfilm 6e bildet den Zwischenschichtisolierfilm 49. Nach Ausbildung des Kontaktlochs wird eine Alumi niumlegierung abgeschieden und gemustert, wie in Fig. 3(f) gezeigt, um dadurch die Sourceelek trode 47 und die (nicht gezeigte) Gateelektrode zu schaffen.

Nach dem Schritt von Fig. 2(f) wird die Drainelektrode auf der Rückseite des n⁺ Substrats ausgebildet und damit das Verfahren insgesamt abgeschlossen.

Durch Einsatz des oben beschriebenen Herstellungsverfahrens kann der Hochspan nungs-SiC-Vertikal-MOSFET hergestellt werden, der in Fig. 1 gezeigt ist.

Bei dem MOSFET des vorliegenden Ausführungsbeispiels wird die Wannenzone 44 durch die erste Maske M1 definiert, die durch thermische Oxidation des Polysiliciumfilms 1a unter Verwen dung des im Schritt von Fig. 2(b) gebildeten Musters des Polysiliciumfilms 1a erhalten wurde, und der Oxidfilm wird einmal entfernt. Die Sourcezone 43 wird dann durch die zweite Maske M2 definiert, die durch erneute thermische Oxidation des Polysiliciumfilms 1a gewonnen wird, und die Basiszone 42 wird durch die dritte Maske M3 des Polysiliciumfilms, von dem der Oxidfilm entfernt wurde, definiert. Auf diese Weise kann eine vollständige Selbstausrichtung beim Verfahren des vorliegenden Ausführungsbeispiels erreicht werden. Da die jeweiligen Zonen selbstausgerichtet sind, tritt bei auf diese Weise hergestellten Bauelementen nicht das Problem einer Ungleichförmigkeit infolge variierender Maskenpositionen auf.

Die Länge der Kanalzone 50 ist ein Hauptparameter, der die Eigenschaften des MOSFETs bestimmt, weshalb es außerordentlich wichtig ist, die Länge der Kanalzone mit ausreichend hoher Genauigkeit einzustellen. Bei dem MOSFET des dargestellten Ausführungsbeispiels kann die Länge der Kanalzone 50 als Abstand zwischen der Basiszone 42 und der Sourcezone 43 (genauer gesagt, als Abstand von deren Außenkanten) mit hoher Genauigkeit gleichförmig und ausreichend klein eingestellt werden, was stabile Eigenschaften des MOSFETs und eine hohe Ausbeute bei der Herstellung sicherstellt.

Bei dem bekannten Bauelement müssen zwei Masken benutzt werden, und die Kanallänge, die gleichmäßig in einem breiten Bereich ausgebildet werden kann, beträgt etwa 3 µm. Gemäß der vorliegenden Erfindung kann ein SiC-Vertikal-MOSFET mit einer Kanallänge von 1 µm realisiert werden. Demzufolge ist der Kanalwiderstand gegenüber dem des bekannten Bauelements auf ein Drittel reduziert, und der Durchlaßwiderstand eines MOSFETs der 1500 V-Klasse, der gemäß der Erfindung hergestellt wurde, betrug nicht mehr als 15 mΩ.cm^-2.

Bei dem dargestellten Ausführungsbeispiel ist die Basiszone 42 durch Ionenimplantation bei hoher Beschleunigungsspannung zur Erhöhung der Übergangstiefe gebildet, wodurch eine hohe Durchbruchsspannung von 1500 V oder mehr leicht erreicht werden kann. Das oben beschrie bene Herstellungsverfahren kann in verschiedener Weise modifiziert werden. Beispielsweise können der Schritt zur Ionenimplantation gemäß Fig. 3(a) zur Ausbildung der Basiszone 42 und der Schritt zur Ionenimplantation gemäß Fig. 2(g) zur Ausbildung der Sourcezone 43 in ihrer Reihenfolge umgekehrt werden. Diese Schritte können auch nacheinander ausgeführt werden. Dies liegt daran, daß die Implantationstiefe der Sourcezone 43 etwa 0,3 µm beträgt, während diejenige der Basiszone 42 normalerweise bis zu 1 µm oder mehr beträgt, weshalb die seitliche Ausdehnung der Implantation für die Basiszone 42 größer als diejenige für die Sourcezone 43 wird. Wenn die Ionenimplantation bei einer sehr viel niedrigeren Temperatur als 1000°C ausgeführt werden kann, kann das Maskenmaterial aus einem weiten Bereich von Möglichkeiten ausgewählt werden.

Die Verfahrensschritte bis hin zu Fig. 3(b) sind unabhängig von den Schritten, die auf Fig. 3(b) folgen, und lediglich eine Gruppe von Verfahrensschritten anstelle beider Gruppen kann einge setzt werden.

Während der SiC-Vertikal-MOSFET bei dem obigen Ausführungsbeispiel als Beispiel dargestellt wurde, kann die vorliegende Erfindung gleichermaßen auf spannungsgesteuerte MOS-Leistungs bauelemente wie IGBTS und MOS-Thyristoren angewendet werden. Die gleiche Technik kann auch bei Lateral-MOSFETS eingesetzt werden.

Bei dem Verfahren zur Herstellung von SiC-MOS-Bauelementen gemäß der vorliegenden Erfin dung, werden, wie oben beschrieben, jeweilige selbstausgerichtete Störstellenzonen oder Dotierungszonen unter Ausnutzung einer Verschiebung oder Bewegung der Kante der Maske (bzw. einer Differenz in der Position zwischen den Kanten und zwei Masken) infolge der Oxida tion des Polysiliciumfilms oder der Entfernung seines Oxidfilms ausgebildet werden. Damit ist es möglich, SiC-MOS-Bauelemente mit fein gesteuerten Kanalzonen, die durch Selbstausrichtung gebildet sind, herzustellen. Dies führt zu einer bemerkenswerten Verringerung des Durchlaßwi derstands.

Die Selbstausrichtungstechnik ähnlich der für Si-Bauelemente eingesetzten kann bei SiC-Bauele menten zur Erzielung einer gleichförmigen Kanallänge von beispielsweise 1 µm eingesetzt werden, wie bei dem dargestellten Ausführungsbeispiel angegeben und mit dem Ergebnis einer deutlichen Verringerung des Kanalwiderstands.

Außerdem wird ein Zwischenschichtisolierfilm durch thermisches Oxidieren eines Polysilicium films ausgebildet, der die Gateelektrodenschicht des SiC-MOS-Bauelements ergibt. Dies ermög licht es, ein Kontaktloch auf einfache Weise mit hoher Genauigkeit auszubilden.

Das Verfahren der vorliegenden Erfindung läßt sich wirkungsvoll nicht nur zur Herstellung diskreter MOSFETs, sondern auch zur Herstellung von CMOS-IC- und anderen SiC-Bauelementen einsetzen. Somit lassen sich SiC-Bauelemente mit einer hohen Durchbruchspannung und einem verringerten Verlust gemäß der vorliegenden Erfindung leicht herstellen.

Claims

1. Verfahren zur Herstellung eines Siliciumcarbid-MOS-Halbleiterbauelements, umfas send die Schritte:

(a) Aufbringen einer Siliciumcarbid umfassenden Driftschicht (41b) eines ersten Leitungstyps (n) auf einem Siliciumcarbidsubstrat (41a),
(b) Ausbilden einer Basiszone (42) eines zweiten Leitungstyps (p) in einem ausgewähl ten Teil einer Oberflächenschicht der Driftschicht (41b) unter Verwendung einer ersten Maske (M1), wobei die Basiszone (42) gegenseitig beabstandete Abschnitte umfaßt,
(c) Ausbilden einer Sourcezone (43) des ersten Leitungstyps (n) in einem ausgewählten Teil der Basiszone (42) unter Verwendung einer zweiten Maske (M2),
(d) Ausbilden einer Gateelektrodenschicht (46) auf einem Gateisolierfilm (45) über einer Oberfläche der Basiszone (42), die zwischen der Sourcezone (43) und einem freiliegenden Oberflächenabschnitt der Driftschicht (41b) liegt,
(e) Ausbilden einer Sourceelektrode (47) in Kontakt mit den Oberflächen sowohl der Sourcezone (43) als auch der Basiszone (42), und
(f) Ausbilden einer Drainelektrode (48) auf der Rückfläche des Siliciumcarbidsubstrats (41a), wobei jede der beiden Masken (M1, M2) einen Polysiliciumfilm (1a) oder einen Oxidfilm des Polysiliciumfilms umfaßt und die Basiszone (42) und die Sourcezone (43) relativ zueinander unter Ausnutzung einer Differenz zwischen den Positionen der Kanten der ersten und der zweiten Maske infolge von Oxidation oder Entfernen des Oxidfilms positioniert werden.

2. Verfahren zur Herstellung eines Siliciumcarbid-MOS-Halbleiterbauelements, umfas send die Schritte:

(a) Aufbringen einer Siliciumcarbid umfassenden Driftschicht (41b) eines ersten Leitungstyps (n) auf einem Siliciumcarbidsubstrat (41a),
(b) Ausbilden einer Basiszone (42) eines zweiten Leitungstyps (p) in einem ausgewähl ten Teil einer Oberflächenschicht der Driftschicht (41b), wobei die Basiszone (42) gegenseitig beabstandete Abschnitte umfaßt,
(c) Ausbilden einer Sourcezone (43) des ersten Leitungstyps (n) innerhalb der Basiszone (42),
(d) Ausbilden einer Gateelektrodenschicht (46) auf einem Gateisolierfilm (45) über eine Oberfläche der Basiszone (42), die zwischen der Sourcezone (43) und einem freiliegenden Oberflächenabschnitt der Driftschicht (41b) liegt,
(e) Ausbilden einer Sourceelektrode (47) in Kontakt mit den Oberflächen sowohl der Sourcezone (43) als auch der Basiszone (42), und
(f) Ausbilden einer Drainelektrode (48) auf der Rückfläche des Siliciumcarbidsubstrats (41a), wobei unterschiedliche Störstellenzonen, die zueinander selbstausgerichtet sind, dadurch ausgebildet werden, daß wenigstens zwei Ionenimplantationsschritte ausgeführt werden, umfassend Ionenimplantation unter Verwendung einer Maske in Form eines Musters eines Polysiliciumfilms, eine Ionenimplantation unter Verwendung einer Maske in Form eines Musters eines Oxidfilms, der durch Oxidation des gemusterten Polysiliciumfilms gebildet ist, Ionenimplan tation unter Verwendung einer Maske in Form eines Musters eines Polysiliciumfilms, von dem ein Oxidfilm entfernt wurde, der das Ergebnis einer Oxidation des gemusterten Polysiliciumfilms war, und Ionenimplantation unter Verwendung einer Maske in Form eines Polysiliciumfilms oder eines Oxidfilms des Polysiliciumfilms, für den Oxidation und Entfernen eines Oxidfilms wiederholt wurden.

3. Verfahren zur Herstellung eines Siliciumcarbid-MOS-Halbleiterbauelements, umfas send die Schritte:

(a) epitaxiales Aufwachsen einer Siliciumcarbid umfassenden Driftschicht (41b) eines ersten Leitungstyps (n) auf einem Siliciumcarbidsubstrat (41a) zur Schaffung eines Silicium carbidsubstrats,
(b) Ausbilden einer ersten Maske, umfassend einen ersten Polysiliciumfilm auf einer Oberfläche der Driftschicht (41b) und Implantieren von Dotierstoffionen in einen ausgewählten Teil der Driftschicht (41b) unter Verwendung der ersten Maske,
(c) Ausbilden einer zweiten Maske umfassend einen durch Oxidation der ersten Maske gebildeten Oxidfilm und Implantieren von Dotierstoffionen in einen ausgewählten Teil der Driftschicht (41b) unter Verwendung der zweiten Maske,
(d) Entfernen der ersten Maske und der zweiten Maske,
(e) Durchführen einer Wärmebehandlung zur Aktivierung der implantierten Dotierstoffe,
(f) Ausbilden eines Gateoxidfilms (6d, 45) auf einer Oberfläche des Siliciumcarbidsub strats durch thermische Oxidation,
(g) Abscheiden eines zweiten Polysiliciumfilms (1c) auf dem Gateoxidfilm (6d, 45) und Mustern des zweiten Polysiliciumfilms zur Schaffung einer Gateelektrodenschicht (46),
(h) Bedecken des zweiten Polysiliciumfilms (1c, 46) mit einem Isolierfilm (6e),
(i) Ausbilden eines Kontaktlochs durch den Isolierfilm und Dampfabscheiden eines Metallfilms zur Schaffung einer Gateelektrode, die mit dem zweiten Polysiliciumfilm in Kontakt steht, und
(j) Ausbilden einer Sourceelektrode (47) in Kontakt mit einer Oberfläche wenigstens einer von durch Ionenimplantation gebildeten Dotierungszonen, sowie Ausbilden einer Drainelek trode (48) in Kontakt mit dem Siliciumcarbidsubstrat.

4. Verfahren zur Herstellung eines Siliciumcarbid-MOS-Halbleiterbauelements, umfas send die Schritte:

(a) epitaxiales Aufwachsen einer Siliciumcarbid umfassenden Driftschicht (41b) eines ersten Leitungstyps (n) auf einem Siliciumcarbidsubstrat (41a) zur Schaffung eines Siliciumcar bidsubstrats,
(b) Ausbilden einer ersten Maske (M1), umfassend einen ersten Polysiliciumfilm auf einer Oberfläche der Driftschicht (41b) und Implantieren von Dotierstoffionen in einen ausgewähl ten Teil der Driftschicht (41b) unter Verwendung der ersten Maske,
(c) Oxidieren des ersten Polysiliciumfilms (1a) der ersten Maske (M1) zur Schaffung eines Oxidfilms (6b), Ausbilden einer zweiten Maske, umfassend den ersten Polysiliciumfilm, von dem der Oxidfilm entfernt wurde, und Implantieren von Dotierstoffionen in einen ausgewählten Teil der Driftschicht (41b) unter Verwendung der zweiten Maske,
(d) Entfernen der ersten Maske und der zweiten Maske,
(e) Durchführen einer Wärmebehandlung zur Aktivierung der implantierten Dotierstoffe,
(f) Ausbilden eines Gateoxidfilms (6d, 45) auf einer Oberfläche des Siliciumcarbidsub strats durch thermische Oxidation,
(g) Abscheiden eines zweiten Polysiliciumfilms (1c) auf dem Gateoxidfilm (6d, 45) und Mustern des zweiten Polysiliciumfilms zur Schaffung einer Gateelektrodenschicht (46),
(h) Bedecken des zweiten Polysiliciumfilms (1c, 46) mit einem Isolierfilm (6e),
(i) Ausbilden eines Kontaktlochs durch den Isolierfilm und Dampfabscheiden eines Metallfilms zur Schaffung einer Gateelektrode, die mit dem zweiten Polysiliciumfilm in Kontakt steht, und
(j) Ausbilden einer Sourceelektrode (47) in Kontakt mit einer Oberfläche wenigstens einer von durch Ionenimplantation gebildeten Dotierstoffzonen, sowie Ausbilden einer Drainelek trode (48) in Kontakt mit dem Siliciumcarbidsubstrat.

5. Verfahren zur Herstellung eines Siliciumcarbid-MOS-Halbleiterbauelements, umfassend die Schritte:

(a) epitaxiales Aufwachsen einer Siliciumcarbid umfassenden Driftschicht (41b) eines ersten Leitungstyps (n) auf einem Siliciumcarbidsubstrat (41a) zur Schaffung eines Siliciumcar bidsubstrats,
(b) Ausbilden einer ersten Maske (M1) umfassend einen Oxidfilm (6b), der durch Oxida tion eines ersten, auf einer Oberfläche der Driftschicht (41b) abgeschiedenen ersten Polysilicium films (1a) gebildet wurde, und Implantieren von Dotierstoffionen in einen ausgewählten Abschnitt der Driftschicht (41b) unter Verwendung der ersten Maske (M1),
(c) Ausbilden einer zweiten Maske umfassend den ersten Polysiliciumfilm (1a), von dem der Oxidfilm entfernt wurde, und Implantieren von Dotierstoffionen in einen ausgewählten Abschnitt der Driftschicht (41b) unter Verwendung der zweiten Maske,
(d) Entfernen der ersten Maske und der zweiten Maske,
(e) Durchführen einer Wärmebehandlung zur Aktivierung der implantierten Dotierstoffe,
(f) Ausbilden eines Gateoxidfilms (6d, 45) auf einer Oberfläche des Siliciumcarbidsub strats durch thermische Oxidation,
(g) Abscheiden eines zweiten Polysiliciumfilms (1c) auf dem Gateoxidfilm (6d, 45) und Mustern des zweiten Polysiliciumfilms zur Schaffung einer Gateelektrodenschicht (46),
(h) Bedecken des zweiten Polysiliciumfilms (1c, 46) mit einem Isolierfilm (6e),
(i) Ausbilden eines Kontaktlochs durch den Isolierfilm und Dampfabscheiden eines Metallfilms zur Schaffung einer Gateelektrode, die mit dem zweiten Polysiliciumfilm in Kontakt steht, und
(j) Ausbilden einer Sourceelektrode (47) in Kontakt mit einer Oberfläche wenigstens einer von durch Ionenimplantation gebildeten Dotierstoffzonen, sowie Ausbilden einer Drainelek trode (48) in Kontakt mit dem Siliciumcarbidsubstrat.

6. Verfahren zur Herstellung eines Siliciumcarbid-MOS-Halbleiterbauelements umfas send die Schritte:

(a) epitaxiales Aufwachsen einer Siliciumcarbid umfassenden Driftschicht (41b) eines ersten Leitungstyps (n) auf einem Siliciumcarbidsubstrat (41a) zur Schaffung eines Siliciumcar bidsubstrats,
(b) Ausbilden einer ersten Maske umfassend einen ersten Polysiliciumfilm, der auf einer Oberfläche der Driftschicht (41b) abgeschieden wurde, und Implantieren von Dotierstoffionen in einen ausgewählten Abschnitt der Driftschicht (41b) unter Verwendung der ersten Maske,
(c) Oxidieren des ersten Polysiliciumfilms der ersten Maske zur Schaffung eines Oxid films, Ausbilden einer zweiten Maske umfassend den ersten Polysiliciumfilm, von dem der Oxidfilm entfernt wurde, und Implantieren von Dotierstoffionen in einen ausgewählten Abschnitt der Driftschicht (41b) unter Verwendung der zweiten Maske,
(d) Entfernen der ersten Maske und der zweiten Maske,
(e) Durchführen einer Wärmebehandlung zur Aktivierung der implantierten Dotierstoffe,
(f) Ausbilden eines Gateoxidfilms (6d, 45) auf einer Oberfläche des Siliciumcarbidsub strats durch thermische Oxidation,
(g) Abscheiden eines zweiten Polysiliciumfilms (1c) auf dem Gateoxidfilm (6d, 45) und Mustern des zweiten Polysiliciumfilms zur Schaffung einer Gateelektrodenschicht (46),
(h) Bedecken des zweiten Polysiliciumfilms (1c, 46) mit einem Isolierfilm (6e),
(i) Ausbilden eines Kontaktlochs durch den Isolierfilm und Dampfabscheiden eines Metallfilms zur Schaffung einer Gateelektrode, die mit dem zweiten Polysiliciumfilm in Kontakt steht, und
(j) Ausbilden einer Sourceelektrode (47) in Kontakt mit einer Oberfläche wenigstens einer von durch Ionenimplantation gebildeten Dotierstoffzonen, sowie Ausbilden einer Drainelek trode (48) in Kontakt mit dem Siliciumcarbidsubstrat.

7. Verfahren zur Herstellung eines Siliciumcarbid-MOS-Halbleiterbauelements, umfas send die Schritte:

(a) epitaxiales Aufwachsen einer Siliciumcarbid umfassenden Driftschicht (41b) eines ersten Leitungstyps (n) auf einem Siliciumcarbidsubstrat (41a) zur Schaffung eines Siliciumcar bidsubstrats,
(b) Ausbilden einer ersten Maske (M1) umfassend einen ersten Oxidfilm (6b), der durch Oxidation eines ersten Polysiliciumfilms (1a) gebildet wurde, welcher auf einer Oberfläche (41b) abgeschieden wurde, und Implantieren von Dotierstoffionen in einen ausgewählten Abschnitt der Driftschicht (41b) unter Verwendung der ersten Maske (M1),
(c) Ausbilden einer zweiten Maske (M2) umfassend einen zweiten Oxidfilm (6c), der durch Oxidation des ersten Polysiliciumfilms (1a), von dem der erste Oxidfilm entfernt wurde, gebildet wurde, und Implantieren von Dotierstoffionen in einen ausgewählten Abschnitt der Driftschicht (41b) unter Verwendung der zweiten Maske (M2),
(d) Entfernen der ersten Maske und der zweiten Maske,
(e) Durchführen einer Wärmebehandlung zur Aktivierung der implantierten Dotierstoffe,
(f) Ausbilden eines Gateoxidfilms (6d, 45) auf einer Oberfläche des Siliciumcarbidsub strats durch thermische Oxidation,
(g) Abscheiden eines zweiten Polysiliciumfilms (1c) auf dem Gateoxidfilm (6d, 45) und Mustern des zweiten Polysiliciumfilms zur Schaffung einer Gateelektrodenschicht (46),
(h) Bedecken des zweiten Polysiliciumfilms (1c, 46) mit einem Isolierfilm (6e),
(i) Ausbilden eines Kontaktlochs durch den Isolierfilm und Dampfabscheiden eines Metallfilms zur Schaffung einer Gateelektrode, die mit dem zweiten Polysiliciumfilm in Kontakt steht, und
(j) Ausbilden einer Sourceelektrode (47) in Kontakt mit einer Oberfläche wenigstens einer von durch Ionenimplantation gebildeten Dotierstoffzonen, sowie Ausbilden einer Drainelek trode (48) in Kontakt mit dem Siliciumcarbidsubstrat.

8. Verfahren nach einem der Ansprüche 3 bis 7, ferner umfassend

(k) Ausbilden einer dritten Maske (M3) auf der Oberfläche der Driftschicht (41b) und Implantieren von Dotierstoffionen in einen ausgewählten Abschnitt der Driftschicht (41b) unter Verwendung der dritten Maske (M3).

9. Verfahren zur Herstellung eines Siliciumcarbid-MOS-Halbleiterbauelements, umfas send die Schritte:

(a) Aufbringen einer Siliciumcarbid umfassenden Driftschicht (41b) eines ersten Leitungstyps (n) auf einem Siliciumcarbidsubstrat (41a),
(b) Ausbilden einer Basiszone (42) eines zweiten Leitungstyps (p) in einem ausgewähl ten Teil einer Oberflächenschicht der Driftschicht (41b), wobei die Basiszone (42) gegenseitig beabstandete Abschnitte umfaßt,
(c) Ausbilden einer Sourcezone (43) des ersten Leitungstyps (n) innerhalb der Basiszone (42),
(d) Ausbilden einer Gateelektrodenschicht (46) auf einem Gateisolierfilm (45) über einer Oberfläche der Basiszone (42), die zwischen der Sourcezone (43) und einem freiliegenden Oberflächenabschnitt der Driftschicht (41b) liegt, wobei die Gateelektrodenschicht (46) einen Polysiliciumfilm umfaßt,
(e) Ausbilden eines Zwischenschichtisolierfilms (49) auf der Gateelektrodenschicht (46) durch thermische Oxidation des die Gateelektrodenschicht bildenden Polysiliciumfilms,
(f) Ausbilden einer Sourceelektrode (47) in Kontakt mit den Oberflächen sowohl der Sourcezone (43) als auch der Basiszone (42), und
(g) Ausbilden einer Drainelektrode (48) auf der Rückfläche des Siliciumcarbidsubstrats (41a).

10. Verfahren nach einem der Ansprüche 3 bis 7, ferner umfassend

(k) Ausbilden eines Zwischenschichtisolierfilms (49) auf der Gateelektrodenschicht (46) durch thermische Oxidation des die Gateelektrodenschicht bildenden zweiten Polysiliciumfilms.

11. Verfahren nach einem der Ansprüche 1 bis 7 und 9, ferner umfassend den Schritt der Ausbildung einer Elektrodenkontaktzone durch Ätzen der gesamten Oberfläche eines Oxidfilms, der durch thermische Oxidation des Polysiliciumfilms gebildet wurde, um einen Teil des Oxidfilms, der auf dem Siliciumcarbidsubstrat, zu entfernen.

12. Siliciumcarbid-MOS-Halbleiterbauelement, umfassend:
eine Siliciumcarbid umfassende Driftschicht (41b) eines ersten Leitungstyps (n), die auf ein Siliciumcarbidsubstrat (41a) geschichtet ist,
eine Basiszone (42) eines zweiten Leitungstyps (p), die in einem ausgewählten Teil einer Oberflächenschicht der Driftschicht (41b) ausgebildet ist und gegenseitig beabstandete Teile umfaßt,
eine Sourcezone (43) des ersten Leitungstyps, die in der Basiszone (42) ausgebildet ist,
eine Gateelektrodenschicht (46), die auf einem Gateisolierfilm (45) über der Oberfläche der Basiszone (42) ausgebildet ist, welche zwischen der Sourcezone (43) und einem freiliegenden Oberflächenabschnitt der Driftschicht (41b) liegt, wobei die Gateelektrodenschicht (46) einen Polysiliciumfilm umfaßt,
einen Zwischenschichtisolierfilm (49), der durch thermische Oxidation des Polysilicium films der Gateelektrodenschicht (46) ausgebildet ist,
eine Sourceelektrode (47), die in Kontakt sowohl mit der Oberfläche der Sourcezone (43) als auch derjenigen der Basiszone (42) ausgebildet ist, und
eine Drainelektrode (48), die an einer Rückfläche des Siliciumcarbidsubstrats (41a) aus gebildet ist.