CN104835740A - 沟槽型功率器件的制造方法 - Google Patents

Abstract

本发明提供一种沟槽型功率器件的制造方法，包括：在具备沟槽的半导体衬底的沟槽内形成栅极结构，所述半导体衬底的导电类型为第一导电类型；向所述半导体衬底依次进行第一次离子注入和第二次离子注入，所述第一次离子注入和所述第二次离子注入的杂质均为第二导电类型的杂质，以形成导电类型为所述第二导电类型的体区，其中，所述第二次离子注入的能量高于所述第一次离子注入的能量，所述第二次离子注入的剂量低于所述第一次离子注入的剂量；向所述体区注入第一导电类型的杂质，并对所述半导体衬底进行退火处理，以形成位于所述体区内且导电类型为所述第一导电类型的源区。通过本发明提供的制造方法，能有效减小器件的导通电阻，提高器件性能。

Description

沟槽型功率器件的制造方法

技术领域

本发明涉及半导体工艺领域，尤其涉及一种沟槽型功率器件的制造方法。

背景技术

沟槽型垂直双扩散场效应晶体管（Vertical Double-diffused MOSFET，简称VDMOS）的器件结构能使电流在器件内部垂直流通，从而增加电流密度，改善了额定电流，并使得器件的导通电阻也较小，是一种用途非常广泛的功率器件。

针对此器件，现有的制造方法为，在具备沟槽的半导体衬底的所述沟槽内形成栅极结构，向所述半导体衬底进行离子注入并进行退火，以形成与所述半导体衬底的导电类型不同的体区，并通过注入杂质在所述体区内形成源区。具体的，目前通常采用采用低能量的离子注入和长时间的高温退火来形成所述体区。但是，通过上述方法形成的体区掺杂浓度通常不均匀，尤其在器件的沟道区域掺杂浓度变化很大，而这就导致器件的导通电阻较大，降低了器件性能。

发明内容

本发明提供一种沟槽型功率器件的制造方法，用于解决现有的制造方案导致器件的导通电阻较大的问题。

本发明提供一种沟槽型功率器件的制造方法，包括：

在具备沟槽的半导体衬底的所述沟槽内形成栅极结构，所述半导体衬底的导电类型为第一导电类型；

向所述半导体衬底依次进行第一次离子注入和第二次离子注入，所述第一次离子注入和所述第二次离子注入的杂质均为第二导电类型的杂质，以形成导电类型为所述第二导电类型的体区，其中，所述第二次离子注入的能量高于所述第一次离子注入的能量，所述第二次离子注入的剂量低于所述第一次离子注入的剂量；

向所述体区注入第一导电类型的杂质，并对所述半导体衬底进行退火处理，以形成位于所述体区内且导电类型为所述第一导电类型的源区。

本发明提供的沟槽型功率器件的制造方法，通过依次进行第一次离子注入和第二次离子注入，且第二次离子注入的能量高于第一次离子注入的能量，第二次离子注入的剂量低于第一次离子注入的剂量的方式形成体区，所述体区的掺杂浓度分布均匀，从而有效减小器件的导通电阻，提高器件性能。

附图说明

图1为本发明实施例一提供的沟槽型功率器件的制造方法的流程示意图；

图2为通过现有的和本发明实施例一提供的沟槽型功率器件制造方法形成的沟道区域的杂质分布示意图；

图3为本发明实施例二提供的沟槽型功率器件的制造方法的流程示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。

图1为本发明实施例一提供的沟槽型功率器件的制造方法的流程示意图，如图1所示，所述方法包括：

101、在具备沟槽的半导体衬底的所述沟槽内形成栅极结构，所述半导体衬底的导电类型为第一导电类型。

其中，所述半导体衬底可以为半导体元素，例如单晶硅、多晶硅或非晶结构的硅或硅锗(SiGe)，也可以为混合的半导体结构，例如碳化硅、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓、合金半导体或其组合。本实施例在此不对其进行限制。在实际应用中，所述半导体衬底具体还可以为在半导体上生长了一层或多层半导体薄膜的外延片。

具体的，所述导电类型包括N型和P型。例如，若所述第一导电类型为N型，则所述第二导电类型为P型。

在实际工艺中，所述具备沟槽的半导体衬底可以通过多种工艺流程实现，本实施例中给出的只是其中一种具体的实施方式。具体举例来说，为了形成具备沟槽的半导体衬底，在101之前，所述方法还可以包括：

在半导体衬底的表面形成场氧化层；

通过刻蚀去除预设区域内的所述场氧化层，以露出所述半导体衬底的表面；

对露出的半导体衬底进行刻蚀，形成所述沟槽；

去除所述场氧化层。

通过上述实施方式，能够形成具备沟槽的半导体衬底，从而进行后续的器件制造流程。

另外，在实际工艺中，所述在具备沟槽的半导体衬底的所述沟槽内形成栅极结构也可以通过多种实际工艺流程实现，本实施例中给出的同样只是其中一种具体的实施方式。具体举例来说，所述在具备沟槽的半导体衬底的所述沟槽内形成栅极结构，具体可以包括：

在所述半导体衬底的表面和沿所述沟槽的壁面上，生成栅氧化层；

形成覆盖所述栅氧化层的多晶硅层，且所述多晶硅层填充所述沟槽；

去除预设区域内的所述多晶硅层，并保留填充在所述沟槽内的所述多晶硅层，以在所述沟槽内形成所述栅极结构。

在上述实施方式中，在所述去除预设区域内的所述多晶硅层，并保留填充在所述沟槽内的所述多晶硅层之后，还可以包括：

去除预设区域内的所述栅氧化层，并保留位于所述沟槽的壁面上的所述栅氧化层。

具体的，为了形成质量较好的栅极结构，通常会在形成所述栅极结构之前，对沟槽的表面形貌进行修复和改善。在实际应用中，对沟槽的表面形貌进行修复和改善的方法很多，本实施例在此只是以其中一种具体的实施方式进行举例说明。具体举例来说，为了在形成栅极结构之前，对沟槽的表面形貌进行修复和改善，在101之前，所述方法还可以包括：

在具备沟槽的所述半导体衬底的表面和沿所述沟槽的壁面上，形成牺牲氧化层；

去除所述牺牲氧化层。

102、向所述半导体衬底依次进行第一次离子注入和第二次离子注入，所述第一次离子注入和所述第二次离子注入的杂质均为第二导电类型的杂质，以形成导电类型为所述第二导电类型的体区，其中，所述第二次离子注入的能量高于所述第一次离子注入的能量，所述第二次离子注入的剂量低于所述第一次离子注入的剂量。

具体的，离子注入能量可以根据实际工艺需要确定，例如，所述第一次离子注入和所述第二次离子注入的能量可以为30kev～300kev。其中，所述第一次离子注入可以采用低能量、高剂量注入；所述第二次离子注入可以采用高能量、低剂量注入。

可选的，所述第一次离子注入的杂质和所述第二次离子注入的杂质可以为所述第二导电类型的任意杂质，也就是说，两次注入的杂质可以相同也可以不同。例如，假设所述第二导电类型为P型，则第一次离子注入的杂质和第二次离子注入的杂质可以均为P型的硼；或者，第一次离子注入的杂质可以为P型的硼，第二次离子注入的杂质可以为P型的铝。

在实际工艺中，目前通常采用的形成体区的方法为，采用低能量的离子注入和长时间的高温退火来形成体区。但是，通过这种方法形成的体区掺杂浓度通常不均匀，尤其在器件沟道区域的掺杂浓度变化很大。然而，对于沟槽型垂直双扩散场效应晶体管（Vertical Double-diffused MOSFET，简称VDMOS）而言，器件沟道区域的杂质分布越均匀，则器件沟道区域的电阻越小。

相对于上述方案，在本实施例中，首先采用第一次离子注入形成掺杂浓度分布尚不均匀的体区，之后再通过进行第二次离子注入对当前体区中的杂质分布进行补偿，其中，第二次离子注入的能量高于第一次离子注入的能量，第二次离子注入的剂量低于第一次离子注入的剂量，最终形成掺杂浓度分布均匀的体区，能够有效提高器件沟道区域的杂质分布均匀性，从而有效降低器件沟道区域的电阻，进而减小器件的导通电阻，提高器件性能。

图2为通过现有的和本发明实施例一提供的沟槽型功率器件制造方法形成的沟道区域的杂质分布示意图。具体的，图2中的实线表示通过现有的沟槽型功率器件制造方法形成的沟道区域的杂质浓度分布，虚线表示通过本实施例中的所述沟槽型功率器件制造方法形成的沟道区域的杂质浓度分布。如图2所示，与现有的制造方法相比，本实施例提供的器件制造方法，能够有效提高沟道区域的杂质分布均匀度，进而减小器件的导通电阻，提高器件性能。

可选的，在所述向所述半导体衬底进行第一次离子注入之后，且所述向所述半导体衬底进行第二次离子注入之前，还可以包括：

对所述半导体衬底进行高温退火处理。

通过本实施方式，能够在第一次离子注入之后，修复因大剂量离子注入造成的晶格损伤。

再可选的，在所述向所述半导体衬底进行第二次离子注入之后，且所述向所述体区注入第一导电类型的离子之前，不对所述半导体衬底进行高温退火处理。通过本实施方式，能够避免在退火过程中因杂质扩散，导致的杂质分布不均匀。

103、向所述体区注入第一导电类型的杂质，并对所述半导体衬底进行退火处理，以形成位于所述体区内且导电类型为所述第一导电类型的源区。

在实际的器件制造工艺中，在103之后，所述方法还可以包括：

形成覆盖当前整个器件表面的介质层；

去除位于所述沟槽的槽口和所述源区上方的预设区域，以露出所述沟槽的槽口和所述源区的表面，形成栅极接触孔和源极接触孔；

形成栅极金属层和源极金属层，所述栅极金属层填充所述栅极接触孔且与所述沟槽内的所述多晶硅层接触，所述源极金属层填充所述源极接触孔且与所述源区接触。

其中，各金属层的材料可以为金、银、铝、铂或钼，具体材料的选择可根据实际情况而定。

可选的，在上述实施方式中，为了进一步保护器件结构，所述形成栅极金属层和源极金属层之后，还可以对器件进行钝化处理，具体的处理方法可以采用通常的钝化处理方法，本实施例在此不再赘述。

本实施例提供的沟槽型功率器件的制造方法，通过依次进行第一次离子注入和第二次离子注入，且第二次离子注入的能量高于第一次离子注入的能量，第二次离子注入的剂量低于第一次离子注入的剂量的方式形成体区，所述体区的掺杂浓度分布均匀，从而有效减小器件的导通电阻，提高器件性能。

图3为本发明实施例二提供的沟槽型功率器件的制造方法的流程示意图，如图3所示，所述方法包括：

301、在导电类型为第一导电类型的半导体衬底的表面形成场氧化层；

302、通过刻蚀去除预设区域内的所述场氧化层，以露出所述半导体衬底的表面；

303、对露出的半导体衬底进行刻蚀，形成所述沟槽，并去除所述场氧化层；

304、在所述半导体衬底的表面和沿所述沟槽的壁面上，形成牺牲氧化层，并去除所述牺牲氧化层；

305、在所述半导体衬底的表面和沿所述沟槽的壁面上，生成栅氧化层；

306、形成覆盖所述栅氧化层的多晶硅层，且所述多晶硅层填充所述沟槽；

307、去除预设区域内的所述多晶硅层，并保留填充在所述沟槽内的所述多晶硅层，以在所述沟槽内形成所述栅极结构；

308、去除预设区域内的所述栅氧化层，并保留位于所述沟槽的壁面上的所述栅氧化层；

309、向所述半导体衬底进行第一次离子注入并进行高温退火处理，所述第一次离子注入的杂质为第二导电类型的杂质；

310、向所述半导体衬底进行第二次离子注入，所述第二次离子注入的杂质为第二导电类型的杂质，以形成体区，所述第二次离子注入的能量高于所述第一次离子注入的能量，所述第二次离子注入的剂量低于所述第一次离子注入的剂量；

311、向所述体区注入第一导电类型的杂质，并对所述半导体衬底进行退火处理，以形成位于所述体区内且导电类型为所述第一导电类型的源区；

312、形成覆盖当前整个器件表面的介质层；

313、去除位于所述沟槽的槽口和所述源区上方的预设区域，以露出所述沟槽的槽口和所述源区的表面，形成栅极接触孔和源极接触孔；

314、形成栅极金属层和源极金属层，所述栅极金属层填充所述栅极接触孔且与所述沟槽内的所述多晶硅层接触，所述源极金属层填充所述源极接触孔且与所述源区接触。

本实施例提供的沟槽型功率器件的制造方法，通过依次进行第一次离子注入和第二次离子注入，且第二次离子注入的能量高于第一次离子注入的能量，第二次离子注入的剂量低于第一次离子注入的剂量的方式形成体区，所述体区的掺杂浓度分布均匀，从而有效减小器件的导通电阻，提高器件性能。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (10)

1.一种沟槽型功率器件的制造方法，其特征在于，包括：

在具备沟槽的半导体衬底的所述沟槽内形成栅极结构，所述半导体衬底的导电类型为第一导电类型；

向所述半导体衬底依次进行第一次离子注入和第二次离子注入，所述第一次离子注入和所述第二次离子注入的杂质均为第二导电类型的杂质，以形成导电类型为所述第二导电类型的体区，其中，所述第二次离子注入的能量高于所述第一次离子注入的能量，所述第二次离子注入的剂量低于所述第一次离子注入的剂量；

向所述体区注入第一导电类型的杂质，并对所述半导体衬底进行退火处理，以形成位于所述体区内且导电类型为所述第一导电类型的源区。

2.根据权利要求1所述的方法，其特征在于，所述向所述半导体衬底进行第一次离子注入之后，且所述向所述半导体衬底进行第二次离子注入之前，还包括：

对所述半导体衬底进行高温退火处理。

3.根据权利要求1所述的方法，其特征在于，所述向所述半导体衬底进行第二次离子注入之后，且所述向所述体区注入第一导电类型的离子之前，不对所述半导体衬底进行高温退火处理。

4.根据权利要求1所述的方法，其特征在于，所述第一次离子注入和所述第二次离子注入的能量为30kev～300kev。

5.根据权利要求1所述的方法，其特征在于，所述第一次离子注入的杂质和所述第二次离子注入的杂质不同。

6.根据权利要求1-5中任一项所述的方法，其特征在于，所述在具备沟槽的半导体衬底的所述沟槽内形成栅极结构之前，还包括：

在所述半导体衬底的表面形成场氧化层；

通过刻蚀去除预设区域内的所述场氧化层，以露出所述半导体衬底的表面；

对露出的半导体衬底进行刻蚀，形成所述沟槽；

去除所述场氧化层。

7.根据权利要求1-5中任一项所述的方法，其特征在于，所述在具备沟槽的半导体衬底的所述沟槽内形成栅极结构，具体包括：

在所述半导体衬底的表面和沿所述沟槽的壁面上，生成栅氧化层；

形成覆盖所述栅氧化层的多晶硅层，且所述多晶硅层填充所述沟槽；

去除预设区域内的所述多晶硅层，并保留填充在所述沟槽内的所述多晶硅层，以在所述沟槽内形成所述栅极结构。

8.根据权利要求1-5中任一项所述的方法，其特征在于，所述在具备沟槽的半导体衬底的所述沟槽内形成栅极结构之前，还包括：

在具备沟槽的所述半导体衬底的表面和沿所述沟槽的壁面上，形成牺牲氧化层；

去除所述牺牲氧化层。

9.根据权利要求7所述的方法，其特征在于，所述去除预设区域内的所述多晶硅层，并保留填充在所述沟槽内的所述多晶硅层之后，还包括：

去除预设区域内的所述栅氧化层，并保留位于所述沟槽的壁面上的所述栅氧化层。

10.根据权利要求1-5中任一项所述的方法，其特征在于，所述形成导电类型为所述第一导电类型的源区之后，还包括：

形成覆盖当前整个器件表面的介质层；

去除位于所述沟槽的槽口和所述源区上方的预设区域，以露出所述沟槽的槽口和所述源区的表面，形成栅极接触孔和源极接触孔；

形成栅极金属层和源极金属层，所述栅极金属层填充所述栅极接触孔且与所述沟槽内的所述多晶硅层接触，所述源极金属层填充所述源极接触孔且与所述源区接触。