CN1503990A - 具有减小导通电阻的双扩散场效应晶体管 - Google Patents
具有减小导通电阻的双扩散场效应晶体管 Download PDFInfo
- Publication number
- CN1503990A CN1503990A CNA028075188A CN02807518A CN1503990A CN 1503990 A CN1503990 A CN 1503990A CN A028075188 A CNA028075188 A CN A028075188A CN 02807518 A CN02807518 A CN 02807518A CN 1503990 A CN1503990 A CN 1503990A
- Authority
- CN
- China
- Prior art keywords
- substrate
- epitaxial loayer
- tagma
- dopant
- diffusion field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 71
- 239000002019 doping agent Substances 0.000 claims abstract description 49
- 238000000034 method Methods 0.000 claims abstract description 28
- 238000009792 diffusion process Methods 0.000 claims description 35
- 230000002146 bilateral effect Effects 0.000 claims description 23
- 238000009826 distribution Methods 0.000 claims description 21
- 239000012535 impurity Substances 0.000 claims description 16
- 229910052785 arsenic Inorganic materials 0.000 claims description 11
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 11
- 229920005591 polysilicon Polymers 0.000 claims description 11
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 9
- 229910052787 antimony Inorganic materials 0.000 claims description 8
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 claims description 8
- 229910052698 phosphorus Inorganic materials 0.000 claims description 8
- 239000011574 phosphorus Substances 0.000 claims description 8
- 239000000203 mixture Substances 0.000 claims description 7
- 230000004888 barrier function Effects 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims description 3
- 210000000746 body region Anatomy 0.000 abstract 3
- 238000005516 engineering process Methods 0.000 description 7
- 238000009825 accumulation Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 230000014509 gene expression Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000000428 dust Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- XHXFXVLFKHQFAL-UHFFFAOYSA-N phosphoryl trichloride Chemical compound ClP(Cl)(Cl)=O XHXFXVLFKHQFAL-UHFFFAOYSA-N 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006386 neutralization reaction Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012549 training Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0873—Drain regions
- H01L29/0878—Impurity concentration or distribution
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
提供一种双扩散场效应晶体管及其形成方法。该方法首先提供第一导电类型的衬底(300)。接着，将第一导电类型的至少一种掺杂剂种类引入衬底表面，以致衬底具有不均匀的杂质分布。在衬底上形成第一导电类型的外延层(304)，在外延层内形成一个或多个第二导电类型的体区(316)。然后在体区内形成多个第一导电类型的源区(340)。最后，形成与体区相邻的栅极区。
Description
技术领域
本发明一般涉及半导体晶片处理，更具体涉及形成双扩散场效应晶体管的方法。
背景技术
功率MOSFET器件为大家所熟知，且用于许多应用，包括汽车电子设备、便携式电子设备、电源以及无线电通讯。功率MOSFET器件的一个重要电特性是它的通态电阻(RDson)，通态电阻(RDson)定义为载流子从源端流动到漏端遇到的总阻力。为了允许制造商制造在较小的封装中具有较高载流能力的功率MOSFET器件，具有减小通态电阻的MOSFET结构是有利的。
图1是称为双扩散场效应晶体管的常规N沟道功率MOSFET的简化截面图。N型外延硅层1形成在N+型衬底2上。P体区3A和P+体区3B从上表面4形成在外延层中，以及N+型源区5从上表面4形成在体区3A和3B中。为了使晶体管导通(即，使之导电)，栅极6施加正电位。栅极6上的正电位促使在栅极下面的P体区3A的表面部分中形成所谓的沟道区，以及促使立即在栅极下面的N型外延硅区1A的表面部分形成所谓的累积区。之后电子可以由箭头所指的方向流动，从N+型源区5，穿过P体区3A中的沟道区，穿过N型外延层1A的累积区，向下穿过N型外延区1A，向下穿过N+型衬底2到漏电极7。如果栅极9不具有正电位，那么不形成沟道，不会产生电子从源区流到漏区。因此晶体管截止(即，不导电)。
图2是另一种双扩散场效应晶体管、沟槽场效应晶体管的简化截面图。在图1和图2中相同的元件由同样的数字表示。N型外延层1形成在N+型衬底2上。然后以类似于平面晶体管中的体区和源区的双扩散方式形成体区3A和3B以及N+型源区5。在沟槽晶体管的情况下，从上表面4向下刻蚀沟槽到外延层1。然后在该沟槽的侧壁和沟槽底部生长栅氧化层8。然后在沟槽的栅氧化层上淀积一定量的多晶硅或其他适当的材料，形成栅极9。有关沟槽场效应晶体管的附加信息，参见美国专利No.5072266，名称为“Trench DMOS Power Transistor With-Shaping Body Profile And Three-Dimensional Geometry”，在此引入其内容作为参考。
为了使沟槽晶体管导通，栅极9施加正电位。正电位促使在P体区3A的一部分中形成沟道区，该部分形成为沟槽侧壁的一部分，以及促使在N型外延层1A的一部分中形成累积区，该部分形成为沟槽侧壁的一部分。之后电子可以由箭头所指的方向从N+型源区5，向下穿过P体区3A的沟道区，向下穿过累积区，向下穿过N型外延区1A的剩余部分，向下穿过N+型衬底2到漏电极7。如果栅极9没有正电位，那么不形成沟道，不会产生电子从源区流到漏区。因此晶体管被截止。
当导通时希望这种晶体管具有低的源区至漏区电阻。如图1绘图地描绘，平面结构中的电阻RDson由穿过沟道的电阻RCH、横向穿过累积区的电阻RACC、垂直穿过两个相邻的P体区之间的N型外延区1A的收缩部分的电阻RJFET、垂直穿过N型外延区1A的剩余部分至衬底的电阻RDRIFT以及垂直穿过衬底至漏电极的电阻RSUB组成。如图2绘图地描绘，沟槽结构中的电阻RDson由垂直穿过沟道的电阻RCH、垂直穿过累积区的电阻RACC、垂直穿过N型外延区1A的剩余部分的电阻RDRIFT以及垂直穿过衬底至漏电极的电阻RSUS组成。注意在沟槽器件中排除了RJFET。因为硅的导电性随掺杂剂浓度而增加，因此相对地较重地掺杂外延硅层1以减小RDRIFT，由此减小RDson。
还希望这种晶体管具有高击穿电压，以便它们可以在高压下工作，且因此用作高功率器件。本领域的普通技术人员公知，击穿电压随外延区1A的掺杂剂浓度减小和外延区1A的厚度增加而增加。由于导通电阻和击穿电压变化的数量相对于掺杂剂浓度是相似的方式，所以通过增加外延区1A的掺杂浓度减小双扩散场效应晶体管的导通电阻促使器件的击穿电压不合需要的减小。
美国专利No.6084268公开了一种功率MOSFET，其中通过在外延层1A内提供局部掺杂区减小导通电阻。局部掺杂区具有与外延层1A同样的导电类型，但是具有较高的掺杂剂浓度，由此降低器件的沟道区和漏区之间的串联电阻。此外，限定局部掺杂区，以致它们与p型区3B隔开，以减小可能上升的击穿电压。关于该技术带来的问题是它需要额外的掩模步骤和高能离子注入技术以形成局部掺杂区。
由此，希望提供一种双扩散场效应晶体管，具有减小的导通电阻而没有不利地影响器件的击穿电压，且还相对易于制造。
发明内容
本发明提供一种双扩散场效应晶体管及其形成方法。该方法首先提供第一导电类型的衬底。接着，将第一导电类型的至少一种掺杂剂种类引入衬底表面，以致衬底具有不均匀的杂质分布。在衬底上形成第一导电类型的外延层，在外延层内形成一个或多个第二导电类型的体区。然后在体区内形成多个第一导电类型的源区。最后，形成与体区邻近的栅极区。
根据本发明的一个方面，通过在外延层内设置多个沟槽，然后用第一绝缘层给沟槽加内衬(lining)，形成栅极区。在沟槽内提供多晶硅导体以及覆盖第一绝缘层。
根据本发明的另一方面，通过离子注入引入掺杂剂种类。
根据本发明的另一方面，引入的掺杂剂种类选自由砷、锑以及磷构成的组。
根据本发明的另一方面，在引入掺杂剂种类之前衬底具有基本上均匀的杂质分布。
根据本发明的另一方面，提供双扩散场效应晶体管，该晶体管包括第一导电类型的衬底。引入衬底表面的第一导电类型的至少一种掺杂剂种类，以致衬底具有不均匀的杂质分布。不均匀的杂质分布在衬底表层下面的给定深度处具有最大的掺杂剂浓度。掺杂剂浓度随相距该给定深度的距离的增加而减小。位于衬底表层之上的第一导电类型的外延层。布置在外延层内的一个或多个第二导电类型的体区。位于体区内的多个第一导电类型的源区。邻近体区的栅极区。
附图说明
图1是常规平面双扩散场效应晶体管的简化截面图。
图2是沟槽场效应晶体管的简化截面图。
图3图示了根据本发明构造的沟槽场效应晶体管的一个实施例。
图4示出了其上形成图3的晶体管的衬底的掺杂剂分布。
图5示出了在晶体管形成之后穿过图3所示的器件的外延层的杂质分布。
图6(a)-6(f)示出了执行以形成图3中所描绘的晶体管的一系列示例性步骤。
具体实施方式
图3图示了根据本发明构造的沟槽场效应晶体管的一个实施例。在该实施例中，结构包括n+衬底300，其上生长轻n掺杂外延层304。如下面详细描述，衬底300的表面区域具有比其内部更高的掺杂浓度。在掺杂的外延层304内，提供相反导电性的体区316。覆盖大多数体区316的n+掺杂区340用作源区。在外延层中提供方形沟槽324，该沟槽324在结构的上表面开口，且定义晶体管单元的周界。栅氧化层330给沟槽324的侧壁加内衬。用多晶硅填充沟槽324，即已掺杂使之导电的多晶硅。漏电极连接到半导体衬底300的后表面，源电极连接到两个源区340和体区316，栅电极连接到填充沟槽324的多晶硅。
双扩散场效应晶体管的击穿电压主要由邻近器件表面的外延层304部分的掺杂浓度决定。具体，击穿电压由邻近P体区316的外延层304部分的掺杂浓度决定。换句话说，在衬底300附近的外延层304部分的掺杂浓度变化对击穿电压没有大的影响。结果，原则上可以仅通过增加衬底附近的外延层304的掺杂浓度减小器件的导通电阻而不产生击穿电压过于大的减小。亦即，外延层304可以具有锥形杂质分布，其中执行淀积工艺，以便随到外延层304的深度增加掺杂浓度增加。具有这种锥形杂质分布的双扩散场效应晶体管是众所周知的。不幸地，锥形杂质分布带来的一个问题是它需要相对复杂的外延淀积工艺。
根据本发明，在衬底300表面上生长任一层之前，将一种或多种掺杂剂种类引入衬底300的表面。可以通过离子注入引入掺杂剂。该步骤提供具有变化的掺杂浓度分布的衬底，该掺杂浓度分布在衬底表面最大，且随到衬底的深度增加而减小。应注意市场上可买到的衬底一般具有均匀的杂质分布，浓度高达约1×1019/cm3，相应的电阻低至0.005Ω-cm。
在衬底300上形成外延层304的过程中和随后的高温处理过程中，发生所谓的向上掺杂，其中引入衬底300的附加掺杂剂扩散到外延层304中。由于掺杂剂从衬底300引入外延层304，因此它们首先影响接近衬底300的外延层的掺杂剂浓度，相对较小的影响接近表面的掺杂浓度。结果，所得的器件的导通电阻减小，而不同量的减小击穿电压。而且，导通电阻减小是因为附加的掺杂剂扩散到外延层以及因为外延层的厚度可以减小，由于它更重地掺杂，因此同时保持同样的电压穿过它。
仅仅为了图例，在下文中衬底将被假定为n+衬底，如图3所描绘。可以使用一般的掺杂剂，包括砷、锑、磷或其任一组合。图4示出了衬底300的掺杂剂分布，其中横坐标表示距衬底的深度，原点定义为衬底表面。曲线400表示原来的掺杂分布，均匀掺杂的衬底。曲线410表示将砷或锑注入衬底之后的掺杂分布，曲线420表示将磷注入衬底之后的掺杂分布。
图5示出了在衬底300上形成晶体管的各个层之后所得的杂质分布。曲线500表示在均匀掺杂的衬底上形成的常规器件掺杂分布。曲线510表示在其中注入砷或锑的衬底上形成的器件的掺杂分布，曲线520表示在其中注入磷的衬底上形成的器件的掺杂分布。如图所示，掺杂剂从衬底300扩散到外延层304以致掺杂剂浓度随与衬底-外延层界面的距离增加而减小。曲线510和520之间的差异可归因于不同种类的不同扩散系数。具体地说，磷扩散系数大于砷或锑之一的扩散系数。应注意图5中示出的掺杂分布包括在它被淀积之前原先存在于外延层的掺杂剂。
在本发明的一些实施例中，可以希望引入两种或更多种的掺杂剂种类到衬底。例如：可以随相对较慢的扩散种类如砷或锑引入相对较快的扩散种类如磷，在外延层中产生的掺杂分布是两种种类的分布之和。对于每种种类注入相同剂量，这种分布接近外延层表面具有较快的扩散种类的较低浓度和接近外延层-衬底界面具有更高的浓度。杂质分布的结合导致器件具有更低的导通电阻。
本领域的普通技术人员将认识到：决定应该引入衬底以减小所得器件的导通电阻而基本上不减小它的击穿电压的最佳掺杂剂量有许多参数。这些参数包括被引入的具体掺杂剂种类、存在于原衬底的掺杂剂量、扩散时间以及扩散温度。对于给定器件，可以经验地或通过各种建模技术实现最佳化。如果仅有一种掺杂剂种类被引入衬底，那么将根据它的扩散系数、固溶度、外延淀积过程中的气压以及外延淀积参数如淀积气体、温度、压力以及使用的具体反应器来选择。
可以根据任一常规处理技术制造图3中所示的本发明沟槽场效应晶体管。尽管下面论述了一个示例性技术，应当理解本发明制造不局限于该技术，该技术存在仅作为例示。
图6(a)-6(f)示出了执行以形成图3中所描绘的晶体管的一系列示例性步骤。在图6(a)中，在N+掺杂衬底600上生长N-掺杂的外延层604。在形成外延层604之前，按先前描述的方法将一种或多种掺杂剂种类注入衬底600。对于30V器件外延层604的厚度一般为5.5微米。接下来，在注入和扩散步骤中形成体区616。由于P体区注入均匀穿过衬底，因此不需要掩模。以40至60KeV，约5.5×1013/cm3的剂量将硼注入P体区。
在图6(b)中，通过用氧化层覆盖外延层604的表面形成掩模层，然后通常露出和构图氧化层以留下掩模部分620。掩模部分620用于定义沟槽的位置。通过反应离子刻蚀通过开口干刻蚀沟槽624至一般为1.5至2.5微米范围的深度。
在图6(c)中，平面化每个沟槽的侧壁。首先，可以用干化学刻蚀从沟槽侧壁除去氧化物薄层(一般约500-1000埃)以消除由反应离子刻蚀工艺引起的损坏。接着，在沟槽624和掩模部分620上生长牺牲二氧化硅层650。通过缓冲氧化刻蚀或HF刻蚀除去牺牲层650和掩模部分620，以致所得的沟槽侧壁尽可能的平整。
如图6(d)所示，然后在整个结构上生长或淀积栅氧化层630，以致它覆盖沟槽侧壁和体区616的表面。栅氧化层130一般具有500-800埃范围的厚度。然后，用多晶硅652填充沟槽624，即，多结晶的硅。淀积之后，一般用使用氯氧化磷(POCl3)的磷掺杂多晶硅或用砷或磷注入多晶硅以减小其薄层电阻至一般约20Ω/方块的值。
在图6(e)中，刻蚀多晶硅层652，以优化它的厚度和露出延伸在p体区616表面上的栅氧化层630部分。然后，使用光刻掩膜工艺形成构图的掩模层660。构图的掩模层660定义源区640。然后通过注入和扩散工艺形成源区640。例如：源区可以以80KeV，每平方厘米8×1015至1.2×1016的剂量注入砷。在注入后，砷扩散到约0.5微米的深度。最后，用常规方法除去掩模层660，形成图6(f)描绘的结构。
通过在结构上形成和构图BPSG层，以定义与源区和栅极接触有关的BPSG区，用常规方法完成沟槽场效应晶体管。接下来，淀积和定义金属层，形成源区和栅电极。如果需要，之后淀积钝化层，在其中形成开口以允许访问源区和栅极焊盘。此外，在衬底的底面上形成漏极接触层。
尽管在此具体地说明和描述了各种实施例，应当理解在不脱离本发明的精神和想要的范围条件下，本发明的修改和变化由上述教导所覆盖并在附加权利要求的范围内。例如：本发明的方法可以用来形成双扩散沟槽场效应晶体管，其中各个半导体区的导电性与此描述的那些相反。而且，尽管本发明按照沟槽场效应晶体管进行了描述，但是它可等效地适用于具有其他结构，如图1所示结构的双扩散场效应晶体管。
Claims (19)
1.一种形成双扩散场效应晶体管的方法，所述方法包括：
提供第一导电类型的衬底；
将所述第一导电类型的至少一种掺杂剂种类引入衬底表面，以致衬底具有不均匀的杂质分布；
在所述衬底上形成第一导电类型的外延层；
在所述外延层内形成一个或多个第二导电类型的体区；
在所述体区内形成多个所述第一导电类型的源区；以及
邻近所述的一个或多个体区形成栅极区。
2.如权利要求1的方法，其中形成栅极区的步骤包括以下步骤：
在所述外延层内形成多个沟槽；
形成给所述沟槽加内衬的第一绝缘层；以及
在所述沟槽内形成多晶硅导体以及覆盖第一绝缘层。
3.如权利要求1的方法，其中通过离子注入将所述至少一种掺杂剂种类引入衬底。
4.如权利要求1的方法，其中所述的至少一种掺杂剂种类选自由砷、锑以及磷构成的组。
5.如权利要求1的方法，其中所述衬底在引入至少一种掺杂剂种类之前具有基本上均匀的杂质分布。
6.如权利要求1的方法，其中形成体区的步骤包括在外延层上形成构图的掩模层以及将掺杂剂注入和扩散到外延层的步骤。
7.如权利要求2的方法，其中形成沟槽的步骤包括在外延层上形成构图的掩模层以及通过所述掩膜层刻蚀所述沟槽的步骤。
8.如权利要求1的方法，其中形成源区的步骤包括形成构图的掩模层以及将掺杂剂注入和扩散到体区的步骤。
9.如权利要求1的方法，还包括在与体区相对的衬底表面上形成电极层的步骤。
10.根据权利要求1的方法制成的双扩散场效应晶体管。
11.根据权利要求2的方法制成的双扩散场效应晶体管。
12.一种双扩散场效应晶体管，包括：
第一导电类型的衬底；
引入衬底表面的第一导电类型的至少一种掺杂剂种类，以致衬底具有不均匀的杂质分布，所述的不均匀杂质分布在所述衬底表层下面给定的深度处具有最大的掺杂剂浓度，且掺杂剂浓度随相距所述给定深度的距离的增加而减小。
位于所述衬底的所述表层上的所述第一导电类型的外延层；
布置在所述外延层内的一个或多个第二导电类型的体区；
位于所述体区内的多个所述第一导电类型的源区；以及
邻近所述的一个或多个体区的栅极区。
13.权利要求12的双扩散场效应晶体管，其中所述的栅极区包括：
位于所述的外延层内的多个沟槽；
给所述沟槽加内衬的第一绝缘层；以及
位于所述沟槽内以及覆盖第一绝缘层的多晶硅导体。
14.权利要求12的双扩散场效应晶体管，其中通过离子注入将所述的至少一种掺杂剂种类引入衬底。
15.权利要求12的双扩散场效应晶体管，其中所述的至少一种掺杂剂种类选自由砷、锑以及磷构成的组。
16.权利要求12的双扩散场效应晶体管，其中所述衬底在引入掺杂剂种类之前具有基本上均匀的杂质分布。
17.权利要求12的双扩散场效应晶体管，还包括布置在与体区相对的衬底表面上的电极层。
18.根据权利要求1的方法制成的双扩散场效应晶体管。
19.根据权利要求2的方法制成的双扩散场效应晶体管。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/819,356 US6713351B2 (en) | 2001-03-28 | 2001-03-28 | Double diffused field effect transistor having reduced on-resistance |
| US09/819,356 | 2001-03-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1503990A true CN1503990A (zh) | 2004-06-09 |
| CN1274028C CN1274028C (zh) | 2006-09-06 |
Family
ID=25227918
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB028075188A Expired - Fee Related CN1274028C (zh) | 2001-03-28 | 2002-03-21 | 具有减小导通电阻的双扩散场效应晶体管 |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US6713351B2 (zh) |
| EP (1) | EP1382071B1 (zh) |
| JP (1) | JP4122230B2 (zh) |
| KR (1) | KR100880872B1 (zh) |
| CN (1) | CN1274028C (zh) |
| TW (1) | TW544814B (zh) |
| WO (1) | WO2002080282A1 (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102648514A (zh) * | 2009-12-08 | 2012-08-22 | Ssscip有限公司 | 制造具有植入侧壁的半导体器件的方法和由其制成的器件 |
| CN104769723A (zh) * | 2014-12-04 | 2015-07-08 | 冯淑华 | 沟槽栅功率半导体场效应晶体管 |
| CN104835740A (zh) * | 2014-02-11 | 2015-08-12 | 北大方正集团有限公司 | 沟槽型功率器件的制造方法 |
| CN110416285A (zh) * | 2019-07-31 | 2019-11-05 | 电子科技大学 | 一种超结功率dmos器件 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10233760B4 (de) * | 2002-07-25 | 2007-05-03 | Infineon Technologies Ag | SRAM-Speicherzelle mit Älzgräben und deren Array-Anordnung |
| US7132715B2 (en) * | 2004-05-21 | 2006-11-07 | Fairchild Semiconductor Corporation | Semiconductor device having a spacer layer doped with slower diffusing atoms than substrate |
| US20090050958A1 (en) * | 2004-05-21 | 2009-02-26 | Qi Wang | Semiconductor device having a spacer layer doped with slower diffusing atoms than substrate |
| US7952139B2 (en) * | 2005-02-11 | 2011-05-31 | Alpha & Omega Semiconductor Ltd. | Enhancing Schottky breakdown voltage (BV) without affecting an integrated MOSFET-Schottky device layout |
| US9093521B2 (en) * | 2008-06-30 | 2015-07-28 | Alpha And Omega Semiconductor Incorporated | Enhancing Schottky breakdown voltage (BV) without affecting an integrated MOSFET-Schottky device layout |
| KR200450445Y1 (ko) * | 2008-07-17 | 2010-10-04 | 한정화 | 발코니 난간의 방범장치 |
| JP5738653B2 (ja) * | 2011-03-31 | 2015-06-24 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | 絶縁ゲート型半導体装置 |
| US9847233B2 (en) | 2014-07-29 | 2017-12-19 | Taiwan Semiconductor Manufacturing Company Limited | Semiconductor device and formation thereof |
| DE102016118543A1 (de) * | 2015-10-15 | 2017-04-20 | Infineon Technologies Ag | Halbleiterbauelemente, leistungshalbleiterbauelemente und verfahren zum bilden eines halbleiterbauelements |
| JP7405517B2 (ja) * | 2019-03-29 | 2023-12-26 | ローム株式会社 | 半導体装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5072266A (en) | 1988-12-27 | 1991-12-10 | Siliconix Incorporated | Trench DMOS power transistor with field-shaping body profile and three-dimensional geometry |
| DE4041050C2 (de) * | 1989-12-25 | 1999-01-14 | Fuji Electric Co Ltd | Integrierter Schaltkreis und Verfahren zur Bildung eines Halbleiterbauelements |
| US5558313A (en) | 1992-07-24 | 1996-09-24 | Siliconix Inorporated | Trench field effect transistor with reduced punch-through susceptibility and low RDSon |
| US5701023A (en) * | 1994-08-03 | 1997-12-23 | National Semiconductor Corporation | Insulated gate semiconductor device typically having subsurface-peaked portion of body region for improved ruggedness |
| EP0750794A1 (en) * | 1995-01-17 | 1997-01-02 | National Semiconductor Corporation | Co-implantation of arsenic and phosphorus in extended drain region for improved performance of high voltage nmos device |
| US5629543A (en) * | 1995-08-21 | 1997-05-13 | Siliconix Incorporated | Trenched DMOS transistor with buried layer for reduced on-resistance and ruggedness |
| US6084268A (en) | 1996-03-05 | 2000-07-04 | Semiconductor Components Industries, Llc | Power MOSFET device having low on-resistance and method |
| US5814858A (en) * | 1996-03-15 | 1998-09-29 | Siliconix Incorporated | Vertical power MOSFET having reduced sensitivity to variations in thickness of epitaxial layer |
| US6274464B2 (en) * | 1998-02-06 | 2001-08-14 | Texas Instruments Incorporated | Epitaxial cleaning process using HCL and N-type dopant gas to reduce defect density and auto doping effects |
-
2001
- 2001-03-28 US US09/819,356 patent/US6713351B2/en not_active Expired - Fee Related
-
2002
- 2002-03-21 WO PCT/US2002/008881 patent/WO2002080282A1/en active Application Filing
- 2002-03-21 KR KR1020037012581A patent/KR100880872B1/ko not_active IP Right Cessation
- 2002-03-21 JP JP2002578581A patent/JP4122230B2/ja not_active Expired - Fee Related
- 2002-03-21 EP EP02725313.7A patent/EP1382071B1/en not_active Expired - Lifetime
- 2002-03-21 CN CNB028075188A patent/CN1274028C/zh not_active Expired - Fee Related
- 2002-03-26 TW TW091105873A patent/TW544814B/zh not_active IP Right Cessation
-
2004
- 2004-03-29 US US10/812,159 patent/US6921938B2/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102648514A (zh) * | 2009-12-08 | 2012-08-22 | Ssscip有限公司 | 制造具有植入侧壁的半导体器件的方法和由其制成的器件 |
| CN104835740A (zh) * | 2014-02-11 | 2015-08-12 | 北大方正集团有限公司 | 沟槽型功率器件的制造方法 |
| CN104769723A (zh) * | 2014-12-04 | 2015-07-08 | 冯淑华 | 沟槽栅功率半导体场效应晶体管 |
| CN110416285A (zh) * | 2019-07-31 | 2019-11-05 | 电子科技大学 | 一种超结功率dmos器件 |
| CN110416285B (zh) * | 2019-07-31 | 2024-06-07 | 电子科技大学 | 一种超结功率dmos器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1274028C (zh) | 2006-09-06 |
| US20040178444A1 (en) | 2004-09-16 |
| JP2005509270A (ja) | 2005-04-07 |
| EP1382071B1 (en) | 2013-07-10 |
| EP1382071A4 (en) | 2009-01-07 |
| US20020140028A1 (en) | 2002-10-03 |
| WO2002080282A1 (en) | 2002-10-10 |
| JP4122230B2 (ja) | 2008-07-23 |
| KR100880872B1 (ko) | 2009-01-30 |
| EP1382071A1 (en) | 2004-01-21 |
| TW544814B (en) | 2003-08-01 |
| US6921938B2 (en) | 2005-07-26 |
| US6713351B2 (en) | 2004-03-30 |
| KR20030085577A (ko) | 2003-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1220273C (zh) | 具有双扩散体分布的沟槽mosfet器件及制造方法 | |
| CN100338778C (zh) | 场效应晶体管及其制造方法 | |
| CN1171318C (zh) | 具有低导通电阻的高压功率金属氧化物半导体场效应晶体管 | |
| CN1230880C (zh) | 一种制造功率mos场效应管的方法 | |
| JP4028482B2 (ja) | トレンチゲート電極を有するパワーｍｏｓｆｅｔ及びその製造方法 | |
| US6710400B2 (en) | Method for fabricating a high voltage power MOSFET having a voltage sustaining region that includes doped columns formed by rapid diffusion | |
| CN100474616C (zh) | 具有增加的导通电阻的沟槽mosfet器件 | |
| US6750104B2 (en) | High voltage power MOSFET having a voltage sustaining region that includes doped columns formed by trench etching using an etchant gas that is also a doping source | |
| US6822288B2 (en) | Trench MOSFET device with polycrystalline silicon source contact structure | |
| CN100568466C (zh) | 具有带易于浮岛形成的台阶式沟槽的电压维持层的功率半导体器件的制造方法 | |
| CN1274028C (zh) | 具有减小导通电阻的双扩散场效应晶体管 | |
| TW200305970A (en) | Power semiconductor device having a voltage sustaining region that includes doped columns formed with a single ion implantation step | |
| CN1161758A (zh) | 掩模数目减少的mos栅控器件生产工艺 | |
| CN101889327A (zh) | 具有带易于浮岛形成的台阶式沟槽的电压维持层的功率半导体器件的制造方法 | |
| JP2000164869A (ja) | ブレ―クダウン特性及びオン抵抗特性を改善したトレンチ形ｍｏｓｆｅｔ並びにその製造方法 | |
| CN110518056A (zh) | 横向扩散金属氧化物半导体器件及其制造方法 | |
| WO2001075960A2 (en) | Method of making a trench gate dmos transistor | |
| CN1552101A (zh) | 具有轻掺杂源结构的凹槽dmos晶体管 | |
| CN1539169A (zh) | 对称沟槽mosfet器件及其制造方法 | |
| KR101361067B1 (ko) | 수퍼 정션 금속 산화물 반도체 전계 효과 트랜지스터의 제조 방법 | |
| CN101136436A (zh) | 半导体器件及其制造方法 | |
| KR101361037B1 (ko) | Ｓｊ―ｍｏｓｆｅｔ의 제조 방법 및 그에 의해 제조된 ｓｊ―ｍｏｓｆｅｔ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20060906 Termination date: 20160321 |