CN106328687B - 一种用于超结器件的外延片的制作方法和结构 - Google Patents
一种用于超结器件的外延片的制作方法和结构 Download PDFInfo
- Publication number
- CN106328687B CN106328687B CN201510382301.XA CN201510382301A CN106328687B CN 106328687 B CN106328687 B CN 106328687B CN 201510382301 A CN201510382301 A CN 201510382301A CN 106328687 B CN106328687 B CN 106328687B
- Authority
- CN
- China
- Prior art keywords
- conductive type
- type
- conductivity
- wafer
- column
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 35
- 239000013078 crystal Substances 0.000 claims abstract description 42
- 239000004065 semiconductor Substances 0.000 claims abstract description 35
- 238000000407 epitaxy Methods 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 239000002019 doping agent Substances 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims description 23
- 238000009792 diffusion process Methods 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- 238000004140 cleaning Methods 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 3
- 235000012431 wafers Nutrition 0.000 description 78
- 230000008569 process Effects 0.000 description 11
- 238000005530 etching Methods 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- -1 boron ion Chemical class 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 241001270131 Agaricus moelleri Species 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Recrystallisation Techniques (AREA)
Abstract
本发明涉及半导体制作领域，尤其涉及一种用于超结器件的外延片的制作方法和结构，包括：将第二导电类型掺杂剂通过第一导电类型半导体单晶片的第一表面进行掺杂，在第一导电类型半导体单晶片中形成第二导电类型掺杂区；在所述第二导电类型掺杂区形成交替相邻的多个沟槽和多个台面，所述多个沟槽的底部和所述第一导电类型单晶片接触；生长第一导电类型的外延，填充所述沟槽并覆盖所述台面的上表面形成第一导电类型外延层；将所述第一导电类型外延层作为超结器件的衬底。本发明解决了超结器件的外延片制作工艺复杂的问题。
Description
技术领域
本发明涉及半导体制作领域，尤其涉及一种用于超结器件的外延片的制作方法和结构。
背景技术
沟槽型垂直双扩散场效应晶体管(VDMOS)的漏源两极分别在器件的两侧，使电流在器件内部垂直流通，增加了电流密度，改善了额定电流，单位面积的导通电阻也较小，是一种用途非常广泛的功率器件。
传统功率金属氧化物半导体场效应晶体管(MOSFET)通常采用VDMOS结构，为了承受高耐压，需降低漂移区掺杂浓度或者增加漂移区厚度，这带来的直接后果是导通电阻急剧增大。超结MOSFET采用交替的P-N结构替代传统功率器件中单一导电类型材料作为电压维持层，在漂移区中引入了横向电场，使得漂移区在较小的关断电压下即可完全耗尽，达到提高击穿电压并降低导通电阻的目的。
超结器件利用交替的N柱和P柱进行电荷补偿，使P区和N区相互耗尽，形成理想的平顶电场分布和均匀的电势分布，要达到理想的效果，其前提条件就是电荷平衡。因此，超结技术制造工艺的关键如何制造电荷平衡的N柱和P柱。
目前，超结结构的制造方法主要有多次外延和注入技术、深槽刻蚀和填槽技术。以N型漂移区为例，多次外延方法是在N型衬底上采用多次外延生长到需要的厚度的漂移区，每一次外延后进行P型离子注入，累加形成连续的P柱，该方法工艺复杂，成本较高，需要多次重复的过程才能形成满足需要的超结厚度，耗时长。深槽刻蚀和填槽技术是在单晶片上生长一定厚度的N型外延层，在外延层上刻蚀深槽，然后在深槽中进行P型外延，需进行两次外延和一次刻槽，相比多次外延和注入技术，工艺较为简单，也降低了成本，但进行深槽外延时易形成空洞，内部结构不均匀，外延形成的P型掺杂区难以达到漂移区的工艺要求。
发明内容
本发明为解决超结器件的外延片制作工艺复杂的问题，提供一种用于超结器件的外延片的制作方法和结构。
本发明方法包括：
一种用于超结器件的外延片的制作方法包括：
将第二导电类型掺杂剂通过第一导电类型半导体单晶片的第一表面进行掺杂，在第一导电类型半导体单晶片中形成第二导电类型掺杂区；
在所述第二导电类型掺杂区形成交替相邻的多个沟槽和多个台面，所述多个沟槽的底部和所述第一导电类型单晶片接触；
生长第一导电类型的外延，填充所述沟槽并覆盖所述台面的上表面形成第一导电类型外延层；
将所述第一导电类型外延层作为超结器件的衬底。
将第一导电类型半导体单晶片的第一表面用第二导电类型掺杂剂进行掺杂，形成第二导电类型掺杂区，具体包括：采用热扩散工艺，将所述第二导电类型掺杂剂通过所述第一导电类型半导体单晶片的第一表面进入所述第一导电类型半导体单晶片，形成第二导电类型掺杂区。
在所述第二导电类型掺杂区形成交替相邻的多个沟槽和多个台面，包括：用光刻胶作为掩膜，干法刻蚀所述第二导电类型掺杂区，形成交替相邻的多个沟槽和多个台面，其中，所述多个沟槽的底部与所述第一导电类型单晶片接触。
将第二导电类型掺杂剂通过第一导电类型半导体单晶片的第一表面进行掺杂之前，还包括：对所述第一导电类型半导体单晶片的第一表面和与所述第一表面相对的第二表面进行清洗。
一种用于超结器件的外延片的结构，包括：
第一导电类型的衬底，所述衬底为第一导电类型外延层；
位于所述衬底之上的漂移区；
所述漂移区包含：第一导电类型掺杂柱、第二导电类型掺杂柱，以及位于所述第一导电类型掺杂柱和所述第二导电类型掺杂柱之上的第一导电类型掺杂层，所述第一导电类型掺杂柱和第二导电类型掺杂柱交替设置，所述第一导电类型掺杂柱与所述第一导电类型外延层材质相同，所述第二导电类型掺杂柱与所述第一导电类型掺杂层均为半导体单晶片。
所述第一导电类型掺杂柱和第二导电类型掺杂柱的高度相等，范围为10um～200um。
所述第一导电类型掺杂柱的掺杂浓度×第一导电类型掺杂柱的宽度＝所述第二导电类型掺杂柱的掺杂浓度×第二导电类型掺杂柱的宽度。
本发明实施例提供的用于超结器件的外延片的制作方法，只需进行一次刻槽和一次外延，即可形成P柱和N柱相邻的结构，而现有技术中工艺较为简单的深槽刻蚀和填槽技术需进行两次外延和一次刻槽，因此，本发明实施例进一步简化了工艺步骤，节省了生产成本。另外，本发明实施例提供的方案将外延层作为衬底，将单晶片作为上层，在单晶片的表面上进一步制作超结器件，超结器件的外延片对漂移区的内部结构要求较高，对衬底的要求较低，由于单晶片比外延内部缺陷少，将外延层作为衬底，用单晶片制作漂移区且在其表面制作超结器件，更容易控制外延片的制作以满足工艺上的要求，因此，降低了对外延工艺的要求，进一步降低了制作工艺的复杂度，节省了生产成本。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例一中用于超结器件的外延片的制作方法流程的示意图；
图2为本发明实施例一中用于超结器件的外延片的结构示意图；
图3(a)至图3(e)为本发明实施例二中用于超结器件的外延片的制作流程中各阶段的结构示意图。
具体实施方式
为了方便起见，以下说明中使用了特定的术语体系，并且这并不是限制性的。措词“左”、“右”、“上”和“下”表示在参照的附图中的方向。措词“向内”和“向外”分别是指朝着以及远离描述的对象及其指定部分的几何中心。术语包括以上具体提及的措词、其衍生物以及类似引入的措词。
尽管本发明的实施例涉及特定的导电类型(P型或N型)，但P型导电类型可以与N型导电类型调换，反之亦然，并且器件仍然是功能上正确的。因此，此处使用的，对N型的引用可以与P型互换，对P型的引用可以与N型互换。当所述第一导电类型半导体为N型半导体、第二导电类型为P型半导体时，所述超结器件为N沟道超结器件；反之，则为P沟道超结器件。
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部份实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
实施例一
如图1所示，为本发明实施例一提供的一种用于超结器件的外延片的制作方法的流程图，方法包括：
S101、将第二导电类型掺杂剂通过第一导电类型半导体单晶片的第一表面进行掺杂，在第一导电类型半导体单晶片中形成第二导电类型掺杂区；
S102、在所述第二导电类型掺杂区形成交替相邻的多个沟槽和多个台面，所述多个沟槽的底部和所述第一导电类型单晶片接触；
S103、生长第一导电类型的外延，填充所述沟槽并覆盖所述台面的上表面形成第一导电类型外延层；
S104、将所述第一导电类型外延层作为超结器件的衬底。
本发明实施例一提供的用于超结器件的外延片的制作方法，只需进行一次刻槽和一次外延，即可形成P柱和N柱相邻的结构，简化了工艺步骤，节省了生产成本。另外，将外延层作为衬底，单晶片作为上层，外延层和单晶片的性质结构相似，但制作方法不同，外延层通常是化学气相淀积形成的，单片制作方便对掺杂的浓度进行调整，单晶片是制作掺杂硅单晶后切片得到，整批的杂质浓度相同，但单晶片与外延层相比，内部缺陷较少。超结器件的外延片对漂移区的内部结构要求较高，对衬底的要求较低，将外延层作为衬底，用单晶片制作漂移区且在其表面加工制作超结器件，更容易满足工艺上的要求。
较佳地，步骤S101具体为，采用热扩散工艺，将第二导电类型掺杂剂通过第一导电类型半导体单晶片的第一表面进入第一导电类型半导体单晶片，形成第二导电类型掺杂区。热扩散工艺可以控制掺杂浓度，相较于掺杂区很浅的离子注入工艺，热扩散可以形成较深的掺杂区，而离子注入工艺若想达到较高的深度，需配合多次外延进行多次注入，工艺很繁复。并且，热扩散工艺可以数百个单晶片一起作业，生产速度快，相较于单片作业的离子注入，成本较低。
较佳地，步骤S102具体可以为，用光刻胶作为掩膜，干法刻蚀第二导电类型掺杂区，形成交替相邻的多个沟槽和多个台面，其中，沟槽的底部与第一导电类型单晶片接触。沟槽经后续的第一导电类型外延填充，形成第一导电类型掺杂柱，而台面即为第二导电类型掺杂柱，由此，形成交替的P/N柱结构。刻蚀形成的沟槽底部需与第一导电类型单晶片接触，即将第二导电类型掺杂区完全刻通，使得第一导电类型掺杂柱与第一导电类型单晶片接触，形成第一导电类型掺杂区-交替的P/N柱-第一导电类型外延层的结构，利用干法刻蚀，选择性较高，不会对第一导电类型单晶片造成较大的损失。
进一步地，步骤S101之前，还包括对第一导电类型半导体单晶片的第一表面和与第一表面相对的第二表面进行清洗。现有技术在单晶片的一面进行外延，只涉及单晶片的一个表面，只需对单晶片的一面进行清洗。本发明实施例一在单晶片的一面制作形成交替的P/N柱，将与之相对的另一面作为外延片的正面，以备在其上进行后续的制造工艺形成超结器件，故需对单晶片相对的两个表面都进行清洗。
本发明实施例一还提供一种用于超结器件的外延片的结构，如图2所示，包括：
第一导电类型的衬底，所述衬底为第一导电类型外延层11；
位于所述衬底之上的漂移区12；
所述漂移区12包含：第一导电类型掺杂柱121、第二导电类型掺杂柱122，以及位于所述第一导电类型掺杂柱121和所述第二导电类型掺杂柱122之上的第一导电类型掺杂层123，所述第一导电类型掺杂柱121和第二导电类型掺杂柱122交替设置，所述第一导电类型掺杂柱121与所述第一导电类型外延层11材质相同，所述第二导电类型掺杂柱122与所述第一导电类型掺杂层123均为半导体单晶片。
第一导电类型掺杂层为第一导电类型单晶片，第二导电类型掺杂柱是在第一导电类型半导体单晶片上通过注入掺杂后刻蚀形成，两者都是半导体单晶片；第一导电类型掺杂柱与第一导电类型外延层都是通过在半导体单晶片上外延生长形成，两者材质相同。本发明实施例一将外延层作为衬底，将单晶片作为外延片的上层，以备在其上进行后续的制造工艺形成超结器件。单晶片比外延内部的晶格缺陷少，超结器件的外延片对漂移区的内部结构要求较高，对衬底的要求较低，因此，将外延层作为衬底、单晶片作为漂移区，更容易满足外延片的制作要求。
较佳地，第一导电类型掺杂柱和第二导电类型掺杂柱的高度相等，范围为10μm～200μm。
较佳地，第一导电类型掺杂柱的掺杂浓度×第一导电类型掺杂柱的宽度＝第二导电类型掺杂柱的掺杂浓度×第二导电类型掺杂柱的宽度。第一导电类型掺杂柱和第二导电类型掺杂柱的高度相等，掺杂浓度与宽度的乘积也相等，因此，第一导电类型掺杂柱的体积与掺杂浓度的乘积等于第二导电类型掺杂柱的体积与掺杂浓度的乘积，即第一导电类型掺杂柱掺杂的总离子量等于第二导电类型掺杂柱掺杂的总离子量。由此，使得P区和N区可以相互耗尽，保证了P柱和N柱的电荷平衡。
实施例二
下面以N型半导体为例，详细描述本发明的技术方案。如这里所用的，对导电类型的引用限于所描述的实施例。然而，本领域技术人员知道，P型导电类型能够与N型导电类型调换，并且器件仍然是功能正确的。如图3(a)～3(e)所示，为本发明实施例二公开的用于超结器件的外延片制作流程中各阶段的结构示意图。
第一步、如图3(a)，使用N型硅单晶片1，对单晶片1的第一表面101和第二表面102都进行清洗。
第二步、如图3(b)，通过第一表面101对单晶片1进行P型热扩散，在单晶片1上形成P型掺杂区2。
具体地，将单晶片1放入硼离子氛围中，加热到800℃～1200℃，使硼离子从浓度很高的杂质源向单晶片中扩散并形成一定的分布，热扩散可精确控制掺杂的深度和浓度，且可多个单晶片共同作业，节省了工艺时间和成本。
第三步、如图3(c)，使用光刻胶作为掩膜材料，对P型掺杂区2进行刻蚀，形成多个沟槽201和多个台面202。
具体地，在P型掺杂区的表面涂布光刻胶，利用光罩版定义出P型掺杂区2中的沟槽201，利用干法刻蚀，刻蚀出沟槽201，使得沟槽201的底部与N型单晶片1相接触，之后去除光刻胶。
第四步、如图3(d)，利用化学气相淀积生长N型外延，填充沟槽201，形成N型掺杂柱3和N型外延层5，P型掺杂区中保留下来的台面202即为P型掺杂柱4。
至此，外延片制作完成。
第五步、如图3(e)，将N型外延层5作为衬底，N型单晶片1作为上层。
将N型单晶片1的第二表面102作为整个外延片的上表面，根据超结器件的设计需要，对N型单晶片1进行减薄，在其上继续加工，制作超结器件。在单晶片1上制作器件，降低了对外延工艺的要求，进一步降低了制作工艺的复杂度，节省了生产成本。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (7)
1.一种用于超结器件的外延片的制作方法，其特征在于，所述方法包括：
将第二导电类型掺杂剂通过第一导电类型半导体单晶片的第一表面进行掺杂，在第一导电类型半导体单晶片中形成第二导电类型掺杂区；
在所述第二导电类型掺杂区形成交替相邻的多个沟槽和多个台面，所述多个沟槽的底部和所述第一导电类型单晶片接触；
生长第一导电类型的外延，填充所述沟槽并覆盖所述台面的上表面形成第一导电类型外延层；
将所述第一导电类型外延层作为超结器件的衬底。
2.如权利要求1所述的方法，其特征在于，所述将第二导电类型掺杂剂通过第一导电类型半导体单晶片的第一表面进行掺杂，在第一导电类型半导体单晶片中形成第二导电类型掺杂区，具体包括：
采用热扩散工艺，将所述第二导电类型掺杂剂通过所述第一导电类型半导体单晶片的第一表面进入所述第一导电类型半导体单晶片，形成第二导电类型掺杂区。
3.如权利要求1所述的方法，其特征在于，所述在所述第二导电类型掺杂区形成交替相邻的多个沟槽和多个台面，包括：
用光刻胶作为掩膜，干法刻蚀所述第二导电类型掺杂区，形成交替相邻的多个沟槽和多个台面，其中，所述多个沟槽的底部与所述第一导电类型单晶片接触。
4.如权利要求1所述的方法，其特征在于，所述将第二导电类型掺杂剂通过第一导电类型半导体单晶片的第一表面进行掺杂之前，还包括：
对所述第一导电类型半导体单晶片的第一表面和与所述第一表面相对的第二表面进行清洗。
5.一种用于超结器件的外延片的结构，其特征在于，所述结构包括：
第一导电类型的衬底，所述衬底为第一导电类型外延层；
位于所述衬底之上的漂移区；
所述漂移区包含：第一导电类型掺杂柱、第二导电类型掺杂柱，以及位于所述第一导电类型掺杂柱和所述第二导电类型掺杂柱之上的第一导电类型掺杂层，所述第一导电类型掺杂柱和第二导电类型掺杂柱交替设置，所述第一导电类型掺杂柱与所述第一导电类型外延层材质相同，所述第二导电类型掺杂柱与所述第一导电类型掺杂层均为半导体单晶片。
6.如权利要求5所述的结构，其特征在于，所述第一导电类型掺杂柱和第二导电类型掺杂柱的高度相等，范围为10um～200um。
7.如权利要求5所述的结构，其特征在于，所述第一导电类型掺杂柱的掺杂浓度×第一导电类型掺杂柱的宽度＝所述第二导电类型掺杂柱的掺杂浓度×第二导电类型掺杂柱的宽度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510382301.XA CN106328687B (zh) | 2015-07-02 | 2015-07-02 | 一种用于超结器件的外延片的制作方法和结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510382301.XA CN106328687B (zh) | 2015-07-02 | 2015-07-02 | 一种用于超结器件的外延片的制作方法和结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106328687A CN106328687A (zh) | 2017-01-11 |
| CN106328687B true CN106328687B (zh) | 2020-03-06 |
Family
ID=57726750
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510382301.XA Active CN106328687B (zh) | 2015-07-02 | 2015-07-02 | 一种用于超结器件的外延片的制作方法和结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106328687B (zh) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4304034B2 (ja) * | 2002-10-18 | 2009-07-29 | 富士電機ホールディングス株式会社 | 超接合半導体素子の製造方法 |
| EP1724822A3 (en) * | 2005-05-17 | 2007-01-24 | Sumco Corporation | Semiconductor substrate and manufacturing method thereof |
| JP5150048B2 (ja) * | 2005-09-29 | 2013-02-20 | 株式会社デンソー | 半導体基板の製造方法 |
| CN103730372B (zh) * | 2013-12-27 | 2016-06-08 | 西安龙腾新能源科技发展有限公司 | 一种可提高器件耐压的超结制造方法 |
-
2015
- 2015-07-02 CN CN201510382301.XA patent/CN106328687B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN106328687A (zh) | 2017-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101630734B1 (ko) | 전력 소자 | |
| CN107316899B (zh) | 半超结器件及其制造方法 | |
| US9837532B2 (en) | Laterally diffused metal oxide semiconductor device and manufacturing method therefor | |
| CN104637821B (zh) | 超级结器件的制造方法 | |
| US10115817B2 (en) | Method of manufacturing a semiconductor device | |
| CN102479805A (zh) | 一种超级结半导体元件及其制造方法 | |
| CN112864246B (zh) | 超结器件及其制造方法 | |
| JP2014236120A (ja) | 半導体装置及びその製造方法 | |
| US20160043199A1 (en) | Method of manufacturing semiconductor device | |
| CN103367157A (zh) | 一种超结mosfet的制备方法 | |
| CN108074963B (zh) | 超结器件及其制造方法 | |
| CN104409334A (zh) | 一种超结器件的制备方法 | |
| CN108091683B (zh) | 半导体功率器件的超结结构及其制作方法 | |
| TWI595543B (zh) | 半導體裝置及其製造方法 | |
| KR101315699B1 (ko) | 초접합 트렌치 구조를 갖는 파워 모스펫 및 그 제조방법 | |
| CN106328688B (zh) | 一种超结器件终端分压区的结构和制作方法 | |
| CN104518027B (zh) | Ldmos器件及其制造方法 | |
| CN106328687B (zh) | 一种用于超结器件的外延片的制作方法和结构 | |
| CN107887447B (zh) | 一种mos型器件的制造方法 | |
| CN106328532B (zh) | 一种超结器件外延片的制作方法及结构 | |
| CN104979214B (zh) | 一种超结结构的制备方法 | |
| CN106158929B (zh) | 一种超结半导体器件的外延片及其制作方法 | |
| CN108258052B (zh) | 超级结器件的工艺方法 | |
| KR101190007B1 (ko) | 반도체 소자 및 그 수퍼정션 구조 형성 방법 | |
| Kim et al. | A novel super-junction trench gate MOSFET fabricated using high aspect-ratio trench etching and boron lateral diffusion technologies |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220722 Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. Address before: 100871, Beijing, Haidian District Cheng Fu Road 298, founder building, 5 floor Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd. Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. |