CN106328688B - 一种超结器件终端分压区的结构和制作方法 - Google Patents

一种超结器件终端分压区的结构和制作方法 Download PDF

Info

Publication number
CN106328688B
CN106328688B CN201510382305.8A CN201510382305A CN106328688B CN 106328688 B CN106328688 B CN 106328688B CN 201510382305 A CN201510382305 A CN 201510382305A CN 106328688 B CN106328688 B CN 106328688B
Authority
CN
China
Prior art keywords
region
conductive type
partial pressure
active region
column
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510382305.8A
Other languages
English (en)
Other versions
CN106328688A (zh
Inventor
李理
马万里
赵圣哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Founder Microelectronics Co Ltd
Original Assignee
Peking University Founder Group Co Ltd
Shenzhen Founder Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University Founder Group Co Ltd, Shenzhen Founder Microelectronics Co Ltd filed Critical Peking University Founder Group Co Ltd
Priority to CN201510382305.8A priority Critical patent/CN106328688B/zh
Publication of CN106328688A publication Critical patent/CN106328688A/zh
Application granted granted Critical
Publication of CN106328688B publication Critical patent/CN106328688B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明涉及半导体制作领域，尤其涉及一种超结器件终端分压区的结构和制作方法，包括：第一导电类型衬底；设置在所述第一导电类型衬底之上的第一导电类型的外延层；所述外延层内设置有分压区的第二导电类型掺杂柱，所述分压区的第二导电类型掺杂柱与有源区中的第二导电类型掺杂柱不接触，所述分压区的第二导电类型掺杂柱为台阶状，所述台阶的竖直高度从靠近有源区的一端到远离有源区的一端依次逐个降低；所述外延层内远离所述有源区的一侧设置有第一导电类型重掺杂区，所述重掺杂区与所述分压区的第二导电类型掺杂柱不接触。本发明解决了传统超结器件的终端结构会产生大量的界面电荷，影响分压效果，降低击穿电压的问题。

Description

一种超结器件终端分压区的结构和制作方法
技术领域
本发明涉及半导体制作领域，尤其涉及一种超结器件终端分压区的结构和制作方法。
背景技术
超结金属氧化物半导体场效应晶体管(MOSFET)与传统的功率器件相比，具有较高的击穿电压和较低的导通电阻。超结MOSFET采用交替相间的P柱和N柱结构替代传统功率器件中单一导电类型材料作为电压维持层，在漂移区中引入了横向电场，且P柱、N柱满足电荷平衡条件，在反向偏压下，P柱和N柱将完全耗尽，只有外部电压大于内部的横向电场，才能将此区域击穿，所以，这个区域的耐压极高，达到提高击穿电压并降低导通电阻的目的。
功率器件由中央的有源区以及作为有源区与器件边缘过渡的终端区组成，目前应该最广泛的超结功率器件终端结构是采用和有源区相同的结构，如图1所示，终端区的表面为多个交替的P柱和N柱，靠近表面氧化层处存在界面电荷，存在峰值电场，且由靠近有源区向远离有源区，界面电荷越多电场越强烈，这些表面峰值电场会使终端击穿发生在器件表面，因而传统的超结器件终端结构不能很好地承受较高的击穿电压，不利于超结器件的稳定性和长期可靠性。可以通过增加P柱的数目，来降低每个P/N结承受的电压，但这样会增加终端的面积，并且P柱的数目增加到一定的程度，终端区的耐压将达到饱和，无法再提升。
发明内容
本发明为解决传统超结器件的终端结构会产生大量的界面电荷，影响分压效果，降低击穿电压的问题，提供一种用于超结器件的外延片的制作方法和结构。
本发明方法包括：
一种超结器件终端分压区的结构，包括：
第一导电类型衬底；
设置在所述第一导电类型衬底之上的第一导电类型的外延层；
所述外延层内设置有分压区的第二导电类型掺杂柱，所述分压区的第二导电类型掺杂柱与有源区中的第二导电类型掺杂柱不接触，所述分压区的第二导电类型掺杂柱为台阶状，所述台阶的竖直高度从靠近有源区的一端到远离有源区的一端依次逐个降低；
所述外延层内远离所述有源区的一侧设置有第一导电类型重掺杂区，所述重掺杂区与所述分压区的第二导电类型掺杂柱不接触。
所述台阶的数量至少为2个。
靠近所述有源区的台阶的宽度小于或等于靠近所述重掺杂区的台阶；所述台阶的体积从靠近所述有源区的一端到远离所述有源区的一端依次逐个降低。
一种超结器件终端分压区的结构，还包括设置在所述外延层上的介质氧化层。
一种超结器件终端分压区的制作方法，包括：
在第一导电类型衬底上形成具有第一导电类型的外延层；
在分压区的外延层内形成第二导电类型掺杂柱，所述分压区的第二导电类型掺杂柱与有源区中的第二导电类型掺杂柱不接触；
将所述分压区的第二导电类型掺杂柱刻蚀形成台阶状，其中，所述台阶的竖直高度从靠近所述有源区的一端到远离所述有源区的一端依次逐个降低；
在所述外延层内远离所述有源区的一侧形成第一导电类型重掺杂区，所述重掺杂区与所述分压区的第二导电类型掺杂柱不接触。
所述在所述外延层的分压区内形成第二导电类型掺杂柱，还包括：在所述外延层上进行第二导电类型离子注入，形成所述分压区的第二导电类型掺杂柱，所述分压区的第二导电类型掺杂柱与所述有源区中的第二导电类型掺杂柱同时形成。
所述将所述分压区的第二导电类型掺杂柱刻蚀形成台阶状，还包括：对所述第二导电类型掺杂柱干法刻蚀至少一次，形成至少两级台阶。
所述在所述外延层远离所述有源区的一侧形成第一导电类型重掺杂区之后，还包括：在所述超结器件终端表面覆盖介质氧化层。
本发明实施例提供的超结器件终端分压区的结构，在分压区形成一个大面积的P柱，既有超结器件P柱的深度，反向工作时耗尽层和有源区内体区耗尽层接触，减小电场强度，保证了器件不会在表面发生击穿；又存在类似于平面结场限环的宽度，消除了表面积累的界面电荷对分压区的影响，提高了器件可靠性。进一步地，将P柱刻蚀成台阶状，P柱掺杂均匀，台阶的高度越小，该阶层的离子量也就越小，这样就保证了从靠近有源区一侧到远离有源区一侧的耗尽层厚度逐渐减少，逐渐降低电压，防止器件击穿。因此，本发明实施例提供的超结器件终端分压区的结构能消除表面积累的电场的影响，承受较高的击穿电压，能够最大化分压区的作用，提高器件的性能。此外，由于台阶是刻蚀形成的，离子数量容易精确控制，形成的杂质渐变更接近理想状态，所以分压效果好，进而能够最优化结构，减小了器件面积，降低了器件制造的成本。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中公开的超结器件终端分压区的结构的示意图；
图2为本发明实施例二中超结器件终端分压区的结构的示意图；
图3为本发明实施例二中超结器件终端分压区的制作方法的流程示意图；
图4(a)至4(g)为本发明实施例三中超结器件终端分压区的制作流程中各阶段的结构示意图。
具体实施方式
为了方便起见，以下说明中使用了特定的术语体系，并且这并不是限制性的。措词“左”、“右”、“上”和“下”表示在参照的附图中的方向。措词“向内”和“向外”分别是指朝着以及远离描述的对象及其指定部分的几何中心。术语包括以上具体提及的措词、其衍生物以及类似引入的措词。
尽管本发明的实施例涉及特定的导电类型(P型或N型)，但P型导电类型可以与N型导电类型调换，反之亦然，并且器件仍然是功能上正确的。因此，此处使用的，对N型的引用可以与P型互换，对P型的引用可以与N型互换。当所述第一导电类型半导体为N型半导体、第二导电类型为P型半导体时，所述超结器件为N沟道超结器件；反之，则为P沟道超结器件。
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部份实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
具体的，以N型沟道为例进行说明，即第一导电类型为N型，第二导电类型为P型，此时仅为示例，此发明同样适用P型沟道的实施例。
实施例一
下面以N型超结器件为例，介绍超结器件的工作原理，如图1所示的一种超结器件的结构，包括有源区Ⅰ和终端区Ⅱ，两处均为交替相间的P柱和N柱结构。
Ⅰ、有源区：
当器件关断时，即栅极的电压为0时，横向形成两个反向偏置的PN结，左边的P柱和中间垂直导电N柱形成PN结反向偏置，右边P柱和中间垂直导电N柱形成PN结反向偏置，PN结耗尽层增大，并建立横向水平电场；当渗杂浓度和宽度控制得合适，就可以将中间的N柱完全耗尽，这样在中间的N柱就没有自由电荷，相当于本征半导体，中间的横向电场极高，只有外部电压大于内部的横向电场，才能将此区域击穿，所以，这个区域的耐压极高。
当栅极加上驱动电压时，在栅极的表面将积累正电荷，同时，吸引P柱中的电子到表面，将P柱表面空穴中和，在栅极下面形成耗尽层；随着栅极的电压提高，表面正电荷增强，进一步吸引P柱的电子到表面，这样，在栅极下面的P型的沟道区中，积累负电荷，形成N型的反型层，同时，由于更多负电荷在P型沟道区的表面积累，一些负电荷将扩散进入原来完全耗尽的垂直的N柱中，横向的耗尽层越来越减小，横向的电场也越来越小；栅极的电压进一步提高，P区更宽范围形成N型的反型层，最后，N柱回到原来的掺杂的状态，这样，就形成的低导通电阻的电流路径。
Ⅱ、终端区：
通常超结器件的终端区采用与有源区相同的超结结构。有源区只需要考虑垂直方向的耐压，对于终端区，有效电场分量从外延层内的纵向电场逐渐过渡到表面的横向电场，终端区既要考虑垂直方向的耐压，也要考虑水平方向的耐压。终端区靠近表面处的P型杂质离子数目过剩，使得P柱无法完全耗尽，在表面附近沿着P柱轴线形成一个近似锐角三角形的未耗尽区，使得该区域的电势分布较为剧烈，并且，由靠近有源区向远离有源区，离子数目越多，峰值电场越强。因而，传统的超结器件终端结构分压效果不好，击穿电压较低。
为了得到更优的实施例，本发明在传统超结器件的基础上，将上述方案进行改进，在分压区形成大面积的P柱，并将P柱刻蚀成台阶状，使P柱的浓度成阶梯型分布，解决了现有技术中超结器件终端结构分压效果不好，击穿电压低的问题。
实施例二
如图2所示，为本发明实施例二提供的一种超结器件终端分压区的结构，包括：
第一导电类型衬底21；
设置在所述第一导电类型衬底21之上的第一导电类型的外延层22；
所述外延层22内设置有分压区的第二导电类型掺杂柱23，所述分压区的第二导电类型掺杂柱23与有源区中的第二导电类型掺杂柱不接触，所述分压区的第二导电类型掺杂柱23为台阶状，所述台阶的竖直高度从靠近有源区的一端到远离有源区的一端依次逐个降低；
所述外延层内远离所述有源区的一侧设置有第一导电类型重掺杂区24，所述第一导电类型重掺杂区24与所述分压区的第二导电类型掺杂柱23不接触。
本发明实施例提供的超结器件终端分压区的结构，在分压区形成一个大面积的P柱，既有超结器件P柱的深度，纵向上可以和N型外延层中的离子产生横向电场，产生纵向上P柱和N型外延层之间的耗尽，保证了水平方向的耐压；又存在类似于平面结场限环的宽度，横向上也可以和N型外延层中的离子相互耗尽，消除了表面积累的界面电荷对分压区的影响，保证了垂直方向的耐压。分压区的P柱与有源区中的P柱不接触，是因为分压区中的P柱需与有源区中的P柱保持电位差，接触后两者电位相同，就影响了分压区的分压效果。进一步地，考虑到越远离有源区，P柱与N型外延层之间的反向偏压将越小，P型柱也就越不容易被耗尽，因此，将P柱刻蚀成台阶状，P柱掺杂均匀，台阶的高度越小，该阶层的离子量也就越小，这样就保证了P柱中所有区域的全部耗尽，耐受高压时形成的耗尽层逐渐降低电压，防止击穿。因此，本发明实施例提供的超结器件终端分压区的结构能消除表面积累的电场的影响，承受较高的击穿电压，能够最大化分压区的作用，提高器件的性能。
较佳地，所述台阶的数量至少为2个。
较佳地，靠近所述有源区的台阶的宽度小于或等于靠近所述重掺杂区的台阶，台阶宽度随与有源区距离增大而增大，使掺杂区的半径越来越大，在相同的分压区面积下进一步增强了分压效果；所述台阶的体积从靠近所述有源区的一端到远离所述有源区的一端依次逐个降低。考虑到越远离有源区，P柱与N型外延层之间的反向偏压将越小，P型柱也就越不容易被耗尽，因此，将P柱刻蚀成台阶状，P柱掺杂均匀，台阶的体积越小，该阶层的离子量也就越小，这样就保证了P柱中所有区域的全部耗尽，耐受高压时形成的耗尽层逐渐降低电压，防止击穿。因此，本发明实施例提供的超结器件终端分压区的结构能消除表面积累的电场的影响，承受较高的击穿电压，能够最大化分压区的作用，提高器件的性能。
较佳地，还包括设置在所述外延层上的介质氧化层25，可以有效消除表面积累的电场对分压结构的影响，提高器件性能。
本发明实施例二还提供了一种超结器件终端分压区的制作方法，其流程如图3所示，包括：
S101、在第一导电类型衬底上形成具有第一导电类型的外延层；
S102、在分压区的外延层内形成第二导电类型掺杂柱，所述分压区的第二导电类型掺杂柱与有源区中的第二导电类型掺杂柱不接触；
S103、将所述分压区的第二导电类型掺杂柱刻蚀形成台阶状，其中，所述台阶的竖直高度从靠近所述有源区的一端到远离所述有源区的一端依次逐个降低；
S104、在所述外延层内远离所述有源区的一侧形成第一导电类型重掺杂区，所述重掺杂区与所述分压区的第二导电类型掺杂柱不接触。
其中，步骤S103将掺杂柱刻蚀成台阶状与步骤S104的离子注入过程无必然的顺序关系，步骤S103也可以在步骤S104之后进行。上述实施例中的步骤标号只是一种实现例子，步骤间无明确的先后顺序。
重掺杂区作用相当与截止环，使反型沟道截止，并使器件更加稳定。本发明实施例二提供的超结器件终端分压区的制作方法，刻蚀形成台阶状的P型柱，精度容易控制，且所需的热过程较少，避免了热过程后掺杂浓度分布的改变，形成的杂质渐变更接近理想状态，所以分压效果好，使分压区面积较小，进而减小了芯片的面积，节省了生产成本。
进一步地，步骤S102具体可以为，在所述外延层上进行第二导电类型离子注入，形成所述分压区的第二导电类型掺杂柱，所述分压区的第二导电类型掺杂柱与所述有源区中的第二导电类型掺杂柱同时形成。
分压区的P柱可以与有源区的P柱采用相同的工艺同时生成，可以为多次外延注入或深刻槽外延，节省了工艺步骤和时间，进一步节省了生产成本。
进一步地，步骤S103还可以包括：对所述第二导电类型掺杂柱干法刻蚀至少一次，形成至少两级台阶，可以形成P型杂质数量的渐变，提高分压效果。
进一步地，步骤S104之后还包括：在所述超结器件终端表面覆盖介质氧化层，可以防氧化，能够有效消除表面积累的电场对分压结构的影响，提高器件性能。
实施例三
下面以N型半导体为例，详细描述本发明实施例提供的的超结器件终端分压区的制作流程。如图4(a)～4(g)所示，为本发明实施例二公开的用于超结器件的外延片制作流程中各阶段的结构示意图。
第一步、如图4(a)，使用N型硅单晶片作为衬底1，对单晶片的正面进行清洗。
第二步、如图4(b)，在衬底1上生长N型外延层2，并在在N型外延层2中形成P柱3。
这里的P柱3与有源区中的P柱采用相同的工艺同时形成，可以采用多次外延注入技术，形成的P柱深度也一致。
第三步、如图4(c)～图4(e)，使用光刻胶4作为掩膜，对P柱3进行干法刻蚀，形成台阶。
利用多块光罩版，对P柱进行干法刻蚀，形成多个台阶，台阶数不少于2个。在P柱3和N型外延层2上涂布光刻胶4，每刻蚀一个台阶涂布一层光刻胶，刻蚀后光刻胶层仍保留。
第四步、如图4(f)，使用光刻胶4作为掩膜材料，在N型外延层2上远离有源区的一端进行N型注入，形成N型重掺杂区5。
利用到第三步中保留的光刻胶4作为掩膜，并在N型外延层2上未被光刻胶覆盖的区域涂布光刻胶，在N型外延层2定义出N型重掺杂区5。N型重掺杂区5位于P柱3远离有源区的一边，与P柱3不接触。进行N型离子注入，在N型外延层2上形成N型重掺杂区5。
第五步、如图4(g)，去除光刻胶4，在超结器件终端表面覆盖介质氧化层6。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (7)

1.一种超结器件终端分压区的结构，其特征在于，包括：
第一导电类型衬底；
设置在所述第一导电类型衬底之上的第一导电类型的外延层；
所述外延层内设置有分压区的第二导电类型掺杂柱，所述分压区的第二导电类型掺杂柱与有源区中的第二导电类型掺杂柱不接触，所述分压区的第二导电类型掺杂柱为一个整体且无重复结构，所述分压区的第二导电类型掺杂柱为台阶状，所述台阶的竖直高度从靠近有源区的一端到远离有源区的一端依次逐个降低，靠近所述有源区的台阶的宽度小于靠近重掺杂区的台阶；所述台阶的体积从靠近所述有源区的一端到远离所述有源区的一端依次逐个降低；
所述外延层内远离所述有源区的一侧设置有第一导电类型重掺杂区，所述第一导电类型重掺杂区与所述分压区的第二导电类型掺杂柱不接触。
2.如权利要求1所述的结构，其特征在于，所述台阶的数量至少为2个。
3.如权利要求1和2任一所述的结构，其特征在于，还包括设置在所述外延层上的介质氧化层。
4.一种超结器件终端分压区的制作方法，其特征在于，所述方法包括：
在第一导电类型衬底上形成具有第一导电类型的外延层；
在分压区的外延层内形成第二导电类型掺杂柱，所述分压区的第二导电类型掺杂柱与有源区中的第二导电类型掺杂柱不接触，所述分压区的第二导电类型掺杂柱为一个整体且无重复结构；
将所述分压区的第二导电类型掺杂柱刻蚀形成台阶状，其中，所述台阶的竖直高度从靠近所述有源区的一端到远离所述有源区的一端依次逐个降低，靠近所述有源区的台阶的宽度小于靠近重掺杂区的台阶；所述台阶的体积从靠近所述有源区的一端到远离所述有源区的一端依次逐个降低；
在所述外延层内远离所述有源区的一侧形成第一导电类型重掺杂区，所述重掺杂区与所述分压区的第二导电类型掺杂柱不接触。
5.如权利要求4所述的方法，其特征在于，所述在所述外延层的分压区内形成第二导电类型掺杂柱，还包括：
在所述外延层上进行第二导电类型离子注入，形成所述分压区的第二导电类型掺杂柱，所述分压区的第二导电类型掺杂柱与所述有源区中的第二导电类型掺杂柱同时形成。
6.如权利要求4所述的方法，其特征在于，所述将所述分压区的第二导电类型掺杂柱刻蚀形成台阶状，还包括：
对所述第二导电类型掺杂柱干法刻蚀至少一次，形成至少两级台阶。
7.如权利要求4～6中任一所述的方法，其特征在于，所述在所述外延层远离所述有源区的一侧形成第一导电类型重掺杂区之后，还包括：
在所述超结器件终端表面覆盖介质氧化层。
CN201510382305.8A 2015-07-02 2015-07-02 一种超结器件终端分压区的结构和制作方法 Active CN106328688B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510382305.8A CN106328688B (zh) 2015-07-02 2015-07-02 一种超结器件终端分压区的结构和制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510382305.8A CN106328688B (zh) 2015-07-02 2015-07-02 一种超结器件终端分压区的结构和制作方法

Publications (2)

Publication Number Publication Date
CN106328688A CN106328688A (zh) 2017-01-11
CN106328688B true CN106328688B (zh) 2020-03-06

Family

ID=57726747

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510382305.8A Active CN106328688B (zh) 2015-07-02 2015-07-02 一种超结器件终端分压区的结构和制作方法

Country Status (1)

Country Link
CN (1) CN106328688B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108054195A (zh) * 2017-12-08 2018-05-18 深圳市晶特智造科技有限公司 半导体功率器件及其制作方法
CN114695516B (zh) * 2022-03-02 2023-04-25 电子科技大学 一种半导体耐压层结构
CN115497934B (zh) * 2022-10-09 2023-05-26 上海功成半导体科技有限公司 一种超结器件终端保护的版图结构

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103703565A (zh) * 2011-09-28 2014-04-02 三菱电机株式会社 半导体装置
CN104183627A (zh) * 2014-08-29 2014-12-03 电子科技大学 一种超结功率器件终端结构

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002231965A (ja) * 2001-02-01 2002-08-16 Hitachi Ltd 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103703565A (zh) * 2011-09-28 2014-04-02 三菱电机株式会社 半导体装置
CN104183627A (zh) * 2014-08-29 2014-12-03 电子科技大学 一种超结功率器件终端结构

Also Published As

Publication number Publication date
CN106328688A (zh) 2017-01-11

Similar Documents

Publication Publication Date Title
US11588016B2 (en) Semiconductor device having a super junction structure and method of manufacturing the same
US10243072B2 (en) Method for forming a lateral super-junction MOSFET device and termination structure
US8748982B2 (en) High breakdown voltage semiconductor device
KR101795828B1 (ko) 초접합 반도체 소자 및 제조 방법
US9472614B2 (en) Super junction semiconductor device
CN105280688B (zh) 超级结半导体器件
WO2010120704A2 (en) Power semiconductor devices, methods, and structures with embedded dielectric layers containing permanent charges
CN104051540A (zh) 超级结器件及其制造方法
CN107093622B (zh) 一种具有半绝缘多晶硅层的纵向超结双扩散金属氧化物半导体场效应管
US9450045B1 (en) Method for forming lateral super-junction structure
CN105655402A (zh) 低压超结mosfet终端结构及其制造方法
US10325980B2 (en) Power semiconductor devices, methods, and structures with embedded dielectric layers containing permanent charges
CN103700697B (zh) 纵向超结金属氧化物场效应晶体管
CN106328688B (zh) 一种超结器件终端分压区的结构和制作方法
US8482028B2 (en) Semiconductor device
CN108074963B (zh) 超结器件及其制造方法
CN203300654U (zh) 斜沟槽肖特基势垒整流器件
CN106887451B (zh) 超结器件及其制造方法
CN108091684B (zh) 超结金属氧化物场效应晶体管
CN105977308B (zh) 超级势垒整流器器件及其制备方法
CN103325846B (zh) 一种斜沟槽肖特基势垒整流器件的制造方法
CN103094319A (zh) 双通道高压结型场效应管降低夹断电压的结构及制造方法
CN111370494A (zh) 超结器件
CN107863378B (zh) 超结mos器件及其制造方法
CN113659011A (zh) 基于超结mosfet的集成器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20220718

Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province

Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd.

Address before: 100871, Beijing, Haidian District Cheng Fu Road 298, founder building, 5 floor

Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd.

Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd.

TR01 Transfer of patent right