CN105977308B - 超级势垒整流器器件及其制备方法 - Google Patents

超级势垒整流器器件及其制备方法 Download PDF

Info

Publication number
CN105977308B
CN105977308B CN201610452014.6A CN201610452014A CN105977308B CN 105977308 B CN105977308 B CN 105977308B CN 201610452014 A CN201610452014 A CN 201610452014A CN 105977308 B CN105977308 B CN 105977308B
Authority
CN
China
Prior art keywords
conductive type
region
epitaxial layer
type
rectifier device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610452014.6A
Other languages
English (en)
Other versions
CN105977308A (zh
Inventor
胡玮
陈茜
黄晓橹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Resources Microelectronics Chongqing Ltd
Original Assignee
China Resources Microelectronics Chongqing Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Resources Microelectronics Chongqing Ltd filed Critical China Resources Microelectronics Chongqing Ltd
Priority to CN201610452014.6A priority Critical patent/CN105977308B/zh
Publication of CN105977308A publication Critical patent/CN105977308A/zh
Application granted granted Critical
Publication of CN105977308B publication Critical patent/CN105977308B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thyristors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种超级势垒整流器器件及其制备方法，通过在N型漂移区引入超结结构，使用杂质掺杂浓度比传统单一N型漂移区提高近一个数量级的注入剂量，在传统单一N型漂移区形成电荷总量平衡的交替P‑型立柱和N‑型立柱的结构。该器件在较低反向电压时，漂移区受横向电场影响，P‑型立柱和N‑型立柱中耗尽层均匀展宽，其耗尽层宽度随着电压增大而增大并在PN结反向击穿前完全耗尽，形成类似于一个本征层的耗尽层，该耗尽层中电场近似均匀分布，使PN结的反向击穿电压达到最大，使得在实现相同耐压情况下可以将漂移区厚度变薄且掺杂浓度提高近一个数量级。

Description

超级势垒整流器器件及其制备方法
技术领域
本发明涉及一种半导体器件及其制备方法，特别是涉及一种超级势垒整流器器件及其制备方法。
背景技术
在整流二极管的发展过程中，PN结二极管虽然能工作于较高电压且拥有较低的反偏漏电流，但是其正向压降VF较大，反向恢复时间较长，开关速度慢，频率响应不好。为了有效降低器件正向压降缩短反向恢复时间，通过金属与N型半导体的整流接触形成肖特基势垒实现整流特性的器件称之为肖特基势垒二极管(SBD:Schottky Barrier Diode)，该器件的肖特基势垒远低于PN结势垒且其电流主要取决于N型半导体中的多数载流子电子流动，故其能有效降低正向压降VF，缩短了反向恢复时间，但是反偏漏电流相对较高，且耐压比较低。为了在较低的正向压降情况下同时获得较低的漏电和更高的耐压，有人提出了一种新型超级势垒整流器(SBR:Super Barrier Rectifier),该器件采用增强型N型金属氧化物半导体(MOS)器件作为结构单元，将MOS器件正面的栅极(GATE)、漏极(Drain)、体区(Body)短接作为阳极(Anode)，将MOS器件背面的源极(Source)作为阴极(Cathode)，以MOS的沟道作为SBR器件的势垒，通过利用MOS的体效应降低沟道开启的阈值电压，减小器件的正向压降，使其获得与肖特基二极管接近的正向压降和相较更低的反偏漏电流，通过N型外延层作为漂移区来承担大部分的耐压使其获得较高的反偏耐压，且高温可靠性远远优于肖特基二极管。谢刚、李泽宏等人于2008年发表在《微电子学》第38卷第4期的第581～584页的《一种新型超级势垒整流器》中详细的提出了超级势垒整流器器件。
由于超级势垒整流器的耐压提升主要依靠降低N型漂移区的掺杂浓度和增加N型漂移区的厚度，导致随着耐压的提升N型漂移区在掺杂浓度降低和漂移区厚度增加的过程中会产生高的导通电阻，使得该超级势垒整流器存在以下缺陷：
第一，高的漂移区导通电阻制约了正向压降的进一步降低。
第二，该器件为了获得接近于肖特基二极管的正向电压，需要在有源区采用很大面积重复的MOS器件结构单元，导致器件面积无法进一步缩小
第三，该器件为了实现高的耐压，需要在MOS结构单元的边界处搭配较大面积的结终端保护结构来减小表面电场强度，导致器件面积无法进一步缩小。
第四，为了获得高的耐压而增加漂移区的厚度，导致生产成本增加，降低产品市场竞争 力。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种超级势垒整流器器件及其制备方法，以在获得相同耐压的前提下通过提高漂移区掺杂浓度并减少漂移区厚度实现降低漂移区导通电阻，使器件正向压降进一步降低，减少有源区和结终端区面积，降低漂移区厚度减少生产成本。
为实现上述目的及其他相关目的，本发明提供一种超级势垒整流器器件，包括：第一导电类型衬底；第一导电类型外延层，形成于所述第一导电类型衬底表面；第二导电类型立柱区，间隔形成于所述第一导电类型外延层中，相邻各第二导电类型立柱区之间隔离出多个第一导电类型立柱区，形成超结结构，所述第二导电类型立柱区与所述第一导电类型外延层的正表面及背表面均具有间距；超级势垒整流器器件的正面结构，形成于所述第一导电类型外延层正面区域。
作为本发明的超级势垒整流器器件的一种优选方案，所述超级势垒整流器器件的正面结构包括：间隔覆盖于所述第一导电类型外延层的正表面的若干个栅介质层，每个栅介质层上均覆盖有栅电极；所述正面未覆盖所述栅介质层的区域设置若干个与各第二导电类型立柱区位置对应的沟槽；所述第一导电类型外延层在沟槽的侧沟沿处设有第一导电类型注入区，各沟槽底部设置有第二导电类型掺杂区，所述第一导电类型外延层上部设有与沟槽数目对应且相互独立的第二导电类型体区，每个第二导电类型体区包裹一个沟槽以及对应的第一导电类型注入区；所述第一导电类型外延层的正表面及沟槽内设置有第一金属，所述第一金属与栅电极及沟槽底部的第二导电类型掺杂区均电性连接，所述第一导电类型衬底的背表面设置有第二金属。
作为本发明的超级势垒整流器器件的一种优选方案，所述第二导电类型体区与所述第二导电类型立柱区相连。
作为本发明的超级势垒整流器器件的一种优选方案，所述栅电极为导电多晶硅栅。
作为本发明的超级势垒整流器器件的一种优选方案，所述第一导电类型注入区的离子掺杂浓度为4.5x10^20～4.5x10^24原子/立方厘米，所述第二导电类型掺杂区离子掺杂浓度为5.2x10^17～5.2x10^20原子/立方厘米，所述第二导电类型体区离子掺杂浓度为5.2x10^17～5.2x10^20原子/立方厘米。
作为本发明的超级势垒整流器器件的一种优选方案，所述第一导电类型衬底为N+型衬底，所述第一导电类型外延层为N-型外延层，所述第二导电类型立柱区为P-型立柱区，所述 第一导电类型注入区为N+型注入区，所述第二导电类型掺杂区为P+型掺杂区，所述第二导电类型体区为P-型体区。
进一步地，所述第一金属设有阳极端，所述第二金属设有阴极端。
作为本发明的超级势垒整流器器件的一种优选方案，所述第一导电类型衬底为P+型衬底，所述第一导电类型外延层为P-型外延层，所述第二导电类型立柱区为N-型立柱区，所述第一导电类型注入区为P+型注入区，所述第二导电类型掺杂区为N+型掺杂区，所述第二导电类型体区为N-型体区。
进一步地，所述第一金属设有阴极端，所述第二金属设有阳极端。
作为本发明的超级势垒整流器器件的一种优选方案，所述第一导电类型衬底的电阻率为不大于0.005欧姆*厘米，所述第一导电类型外延层的电阻率为1～10欧姆*厘米。
作为本发明的超级势垒整流器器件的一种优选方案，所述第一导电类型外延层的离子掺杂浓度介于5.3x10^17～5.3x10^19原子/立方厘米。
作为本发明的超级势垒整流器器件的一种优选方案，所述第二导电类型立柱区的离子掺杂浓度为2.4x10^17～2.4x10^19原子/立方厘米。
作为本发明的超级势垒整流器器件的一种优选方案，所述第二导电类型立柱区及第一导电类型立柱区的排列方式为使得第二导电类型立柱区及第一导电类型立柱区电荷总量平衡的排列结构形式，所述排列结构形式包括等间距的交替排列长方形状交替排列、正方形状交替排列及六边形状交替排列中的一种。
本发明还提供一种超级势垒整流器器件的制备方法，包括步骤：步骤1)，提供一第一导电类型衬底，于所述第一导电类型衬底上形成第一导电类型外延层；步骤2)所述第一导电类型外延层中形成间隔排列的第二导电类型立柱区，相邻各第二导电类型立柱区之间隔离出多个第一导电类型立柱区，形成超结结构，所述第二导电类型立柱区与所述第一导电类型外延层的正表面及背表面均具有间距；步骤3)，制备超级势垒整流器器件的正面结构。
作为本发明的超级势垒整流器器件的制备方法的一种优选方案，所述第一导电类型衬底的电阻率为不大于0.005欧姆*厘米，所述第一导电类型外延层的电阻率为1～10欧姆*厘米
作为本发明的超级势垒整流器器件的制备方法的一种优选方案，步骤1)包括：提供一第一导电类型衬底，通过分层多次生长，并在每层生长时进行第一导电类型离子扩散掺杂，形成所述第一导电类型外延层。
作为本发明的超级势垒整流器器件的制备方法的一种优选方案，步骤1)包括：步骤1-1)，提供一第一导电类型衬底，于所述第一导电类型衬底表面生长外延层；步骤1-2)，采用离子注入工艺对所述外延层进行第一导电类型离子掺杂，形成所述第一导电类型外延层。
作为本发明的超级势垒整流器器件的制备方法的一种优选方案，步骤2)包括：步骤2-1)，于所述第一导电类型外延层光刻定义离子注入掩膜图形；步骤2-2)，通过离子注入工艺注入第二导电类型离子；步骤2-3)，进行退火工艺形成所述第二导电类型立柱区。
作为本发明的超级势垒整流器器件的制备方法的一种优选方案，步骤2-2)中，第二导电类型离子的注入剂量为1x10^11～1x10^13原子/平方厘米。
作为本发明的超级势垒整流器器件的制备方法的一种优选方案，步骤2)包括：步骤2-1)，于所述第一导电类型外延层光刻定义刻蚀掩膜图形；步骤2-2)，于所述第一导电类型外延层中刻蚀出凹槽；步骤2-3)，采用掺杂外延层淀积工艺于所述凹槽中形成第二导电类型立柱区，通过化学机械研磨(CMP)去除表层相应厚度第二导电类型外延层；步骤2-4)，生长第一导电类型的外延顶层以掩埋各第二导电类型立柱区。
进一步地，步骤2-4)中的第一导电类型的外延顶层的电阻率不小于第一导电类型外延层的电阻率的两倍。
作为本发明的超级势垒整流器器件的制备方法的一种优选方案，步骤3)包括：步骤3-1)，于所述第一导电类型外延层的正表面上依次形成栅介质层及第一电极；步骤3-2)，于所述第一电极上光刻定义掩膜图形；步骤3-3)，基于掩膜图形刻蚀所述第一电极和栅介质层直至所述第一导电类型外延层的正表面；步骤3-4)基于掩膜图形注入第一导电类型离子形成第一导电类型注入区，该第一导电类型注入区两侧横向扩散到栅介质层下；步骤3-5)，基于掩膜图形刻蚀沟槽，该沟槽纵向贯穿第一导电类型注入区直至第一导电类型外延层内；步骤3-6)，基于掩膜图形注入第二导电类型离子后形成第二导电类型体区，该第二导电类型体区包裹沟槽及第一导电类型注入区；步骤3-7)，基于掩膜图形注入第二导电类型离子后，于沟槽底部形成第二导电类型掺杂区；步骤3-8)，于所述第一导电类型外延层的正表面淀积第一金属。
优选地，步骤3-1)中，采用热氧化工艺形成所述栅介质层，采用淀积工艺形成导电多晶硅栅作为第一电极。
优选地，步骤3-4)中，注入剂量介于1x10^13～1x10^17原子/平方厘米的第一导电类型离子形成第一导电类型注入区；步骤3-6)中，注入剂量介于1x10^11～1x10^14原子/平方厘米的第二导电类型离子形成第二导电类型体区；步骤3-7)中，注入剂量介于1x10^12～1x10^15原子/平方厘米的第二导电类型离子形成第二导电类型掺杂区。
优选地，所述第二导电类型体区与所述第二导电类型立柱区相连。
优选地，所述第一导电类型衬底为N+型衬底，所述第一导电类型外延层为N-型外延层，所述第二导电类型立柱区为P-型立柱区，所述第一导电类型注入区为N+型注入区，所述第二导电类型掺杂区为P+型掺杂区，所述第二导电类型体区为P-型体区。
优选地，所述第一导电类型衬底为P+型衬底，所述第一导电类型外延层为P-型外延层，所述第二导电类型立柱区为N-型立柱区，所述第一导电类型注入区为P+型注入区，所述第二导电类型掺杂区为N+型掺杂区，所述第二导电类型体区为N-型体区。
作为本发明的超级势垒整流器器件的制备方法的一种优选方案，还包括于所述第一导电类型衬底的背表面淀积第二金属的步骤。
作为本发明的超级势垒整流器器件的制备方法的一种优选方案，所述第二导电类型立柱区及第一导电类型立柱区的排列方式为使得第二导电类型立柱区及第一导电类型立柱区电荷总量平衡的排列结构形式，所述排列结构形式包括等间距的交替排列长方形状交替排列、正方形状交替排列及六边形状交替排列中的一种。。
如上所述，本发明的超级势垒整流器器件及其制备方法，具有以下有益效果：本发明的新型超级势垒整流器器件在较低反向电压时，漂移区受横向电场影响，P-型立柱和N-型立柱中耗尽层均匀展宽，其耗尽层宽度随着电压增大而增大并在PN结反向击穿前完全耗尽，形成类似于一个本征层的耗尽层，该耗尽层中电场近似均匀分布，使PN结的反向击穿电压达到最大，使得在实现相同耐压情况下可以将漂移区厚度变薄且掺杂浓度提高近一个数量级。由于漂移区厚度变薄且掺杂浓度的大幅度提高，在实现相同耐压情况下，漂移区的导通电阻可以大大降低，使得正向压降可以进一步降低，且有源区和结终端区的面积都可以进一步缩小。
附图说明
图1～图2显示为本发明的超级势垒整流器器件的制备方法步骤流程示意图。
图3～图12显示为本发明的超级势垒整流器器件的制备方法各步骤所呈现的结构示意图，其中，图12显示为本发明的超级势垒整流器器件的结构示意图。
元件标号说明
101 第一导电类型衬底
102 第一导电类型外延层
103 第二导电类型立柱区
104 第一导电类型立柱区
105 栅介质层
106 第一电极
107 第一导电类型注入区
108 沟槽
109 第二导电类型体区
110 第二导电类型掺杂区
111 第一金属
112 第二金属
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1～图12。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例1
如图1～图12所示，本实施例提供一种超级势垒整流器器件的制备方法，包括步骤：
如图1及图3所示，首先进行步骤1)S11，提供一第一导电类型衬底101，于所述第一导电类型衬底101上形成第一导电类型外延层102；
作为示例，所述第一导电类型衬底101的电阻率为不大于0.005欧姆*厘米，所述第一导电类型外延层102的电阻率为1～10欧姆*厘米。
在本实施例中，步骤1)S11包括：步骤1-1)，提供一第一导电类型衬底101，于所述第一导电类型衬底101表面生长外延层；步骤1-2)，采用离子注入工艺对所述外延层进行第一导电类型离子掺杂，形成所述第一导电类型外延层102。
当然，在其它的实施例中，步骤1)S11也可以包括：提供一第一导电类型衬底101，通过分层多次生长，并在每层生长时进行第一导电类型离子扩散掺杂，形成所述第一导电类型外延层102。
如图1及图4所示，然后进行步骤2)S12所述第一导电类型外延层102中形成间隔排列的第二导电类型立柱区103，相邻各第二导电类型立柱区103之间隔离出多个第一导电类型立柱区104，形成超结结构，所述第二导电类型立柱区103与所述第一导电类型外延层102的正表面及背表面均具有间距；
在本实施例中，步骤2)S12包括：
步骤2-1)，于所述第一导电类型外延层102光刻定义离子注入掩膜图形；
步骤2-2)，通过离子注入工艺注入第二导电类型离子，其中，第二导电类型离子的注入剂量为1x10^11～1x10^13原子/平方厘米；
步骤2-3)，进行退火工艺形成所述第二导电类型立柱区103。
当然，在其它的实施例中，步骤2)S12也可以包括：
步骤2-1)，于所述第一导电类型外延层102光刻定义刻蚀掩膜图形；
步骤2-2)，于所述第一导电类型外延层102中刻蚀出凹槽；
步骤2-3)，采用掺杂外延层淀积工艺于所述凹槽中形成第二导电类型立柱区103，通过化学机械研磨(CMP)去除表层相应厚度第二导电类型外延层；
步骤2-4)，生长第一导电类型的外延顶层以掩埋各第二导电类型立柱区103，其中第一导电类型的外延顶层的电阻率不小于第一导电类型外延层102的电阻率的两倍。
在本实施例中，所述第二导电类型立柱区103及第一导电类型立柱区104的排列方式为使得第二导电类型立柱区及第一导电类型立柱区电荷总量平衡的排列结构形式，所述排列结构形式包括等间距的交替排列长方形状交替排列、正方形状交替排列及六边形状交替排列中的一种。即交替排列形式可以为等间距长条状交替排列但是不仅限于等间距长条状交替排列，也可为长方形、正方形或者六边形等任意能实现第二导电类型立柱区及第一导电类型立柱区电荷总量平衡的结构形式的交替排列。
然后，在本实施例中，还包括结终端结构形成：先通过炉管氧化形成氧化层或者化学气相淀积氧化层或者两者结合形成所需厚度(1000埃～10000埃)的氧化层，再通过涂覆光阻使用结终端光罩定义结终端结构，使用等向性蚀刻或非等性蚀刻或者两者结合搭配的方式将氧化层蚀刻为所需要的图形，然后离子注入剂量介于1x10^12～1x10^14原子数/平方厘米P型离子(离子掺杂浓度介于5.2x10^18～5.2x10^20原子每立方厘米)，去除光阻，再通过炉管热制程或者快速热处理将离子激活。
接着，还包括有源区的形成：先通过炉管氧化形成氧化层或者化学气相淀积氧化层或者两者结合形成所需厚度(1000埃～10000埃)的氧化层，再通过涂覆光阻使用有源区光罩定义结终端结构，使用等向性蚀刻或非等性蚀刻或者两者结合搭配的方式将氧化层蚀刻为所需要的图形。
如图1～图2及图5～图11所示，接着进行步骤3)S13，制备超级势垒整流器器件的正面结构。
如图2所示，具体地，步骤3)S13包括：
如图5所示，首先进行步骤3-1)S131，于所述第一导电类型外延层102的正表面上依次形成栅介质层105及第一电极106；具体地，通过炉管氧化生成栅氧化层(30埃～100埃)，然后通过化学气相淀积掺杂的多晶硅(电阻值为30～50欧姆/方块)；
然后步骤3-2)S132，于所述第一电极106上覆盖掩膜图形；在本实施例中，所述掩膜图形包括采用化学气相淀积的氧化硅层和氮化硅层共同构成的硬膜层，在使用硬膜层作为掩膜图形的制程中，需在所述第一电极106上先淀积硬膜层再涂覆光阻，然后通过使用多晶硅栅光罩光刻定义栅极区域，接着采用非等性蚀刻将硬膜层蚀刻，最后去除光阻。
如图6所示，然后进行步骤3-3)S133，基于掩膜图形刻蚀所述第一电极106和栅介质层105直至所述第一导电类型外延层102的正表面。需要说明的是，此处如果需要使用硬膜层来作为图形的定义和离子注入的阻挡层，则需要按照所需采用化学气相淀积氧化硅层和氮化硅层。再涂覆光阻通过使用多晶硅栅光罩光刻定义栅极区域，如果有硬膜层则需要先采用非等性蚀刻将硬膜层进行蚀刻形成掩模图形，然后去除光阻，再进行多晶硅栅的非等性蚀刻。如果无硬膜层则直接涂覆光阻使用多晶硅栅光罩光刻定义栅极图形区域后，再采用非等性蚀刻进行多晶硅栅的蚀刻定义。
如图7所示，接着进行步骤3-4)S134基于掩膜图形注入第一导电类型离子形成第一导电类型注入区107，该第一导电类型注入区107两侧横向扩散到栅介质层105下；其中，步骤3-4)中，注入剂量介于1x10^13～1x10^17原子/平方厘米的第一导电类型离子形成第一导电类型注入区107。
如图8所示，接着进行步骤3-5)S135，基于掩膜图形刻蚀沟槽108，该沟槽108纵向贯穿第一导电类型注入区107直至第一导电类型外延层102内；
如图9所示，然后进行步骤3-6)S136，基于掩膜图形注入第二导电类型离子后形成第二导电类型体区109，该第二导电类型体区109包裹沟槽108及第一导电类型注入区107；其中，步骤3-6)中，注入剂量介于1x10^11～1x10^14原子/平方厘米的第二导电类型离子形成第二导电类型体区109，在本实施例中，所述第二导电类型体区109与所述第二导电类型立柱区103相连。
如图10所述，接着进行步骤3-7)S137，基于掩膜图形注入第二导电类型离子后，于沟槽108底部形成第二导电类型掺杂区110；其中，步骤3-7)中，注入剂量介于1x10^12～1x10^15原子/平方厘米的第二导电类型离子形成第二导电类型掺杂区110。
需要说明的是，上述步骤3-1)～步骤3-7)为只采用光阻通过光刻定义掩膜图形进行离子注入的步骤，然而，如果采用硬膜层定义掩膜图形，则在多晶硅栅光罩蚀刻定义掩膜图形 后，需要先去除光阻后进行多晶硅栅的非等性蚀刻，然后通过离子注入形成第一导电类型注入区107，再采用非等性蚀刻将暴露的硅蚀刻为深度在500埃～2000埃间的沟槽，然后离子注入形成第二导电类型体区109，再离子注入形成第二导电类型掺杂区110，之后等向性蚀刻去除硬膜层，再通过炉管热制程或者RTP将离子激活。
如图11所示，最后进行步骤3-8)S138，于所述第一导电类型外延层102的正表面淀积第一金属111。
作为示例，所述第一导电类型衬底101为N+型衬底，所述第一导电类型外延层102为N-型外延层，所述第二导电类型立柱区103为P-型立柱区，所述第一导电类型注入区107为N+型注入区，所述第二导电类型掺杂区110为P+型掺杂区，所述第二导电类型体区109为P-型体区，其中，N型注入离子可以为P、As的一种或组合，所述P型注入离子可以为B、BF、BF2、In中的一种或组合。
如图12所示，最后还包括，对所述第一导电类型衬底101进行减薄，然后于所述第一导电类型衬底101的背表面淀积第二金属112的步骤。
如图12所示，本实施例本发明提供一种超级势垒整流器器件，包括：第一导电类型衬底101；第一导电类型外延层102，形成于所述第一导电类型衬底101表面；第二导电类型立柱区103，间隔形成于所述第一导电类型外延层102中，相邻各第二导电类型立柱区103之间隔离出多个第一导电类型立柱区104，形成超结结构，所述第二导电类型立柱区103与所述第一导电类型外延层102的正表面及背表面均具有间距；超级势垒整流器器件的正面结构，形成于所述第一导电类型外延层102正面区域。
作为示例，所述超级势垒整流器器件的正面结构包括：间隔覆盖于所述第一导电类型外延层102的正表面的若干个栅介质层105，每个栅介质层105上均覆盖有栅电极；所述正面未覆盖所述栅介质层105的区域设置若干个与各第二导电类型立柱区103位置对应的沟槽108；所述第一导电类型外延层102在沟槽108的侧沟沿处设有第一导电类型注入区107，各沟槽108底部设置有第二导电类型掺杂区110，所述第一导电类型外延层102上部设有与沟槽108数目对应且相互独立的第二导电类型体区109，每个第二导电类型体区109包裹一个沟槽108以及对应的第一导电类型注入区107；所述第一导电类型外延层102的正表面及沟槽108内设置有第一金属111，所述第一金属111与栅电极及沟槽108底部的第二导电类型掺杂区110均电性连接，所述第一导电类型衬底101的背表面设置有第二金属112。
作为示例，所述第二导电类型体区109与所述第二导电类型立柱区103相连。
作为示例，所述栅电极为导电多晶硅栅。
作为示例，所述第一导电类型注入区107的离子掺杂浓度为4.5x10^20～4.5x10^24原子/ 立方厘米，所述第二导电类型掺杂区110离子掺杂浓度为5.2x10^17～5.2x10^20原子/立方厘米，所述第二导电类型体区109饿离子掺杂浓度为5.2x10^17～5.2x10^20原子/立方厘米。
作为示例，所述第一导电类型衬底101为N+型衬底，所述第一导电类型外延层102为N-型外延层，所述第二导电类型立柱区103为P-型立柱区，所述第一导电类型注入区107为N+型注入区，所述第二导电类型掺杂区110为P+型掺杂区，所述第二导电类型体区109为P-型体区。
作为示例，所述第一金属111设有阳极端，所述第二金属112设有阴极端。
作为示例，所述第一导电类型衬底101的电阻率为不大于0.005欧姆*厘米，所述第一导电类型外延层102的电阻率为1～10欧姆*厘米。
作为示例，所述第一导电类型外延层102的离子掺杂浓度介于5.3x10^17～5.3x10^19原子/立方厘米。
作为示例，所述第二导电类型立柱区103的离子掺杂浓度为2.4x10^17～2.4x10^19原子/立方厘米。
作为示例，所述第二导电类型立柱区103及第一导电类型立柱区104的排列方式为使得第二导电类型立柱区及第一导电类型立柱区电荷总量平衡的排列结构形式，所述排列结构形式包括等间距的交替排列长方形状交替排列、正方形状交替排列及六边形状交替排列中的一种。即交替排列形式可以为等间距长条状交替排列但是不仅限于等间距长条状交替排列，也可为长方形、正方形或者六边形等任意能实现第二导电类型立柱区及第一导电类型立柱区电荷总量平衡的结构形式的交替排列。
实施例2
如图1～图12所示，本实施例提供一种超级势垒整流器器件的制备方法，其基本步骤如实施例1，其中，于实施例1的不同之处在于，所述第一导电类型衬底101为P+型衬底，所述第一导电类型外延层102为P-型外延层，所述第二导电类型立柱区103为N-型立柱区，所述第一导电类型注入区107为P+型注入区，所述第二导电类型掺杂区110为N+型掺杂区，所述第二导电类型体区109为N-型体区。所述第一金属111设有阴极端，所述第二金属112设有阳极端
如图12所示，本实施例还提供一种超级势垒整流器器件，其基本结构如实施例1，其中，于实施例1的不同之处在于，，所述第一导电类型衬底101为P+型衬底，所述第一导电类型外延层102为P-型外延层，所述第二导电类型立柱区103为N-型立柱区，所述第一导电类型注入区107为P+型注入区，所述第二导电类型掺杂区110为N+型掺杂区，所述第二导电类 型体区109为N-型体区。
另外，所述第一金属111设有阴极端，所述第二金属112设有阳极端。
如上所述，本发明的超级势垒整流器器件及其制备方法，具有以下有益效果：本发明的新型超级势垒整流器器件在较低反向电压时，漂移区受横向电场影响，P-型立柱和N-型立柱中耗尽层均匀展宽，其耗尽层宽度随着电压增大而增大并在PN结反向击穿前完全耗尽，形成类似于一个本征层的耗尽层，该耗尽层中电场近似均匀分布，使PN结的反向击穿电压达到最大，使得在实现相同耐压情况下可以将漂移区厚度变薄且掺杂浓度提高近一个数量级。由于漂移区厚度变薄且掺杂浓度的大幅度提高，在实现相同耐压情况下，漂移区的导通电阻可以大大降低，使得正向压降可以进一步降低，且有源区和结终端区的面积都可以进一步缩小。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (28)

1.一种超级势垒整流器器件，其特征在于，包括：
第一导电类型衬底；
第一导电类型外延层，形成于所述第一导电类型衬底表面；
第二导电类型立柱区，间隔形成于所述第一导电类型外延层中，相邻各第二导电类型立柱区之间隔离出多个第一导电类型立柱区，形成超结结构，所述第二导电类型立柱区与所述第一导电类型外延层的正表面及背表面均具有间距；
超级势垒整流器器件的正面结构，形成于所述第一导电类型外延层正面区域；
所述超级势垒整流器器件的正面结构包括：间隔覆盖于所述第一导电类型外延层的正表面的若干个栅介质层，每个栅介质层上均覆盖有栅电极；所述正面未覆盖所述栅介质层的区域设置若干个与各第二导电类型立柱区位置对应的沟槽；所述第一导电类型外延层在沟槽的侧沟沿处设有第一导电类型注入区，各沟槽底部设置有第二导电类型掺杂区，所述第一导电类型外延层上部设有与沟槽数目对应且相互独立的第二导电类型体区，每个第二导电类型体区包裹一个沟槽以及对应的第一导电类型注入区；所述第一导电类型外延层的正表面及沟槽内设置有第一金属，所述第一金属与栅电极及沟槽底部的第二导电类型掺杂区均电性连接，所述第一导电类型衬底的背表面设置有第二金属，所述第一导电类型注入区的离子掺杂浓度为4.5x10^20～4.5x10^24原子/立方厘米。
2.根据权利要求1所述的超级势垒整流器器件，其特征在于：所述第二导电类型体区与所述第二导电类型立柱区相连。
3.根据权利要求1所述的超级势垒整流器器件，其特征在于：所述栅电极为导电多晶硅栅。
4.根据权利要求1所述的超级势垒整流器器件，其特征在于：所述第二导电类型掺杂区离子掺杂浓度为5.2x10^17～5.2x10^20原子/立方厘米，所述第二导电类型体区离子掺杂浓度为5.2x10^17～5.2x10^20原子/立方厘米。
5.根据权利要求1所述的超级势垒整流器器件，其特征在于：所述第一导电类型衬底为N+型衬底，所述第一导电类型外延层为N-型外延层，所述第二导电类型立柱区为P-型立柱区，所述第一导电类型注入区为N+型注入区，所述第二导电类型掺杂区为P+型掺杂区，所述第二导电类型体区为P-型体区。
6.根据权利要求5所述的超级势垒整流器器件，其特征在于：所述第一金属设有阳极端，所述第二金属设有阴极端。
7.根据权利要求1所述的超级势垒整流器器件，其特征在于：所述第一导电类型衬底为P+型衬底，所述第一导电类型外延层为P-型外延层，所述第二导电类型立柱区为N-型立柱区，所述第一导电类型注入区为P+型注入区，所述第二导电类型掺杂区为N+型掺杂区，所述第二导电类型体区为N-型体区。
8.根据权利要求7所述的超级势垒整流器器件，其特征在于：所述第一金属设有阴极端，所述第二金属设有阳极端。
9.根据权利要求1所述的超级势垒整流器器件，其特征在于：所述第一导电类型衬底的电阻率为不大于0.005欧姆*厘米，所述第一导电类型外延层的电阻率为1～10欧姆*厘米。
10.根据权利要求1所述的超级势垒整流器器件，其特征在于：所述第一导电类型外延层的离子掺杂浓度介于5.3x10^17～5.3x10^19原子/立方厘米。
11.根据权利要求1所述的超级势垒整流器器件，其特征在于：所述第二导电类型立柱区的离子掺杂浓度为2.4x10^17～2.4x10^19原子/立方厘米。
12.根据权利要求1～11任意一项所述的超级势垒整流器器件，其特征在于：所述第二导电类型立柱区及第一导电类型立柱区的排列方式为使得第二导电类型立柱区及第一导电类型立柱区电荷总量平衡的排列结构形式，所述排列结构形式包括等间距的交替排列长方形状交替排列、正方形状交替排列及六边形状交替排列中的一种。
13.一种超级势垒整流器器件的制备方法，其特征在于，包括步骤：
步骤1)，提供一第一导电类型衬底，于所述第一导电类型衬底上形成第一导电类型外延层；
步骤2)，所述第一导电类型外延层中形成间隔排列的第二导电类型立柱区，相邻各第二导电类型立柱区之间隔离出多个第一导电类型立柱区，形成超结结构，所述第二导电类型立柱区与所述第一导电类型外延层的正表面及背表面均具有间距；
步骤3)，制备超级势垒整流器器件的正面结构。
14.根据权利要求13所述的超级势垒整流器器件的制备方法，其特征在于：所述第一导电类型衬底的电阻率为不大于0.005欧姆*厘米，所述第一导电类型外延层的电阻率为1～10欧姆*厘米。
15.根据权利要求13所述的超级势垒整流器器件的制备方法，其特征在于：步骤1)包括：提供一第一导电类型衬底，通过分层多次生长，并在每层生长时进行第一导电类型离子扩散掺杂，形成所述第一导电类型外延层。
16.根据权利要求13所述的超级势垒整流器器件的制备方法，其特征在于：步骤1)包括：
步骤1-1)，提供一第一导电类型衬底，于所述第一导电类型衬底表面生长外延层；
步骤1-2)，采用离子注入工艺对所述外延层进行第一导电类型离子掺杂，形成所述第一导电类型外延层。
17.根据权利要求13所述的超级势垒整流器器件的制备方法，其特征在于：步骤2)包括：
步骤2-1)，于所述第一导电类型外延层光刻定义离子注入掩膜图形；
步骤2-2)，通过离子注入工艺注入第二导电类型离子；
步骤2-3)，进行退火工艺形成所述第二导电类型立柱区。
18.根据权利要求17所述的超级势垒整流器器件的制备方法，其特征在于：步骤2-2)中，第二导电类型离子的注入剂量为1x10^11～1x10^13原子/平方厘米。
19.根据权利要求13所述的超级势垒整流器器件的制备方法，其特征在于：步骤2)包括：
步骤2-1)，于所述第一导电类型外延层光刻定义刻蚀掩膜图形；
步骤2-2)，于所述第一导电类型外延层中刻蚀出凹槽；
步骤2-3)，采用掺杂外延层淀积工艺于所述凹槽中形成第二导电类型立柱区，通过化学机械研磨CMP去除表层相应厚度第二导电类型外延层；
步骤2-4)，生长第一导电类型的外延顶层以掩埋各第二导电类型立柱区。
20.根据权利要求19所述的超级势垒整流器器件的制备方法，其特征在于：步骤2-4)中的第一导电类型的外延顶层的电阻率不小于第一导电类型外延层的电阻率的两倍。
21.根据权利要求13所述的超级势垒整流器器件的制备方法，其特征在于：步骤3)包括：
步骤3-1)，于所述第一导电类型外延层的正表面上依次形成栅介质层及第一电极；
步骤3-2)，于所述第一电极上光刻定义掩膜图形；步骤3-3)，基于掩膜图形刻蚀所述第一电极和栅介质层直至所述第一导电类型外延层的正表面；
步骤3-4)基于掩膜图形注入第一导电类型离子形成第一导电类型注入区，该第一导电类型注入区两侧横向扩散到栅介质层下；
步骤3-5)，基于掩膜图形刻蚀沟槽，该沟槽纵向贯穿第一导电类型注入区直至第一导电类型外延层内；
步骤3-6)，基于掩膜图形注入第二导电类型离子后形成第二导电类型体区，该第二导电类型体区包裹沟槽及第一导电类型注入区；
步骤3-7)，基于掩膜图形注入第二导电类型离子后，于沟槽底部形成第二导电类型掺杂区；
步骤3-8)，于所述第一导电类型外延层的正表面淀积第一金属。
22.根据权利要求21所述的超级势垒整流器器件的制备方法，其特征在于：步骤3-1)中，采用热氧化工艺形成所述栅介质层，采用淀积工艺形成导电多晶硅栅作为第一电极。
23.根据权利要求21所述的超级势垒整流器器件的制备方法，其特征在于：步骤3-4)中，注入剂量介于1x10^13～1x10^17原子/平方厘米的第一导电类型离子形成第一导电类型注入区；步骤3-6)中，注入剂量介于1x10^11～1x10^14原子/平方厘米的第二导电类型离子形成第二导电类型体区；步骤3-7)中，注入剂量介于1x10^12～1x10^15原子/平方厘米的第二导电类型离子形成第二导电类型掺杂区。
24.根据权利要求21所述的超级势垒整流器器件的制备方法，其特征在于：所述第二导电类型体区与所述第二导电类型立柱区相连。
25.根据权利要求21所述的超级势垒整流器器件的制备方法，其特征在于：所述第一导电类型衬底为N+型衬底，所述第一导电类型外延层为N-型外延层，所述第二导电类型立柱区为P-型立柱区，所述第一导电类型注入区为N+型注入区，所述第二导电类型掺杂区为P+型掺杂区，所述第二导电类型体区为P-型体区。
26.根据权利要求21所述的超级势垒整流器器件的制备方法，其特征在于：所述第一导电类型衬底为P+型衬底，所述第一导电类型外延层为P-型外延层，所述第二导电类型立柱区为N-型立柱区，所述第一导电类型注入区为P+型注入区，所述第二导电类型掺杂区为N+型掺杂区，所述第二导电类型体区为N-型体区。
27.根据权利要求13所述的超级势垒整流器器件的制备方法，其特征在于：还包括于所述第一导电类型衬底的背表面淀积第二金属的步骤。
28.根据权利要求13～27任意一项所述的超级势垒整流器器件的制备方法，其特征在于：所述第二导电类型立柱区及第一导电类型立柱区的排列方式为使得第二导电类型立柱区及第一导电类型立柱区电荷总量平衡的排列结构形式，所述排列结构形式包括等间距的交替排列长方形状交替排列、正方形状交替排列及六边形状交替排列中的一种。
CN201610452014.6A 2016-06-21 2016-06-21 超级势垒整流器器件及其制备方法 Active CN105977308B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610452014.6A CN105977308B (zh) 2016-06-21 2016-06-21 超级势垒整流器器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610452014.6A CN105977308B (zh) 2016-06-21 2016-06-21 超级势垒整流器器件及其制备方法

Publications (2)

Publication Number Publication Date
CN105977308A CN105977308A (zh) 2016-09-28
CN105977308B true CN105977308B (zh) 2023-06-02

Family

ID=57021536

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610452014.6A Active CN105977308B (zh) 2016-06-21 2016-06-21 超级势垒整流器器件及其制备方法

Country Status (1)

Country Link
CN (1) CN105977308B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108198758B (zh) * 2017-12-25 2020-11-20 中国科学院微电子研究所 一种垂直结构的氮化镓功率二极管器件及其制作方法
CN112510079A (zh) * 2020-11-27 2021-03-16 龙腾半导体股份有限公司 电荷平衡沟槽超势垒整流器及其制造方法
CN113314592B (zh) * 2021-05-28 2023-04-11 滁州华瑞微电子科技有限公司 一种集成sbr的低损耗高压超结器件及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010056246A (ja) * 2008-08-27 2010-03-11 Sony Corp 半導体装置
CN103456778A (zh) * 2012-05-31 2013-12-18 英飞凌科技股份有限公司 栅控二极管、电池充电组件和发电机组件
CN105448959A (zh) * 2014-09-24 2016-03-30 住友电气工业株式会社 制造碳化硅半导体器件的方法和碳化硅半导体器件

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6313482B1 (en) * 1999-05-17 2001-11-06 North Carolina State University Silicon carbide power devices having trench-based silicon carbide charge coupling regions therein
JP4802430B2 (ja) * 2001-09-27 2011-10-26 富士電機株式会社 半導体素子
JP4068597B2 (ja) * 2004-07-08 2008-03-26 株式会社東芝 半導体装置
JP5303819B2 (ja) * 2005-08-05 2013-10-02 住友電気工業株式会社 半導体装置およびその製造方法
JP2008091450A (ja) * 2006-09-29 2008-04-17 Toshiba Corp 半導体素子
JP2014236171A (ja) * 2013-06-05 2014-12-15 ローム株式会社 半導体装置およびその製造方法
CN203312299U (zh) * 2013-06-26 2013-11-27 张家港凯思半导体有限公司 一种超势垒整流器件
CN103325839A (zh) * 2013-06-26 2013-09-25 张家港凯思半导体有限公司 一种mos超势垒整流器件及其制造方法
CN205944101U (zh) * 2016-06-21 2017-02-08 中航（重庆）微电子有限公司 超级势垒整流器器件

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010056246A (ja) * 2008-08-27 2010-03-11 Sony Corp 半導体装置
CN103456778A (zh) * 2012-05-31 2013-12-18 英飞凌科技股份有限公司 栅控二极管、电池充电组件和发电机组件
CN105448959A (zh) * 2014-09-24 2016-03-30 住友电气工业株式会社 制造碳化硅半导体器件的方法和碳化硅半导体器件

Also Published As

Publication number Publication date
CN105977308A (zh) 2016-09-28

Similar Documents

Publication Publication Date Title
US8564047B2 (en) Semiconductor power devices integrated with a trenched clamp diode
TWI676288B (zh) Lv/mv超接面溝槽功率mosfet元件及其製備方法
US8455956B2 (en) Multi-drain semiconductor power device and edge-termination structure thereof
CN102412260B (zh) 超级结半导体器件的终端保护结构及制作方法
US8653586B2 (en) Superjunction device and method for manufacturing the same
CN104254920B (zh) 半导体装置及半导体装置的制造方法
CN104051540B (zh) 超级结器件及其制造方法
CN113745116B (zh) 超级结器件及其制造方法
CN111081779B (zh) 一种屏蔽栅沟槽式mosfet及其制造方法
CN110620152A (zh) 沟槽式金属氧化物半导体场效应管
US10923563B2 (en) Power device
CN112786677A (zh) 超结器件及其制造方法
CN105977308B (zh) 超级势垒整流器器件及其制备方法
CN108074963B (zh) 超结器件及其制造方法
CN111341832A (zh) 结终端结构及其制备方法
US9496389B2 (en) Semiconductor devices and methods of manufacturing the same
KR101454470B1 (ko) 슈퍼정션 반도체 및 제조방법
CN104124276B (zh) 一种超级结器件及其制作方法
CN106328688B (zh) 一种超结器件终端分压区的结构和制作方法
US9076677B2 (en) Method for fabricating semiconductor device with super junction structure
KR101403061B1 (ko) 전력 반도체 디바이스
CN104037206B (zh) 超级结器件及制造方法
US9231120B2 (en) Schottky diode with leakage current control structures
CN110676321A (zh) 沟槽mosfet及其制造方法
CN113937167A (zh) Vdmos器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 401331 No. 25 Xiyong Avenue, Shapingba District, Chongqing

Applicant after: CHINA RESOURCES MICROELECTRONICS (CHONGQING) Co.,Ltd.

Address before: 401331 No. 25 Xiyong Avenue, Xiyong Town, Shapingba District, Chongqing

Applicant before: SKYSILICON Co.,Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant