CN105280688B - 超级结半导体器件 - Google Patents

超级结半导体器件 Download PDF

Info

Publication number
CN105280688B
CN105280688B CN201510412322.1A CN201510412322A CN105280688B CN 105280688 B CN105280688 B CN 105280688B CN 201510412322 A CN201510412322 A CN 201510412322A CN 105280688 B CN105280688 B CN 105280688B
Authority
CN
China
Prior art keywords
region
horizontal
semiconductor device
pillar
super
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510412322.1A
Other languages
English (en)
Other versions
CN105280688A (zh
Inventor
禹赫
金大柄
崔彰容
姜棋太
全珖延
赵文秀
权纯琢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MagnaChip Semiconductor Ltd
Original Assignee
MagnaChip Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MagnaChip Semiconductor Ltd filed Critical MagnaChip Semiconductor Ltd
Publication of CN105280688A publication Critical patent/CN105280688A/zh
Application granted granted Critical
Publication of CN105280688B publication Critical patent/CN105280688B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

提供一种超级结半导体器件。所述超级结半导体器件包括：垂直柱区域，位于有源区上；水平柱区域，位于终止区上，其中，垂直柱区域和水平柱区域彼此连接，并且同时在终止区中整个柱区域不浮置。因此，虽然终止区的长度相对短，但是柱区域之间产生的电荷补偿差异被抵消。

Description

超级结半导体器件
本申请要求于2014年7月18日提交到韩国知识产权局的第10-2014-0091152号韩国专利申请的权益，所述韩国专利申请的整个公开出于所有目的通过引用包含于此。
技术领域
以下描述涉及一种半导体器件。以下描述还涉及一种超级结半导体器件，所述超级结半导体器件包括通过将有源区的柱区域(pillar region)和在围绕有源区的终止区中没有浮置地形成的柱区域彼此连接而作为整体的一个单元。
背景技术
可选地，在用于电力转换的电力IC装置和电气控制系统中使用高电压装置和高功率装置。例如，平面栅型MOSFET经常被用作IC装置。
一般的平面栅型金属氧化物半导体场效应晶体管(MOSFET)的单位单元的横截面图如图1所示。MOSFET是用于放大或开关电子信号的一种晶体管。在图1中，通过由当栅极电压和源极电压相同时施加到漏极上的电压在P+和N-Epi区域之间形成的耗尽层来确定器件的击穿电压。
然而，平面栅型MOSFET将被设计为针对N-Epi区域维持特定厚度和浓度，诸如维持电场分布(即，击穿电压)。然而，由于与电场分布的关系而难以具有在特定电阻以下的分量。尤其在500V电平MOSFET的情况下，这种器件的问题在于，随着击穿电压增加，导通电阻变得更大，这是因为几乎90％的导通电阻分量是外延电阻。虽然为了减小导通电阻而寻求改进设计或优化外延电阻的措施，但是这种措施没有产生多大的改善。
因此，提出具有超级结结构的半导体器件。超级结半导体器件与一般的MOSFET栅极和P型井结构类似。然而，超级结半导体器件具有在下部P型体区的N型外延层中形成的P型柱区域的结构，并且剩余的N型外延层变为N型柱区域以便具有超级结特征。因此，当电压被施加到漏极端时，与仅垂直延伸的一般的MOSFET不同，超级结半导体器件的耗尽层在垂直方向和水平方向上延伸。此时，当两个区域变得相同时，N区域和P区域二者变得完全耗尽，并因此能够接收高击穿电压。此外，在该示例中，由于垂直方向上不存在电荷，所以理论上恒定地产生水平电场。
然而，当在超级结半导体器件中存在位于终止区上的处于浮置状态的柱(pillar)时，电荷补偿的电平与相邻柱相比变得不同。
参考图2的示例，柱12、14中的一些柱12形成在N型基底1的N型外延层2上，使得柱12连接到源极接触区10，并且其余的柱14连接到场氧化层20。连接到场氧化层20的柱14是处于浮置状态的柱。换言之，图2示出彼此不连接的单独存在的柱的多个组的情况。
当柱12与源极接触区10接触时，耗尽区30同时在多个柱之间延伸。可选地，当柱14如讨论的那样处于浮置状态时，如针对耗尽区40所示，耗尽区与每个柱14不同地延伸。因此，当电荷被平衡以使与源极接触区10接触的柱12的击穿电压最大时，电荷补偿电平变得不同。因此，在区域30中垂直产生的击穿电压变得低于在区域40中垂直产生的击穿电压。
为了解决该问题，当前处于浮置状态的柱被连接以使其不处于浮置状态。然而，在这种情况下，需要终止区的水平长度更长。当终止区的水平长度没有延伸时，如上面进一步讨论的发生电荷补偿的差异或者发生不能提供足够击穿电压的问题。
发明内容
提供本发明内容以按简化形式介绍在下面具体实施方式中进一步描述的构思的选择。本发明内容不意在标识要求保护的主题的关键特征或必要特征，也不意在用于帮助确定要求保护的主题的范围。
示例的一个目的在于通过包括非浮置地形成在半导体器件的有源区和终止区上的所有柱区域并使整个柱区域中的所有柱彼此连接而解决以上讨论的问题。这样的方法去除因浮置产生的电荷补偿差异，并因此稳定地获得垂直产生的击穿电压。
此外，示例的另一目的在于通过不使终止区长度更长而制造小芯片。
根据一个总体方面，一种超级结半导体器件包括：有源区；垂直柱区域，位于有源区上；第一终止区和第二终止区，围绕有源区；第一水平柱区域，位于第一终止区上；第二水平柱区域，位于第二终止区上，其中，第一水平柱区域、第二水平柱区域和垂直柱区域彼此连接。
所述超级结半导体器件可在第一终止区和第二终止区上不具有处于浮置状态的柱区域。
第一水平柱区域、第二水平柱区域和垂直柱区域可位于外延层上。
所述超级结半导体器件还可包括：氧化物层，位于外延层表面上；多晶硅栅极，位于氧化物层上。
多晶硅栅极可位于垂直柱区域的上部上。
第一水平柱区域和第二水平柱区域可被连接。
第一终止区和第二终止区可水平地连接。
第二水平柱区域和垂直柱区域可被连接。
第一水平柱区域的数量和第二水平柱区域的数量可相同。
第一水平柱区域和第二水平柱区域可在垂直方向上连续形成。
第一水平柱区域或第二水平柱区域可水平地形成，并且第一水平柱区域和第二水平柱区域可彼此连接。
所述超级结半导体器件还可包括：垂直方向上的连接结构，通过控制外延层的厚度、离子注入阻止掩模的长度和掺杂物的离子注入被应用的区域的长度中的至少一个而被形成。
所述超级结半导体器件还可包括：垂直方向上的连接结构，通过控制离子注入阻止掩模的长度和掺杂物的离子注入被应用的区域的长度中的至少一个而被形成。
在另一总体方面，一种超级结半导体器件包括：有源区，包括垂直柱区域并被第一终止区和第二终止区围绕，第一终止区包括第一水平柱区域，第二终止区包括第二水平柱区域，其中，第一水平柱区域、第二水平柱区域和垂直柱区域彼此连接。
所述超级结半导体器件可在第一终止区和第二终止区上不具有处于浮置状态的柱区域。
第一水平柱区域、第二水平柱区域和垂直柱区域可在外延层上形成。
所述超级结半导体器件还可包括：氧化物层，位于外延层表面上；多晶硅栅极，位于氧化物层上。
多晶硅栅极可位于垂直柱区域的上部上。
第一水平柱区域和第二水平柱区域可被连接。
第一终止区和第二终止区可水平地连接。
第二水平柱区域和垂直柱区域可被连接。
第一水平柱区域的数量和第二水平柱区域的数量可相同。
根据示例的超级结半导体器件具有以下效果。
示例通过在没有浮置部分的情况下在半导体器件中形成终止区的所有柱区域而使芯片上的所有柱区域彼此连接。因此，所有N型水平外延区域位于耗尽区中并能够抵消相反地产生的柱区域的电荷补偿差异。因此，虽然终止区长度被缩短，但是能够获得水平N型外延层的足够的击穿电压。
此外，因为终止区长度能够使用这种技术被缩短，所以能够制造更小的半导体器件，并因此提供具有伴随更小的半导体器件的生产的优点(诸如改进的性能和成本)的以下产品。
从以下详细描述、附图和权利要求，其他特征和方面将是显然的。
附图说明
图1是一般的平面栅型MOSFET单位单元的横截面图。
图2是一般的超级结半导体器件的横截面图。
图3是根据示例的超级结半导体器件的平面图。
图4是图3的示例的I-I’的线截面图。
图5是图3的示例的II-II’的线截面图。
图6是形成P型柱区域的方法的示意图。
图7是根据另一示例的超级结半导体器件的横截面图。
具体实施方式
提供以下详细描述以帮助读者获得对在此描述的方法、设备和/或系统的全面理解。然而，在此描述的方法、设备和/或系统的各种改变、修改和等同物将对本领域的普通技术人员是显然的。在此描述的操作的顺序仅是示例，不限于在此阐明的顺序，而是除了必需按特定顺序发生的操作之外，本领域的普通技术人员将清楚，在此描述的操作的顺序可改变。此外，为了更加清楚和简明，可省略对本领域的普通技术人员公知的功能和构造的描述。
在此描述的特征可以以不同的形式实施，并且不应被解释为限于在此描述的示例。相反，提供在此描述的示例，使得本公开将是彻底和完整的，并且将向本领域的普通技术人员传达本公开的全部范围。
示例提供一种超级结半导体器件，所述超级结半导体器件在不保持浮置状态的同时为将被连接的芯片的所有柱提供终止区的所有柱。这种方法提高水平电场效率并稳定垂直击穿电压。
参照附图进一步讨论超级结半导体器件的示例。
图3是根据示例的超级结半导体器件的平面图。图4是图3的示例的I-I’的线截面图。图5是图3的示例的II-II’的线截面图。
参照图3的示例，超级结半导体器件100包括有源区C和围绕有源区C的终止区A、B。
有源区C确定在电流期间和在器件导通操作期间流动的漏极电流的漏极-源极电阻Rds/on。终止区A和B是击穿电压相对于在器件截止操作期间产生的反向电压的支持部分。
在图3的示例中，终止区A和B被分化为第一终止区A和第二终止区B。第一终止区A是与形成在有源区C上的柱区域不具有直接结的区域，第二终止区B是与形成在有源区C上的柱区域具有直接结的区域。因此，如图3所示，第二终止区B的柱区域和有源区C的柱区域具有“Y”形式的结。然而，代替“Y”形式，不同的构造和形式可应用于柱的结的形成。
P型柱区域形成在全部被连接并被包括在一个单元中的第一终止区A上、第二终止区B和有源区C上。以下参照图4和图5的示例进一步讨论全部被连接的P型柱区域的结构。
在图4的示例中，形成N型基底110和N型外延层120。例如，N型外延层120形成在N型基底110上。另外，氧化层160形成在N型外延层120表面上。此外，多晶硅栅极162局部地形成在氧化层160上。
例如，N型外延层120被分化为第一终止区A和有源区C。
在第一终止区A中，形成多个P型柱区域130、130’以使其在被称为“水平P型柱区域”的预定空间中水平分开。如图7所示，水平P型柱区域在结中形成。水平P型柱区域130、130’形成在N型外延层120上，N型外延层120是累积的多个P型离子注入区域中的区域。然而，没有P型离子注入的N型外延层120上的区域变为N型柱区域。因此，N型柱区域在水平P型柱区域130、130’之间相应地形成。同时，水平柱的N型柱和P型柱的净电荷比变得与垂直柱的N型柱和P型柱的净电荷比相同。
在该示例中，N型柱区域和水平P型柱区域130、130’与N型基底110平行布置。水平P型柱区域130、130’不接触N型基底110。
因此，水平P型柱区域130、130’中的与氧化层160接触的水平P型柱区域130’在N型外延层120中水平地控制电场。
多个P型柱区域150在有源区C上垂直地形成。这样的多个P型柱区域150被称为“垂直P型柱区域”。N型柱区域形成在垂直P型柱区域150之间。
垂直P型柱区域150将与N型基底110隔开布置。之所以这样布置是因为当垂直P型柱区域150形成在N型基底110中时，由于使用非常高浓度的N型掺杂物对N型基底110进行掺杂而导致耗尽区不增加。
在图4的示例中，第一终止区A上的水平P型柱区域130、130’和形成在有源区C上的垂直P型柱区域150被认为是分开的。然而，当考虑图5的相应部分时，水平P型柱区域130、130’与形成在第二终止区B上的P型柱区域140、140’、150连接，因此实际上，水平P型柱区域130、130’以及P型柱区域140、140’、150全部被连接。在图4的示例中，水平P型柱区域130、130’和垂直P型柱区域150不仅被分开形成，而且潜在地被形成为结。
图5是图3的II-II’的线截面图。在图5的示例中，形成N型基底110和N型外延层120。
N型外延层120被分化为第二终止区B和有源区C。
例如，水平P型柱区域140、140’形成在第二终止区B上，垂直P型柱区域150形成在有源区C上。
在该示例中，水平P型柱区域140、140’与垂直P型柱区域150形成结。此外，水平P型柱区域140、140’和垂直P型柱区域150被布置为通过扩散的方法和其他相关方法而形成结。如参照图3进一步讨论的，各种方法适合于制备这样的结的方法。
根据这样的结构，第一终止区A的水平P型柱区域130和第二终止区B的水平P型柱区域140被连接，并且第二终止区B的水平P型柱区域140和有源区C的垂直P型柱区域150被连接。因此，第一终止区A的水平P型柱区域130和有源区C的垂直P型柱区域150彼此连接。因此，第一终止区A、第二终止区B和有源区C上的所有P型柱区域130、130’、140、140’、150处于彼此连接的状态。
以这种方式，当半导体器件的所有柱区域彼此连接时，去除由浮置部分产生的电荷补偿，同时终止区还不必如另外需要的那样长。
以下进一步讨论形成P型柱区域的方法。
图6是示出形成P型柱区域的方法的示意图。
首先，形成第一外延层200。当在第一外延层200上提供预定长度为a的掩模300时，所述形成方法包括沿图6所示的箭头方向离子注入P型掺杂物。由于离子不穿透掩模300，因此离子注入区域在排除掩模300的同时形成剩余区域b。当P型掺杂物被注入时，在去除掩模300之后在第一外延层200上形成第二外延层210。
接下来，形成方法包括：在第二外延层210上形成另一掩模300并再次离子注入P型掺杂物。这里，掩模300应与当将P型掺杂物注入第一外延层200中时使用的掩模相同，从而相同的区域被掩蔽。此外，形成方法去除掩模300，并再次以类似方式形成第三外延层220。
因此，形成方法以这种方式堆叠多个外延层200、210、220。
形成的外延层200、210、220的数量对应于意图被包括的水平P型柱区域的数量相同。
外延层200、210、220全部是N型外延层。因此，由于外延层200、210、220对应于图4和图5的N型外延层120，所以优选地使掺杂物浓度全部相同。
当外延层200、210、220被堆叠时，工艺还包括：针对P型掺杂物扩散的高温的热处理。根据热处理工艺的在各个外延层200、210、220中注入的P型掺杂物扩散，并且水平形成长度较长的P型柱区域。
同样地，在重复在N型外延层上离子注入P型掺杂物并且再次生长N型外延层的工艺之后，通过使用热处理的工艺水平地形成P型柱区域。这里，P型掺杂物因在外延层生长和器件制造工艺期间产生的高温而向上向下扩散。因此，水平地形成水平P型柱区域。结果，形成曲线形式而非直线的PN结，这对于在有源区上形成的P型柱区域是相同的。换言之，因为在形成PN结的情况下，P型掺杂物向左向右扩散，所以出现该形状。
同时，在第一终止区A和第二终止区B上形成的水平P型柱130、140被构造为处于垂直结中，这在图6中当外延层200、210、220的厚度和掩模300的长度a以及掺杂物注入区域的长度b受控时是可行的。
通过控制外延层200、210、220的厚度、掩模300的长度和掺杂物注入区域的长度b，在图7中示出被形成为具有相对于第一终止区A向上向下的结的水平P型柱区域。
根据图7，彼此相邻的各个P型柱区域沿箭头所示的方向扩散并彼此形成结。
因此，在N型外延层120的上侧和下侧的表面之下的P型柱区域形成多个结，每个结形成在一个柱区域400中。然而，由于在N型外延层上水平地存在耗尽区，因此水平击穿电压稳定。换言之，图7的示例提供与图4的结构相同的效果。
同样地，示例在N型外延层的整个水平方向上形成耗尽区，并连接在半导体器件的N型外延层上构造的所有柱区域，从而抵消在柱区域之间产生的电荷补偿差异。因此，虽然终止区长度被缩短，但是通过这种方法获得期望的击穿电压。
除非另外指明，否则表述第一层“在”第二层或基底“上”应被解释为涵盖以下两种情况：一种情况是第一层直接接触第二层或基底，另一种情况是在第一层和第二层或基底之间布置一个或多个其他层。
描述相对空间关系的词语(诸如“下方”、“之下”、“下面”、“下部”、“底部”、“上方”、“之上”、“上面”、“顶部”、“左”和“右”)可用于方便地描述一个装置或元件与其他装置或元件的空间关系。这种词语应被解释为包含附图中示出的装置方位以及使用或操作中的其他方位。例如，示例“装置基于附图中示出的装置的方位包括布置在第一层之上的第二层”还包含当装置在使用或操作中被翻转倒置时的装置。
如在此使用的诸如“第一传导型”和“第二传导型”的表述可表示诸如N和P传导型的相反传导型，并且在此描述的使用这种表述的示例也包含互补示例。例如，示例“第一传导型是N并且第二传导型是P”包含示例“第一传导型是P并且第二传导型是N”。
尽管本公开包括特定示例，但是本领域普通技术人员将清楚的是，在不脱离权利要求及其等同物的精神和范围的情况下，可在这些示例中进行形式和细节上的各种改变。在此描述的示例应仅在描述意义上被考虑，而不是出于限制的目的。每个示例中的特征或方面的描述应被视为适用于其他示例中的类似特征或方面。如果所描述的技术以不同的顺序执行，和/或如果所描述的系统、架构、装置或电路中的组件以不同的方式组合和/或被其他组件或其等同物替代或补充，则可实现合适的结果。因此，本公开的范围不是由具体实施方式限定，而是由权利要求及其等同物限定，并且在权利要求及其等同物的范围内的所有变化应被解释为包括在本公开中。

Claims (22)

1.一种超级结半导体器件，包括：
有源区；
垂直柱区域，位于有源区上；
第一终止区和第二终止区，围绕有源区；
第一水平柱区域，位于第一终止区上；
第二水平柱区域，位于第二终止区上，
其中，第一水平柱区域、第二水平柱区域和垂直柱区域彼此连接，
其中，所述第一水平柱区域的边缘与外延层邻接，
其中，氧化层位于所述外延层表面上，
其中，所述第一水平柱区域的顶部的水平柱与所述氧化层接触。
2.如权利要求1所述的超级结半导体器件，其中，超级结半导体器件在第一终止区和第二终止区上不具有处于浮置状态的柱区域。
3.如权利要求1所述的超级结半导体器件，其中，第一水平柱区域、第二水平柱区域和垂直柱区域位于所述外延层上。
4.如权利要求3所述的超级结半导体器件，还包括：
多晶硅栅极，位于氧化物层上。
5.如权利要求4所述的超级结半导体器件，其中，多晶硅栅极位于垂直柱区域的上部上。
6.如权利要求3所述的超级结半导体器件，其中，第一水平柱区域和第二水平柱区域被连接。
7.如权利要求6所述的超级结半导体器件，其中，第一终止区和第二终止区水平地连接。
8.如权利要求3所述的超级结半导体器件，其中，第二水平柱区域和垂直柱区域被连接。
9.如权利要求3所述的超级结半导体器件，其中，第一水平柱区域的数量和第二水平柱区域的数量相同。
10.如权利要求1所述的超级结半导体器件，其中，第一水平柱区域和第二水平柱区域在垂直方向上连续形成。
11.如权利要求1所述的超级结半导体器件，其中，第一水平柱区域或第二水平柱区域水平地形成，并且第一水平柱区域和第二水平柱区域彼此连接。
12.如权利要求11所述的超级结半导体器件，还包括：垂直方向上的连接结构，通过控制外延层的厚度、离子注入阻止掩模的长度和掺杂物的离子注入被应用的区域的长度中的至少一个而被形成。
13.如权利要求7所述的超级结半导体器件，还包括：垂直方向上的连接结构，通过控制离子注入阻止掩模的长度和掺杂物的离子注入被应用的区域的长度中的至少一个而被形成。
14.一种超级结半导体器件，包括：
有源区，包括垂直柱区域并被第一终止区和第二终止区围绕，第一终止区包括第一水平柱区域，第二终止区包括第二水平柱区域，
其中，第一水平柱区域、第二水平柱区域和垂直柱区域彼此连接，
其中，所述第一水平柱区域的边缘与外延层邻接，
其中，氧化层位于所述外延层表面上，
其中，所述第一水平柱区域的顶部的水平柱与所述氧化层接触。
15.如权利要求14所述的超级结半导体器件，其中，超级结半导体器件在第一终止区和第二终止区上不具有处于浮置状态的柱区域。
16.如权利要求14所述的超级结半导体器件，其中，第一水平柱区域、第二水平柱区域和垂直柱区域在所述外延层上形成。
17.如权利要求16所述的超级结半导体器件，还包括：
多晶硅栅极，位于氧化物层上。
18.如权利要求17所述的超级结半导体器件，其中，多晶硅栅极位于垂直柱区域的上部上。
19.如权利要求16所述的超级结半导体器件，其中，第一水平柱区域和第二水平柱区域被连接。
20.如权利要求19所述的超级结半导体器件，其中，第一终止区和第二终止区水平地连接。
21.如权利要求16所述的超级结半导体器件，其中，第二水平柱区域和垂直柱区域被连接。
22.如权利要求16所述的超级结半导体器件，其中，第一水平柱区域的数量和第二水平柱区域的数量相同。
CN201510412322.1A 2014-07-18 2015-07-14 超级结半导体器件 Active CN105280688B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140091152A KR101982362B1 (ko) 2014-07-18 2014-07-18 초접합 반도체 소자
KR10-2014-0091152 2014-07-18

Publications (2)

Publication Number Publication Date
CN105280688A CN105280688A (zh) 2016-01-27
CN105280688B true CN105280688B (zh) 2020-09-01

Family

ID=55075251

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510412322.1A Active CN105280688B (zh) 2014-07-18 2015-07-14 超级结半导体器件

Country Status (3)

Country Link
US (1) US9865677B2 (zh)
KR (1) KR101982362B1 (zh)
CN (1) CN105280688B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9614043B2 (en) 2012-02-09 2017-04-04 Vishay-Siliconix MOSFET termination trench
US9842911B2 (en) 2012-05-30 2017-12-12 Vishay-Siliconix Adaptive charge balanced edge termination
US9887259B2 (en) 2014-06-23 2018-02-06 Vishay-Siliconix Modulated super junction power MOSFET devices
WO2016028944A1 (en) 2014-08-19 2016-02-25 Vishay-Siliconix Super-junction metal oxide semiconductor field effect transistor
US10002920B1 (en) * 2016-12-14 2018-06-19 General Electric Company System and method for edge termination of super-junction (SJ) devices
EP3477710B1 (en) * 2017-10-26 2023-03-29 STMicroelectronics (Research & Development) Limited Avalanche photodiode and method of manufacturing the avalanche photodiode
CN112687729A (zh) * 2021-03-17 2021-04-20 中芯集成电路制造(绍兴)有限公司 功率器件的终端结构
CN113078206A (zh) * 2021-03-30 2021-07-06 电子科技大学 一种功率半导体器件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1405897A (zh) * 2001-06-11 2003-03-26 株式会社东芝 具有resurf层的功率用半导体器件
CN103794640A (zh) * 2012-10-31 2014-05-14 英飞凌科技奥地利有限公司 包括单元区域和边缘区域的超结半导体器件

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060255401A1 (en) * 2005-05-11 2006-11-16 Yang Robert K Increasing breakdown voltage in semiconductor devices with vertical series capacitive structures
JP4635067B2 (ja) * 2008-03-24 2011-02-16 株式会社東芝 半導体装置及びその製造方法
CN101510561B (zh) * 2009-03-30 2010-08-11 东南大学 超结纵向双扩散金属氧化物半导体管

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1405897A (zh) * 2001-06-11 2003-03-26 株式会社东芝 具有resurf层的功率用半导体器件
CN103794640A (zh) * 2012-10-31 2014-05-14 英飞凌科技奥地利有限公司 包括单元区域和边缘区域的超结半导体器件

Also Published As

Publication number Publication date
KR20160010816A (ko) 2016-01-28
US9865677B2 (en) 2018-01-09
KR101982362B1 (ko) 2019-08-29
US20160020273A1 (en) 2016-01-21
CN105280688A (zh) 2016-01-27

Similar Documents

Publication Publication Date Title
CN105280688B (zh) 超级结半导体器件
US10446679B2 (en) Method for forming a lateral super-junction MOSFET device and termination structure
KR101795828B1 (ko) 초접합 반도체 소자 및 제조 방법
US8785969B2 (en) Resurf structure and LDMOS device
US20120299094A1 (en) Semiconductor device having a super junction structure and method of manufacturing the same
US9401401B2 (en) Semiconductor device
US8704300B1 (en) Semiconductor device and fabricating method thereof
US9472614B2 (en) Super junction semiconductor device
US8698237B2 (en) Superjunction LDMOS and manufacturing method of the same
US9741844B2 (en) Lateral double-diffused MOS transistor having deeper drain region than source region
US20130161740A1 (en) Lateral High-Voltage Transistor with Buried Resurf Layer and Associated Method for Manufacturing the Same
US9450045B1 (en) Method for forming lateral super-junction structure
KR20180083925A (ko) 측면 확산 금속 산화물 반도체 전계 효과 트랜지스터
CN105027290B (zh) 自适应电荷平衡的mosfet技术
US8723256B1 (en) Semiconductor device and fabricating method thereof
CN106328688B (zh) 一种超结器件终端分压区的结构和制作方法
KR101093678B1 (ko) 전력 반도체 소자 및 그 제조 방법
US8901651B2 (en) Power semiconductor device
TW202004986A (zh) 改善了擊穿和耐用性的超級結拐角和端接結構及方法
KR20110078861A (ko) 수평형 디모스 트랜지스터
US20200058786A1 (en) Semiconductor device
CN108028265B (zh) 半导体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant