DE102009016681B4 - Verfahren zur Herstellung einer Siliciumcarbid-Halbleitervorrichtung - Google Patents

Verfahren zur Herstellung einer Siliciumcarbid-Halbleitervorrichtung Download PDF

Info

Publication number
DE102009016681B4
DE102009016681B4 DE102009016681.5A DE102009016681A DE102009016681B4 DE 102009016681 B4 DE102009016681 B4 DE 102009016681B4 DE 102009016681 A DE102009016681 A DE 102009016681A DE 102009016681 B4 DE102009016681 B4 DE 102009016681B4
Authority
DE
Germany
Prior art keywords
layer
type
formation
trench
concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102009016681.5A
Other languages
English (en)
Other versions
DE102009016681A1 (de
Inventor
Atsuya Akiba
Eiichi Okuno
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of DE102009016681A1 publication Critical patent/DE102009016681A1/de
Application granted granted Critical
Publication of DE102009016681B4 publication Critical patent/DE102009016681B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Verfahren zur Herstellung einer Siliciumcarbid-Halbleitervorrichtung mit einem Accumulations-Mode-MOSFET, bei dem ein Accumulations-Mode-Kanal, der durch Steuerung einer Anwendungsspannung auf eine Gateelektrode (9) gebildet ist, so gesteuert wird, dass ein elektrischer Strom zwischen einer Sourceelektrode (11) und einer Drainelektrode (13) durch einen Sourcebereich (4) und eine Driftschicht (2) fließt, umfassend:Herstellung eines Substrats (1) aus Siliciumcarbid mit einem ersten oder zweiten Leitfähigkeitstyp;Bildung der Driftschicht (2) auf dem Substrat (1), wobei die Driftschicht (2) aus Siliciumcarbid gemacht ist und einen ersten Leitfähigkeitstyp besitzt, wobei die Konzentration an Fremdatomen der Driftschicht (2) niedriger ist als die Konzentration an Fremdatomen des Substrats (1);Bildung einer Stromstreuschicht (30) auf der Driftschicht (2), wobei die Stromstreuschicht (30) aus Siliciumcarbid gemacht ist und den ersten Leitfähigkeitstyp besitzt, wobei die Konzentration an Fremdatomen der Stromstreuschicht (30) höher ist als die Konzentration an Fremdatomen der Driftschicht (2);Bildung eines Grundbereichs (3) auf der Stromstreuschicht (30), wobei der Grundbereich (3) aus Siliciumcarbid gemacht ist und den zweiten Leitfähigkeitstyp besitzt;Bildung des Sourcebereichs (4) auf dem Grundbereich (3), wobei der Sourcebereich (4) aus Siliciumcarbid gemacht ist und den ersten Leitfähigkeitstyp besitzt, wobei die Konzentration an Fremdatomen des Sourcebereichs (4) höher ist als die Konzentration an Fremdatomen der Driftschicht (2);Bildung eines Grabens (6), der sich tiefer erstreckt als der Sourcebereich (4) und der Grundbereich (3), um die Stromstreuschicht (30) oder die Driftschicht (2) zu erreichen, wobei der Sourcebereich (4) und der Grundbereich (3) an jeder Seite des Grabens (6) angeordnet sind;Bildung der Kanalschicht (7) auf einer Seitenwand des Grabens (6), wobei die Kanalschicht (7) aus Siliciumcarbid gemacht ist und den ersten Leitfähigkeitstyp besitzt;Bildung einer Gateisolationsschicht (8) auf einer Oberfläche der Kanalschicht (7), wobei die Gateisolationsschicht (8) in einem vorbestimmten Abstand zu dem Grundbereich (3) angeordnet ist;Bildung der Gateelektrode (9) auf der Gateisolationsschicht (8) innerhalb des Grabens (6);Bildung der Sourceelektrode (11), die mit dem Sourcebereich (4) und der Grundbereich (3) elektrisch verbunden ist;Bildung der Drainelektrode (13) auf der Rückseite des Substrats (1); undBildung einer Tiefschicht (10), die unter dem Grundbereich (3) angeordnet ist und die Driftschicht (2) erreicht, indem sie die Stromstreuschicht (30) durchdringt, wobei die Tiefschicht (10) sich tiefer als der Graben (6) erstreckt und sich in eine Richtung senkrecht zu der Seitenwand des Grabens (6) erstreckt, wobei die Tiefschicht (10) den zweiten Leitfähigkeitstyp besitzt, wobeidie Bildung der Tiefschicht (10) die Bildung einer unteren Schicht (10a) der Tiefschicht (10) und einer oberen Schicht (10b) der Tiefschicht (10) umfasst, wobei sich die untere Schicht (10a) in eine Richtung erstreckt, die obere Schicht (10b) in einer Stellung entsprechend der unteren Schicht (10a) angeordnet ist und mit der unteren Schicht (10a) verbunden ist,die Bildung der unteren Schicht (10a) die Anbringung einer ersten Maske (20) auf einer Oberfläche der Driftschicht (2) und die Durchführung von lonenimplantierung unter Verwendung der ersten Maske (20) umfasst, unddie Bildung der oberen Schicht (10b) die Anbringung einer zweiten Maske (21) auf einer Oberfläche der Stromstreuschicht (30) und die Durchführung von lonenimplantierung unter Verwendung der zweiten Maske (21) umfasst (entsprechend der in Fig.1 gezeigten Halbleitervorrichtung).

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer Halbleitervorrichtung aus Siliciumcarbid (SiC) mit einem Grabengate.
  • In den letzten Jahren wurde SiC als Material für eine Vorrichtung zur Stromerzeugung mit hoher elektrischer Durchschlagsfeldstärke beachtet. Eine SiC-Halbleitervorrichtung kann einen großen elektrischen Strom aufgrund ihrer hohen elektrischen Durchschlagsfeldstärke steuern. Daher wird erwartet, dass eine SiC-Halbleitervorrichtung zur Steuerung eines Motors eines Hybridfahrzeugs verwendet wird.
  • Wachsende Kanaldichte ist ein wirksamer Weg, um einen größeren elektrischen Strom in eine SiC-Halbleitervorrichtung fließen zu lassen. Daher wurde in einen Siliciumtransistor ein MOSFET mit einer Grabengatestruktur eingeführt und in praktische Verwendung genommen. Eine Grabengatestruktur kann bei einem SiC-Halbleiter angewendet werden. Jedoch tritt ein großes Problem auf, wenn die Grabengatestruktur bei SiC angewendet wird. Da nämlich die elektrische Durchschlagsfeldstärke von SiC zehnmal größer ist als diejenige von Silicium, ist die Spannung, die während des Gebrauchs an eine SiC-Halbleitervorrichtung angelegt wird, etwa zehnmal größer als die Spannung, die während des Gebrauchs an eine Siliciumvorrichtung angelegt wird. Deshalb ist die Spannung, die an einen in einem Graben in SiC gebildeten Gateisolationsfilm angelegt wird, etwa zehnmal größer als die Spannung, die an einen in einer Siliciumvorrichtung gebildeten Gateisolationsfilm angelegt wird. Als Ergebnis tritt wahrscheinlich ein Durchschlagen des Gateisolationsfilms an einer Ecke des Grabens auf. Ein Ergebnis einer Simulation hierfür gibt an, dass bei Anlegen einer Spannung von 650 V an einen Drain ein elektrisches Feld von 4,9 MV/cm auf einen Gateisolationsfilm in einem Graben wirkt. Zur praktischen Verwendung muss das elektrische Feld gleich oder kleiner als 3 MV/cm sein. Wenn man langfristige Zuverlässigkeit in Erwägung zieht, ist es bevorzugt, dass das elektrische Feld gleich oder kleiner als 2 MV/cm ist.
  • US 6 133 587 A ( JP H09 - 199 724 A ) beschreibt eine SiC-Halbleitervorrichtung, die zur Lösung des oben genannten Problems entworfen wurde. In dieser SiC-Halbleitervorrichtung ist die Dicke einer Bodenwand eines Grabens größer gemacht als die Dicke einer Seitenwand des Grabens, um die elektrische Feldkonzentration an der Bodenwand des Grabens zu verringern. Im Einzelnen wird eine Grabengatestruktur mit einer a-Ebene (1120) unter Verwendung eines Substrats mit einer c-Ebene (000-1) aus 4H-SiC gebildet. Das heißt, ein Graben mit einer Seitenwand mit a-Ebene und einer Bodenwand mit c-Ebene wird unter Verwendung des Substrats mit c-Ebene gebildet. Wenn eine Gateisolationsschicht in dem Graben durch thermische Oxidation gebildet wird, ist die Oxidationsrate der c-Ebene fünfmal größer als diejenige der a-Ebene. Dementsprechend wird die Dicke der Gateisolationsschicht in dem Graben fünfmal größer an der Grabenbodenwand als an der Grabenseitenwand. Deshalb kann die elektrische Feldkonzentration an der Grabenbodenwand verringert werden.
  • In einer Simulation wird die Dicke der Gateisolationsschicht an der Grabenseitenwand auf 40 nm festgesetzt, die Dicke der Gateisolationsschicht an der Grabenbodenwand auf 200 nm festgesetzt und eine Spannung von 650 V auf einen Drain angelegt. Das Ergebnis der Simulation zeigt, dass die elektrische Feldkonzentration an der Gateisolationsschicht in dem Graben auf 3,9 MV/cm verringert wird. Jedoch ist die Verringerung der elektrischen Feldkonzentration ungenügend und eine weitere Reduktion ist nötig.
  • Die Erfinder der vorliegenden Erfindung haben die Patentanmeldung (japanische Patentanmeldung mit der Publikationsnummer JP 2009 - 117 593 A für eine Struktur zum Erreichen weiterer Reduzierung der elektrischen Feldkonzentration eingereicht. Die Struktur hat eine Tiefschicht vom p-Typ, die auf der gegenüberliegenden Seite eines Grabengates über einem Sourcebereich vom n+-Typ und einem Grundbereich vom p-Typ angeordnet ist. Das heißt, die Tiefschicht vom p-Typ ist unter einem Kontaktbereich vom p+-Typ angeordnet, der elektrisch mit dem Grundbereich vom p-Typ und einer Sourceelektrode verbunden ist. Die Tiefschicht vom p-Typ erstreckt sich tiefer als die Bodenwand des Grabengates.
  • Wenn die SiC-Halbleitervorrichtung mit dieser Struktur hergestellt wird, werden das Grabengate und die Tiefschicht vom p-Typ mit verschiedenen Verfahren hergestellt. Da die Anpassung zwischen dem Grabengate und der Tiefschicht vom p-Typ schwierig ist, kann eine gewisse Menge an Variationen im Abstand von einer Seitenwand des Grabengates zu der Tiefschicht vom p-Typ auftreten. Im Ergebnis können unterschiedliche Eigenschaften bei den Produkten auftreten und die Produktionsraten können klein sein.
  • Die Erfinder der vorliegenden Erfindung haben eine andere Patentanmeldung (japanische Patentanmeldung mit der Publikationsnummer JP 2009 - 194 065 A für eine Struktur eingereicht, in der eine Tiefschicht vom p-Typ sich in eine Richtung senkrecht zu dem Teil einer Grabenseitenwand erstreckt, wo ein Kanalbereich gebildet wird. Da sich in der Struktur eine Sperrschicht in hohem Maße zu der Driftschichtseite vom n--Typ bei einem PN-Zonenübergang zwischen der Tiefschicht vom p-Typ und der Driftschicht vom n--Typ erstreckt, ist es weniger wahrscheinlich, dass eine Hochspannung aufgrund einer Drainspannung an eine Gateoxidschicht angelegt wird. Daher kann die elektrische Feldkonzentration in der Gateoxidschicht verringert werden, insbesondere an der Bodenwand des Grabens, so dass ein Durchschlagen der Gateoxidschicht verhindert werden kann. Da ferner die Längsrichtung des Grabens nicht senkrecht zur Längsrichtung der Tiefschicht vom p-Typ verläuft, werden die Geräteeigenschaften durch schlechte Ausrichtung zwischen den Masken, die zur Bildung des Grabens und der Tiefschicht vom p-Typ verwendet werden, nicht beeinträchtigt.
  • Weiter wurde vorgeschlagen, dass eine Stromstreuschicht vom n-Typ zwischen der Schicht vom n--Typ und der Grundschicht vom p-Typ gebildet wird, um die EIN-Widerstand weiter zu verringern. Die Stromstreuschicht vom n-Typ ermöglicht, dass ein elektrischer Strom, der durch den Kanalbereich hindurchläuft, weit gestreut wird, so dass der elektrische Strom durch die Driftschicht vom n--Typ fließen kann. Auf diese Weise wird der EIN-Widerstand weiter verringert. In einer solchen Struktur, bei der der Grundbereich vom p-Typ und die Tiefschicht vom p-Typ durch die Stromstreuschicht vom n-Typ getrennt sind, kann der Effekt der Reduzierung der elektrischen Feldkonzentration aufgrund der Tatsache, dass die Tiefschicht vom p-Typ nicht an einem Sourcepotenzial fixiert ist, geschwächt werden. Es wurde daher vorgeschlagen, dass die Schicht vom p-Typ durch Ausführen von lonenimplantierung von Fremdatomen (Fremdionen) vom p-Typ in die Oberfläche einer Stromstreuschicht vom n-Typ nach Bildung der Stromstreuschicht vom n-Typ gebildet wird.
  • Jedoch wird in dem Fall, dass die Schicht vom p-Typ durch lonenimplantierung von Fremdatomen (Fremdionen) vom p-Typ in die Oberfläche der Stromstreuschicht vom n-Typ nach Bildung der Stromstreuschicht vom n-Typ gebildet wird, die Tiefe der Tiefschicht vom p-Typ gering. Dementsprechend wird der Unterschied in der Tiefe zwischen der Bodenwand der Tiefschicht vom p-Typ und der Bodenwand des Grabens klein, so dass der Effekt der Reduzierung der elektrischen Feldkonzentration verringert werden kann. Da es ferner schwierig ist, die Tiefe des Grabens zu steuern, besteht die Möglichkeit, dass die Tiefe des Grabens größer wird als die Tiefe der Tiefschicht vom p-Typ. Da die Tiefe der Tiefschicht vom p-Typ von der Energie der lonenimplantierung abhängt, kann die Tiefe der Tiefschicht vom p-Typ verstärkt werden durch Ausführung der lonenimplantierung bei hoher Energie. Jedoch ist eine enorme Energiemenge nötig, um die Tiefschicht vom p-Typ mit der gewünschten Tiefe in einem festen Material wie SiC zu bilden. Deshalb besteht ein Bedarf zur Herstellung eines lonenimplantierungsapparats, der die lonenimplantierung durch Verwendung einer enormen Energiemenge ausführen kann. Da jedoch ein solcher lonenimplantierungsapparat teuer ist, ist eine andere Vorgehensweise notwendig.
  • In der DE 698 28 588 T2 wird eine SiC-Halbleitervorrichtung beschrieben, bei der eine zusätzliche p-leitende Schicht am Grabenboden ausgebildet ist. Ferner ist ein Hochleistungs-Graben-MOSFET-Transistor in der DE 195 30 109 A1 offenbart und werden in der EP 14 60 681 B1 SiC-Halbleitervorrichtungen und Verfahren zu deren Herstellung beschrieben.
  • Bei dieser Sachlage ist es Aufgabe der vorliegenden Erfindung, ein Verfahren zur Herstellung einer SiC-Halbleitervorrichtung zur Verfügung zu stellen, die eine Struktur zur Verringerung der elektrischen Feldkonzentration in einer in einem Graben gebildeten Gateoxidschicht besitzt. Bei dieser Struktur ist eine Grundschicht mit einer Tiefschicht verbunden. Das Verfahren stellt sicher, dass die Tiefschicht tiefer ist als der Graben.
  • Gemäß einem Aspekt der vorliegenden Erfindung umfasst ein Verfahren zur Herstellung einer Siliciumcarbid-Halbleitervorrichtung mit einem Accumulations-Mode-MOSFET (MOSFET der Sammlungsart), bei dem ein Accumulations-Mode-Kanal (Kanal der Sammlungsart), der in einer Kanalschicht durch Steuerung der Anwendungsspannung auf eine Gateelektrode gebildet wird, so gesteuert wird, dass ein elektrischer Strom zwischen einer Sourceelektrode und einer Drainelektrode durch einen Sourcebereich und eine Driftschicht fließt, die Herstellung eines Substrats und die Bildung einer Driftschicht auf dem Substrat. Die Driftschicht ist aus Siliciumcarbid hergestellt und hat den ersten Leitfähigkeitstyp. Die Konzentration an Fremdatomen (Fremdionen) der Driftschicht ist niedriger als die Konzentration an Fremdatomen (Fremdionen) des Substrats. Das Verfahren umfasst ferner die Anbringung einer Maske auf einer Oberfläche der Driftschicht und dann die Durchführung von lonenimplantierung unter Verwendung der Maske zur Bildung einer niedrigeren Schicht einer Tiefschicht, die sich in eine Richtung erstreckt. Die Tiefschicht hat den ersten Leitfähigkeitstyp. Das Verfahren umfasst ferner die Bildung einer Stromstreuschicht auf der Driftschicht. Die Stromstreuschicht hat den ersten Leitfähigkeitstyp, und die Konzentration an Fremdatomen (Fremdionen) der Stromstreuschicht ist höher als die Konzentration an Fremdatomen (Fremdionen) der Driftschicht. Das Verfahren umfasst ferner die Anbringung einer anderen Maske auf einer Oberfläche der Stromstreuschicht und dann die Durchführung von lonenimplantierung unter Verwendung der anderen Maske zur Bildung einer oberen Schicht der Tiefschicht in einer Stellung, die der unteren Schicht auf solche Weise entspricht, dass die obere Schicht und die untere Schicht miteinander verbunden sind. Das Verfahren umfasst ferner die Bildung eines Grundbereichs auf den Oberflächen der Stromstreuschicht und der Tiefschicht. Der Grundbereich ist aus Siliciumcarbid hergestellt und hat den zweiten Leitfähigkeitstyp.
  • Gemäß einem anderen Aspekt der vorliegenden Erfindung umfasst ein Verfahren zur Herstellung einer Siliciumcarbid-Halbleitervorrichtung mit einem MOSFET der Inversionsart, bei dem ein Kanal der Inversionsart, der in einem Oberflächenteil eines Grundbereichs, der an einer Seitenwand eines Grabens angeordnet ist, durch Steuerung einer Anwendungsspannung auf eine Gateelektrode gebildet ist, so gesteuert wird, dass ein elektrischer Strom zwischen einer Sourceelektrode und einer Drainelektrode durch einen Sourcebereich und eine Driftschicht fließt, die Herstellung eines Substrats und die Bildung der Driftschicht auf dem Substrat. Die Driftschicht ist aus Siliciumcarbid hergestellt und hat den ersten Leitfähigkeitstyp. Die Konzentration an Fremdatomen (Fremdionen) der Driftschicht ist niedriger als die Konzentration an Fremdatomen (Fremdionen) des Substrats. Das Verfahren umfasst ferner die Anbringung einer Maske auf einer Oberfläche der Driftschicht und dann die Durchführung von lonenimplantierung unter Verwendung der Maske zur Bildung einer unteren Schicht einer Tiefschicht, die sich in eine Richtung erstreckt. Die Tiefschicht hat den ersten Leitfähigkeitstyp. Das Verfahren umfasst weiterhin die Bildung einer Stromstreuschicht auf der Driftschicht. Die Stromstreuschicht hat den ersten Leitfähigkeitstyp, und die Konzentration an Fremdatomen (Fremdionen) der Stromstreuschicht ist höher als die Konzentration an Fremdatomen (Fremdionen) der Driftschicht. Das Verfahren umfasst ferner die Anbringung einer anderen Maske auf einer Oberfläche der Stromstreuschicht und dann die Durchführung der lonenimplantierung unter Verwendung der anderen Maske zur Bildung einer oberen Schicht der Tiefschicht in einer Stellung, die der unteren Schicht auf solche Weise entspricht, dass die obere Schicht und die untere Schicht miteinander verbunden sind. Das Verfahren umfasst ferner die Bildung eines Grundbereichs auf den Oberflächen der Stromstreuschicht und der Tiefschicht. Der Grundbereich ist aus Siliciumcarbid hergestellt und hat den zweiten Leitfähigkeitstyp.
  • Die oben genannten sowie weitere Merkmale, Eigenschaften und Vorteile der vorliegenden Erfindung werden aus der folgenden detaillierten Beschreibung deutlicher, die mit Nachprüfung durch die anliegenden Figuren gemacht wird. In den Figuren bedeuten:
    • 1 ein Diagramm, das eine Querschnittsansicht eines Grabengate-MOSFET der Sammlungsart gemäß der ersten Ausführungsform der vorliegenden Erfindung darstellt;
    • 2A ein Diagramm, das eine Querschnittsansicht entlang der Linie IIA-IIA in 1 darstellt, 2B ein Diagramm, das eine Querschnittsansicht entlang der Linie IIB-IIB in 1 darstellt, 2C ein Diagramm, das eine Querschnittsansicht entlang der Linie IIC-IIC in 1 darstellt, und 2D ein Diagramm, das eine Querschnittsansicht entlang der Linie IID-IID in 1 darstellt;
    • 3A und 3B Diagramme, die ein Verfahren zur Herstellung des MOSFET der 1 verdeutlichen;
    • 4A und 4B Diagramme, die ein Verfahren verdeutlichen, das auf das Verfahren der 3A und 3B folgt;
    • 5A und 5B Diagramme, die ein Verfahren verdeutlichen, das auf das Verfahren gemäß 4A und 4B folgt;
    • 6A und 6B Diagramme, die ein Verfahren verdeutlichen, das auf das Verfahren gemäß 5A und 5B folgt;
    • 7A und 7B Diagramme, die ein Verfahren verdeutlichen, das auf das Verfahren gemäß 6A und 6B folgt;
    • 8A und 8B Diagramme, die ein Verfahren verdeutlichen, das auf das Verfahren gemäß 7A und 7B folgt;
    • 9A und 9B Diagramme, die ein Verfahren verdeutlichen, das auf das Verfahren gemäß 8A und 8B folgt;
    • 10A und 10B Diagramme, die ein Verfahren verdeutlichen, das auf das Verfahren gemäß 9A und 9B folgt;
    • 11 ein Diagramm, das eine Querschnittsansicht eines Grabengate-MOSFET der Sammlungsart gemäß einer zweiten Ausführungsform der vorliegenden Erfindung darstellt;
    • 12 ein Diagramm, das eine Querschnittsansicht eines Grabengate-MOSFET der Sammlungsart gemäß einer dritten Ausführungsform der vorliegenden Erfindung darstellt; und
    • 13 ein Diagramm, das eine Querschnittsansicht eines Grabengate-MOSFET der Inversionsart gemäß einer vierten Ausführungsform der vorliegenden Erfindung darstellt.
  • Ausführungsformen der vorliegenden Erfindung werden im Folgenden mit Bezug auf die Figuren beschrieben.
  • (Erste Ausführungsform)
  • Eine erste Ausführungsform der vorliegenden Erfindung wird beschrieben. Hier wird ein Grabengate-MOSFET der Sammlungsart als ein Element beschrieben, das mit einer SiC-Halbleitervorrichtung versehen ist.
  • 1 ist eine perspektivische Querschnittsansicht eines Grabengate-MOSFET gemäß der vorliegenden Erfindung. Diese Figur entspricht einer Zelle des MOSFET. Zwar stellt diese Figur eine Zelle des MOSFET dar, jedoch sind mehrere MOSFETs jeweils mit derselben Struktur wie der in 1 gezeigte MOSFET benachbart zueinander angeordnet. 2A-2D sind Diagramme, die Querschnittsansichten des MOSFET der 1 darstellen. 2A ist die Querschnittsansicht entlang der Linie IIA-IIA parallel zur xz-Ebene der 1. 2B ist die Querschnittsansicht entlang der Linie IIB-IIB parallel zur xz-Ebene der 1. 2C ist die Querschnittsansicht entlang der Linie IIC-IIC parallel zur yz-Ebene der 1. 2D ist die Querschnittsansicht entlang der Linie IID-IID parallel zur yz-Ebene der 1.
  • Der in 1 und den 2A-2D dargestellte MOSFET verwendet ein Substrat 1 vom n+-Typ aus SiC als Halbleitersubstrat. Zum Beispiel hat das Substrat 1 vom n+-Typ die Dicke von etwa 300 µm und ist mit einem Fremdatom (Fremdion) vom n-Typ, wie z. B. Phosphor, in einer Konzentration von etwa 1,0 × 1019/cm3 dotiert. Eine Driftschicht 2 vom n--Typ aus SiC ist auf einer Oberfläche des Substrats 1 vom n+-Typ gebildet. Zum Beispiel hat die Driftschicht 2 vom n--Typ eine Dicke von etwa 10 µm bis etwa 15 µm und ist mit einem Fremdatom (Fremdion) vom n-Typ, wie z. B. Phosphor, in einer Konzentration von etwa 3,0 × 1015/cm3 bis etwa 7,0 × 1015/cm3 dotiert. Die Konzentration an Fremdatomen (Fremdionen) der Driftschicht 2 vom n--Typ kann in Richtung ihrer Dicke unverändert gehalten werden. Vorzugsweise ist die Konzentration an Fremdatomen (Fremdionen) der Driftschicht 2 vom n--Typ in Richtung ihrer Dicke so verteilt, dass die Konzentration an Fremdatomen (Fremdionen) an der Seite nahe zum Substrat 1 vom n+-Typ höher ist als an der Seite, die vom Substrat 1 vom n+-Typ entfernt ist. Zum Beispiel kann die Konzentration an Fremdatomen (Fremdionen) eines 3 µm bis 5 µm-Teils der Driftschicht 2 vom n--Typ von der Oberfläche des Substrats 1 vom n+-Typ etwa 2,0 × 1015/cm3 höher sein als diejenige irgendeines anderen Teils der Driftschicht 2 vom n--Typ. Bei einer solchen Vorgehensweise ist der innere Widerstand der Driftschicht 2 vom n--Typ verringert, so dass der EIN-Widerstand verringert werden kann.
  • In einem Oberflächenbereich der Driftschicht 2 vom n--Typ wird ein Grundbereich 3 vom p-Typ durch eine Stromstreuschicht 30 vom n-Typ gebildet, die später beschrieben wird. Ein Sourcebereich 4 vom n+-Typ und eine Körperschicht 5 vom p+-Typ werden auf dem Grundbereich 3 vom p-Typ gebildet.
  • Zum Beispiel hat der Grundbereich 3 vom p-Typ eine Dicke von etwa 2,0 µm und ist mit einem Fremdatom (Fremdion) vom p-Typ, wie z. B. Bor oder Aluminium, in einer Konzentration von etwa 5,0 × 1016/cm3 bis etwa 2,0 × 1019/cm3 dotiert. Zum Beispiel hat der Sourcebereich 4 vom n+-Typ eine Dicke von etwa 0,3 µm und ist mit einem Fremdatom (Fremdion) vom n-Typ, wie z. B. Phosphor, in einer Konzentration (Oberflächenkonzentration) von etwa 1,0 × 1021/cm3 in seinem Oberflächenbereich dotiert. Zum Beispiel hat die Körperschicht 5 vom p+-Typ eine Dicke von etwa 0,3 µm und ist mit einem Fremdatom (Fremdion) vom p-Typ, wie z. B. Bor oder Aluminium, in einer Konzentration (Oberflächenkonzentration) von etwa 1,0 × 1021/cm3 in ihrem Oberflächenbereich dotiert. Der Sourcebereich 4 vom n+-Typ ist auf jeder Seite einer Grabengatestruktur, die später beschrieben wird, gebildet. Die Körperschicht 5 vom p+-Typ ist auf der gegenüberliegenden Seite der Grabengatestruktur über dem Sourcebereich 4 vom n+-Typ gebildet.
  • Ein Graben 6 ist so gebildet, dass er die Driftschicht 2 vom n--Typ erreicht, indem der Grundbereich 3 vom p-Typ, der Sourcebereich 4 vom n+-Typ und die Stromstreuschicht 30 vom n-Typ, die später beschrieben wird, durchstoßen wird. Zum Beispiel hat der Graben 6 eine Breite von 1,4 µm bis 2,0 µm und eine Tiefe von mehr als 2,0 µm (z. B. 2,4 µm). Der Grundbereich 3 vom p-Typ und der Sourcebereich 4 vom n+-Typ sind so angeordnet, dass sie in Kontakt mit einer Seitenwand des Grabens 6 sind. Ferner wird eine Kanalschicht 7 vom n-Typ an einer inneren Oberfläche des Grabens 6 gebildet. Zum Beispiel ist die Kanalschicht 7 vom n-Typ mit einem Fremdatom (Fremdion) vom n-Typ, wie z. B. Phosphor, in einer Konzentration von 1,0 × 1016/cm3 dotiert. Die Schicht 7 vom n-Typ ist geeignet zur Bildung eines Kanalbereichs und hat die Dicke entsprechend einem Typ, der normalerweise aus ist. Zum Beispiel hat die Kanalschicht 7 vom n-Typ eine Dicke von 0,3 µm bis 1,0 µm an der Bodenwand des Grabens 6 und eine Dicke von 0,1 µm bis 0,3 µm an der Seitenwand des Grabens 6.
  • Ferner ist eine Oberfläche der Kanalschicht 7 vom n-Typ mit einer Gateoxidschicht 8 bedeckt. Der Graben 6 ist mit einer Gateelektrode 9 gefüllt, die aus dotiertem Polysilicium hergestellt ist, das auf einer Oberfläche der Gateoxidschicht 8 gebildet ist. Die Gateoxidschicht 8 wird gebildet, indem man die Oberfläche der Kanalschicht 7 vom n-Typ thermisch oxidiert, und hat eine Dicke von etwa 10 nm sowohl an der Bodenwand als auch der Seitenwand des Grabens 6.
  • Auf diese Weise wird die Grabengatestruktur gebildet. Diese Grabengatestruktur erstreckt sich in y-Richtung der 1. Das heißt, die Längsrichtung der Grabengatestruktur ist die y-Richtung von 1. Mehrere Grabengatestrukturen sind parallel zueinander in x-Richtung der 1 angeordnet. Weiterhin erstrecken sich sowohl der Sourcebereich 4 vom n+-Typ als auch die Körperschicht 5 vom p+-Typ in Längsrichtung der Grabengatestruktur.
  • Die Stromstreuschicht 30 vom n-Typ ist zwischen der Driftschicht 2 vom n--Typ und der Grundschicht 3 vom p-Typ angeordnet und in Kontakt mit der Kanalschicht 7 vom n-Typ. Zum Beispiel ist die Stromstreuschicht 30 vom n-Typ mit einem Fremdatom (Fremdion) vom n-Typ, wie z. B. Phosphor, in einer Konzentration von 2,0 × 1015/cm3 bis 1,0 × 1017/cm3 dotiert. Die Konzentration an Fremdatomen (Fremdionen) der Stromstreuschicht 30 vom n-Typ ist höher als diejenige der Driftschicht 2 vom n--Typ und vorzugsweise höher als diejenige der Kanalschicht 7 vom n-Typ. Die Tiefe der Stromstreuschicht 30 vom n-Typ ist nicht auf einen bestimmten Wert begrenzt. In dieser Ausführungsform hat die Stromstreuschicht 30 vom n-Typ eine Tiefe, die erlaubt, dass der Graben 6 die Stromstreuschicht 30 vom n-Typ durchdringt. Zum Beispiel kann die Tiefe der Stromstreuschicht 30 vom n-Typ auf etwa 0,3 µm eingestellt werden.
  • Ferner ist eine Tiefschicht 10 vom p-Typ unter dem Grundbereich 3 vom p-Typ gebildet. Die Tiefschicht 10 vom p-Typ erreicht eine vorbestimmte Tiefe, indem sie die Stromstreuschicht 30 vom n-Typ durchdringt. Die Tiefschicht 10 vom p-Typ erstreckt sich in eine Richtung (x-Richtung in 1) senkrecht zu einem Teil der Seitenwand des Grabens 6. Ein Kanalbereich ist in dem Teil der Seitenwand des Grabens 6 gebildet. Das heißt, die Tiefschicht 10 vom p-Typ erstreckt sich in eine Richtung senkrecht zu der Längsrichtung des Grabens 6.
  • Die Tiefschicht 10 vom p-Typ umfasst eine untere Schicht 10a, die in der Driftschicht 2 vom n--Typ gebildet ist, und eine obere Schicht 10b, die in der Stromstreuschicht 30 vom n-Typ gebildet ist. Die Tiefschicht 10 vom p-Typ erstreckt sich tiefer als die Bodenwand des Grabens 6. Das heißt, die Tiefschicht 10 vom p-Typ erstreckt sich tiefer als der Boden der Kanalschicht 7 vom n-Typ. Zum Beispiel ist die Tiefe der Tiefschicht 10 vom p-Typ von der Oberfläche der Driftschicht 2 vom n--Typ im Bereich von etwa 2,6 µm bis etwa 3,0 µm, und die Tiefe der Tiefschicht 10 vom p-Typ vom Boden des Grundbereichs 3 vom p-Typ ist im Bereich von etwa 0,9 µm bis etwa 1,3 µm. Die Breite (d. h. Abmessung in der y-Richtung von 1) der Tiefschicht 10 vom p-Typ ist im Bereich von 0,6 µm bis 1,0 µm. Zum Beispiel ist die Tiefschicht 10 vom p-Typ mit einem Fremdatom (Fremdion) vom p-Typ, wie z. B. Bor oder Aluminium, in einer Konzentration von 1,0 × 1017/cm3 bis 1,0 × 1019/cm3 dotiert. Mehrere Tiefschichten 10 vom p-Typ sind parallel zueinander in Längsrichtung der Grabengatestruktur angeordnet. Zum Beispiel ist der Trennabstand zwischen benachbarten Tiefschichten 10 vom p-Typ im Bereich von 2 µm bis 3 µm.
  • Eine Sourceelektrode 11 und ein (nicht dargestellter) Gatedraht werden auf den Oberflächen des Sourcebereichs 4 vom n+-Typ, der Körperschicht 5 vom p+-Typ und der Gateelektrode 9 gebildet. Die Sourceelektrode 11 und der Gatedraht werden aus einer Mehrzahl von Metallmaterialien (z. B. Ni/AI) gebildet. Die Sourceelektrode 11 und der Gatedraht können in leitendem Kontakt mit einem SiC vom n-Typ sein (speziell dem Sourcebereich 4 vom n+-Typ und der Gateelektrode 9, die n-dotiert ist). Die Sourceelektrode 11 und der Gatedraht können in leitendem Kontakt mit einem SiC vom p-Typ sein (speziell der Körperschicht 5 vom p+-Typ und der Gateelektrode 9, die p-dotiert ist). Die Sourceelektrode 11 und der Gatedraht werden auf einem Zwischenschicht-Isolationsfilm 12 zur elektrischen Isolierung gebildet. Die Sourceelektrode 11 ist in elektrischem Kontakt mit dem Sourcebereich 4 vom n+-Typ und der Körperschicht 5 vom p+-Typ durch ein Kontaktloch, das in dem Zwischenschicht-Isolationsfilm 12 gebildet ist. Der Gatedraht ist durch das Kontaktloch mit der Gatelektrode 9 in elektrischem Kontakt.
  • Eine Drainelektrode 13 ist auf der Rückseite des Substrats 1 vom n+-Typ und in elektrischem Kontakt mit dem Substrat 1 vom n+-Typ gebildet. Auf diese Weise wird ein Grabengate-MOSFET der n-Kanal-Sammlungsart gebildet.
  • Der Grabengate-MOSFET der Sammlungsart arbeitet auf folgende Weise:
    • In dem Fall, dass SiC eine hohe Konzentration an Fremdatomen (Fremdionen) von zum Beispiel 1,0 × 1019/cm3 besitzt, hat SiC eine innere Spannung von etwa 3 V, bevor eine Gatespannung an die Gatelektrode 9 angelegt wird. Selbst wenn die Spannung der Sourceelektrode 110V beträgt, wirkt deshalb der Grundbereich 3 vom p-Typ als ein Potenzial von -3 V. Im Ergebnis erstreckt sich eine Sperrschicht von dem Grundbereich 3 vom p-Typ und ein Teil in der Nähe des Grundbereichs 3 vom p-Typ wirkt als Isolator. Selbst wenn eine positive Spannung an die Drainelektrode 13 angelegt wird, wirkt deshalb die Kanalschicht 7 vom n-Typ als Isolator. Im Ergebnis fließt kein elektrischer Strom zwischen der Sourceelektrode 11 und der Drainelektrode 13, da die Elektronen die Kanalschicht 7 vom n-Typ nicht erreichen können.
  • Im AUS-Zustand (Gatespannung = 0 V, Drainspannung = 650 V, Sourcespannung = 0 V) erstreckt sich, selbst wenn eine Spannung an die Drainelektrode 13 angelegt wird, eine Sperrschicht von zwischen dem Grundbereich 3 vom p-Typ und der Driftschicht 2 vom n--Typ (einschließlich der Kanalschicht 7 vom n-Typ) aufgrund einer Sperr-Vorspannung. Da in diesem Fall die Konzentration des Grundbereichs 3 vom p-Typ viel größer ist als diejenige der Driftschicht 2 vom n--Typ, erstreckt sich der größte Teil der Sperrschicht zur Seite der Driftschicht 2 vom n--Typ. Wenn zum Beispiel die Konzentration des Grundbereichs 3 vom p-Typ zehnmal größer ist als diejenige der Driftschicht 2 vom n--Typ bei der vorliegenden Ausführungsform, erstreckt sich die Sperrschicht zur Seite des Grundbereichs 3 vom p-Typ um etwa 0,7 µm und zur Seite der Driftschicht 2 vom n--Typ um etwa 7,0 µm. Da jedoch die Dicke des Grundbereichs 3 vom p-Typ 2,0 µm ist, was mehr ist als die Größe der Ausdehnung der Sperrschicht, kann ein Durchstoßeffekt vermieden werden. Weiterhin ist die Sperrschicht ausgedehnter, als wenn die Drainspannung 0 V ist. Da der Teil, der als Isolator wirkt, sich weiter erstreckt, fließt dementsprechend kein elektrischer Strom zwischen der Sourceelektrode 11 und der Drainelektrode 13.
  • Da weiterhin die Gatespannung 0 V ist, wird ein elektrisches Feld zwischen dem Drain und dem Gate erzeugt. Daher ist es möglich, dass eine elektrische Feldkonzentration am Boden der Gateoxidschicht 8 auftreten kann. Da jedoch die Tiefschicht 10 vom p-Typ sich tiefer erstreckt als der Graben 6, erstreckt sich die Sperrschicht in hohem Maße zur Seite der Driftschicht 2 vom n--Typ am PN-Zonenübergang zwischen der Tiefschicht 10 vom p-Typ und der Driftschicht 2 vom n--Typ. Daher ist es weniger wahrscheinlich, dass eine hohe Spannung aufgrund der Drainspannung an die Gateoxidschicht 8 angelegt wird. Insbesondere kann das Ausmaß der Erstreckung der Sperrschicht zur Seite der Driftschicht 2 vom n--Typ dadurch erhöht werden, dass man die Konzentration an Fremdatomen (Fremdionen) der Tiefschicht 10 vom p-Typ höher macht als diejenige des Grundbereichs 3 vom p-Typ. Dadurch kann die elektrische Feldkonzentration in der Gateoxidschicht 8 verringert werden, besonders an der Bodenwand des Grabens 6, so dass ein Durchschlagen der Gateoxidschicht 8 verhindert werden kann.
  • Das Ergebnis einer Simulation zeigt an, dass die elektrische Feldstärke in der Gateoxidschicht 8 an der Bodenwand des Grabens 6 2,0 MV/cm ist, wenn eine Spannung von 650 V an die Drainelektrode 13 angelegt wird. Die Gateoxidschicht 8 kann diese elektrische Feldstärke von 2,0 MV/cm aushalten. Selbst wenn deshalb eine Spannung von 650 V an die Drainelektrode 13 angelegt wird, wird die Gateoxidschicht 8 nicht zerstört, so dass eine Durchschlagsspannung von 650 V erreicht werden kann.
  • Bei der vorliegenden Ausführungsform wird die Tiefschicht 10 vom p-Typ, welche eine Reduzierung des elektrischen Felds bewirkt, in der Stromstreuschicht 30 vom n-Typ gebildet. Weiterhin ist die Tiefschicht 10 vom p-Typ mit dem Grundbereich 3 vom p-Typ verbunden, so dass die Tiefschicht 10 vom p-Typ auf ein Sourcepotenzial fixiert werden kann. Dadurch kann eine Verringerung der Wirkung der Reduzierung des elektrischen Felds verhindert werden. Wenn die Tiefschicht 10 vom p-Typ und der Grundbereich 3 vom p-Typ durch die Tiefschicht 10 vom p-Typ geteilt werden, wird es unmöglich, direkt einen Stoßstrom von der Tiefschicht 10 vom p-Typ zu dem Grundbereich 3 vom p-Typ zu entnehmen. Deshalb besteht die Möglichkeit, dass ein elektrischer Strom durch einen PNP-Zonenübergang, der mit diesen Teilen gebildet ist, fließen kann, und ein großer elektrischer Strom kann aufgrund des PNP-Zonenübergangs, der als ein Transistor wirkt, fließen. Im Ergebnis kann ein Element-Durchschlagen erfolgen. Da jedoch die Tiefschicht 10 vom p-Typ mit dem Grundbereich 3 vom p-Typ verbunden ist, ist es möglich, solch ein Element-Durchschlagen zu verhindern.
  • Andererseits ist im EIN-Zustand (Gatespannung = 20 V, Drainspannung = 1 V, Sourcespannung = 0 V) eine Spannung von 20 V an die Gateelektrode 9 angelegt, so dass die Kanalschicht 7 vom n-Typ als Kanal der Sammlungsart dienen kann. Daher erreichen Elektronen, die von der Sourceelektrode 11 eingespeist werden, die Driftschicht 2 vom n--Typ, wobei sie den Sourcebereich 4 vom n+-Typ und die Kanalschicht 7 vom n-Typ durchlaufen. Daher fließt ein elektrischer Strom zwischen der Sourceelektrode 11 und der Drainelektrode 13.
  • In diesem Fall ist der EIN-Widerstand 4,9 mΩ·cm2, was 15 % höher ist als der EIN-Widerstand von 4,3 mΩ·cm2 in dem Fall, dass die Tiefschicht 10 vom p-Typ der vorliegenden Ausführungsform nicht gebildet wird. Dies deshalb, weil kein Kanal an der Seitenwand der Grabengatestruktur gebildet wird, wo die Tiefschicht 10 vom p-Typ gebildet ist. Jedoch ist die Erhöhung des EIN-Widerstands nicht groß, und sie kann auch eingestellt werden durch Einstellen der Breite der Tiefschicht 10 vom p-Typ und des Trennabstands zwischen der benachbarten Tiefschicht 10 vom p-Typ. Daher ist die Erhöhung des EIN-Widerstands kein großes Problem.
  • Als Nächstes wird ein Verfahren der Herstellung des in 1 gezeigten Grabengate-MOSFET beschrieben. 3A-10B sind Querschnittsansichten, die Verfahren zur Herstellung des in 1 gezeigten Grabengate-MOSFET verdeutlichen. Jede 3A, 4A, 5A, 6A, 7A, 8A, 9A und 10A ist eine Querschnittsansicht entlang der Linie IIA-IIA parallel zu der xz-Ebene von 1 und entspricht 2A. Jede 3B, 4B, 5B, 6B, 7B, 8B, 9B und 10B ist eine Querschnittsansicht entlang der Linie IID-IID parallel zu der yz-Ebene von 1 und entspricht 2D. Das Verfahren wird unten mit Bezug auf diese Figuren beschrieben.
  • (In den FIGN. 3A und 3B dargestelltes Verfahren)
  • Als Erstes wird das Substrat 1 vom n+-Typ mit einer Dicke von zum Beispiel etwa 300 µm und dotiert mit einem Fremdatom (Fremdion) vom n-Typ, wie z. B. Phosphor, in einer Konzentration von zum Beispiel 1,0 × 1019/cm3 hergestellt. Nachdem die Drainelektrode 13 auf der Rückseite des Substrats 1 vom n+-Typ gebildet ist, wird die Driftschicht 2 vom n--Typ aus SiC epitaxial auf der Oberfläche des Substrats 1 vom n+-Typ aufwachsen gelassen. Zum Beispiel hat die Driftschicht 2 vom n--Typ eine Dicke von etwa 15 µm und ist mit einem Fremdatom (Fremdion) vom n-Typ, wie z. B. Phosphor, in einer Konzentration von etwa 3,0 × 1015/cm3 bis etwa 7,0 × 1015/cm3 dotiert.
  • (In den FIGN. 4A und 4B dargestelltes Verfahren)
  • Nachdem eine aus LTO oder Ähnlichem hergestellte Maske 20 auf der Oberfläche der Driftschicht 2 vom n--Typ gebildet ist, wird eine Öffnung durch ein fotolithografisches Verfahren in der Maske 20 in einer Stellung, wo die Tiefschicht 10 vom p-Typ gebildet werden soll, gebildet. Dann werden lonenimplantierung und Aktivierung eines Fremdatoms (Fremdions) vom p-Typ (z. B. Bor oder Aluminium) durch die Maske 20 durchgeführt, um die untere Schicht 10a der Tiefschicht 10 vom p-Typ zu bilden. Zum Beispiel hat die untere Schicht 10a eine Dicke von etwa 0,6 µm bis etwa 1,0 µm und eine Breite von etwa 0,6 µm bis etwa 1,0 µm und ist mit Bor oder Aluminium in einer Konzentration von etwa 1,0 × 1017/cm3 bis etwa 1,0 × 1019/cm3 dotiert. Dann wird die Maske 20 entfernt.
  • (In den FIGN. 5A und 5B dargestelltes Verfahren)
  • Die Stromstreuschicht 30 vom n-Typ wird epitaxial auf den Oberflächen der Driftschicht 2 vom n--Typ und der Tiefschicht 10 vom p-Typ aufwachsen gelassen. Zum Beispiel hat die Stromstreuschicht 30 vom n-Typ eine Dicke von zum Beispiel 0,3 µm. In diesem Fall ist die Stromstreuschicht 30 vom n-Typ mit einem Fremdatom (Fremdion) vom n-Typ, wie z. B. Phosphor, in einer Konzentration von zum Beispiel 2,0 × 1015/cm3 bis 1,0 × 1017/cm3 dotiert, so dass die Konzentration der Stromstreuschicht 30 vom n-Typ höher sein kann als diejenige der Driftschicht 2 vom n--Typ, vorzugsweise der Kanalschicht 7 vom n-Typ.
  • (In den FIGN. 6A und 6B dargestelltes Verfahren)
  • Nachdem eine Maske 21 auf der Oberfläche der Stromstreuschicht 30 vom n-Typ gebildet ist, wird eine Öffnung durch ein fotolithografisches Verfahren in der Maske 21 in einer Stellung, wo die Tiefschicht 10 vom p-Typ gebildet werden soll, gebildet. Dann werden lonenimplantierung und Aktivierung eines Fremdatoms (Fremdions) vom p-Typ (z. B. Bor oder Aluminium) durch die Maske 21 durchgeführt, um die obere Schicht 10b der Tiefschicht 10 vom p-Typ zu bilden. In diesem Fall werden die Konzentration an Fremdatomen (Fremdionen) vom p-Typ und die Breite der oberen Schicht 10b im Wesentlichen gleich wie die Konzentration an Fremdatomen (Fremdionen) vom p-Typ und die Breite der unteren Schicht 10a gemacht. Auf diese Weise sind die untere Schicht 10a und die obere Schicht 10b miteinander verbunden und bilden die Tiefschicht 10 vom p-Typ. Dann wird die Maske 21 entfernt.
  • (In den FIGN. 7A und 7B dargestelltes Verfahren)
  • Eine Schicht mit Fremdatomen (Fremdionen) vom p-Typ wird epitaxial auf der Oberfläche der Driftschicht 2 vom n--Typ aufwachsen gelassen, um den Grundbereich 3 vom p-Typ zu bilden. Zum Beispiel hat die Schicht mit Fremdatomen (Fremdionen) vom p-Typ eine Dicke von etwa 2,0 µm und ist mit einem Fremdatom (Fremdion) vom p-Typ, wie z. B. Bor oder Aluminium, in einer Konzentration von etwa 5,0 × 1016/cm3 bis etwa 2,0 × 1019/cm3 dotiert.
  • (In den FIGN. 8A und 8B dargestelltes Verfahren)
  • Nachdem eine aus zum Beispiel LTO gebildete (nicht dargestellte) Maske auf dem Grundbereich 3 vom p-Typ gebildet ist, wird eine Öffnung durch ein fotolithografisches Verfahren in der Maske in einer Stellung gebildet, wo der Sourcebereich 4 vom n+-Typ gebildet werden soll. Dann wird eine lonenimplantierung eines Fremdatoms (Fremdions) vom n-Typ (z. B. Phosphor) durchgeführt. Als Nächstes wird die Maske entfernt und eine andere (nicht dargestellte) Maske gebildet. Dann wird eine Öffnung durch ein fotolithografisches Verfahren in der anderen Maske in einer Stellung gebildet, wo die Körperschicht 5 vom p+-Typ gebildet werden soll. Dann wird lonenimplantierung eines Fremdatoms (Fremdions) vom p-Typ (z. B. Bor oder Aluminium) durchgeführt. Dann werden die implantierten Ionen so aktiviert, dass der Sourcebereich 4 vom n+-Typ und die Körperschicht 5 vom p+-Typ gebildet werden können. Zum Beispiel hat der Sourcebereich 4 vom n+-Typ eine Dicke von etwa 0,3 µm und ist mit einem Fremdatom (Fremdion) vom n-Typ, wie z. B. Phosphor, in einer Konzentration (Oberflächenkonzentration) von etwa 1,0 × 1021/cm3 dotiert. Zum Beispiel hat die Körperschicht 5 vom p+-Typ eine Dicke von etwa 0,3 µm und ist mit einem Fremdatom (Fremdion) vom p-Typ, wie z. B. Bor oder Aluminium, in einer Konzentration (Oberflächenkonzentration) von etwa 1,0 × 1021/cm3 dotiert. Dann wird die andere Maske entfernt.
  • (In den FIGN. 9A und 9B dargestelltes Verfahren)
  • Nachdem eine (nicht dargestellte) Ätzmaske auf dem Grundbereich 3 vom p-Typ, dem Sourcebereich 4 vom n+-Typ und der Körperschicht 5 vom p+-Typ gebildet ist, wird eine Öffnung in der Ätzmaske in einer Stellung, wo der Graben 6 gebildet werden soll, gebildet. Dann wird anisotropes Ätzen durchgeführt, indem man die Ätzmaske zur Bildung des Grabens 6 verwendet. Falls nötig, kann isotropes Ätzes und eine Opferoxidation im Anschluss an das anisotrope Ätzen durchgeführt werden. Dann wird die Ätzmaske entfernt.
  • (In den FIGN. 10A und 10B dargestelltes Verfahren)
  • Die Kanalschicht 7 vom n-Typ wird epitaxial auf der gesamten Oberfläche des Substrats einschließlich des Grabens 6 aufwachsen gelassen. Zum Beispiel ist die Kanalschicht 7 vom n-Typ mit einem Fremdatom (Fremdion) vom n-Typ, wie z. B. Phosphor, in einer Konzentration von etwa 1,0 × 1016/cm3 dotiert. In diesem Fall wird beispielsweise aufgrund der Abhängigkeit des epitaxialen Wachstums in Richtung der Vorderseite die Dicke der Kanalschicht 7 vom n-Typ größer an der Bodenwand des Grabens 6 als an der Seitenwand des Grabens 6. Als Nächstes wird, nachdem unnötige Teile der Kanalschicht 7 vom n-Typ, d. h. Teile, die an dem Grundbereich 3 vom p-Typ, dem Sourcebereich 4 vom n+-Typ und der Körperschicht 5 vom p+-Typ gebildet sind, entfernt sind, die Gateoxidschicht 8 durch die Durchführung eines Bildungsverfahrens für die Gateoxidschicht gebildet. Insbesondere wird die Gateoxidschicht 8 durch Gateoxidation (thermische Oxidation) gebildet, die durch eine pyrogene Technik in nasser Atmosphäre erreicht wird.
  • Dann wird eine Polysiliciumschicht, die mit einem Fremdatom (Fremdion) vom n-Typ dotiert ist und die Dicke von etwa 440 nm besitzt, an der Oberfläche der Gateoxidschicht 8 bei einer Temperatur von etwa 600°C gebildet. Dann wird ein Rückätzverfahren durchgeführt, so dass die Gateoxidschicht 8 und die Gateelektrode 9 in dem Graben 6 gelassen werden können.
  • Verfahren, die den oben beschriebenen Verfahren folgen, werden in den Figuren nicht gezeigt, da die folgenden Verfahren dieselben sind wie die üblichen Verfahren. Insbesondere wird nach Bildung der Zwischenschicht-Isolationsschicht 12 die Zwischenschicht-Isolationsschicht 12 mit einem Muster versehen, um ein Kontaktloch zu bilden, das zu dem Sourcebereich 4 vom n+-Typ und der Körperschicht 5 vom p+-Typ führt, und auch mit einem Muster versehen, um ein Kontaktloch zu bilden, das zu der Gatelektrode 9 auf einem anderen Querschnitt führt. Als Nächstes wird Elektrodenmaterial gebildet, um die Kontaktlöcher zu füllen, und dann mit einem Muster versehen, um die Sourceelektrode 11 und den Gatedraht zu bilden. Auf diese Weise wird der in 1 dargestellte MOSFET vervollständigt.
  • Gemäß der oben beschriebenen Methode werden die untere Schicht 10a und die obere Schicht 10b der Tiefschicht 10 vom p-Typ getrennt gebildet. Bei einer solchen Vorgehensweise kann die Tiefschicht 10 vom p-Typ tief gebildet werden, im Vergleich zu dem Fall, dass die Tiefschicht 10 vom p-Typ zu einer Zeit gebildet wird. Ferner ist es nicht nötig, die zur Durchführung der lonenimplantierung benötigte Energie zu erhöhen, da die untere Schicht 10a und die obere Schicht 10b der Tiefschicht 10 vom p-Typ getrennt gebildet werden. Dementsprechend besteht keine Notwendigkeit, einen lonenimplantierungsapparat herzustellen, der lonenimplantierung unter Verwendung einer enormen Energiemenge ausführen kann.
  • Da weiterhin das Verfahren die tiefere Bildung der Tiefschicht 10 vom p-Typ ermöglicht, ist sichergestellt, dass der Boden der Tiefschicht 10 vom p-Typ tiefer als die Bodenwand des Grabens 6 angeordnet ist. Daher ist es nicht nötig, eine Kontrolle der Grabentiefe durchzuführen, was schwierig umzusetzen ist.
  • Die Tiefschicht 10 wird durch Ausführen von lonenimplantierung von der Oberfläche der Stromstreuschicht 30 gebildet. Da in einem solchen Fall die lonenimplantierung bei hoher Energie durchgeführt wird, kann ein Defekt aufgrund der lonenimplantierung auftreten. Jedoch ist es gemäß der vorliegenden Ausführungsform nicht nötig, die lonenimplantierung bei hoher Energie durchzuführen. Daher kann der Defekt aufgrund der lonenimplantierung vermieden werden.
  • Im Übrigen wird angenommen, dass die Längsrichtung des Grabens 6 parallel zu der Längsrichtung der Tiefschicht 10 vom p-Typ angeordnet ist. In einem solchen Fall werden die Geräteeigenschaften in Mitleidenschaft gezogen, wenn der Trennabstand zwischen dem Graben 6 und der Tiefschicht 10 vom p-Typ nicht gleichförmig ist. Deshalb wird es wichtig, dass eine zur Bildung des Grabens 6 verwendete Maske mit einer Maske, die zur Bildung der Tiefschicht 10 vom p-Typ verwendet wird, in gleicher Richtung angeordnet ist. Da natürlich die Ausrichtung der Masken nicht vollständig gleich ist, ist es unmöglich, den Einfluss der nicht vollständigen Ausrichtung auf die Geräteeigenschaften vollständig auszuschalten. Im Gegensatz dazu ist gemäß der erfindungsgemäßen SiC-Halbleitervorrichtung die Längsrichtung des Grabens 6 senkrecht zur Längsrichtung der Tiefschicht 10 vom p-Typ angeordnet, um zu verhindern, dass die unvollständige Ausrichtung die Geräteeigenschaften in Mitleidenschaft zieht. Daher werden unterschiedliche Eigenschaften zwischen den Produkten vermieden, so dass die Produktionsraten verbessert werden können.
  • (Zweite Ausführungsform)
  • Eine zweite Ausführungsform der vorliegenden Erfindung wird beschrieben. Der Unterschied zwischen der ersten und zweiten Ausführungsform ist das Verhältnis zwischen der unteren Schicht 10a und der oberen Schicht 10b der Tiefschicht 10 vom p-Typ. Da die Grundstruktur zwischen der ersten und zweiten Ausführungsform dieselbe ist, wird nur der Unterschied beschrieben.
  • 11 ist ein Diagramm, das eine Querschnittsansicht eines Grabengate-MOSFET einer SiC-Halbleitervorrichtung gemäß der zweiten Ausführungsform darstellt. Teile der zweiten Ausführungsform entsprechend den in 1 und den 2A-2C gezeigten Teilen sind nahezu dieselben wie diejenigen der ersten Ausführungsform, und ein Teil der zweiten Ausführungsform entsprechend dem in 2D gezeigten Teil ist zu demjenigen der ersten Ausführungsform unterschiedlich. 11 ist eine Querschnittsansicht des Teils, der dem in 2D gezeigten Teil entspricht.
  • Wie in 11 gezeigt, ist die Trenndistanz L2 zwischen benachbarten oberen Schichten 10b größer als die Trenndistanz L1 zwischen benachbarten unteren Schichten 10a. Bei einer solchen Vorgehensweise wird der Stromweg in der Stromstreuschicht 30 breiter, so dass der EIN-Strom erhöht werden kann. Die SiC-Halbleitervorrichtung mit einer solchen Struktur kann durch Modifizierung der Größe und der Trenndistanz der in der Maske 21 der ersten Ausführungsform gebildeten Öffnung gemacht werden.
  • (Dritte Ausführungsform)
  • Eine dritte Ausführungsform der vorliegenden Erfindung wird beschrieben. Ein Unterschied zwischen der ersten und dritten Ausführungsform ist die Beziehung zwischen der unteren Schicht 10a und der oberen Schicht 10b der Tiefschicht 10 vom p-Typ. Da die Grundstruktur bei der ersten und dritten Ausführungsform dieselbe ist, wird nur der Unterschied beschrieben.
  • 12 ist ein Diagramm, das eine Querschnittsansicht eines Grabengate-MOSFET der SiC-Halbleitervorrichtung gemäß der dritten Ausführungsform zeigt. Teile der dritten Ausführungsform entsprechend den in 1 und den 2A-2C gezeigten Teilen sind nahezu dieselben wie diejenigen der ersten Ausführungsform, und ein Teil der dritten Ausführungsform entsprechend dem in 2D gezeigten Teil ist zu demjenigen der ersten Ausführungsform unterschiedlich. 12 ist eine Querschnittsansicht des Teils, der dem in 2D gezeigten Teil entspricht.
  • Wie in 12 gezeigt, ist die Breite W2 der Bodenseite der oberen Schicht 10b geringer als die W1 der unteren Schicht 10a, und die Breite W3 der Oberflächenseite der oberen Schicht 10b ist größer als die Breite W1 der unteren Schicht 10a. Bei einer solchen Vorgehensweise wird der Stromweg in der Stromstreuschicht 30 breiter und der Stoßstromwiderstand wird klein. Die SiC-Halbleitervorrichtung mit einer solchen Struktur kann hergestellt werden, indem man bewirkt, dass die in der Maske 21 der ersten Ausführungsform gebildete Öffnung eine Keilform besitzt. Zum Beispiel lässt die Verwendung von isotropem Ätzen, wie z. B. nassem Ätzen, bei dem fotolithografischen Verfahren zur Bilden der Öffnung der Maske 21 zu, dass die Öffnung eine Keilform besitzt.
  • (Vierte Ausführungsform)
  • Eine vierte Ausführungsform der vorliegenden Erfindung wird unten beschrieben. Der Unterschied zwischen der vierten Ausführungsform und den ersten bis dritten Ausführungsformen besteht darin, dass der MOSFET eine Inversionsart ist. Da die Grundstruktur bei der vierten Ausführungsform dieselbe ist wie bei den ersten bis dritten Ausführungsformen, wird nur der Unterschied beschrieben.
  • 13 ist ein Diagramm, das eine perspektivische Querschnittsansicht eines Grabengate-MOSFET einer SiC-Halbleitervorrichtung der vierten Ausführungsform zeigt. Zwar zeigt 13 eine Struktur, die durch Modifizierung des MOSFET der ersten Ausführungsform in einen MOSFET der Inversionsart gebildet ist, jedoch können auch die jeweiligen MOSFETs der zweiten und dritten Ausführungsform in einen MOSFET der Inversionsart modifiziert werden.
  • Wie in 13 gezeigt, wird bei der vierten Ausführungsform die Gateoxidschicht 8 auf der Oberfläche des Grabens 6 gebildet, und die Kanalschicht 7 vom n-Typ der ersten Ausführungsform wird nicht gebildet. Daher ist die Gateoxidschicht 8 in Kontakt mit dem Grundbereich 3 vom p-Typ und dem Sourcebereich 4 vom n+-Typ an der Seitenwand des Grabens 6.
  • Bei einem MOSFET mit einer solchen Struktur wird bei Anlegen einer Gatespannung an die Gateelektrode 9 ein Teil des Grundbereichs 3 vom p-Typ, der in Kontakt mit der Gateoxidschicht 8 ist, die auf der Seitenwand des Grabens 6 angeordnet ist, ein Kanal der Inversionsart, so dass ein elektrischer Strom zwischen der Sourceelektrode 11 und der Drainelektrode 13 fließen kann.
  • Wie bei der ersten Ausführungsform wird die Tiefschicht 10 vom p-Typ in dem MOSFET der Inversionsart gebildet. Wenn daher eine Hochspannung als eine Drainspannung angelegt wird, erstreckt sich die Sperrschicht in großem Maße zur Seite der Driftschicht 2 vom n--Typ am PN-Zonenübergang zwischen der Tiefschicht 10 vom p-Typ und der Driftschicht 2 vom n--Typ. Daher ist es wenig wahrscheinlich, dass die Hochspannung aufgrund der Drainspannung an die Gateoxidschicht 8 angelegt wird. So kann die elektrische Feldkonzentration in der Gateoxidschicht 8 verringert werden, insbesondere an der Bodenwand des Grabens 6, so dass ein Durchschlagen der Gateoxidschicht 8 verhindert werden kann.
  • Da die untere Schicht 10a und die obere Schicht 10b der Tiefschicht 10 vom p-Typ getrennt gebildet werden, kann derselbe Vorteil wie bei der ersten Ausführungsform erreicht werden.
  • Das Verfahren zur Herstellung der SiC-Halbleitervorrichtung mit solch einem MOSFET der Inversionsart ist grundsätzlich dasselbe wie das Verfahren zur Herstellung der SiC-Halbleitervorrichtung der ersten Ausführungsform. Ein Unterschied zwischen den Verfahren besteht darin, dass das Verfahren zur Bildung der Kanalschicht 7 vom n-Typ weggelassen ist und die Gateoxidschicht 8 direkt auf dem Graben 6 gebildet wird.
  • (Modifikationen)
  • Die oben beschriebenen Ausführungsformen können auf verschiedene Weise modifiziert werden. Zum Beispiel ist in den oben beschriebenen Ausführungsformen der MOSFET vom n-Kanaltyp, ein n-Leitfähigkeitstyp ist definiert als erster Leitfähigkeitstyp und ein p-Leitfähigkeitstyp ist definiert als zweiter Leitfähigkeitstyp. Alternativ kann die vorliegende Erfindung auf einen p-Kanal-MOSFET durch Umkehren des Leitfähigkeitstyps jedes Elements angewendet werden. Zwar ist ein Grabengate-MOSFET als Beispiel für die Ausführungsformen genommen, die vorliegende Erfindung kann jedoch auch auf Grabengate-IGBT angewendet werden, indem man den Leitfähigkeitstyp des Substrats 1 der ersten und zweiten Ausführungsform vom n-Leitfähigkeitstyp in einen p-Leitfähigkeitstyp ändert.
  • In den Ausführungsformen wird der Grundbereich 3 vom p-Typ und der Sourcebereich 4 vom n+-Typ vor Bildung des Grabens 6 gebildet. Alternativ kann der Grundbereich 3 vom p-Typ und der Sourcebereich 4 vom n+-Typ durch lonenimplantierung nach Bildung des Grabens 6 gebildet werden. In dem Fall, dass der Sourcebereich 4 vom n+-Typ durch lonenimplantierung gebildet wird, ist es ohne Belang, dass der Sourcebereich 4 vom n+-Typ in Kontakt mit der Gateoxidschicht 8 ist. Weiterhin kann in dem Fall, dass der Grundbereich 3 vom p-Typ durch lonenimplantierung gebildet wird, der Grundbereich 3 vom p-Typ im Abstand zur Seitenwand des Grabens 6 sein. Deshalb kann ein Teil der Driftschicht 2 vom n--Typ, der zwischen der Seitenwand des Grabens 6 und dem Grundbereich 3 vom p-Typ angeordnet ist, als Kanalschicht 7 vom n-Typ wirken. In diesem Fall ist es ohne Belang, dass der Grundbereich 3 vom p-Typ und der Sourcebereich 4 vom n+-Typ vor oder nach Bildung des Grabens 6 gebildet werden.
  • In den Ausführungsformen werden der Sourcebereich 4 vom n+-Typ und die Körperschicht 5 vom p+-Typ durch lonenimplantierung gebildet. Alternativ dazu kann der Sourcebereich 4 vom n+-Typ und/oder die Körperschicht vom p+-Typ durch epitaxiales Wachstum gebildet werden.
  • In den Ausführungsformen ist der Grundbereich 3 vom p-Typ elektrisch mit der Sourceelektrode 11 über die Körperschicht 5 vom p+-Typ verbunden. Alternativ kann die Körperschicht 5 vom p+-Typ als ein einfacher Kontaktteil zur elektrischen Verbindung des Grundbereichs 3 vom p-Typ und der Sourceelektrode 11 gebildet sein. Die Gateoxidschicht 8, die durch thermische Oxidation gebildet ist, wird als eine Gateisolationsschicht verwendet. Alternativ kann die Gateisolationsschicht eine Nitridschicht oder eine Oxidschicht enthalten, die durch ein anderes Verfahren als durch thermische Oxidation gebildet ist. Ferner kann die Drainelektrode 13 gebildet werden, nachdem die Sourceelektrode 11 gebildet ist.

Claims (6)

  1. Verfahren zur Herstellung einer Siliciumcarbid-Halbleitervorrichtung mit einem Accumulations-Mode-MOSFET, bei dem ein Accumulations-Mode-Kanal, der durch Steuerung einer Anwendungsspannung auf eine Gateelektrode (9) gebildet ist, so gesteuert wird, dass ein elektrischer Strom zwischen einer Sourceelektrode (11) und einer Drainelektrode (13) durch einen Sourcebereich (4) und eine Driftschicht (2) fließt, umfassend: Herstellung eines Substrats (1) aus Siliciumcarbid mit einem ersten oder zweiten Leitfähigkeitstyp; Bildung der Driftschicht (2) auf dem Substrat (1), wobei die Driftschicht (2) aus Siliciumcarbid gemacht ist und einen ersten Leitfähigkeitstyp besitzt, wobei die Konzentration an Fremdatomen der Driftschicht (2) niedriger ist als die Konzentration an Fremdatomen des Substrats (1); Bildung einer Stromstreuschicht (30) auf der Driftschicht (2), wobei die Stromstreuschicht (30) aus Siliciumcarbid gemacht ist und den ersten Leitfähigkeitstyp besitzt, wobei die Konzentration an Fremdatomen der Stromstreuschicht (30) höher ist als die Konzentration an Fremdatomen der Driftschicht (2); Bildung eines Grundbereichs (3) auf der Stromstreuschicht (30), wobei der Grundbereich (3) aus Siliciumcarbid gemacht ist und den zweiten Leitfähigkeitstyp besitzt; Bildung des Sourcebereichs (4) auf dem Grundbereich (3), wobei der Sourcebereich (4) aus Siliciumcarbid gemacht ist und den ersten Leitfähigkeitstyp besitzt, wobei die Konzentration an Fremdatomen des Sourcebereichs (4) höher ist als die Konzentration an Fremdatomen der Driftschicht (2); Bildung eines Grabens (6), der sich tiefer erstreckt als der Sourcebereich (4) und der Grundbereich (3), um die Stromstreuschicht (30) oder die Driftschicht (2) zu erreichen, wobei der Sourcebereich (4) und der Grundbereich (3) an jeder Seite des Grabens (6) angeordnet sind; Bildung der Kanalschicht (7) auf einer Seitenwand des Grabens (6), wobei die Kanalschicht (7) aus Siliciumcarbid gemacht ist und den ersten Leitfähigkeitstyp besitzt; Bildung einer Gateisolationsschicht (8) auf einer Oberfläche der Kanalschicht (7), wobei die Gateisolationsschicht (8) in einem vorbestimmten Abstand zu dem Grundbereich (3) angeordnet ist; Bildung der Gateelektrode (9) auf der Gateisolationsschicht (8) innerhalb des Grabens (6); Bildung der Sourceelektrode (11), die mit dem Sourcebereich (4) und der Grundbereich (3) elektrisch verbunden ist; Bildung der Drainelektrode (13) auf der Rückseite des Substrats (1); und Bildung einer Tiefschicht (10), die unter dem Grundbereich (3) angeordnet ist und die Driftschicht (2) erreicht, indem sie die Stromstreuschicht (30) durchdringt, wobei die Tiefschicht (10) sich tiefer als der Graben (6) erstreckt und sich in eine Richtung senkrecht zu der Seitenwand des Grabens (6) erstreckt, wobei die Tiefschicht (10) den zweiten Leitfähigkeitstyp besitzt, wobei die Bildung der Tiefschicht (10) die Bildung einer unteren Schicht (10a) der Tiefschicht (10) und einer oberen Schicht (10b) der Tiefschicht (10) umfasst, wobei sich die untere Schicht (10a) in eine Richtung erstreckt, die obere Schicht (10b) in einer Stellung entsprechend der unteren Schicht (10a) angeordnet ist und mit der unteren Schicht (10a) verbunden ist, die Bildung der unteren Schicht (10a) die Anbringung einer ersten Maske (20) auf einer Oberfläche der Driftschicht (2) und die Durchführung von lonenimplantierung unter Verwendung der ersten Maske (20) umfasst, und die Bildung der oberen Schicht (10b) die Anbringung einer zweiten Maske (21) auf einer Oberfläche der Stromstreuschicht (30) und die Durchführung von lonenimplantierung unter Verwendung der zweiten Maske (21) umfasst (entsprechend der in 1 gezeigten Halbleitervorrichtung).
  2. Verfahren nach Anspruch 1, wobei die Bildung der oberen Schicht (10b) weiterhin die Bildung einer größeren Trenndistanz (L2) zwischen benachbarten oberen Schichten (10b) als die Trenndistanz (L1) zwischen benachbarten unteren Schichten (10a) umfasst.
  3. Verfahren nach Anspruch 1 oder 2, wobei die Bildung der oberen Schicht (10b) weiterhin die Bildung einer geringeren Breite (W2) eines Bodenteils der oberen Schicht (10b) als die Breite (W1) der unteren Schicht (10a) und die Bildung einer größeren Breite (W3) eines Oberflächenteils der oberen Schicht (10b) als die Breite (W1) der unteren Schicht (10a) umfasst.
  4. Verfahren zur Herstellung einer Siliciumcarbid-Halbleitervorrichtung mit einem MOSFET der Inversionsart, bei der ein Kanal der Inversionsart, der in einem Oberflächenteil eines Grundbereichs (3), der an einer Seitenwand eines Grabens (6) angeordnet ist, durch Steuerung einer Anwendungsspannung auf eine Gateelektrode (9) gebildet ist, so gesteuert wird, dass ein elektrischer Strom zwischen einer Sourceelektrode (11) und einer Drainelektrode (13) durch einen Sourcebereich (4) und eine Driftschicht (2) fließt, umfassend: Herstellung eines Substrats (1), das aus Siliciumcarbid gemacht ist und einen ersten oder zweiten Leitfähigkeitstyp besitzt; Bildung einer Driftschicht (2) auf dem Substrat (1), wobei die Driftschicht (2) aus Siliciumcarbid gemacht ist und den ersten Leitfähigkeitstyp besitzt, wobei die Konzentration an Fremdatomen der Driftschicht (2) kleiner ist als die Konzentration an Fremdatomen des Substrats (1); Bildung einer Stromstreuschicht (30) auf der Driftschicht (2), wobei die Stromstreuschicht (30) aus Siliciumcarbid gemacht ist und den ersten Leitfähigkeitstyp besitzt, wobei die Konzentration an Fremdatomen der Stromstreuschicht (30) höher ist als die Konzentration an Fremdatomen der Driftschicht (2); Bildung eines Grundbereichs (3) auf der Stromstreuschicht (30), wobei der Grundbereich (3) aus Siliciumcarbid gemacht ist und den zweiten Leitfähigkeitstyp besitzt; Bildung des Sourcebereichs (4) auf dem Grundbereich (3), wobei der Sourcebereich (4) aus Siliciumcarbid gemacht ist und den ersten Leitfähigkeitstyp besitzt, wobei die Konzentration an Fremdatomen des Sourcebereichs (4) größer als die Konzentration an Fremdatomen der Driftschicht (2); Bildung des Grabens (6), der sich tiefer als der Sourcebereich (4) und der Grundbereich (3) erstreckt, um die Stromstreuschicht (30) oder die Driftschicht (2) zu erreichen, wobei der Sourcebereich (4) und der Grundbereich (3) an jeder Seite des Grabens (6) angeordnet sind; Bildung einer Gateisolationsschicht (8) auf der Oberfläche des Grabens (6); Bildung der Gateelektrode (9) auf der Gateisolationsschicht (8) innerhalb des Grabens (6); Bildung der Sourceelektrode (11), die elektrisch mit dem Sourcebereich (4) und dem Grundbereich (3) verbunden ist; Bildung der Drainelektrode (13) auf einer Rückseite des Substrats (1); und Bildung einer Tiefschicht (10), die unter dem Grundbereich (3) angeordnet ist und die Driftschicht (2) erreicht, indem sie die Stromstreuschicht (30) durchdringt, wobei die Tiefschicht (10) sich tiefer als der Graben (6) erstreckt und sich in eine Richtung senkrecht zu der Seitenwand des Grabens (6) erstreckt, wobei die Tiefschicht (10) den zweiten Leitfähigkeitstyp besitzt, wobei die Bildung der Tiefschicht (10) die Bildung einer unteren Schicht (10a) der Tiefschicht (10) und einer oberen Schicht (10b) der Tiefschicht (10) umfasst, wobei sich die untere Schicht (10a) in eine Richtung erstreckt, die obere Schicht (10b) in einer Stellung entsprechend der unteren Schicht (10a) angeordnet ist und mit der unteren Schicht (10a) verbunden ist, die Bildung der unteren Schicht (10a) die Anbringung einer ersten Maske (20) auf einer Oberfläche der Driftschicht (2) und die Durchführung von lonenimplantierung unter Verwendung der ersten Maske (20) umfasst, und die Bildung der oberen Schicht (10b) die Anbringung einer zweiten Maske (21) auf einer Oberfläche der Stromstreuschicht (30) und die Durchführung von lonenimplantierung unter Verwendung der zweiten Maske (21) umfasst (entsprechend der in 13 gezeigten Halbleitervorrichtung).
  5. Verfahren nach Anspruch 4, wobei die Bildung der oberen Schicht (10b) weiterhin die Herstellung einer größeren Trenndistanz zwischen benachbarten oberen Schichten (10b) als die Trenndistanz zwischen benachbarten unteren Schichten (10a) umfasst.
  6. Verfahren nach Anspruch 4 oder 5, wobei die Bildung der oberen Schicht (10b) weiterhin die Herstellung einer geringeren Breite (W2) eines Bodenteils der oberen Schicht (10b) als die Breite (W1) der unteren Schicht (10a) und die Herstellung einer größeren Breite (W3) eines Oberflächenteils der oberen Schicht (10b) als die Breite (W1) der unteren Schicht (10a) umfasst.
DE102009016681.5A 2008-04-14 2009-04-07 Verfahren zur Herstellung einer Siliciumcarbid-Halbleitervorrichtung Active DE102009016681B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008104606A JP4640436B2 (ja) 2008-04-14 2008-04-14 炭化珪素半導体装置の製造方法
JP2008-104606 2008-04-14

Publications (2)

Publication Number Publication Date
DE102009016681A1 DE102009016681A1 (de) 2009-11-05
DE102009016681B4 true DE102009016681B4 (de) 2020-12-31

Family

ID=41131147

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102009016681.5A Active DE102009016681B4 (de) 2008-04-14 2009-04-07 Verfahren zur Herstellung einer Siliciumcarbid-Halbleitervorrichtung

Country Status (3)

Country Link
US (1) US7947555B2 (de)
JP (1) JP4640436B2 (de)
DE (1) DE102009016681B4 (de)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5586887B2 (ja) * 2009-07-21 2014-09-10 株式会社日立製作所 半導体装置及びその製造方法
JP5531787B2 (ja) * 2010-05-31 2014-06-25 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP2012169384A (ja) * 2011-02-11 2012-09-06 Denso Corp 炭化珪素半導体装置およびその製造方法
JP5817204B2 (ja) * 2011-04-28 2015-11-18 トヨタ自動車株式会社 炭化珪素半導体装置
JP5673393B2 (ja) * 2011-06-29 2015-02-18 株式会社デンソー 炭化珪素半導体装置
CN103426924A (zh) * 2012-05-14 2013-12-04 无锡华润上华半导体有限公司 沟槽型功率mosfet及其制备方法
JP6077380B2 (ja) * 2013-04-24 2017-02-08 トヨタ自動車株式会社 半導体装置
US20150118810A1 (en) * 2013-10-24 2015-04-30 Madhur Bobde Buried field ring field effect transistor (buf-fet) integrated with cells implanted with hole supply path
JP6237408B2 (ja) * 2014-03-28 2017-11-29 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
CN103928346B (zh) * 2014-04-21 2016-08-24 西安电子科技大学 外延生长形成n型重掺杂漂移层台面的umosfet器件制备方法
DE112016003509B4 (de) 2015-10-16 2023-07-20 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
JP6472776B2 (ja) 2016-02-01 2019-02-20 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
DE102016226237A1 (de) 2016-02-01 2017-08-03 Fuji Electric Co., Ltd. Siliziumcarbid-halbleitervorrichtung und verfahren zum herstellen einer siliziumcarbid-halbleitervorrichtung
US10243039B2 (en) * 2016-03-22 2019-03-26 General Electric Company Super-junction semiconductor power devices with fast switching capability
JP6763727B2 (ja) 2016-09-15 2020-09-30 トヨタ自動車株式会社 スイッチング装置とその製造方法
JP6640691B2 (ja) * 2016-09-21 2020-02-05 株式会社東芝 半導体装置及びその製造方法
CN110709997B (zh) 2017-06-06 2023-02-28 三菱电机株式会社 半导体装置以及电力变换装置
JP7243094B2 (ja) * 2018-09-11 2023-03-22 富士電機株式会社 半導体装置
US11233157B2 (en) * 2018-09-28 2022-01-25 General Electric Company Systems and methods for unipolar charge balanced semiconductor power devices
JP7425943B2 (ja) * 2019-12-12 2024-02-01 株式会社デンソー 炭化珪素半導体装置
CN114242769B (zh) * 2021-11-24 2022-08-26 深圳真茂佳半导体有限公司 超结梯形槽碳化硅mosfet器件及制作方法
JP2023142243A (ja) * 2022-03-24 2023-10-05 株式会社東芝 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19530109A1 (de) * 1994-08-30 1996-04-04 Int Rectifier Corp Hochleistungs-Graben-MOSFET-Transistor
DE69828588T2 (de) * 1997-02-07 2006-02-09 Cooper jun., James Albert, West Lafayette Struktur zur erhöhung der maximalen spannung von siliziumkarbid-leistungstransistoren
EP1460681B1 (de) * 2003-03-18 2009-12-23 Panasonic Corporation Siliziumkarbidhalbleiterbauelement und Verfahren zu dessen Herstellung

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6133587A (en) 1996-01-23 2000-10-17 Denso Corporation Silicon carbide semiconductor device and process for manufacturing same
JP3471509B2 (ja) * 1996-01-23 2003-12-02 株式会社デンソー 炭化珪素半導体装置
JP3719323B2 (ja) * 1997-03-05 2005-11-24 株式会社デンソー 炭化珪素半導体装置
JP2000269518A (ja) * 1999-03-18 2000-09-29 Toshiba Corp 電力用半導体素子及び半導体層の形成方法
JP4738562B2 (ja) * 2000-03-15 2011-08-03 三菱電機株式会社 半導体装置の製造方法
JP4764987B2 (ja) * 2000-09-05 2011-09-07 富士電機株式会社 超接合半導体素子
JP3634830B2 (ja) * 2002-09-25 2005-03-30 株式会社東芝 電力用半導体素子
GB0225812D0 (en) * 2002-11-06 2002-12-11 Koninkl Philips Electronics Nv Semiconductor devices and methods of manufacturing thereof
GB0403934D0 (en) * 2004-02-21 2004-03-24 Koninkl Philips Electronics Nv Trench-gate semiconductor devices and the manufacture thereof
JP2007288545A (ja) 2006-04-18 2007-11-01 Japan Radio Co Ltd 前置歪補償回路
JP2008031704A (ja) 2006-07-27 2008-02-14 Toppan Cosmo Inc 構造体
EP2091083A3 (de) * 2008-02-13 2009-10-14 Denso Corporation Siliziumkarbid-Halbleitervorrichtung mit tiefer Schicht
JP2009302436A (ja) * 2008-06-17 2009-12-24 Denso Corp 炭化珪素半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19530109A1 (de) * 1994-08-30 1996-04-04 Int Rectifier Corp Hochleistungs-Graben-MOSFET-Transistor
DE69828588T2 (de) * 1997-02-07 2006-02-09 Cooper jun., James Albert, West Lafayette Struktur zur erhöhung der maximalen spannung von siliziumkarbid-leistungstransistoren
EP1460681B1 (de) * 2003-03-18 2009-12-23 Panasonic Corporation Siliziumkarbidhalbleiterbauelement und Verfahren zu dessen Herstellung

Also Published As

Publication number Publication date
US20090280609A1 (en) 2009-11-12
JP2009259896A (ja) 2009-11-05
DE102009016681A1 (de) 2009-11-05
US7947555B2 (en) 2011-05-24
JP4640436B2 (ja) 2011-03-02

Similar Documents

Publication Publication Date Title
DE102009016681B4 (de) Verfahren zur Herstellung einer Siliciumcarbid-Halbleitervorrichtung
DE102009017358B4 (de) Halbleitervorrichtung aus Siliciumcarbid mit Tiefschicht
DE102008000660B4 (de) Siliziumkarbid-Halbleitervorrichtung
DE102005052731B4 (de) Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung derselben
DE102011082289B4 (de) Verfahren zur Herstellung einer SiC-Halbleitervorrichtung
EP1408554B1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE19931324B4 (de) Siliciumcarbid-MOS-Halbleiter-Bauelement und Verfahren zu seiner Herstellung
DE102013007685B4 (de) Siliziumkarbid-halbleiterbauelement und verfahren zu dessen herstellung
DE112014000679B4 (de) Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE19949364B4 (de) Halbleiterbauteil mit MOS-Gate-Steuerung und Grabenstruktur sowie Verfahren zur Herstellung
DE102008055689B4 (de) Siliziumkarbid-Halbleitervorrichtung und Herstellungsverfahren hierfür
DE112012000755T5 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zu deren Fertigung
DE102009024919A1 (de) Verfahren zur Herstellung einer Siliciumcarbidhalbleitervorrichtung mit einer Grabengatestruktur
DE102009032274A1 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE112012000748T5 (de) Siliziumcarbid-Halbleitervorrichtung und Verfahren zu deren Fertigung
DE102009002813B4 (de) Verfahren zur Herstellung eines Transistorbauelements mit einer Feldplatte
DE102009021718A1 (de) Halbleitervorrichtung aus Siliciumcarbid und Verfahren zu ihrer Herstellung
WO2000014807A1 (de) Hochspannungs-halbleiterbauelement
DE19806838A1 (de) Vertikaler Siliciumcarbid-MOSFET und Verfahren zur Herstellung desselben
DE112013006262T5 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102011077841A1 (de) Leistungshalbleitervorrichtung
DE102012205879B4 (de) Siliciumcarbid-Halbleitervorrichtung
DE102019108062B4 (de) Siliziumcarbid-vorrichtung mit graben-gatestruktur und herstellungsverfahren
DE102007060837A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102007009227B4 (de) Halbleiterbauelement mit gleichrichtenden Übergängen sowie Herstellungsverfahren zur Herstellung desselben

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R012 Request for examination validly filed

Effective date: 20141202

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final