JP2023142243A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2023142243A
JP2023142243A JP2022049040A JP2022049040A JP2023142243A JP 2023142243 A JP2023142243 A JP 2023142243A JP 2022049040 A JP2022049040 A JP 2022049040A JP 2022049040 A JP2022049040 A JP 2022049040A JP 2023142243 A JP2023142243 A JP 2023142243A
Authority
JP
Japan
Prior art keywords
silicon carbide
region
trench
carbide region
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022049040A
Other languages
English (en)
Inventor
洋志 河野
Hiroshi Kono
克久 田中
Katsuhisa Tanaka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2022049040A priority Critical patent/JP2023142243A/ja
Priority to CN202210804976.9A priority patent/CN116845105A/zh
Priority to EP22194506.6A priority patent/EP4250366A1/en
Priority to US17/941,725 priority patent/US20230307496A1/en
Publication of JP2023142243A publication Critical patent/JP2023142243A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/086—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】短絡耐量を向上させる半導体装置を提供する。【解決手段】ＭＯＳＦＥＴ１００は、炭化珪素層１０の第１の面の側で第１の方向に延びるトレンチ内のゲート電極１６ａ、ｂと、炭化珪素層の中で第１の方向に順に配置される第１導電型の第１の炭化珪素領域２６ａ、第２導電形の第２の炭化珪素領域、第１導電形の第３、第４の炭化珪素領域、第１～第４の炭化珪素領域Ｆ１と第１の面との間に設けられ、第１の方向に順に配置され、第１～第４の炭化珪素領域よりも不純物濃度の高い第１導電形の第５の炭化珪素領域３０ａ、第２導電形の第６、第８の炭化珪素領域、第１導電形の第７の炭化珪素領域、第５～第８の炭化珪素領域と第１の面との間に設けられた第１導電形の第９の炭化珪素領域３４、第９の炭化珪素領域と第１の面との間の第２導電形の第１０の炭化珪素領域３６ａ及び第９の炭化珪素領域と第１の面との間の第１導電形の第１１の炭化珪素領域を備える。【選択図】図３

Description

本発明の実施形態は、半導体装置に関する。
半導体デバイス用の材料として炭化珪素（ＳｉＣ）が期待されている。炭化珪素はシリコンと比較して、バンドギャップが約３倍、破壊電界強度が約１０倍、熱伝導率が約３倍と優れた物性を有する。この特性を活用すれば、例えば、高耐圧、低損失かつ高温動作可能なＭｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ（ＭＯＳＦＥＴ）を実現することができる。
縦型のＭＯＳＦＥＴにおいて、低いオン抵抗を実現するために、トレンチの中にゲート電極を設けるトレンチゲート構造が適用される。トレンチゲート構造を適用することで、単位面積あたりのチャネル面積が増加し、オン抵抗が低減される。
ＭＯＳＦＥＴを用いて駆動される負荷に短絡が生じると、ＭＯＳＦＥＴに大電流が流れＭＯＳＦＥＴが破壊に至る。ＭＯＳＦＥＴが破壊に至るまでの時間は短絡耐量と称される。ＭＯＳＦＥＴの信頼性を向上させる観点から、短絡耐量を向上させることが望まれる。
特開２００９－１９４０６５号公報
本発明が解決しようとする課題は、短絡耐量の向上が可能な半導体装置を提供することにある。
実施形態の半導体装置は、第１の方向及び前記第１の方向に直交する第２の方向に平行な第１の面と、前記第１の面に対向する第２の面とを有する炭化珪素層と、前記炭化珪素層の中の前記第１の面の側に設けられ、前記第１の方向に延びる第１のトレンチと、前記炭化珪素層の中の前記第１の面の側に設けられ、前記第１のトレンチに対し前記第２の方向に設けられ、前記第１の方向に延びる第２のトレンチと、前記第１のトレンチの中に設けられた第１のゲート電極と、前記第２のトレンチの中に設けられた第２のゲート電極と、前記第１のゲート電極と前記炭化珪素層との間に設けられた第１のゲート絶縁層と、前記第２のゲート電極と前記炭化珪素層との間に設けられた第２のゲート絶縁層と、前記炭化珪素層の中に設けられ、前記第２の方向に延びた第１導電型の第１の炭化珪素領域と、前記炭化珪素層の中に設けられ、前記第２の方向に延び、前記第１の炭化珪素領域に対し前記第１の方向に位置する第２導電形の第２の炭化珪素領域と、前記炭化珪素層の中に設けられ、前記第２の方向に延び、前記第２の炭化珪素領域に対し前記第１の方向に位置する第１導電形の第３の炭化珪素領域と、前記炭化珪素層の中に設けられ、前記第２の方向に延び、前記第３の炭化珪素領域に対し前記第１の方向に位置する第２導電形の第４の炭化珪素領域と、前記炭化珪素層の中に設けられ、前記第２の方向に延び、前記第１の炭化珪素領域と前記第１の面との間に位置し、前記第１の炭化珪素領域に対し前記第１の面に垂直な第３の方向に位置し、前記第１のトレンチ及び前記第２のトレンチと前記第２の面との間に位置し、前記第１の炭化珪素領域の第１導電形不純物濃度よりも第１導電形不純物濃度の高い第１導電形の第５の炭化珪素領域と、前記炭化珪素層の中に設けられ、前記第２の方向に延び、前記第２の炭化珪素領域と前記第１の面との間に位置し、前記第２の炭化珪素領域に対し前記第３の方向に位置し、前記第１のトレンチ及び前記第２のトレンチと前記第２の面との間に位置し、前記第２の炭化珪素領域の第２導電形不純物濃度よりも第２導電形不純物濃度の高い第２導電形の第６の炭化珪素領域と、前記炭化珪素層の中に設けられ、前記第２の方向に延び、前記第３の炭化珪素領域と前記第１の面との間に位置し、前記第３の炭化珪素領域に対し前記第３の方向に位置し、前記第１のトレンチ及び前記第２のトレンチと前記第２の面との間に位置し、前記第３の炭化珪素領域の第１導電形不純物濃度よりも第１導電形不純物濃度の高い第１導電形の第７の炭化珪素領域と、前記炭化珪素層の中に設けられ、前記第２の方向に延び、前記第４の炭化珪素領域と前記第１の面との間に位置し、前記第４の炭化珪素領域に対し前記第３の方向に位置し、前記第１のトレンチ及び前記第２のトレンチと前記第２の面との間に位置し、前記第４の炭化珪素領域の第２導電形不純物濃度よりも第２導電形不純物濃度の高い第２導電形の第８の炭化珪素領域と、前記炭化珪素層の中に設けられ、前記第５の炭化珪素領域と前記第１の面との間、前記第６の炭化珪素領域と前記第１の面との間、前記第７の炭化珪素領域と前記第１の面との間、前記第８の炭化珪素領域と前記第１の面との間、前記第１のトレンチと前記第２のトレンチとの間に位置する第１導電形の第９の炭化珪素領域と、前記炭化珪素層の中に設けられ、前記第９の炭化珪素領域と前記第１の面との間に位置し、前記第１のトレンチと前記第２のトレンチとの間に位置する第２導電形の第１０の炭化珪素領域と、前記炭化珪素層の中に設けられ、前記第９の炭化珪素領域と前記第１の面との間に位置し、前記第１のトレンチと前記第２のトレンチとの間に位置し、前記第９の炭化珪素領域の第１導電形不純物濃度よりも第１導電形不純物濃度の高い第１導電形の第１１の炭化珪素領域と、前記炭化珪素層に対し前記第１の面の側に設けられ、前記第１０の炭化珪素領域及び前記第１１の炭化珪素領域に接する第１の電極と、前記炭化珪素層に対し前記第２の面の側に設けられた第２の電極と、を備える。
第１の実施形態の半導体装置の模式断面図。 第１の実施形態の半導体装置の模式平面図。 第１の実施形態の半導体装置の模式断面図。 第１の実施形態の半導体装置の模式断面図。 第１の実施形態の半導体装置の模式断面図。 第１の実施形態の半導体装置の模式断面図。 第１の実施形態の半導体装置の模式断面図。 第１の実施形態の半導体装置の模式断面図。 第１の実施形態の半導体装置の作用及び効果の説明図。 第１の実施形態の半導体装置の作用及び効果の説明図。 第１の実施形態の半導体装置の作用及び効果の説明図。 第２の実施形態の半導体装置の模式断面図。 第３の実施形態の半導体装置の模式平面図。 第４の実施形態の半導体装置の模式断面図。 第４の実施形態の半導体装置の模式平面図。 第４の実施形態の半導体装置の模式断面図。 第４の実施形態の半導体装置の模式断面図。 第４の実施形態の半導体装置の模式断面図。 第４の実施形態の半導体装置の模式断面図。 第４の実施形態の半導体装置の模式断面図。 第４の実施形態の半導体装置の模式断面図。 第５の実施形態の半導体装置の模式断面図。 第５の実施形態の半導体装置の模式断面図。
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一又は類似の部材等には同一の符号を付し、一度説明した部材等については適宜その説明を省略する。
また、以下の説明において、ｎ＋、ｎ、ｎ－及び、ｐ＋、ｐ、ｐ－の表記を用いる場合、これらの表記は、各導電型における不純物濃度の相対的な高低を表す。すなわちｎ＋はｎよりもｎ型の不純物濃度が相対的に高く、ｎ－はｎよりもｎ型の不純物濃度が相対的に低いことを示す。また、ｐ＋はｐよりもｐ型の不純物濃度が相対的に高く、ｐ－はｐよりもｐ型の不純物濃度が相対的に低いことを示す。なお、ｎ＋型、ｎ－型を単にｎ型、ｐ＋型、ｐ－型を単にｐ型と記載する場合もある。
不純物濃度は、例えば、Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ（ＳＩＭＳ）により測定することが可能である。また、不純物濃度の相対的な高低は、例えば、Ｓｃａｎｎｉｎｇ Ｃａｐａｃｉｔａｎｃｅ Ｍｉｃｒｏｓｃｏｐｙ（ＳＣＭ）で求められるキャリア濃度の高低から判断することも可能である。また、不純物領域の深さ等の距離は、例えば、ＳＩＭＳで求めることが可能である。また。不純物領域の幅や深さ等の距離は、例えば、ＳＣＭ像から求めることが可能である。
トレンチの形状、絶縁層の厚さ等は、例えば、Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ（ＴＥＭ）の画像上で計測することが可能である。
なお、本明細書中でｐ型の炭化珪素領域の「ｐ型不純物濃度」とは、当該領域のｐ型不純物濃度から当該領域のｎ型不純物濃度を引いた正味（ｎｅｔ）のｐ型不純物濃度を意味する。また、ｎ型の炭化珪素領域の「ｎ型不純物濃度」とは、当該領域のｎ型不純物濃度から当該領域のｐ型不純物濃度を引いた正味（ｎｅｔ）のｎ型不純物濃度を意味する。
また、本明細書中、特定の領域の不純物濃度とは、別段の定義がない場合は、該当する領域の中央部の不純物濃度で代表させる。
（第１の実施形態）
第１の実施形態の半導体装置は、第１の方向及び第１の方向に直交する第２の方向に平行な第１の面と、第１の面に対向する第２の面とを有する炭化珪素層と、炭化珪素層の中の第１の面の側に設けられ、第１の方向に延びる第１のトレンチと、炭化珪素層の中の第１の面の側に設けられ、第１のトレンチに対し第２の方向に設けられ、第１の方向に延びる第２のトレンチと、第１のトレンチの中に設けられた第１のゲート電極と、第２のトレンチの中に設けられた第２のゲート電極と、第１のゲート電極と炭化珪素層との間に設けられた第１のゲート絶縁層と、第２のゲート電極と炭化珪素層との間に設けられた第２のゲート絶縁層と、炭化珪素層の中に設けられ、第２の方向に延びた第１導電型の第１の炭化珪素領域と、炭化珪素層の中に設けられ、第２の方向に延び、第１の炭化珪素領域に対し第１の方向に位置する第２導電形の第２の炭化珪素領域と、炭化珪素層の中に設けられ、第２の方向に延び、第２の炭化珪素領域に対し第１の方向に位置する第１導電形の第３の炭化珪素領域と、炭化珪素層の中に設けられ、第２の方向に延び、第３の炭化珪素領域に対し第１の方向に位置する第２導電形の第４の炭化珪素領域と、炭化珪素層の中に設けられ、第２の方向に延び、第１の炭化珪素領域と第１の面との間に位置し、第１の炭化珪素領域に対し第１の面に垂直な第３の方向に位置し、第１のトレンチ及び第２のトレンチと第２の面との間に位置し、第１の炭化珪素領域の第１導電形不純物濃度よりも第１導電形不純物濃度の高い第１導電形の第５の炭化珪素領域と、炭化珪素層の中に設けられ、第２の方向に延び、第２の炭化珪素領域と第１の面との間に位置し、第２の炭化珪素領域に対し第３の方向に位置し、第１のトレンチ及び第２のトレンチと第２の面との間に位置し、第２の炭化珪素領域の第２導電形不純物濃度よりも第２導電形不純物濃度の高い第２導電形の第６の炭化珪素領域と、炭化珪素層の中に設けられ、第２の方向に延び、第３の炭化珪素領域と前記第１の面との間に位置し、前記第３の炭化珪素領域に対し前記第３の方向に位置し、第１のトレンチ及び第２のトレンチと第２の面との間に位置し、第３の炭化珪素領域の第１導電形不純物濃度よりも第１導電形不純物濃度の高い第１導電形の第７の炭化珪素領域と、炭化珪素層の中に設けられ、第２の方向に延び、第４の炭化珪素領域と第１の面との間に位置し、第４の炭化珪素領域に対し第３の方向に位置し、第１のトレンチ及び第２のトレンチと第２の面との間に位置し、第４の炭化珪素領域の第２導電形不純物濃度よりも第２導電形不純物濃度の高い第２導電形の第８の炭化珪素領域と、炭化珪素層の中に設けられ、第５の炭化珪素領域と第１の面との間、第６の炭化珪素領域と第１の面との間、第７の炭化珪素領域と第１の面との間、第８の炭化珪素領域と第１の面との間、第１のトレンチと第２のトレンチとの間に位置する第１導電形の第９の炭化珪素領域と、炭化珪素層の中に設けられ、第９の炭化珪素領域と第１の面との間に位置し、第１のトレンチと第２のトレンチとの間に位置する第２導電形の第１０の炭化珪素領域と、炭化珪素層の中に設けられ、第９の炭化珪素領域と第１の面との間に位置し、第１のトレンチと第２のトレンチとの間に位置し、第９の炭化珪素領域の第１導電形不純物濃度よりも第１導電形不純物濃度の高い第１導電形の第１１の炭化珪素領域と、炭化珪素層に対し第１の面の側に設けられ、第１０の炭化珪素領域及び第１１の炭化珪素領域に接する第１の電極と、炭化珪素層に対し第２の面の側に設けられた第２の電極と、を備える。
以下、第１導電型がｐ型、第２導電型がｎ型の場合を例に説明する。
図１は、第１の実施形態の半導体装置の模式断面図である。図１は、図２のＡＡ’断面である。
図２は、第１の実施形態の半導体装置の模式平面図である。図２は、図１の第１の面（図１中のＦ１）における平面図である。
図３は、第１の実施形態の半導体装置の模式断面図である。図３は、図２のＢＢ’断面である。
図４は、第１の実施形態の半導体装置の模式断面図である。図４は、図２のＣＣ’断面である。
図５は、第１の実施形態の半導体装置の模式断面図である。図５は、図２のＤＤ’断面である。
図６は、第１の実施形態の半導体装置の模式断面図である。図６は、図２のＥＥ’断面である。
図７は、第１の実施形態の半導体装置の模式断面図である。図７は、図１のＦｘにおける断面である。
図８は、第１の実施形態の半導体装置の模式断面図である。図８は、図１のＦｙにおける断面である。
第１の実施形態の半導体装置は、炭化珪素を用いたトレンチゲート型の縦型のＭＯＳＦＥＴ１００である。ＭＯＳＦＥＴ１００は、電子をキャリアとするｎチャネル型のＭＯＳＦＥＴである。
ＭＯＳＦＥＴ１００は、スーパージャンクション構造（以下「ＳＪ構造」とも称する）を備える。ＳＪ構造は、ｐ型半導体領域とｎ型半導体領域とを交互に配列させた構造である。ｐ型半導体領域とｎ型半導体領域を空乏化させることで高い耐圧を実現する。同時に、高不純物濃度領域に電流を流すことで低いオン抵抗を実現できる。
ＭＯＳＦＥＴ１００は、炭化珪素層１０、ソース電極１２（第１の電極）、ドレイン電極１４（第２の電極）、第１のゲート電極１６ａ、第２のゲート電極１６ｂ、第１のゲート絶縁層１８ａ、第２のゲート絶縁層１８ｂ、層間絶縁層２０、第１のトレンチ２２ａ、及び第２のトレンチ２２ｂを備える。
炭化珪素層１０の中には、ｎ＋型のドレイン領域２４、ｎ型のバッファ領域２５、ｐ－型の第１のｐピラー領域２６ａ（第１の炭化珪素領域）、ｐ－型の第２のｐピラー領域２６ｂ（第３の炭化珪素領域）、ｎ－型の第１のｎピラー領域２８ａ（第２の炭化珪素領域）、ｎ－型の第２のｎピラー領域２８ｂ（第４の炭化珪素領域）、ｎ－型の第３のｎピラー領域２８ｃ、ｐ型の第１のｐコントロール領域３０ａ（第５の炭化珪素領域）、ｐ型の第２のｐコントロール領域３０ｂ（第７の炭化珪素領域）、ｎ型の第１のｎコントロール領域３２ａ（第６の炭化珪素領域）、ｎ型の第２のｎコントロール領域３２ｂ（第８の炭化珪素領域）、ｎ型の第３のｎコントロール領域３２ｃ、ｐ型のボディ領域３４（第９の炭化珪素領域）、ｎ型のソース領域３５（第１４の炭化珪素領域）、ｎ＋型の第１のｎコンタクト領域３６ａ（第１０の炭化珪素領域）、ｎ＋型の第２のｎコンタクト領域３６ｂ（第１２の炭化珪素領域）、ｐ＋型の第１のｐコンタクト領域３８ａ（第１１の炭化珪素領域）、ｐ＋型の第２のｐコンタクト領域３８ｂ（第１３の炭化珪素領域）、ｐ＋型の第３のｐコンタクト領域３８ｃ、が設けられる。
以下、第１のゲート電極１６ａ及び第２のゲート電極１６ｂを総称して、ゲート電極１６と表現する場合がある。また、第１のゲート絶縁層１８ａ及び第２のゲート絶縁層１８ｂを総称して、ゲート絶縁層１８と表現する場合がある。また、第１のトレンチ２２ａ及び第２のトレンチ２２ｂを総称して、トレンチ２２と表現する場合がある。
以下、第１のｐピラー領域２６ａ及び第２のｐピラー領域２６ｂを総称して、ｐピラー領域２６と表現する場合がある。また、第１のｎピラー領域２８ａ、第２のｎピラー領域２８ｂ、及び第３のｎピラー領域２８ｃを総称して、ｎピラー領域２８と表現する場合がある。また、第１のｐコントロール領域３０ａ、第２のｐコントロール領域３０ｂを総称して、ｐコントロール領域３０と表現する場合がある。また、第１のｎコントロール領域３２ａ、第２のｎコントロール領域３２ｂ、及び第３のｎコントロール領域３２ｃを総称して、ｎコントロール領域３２と表現する場合がある。また、第１のｎコンタクト領域３６ａ、第２のｎコンタクト領域３６ｂを総称して、ｎコンタクト領域３６と表現する場合がある。また、第１のｐコンタクト領域３８ａ、第２のｐコンタクト領域３８ｂ、及び第３のｐコンタクト領域３８ｃを総称して、ｐコンタクト領域３８と表現する場合がある。
炭化珪素層１０は、単結晶のＳｉＣである。炭化珪素層１０は、例えば、４Ｈ－ＳｉＣである。
炭化珪素層１０は、第１の面（図１中“Ｆ１”）と、第１の面に対向する第２の面（図１中“Ｆ２”）とを備える。以下、第１の面Ｆ１を表面、第２の面Ｆ２を裏面とも称する。なお、以下、「深さ」とは、第１の面Ｆ１を基準とする深さを意味する。
図１、図２、図３、図４、図５、図６、図７、及び図８中、第１の方向及び第２の方向は、第１の面Ｆ１及び第２の面Ｆ２に平行である。第３の方向は、第１の面Ｆ１及び第２の面Ｆ２に垂直である。第２の方向は第１の方向に垂直である。
第１の面Ｆ１は、例えば、（０００１）面に対し０度以上８度以下傾斜した面である。すなわち、法線が［０００１］方向のｃ軸に対し０度以上８度以下傾斜した面である。言い換えれば、（０００１）面に対するオフ角が０度以上８度以下である。また、第２の面Ｆ２は、例えば、（０００－１）面に対し０度以上８度以下傾斜した面である。
（０００１）面はシリコン面と称される。（０００－１）面はカーボン面と称される。第１の面Ｆ１及び第２の面Ｆ２の傾斜方向は、例えば、［１１－２０］方向である。［１１－２０］方向は、ａ軸方向である。図１では、例えば、図中に示す第２の方向がａ軸方向である。
第１のトレンチ２２ａ及び第２のトレンチ２２ｂは、炭化珪素層１０の中の第１の面Ｆ１の側に設けられる。第１のトレンチ２２ａ及び第２のトレンチ２２ｂは、図２に示すように第１の方向に延びる。第１のトレンチ２２ａ及び第２のトレンチ２２ｂを含む複数のトレンチが、第２の方向に繰り返し配置される。トレンチの第２の方向の繰り替えしピッチは、例えば、１．０μｍ以上５．０μｍ以下である。第１のトレンチ２２ａ及び第２のトレンチ２２ｂの深さは、例えば、１μｍ以上２μｍ以下である。
第１のトレンチ２２ａ及び第２のトレンチ２２ｂは、炭化珪素層１０の第１の面Ｆ１に設けられた凹部である。
第１のゲート電極１６ａは、第１のトレンチ２２ａの中に設けられる。第１のゲート電極１６ａは、ソース電極１２とドレイン電極１４との間に設けられる。第１のゲート電極１６ａは、第１の方向に延びる。
第２のゲート電極１６ｂは、第２のトレンチ２２ｂの中に設けられる。第２のゲート電極１６ｂは、ソース電極１２とドレイン電極１４との間に設けられる。第２のゲート電極１６ｂは、第１の方向に延びる。
ゲート電極１６は、導電層である。ゲート電極１６は、例えば、ｐ型不純物又はｎ型不純物を含む多結晶質シリコンである。
第１のゲート絶縁層１８ａは、第１のゲート電極１６ａと炭化珪素層１０との間に設けられる。第１のゲート絶縁層１８ａは、少なくとも、ソース領域３５、ボディ領域３４、ｐコントロール領域３０、及びｎコントロール領域３２の各領域と、第１のゲート電極１６ａとの間に設けられる。
第２のゲート絶縁層１８ｂは、第２のゲート電極１６ｂと炭化珪素層１０との間に設けられる。第２のゲート絶縁層１８ｂは、少なくとも、ソース領域３５、ボディ領域３４、ｐコントロール領域３０、及びｎコントロール領域３２の各領域と、第２のゲート電極１６ｂとの間に設けられる。
ゲート絶縁層１８は、例えば、酸化シリコン、窒化シリコン、又は、酸化アルミニウムを含む。ゲート絶縁層１８は、例えば、上記材料のいずれかを含む膜の積層膜である。ゲート絶縁層１８は、例えば、窒素を含む酸化シリコンを含む。
層間絶縁層２０は、第１のゲート電極１６ａ及び第２のゲート電極１６ｂの上に設けられる。層間絶縁層２０は、第１のゲート電極１６ａ及び第２のゲート電極１６ｂと、ソース電極１２との間に設けられる。層間絶縁層２０は、例えば、酸化シリコンを含む。
ｎ＋型のドレイン領域２４は、炭化珪素層１０の裏面側に設けられる。ドレイン領域２４は、例えば、窒素（Ｎ）をｎ型不純物として含む。ドレイン領域２４のｎ型不純物濃度は、例えば、５×１０１９ｃｍ－３以上１×１０２１ｃｍ－３以下である。
ｎ型のバッファ領域２５は、ドレイン領域２４上に設けられる。バッファ領域２５は、ドレイン領域２４と炭化珪素層１０の表面との間に設けられる。
バッファ領域２５は、例えば、窒素（Ｎ）をｎ型不純物として含む。バッファ領域２５のｎ型不純物濃度は、ドレイン領域２４のｎ型不純物濃度より低い。バッファ領域２５のｎ型不純物濃度は、例えば、５×１０１７ｃｍ－３以上５×１０１９ｃｍ－３以下である。
ｐ－型の第１のｐピラー領域２６ａは、バッファ領域２５と炭化珪素層１０の表面との間に設けられる。図７に示すように、第１のｐピラー領域２６ａは、第２の方向に延びる。
ｎ－型の第１のｎピラー領域２８ａは、バッファ領域２５と炭化珪素層１０の表面との間に設けられる。図７に示すように、第１のｎピラー領域２８ａは、第２の方向に延びる。また、第１のｎピラー領域２８ａは、第１のｐピラー領域２６ａに対して第１の方向に位置する。第１のｎピラー領域２８ａは、第１のｐピラー領域２６ａに接する。
ｐ－型の第２のｐピラー領域２６ｂは、バッファ領域２５と炭化珪素層１０の表面との間に設けられる。図７に示すように、第２のｐピラー領域２６ｂは、第２の方向に延びる。第２のｐピラー領域２６ｂは、第１のｎピラー領域２８ａに対して第１の方向に位置する。第２のｐピラー領域２６ｂは、第１のｎピラー領域２８ａに接する。
ｎ－型の第２のｎピラー領域２８ｂは、バッファ領域２５と炭化珪素層１０の表面との間に設けられる。図７に示すように、第２のｎピラー領域２８ｂは、第２の方向に延びる。また、第２のｎピラー領域２８ｂは、第２のｐピラー領域２６ｂに対して第１の方向に位置する。第２のｎピラー領域２８ｂは、第２のｐピラー領域２６ｂに接する。
ｎ－型の第３のｎピラー領域２８ｃは、バッファ領域２５と炭化珪素層１０の表面との間に設けられる。図７に示すように、第３のｎピラー領域２８ｃは、第２の方向に延びる。また、第３のｎピラー領域２８ｃは、第１のｐピラー領域２６ａに対して第１の方向に位置する。第３のｎピラー領域２８ｃは、第１のｐピラー領域２６ａに接する。第３のｎピラー領域２８ｃと第１のｎピラー領域２８ａとの間に、第１のｐピラー領域２６ａが位置する。
ｐピラー領域２６は、例えば、アルミニウム（Ａｌ）をｐ型不純物として含む。ｐピラー領域２６のｐ型不純物濃度は、例えば、５×１０１５ｃｍ－３以上５×１０１７ｃｍ－３以下である。
ｎピラー領域２８は、例えば、窒素（Ｎ）をｎ型不純物として含む。ｎピラー領域２８のｎ型不純物濃度は、バッファ領域２５のｎ型不純物濃度より低い。ｎピラー領域２８のｎ型不純物濃度は、例えば、５×１０１５ｃｍ－３以上５×１０１７ｃｍ－３以下である。
複数のｐピラー領域２６と複数のｎピラー領域２８が、第１の方向に交互に配置される。複数のｐピラー領域２６と複数のｎピラー領域２８が、ＳＪ構造を形成する。ＳＪ構造は、ＭＯＳＦＥＴ１００の耐圧を向上させる機能を有する。
ｐピラー領域２６とｎピラー領域２８の第１の方向の繰り返しピッチ（図７中のＰ１）は、例えば、１．０μｍ以上５．０μｍ以下である。
ｐ型の第１のｐコントロール領域３０ａは、第１のｐピラー領域２６ａと炭化珪素層１０の表面との間に位置する。第１のｐコントロール領域３０ａは、第１のｐピラー領域２６ａに対し、第３の方向に位置する。
図８に示すように、第１のｐコントロール領域３０ａは、第２の方向に延びる。第１のｐコントロール領域３０ａは、トレンチ２２と炭化珪素層１０の裏面との間に位置する。第１のｐコントロール領域３０ａは、例えば、第１のトレンチ２２ａの底面及び第２のトレンチ２２ｂの底面に接する。
ｎ型の第１のｎコントロール領域３２ａは、第１のｎピラー領域２８ａと炭化珪素層１０の表面との間に位置する。第１のｎコントロール領域３２ａは、第１のｎピラー領域２８ａに対し、第３の方向に位置する。
図８に示すように、第１のｎコントロール領域３２ａは、第２の方向に延びる。また、第１のｎコントロール領域３２ａは、第１のｐコントロール領域３０ａに対し、第１の方向に位置する。第１のｎコントロール領域３２ａは、第１のｐコントロール領域３０ａに接する。
第１のｎコントロール領域３２ａは、トレンチ２２と炭化珪素層１０の裏面との間に位置する。第１のｎコントロール領域３２ａは、第１のトレンチ２２ａの底面及び第２のトレンチ２２ｂの底面に接する。
ｐ型の第２のｐコントロール領域３０ｂは、第２のｐピラー領域２６ｂと炭化珪素層１０の表面との間に位置する。第２のｐコントロール領域３０ｂは、第２のｐピラー領域２６ｂに対し、第３の方向に位置する。
図８に示すように、第２のｐコントロール領域３０ｂは、第２の方向に延びる。第２のｐコントロール領域３０ｂは、第１のｎコントロール領域３２ａに対し、第１の方向に位置する。第２のｐコントロール領域３０ｂは、第１のｎコントロール領域３２ａに接する。
第２のｐコントロール領域３０ｂは、トレンチ２２と炭化珪素層１０の裏面との間に位置する。第２のｐコントロール領域３０ｂは、例えば、第１のトレンチ２２ａの底面及び第２のトレンチ２２ｂの底面に接する。
ｎ型の第２のｎコントロール領域３２ｂは、第２のｎピラー領域２８ｂと炭化珪素層１０の表面との間に位置する。第２のｎコントロール領域３２ｂは、第２のｎピラー領域２８ｂに対し、第３の方向に位置する。
図８に示すように、第２のｎコントロール領域３２ｂは、第２の方向に延びる。また、第２のｎコントロール領域３２ｂは、第２のｐコントロール領域３０ｂに対し、第１の方向に位置する。第２のｎコントロール領域３２ｂは、第２のｐコントロール領域３０ｂに接する。
第２のｎコントロール領域３２ｂは、トレンチ２２と炭化珪素層１０の裏面との間に位置する。第２のｎコントロール領域３２ｂは、第１のトレンチ２２ａの底面及び第２のトレンチ２２ｂの底面に接する。
ｎ型の第３のｎコントロール領域３２ｃは、第３のｎピラー領域２８ｃと炭化珪素層１０の表面との間に位置する。第３のｎコントロール領域３２ｃは、第３のｎピラー領域２８ｃに対し、第３の方向に位置する。
図８に示すように、第３のｎコントロール領域３２ｃは、第２の方向に延びる。また、第３のｎコントロール領域３２ｃは、第１のｐコントロール領域３０ａに対し、第１の方向に位置する。第３のｎコントロール領域３２ｃは、第１のｐコントロール領域３０ａに接する。
第３のｎコントロール領域３２ｃは、トレンチ２２と炭化珪素層１０の裏面との間に位置する。第３のｎコントロール領域３２ｃは、第１のトレンチ２２ａの底面及び第２のトレンチ２２ｂの底面に接する。
ｐコントロール領域３０は、例えば、アルミニウム（Ａｌ）をｐ型不純物として含む。ｐコントロール領域３０のｐ型不純物濃度は、ｐピラー領域２６のｐ型不純物濃度よりも高い。ｐコントロール領域３０のｐ型不純物濃度は、例えば、５×１０１６ｃｍ－３以上５×１０１８ｃｍ－３以下である。
ｎコントロール領域３２は、例えば、窒素（Ｎ）をｎ型不純物として含む。ｎコントロール領域３２のｎ型不純物濃度は、ｎピラー領域２８のｎ型不純物濃度より高い。ｎコントロール領域３２のｎ型不純物濃度は、例えば、５×１０１６ｃｍ－３以上１×１０１８ｃｍ－３以下である。
複数のｐコントロール領域３０と複数のｎコントロール領域３２が、第１の方向に交互に配置される。複数のｐコントロール領域３０と複数のｎコントロール領域３２は、ＭＯＳＦＥＴ１００の短絡耐量を向上させる機能を有する。
複数のｐコントロール領域３０は、トレンチ２２の底面に対向する。ｐコントロール領域３０は、ゲート絶縁層１８の信頼性を向上させる機能を有する。
ｐコントロール領域３０とｎコントロール領域３２の第１の方向の繰り返しピッチ（図８中のＰ２）は、ｐピラー領域２６とｎピラー領域２８の第１の方向の繰り返しピッチ（図７中のＰ１）と等しい。ｐコントロール領域３０とｎコントロール領域３２の第１の方向の繰り返しピッチは、例えば、１．０μｍ以上５．０μｍ以下である。
ｐ型のボディ領域３４は、ｐコントロール領域３０と炭化珪素層１０の表面との間に位置する。ｐ型のボディ領域３４は、ｎコントロール領域３２と炭化珪素層１０の表面との間に位置する。ボディ領域３４は、第１のトレンチ２２ａと第２のトレンチ２２ｂとの間に位置する。ボディ領域３４は、第１の方向に延びる。
ボディ領域３４は、例えば、アルミニウム（Ａｌ）をｐ型不純物として含む。ボディ領域３４のｐ型不純物濃度は、例えば、５×１０１６ｃｍ－３以上５×１０１８ｃｍ－３以下である。
ボディ領域３４の深さは、トレンチ２２の深さよりも浅い。ボディ領域３４の深さは、例えば、０．５μｍ以上１．０μｍ以下である。
ボディ領域３４はＭＯＳＦＥＴ１００のチャネル領域として機能する。例えば、ＭＯＳＦＥＴ１００のオン動作時に、ボディ領域３４のゲート絶縁層１８と接する領域に電子が流れるチャネルが形成される。ボディ領域３４のゲート絶縁層１８と接する領域が、チャネル形成領域となる。
ｎ型のソース領域３５は、ボディ領域３４と炭化珪素層１０の表面との間に設けられる。ソース領域３５は、図２に示すように、第１の方向に延びる。
ソース領域３５は、第１のトレンチ２２ａに沿って設けられる。ソース領域３５は、第２のトレンチ２２ｂに沿って設けられる。
ソース領域３５は、第１のゲート絶縁層１８ａに沿って設けられる。ソース領域３５は、第２のゲート絶縁層１８ｂに沿って設けられる。ソース領域３５は、ゲート絶縁層１８に接する。
ソース領域３５は、トレンチ２２とｎコンタクト領域３６との間に位置する。ソース領域３５は、トレンチ２２とｐコンタクト領域３８との間に位置する。ｎコンタクト領域３６は２つのソース領域３５に挟まれる。また、ｐコンタクト領域３８は、２つのソース領域３５に挟まれる。
ソース領域３５は、例えば、窒素（Ｎ）をｎ型不純物として含む。ソース領域３５のｎ型不純物濃度は、ｎコンタクト領域３６のｎ型不純物濃度より低い。ソース領域３５のｎ型不純物濃度は、例えば、１×１０１９ｃｍ－３以上５×１０１９ｃｍ－３以下である。
ｎ＋型の第１のｎコンタクト領域３６ａは、ボディ領域３４と炭化珪素層１０の表面との間に位置する。第１のｎコンタクト領域３６ａは、第１のトレンチ２２ａと第２のトレンチ２２ｂとの間に位置する。
図４に示すように、第１のｎコンタクト領域３６ａは、第１のｐコントロール領域３０ａに対し、第３の方向に位置する。第１のｎコンタクト領域３６ａは、第１のｐコントロール領域３０ａの直上に位置する。
ｐ＋型の第１のｐコンタクト領域３８ａは、ボディ領域３４と炭化珪素層１０の表面との間に位置する。第１のｐコンタクト領域３８ａは、第１のトレンチ２２ａと第２のトレンチ２２ｂとの間に位置する。図２に示すように、第１のｐコンタクト領域３８ａは、第１のｎコンタクト領域３６ａに対し、第１の方向に位置する。
図４に示すように、第１のｐコンタクト領域３８ａは、第１のｎコントロール領域３２ａに対し、第３の方向に位置する。第１のｐコンタクト領域３８ａは、第１のｎコントロール領域３２ａの直上に位置する。
ｎ＋型の第２のｎコンタクト領域３６ｂは、ボディ領域３４と炭化珪素層１０の表面との間に位置する。第２のｎコンタクト領域３６ｂは、第１のトレンチ２２ａと第２のトレンチ２２ｂとの間に位置する。図２に示すように、第２のｎコンタクト領域３６ｂは、第１のｐコンタクト領域３８ａに対し、第１の方向に位置する。
図４に示すように、第２のｎコンタクト領域３６ｂは、第２のｐコントロール領域３０ｂに対し、第３の方向に位置する。第２のｎコンタクト領域３６ｂは、第２のｐコントロール領域３０ｂの直上に位置する。
ｐ＋型の第２のｐコンタクト領域３８ｂは、ボディ領域３４と炭化珪素層１０の表面との間に位置する。第２のｐコンタクト領域３８ｂは、第１のトレンチ２２ａと第２のトレンチ２２ｂとの間に位置する。図２に示すように、第２のｐコンタクト領域３８ｂは、第２のｎコンタクト領域３６ｂに対し、第１の方向に位置する。
図４に示すように、第２のｐコンタクト領域３８ｂは、第２のｎコントロール領域３２ｂに対し、第３の方向に位置する。第２のｐコンタクト領域３８ｂは、第２のｎコントロール領域３２ｂの直上に位置する。
ｐ＋型の第３のｐコンタクト領域３８ｃは、ボディ領域３４と炭化珪素層１０の表面との間に位置する。図２に示すように、第３のｐコンタクト領域３８ｃは、第１のｎコンタクト領域３６ａに対し、第１の方向に位置する。
図４に示すように、第３のｐコンタクト領域３８ｃは、第３のｎコントロール領域３２ｃに対し、第３の方向に位置する。第３のｐコンタクト領域３８ｃは、第３のｎコントロール領域３２ｃの直上に位置する。
ｎコンタクト領域３６は、例えば、リン（Ｐ）をｎ型不純物として含む。ｎコンタクト領域３６のｎ型不純物濃度は、ソース領域３５のｎ型不純物濃度より高い。ｎコンタクト領域３６のｎ型不純物濃度は、例えば、１×１０１９ｃｍ－３以上１×１０２１ｃｍ－３以下である。
ｐコンタクト領域３８は、例えば、アルミニウム（Ａｌ）をｐ型不純物として含む。ｐコンタクト領域３８のｐ型不純物濃度は、ボディ領域３４のｐ型不純物濃度よりも高い。ｐコンタクト領域３８のｐ型不純物濃度は、例えば、１×１０１９ｃｍ－３以上１×１０２１ｃｍ－３以下である。
複数のｎコンタクト領域３６とｐコンタクト領域３８が、第１の方向に交互に配置される。複数のｎコンタクト領域３６とｐコンタクト領域３８は、ＭＯＳＦＥＴ１００のコンタクト抵抗を低減し、ＭＯＳＦＥＴ１００のオン抵抗を低減する機能を有する。
ｎコンタクト領域３６とｐコンタクト領域３８の第１の方向の繰り返しピッチは、例えば、ｐコントロール領域３０とｎコントロール領域３２の第１の方向の繰り返しピッチと等しい。
ｐコントロール領域３０の第３の方向に、ｎコンタクト領域３６が位置する。ｎコンタクト領域３６は、ｐコントロール領域３０の直上に設けられる。
ｎコントロール領域３２の第３の方向に、ｐコンタクト領域３８が位置する。ｐコンタクト領域３８は、ｎコントロール領域３２の直上に設けられる。
ｐコントロール領域３０の第３の方向に設けられるｎコンタクト領域３６の第１の面Ｆ１における面積は、例えば、ｐコントロール領域３０の第３の方向に設けられるｐコンタクト領域３８の第１の面Ｆ１における面積よりも大きい。
ｎコントロール領域３２の第３の方向に設けられるｐコンタクト領域３８の第１の面Ｆ１における面積は、例えば、ｎコントロール領域３２の第３の方向に設けられるｎコンタクト領域３６の第１の面Ｆ１における面積よりも大きい。
ソース電極１２は、炭化珪素層１０の表面の側に設けられる。ソース電極１２は、炭化珪素層１０の表面上に設けられる。ソース電極１２は、例えば、ｎコンタクト領域３６及びｐコンタクト領域３８に接する。
ソース電極１２は、金属を含む。ソース電極１２を形成する金属は、例えば、チタン（Ｔｉ）とアルミニウム（Ａｌ）の積層構造である。ソース電極１２は、例えば、ｎコンタクト領域３６及びｐコンタクト領域３８に接する部分に、コンタクト抵抗の低抵抗化のための金属シリサイドを含んでも構わない。金属シリサイドは、例えば、ニッケルシリサイドである。
ソース電極１２と、ｎコンタクト領域３６及びｐコンタクト領域３８との接続は、例えば、オーミック接続である。
ドレイン電極１４は、炭化珪素層１０の裏面の側に設けられる。ドレイン電極１４は、炭化珪素層１０の裏面上に設けられる。ドレイン電極１４は、ドレイン領域２４に接する。
ドレイン電極１４は、例えば、金属又は金属半導体化合物である。ドレイン電極１４は、例えば、ニッケルシリサイド（ＮｉＳｉ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、銀（Ａｇ）、及び、金（Ａｕ）から成る群から選ばれる材料を含む。
次に、第１の実施形態の半導体装置の作用及び効果について説明する。
ＭＯＳＦＥＴ１００は、トレンチ２２の中にゲート電極１６が設けられたトレンチゲート構造が適用される。トレンチゲート構造を適用することで、単位面積あたりのチャネル面積が増加し、ＭＯＳＦＥＴ１００のオン抵抗が低減される。
また、ＭＯＳＦＥＴ１００は、ＳＪ構造を備える。ＭＯＳＦＥＴ１００のオフ動作時に、ＳＪ構造の中で空乏層が第１の方向に広がる。したがって、ＭＯＳＦＥＴ１００の耐圧が向上する。
ＭＯＳＦＥＴを用いて駆動される負荷に短絡が生じると、ＭＯＳＦＥＴに大電流が流れＭＯＳＦＥＴが破壊に至る。ＭＯＳＦＥＴが破壊に至るまでの時間は短絡耐量と称される。ＭＯＳＦＥＴの信頼性を向上させる観点から、短絡耐量を向上させることが望まれる。
ＭＯＳＦＥＴ１００は、ＭＯＳＦＥＴ１００のオン動作時の電流経路となるｎピラー領域２８の上に、ｎピラー領域２８よりもｎ型不純物濃度の高いｎコントロール領域３２を備える。すなわち、ＭＯＳＦＥＴ１００は、ｎ型不純物濃度が高く電気抵抗がｎピラー領域２８よりも低いｎコントロール領域３２を備える。
負荷に短絡が生じＭＯＳＦＥＴ１００に大電流が流れた場合、ｎコントロール領域３２とｎピラー領域２８の界面近傍での発熱が大きくなる。これは、ｎコントロール領域３２とｎピラー領域２８の界面近傍で電気抵抗が上昇するためである。
仮に、ｎコントロール領域３２が存在しない場合、負荷に短絡が生じＭＯＳＦＥＴ１００に大電流が流れた場合、ボディ領域３４とｎピラー領域２８の界面近傍での発熱が大きくなる。ＭＯＳＦＥＴ１００は、ｎコントロール領域３２を設けることで、負荷に短絡が生じた場合の発熱箇所を、炭化珪素層１０の深い位置に移動させることができる。よって、例えば、発熱によるソース電極１２の溶融が抑制され、ＭＯＳＦＥＴ１００の短絡耐量が向上する。
また、以降で説明するように、ＭＯＳＦＥＴ１００は、ｎコントロール領域３２の直上に、ｐコンタクト領域３８が位置することで、短絡耐量が向上する。
図９、図１０、及び図１１は、第１の実施形態の半導体装置の作用及び効果の説明図である。図９はＭＯＳＦＥＴ１００のＡＡ’断面、図１０はＭＯＳＦＥＴ１００の第１の面Ｆ１、図１１はＭＯＳＦＥＴ１００のＤＤ’断面である。図９、図１０、及び図１１には、負荷に短絡が生じＭＯＳＦＥＴ１００に大電流が流れる場合の電流経路を黒矢印で示す。
図９に示すように、電流は、ｎピラー領域２８から、ｎコントロール領域３２を通って、ボディ領域３４がゲート絶縁層１８と接するチャネル領域を流れ、ソース領域３５に達する。低濃度のソース領域３５とソース電極１２のコンタクト抵抗は高いため、電流はソース領域３５の上からソース電極１２に抜けにくい。
ソース領域３５の第２の方向にｐコンタクト領域３８が隣接する部分では、電流は、図１０及び図１１に示すように、ｐコンタクト領域３８を迂回するようにソース領域３５を第１の方向に流れる。そして、電流は、図１０に示すように、ソース領域３５からｎコンタクト領域３６に流れる。その後、電流は、ｎコンタクト領域３６の上からソース電極１２に抜ける。
負荷に短絡が生じＭＯＳＦＥＴ１００に大電流が流れる場合、電流経路がソース領域３５で狭窄されることになる。したがって、ＭＯＳＦＥＴ１００の飽和電流が抑制される。よって、ＭＯＳＦＥＴ１００の短絡耐量が向上する。
仮に、ＭＯＳＦＥＴ１００とは異なり、ｎコントロール領域３２の直上に、ｎコンタクト領域３６が位置する場合、ソース領域３５に達した電流は、ｐコンタクト領域３８を迂回せず、ソース領域３５に隣接するｎコンタクト領域３６に流れる。したがって、電流経路がソース領域３５で狭窄されることはなく、ＭＯＳＦＥＴ１００の飽和電流は抑制されない。
また、ＭＯＳＦＥＴ１００は、図５に示すようにｎコントロール領域３２の第１の方向の両側にｐコントロール領域３０を備える。ｐコントロール領域３０を設けることで、ＭＯＳＦＥＴ１００のオフ動作時に、ｎコントロール領域３２からボディ領域３４のチャネル形成領域へ延びる空乏層の幅が抑制される。したがって、ＭＯＳＦＥＴ１００のショートチャネル効果が抑制され、オフリーク電流が低減する。よって、例えば、ＭＯＳＦＥＴ１００のボディ領域３４の深さを浅くすることができる。
ＭＯＳＦＥＴ１００の短絡耐量を向上させる観点から、ｎコントロール領域３２の第３の方向に設けられるｐコンタクト領域３８の第１の面Ｆ１における面積は、ｎコントロール領域３２の第３の方向に設けられるｎコンタクト領域３６の第１の面Ｆ１における面積よりも大きいことが好ましい。
ＭＯＳＦＥＴ１００のオン抵抗を低減する観点から、ｐコントロール領域３０の第３の方向に設けられるｎコンタクト領域３６の第１の面Ｆ１における面積は、例えば、ｐコントロール領域３０の第３の方向に設けられるｐコンタクト領域３８の第１の面Ｆ１における面積よりも大きいことが好ましい。
ＭＯＳＦＥＴ１００の短絡耐量を向上させる観点から、ｐコンタクト領域３８の第１の方向の幅は、ｎコンタクト領域３６の第１の方向の幅よりも大きいことが好ましい。
ＭＯＳＦＥＴ１００のオン抵抗を低減する観点から、ｎコンタクト領域３６の第１の方向の幅は、ｐコンタクト領域３８の第１の方向の幅よりも大きいことが好ましい。
以上、第１の実施形態によれば、短絡耐量の向上が可能なＭＯＳＦＥＴが実現できる。
（第２の実施形態）
第２の実施形態の半導体装置は、第５の炭化珪素領域と第７の炭化珪素領域との間の第１の方向の距離は、第１の炭化珪素領域と第３の炭化珪素領域との間の第１の方向の距離よりも小さい点で、第１の実施形態と異なっている。以下、第１の実施形態と重複する内容については一部記述を省略する場合がある。
図１２は、第２の実施形態の半導体装置の模式断面図である。図１２は、第１の実施形態の図５に対応する図である。
第２の実施形態の半導体装置は、炭化珪素を用いたトレンチゲート型の縦型のＭＯＳＦＥＴ２００である。ＭＯＳＦＥＴ２００は、電子をキャリアとするｎチャネル型のＭＯＳＦＥＴである。
第１のｐコントロール領域３０ａと第２のｐコントロール領域３０ｂの間の第１の方向の距離（図１２中のｄ１）は、第１のｐピラー領域２６ａと第２のｐピラー領域２６ｂの間の第１の方向の距離（図１２中のｄ２）よりも小さい。言い換えれば、第１のｎコントロール領域３２ａの第１の方向の幅は、第１のｎピラー領域２８ａの第１の方向の幅よりも小さい。ｎコントロール領域３２の第１の方向の幅は、ｎピラー領域２８の第１の方向の幅よりも小さい。
ＭＯＳＦＥＴ２００は、ｎコントロール領域３２の第１の方向の幅が、ｎピラー領域２８の第１の方向の幅よりも小さい。このため、負荷に短絡が生じＭＯＳＦＥＴ２００に大電流が流れる場合、電流経路がｎコントロール領域３２で狭窄されることになる。したがって、ＭＯＳＦＥＴ２００の飽和電流が抑制される。よって、ＭＯＳＦＥＴ１００に比べ更に短絡耐量が向上する。
以上、第２の実施形態によれば、短絡耐量の向上が可能なＭＯＳＦＥＴが実現できる。
（第３の実施形態）
第３の実施形態の半導体装置は、第１０の炭化珪素領域が第１の方向に延び、第１１の炭化珪素領域が第１の方向に延び、第１１の炭化珪素領域は第１０の炭化珪素領域に対し第２の方向に位置する点で、第１の実施形態と異なっている。以下、第１の実施形態と重複する内容については一部記述を省略する場合がある。
図１３は、第３の実施形態の半導体装置の模式平面図である。図１３は、第１の実施形態の図２に対応する図である。
第３の実施形態の半導体装置は、炭化珪素を用いたトレンチゲート型の縦型のＭＯＳＦＥＴ３００である。ＭＯＳＦＥＴ３００は、電子をキャリアとするｎチャネル型のＭＯＳＦＥＴである。
ｎ＋型の第１のｎコンタクト領域３６ａ（第１０の炭化珪素領域）は、第１の方向に延びる。ｐ＋型の第１のｐコンタクト領域３８ａ（第１１の炭化珪素領域）は、第１の方向に延びる。第１のｐコンタクト領域３８ａは、第１のｎコンタクト領域３６ａに対し第２の方向に位置する。
ＭＯＳＦＥＴ３００は、第１の実施形態のＭＯＳＦＥＴ１００と同様、ＭＯＳＦＥＴ３００のオン動作時の電流経路となるｎピラー領域２８の上に、ｎピラー領域２８よりもｎ型不純物濃度の高いｎコントロール領域３２を備える。すなわち、ＭＯＳＦＥＴ３００は、ｎ型不純物濃度が高く電気抵抗がｎピラー領域２８よりも低いｎコントロール領域３２を備える。
したがって、負荷に短絡が生じた場合の発熱箇所を、炭化珪素層１０の深い位置に移動させることができる。よって、例えば、発熱によるソース電極１２の溶融が抑制され、ＭＯＳＦＥＴ３００の短絡耐量が向上する。
以上、第３の実施形態によれば、短絡耐量の向上が可能なＭＯＳＦＥＴが実現できる。
（第４の実施形態）
第４の実施形態の半導体装置は、第１の方向及び第１の方向に直交する第２の方向に平行な第１の面と、第１の面に対向する第２の面とを有する炭化珪素層と、炭化珪素層の中の第１の面の側に設けられ、第１の方向に延びる第１のトレンチと、炭化珪素層の中の第１の面の側に設けられ、第１のトレンチに対し第２の方向に設けられ、第１の方向に延びる第２のトレンチと、第１のトレンチの中に設けられた第１のゲート電極と、第２のトレンチの中に設けられた第２のゲート電極と、第１のゲート電極と炭化珪素層との間に設けられた第１のゲート絶縁層と、第２のゲート電極と炭化珪素層との間に設けられた第２のゲート絶縁層と、炭化珪素層の中に設けられ、第１の方向に延びた第１導電型の第１の炭化珪素領域と、炭化珪素層の中に設けられ、第１の方向に延び、第１の炭化珪素領域に対し第２の方向に位置する第２導電形の第２の炭化珪素領域と、炭化珪素層の中に設けられ、第１の方向に延び、第２の炭化珪素領域に対し第２の方向に位置する第１導電形の第３の炭化珪素領域と、炭化珪素層の中に設けられ、第１の方向に延び、第３の炭化珪素領域に対し第２の方向に位置する第２導電形の第４の炭化珪素領域と、炭化珪素層の中に設けられ、第２の方向に延び、第１の炭化珪素領域と第１の面との間に位置し、第２の炭化珪素領域と第１の面との間に位置し、第３の炭化珪素領域と第１の面との間に位置し、第４の炭化珪素領域と第１の面との間に位置し、第１のトレンチ及び第２のトレンチと第２の面との間に位置し、第１の炭化珪素領域の第１導電形不純物濃度よりも第１導電形不純物濃度の高い第１導電形の第５の炭化珪素領域と、炭化珪素層の中に設けられ、第２の方向に延び、第１の炭化珪素領域と第１の面との間に位置し、第２の炭化珪素領域と第１の面との間に位置し、第３の炭化珪素領域と第１の面との間に位置し、第４の炭化珪素領域と第１の面との間に位置し、第１のトレンチ及び第２のトレンチと第２の面との間に位置し、第２の炭化珪素領域の第２導電形不純物濃度よりも第２導電形不純物濃度の高い第２導電形の第６の炭化珪素領域と、炭化珪素層の中に設けられ、第２の方向に延び、第１の炭化珪素領域と第１の面との間に位置し、第２の炭化珪素領域と第１の面との間に位置し、第３の炭化珪素領域と第１の面との間に位置し、第４の炭化珪素領域と第１の面との間に位置し、第１のトレンチ及び第２のトレンチと第２の面との間に位置し、第１の炭化珪素領域の第１導電形不純物濃度よりも第１導電形不純物濃度の高い第１導電形の第７の炭化珪素領域と、炭化珪素層の中に設けられ、第２の方向に延び、第１の炭化珪素領域と第１の面との間に位置し、第２の炭化珪素領域と第１の面との間に位置し、第３の炭化珪素領域と第１の面との間に位置し、第４の炭化珪素領域と第１の面との間に位置し、第１のトレンチ及び第２のトレンチと第２の面との間に位置し、第２の炭化珪素領域の第２導電形不純物濃度よりも第２導電形不純物濃度の高い第２導電形の第８の炭化珪素領域と、炭化珪素層の中に設けられ、第５の炭化珪素領域と第１の面との間、第６の炭化珪素領域と第１の面との間、第７の炭化珪素領域と第１の面との間、第８の炭化珪素領域と第１の面との間、第１のトレンチと第２のトレンチとの間に位置する第１導電形の第９の炭化珪素領域と、炭化珪素層の中に設けられ、第９の炭化珪素領域と第１の面との間に位置し、第１のトレンチと第２のトレンチとの間に位置する第２導電形の第１０の炭化珪素領域と、炭化珪素層の中に設けられ、第９の炭化珪素領域と第１の面との間に位置し、第１のトレンチと第２のトレンチとの間に位置し、第９の炭化珪素領域の第１導電形不純物濃度よりも第１導電形不純物濃度の高い第１導電形の第１１の炭化珪素領域と、炭化珪素層に対し第１の面の側に設けられ、第１０の炭化珪素領域及び第１１の炭化珪素領域に接する第１の電極と、炭化珪素層に対し第２の面の側に設けられた第２の電極と、を備える。第４の実施形態の半導体装置は、第１の炭化珪素領域、第２の炭化珪素領域、第３の炭化珪素領域、及び第４の炭化珪素領域が、第１の方向に延びる点で、第１の実施形態と異なっている。以下、第１の実施形態と重複する内容については一部記述を省略する場合がある。
以下、第１導電型がｐ型、第２導電型がｎ型の場合を例に説明する。
図１４は、第４の実施形態の半導体装置の模式断面図である。図１４は、図１５のＡＡ’断面である。
図１５は、第４の実施形態の半導体装置の模式平面図である。図１５は、図１４の第１の面（図１４中のＦ１）における平面図である。
図１６は、第４の実施形態の半導体装置の模式断面図である。図１６は、図１５のＢＢ’断面である。
図１７は、第４の実施形態の半導体装置の模式断面図である。図１７は、図１５のＣＣ’断面である。
図１８は、第４の実施形態の半導体装置の模式断面図である。図１８は、図１５のＤＤ’断面である。
図１９は、第４の実施形態の半導体装置の模式断面図である。図１９は、図１５のＥＥ’断面である。
図２０は、第４の実施形態の半導体装置の模式断面図である。図２０は、図１４のＦｘにおける断面である。
図２１は、第４の実施形態の半導体装置の模式断面図である。図２１は、図１４のＦｙにおける断面である。
第４の実施形態の半導体装置は、炭化珪素を用いたトレンチゲート型の縦型のＭＯＳＦＥＴ４００である。ＭＯＳＦＥＴ４００は、電子をキャリアとするｎチャネル型のＭＯＳＦＥＴである。
ＭＯＳＦＥＴ４００は、スーパージャンクション構造（以下「ＳＪ構造」とも称する）を備える。
ＭＯＳＦＥＴ４００は、炭化珪素層１０、ソース電極１２（第１の電極）、ドレイン電極１４（第２の電極）、第１のゲート電極１６ａ、第２のゲート電極１６ｂ、第１のゲート絶縁層１８ａ、第２のゲート絶縁層１８ｂ、層間絶縁層２０、第１のトレンチ２２ａ、及び第２のトレンチ２２ｂを備える。
炭化珪素層１０の中には、ｎ＋型のドレイン領域２４、ｎ型のバッファ領域２５、ｐ－型の第１のｐピラー領域２６ａ（第１の炭化珪素領域）、ｐ－型の第２のｐピラー領域２６ｂ（第３の炭化珪素領域）、ｎ－型の第１のｎピラー領域２８ａ（第２の炭化珪素領域）、ｎ－型の第２のｎピラー領域２８ｂ（第４の炭化珪素領域）、ｎ－型の第３のｎピラー領域２８ｃ、ｐ型の第１のｐコントロール領域３０ａ（第５の炭化珪素領域）、ｐ型の第２のｐコントロール領域３０ｂ（第７の炭化珪素領域）、ｎ型の第１のｎコントロール領域３２ａ（第６の炭化珪素領域）、ｎ型の第２のｎコントロール領域３２ｂ（第８の炭化珪素領域）、ｎ型の第３のｎコントロール領域３２ｃ、ｐ型のボディ領域３４（第９の炭化珪素領域）、ｎ型のソース領域３５（第１４の炭化珪素領域）、ｎ＋型の第１のｎコンタクト領域３６ａ（第１０の炭化珪素領域）、ｎ＋型の第２のｎコンタクト領域３６ｂ（第１２の炭化珪素領域）、ｐ＋型の第１のｐコンタクト領域３８ａ（第１１の炭化珪素領域）、ｐ＋型の第２のｐコンタクト領域３８ｂ（第１３の炭化珪素領域）、ｐ＋型の第３のｐコンタクト領域３８ｃ、が設けられる。
以下、第１のゲート電極１６ａ及び第２のゲート電極１６ｂを総称して、ゲート電極１６と表現する場合がある。また、第１のゲート絶縁層１８ａ及び第２のゲート絶縁層１８ｂを総称して、ゲート絶縁層１８と表現する場合がある。また、第１のトレンチ２２ａ及び第２のトレンチ２２ｂを総称して、トレンチ２２と表現する場合がある。
以下、第１のｐピラー領域２６ａ及び第２のｐピラー領域２６ｂを総称して、ｐピラー領域２６と表現する場合がある。また、第１のｎピラー領域２８ａ、第２のｎピラー領域２８ｂ、及び第３のｎピラー領域２８ｃを総称して、ｎピラー領域２８と表現する場合がある。また、第１のｐコントロール領域３０ａ、第２のｐコントロール領域３０ｂを総称して、ｐコントロール領域３０と表現する場合がある。また、第１のｎコントロール領域３２ａ、第２のｎコントロール領域３２ｂ、及びｎ型の第３のｎコントロール領域３２ｃを総称して、ｎコントロール領域３２と表現する場合がある。また、第１のｎコンタクト領域３６ａ、第２のｎコンタクト領域３６ｂを総称して、ｎコンタクト領域３６と表現する場合がある。また、第１のｐコンタクト領域３８ａ、第２のｐコンタクト領域３８ｂ、及び第３のｐコンタクト領域３８ｃを総称して、ｐコンタクト領域３８と表現する場合がある。
ｐ－型の第１のｐピラー領域２６ａは、バッファ領域２５と炭化珪素層１０の表面との間に設けられる。図２０に示すように、第１のｐピラー領域２６ａは、第１の方向に延びる。
第１のトレンチ２２ａは、例えば、第１のｐピラー領域２６ａに対し第３の方向に位置する。第１のトレンチ２２ａは、例えば、第１のｐピラー領域２６ａの直上に位置する。
ｎ－型の第１のｎピラー領域２８ａは、バッファ領域２５と炭化珪素層１０の表面との間に設けられる。図２０に示すように、第１のｎピラー領域２８ａは、第１の方向に延びる。また、第１のｎピラー領域２８ａは、第１のｐピラー領域２６ａに対して第２の方向に位置する。第１のｎピラー領域２８ａは、第１のｐピラー領域２６ａに接する。
ボディ領域３４は、例えば、第１のｎピラー領域２８ａに対し第３の方向に位置する。ボディ領域３４は、例えば、第１のｎピラー領域２８ａの直上に位置する。
ｐ－型の第２のｐピラー領域２６ｂは、バッファ領域２５と炭化珪素層１０の表面との間に設けられる。図２０に示すように、第２のｐピラー領域２６ｂは、第１の方向に延びる。第２のｐピラー領域２６ｂは、第１のｎピラー領域２８ａに対して第２の方向に位置する。第２のｐピラー領域２６ｂは、第１のｎピラー領域２８ａに接する。
第２のトレンチ２２ｂは、第２のｐピラー領域２６ｂに対し第３の方向に位置する。第２のトレンチ２２ｂは、第２のｐピラー領域２６ｂの直上に位置する。
ｎ－型の第２のｎピラー領域２８ｂは、バッファ領域２５と炭化珪素層１０の表面との間に設けられる。図２０に示すように、第２のｎピラー領域２８ｂは、第１の方向に延びる。また、第２のｎピラー領域２８ｂは、第２のｐピラー領域２６ｂに対して第２の方向に位置する。第２のｎピラー領域２８ｂは、第２のｐピラー領域２６ｂに接する。
ボディ領域３４は、例えば、第２のｎピラー領域２８ｂに対し第３の方向に位置する。ボディ領域３４は、例えば、第２のｎピラー領域２８ｂの直上に位置する。
ｎ－型の第３のｎピラー領域２８ｃは、バッファ領域２５と炭化珪素層１０の表面との間に設けられる。図２０に示すように、第３のｎピラー領域２８ｃは、第１の方向に延びる。また、第３のｎピラー領域２８ｃは、第１のｐピラー領域２６ａに対して第２の方向に位置する。第３のｎピラー領域２８ｃは、第１のｐピラー領域２６ａに接する。第３のｎピラー領域２８ｃと第１のｎピラー領域２８ａとの間に、第１のｐピラー領域２６ａが位置する。
ｐピラー領域２６は、例えば、アルミニウム（Ａｌ）をｐ型不純物として含む。ｐピラー領域２６のｐ型不純物濃度は、例えば、５×１０１５ｃｍ－３以上５×１０１７ｃｍ－３以下である。
ｎピラー領域２８は、例えば、窒素（Ｎ）をｎ型不純物として含む。ｎピラー領域２８のｎ型不純物濃度は、バッファ領域２５のｎ型不純物濃度より低い。ｎピラー領域２８のｎ型不純物濃度は、例えば、５×１０１５ｃｍ－３以上５×１０１７ｃｍ－３以下である。
複数のｐピラー領域２６と複数のｎピラー領域２８が、第２の方向に交互に配置される。複数のｐピラー領域２６と複数のｎピラー領域２８が、ＳＪ構造を形成する。ＳＪ構造は、ＭＯＳＦＥＴ４００の耐圧を向上させる機能を有する。
ｐピラー領域２６とｎピラー領域２８の第２の方向の繰り返しピッチ（図２０中のＰ１）は、例えば、１．５μｍ以上６μｍ以下である。
ｐ型の第１のｐコントロール領域３０ａは、第１のｐピラー領域２６ａと炭化珪素層１０の表面との間、第１のｎピラー領域２８ａと炭化珪素層１０の表面との間、第２のｐピラー領域２６ｂと炭化珪素層１０の表面との間、第２のｎピラー領域２８ｂと炭化珪素層１０の表面との間に位置する。
図２１に示すように、第１のｐコントロール領域３０ａは、第２の方向に延びる。第１のｐコントロール領域３０ａは、トレンチ２２と炭化珪素層１０の裏面との間に位置する。第１のｐコントロール領域３０ａは、例えば、第１のトレンチ２２ａの底面及び第２のトレンチ２２ｂの底面に接する。
ｎ型の第１のｎコントロール領域３２ａは、第１のｐピラー領域２６ａと炭化珪素層１０の表面との間、第１のｎピラー領域２８ａと炭化珪素層１０の表面との間、第２のｐピラー領域２６ｂと炭化珪素層１０の表面との間、第２のｎピラー領域２８ｂと炭化珪素層１０の表面との間に位置する。
図２１に示すように、第１のｎコントロール領域３２ａは、第２の方向に延びる。また、第１のｎコントロール領域３２ａは、第１のｐコントロール領域３０ａに対し、第１の方向に位置する。第１のｎコントロール領域３２ａは、第１のｐコントロール領域３０ａに接する。
第１のｎコントロール領域３２ａは、トレンチ２２と炭化珪素層１０の裏面との間に位置する。第１のｎコントロール領域３２ａは、第１のトレンチ２２ａの底面及び第２のトレンチ２２ｂの底面に接する。
ｐ型の第２のｐコントロール領域３０ｂは、第１のｐピラー領域２６ａと炭化珪素層１０の表面との間、第１のｎピラー領域２８ａと炭化珪素層１０の表面との間、第２のｐピラー領域２６ｂと炭化珪素層１０の表面との間、第２のｎピラー領域２８ｂと炭化珪素層１０の表面との間に位置する。
図２１に示すように、第２のｐコントロール領域３０ｂは、第２の方向に延びる。第２のｐコントロール領域３０ｂは、第１のｎコントロール領域３２ａに対し、第１の方向に位置する。第２のｐコントロール領域３０ｂは、第１のｎコントロール領域３２ａに接する。
第２のｐコントロール領域３０ｂは、トレンチ２２と炭化珪素層１０の裏面との間に位置する。第２のｐコントロール領域３０ｂは、例えば、第１のトレンチ２２ａの底面及び第２のトレンチ２２ｂの底面に接する。
ｎ型の第２のｎコントロール領域３２ｂは、第１のｐピラー領域２６ａと炭化珪素層１０の表面との間、第１のｎピラー領域２８ａと炭化珪素層１０の表面との間、第２のｐピラー領域２６ｂと炭化珪素層１０の表面との間、第２のｎピラー領域２８ｂと炭化珪素層１０の表面との間に位置する。
図２１に示すように、第２のｎコントロール領域３２ｂは、第２の方向に延びる。また、第２のｎコントロール領域３２ｂは、第２のｐコントロール領域３０ｂに対し、第１の方向に位置する。第２のｎコントロール領域３２ｂは、第２のｐコントロール領域３０ｂに接する。
第２のｎコントロール領域３２ｂは、トレンチ２２と炭化珪素層１０の裏面との間に位置する。第２のｎコントロール領域３２ｂは、第１のトレンチ２２ａの底面及び第２のトレンチ２２ｂの底面に接する。
ｎ型の第３のｎコントロール領域３２ｃは、第１のｐピラー領域２６ａと炭化珪素層１０の表面との間、第１のｎピラー領域２８ａと炭化珪素層１０の表面との間、第２のｐピラー領域２６ｂと炭化珪素層１０の表面との間、第２のｎピラー領域２８ｂと炭化珪素層１０の表面との間に位置する。
図２１に示すように、第３のｎコントロール領域３２ｃは、第２の方向に延びる。また、第３のｎコントロール領域３２ｃは、第１のｐコントロール領域３０ａに対し、第１の方向に位置する。第３のｎコントロール領域３２ｃは、第１のｐコントロール領域３０ａに接する。
第３のｎコントロール領域３２ｃは、トレンチ２２と炭化珪素層１０の裏面との間に位置する。第３のｎコントロール領域３２ｃは、第１のトレンチ２２ａの底面及び第２のトレンチ２２ｂの底面に接する。
ｐコントロール領域３０は、例えば、アルミニウム（Ａｌ）をｐ型不純物として含む。ｐコントロール領域３０のｐ型不純物濃度は、ｐピラー領域２６のｐ型不純物濃度よりも高い。ｐコントロール領域３０のｐ型不純物濃度は、例えば、５×１０１６ｃｍ－３以上５×１０１８ｃｍ－３以下である。
ｎコントロール領域３２は、例えば、窒素（Ｎ）をｎ型不純物として含む。ｎコントロール領域３２のｎ型不純物濃度は、ｎピラー領域２８のｎ型不純物濃度より高い。ｎコントロール領域３２のｎ型不純物濃度は、例えば、５×１０１６ｃｍ－３以上１×１０１８ｃｍ－３以下である。
複数のｐコントロール領域３０と複数のｎコントロール領域３２が、第１の方向に交互に配置される。複数のｐコントロール領域３０と複数のｎコントロール領域３２は、ＭＯＳＦＥＴ４００の短絡耐量を向上させる機能を有する。
複数のｐコントロール領域３０は、例えば、トレンチ２２の底面に対向する。ｐコントロール領域３０は、ゲート絶縁層１８の信頼性を向上させる機能を有する。
ｐコントロール領域３０とｎコントロール領域３２の第１の方向の繰り返しピッチ（図２１中のＰ２）は、例えば、ｐピラー領域２６とｎピラー領域２８の第２の方向の繰り返しピッチ（図２０中のＰ１）と等しい。ｐコントロール領域３０とｎコントロール領域３２の第１の方向の繰り返しピッチは、例えば、１．０μｍ以上５．０μｍ以下である。
次に、第４の実施形態の半導体装置の作用及び効果について説明する。
トレンチゲート構造を適用することで、単位面積あたりのチャネル面積が増加し、ＭＯＳＦＥＴ４００のオン抵抗が低減される。
また、ＭＯＳＦＥＴ４００は、ＳＪ構造を備える。したがって、ＭＯＳＦＥＴ４００の耐圧が向上する。
ＭＯＳＦＥＴを用いて駆動される負荷に短絡が生じると、ＭＯＳＦＥＴに大電流が流れＭＯＳＦＥＴが破壊に至る。ＭＯＳＦＥＴが破壊に至るまでの時間は短絡耐量と称される。ＭＯＳＦＥＴの信頼性を向上させる観点から、短絡耐量を向上させることが望まれる。
ＭＯＳＦＥＴ４００は、ＭＯＳＦＥＴ４００のオン動作時の電流経路となるｎピラー領域２８の上に、ｎピラー領域２８よりもｎ型不純物濃度の高いｎコントロール領域３２を備える。ＭＯＳＦＥＴ４００は、ｎコントロール領域３２を設けることで、負荷に短絡が生じた場合の発熱箇所を、炭化珪素層１０の深い位置に移動させることができる。よって、発熱によるソース電極１２の溶融が抑制され、ＭＯＳＦＥＴ４００の短絡耐量が向上する。
また、ＭＯＳＦＥＴ４００は、ｎコントロール領域３２の直上に、ｐコンタクト領域３８が位置することで、短絡耐量が向上する。
また、ＭＯＳＦＥＴ４００は、例えば、図１７に示すようにｎコントロール領域３２の第１の方向の両側にｐコントロール領域３０が設けられる。ｐコントロール領域３０を設けることで、ＭＯＳＦＥＴ４００のオフ動作時に、ｎコントロール領域３２からボディ領域３４のチャネル形成領域へ延びる空乏層の幅が抑制される。したがって、ＭＯＳＦＥＴ４００のショートチャネル効果が抑制され、オフリーク電流が低減する。よって、例えば、ＭＯＳＦＥＴ４００のボディ領域３４の深さを浅くすることができる。
ＭＯＳＦＥＴ４００の短絡耐量を向上させる観点から、ｎコントロール領域３２の第３の方向に設けられるｐコンタクト領域３８の第１の面Ｆ１における面積は、ｎコントロール領域３２の第３の方向に設けられるｎコンタクト領域３６の第１の面Ｆ１における面積よりも大きいことが好ましい。
ＭＯＳＦＥＴ４００のオン抵抗を低減する観点から、ｐコントロール領域３０の第３の方向に設けられるｎコンタクト領域３６の第１の面Ｆ１における面積は、例えば、ｐコントロール領域３０の第３の方向に設けられるｐコンタクト領域３８の第１の面Ｆ１における面積よりも大きいことが好ましい。
ＭＯＳＦＥＴ４００の短絡耐量を向上させる観点から、ｐコンタクト領域３８の第１の方向の幅は、ｎコンタクト領域３６の第１の方向の幅よりも大きいことが好ましい。
ＭＯＳＦＥＴ４００のオン抵抗を低減する観点から、ｎコンタクト領域３６の第１の方向の幅は、ｐコンタクト領域３８の第１の方向の幅よりも大きいことが好ましい。
以上、第４の実施形態によれば、短絡耐量の向上が可能なＭＯＳＦＥＴが実現できる。
（第５の実施形態）
第５の実施形態の半導体装置は、第１の炭化珪素領域と第４の炭化珪素領域との間の第２の方向の距離は、第５の炭化珪素領域と第８の炭化珪素領域との間の第１の方向の距離よりも大きい点で、第４の実施形態と異なっている。以下、第４の実施形態と重複する内容については一部記述を省略する場合がある。
図２２は、第５の実施形態の半導体装置の模式断面図である。図２２は、第４の実施形態の図２０に対応する図である。
図２３は、第５の実施形態の半導体装置の模式断面図である。図２３は、第４の実施形態の図２１に対応する図である。
第５の実施形態の半導体装置は、炭化珪素を用いたトレンチゲート型の縦型のＭＯＳＦＥＴ５００である。
第１のｐピラー領域２６ａと第２のｎピラー領域２８ｂとの間の第２の方向の距離（図２２中のＰ１）は、第１のｐコントロール領域３０ａと第２のｎコントロール領域３２ｂとの間の第１の方向の距離（図２３中のＰ２）よりも大きい。例えば、第１のｐピラー領域２６ａと第２のｎピラー領域２８ｂとの間の第２の方向の距離（図２２中のＰ１）は、第１のｐコントロール領域３０ａと第２のｎコントロール領域３２ｂとの間の第１の方向の距離（図２３中のＰ２）の１．５倍以上である。
ｐピラー領域２６とｎピラー領域２８の第２の方向の繰り返しピッチ（図２２中のＰ１）は、ｐコントロール領域３０とｎコントロール領域３２の第１の方向の繰り返しピッチ（図２３中のＰ２）よりも大きい。
ＭＯＳＦＥＴ５００は、ＳＪ構造の繰り返しピッチを大きくすることで、例えば、第４の実施形態のＭＯＳＦＥＴ４００と比較してＳＪ構造の形成が容易となる。
以上、第５の実施形態によれば、短絡耐量の向上が可能なＭＯＳＦＥＴが実現できる。
以上、第１ないし第５の実施形態では、炭化珪素の結晶構造として４Ｈ－ＳｉＣの場合を例に説明したが、本発明は６Ｈ－ＳｉＣ、３Ｃ－ＳｉＣ等、その他の結晶構造の炭化珪素に適用することも可能である。また、炭化珪素層１０の表面に（０００１）面以外の面を適用することも可能である。
第１ないし第５の実施形態では、第１導電型がｐ型、第２導電型がｎ型の場合を例に説明したが、第１導電型をｎ型、第２導電型をｐ型とすることも可能である。
第１ないし第５の実施形態では、ｐ型不純物としてアルミニウム（Ａｌ）を例示したが、ボロン（Ｂ）を用いることも可能である。また、ｎ型不純物として窒素（Ｎ）及びリン（Ｐ）を例示したが、砒素（Ａｓ）、アンチモン（Ｓｂ）等を適用することも可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０ 炭化珪素層
１２ ソース電極（第１の電極）
１４ ドレイン電極（第２の電極）
１６ａ 第１のゲート電極
１６ｂ 第２のゲート電極
１８ａ 第１のゲート絶縁層
１８ｂ 第２のゲート絶縁層
２２ａ 第１のトレンチ
２２ｂ 第２のトレンチ
２６ａ 第１のｐピラー領域（第１の炭化珪素領域）
２６ｂ 第２のｐピラー領域（第３の炭化珪素領域）
２８ａ 第１のｎピラー領域（第２の炭化珪素領域）
２８ｂ 第２のｎピラー領域（第４の炭化珪素領域）
３０ａ 第１のｐコントロール領域（第５の炭化珪素領域）
３０ｂ 第２のｐコントロール領域（第７の炭化珪素領域）
３２ａ 第１のｎコントロール領域（第６の炭化珪素領域）
３２ｂ 第２のｎコントロール領域（第８の炭化珪素領域）
３４ ボディ領域（第９の炭化珪素領域）
３５ ソース領域（第１４の炭化珪素領域）
３６ａ 第１のｎコンタクト領域（第１０の炭化珪素領域）
３６ｂ 第２のｎコンタクト領域（第１２の炭化珪素領域）
３８ａ 第１のｐコンタクト領域（第１１の炭化珪素領域）
３８ｂ 第２のｐコンタクト領域（第１３の炭化珪素領域）
１００ ＭＯＳＦＥＴ（半導体装置）
２００ ＭＯＳＦＥＴ（半導体装置）
３００ ＭＯＳＦＥＴ（半導体装置）
４００ ＭＯＳＦＥＴ（半導体装置）
５００ ＭＯＳＦＥＴ（半導体装置）
Ｆ１ 第１の面
Ｆ２ 第２の面

Claims (9)

  1. 第１の方向及び前記第１の方向に直交する第２の方向に平行な第１の面と、前記第１の面に対向する第２の面とを有する炭化珪素層と、
    前記炭化珪素層の中の前記第１の面の側に設けられ、前記第１の方向に延びる第１のトレンチと、
    前記炭化珪素層の中の前記第１の面の側に設けられ、前記第１のトレンチに対し前記第２の方向に設けられ、前記第１の方向に延びる第２のトレンチと、
    前記第１のトレンチの中に設けられた第１のゲート電極と、
    前記第２のトレンチの中に設けられた第２のゲート電極と、
    前記第１のゲート電極と前記炭化珪素層との間に設けられた第１のゲート絶縁層と、
    前記第２のゲート電極と前記炭化珪素層との間に設けられた第２のゲート絶縁層と、
    前記炭化珪素層の中に設けられ、前記第２の方向に延びた第１導電型の第１の炭化珪素領域と、
    前記炭化珪素層の中に設けられ、前記第２の方向に延び、前記第１の炭化珪素領域に対し前記第１の方向に位置する第２導電形の第２の炭化珪素領域と、
    前記炭化珪素層の中に設けられ、前記第２の方向に延び、前記第２の炭化珪素領域に対し前記第１の方向に位置する第１導電形の第３の炭化珪素領域と、
    前記炭化珪素層の中に設けられ、前記第２の方向に延び、前記第３の炭化珪素領域に対し前記第１の方向に位置する第２導電形の第４の炭化珪素領域と、
    前記炭化珪素層の中に設けられ、前記第２の方向に延び、前記第１の炭化珪素領域と前記第１の面との間に位置し、前記第１の炭化珪素領域に対し前記第１の面に垂直な第３の方向に位置し、前記第１のトレンチ及び前記第２のトレンチと前記第２の面との間に位置し、前記第１の炭化珪素領域の第１導電形不純物濃度よりも第１導電形不純物濃度の高い第１導電形の第５の炭化珪素領域と、
    前記炭化珪素層の中に設けられ、前記第２の方向に延び、前記第２の炭化珪素領域と前記第１の面との間に位置し、前記第２の炭化珪素領域に対し前記第３の方向に位置し、前記第１のトレンチ及び前記第２のトレンチと前記第２の面との間に位置し、前記第２の炭化珪素領域の第２導電形不純物濃度よりも第２導電形不純物濃度の高い第２導電形の第６の炭化珪素領域と、
    前記炭化珪素層の中に設けられ、前記第２の方向に延び、前記第３の炭化珪素領域と前記第１の面との間に位置し、前記第３の炭化珪素領域に対し前記第３の方向に位置し、前記第１のトレンチ及び前記第２のトレンチと前記第２の面との間に位置し、前記第３の炭化珪素領域の第１導電形不純物濃度よりも第１導電形不純物濃度の高い第１導電形の第７の炭化珪素領域と、
    前記炭化珪素層の中に設けられ、前記第２の方向に延び、前記第４の炭化珪素領域と前記第１の面との間に位置し、前記第４の炭化珪素領域に対し前記第３の方向に位置し、前記第１のトレンチ及び前記第２のトレンチと前記第２の面との間に位置し、前記第４の炭化珪素領域の第２導電形不純物濃度よりも第２導電形不純物濃度の高い第２導電形の第８の炭化珪素領域と、
    前記炭化珪素層の中に設けられ、前記第５の炭化珪素領域と前記第１の面との間、前記第６の炭化珪素領域と前記第１の面との間、前記第７の炭化珪素領域と前記第１の面との間、前記第８の炭化珪素領域と前記第１の面との間、前記第１のトレンチと前記第２のトレンチとの間に位置する第１導電形の第９の炭化珪素領域と、
    前記炭化珪素層の中に設けられ、前記第９の炭化珪素領域と前記第１の面との間に位置し、前記第１のトレンチと前記第２のトレンチとの間に位置する第２導電形の第１０の炭化珪素領域と、
    前記炭化珪素層の中に設けられ、前記第９の炭化珪素領域と前記第１の面との間に位置し、前記第１のトレンチと前記第２のトレンチとの間に位置し、前記第９の炭化珪素領域の第１導電形不純物濃度よりも第１導電形不純物濃度の高い第１導電形の第１１の炭化珪素領域と、
    前記炭化珪素層に対し前記第１の面の側に設けられ、前記第１０の炭化珪素領域及び前記第１１の炭化珪素領域に接する第１の電極と、
    前記炭化珪素層に対し前記第２の面の側に設けられた第２の電極と、
    を備える半導体装置。
  2. 前記第５の炭化珪素領域と前記第７の炭化珪素領域との間の前記第１の方向の距離は、前記第１の炭化珪素領域と前記第３の炭化珪素領域との間の前記第１の方向の距離よりも小さい請求項１記載の半導体装置。
  3. 前記第１１の炭化珪素領域は、前記第１０の炭化珪素領域に対し前記第１の方向に位置し、
    前記第１０の炭化珪素領域は、前記第５の炭化珪素領域に対し前記第３の方向に位置し、
    前記第１１の炭化珪素領域は、前記第６の炭化珪素領域に対し前記第３の方向に位置する請求項１又は請求項２記載の半導体装置。
  4. 前記炭化珪素層の中に設けられ、前記第９の炭化珪素領域と前記第１の面との間に位置し、前記第１のトレンチと前記第２のトレンチとの間に位置し、前記第７の炭化珪素領域に対し前記第３の方向に位置する第２導電形の第１２の炭化珪素領域と、
    前記炭化珪素層の中に設けられ、前記第９の炭化珪素領域と前記第１の面との間に位置し、前記第１のトレンチと前記第２のトレンチとの間に位置し、前記第８の炭化珪素領域に対し前記第３の方向に位置する第１導電形の第１３の炭化珪素領域とを、
    更に備える請求項３記載の半導体装置。
  5. 前記炭化珪素層の中に設けられ、前記第９の炭化珪素領域と前記第１の面との間に位置し、前記第１の方向に延び、前記第１のトレンチと前記第１０の炭化珪素領域との間に位置し、前記第１のトレンチと前記第１１の炭化珪素領域との間に位置し、前記第１のトレンチと前記第１２の炭化珪素領域との間に位置し、前記第１のトレンチと前記第１３の炭化珪素領域との間に位置し、前記第１０の炭化珪素領域の第２導電形不純物濃度よりも第２導電形不純物濃度の低い第２導電形の第１４の炭化珪素領域を、
    更に備える請求項４記載の半導体装置。
  6. 第１の方向及び前記第１の方向に直交する第２の方向に平行な第１の面と、前記第１の面に対向する第２の面とを有する炭化珪素層と、
    前記炭化珪素層の中の前記第１の面の側に設けられ、前記第１の方向に延びる第１のトレンチと、
    前記炭化珪素層の中の前記第１の面の側に設けられ、前記第１のトレンチに対し前記第２の方向に設けられ、前記第１の方向に延びる第２のトレンチと、
    前記第１のトレンチの中に設けられた第１のゲート電極と、
    前記第２のトレンチの中に設けられた第２のゲート電極と、
    前記第１のゲート電極と前記炭化珪素層との間に設けられた第１のゲート絶縁層と、
    前記第２のゲート電極と前記炭化珪素層との間に設けられた第２のゲート絶縁層と、
    前記炭化珪素層の中に設けられ、前記第１の方向に延びた第１導電型の第１の炭化珪素領域と、
    前記炭化珪素層の中に設けられ、前記第１の方向に延び、前記第１の炭化珪素領域に対し前記第２の方向に位置する第２導電形の第２の炭化珪素領域と、
    前記炭化珪素層の中に設けられ、前記第１の方向に延び、前記第２の炭化珪素領域に対し前記第２の方向に位置する第１導電形の第３の炭化珪素領域と、
    前記炭化珪素層の中に設けられ、前記第１の方向に延び、前記第３の炭化珪素領域に対し前記第２の方向に位置する第２導電形の第４の炭化珪素領域と、
    前記炭化珪素層の中に設けられ、前記第２の方向に延び、前記第１の炭化珪素領域と前記第１の面との間に位置し、前記第２の炭化珪素領域と前記第１の面との間に位置し、前記第３の炭化珪素領域と前記第１の面との間に位置し、前記第４の炭化珪素領域と前記第１の面との間に位置し、前記第１のトレンチ及び前記第２のトレンチと前記第２の面との間に位置し、前記第１の炭化珪素領域の第１導電形不純物濃度よりも第１導電形不純物濃度の高い第１導電形の第５の炭化珪素領域と、
    前記炭化珪素層の中に設けられ、前記第２の方向に延び、前記第１の炭化珪素領域と前記第１の面との間に位置し、前記第２の炭化珪素領域と前記第１の面との間に位置し、前記第３の炭化珪素領域と前記第１の面との間に位置し、前記第４の炭化珪素領域と前記第１の面との間に位置し、前記第１のトレンチ及び前記第２のトレンチと前記第２の面との間に位置し、前記第２の炭化珪素領域の第２導電形不純物濃度よりも第２導電形不純物濃度の高い第２導電形の第６の炭化珪素領域と、
    前記炭化珪素層の中に設けられ、前記第２の方向に延び、前記第１の炭化珪素領域と前記第１の面との間に位置し、前記第２の炭化珪素領域と前記第１の面との間に位置し、前記第３の炭化珪素領域と前記第１の面との間に位置し、前記第４の炭化珪素領域と前記第１の面との間に位置し、前記第１のトレンチ及び前記第２のトレンチと前記第２の面との間に位置し、前記第１の炭化珪素領域の第１導電形不純物濃度よりも第１導電形不純物濃度の高い第１導電形の第７の炭化珪素領域と、
    前記炭化珪素層の中に設けられ、前記第２の方向に延び、前記第１の炭化珪素領域と前記第１の面との間に位置し、前記第２の炭化珪素領域と前記第１の面との間に位置し、前記第３の炭化珪素領域と前記第１の面との間に位置し、前記第４の炭化珪素領域と前記第１の面との間に位置し、前記第１のトレンチ及び前記第２のトレンチと前記第２の面との間に位置し、前記第２の炭化珪素領域の第２導電形不純物濃度よりも第２導電形不純物濃度の高い第２導電形の第８の炭化珪素領域と、
    前記炭化珪素層の中に設けられ、前記第５の炭化珪素領域と前記第１の面との間、前記第６の炭化珪素領域と前記第１の面との間、前記第７の炭化珪素領域と前記第１の面との間、前記第８の炭化珪素領域と前記第１の面との間、前記第１のトレンチと前記第２のトレンチとの間に位置する第１導電形の第９の炭化珪素領域と、
    前記炭化珪素層の中に設けられ、前記第９の炭化珪素領域と前記第１の面との間に位置し、前記第１のトレンチと前記第２のトレンチとの間に位置する第２導電形の第１０の炭化珪素領域と、
    前記炭化珪素層の中に設けられ、前記第９の炭化珪素領域と前記第１の面との間に位置し、前記第１のトレンチと前記第２のトレンチとの間に位置し、前記第９の炭化珪素領域の第１導電形不純物濃度よりも第１導電形不純物濃度の高い第１導電形の第１１の炭化珪素領域と、
    前記炭化珪素層に対し前記第１の面の側に設けられ、前記第１０の炭化珪素領域及び前記第１１の炭化珪素領域に接する第１の電極と、
    前記炭化珪素層に対し前記第２の面の側に設けられた第２の電極と、
    を備える半導体装置。
  7. 前記第１１の炭化珪素領域は、前記第１０の炭化珪素領域に対し前記第１の方向に位置し、
    前記第１０の炭化珪素領域は、前記第５の炭化珪素領域に対し前記第１の面に垂直な第３の方向に位置し、
    前記第１１の炭化珪素領域は、前記第６の炭化珪素領域に対し前記第３の方向に位置する請求項６記載の半導体装置。
  8. 前記第１のトレンチは、前記第１の炭化珪素領域に対し前記第１の面に垂直な第３の方向に位置し、
    前記第９の炭化珪素領域は、前記第２の炭化珪素領域に対し前記第３の方向に位置する請求項６記載の半導体装置。
  9. 前記第１の炭化珪素領域と前記第４の炭化珪素領域との間の前記第２の方向の距離は、前記第５の炭化珪素領域と前記第８の炭化珪素領域との間の前記第１の方向の距離よりも大きい請求項６又は請求項７記載の半導体装置。
JP2022049040A 2022-03-24 2022-03-24 半導体装置 Pending JP2023142243A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2022049040A JP2023142243A (ja) 2022-03-24 2022-03-24 半導体装置
CN202210804976.9A CN116845105A (zh) 2022-03-24 2022-07-08 半导体装置
EP22194506.6A EP4250366A1 (en) 2022-03-24 2022-09-08 Semiconductor device
US17/941,725 US20230307496A1 (en) 2022-03-24 2022-09-09 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022049040A JP2023142243A (ja) 2022-03-24 2022-03-24 半導体装置

Publications (1)

Publication Number Publication Date
JP2023142243A true JP2023142243A (ja) 2023-10-05

Family

ID=83232559

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022049040A Pending JP2023142243A (ja) 2022-03-24 2022-03-24 半導体装置

Country Status (4)

Country Link
US (1) US20230307496A1 (ja)
EP (1) EP4250366A1 (ja)
JP (1) JP2023142243A (ja)
CN (1) CN116845105A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2024135369A (ja) * 2023-03-22 2024-10-04 株式会社東芝 半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4640436B2 (ja) * 2008-04-14 2011-03-02 株式会社デンソー 炭化珪素半導体装置の製造方法
JP5762689B2 (ja) * 2010-02-26 2015-08-12 株式会社東芝 半導体装置
JP7180402B2 (ja) * 2019-01-21 2022-11-30 株式会社デンソー 半導体装置
JP7486705B2 (ja) 2020-09-16 2024-05-20 株式会社坂本建運 拡大掘削装置および拡大掘削方法

Also Published As

Publication number Publication date
US20230307496A1 (en) 2023-09-28
EP4250366A1 (en) 2023-09-27
CN116845105A (zh) 2023-10-03

Similar Documents

Publication Publication Date Title
US10177251B2 (en) Semiconductor device, inverter circuit, drive device, vehicle, and elevator
CN112310216B (zh) 半导体装置、逆变器电路、驱动装置、车辆及升降机
JP2017168668A (ja) 半導体装置
JP7565542B2 (ja) 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
US10763354B2 (en) Semiconductor device, inverter circuit, driving device, vehicle, and elevator
JP6416143B2 (ja) 半導体装置
JP2020141113A (ja) 半導体装置
JP7030665B2 (ja) 半導体装置
US10770549B2 (en) Semiconductor device, inverter circuit, driving device, vehicle, and elevator
JP7538491B2 (ja) 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP2013182905A (ja) 半導体装置
JP2023142243A (ja) 半導体装置
JPWO2019077877A1 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6651801B2 (ja) 半導体装置および半導体装置の製造方法
JP2022094676A (ja) 半導体装置
US20240097020A1 (en) Semiconductor device, inverter circuit, drive device, vehicle, and elevator
JP2020047782A (ja) 半導体装置、インバータ回路、駆動装置、車両、および昇降機
JP7472059B2 (ja) 半導体装置
JP6933746B2 (ja) 半導体装置
US20240313104A1 (en) Semiconductor device
JP2024137536A (ja) 半導体装置
EP4250371A1 (en) Semiconductor device
JP6280629B2 (ja) 半導体装置
JP2024137537A (ja) 半導体装置
CN115911085A (zh) 半导体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240610