CN115911085A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN115911085A
CN115911085A CN202210015164.6A CN202210015164A CN115911085A CN 115911085 A CN115911085 A CN 115911085A CN 202210015164 A CN202210015164 A CN 202210015164A CN 115911085 A CN115911085 A CN 115911085A
Authority
CN
China
Prior art keywords
region
silicon carbide
mosfet
disposed
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210015164.6A
Other languages
English (en)
Inventor
河野洋志
大桥辉之
尾形昂洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Publication of CN115911085A publication Critical patent/CN115911085A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0646—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种半导体装置，具备：第一电极；第二电极；栅极电极，沿第一方向延伸；以及碳化硅层，具有第一面和第二面，包括：第一导电型的第一碳化硅区，具有第一区、与栅极电极相向的第二区以及与第一电极相接的第三区；第二区与第三区之间的第二导电型的第二碳化硅区；第二导电型的第三碳化硅区，在与第二碳化硅区之间夹着第二区；第二导电型的第四碳化硅区，在与第二碳化硅区之间夹着第三区；第一导电型的第五碳化硅区；第二导电型的第六碳化硅区，设置于第一区与第二碳化硅区之间；以及第二导电型的第七碳化硅区，在第一区与第二碳化硅区之间，在第一方向上与第六碳化硅区分开地设置。

Description

半导体装置
关联申请
本申请享有以日本专利申请2021-154761号(申请日：2021年9月22日)为基础申请的优先权。本申请通过参照该基础申请来包括基础申请的全部内容。
技术领域
实施方式主要涉及一种半导体装置。
背景技术
作为下一代的半导体器件用的材料，碳化硅备受期待。碳化硅具有与硅相比而言带隙为3倍、破坏电场强度为约10倍、导热率为约3倍这样的物性。如果有效利用该特性，则例如能够实现高耐压、低损耗且能够进行高温动作的Metal Oxide Semiconductor FieldEffect Transistor(MOSFET，金属氧化物半导体场效应晶体管)。
使用碳化硅的纵型MOSFET具有pn结二极管来作为内置二极管。例如，MOSFET被用作连接于感应性负载的开关元件。在该情况下，即使MOSFET为截止状态，通过使用pn结二极管也能够流通回流电流。
但是，如果使用进行双极动作的pn结二极管来流通回流电流，则由于载流子的复合能量而在碳化硅层中堆垛缺陷生长。如果在碳化硅层中堆垛缺陷生长，则产生MOSFET的导通电阻增大这样的问题。MOSFET的导通电阻的增大招致MOSFET的可靠性的下降。例如，通过在MOSFET中设置进行单极动作的Schottky Barrier Diode(SBD，肖特基势垒二极管)来作为内置二极管，能够抑制碳化硅层中的堆垛缺陷。
有时MOSFET被瞬间性地施加大至超过稳定状态的浪涌电压。如果被施加大的浪涌电压，则流过大的浪涌电流而发热，MOSFET被破坏。MOSFET所容许的浪涌电流的最大容许峰值电流值(IFSM)被称为浪涌电流耐量。在设置有SBD的MOSFET中，从提高可靠性的观点出发，期望提高浪涌电流耐量。
发明内容
实施方式提供浪涌电流耐量提高的半导体装置。
实施方式的半导体装置具备：
第一电极；
第二电极；
栅极电极，沿第一方向延伸；
碳化硅层，设置于所述第一电极与所述第二电极之间，具有所述第一电极侧的与所述第一方向平行的第一面和所述第二电极侧的第二面，该碳化硅层包括：
第一导电型的第一碳化硅区，具有第一区、设置于所述第一区与所述第一面之间且与所述第一面相接且与所述栅极电极相向的第二区、以及设置于所述第一区与所述第一面之间且与所述第一面相接且与所述第一电极相接的第三区；
第二导电型的第二碳化硅区，设置于所述第一区与所述第一面之间，位于所述第二区与所述第三区之间，与所述栅极电极相向，与所述第一电极电连接；
第二导电型的第三碳化硅区，设置于所述第一区与所述第一面之间，在与所述第二碳化硅区之间存在所述第二区，与所述栅极电极相向，与所述第一电极电连接；
第二导电型的第四碳化硅区，设置于所述第一区与所述第一面之间，在与所述第二碳化硅区之间存在所述第三区，与所述第一电极电连接；
第一导电型的第五碳化硅区，设置于所述第二碳化硅区与所述第一面之间，与所述第一电极电连接；
第二导电型的第六碳化硅区，设置于所述第一区与所述第二碳化硅区之间；及
第二导电型的第七碳化硅区，在所述第一区与所述第二碳化硅区之间，在所述第一方向上与所述第六碳化硅区分开地设置；以及
栅极绝缘层，设置于所述栅极电极与所述第二碳化硅区之间、所述栅极电极与所述第三碳化硅区之间以及所述栅极电极与所述第二区之间。
附图说明
图1是第一实施方式的半导体装置的示意截面图。
图2是第一实施方式的半导体装置的示意顶视图。
图3是第一实施方式的半导体装置的示意截面图。
图4是第一实施方式的半导体装置的示意截面图。
图5是第一实施方式的半导体装置的示意截面图。
图6是第一实施方式的半导体装置的示意截面图。
图7是第一实施方式的半导体装置的示意截面图。
图8是第一实施方式的半导体装置的示意截面图。
图9是第一实施方式的半导体装置的等效电路图。
图10是第一实施方式的半导体装置的作用及效果的说明图。
图11是第一实施方式的半导体装置的作用及效果的说明图。
图12是第一实施方式的半导体装置的作用及效果的说明图。
图13是第二实施方式的半导体装置的示意截面图。
图14是第二实施方式的半导体装置的示意截面图。
图15是第二实施方式的半导体装置的示意截面图。
图16是第三实施方式的半导体装置的示意截面图。
图17是第三实施方式的半导体装置的示意截面图。
图18是第三实施方式的半导体装置的示意截面图。
图19是第四实施方式的半导体装置的示意截面图。
图20是第四实施方式的半导体装置的示意截面图。
图21是第四实施方式的半导体装置的示意截面图。
图22是第五实施方式的半导体装置的示意截面图。
图23是第五实施方式的半导体装置的示意截面图。
图24是第五实施方式的半导体装置的示意截面图。
图25是第五实施方式的变形例的半导体装置的示意截面图。
图26是第六实施方式的半导体装置的示意截面图。
图27是第六实施方式的半导体装置的示意顶视图。
图28是第六实施方式的半导体装置的示意截面图。
具体实施方式
以下，参照图来说明本发明的实施方式。此外，在以下的说明中，对相同或类似的构件等附加相同的符号，关于说明过一次的构件等，有时适当省略其说明。
另外，在以下的说明中，在存在n+、n、n-和、p+、p、p-的标记的情况下，这些标记表示各导电型中的杂质浓度的相对性的高低。即，n+表示与n相比n型杂质浓度相对高，n-表示与n相比n型杂质浓度相对低。另外，p+表示与p相比p型杂质浓度相对高，p-表示与p相比p型杂质浓度相对低。此外，还有时将n+型、n-型仅记载为n型，将p+型、p-型仅记载为p型。
此外，在本说明书中，除非另有记载，设“杂质浓度”是指补偿了相反导电型的杂质的浓度后的浓度。即，n型的碳化硅区的n型杂质浓度是指，从n型杂质的浓度减去p型杂质的浓度后的浓度。另外，p型的碳化硅区的p型杂质浓度是指，从p型杂质的浓度减去n型杂质的浓度后的浓度。
此外，在本说明书中，除非另有记载，设“碳化硅区的杂质浓度”是相应的碳化硅区的最大杂质浓度。
关于杂质浓度，例如能够通过Time of Flight-Secondary Ion MassSpectrometry(TOF-SIMS，飞行时间-二次离子质谱分析法)来进行测定。另外，关于杂质浓度的相对性的高低，例如还能够根据通过Scanning Capacitance Microscopy(SCM，扫描式电容显微镜)求出的载流子浓度的高低来进行判断。另外，关于杂质区的深度、厚度等距离，例如能够通过TOF-SIMS求出。另外，关于杂质区的深度、厚度、宽度、间隔等距离，例如能够根据SCM像与Atomic Force Microscope(AFM，原子力显微镜)像的合成图像求出。
(第一实施方式)
第一实施方式的半导体装置具备：第一电极；第二电极；栅极电极，沿第一方向延伸；碳化硅层，设置于第一电极与第二电极之间，具有第一电极侧的与第一方向平行的第一面和第二电极侧的第二面，包括：第一导电型的第一碳化硅区，具有第一区、设置于第一区与第一面之间且与第一面相接且与栅极电极相向的第二区以及设置于第一区与第一面之间且与第一面相接且与第一电极相接的第三区；第二导电型的第二碳化硅区，设置于第一区与第一面之间，位于第二区与第三区之间，与栅极电极相向，与第一电极电连接；第二导电型的第三碳化硅区，设置于第一区与第一面之间，在与第二碳化硅区之间存在第二区，与栅极电极相向，与第一电极电连接；第二导电型的第四碳化硅区，设置于第一区与第一面之间，在与第二碳化硅区之间存在第三区，与第一电极电连接；第一导电型的第五碳化硅区，设置于第二碳化硅区与第一面之间，与第一电极电连接；第二导电型的第六碳化硅区，设置于第一区与第二碳化硅区之间；以及第二导电型的第七碳化硅区，在第一区与第二碳化硅区之间，在第一方向上与第六碳化硅区分开地设置；以及栅极绝缘层，设置于栅极电极与第二碳化硅区之间、栅极电极与第三碳化硅区之间以及栅极电极与第二区之间。
图1是第一实施方式的半导体装置的示意截面图。图2是第一实施方式的半导体装置的示意顶视图。图3、图4、图5、图6、图7以及图8是第一实施方式的半导体装置的示意截面图。
图1是图2的AA’截面。图2是表示碳化硅层表面的碳化硅区和电极的布局图案的图。图2表示去除第一电极和层间绝缘层后的状态。图3是图2的BB’截面。图4是图2的CC’截面。图5是图2的DD’截面。图6是图2的EE’截面。图7是图2的FF’截面。图8是图1的GG’截面。
第一实施方式的半导体装置是使用碳化硅的平面栅极型的纵型MOSFET 100。第一实施方式的MOSFET 100例如是通过离子注入来形成体区和源极区的Double ImplantationMOSFET(DIMOSFET，双注入MOSFET)。另外，第一实施方式的MOSFET 100具备SBD来作为内置二极管。
以下，以第一导电型为n型、第二导电型为p型的情况为例进行说明。MOSFET 100是以电子为载流子的纵型的n沟道型的MOSFET。
MOSFET 100具备碳化硅层10、源极电极12(第一电极)、漏极电极14(第二电极)、栅极绝缘层16、栅极电极18、层间绝缘层20。MOSFET 100包括多个MOSFET区和多个SBD区。
在碳化硅层10中包括n+型的漏极区22、n-型的漂移区24(第一碳化硅区)、p型的体区26、n+型的源极区28(第五碳化硅区)、p+型的体接触区30(第八碳化硅区)、p型的柱区32。
p型的体区26包括p型的第一体区26a(第二碳化硅区)、p型的第二体区26b(第三碳化硅区)以及p型的第三体区26c(第四碳化硅区)。p型的柱区32包括p型的第一柱区32a(第六碳化硅区)和p型的第二柱区32b(第七碳化硅区)。漂移区24具有下部区24a、JFET区24b(第一区)以及JBS区24c(第二区)。
源极电极12是第一电极的一例。漏极电极14是第二电极的一例。漂移区24是第一碳化硅区的一例。第一体区26a是第二碳化硅区的一例。第二体区26b是第三碳化硅区的一例。第三体区26c是第四碳化硅区的一例。源极区28是第五碳化硅区的一例。体接触区30是第八碳化硅区的一例。第一柱区32a是第六碳化硅区的一例。第二柱区32b是第七碳化硅区的一例。
碳化硅层10设置于源极电极12与漏极电极14之间。碳化硅层10是单晶的SiC。碳化硅层10例如是4H-SiC。
碳化硅层10具备第一面(图1中“P1”)和第二面(图1中“P2”)。以下，有时将第一面P1称为表面，将第二面P2称为背面。第一面P1位于碳化硅层10的源极电极12侧。另外，第二面P2位于碳化硅层10的漏极电极14侧。第一面P1与第二面P2相向。此外，以下，“深度”是指，以第一面为基准朝向第二面的方向的深度。
第一面与第一方向及第二方向平行。第二方向与第一方向垂直。
第一面P1例如是相对于(0001)面倾斜0度以上且8度以下的面。另外，第二面P2例如是相对于(000-1)面倾斜0度以上且8度以下的面。(0001)面被称为硅面。(000-1)面被称为碳面。
如图1所示，MOSFET 100包括多个MOSFET区和多个SBD区。在MOSFET区中形成有MOSFET。在SBD区中形成有SBD。
MOSFET区沿第一方向延伸。MOSFET区在第二方向上重复配置。
SBD区沿第一方向延伸。SBD区在第二方向上重复配置。在第二方向上相邻的SBD区之间设置2个MOSFET区。在MOSFET 100中，MOSFET区与SBD区的数量的比例为2比1。
MOSFET区与SBD区的比例不限定于2比1。例如，也可以是1比1或3比1、或者其它比例。
n+型的漏极区22设置于碳化硅层10的背面侧。漏极区22例如包含氮(N)来作为n型杂质。漏极区22的n型杂质浓度例如为1×1018cm-3以上且1×1021cm-3以下。
n-型的漂移区24设置于漏极区22与第一面P1之间。n-型的漂移区24设置于源极电极12与漏极电极14之间。n-型的漂移区24设置于栅极电极18与漏极电极14之间。
n-型的漂移区24设置于漏极区22上。漂移区24例如包含氮(N)来作为n型杂质。漂移区24的n型杂质浓度低于漏极区22的n型杂质浓度。漂移区24的n型杂质浓度例如为4×1014cm-3以上且1×1017cm-3以下。漂移区24的厚度例如为5μm以上且150μm以下。
n-型的漂移区24具有下部区24a、JFET区24b以及JBS区24c。此外，JBS是JunctionBarrier Schotkky的缩写。
JFET区24b设置于下部区24a与第一面P1之间。JFET区24b与第一面P1相接。JFET区24b设置于相邻的2个体区之间。例如，JFET区24b设置于第一体区26a与第二体区26b之间。
JFET区24b沿第一方向延伸。JFET区24b将栅极绝缘层16夹在其间而与栅极电极18相向。
JFET区24b作为MOSFET 100的电流路径发挥功能。JFET区24b的n型杂质浓度例如高于下部区24a的n型杂质浓度。JFET区24b的n型杂质浓度例如为5×1016cm-3以上且2×1017cm-3以下。
JBS区24c设置于下部区24a与第一面P1之间。JBS区24c与第一面P1相接。JBS区24c设置于相邻的2个体区之间。例如，JBS区24c设置于第一体区26a与第三体区26c之间。
JBS区24c沿第一方向延伸。JBS区24c与源极电极12相接。
JBS区24c是SBD的阴极侧的杂质区。JBS区24c具有降低肖特基界面的电场的功能。JBS区24c的n型杂质浓度例如高于下部区24a的n型杂质浓度。JBS区24c的n型杂质浓度例如为5×1016cm-3以上且2×1017cm-3以下。
p型的体区26设置于漂移区24与第一面P1之间。体区26沿第一方向延伸。体区26作为MOSFET 100的沟道区发挥功能。
体区26例如包含铝(Al)来作为p型杂质。体区26的p型杂质浓度例如为5×1017cm-3以上且5×1019cm-3以下。
体区26的深度例如是0.5μm以上且1.0μm以下。
体区26与源极电极12电连接。体区26被固定为源极电极12的电位。
体区26的一部分与第一面P1相接。体区26的一部分与栅极电极18相向。体区26的一部分成为MOSFET 100的沟道区。栅极绝缘层16被夹在体区26的一部分与栅极电极18之间。
第一体区26a与第二体区26b在第二方向上分开。第一体区26a与第二体区26b在第二方向上相邻。
第一体区26a与第三体区26c在第二方向上分开。第一体区26a与第三体区26c在第二方向上相邻。
在第一体区26a与第二体区26b之间设置JFET区24b。在第二体区26b与第三体区26c之间设置JBS区24c。第一体区26a被夹在JFET区24b与JBS区24c之间。
n+型的源极区28设置于体区26与第一面P1之间。例如，源极区28设置于第一体区26a与第一面P1之间。源极区28沿第一方向延伸。
源极区28例如包含磷(P)或氮(N)来作为n型杂质。源极区28的n型杂质浓度高于漂移区24的n型杂质浓度。
源极区28的n型杂质浓度例如为1×1019cm-3以上且1×1021cm-3以下。源极区28的深度比体区26的深度浅。源极区28的深度例如为0.05μm以上且0.2μm以下。
源极区28与源极电极12相接。源极区28与源极电极12电连接。源极区28与源极电极12之间的接触例如是欧姆接触。源极区28被固定为源极电极12的电位。
p+型的体接触区30设置于体区26与第一面P1之间。体接触区30设置于体区26与源极电极12之间。体接触区30沿第一方向延伸。
体接触区30的p型杂质的杂质浓度高于体区26的p型杂质浓度。
体接触区30例如包含铝(Al)来作为p型杂质。体接触区30的p型杂质浓度例如为1×1019cm-3以上且1×1021cm-3以下。
体接触区30的深度例如为0.3μm以上且0.6μm以下。
体接触区30与源极电极12相接。体接触区30与源极电极12电连接。体接触区30与源极电极12之间的接触例如是欧姆接触。体接触区30被固定为源极电极12的电位。
柱区32设置于漂移区24与体区26之间。柱区32设置于下部区24a与体区26之间。
例如，p型的第一柱区32a设置于漂移区24与第一体区26a之间。第一柱区32a设置于下部区24a与第一体区26a之间。
例如，p型的第二柱区32b设置于漂移区24与第一体区26a之间。第二柱区32b设置于下部区24a与第一体区26a之间。
柱区32例如被漂移区24包围。柱区32例如被下部区24a包围。
柱区32例如将漂移区24夹在其间而在第一方向上重复配置。另外，柱区32例如将漂移区24夹在其间而在第二方向上重复配置。
第二柱区32b在第一方向上与第一柱区32a分开地设置。
柱区32与体区26相接。例如，第一柱区32a与第一体区26a相接。例如，第二柱区32b与第一体区26a相接。
柱区32的第二方向的长度小于体区26的第二方向的长度。例如，第一柱区32a的第二方向的长度(图1中的d1)小于第一体区26a的第二方向的长度(图1中的d2)。例如，第二柱区32b的第二方向的长度小于第一体区26a的第二方向的长度(图1中的d2)。
柱区32的第一方向的长度例如为体区26的第二方向的长度的2倍以下。例如，第一柱区32a的第一方向的长度为第一体区26a的第二方向的长度(图1中的d2)的2倍以下。例如，第二柱区32b的第一方向的长度为第一体区26a的第二方向的长度(图1中的d2)的2倍以下。
柱区32的深度例如为体区的深度的1.5倍以上。例如，第一柱区32a的深度(图1中的d3)为第一体区26a的深度(图1中的d4)的2倍以上。
柱区32的深度例如为1.0μm以上且2.0μm以下。
柱区32与JBS区24c之间的第二方向的距离小于柱区32与JFET区24b之间的第二方向的距离。例如，第一柱区32a与JBS区24c之间的第二方向的距离小于第一柱区32a与JFET区24b之间的第二方向的距离。
在第一方向上相邻的2个柱区32之间的距离例如为体区26的第二方向的长度以下。例如，第一柱区32a与第二柱区32b之间的距离(图5中的d5)为第一体区26a的第二方向的长度(图1中的d2)以下。
在第一方向上相邻的2个柱区32之间的距离例如为JBS区24c的第二方向的宽度的2分之1以上。例如，第一柱区32a与第二柱区32b之间的距离(图5中的d5)为JBS区24c的第二方向的宽度的2分之1以上。
柱区32例如包含铝(Al)来作为p型杂质。柱区32的p型杂质浓度例如为1×1017cm-3以上且1×1019cm-3以下。柱区32的p型杂质浓度例如低于体区26的p型杂质浓度。
柱区32例如与体区26电连接。柱区32例如与源极电极12电连接。柱区32被固定为源极电极12的电位。
栅极电极18设置于碳化硅层10的第一面P1侧。栅极电极18沿第一方向延伸。多个栅极电极18在第二方向上彼此并行地配置。
栅极电极18是导电层。栅极电极18例如是包含p型杂质或n型杂质的多晶硅。
栅极电极18与体区26相向。栅极电极18与JFET区24b相向。
栅极绝缘层16设置于栅极电极18与体区26之间。例如，栅极绝缘层16设置于栅极电极18与第一体区26a之间、栅极电极18与第二体区26b之间以及栅极电极18与第三体区26c之间。栅极绝缘层16设置于栅极电极18与JFET区24b之间。栅极绝缘层16设置于栅极电极18与源极区28之间。
栅极绝缘层16例如是氧化硅。对于栅极绝缘层16例如能够应用High-k绝缘材料(高介电常数绝缘材料)。
层间绝缘层20设置于栅极电极18上和碳化硅层10上。层间绝缘层20例如是氧化硅。
源极电极12与碳化硅层10相接。源极电极12与源极区28相接。源极电极12与体接触区30相接。源极电极12与JBS区24c相接。
源极电极12例如具有硅化物层12a和金属层12b。硅化物层12a设置于碳化硅层10与金属层12b之间。硅化物层12a沿第一方向延伸。
硅化物层12a与源极区28相接。硅化物层12a与体接触区30相接。
源极电极12作为SBD的阳极发挥功能。
源极电极12的硅化物层12a包含硅化物。硅化物层12a例如是镍硅化物或钛硅化物。
通过设置硅化物层12a，源极电极12与源极区28之间的接触成为欧姆接触。通过设置硅化物层12a，源极电极12与体接触区30之间的接触成为欧姆接触。
源极电极12的金属层12b包含金属。金属层12b例如是钛(Ti)与铝(Al)的层叠构造。
源极电极12的金属层12b与JBS区24c之间的接触成为肖特基接触。
漏极电极14设置于碳化硅层10的背面上。漏极电极14与漏极区22相接。
漏极电极14例如是金属或金属半导体化合物。漏极电极14例如包含从包括镍硅化物、钛(Ti)、镍(Ni)、银(Ag)以及金(Au)的群中选择的至少一个材料。
在MOSFET 100为导通状态时，从漏极电极14通过漏极区22、下部区24a、JFET区24b、在体区26中形成的沟道以及源极区28向源极电极12流过电流。
在SBD区被施加了正向偏置时，从源极电极12通过JBS区24c、下部区24a以及漏极区22向漏极电极14流过电流。
接着，说明第一实施方式的MOSFET 100的作用及效果。
图9是第一实施方式的半导体装置的等效电路图。在MOSFET 100中，在源极电极12与漏极电极14之间，与晶体管并联地连接pn二极管和SBD来作为内置二极管。体区26是pn结二极管的阳极侧的杂质区，漂移区24是pn结二极管的阴极侧的杂质区。另外，源极电极12是SBD的阳极，JBS区24c成为SBD的阴极侧的杂质区。
例如，考虑MOSFET 100被用作连接于感应性负载的开关元件的情况。在MOSFET100的截止时，有时由于起因于感应性负载的感应电流而源极电极12被施加相对于漏极电极14而言为正的电压。在该情况下，在内置二极管中流过正向电流。该状态还被称为反向导通状态。
假如MOSFET不具备SBD，则在pn结二极管中流过正向电流。pn结二极管进行双极动作。当使用进行双极动作的pn结二极管流通回流电流时，由于载流子的复合能量而在碳化硅层中存在基底面位错(BPD)的情况下，有时生长为堆垛缺陷。如果在碳化硅层中堆垛缺陷生长，则产生MOSFET的导通电阻增大这样的问题。MOSFET的导通电阻的增大招致MOSFET的可靠性的下降。
MOSFET 100具备SBD。在SBD中开始流过正向电流的正向电压(Vf)低于pn结二极管的正向电压(Vf)。因而，在pn结二极管之前，在SBD中流过正向电流。
SBD进行单极动作。因此，即使流过正向电流，也不会由于载流子的复合能量而在碳化硅层10中堆垛缺陷生长。因而，抑制MOSFET 100的导通电阻的增大。因此，MOSFET 100的可靠性提高。
在此，有时MOSFET的源极电极与漏极电极之间超过稳定状态而瞬间性地被施加以源极电极12为正的大的浪涌电压。如果被施加大的浪涌电压，则在MOSFET中流过大的浪涌电流，有时由于发热而MOSFET被破坏。
MOSFET所容许的浪涌电流的最大容许峰值电流值(IFSM)被称为浪涌电流耐量。在设置有SBD的MOSFET中，从提高可靠性的观点出发，期望提高浪涌电流耐量。
图10是第一实施方式的半导体装置的作用及效果的说明图。图10表示MOSFET被施加了以源极电极为正的电压的情况下流过的电流特性。在图10中，为了表示二极管的特性，将被施加的电压称为正向电压，将流过的电流称为正向电流。浪涌电流是正向电流。
虚线表示比较例的MOSFET的电流电压特性。另外，实线表示第一实施方式的MOSFET 100的电流电压特性。比较例的MOSFET不具备柱区32，在这一点上与第一实施方式的MOSFET 100不同。
图11和图12是第一实施方式的半导体装置的作用及效果的说明图。图11和图12用箭头表示第一实施方式的MOSFET 100被施加了以源极电极为正的电压的情况下流过的正向电流的电流路径。
图11表示图2的BB’截面。图12表示图1的GG’截面。
如图11所示，从源极电极12通过JBS区24c向漏极电极14流过的正向电流在漂移区24内向体区26侧沿横向扩展。由于正向电流流过体区26的下部，施加到pn结的电压有效地下降。因而，pn结二极管开始双极动作的正向电压(Vf_PN)上升。因此，能够抑制在MOSFET100为稳定状态下流通回流电流(图10中的I0)时pn结二极管进行动作。该作用在不具备柱区32的比较例的MOSFET中也同样。
但是，如果pn结二极管开始双极动作的正向电压(VfPN)过高，则在被施加大至超过稳定状态的浪涌电压的情况下，有可能浪涌电流耐量下降。
例如，在比较例的MOSFET中，正向电压是VfPN1。例如，在比较例的MOSFET中，浪涌电流I1成为最大容许峰值电流值。如果浪涌电流超过浪涌电流I1，则比较例的MOSFET由于发热而被破坏。
第一实施方式的MOSFET 100具备柱区32。因此，如图12所示，在漂移区24中流动的正向电流通过在第一方向上相邻的第一柱区32a与第二柱区32b之间的狭窄部(图12的虚线框部)而流过体区26的下部。换言之，正向电流的路径由于相邻的柱区32而变狭窄。
在MOSFET 100中，特别是在被施加了大的浪涌电压的情况下，浪涌电流集中于狭窄部，由此狭窄部的温度上升。由于狭窄部的温度上升，狭窄部的电阻上升，进一步抑制流过体区26的下部的正向电流。通过进一步抑制流过体区26的下部的正向电流，抑制施加到pn结的电压的下降，pn结二极管开始双极动作的正向电压(Vf_PN)与比较例的MOSFET相比下降。例如，pn结二极管的正向电压从VfPN1下降至VfPN2。
由于pn结二极管的正向电压下降，因此在MOSFET 100中，与比较例的MOSFET相比，能够流通低电压且大的浪涌电流。因而，例如当考虑容许的损耗相同的情况时，最大容许峰值电流值成为大于浪涌电流I1的浪涌电流I2。因此，MOSFET 100的浪涌电流耐量提高。
从抑制正向电压的过度的下降的观点出发，优选的是，避免狭窄部的第二方向的长度过长。因而，优选的是，柱区32的第二方向的长度小于体区26的第二方向的长度。例如，优选的是，第一柱区32a的第二方向的长度(图1中的d1)小于第一体区26a的第二方向的长度(图1中的d2)。
从使浪涌电流有效地集中于狭窄部的观点出发，优选的是，柱区32的深度为体区的深度的1.5倍以上，更优选为3倍以上。例如，优选的是，第一柱区32a的深度(图1中的d3)为第一体区26a的深度(图1中的d4)的1.5倍以上，更优选为3倍以上。
从使浪涌电流有效地集中于狭窄部的观点出发，优选的是，柱区32接近JBS区24c。因而，优选的是，柱区32与JBS区24c之间的第二方向的距离小于柱区32与JFET区24b之间的第二方向的距离。例如，优选的是，第一柱区32a与JBS区24c之间的第二方向的距离比第一柱区32a与JFET区24b之间的第二方向的距离短。
从使浪涌电流有效地集中于狭窄部的观点出发，优选的是，在第一方向上相邻的2个柱区32之间的距离小。例如，优选的是，在第一方向上相邻的2个柱区32之间的距离为体区26的第二方向的长度以下。例如，优选的是，第一柱区32a与第二柱区32b之间的距离(图5中的d5)为第一体区26a的第二方向的长度(图1中的d2)以下。
从抑制MOSFET 100的绝缘破坏耐压的下降的观点出发，优选的是，柱区32的p型杂质浓度低。因而，优选的是，柱区32的p型杂质浓度低于体区26的p型杂质浓度。
以上，根据第一实施方式，在流过浪涌电流时以低电压使pn结二极管动作，由此实现浪涌电流耐量提高的MOSFET。
(第二实施方式)
在第二实施方式的半导体装置中，第六碳化硅区设置于第一区与第二区之间以及第一区与第三碳化硅区之间，第七碳化硅区设置于第一区与第二区之间以及第一区与第三碳化硅区之间，在这一点上与第一实施方式的半导体装置不同。以下，关于与第一实施方式相同的内容，有时省略描述。
图13、图14以及图15是第二实施方式的半导体装置的示意截面图。
图13是与第一实施方式的图1对应的截面图。图13是图14的AA’截面。
图14是与第一实施方式的图8对应的截面图。图14是图13的GG’截面。
图15是与第一实施方式的图4对应的截面图。图15是图14的CC’截面。
第二实施方式的半导体装置是使用碳化硅的平面栅极型的纵型MOSFET 200。第二实施方式的MOSFET 200例如是DIMOSFET。另外，MOSFET 200具备SBD来作为内置二极管。
柱区32设置于下部区24a与JFET区24b之间。柱区32设置于在第二方向上将JFET区24b夹在其间地相邻的2个体区26这两方与下部区24a之间。
例如，第一柱区32a设置于下部区24a与JFET区24b之间。另外，例如，第一柱区32a设置于下部区24a与第一体区26a之间，且第一柱区32a设置于下部区24a与第二体区26b之间。第一柱区32a与第一体区26a及第二体区26b相接。
例如，第二柱区32b设置于下部区24a与JFET区24b之间。另外，例如，第二柱区32b设置于下部区24a与第一体区26a之间，且第二柱区32b设置于下部区24a与第二体区26b之间。第二柱区32b与第一体区26a及第二体区26b相接。
在第二实施方式的MOSFET 200中，柱区32的第二方向的长度长。因而，在被施加了浪涌电压的情况下，狭窄部处的浪涌电流的集中的程度与第一实施方式的MOSFET 100相比变大。因而，狭窄部的温度的上升也变大，电阻的上升也变大。因而，进一步抑制流过体区26的下部的正向电流。因而，pn结二极管开始双极动作的正向电压(Vf_PN)与第一实施方式的MOSFET 100相比下降。因此，MOSFET 200的浪涌电流耐量与第一实施方式的MOSFET 100相比提高。
在MOSFET为导通状态时，有时连接于MOSFET的负载发生故障而负载电阻变小。在该情况下，MOSFET成为短路状态，在MOSFET中流过大电流。从MOSFET成为短路状态起至被破坏为止的时间被称为短路耐量。如果短路耐量下降，则MOSFET的可靠性下降。
在第二实施方式的MOSFET 200中，在JFET区24b之下设置柱区32。因此，在MOSFET200成为短路状态的情况下，流过MOSFET 200的电流在JFET区24b之间变狭窄。因此，抑制在MOSFET 200成为短路状态的情况下流过MOSFET 200的电流，MOSFET 200的短路耐量提高。
以上，根据第二实施方式，在流过浪涌电流时以低电压使pn结二极管动作，由此实现浪涌电流耐量提高的MOSFET。另外，根据第二实施方式，实现短路耐量提高的MOSFET。
(第三实施方式)
在第三实施方式的半导体装置中，第六碳化硅区设置于第一区与第三区之间以及第一区与第四碳化硅区之间，第七碳化硅区设置于第一区与第三区之间以及第一区与第四碳化硅区之间，在这一点上与第一实施方式的半导体装置不同。以下，关于与第一实施方式相同的内容，有时省略描述。
图16、图17以及图18是第三实施方式的半导体装置的示意截面图。图16、图17以及图18是第三实施方式的半导体装置的示意截面图。
图16是与第一实施方式的图1对应的截面图。图16是图17的AA’截面。图17是与第一实施方式的图8对应的截面图。图17是图16的GG’截面。图18是与第一实施方式的图4对应的截面图。图18是图17的CC’截面。
第三实施方式的半导体装置是使用碳化硅的平面栅极型的纵型MOSFET 300。第三实施方式的MOSFET 300例如是DIMOSFET。另外，MOSFET 300具备SBD来作为内置二极管。
柱区32设置于下部区24a与JBS区24c之间。柱区32设置于在第二方向上将JBS区24c夹在其间地相邻的2个体区26这两方与下部区24a之间。
例如，第一柱区32a设置于下部区24a与JBS区24c之间。另外，例如，第一柱区32a设置于下部区24a与第一体区26a之间，且第一柱区32a设置于下部区24a与第三体区26c之间。第一柱区32a与第一体区26a及第三体区26c相接。
例如，第二柱区32b设置于下部区24a与JBS区24c之间。另外，例如，第二柱区32b设置于下部区24a与第一体区26a之间，且第二柱区32b设置于下部区24a与第三体区26c之间。第二柱区32b与第一体区26a及第三体区26c相接。
在第三实施方式的MOSFET 300中，柱区32还设置于JBS区24c之下。因而，在被施加了浪涌电压的情况下，从JBS区24c向下部区24a流过的浪涌电流的路径变窄。因而，在被施加了浪涌电压的情况下，狭窄部处的浪涌电流的集中的程度与第一实施方式的MOSFET 100相比变大。因而，狭窄部的温度的上升也变大，电阻的上升也变大。因而，进一步抑制流过体区26的下部的正向电流。因而，pn结二极管开始双极动作的正向电压(Vf_PN)与第一实施方式的MOSFET 100相比下降。因此，MOSFET 300的浪涌电流耐量与第一实施方式的MOSFET100相比提高。
以上，根据第三实施方式，在流过浪涌电流时以低电压使pn结二极管动作，由此实现浪涌电流耐量提高的MOSFET。
(第四实施方式)
在第四实施方式的半导体装置中，第六碳化硅区设置于第一区与第二区之间以及第一区与第三碳化硅区之间，第七碳化硅区设置于第一区与第二区之间以及第一区与第三碳化硅区之间，在这一点上与第一实施方式的半导体装置不同。另外，在第四实施方式的半导体装置中，第六碳化硅区设置于第一区与第三区之间以及第一区与第四碳化硅区之间，第七碳化硅区设置于第一区与第三区之间以及第一区与第四碳化硅区之间，在这一点上与第一实施方式的半导体装置不同。以下，关于与第一实施方式相同的内容，有时省略描述。
图19、图20以及图21是第四实施方式的半导体装置的示意截面图。图19、图20以及图21是第四实施方式的半导体装置的示意截面图。
图19是与第一实施方式的图1对应的截面图。图19是图20的AA’截面。图20是与第一实施方式的图8对应的截面图。图20是图19的GG’截面。图21是与第一实施方式的图4对应的截面图。图21是图20的CC’截面。
第四实施方式的半导体装置是使用碳化硅的平面栅极型的纵型MOSFET 400。第四实施方式的MOSFET 400例如是DIMOSFET。另外，MOSFET 400具备SBD来作为内置二极管。
柱区32设置于下部区24a与JFET区24b之间。柱区32设置于在第二方向上将JFET区24b夹在其间地相邻的2个体区26这两方与下部区24a之间。
例如，第一柱区32a设置于下部区24a与JFET区24b之间。另外，例如，第一柱区32a设置于下部区24a与第一体区26a之间，且第一柱区32a设置于下部区24a与第二体区26b之间。第一柱区32a与第一体区26a及第二体区26b相接。
例如，第二柱区32b设置于下部区24a与JFET区24b之间。另外，例如，第二柱区32b设置于下部区24a与第一体区26a之间，且第二柱区32b设置于下部区24a与第二体区26b之间。第二柱区32b与第一体区26a及第二体区26b相接。
另外，柱区32设置于下部区24a与JBS区24c之间。柱区32设置于在第二方向上将JBS区24c夹在其间地相邻的2个体区26这两方与下部区24a之间。
例如，第一柱区32a设置于下部区24a与JBS区24c之间。另外，例如，第一柱区32a设置于下部区24a与第一体区26a之间，且第一柱区32a设置于下部区24a与第三体区26c之间。第一柱区32a与第一体区26a及第三体区26c相接。
例如，第二柱区32b设置于下部区24a与JBS区24c之间。另外，例如，第二柱区32b设置于下部区24a与第一体区26a之间，且第二柱区32b设置于下部区24a与第三体区26c之间。第二柱区32b与第一体区26a及第三体区26c相接。
柱区32沿第二方向延伸。柱区32相对于沿第一方向延伸的体区26交叉地设置。
第四实施方式的MOSFET 400与第一实施方式的MOSFET 100相比，从JBS区24c向下部区24a流过的浪涌电流的路径进一步变窄。因此，MOSFET 400的浪涌电流耐量与第一实施方式的MOSFET 100相比提高。
另外，与第二实施方式的MOSFE200同样地，抑制在MOSFET 400成为短路状态的情况下流过MOSFET 400的电流。因此，MOSFET 400的短路耐量提高。
以上，根据第四实施方式，在流过浪涌电流时以低电压使pn结二极管动作，由此实现浪涌电流耐量提高的MOSFET。另外，根据第四实施方式，实现短路耐量提高的MOSFET。
(第五实施方式)
在第五实施方式的半导体装置中，第一碳化硅区还具有第四区，该第四区设置于第一区与第二碳化硅区之间以及第六碳化硅区与第七碳化硅区之间，第一导电型杂质浓度高于第一区，在这一点上与第一实施方式的半导体装置不同。以下，关于与第一实施方式相同的内容，有时省略描述。
图22、图23以及图24是第五实施方式的半导体装置的示意截面图。图22、图23以及图24是第五实施方式的半导体装置的示意截面图。
图22是与第一实施方式的图3对应的截面图。图22是图23的BB’截面。图23是与第一实施方式的图8对应的截面图。图23是图22的GG’截面。图24是与第一实施方式的图5对应的截面图。图24是图23的DD’截面。
第五实施方式的半导体装置是使用碳化硅的平面栅极型的纵型MOSFET 500。第五实施方式的MOSFET 500例如是DIMOSFET。另外，MOSFET 500具备SBD来作为内置二极管。
n-型的漂移区24具有下部区24a、JFET区24b、JBS区24c以及高浓度区24d。
高浓度区24d设置于下部区24a与体区26之间。另外，高浓度区24d设置于在第一方向上相邻的2个柱区32之间。高浓度区24d例如与体区26相接。
高浓度区24d例如设置于下部区24a与第一体区26a之间。另外，高浓度区24d例如设置于第一柱区32a与第二柱区32b之间。高浓度区24d例如与第一体区26a相接。
第五实施方式的MOSFET 500通过将高浓度区24d设置于在第一方向上相邻的2个柱区32之间，2个柱区32之间的狭窄部的电阻与第一实施方式的MOSFET 100相比变低。因而，能够增大流通回流电流时的正向电流。因此，能够进一步抑制在稳定状态下pn结二极管动作。换言之，能够提高稳定状态的正向电压(VfPN)。
(变形例)
图25是第五实施方式的变形例的半导体装置的示意截面图。图25是与图22对应的截面。
第五实施方式的变形例的半导体装置是MOSFET 510。在MOSFET510中，高浓度区24d设置于下部区24a与JFET区24b之间以及下部区24a与JBS区24c之间，在这一点上与MOSFET 500不同。
高浓度区24d沿第二方向延伸。高浓度区24d例如与第一体区26a、第二体区26b以及第三体区26c相接。高浓度区24d具有条形状。
根据MOSFET 510，接近体区26的部分的电阻与MOSFET 500相比变低。因而，能够进一步增大在稳定状态下流通回流电流时的正向电流。因此，能够进一步抑制在稳定状态下pn结二极管动作。
此外，还能够将条形状的高浓度区24d设为使条之间的n型杂质浓度也成为高浓度的二维形状。
以上，根据第五实施方式和变形例，在流过浪涌电流时以低电压使pn结二极管动作，由此实现浪涌电流耐量提高的MOSFET。
(第六实施方式)
在第六实施方式的半导体装置中，第八碳化硅区设置于第三区的第一方向，在这一点上与第一实施方式的半导体装置不同。以下，关于与第一实施方式重复的内容，有时省略描述。
图26是第六实施方式的半导体装置的示意截面图。图27是第六实施方式的半导体装置的示意顶视图。图28是第六实施方式的半导体装置的示意截面图。
图26是与第一实施方式的图1对应的截面图。图26是图27的AA’截面。图27是与第一实施方式的图2对应的截面图。图27是表示碳化硅层表面的碳化硅区和电极的布局图案的图。图27表示去除第一电极和层间绝缘层后的状态。图28是与第一实施方式的图3对应的截面图。图28是图27的BB’截面。
第六实施方式的半导体装置是使用碳化硅的平面栅极型的纵型MOSFET 600。第六实施方式的MOSFET 600例如是DIMOSFET。另外，第六实施方式的MOSFET 600具备SBD来作为内置二极管。
以下，以第一导电型为n型、第二导电型为p型的情况为例进行说明。MOSFET 100是以电子为载流子的纵型的n沟道型的MOSFET。
MOSFET 600具备碳化硅层10、源极电极12(第一电极)、漏极电极14(第二电极)、栅极绝缘层16、栅极电极18、层间绝缘层20。MOSFET 600包括多个MOSFET区和多个SBD区。
在碳化硅层10中包括n+型的漏极区22、n-型的漂移区24(第一碳化硅区)、p型的体区26、n+型的源极区28(第五碳化硅区)、p+型的体接触区30(第八碳化硅区)、p型的柱区32。
p型的体区26包括p型的第一体区26a(第二碳化硅区)、p型的第二体区26b(第三碳化硅区)以及p型的第三体区26c(第四碳化硅区)。p型的柱区32包括p型的第一柱区32a(第六碳化硅区)和p型的第二柱区32b(第七碳化硅区)。漂移区24具有下部区24a、JFET区24b(第一区)以及JBS区24c(第二区)。
源极电极12是第一电极的一例。漏极电极14是第二电极的一例。漂移区24是第一碳化硅区的一例。第一体区26a是第二碳化硅区的一例。第二体区26b是第三碳化硅区的一例。第三体区26c是第四碳化硅区的一例。源极区28是第五碳化硅区的一例。第一柱区32a是第六碳化硅区的一例。第二柱区32b是第七碳化硅区的一例。体接触区30是第八碳化硅区的一例。
在MOSFET 600中，体接触区30设置于JBS区24c的第一方向。体接触区30被夹在第一方向上相邻的2个JBS区24c之间。
在MOSFET 600中，JBS区24c设置于体接触区30的第一方向。JBS区24c被夹在第一方向上相邻的2个体接触区30之间。
在MOSFET 600中，硅化物层12a设置于JBS区24c的第一方向。硅化物层12a被夹在第一方向上相邻的2个JBS区24c之间。
在MOSFET 600中，JBS区24c设置于硅化物层12a的第一方向。JBS区24c被夹在第一方向上相邻的2个硅化物层12a之间。
在MOSFET 600中，正向电流的路径因相邻的柱区32变狭窄。因而，与第一实施方式的MOSFET 100同样地，浪涌电流耐量提高。
以上，根据第六实施方式，在流过浪涌电流时以低电压使pn结二极管动作，由此实现浪涌电流耐量提高的MOSFET。
在第一至第六实施方式中，作为SiC的晶体构造，以4H-SiC的情况为例进行了说明，但是本发明还能够应用于使用6H-SiC、3C-SiC等其它晶体构造的SiC的器件。另外，还能够对碳化硅层10的表面应用(0001)面以外的面。
在第一至第六实施方式中，以第一导电型为n型、第二导电型为p型的情况为例进行了说明，但是还能够将第一导电型设为p型，将第二导电型设为n型。
在第一至第六实施方式中，作为p型杂质例示了铝(Al)，但是还能够使用硼(B)。另外，作为n型杂质例示了氮(N)和磷(P)，但是还能够应用砷(As)、锑(Sb)等。
说明了本发明的一些实施方式，但是这些实施方式是作为例子呈现的，并非意图限定发明的范围。这些新的实施方式能够以其它各种方式实施，在不脱离发明的主旨的范围内能够进行各种省略、置换、变更。例如也可以将一个实施方式的结构要素置换或变更为其它实施方式的结构要素。这些实施方式、其变形包括在发明的范围、主旨内，并且包括在权利要求书中记载的发明及其均等的范围内。

Claims (10)

1.一种半导体装置，其特征在于，具备：
第一电极；
第二电极；
栅极电极，沿第一方向延伸；
碳化硅层，设置于所述第一电极与所述第二电极之间，具有所述第一电极侧的与所述第一方向平行的第一面和所述第二电极侧的第二面，该碳化硅层包括：
第一导电型的第一碳化硅区，具有第一区、设置于所述第一区与所述第一面之间且与所述第一面相接且与所述栅极电极相向的第二区、以及设置于所述第一区与所述第一面之间且与所述第一面相接且与所述第一电极相接的第三区；
第二导电型的第二碳化硅区，设置于所述第一区与所述第一面之间，位于所述第二区与所述第三区之间，与所述栅极电极相向，与所述第一电极电连接；
第二导电型的第三碳化硅区，设置于所述第一区与所述第一面之间，在与所述第二碳化硅区之间存在所述第二区，与所述栅极电极相向，与所述第一电极电连接；
第二导电型的第四碳化硅区，设置于所述第一区与所述第一面之间，在与所述第二碳化硅区之间存在所述第三区，与所述第一电极电连接；
第一导电型的第五碳化硅区，设置于所述第二碳化硅区与所述第一面之间，与所述第一电极电连接；
第二导电型的第六碳化硅区，设置于所述第一区与所述第二碳化硅区之间；及
第二导电型的第七碳化硅区，在所述第一区与所述第二碳化硅区之间，在所述第一方向上与所述第六碳化硅区分开地设置；以及
栅极绝缘层，设置于所述栅极电极与所述第二碳化硅区之间、所述栅极电极与所述第三碳化硅区之间以及所述栅极电极与所述第二区之间。
2.根据权利要求1所述的半导体装置，其特征在于，
所述第六碳化硅区与所述第二碳化硅区相接，
所述第七碳化硅区与所述第二碳化硅区相接。
3.根据权利要求1所述的半导体装置，其特征在于，
所述第六碳化硅区的与所述第一面平行且与所述第一方向垂直的第二方向的长度小于所述第二碳化硅区的所述第二方向的长度，
所述第七碳化硅区的所述第二方向的长度小于所述第二碳化硅区的所述第二方向的长度。
4.根据权利要求1所述的半导体装置，其特征在于，
所述第六碳化硅区设置于所述第一区与所述第二区之间以及所述第一区与所述第三碳化硅区之间，
所述第七碳化硅区设置于所述第一区与所述第二区之间以及所述第一区与所述第三碳化硅区之间。
5.根据权利要求4所述的半导体装置，其特征在于，
所述第六碳化硅区与所述第三碳化硅区相接，
所述第七碳化硅区与所述第三碳化硅区相接。
6.根据权利要求1所述的半导体装置，其特征在于，
所述第六碳化硅区设置于所述第一区与所述第三区之间以及所述第一区与所述第四碳化硅区之间，
所述第七碳化硅区设置于所述第一区与所述第三区之间以及所述第一区与所述第四碳化硅区之间。
7.根据权利要求6所述的半导体装置，其特征在于，
所述第六碳化硅区与所述第四碳化硅区相接，
所述第七碳化硅区与所述第四碳化硅区相接。
8.根据权利要求1所述的半导体装置，其特征在于，
所述第一碳化硅区还具有第四区，该第四区设置于所述第一区与所述第二碳化硅区之间以及所述第六碳化硅区与所述第七碳化硅区之间，第一导电型杂质浓度高于所述第一区的第一导电型杂质浓度。
9.根据权利要求1所述的半导体装置，其特征在于，
所述第六碳化硅区的深度和所述第七碳化硅区的深度为所述第二碳化硅区的深度的2倍以上。
10.根据权利要求1所述的半导体装置，其特征在于，
所述第六碳化硅区与所述第七碳化硅区之间的所述第一方向的距离为所述第二碳化硅区的与所述第一面平行且与所述第一方向垂直的第二方向的长度以下。
CN202210015164.6A 2021-09-22 2022-01-07 半导体装置 Pending CN115911085A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-154761 2021-09-22
JP2021154761A JP2023046067A (ja) 2021-09-22 2021-09-22 半導体装置

Publications (1)

Publication Number Publication Date
CN115911085A true CN115911085A (zh) 2023-04-04

Family

ID=85572264

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210015164.6A Pending CN115911085A (zh) 2021-09-22 2022-01-07 半导体装置

Country Status (3)

Country Link
US (1) US20230088612A1 (zh)
JP (1) JP2023046067A (zh)
CN (1) CN115911085A (zh)

Also Published As

Publication number Publication date
JP2023046067A (ja) 2023-04-03
US20230088612A1 (en) 2023-03-23

Similar Documents

Publication Publication Date Title
US9887285B1 (en) Semiconductor device
US10177251B2 (en) Semiconductor device, inverter circuit, drive device, vehicle, and elevator
JP6649183B2 (ja) 半導体装置
JP7214508B2 (ja) 半導体装置
US10872974B2 (en) Semiconductor device
CN110911470B (zh) 半导体装置
JP7196265B2 (ja) 半導体装置
CN115911085A (zh) 半导体装置
JP7472059B2 (ja) 半導体装置
US20230307502A1 (en) Semiconductor device
US20230092171A1 (en) Semiconductor device
EP4156301A1 (en) Semiconductor device
EP4156280A1 (en) Semiconductor device
US20230090271A1 (en) Semiconductor device
EP4016641A1 (en) Semiconductor device and layout for gate electrodes
US20230163166A1 (en) Semiconductor device, inverter circuit, drive device, vehicle, and elevator
JP2020074426A (ja) 半導体装置
JP2023142243A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination