DE19649686B4 - Struktur und Herstellungsverfahren eines Hochspannungs-Metalloxid-Silizium-Feldeffekttransistors (MOSFET) - Google Patents

Struktur und Herstellungsverfahren eines Hochspannungs-Metalloxid-Silizium-Feldeffekttransistors (MOSFET) Download PDF

Info

Publication number
DE19649686B4
DE19649686B4 DE19649686A DE19649686A DE19649686B4 DE 19649686 B4 DE19649686 B4 DE 19649686B4 DE 19649686 A DE19649686 A DE 19649686A DE 19649686 A DE19649686 A DE 19649686A DE 19649686 B4 DE19649686 B4 DE 19649686B4
Authority
DE
Germany
Prior art keywords
gate
insulating film
high voltage
source
voltage mosfet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE19649686A
Other languages
English (en)
Other versions
DE19649686A1 (de
Inventor
O-Kyong Kwon
Hoon-Ho Jeong
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MagnaChip Semiconductor Ltd
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of DE19649686A1 publication Critical patent/DE19649686A1/de
Application granted granted Critical
Publication of DE19649686B4 publication Critical patent/DE19649686B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors

Abstract

Struktur eines Hochspannungs-Metalloxid-Silizium-Feldeffekttransistors (MOSFET), die umfaßt: ein Halbleitersubstrat (13); in dem Substrat geformte erste und zweite leitende Wannen (12, 21); eine auf dem Substrat zwischen den ersten und zweiten leitenden Wannen geformte Isolierstruktur; jeweils auf der Oberfläche des Substrats, in dem die erste leitende Wanne geformt ist und auf der Oberfläche des Substrats, in dem die zweite leitende Wanne geformt ist, geformte Gates (1); Driftbereiche (11, 21), die in den ersten und zweiten leitenden Wannen so geformt sind, daß sie mit dem unteren Teil einer Kante des Gate verbunden sind in den Driftbereichen geformte Drain-Bereiche (10, 19); Source-Bereiche (6, 15) mit vergrabenen Diffusionsbereichen (7, 16), die in den ersten und zweiten Wannen so geformt sind, daß sie mit einem unteren Teil der anderen Kante des Gate verbunden sind; in den ersten und zweiten leitenden Wannen und auf einer Seite der Source mit einem vergrabenen Diffusionsbereich geformte Body-Kontakte (5, 14); einen...

Description

  • Die vorliegende Erfindung betrifft eine Struktur und ein Herstellungsverfahren eines Leistungs-Metalloxid-Silizium-Feldeffekttransistors (im folgenden als "MOSFET" bezeichnet) und besonders eine Struktur und ein Herstellungsverfahren eines Hochspannungs-MOSFET, der mit einer Fläche, die klein genug ist, um für die Verwendung von Smart-Power-IC bzw. "intelligenten" Leistungs-IC geeignet zu sein, eine hohe Durchbruchspannung erreicht und der mit einer Metall-Feldplatte ausgestattet ist, um jeglichen spezifischen Durchlaßwiderstand zu verringern.
  • Da der Leistungs-MOSFET verglichen mit anderen Leistungsbauelementen eine ausgezeichnete Schaltgeschwindigkeit und die Eigenschaft, daß er einen niedrigen Durchlaßwiderstand an jedem Element mit vergleichsweise niedrigem Widerstandsdruck von weniger als 300 (V) besitzt, aufweist, gerät der laterale Hochspannungs-Leistungs-MOSFET als Leistungsbauelement für höchstintegrierte Schaltungen in den Vordergrund.
  • Allgemein verwendete Leistungsbauelemente sind doppelt diffundierter MOSFET (DMOSFET), Bipolartransistor mit isoliertem Gate (IGBT), Bipolartransistor, usw., aber als komplementäre Metalloxid-Halbleiter (CMOS) VLSI für niedrige Spannung und Bauelement für hohe Spannung (10 V bis 500 V) wurde der laterale doppelt diffundierte MOSFET (im folgenden als "LDMOSFET" bezeichnet) als effektivstes Bauelement entwickelt.
  • In 1(A) ist ein Schnitt durch die Struktur eines allgemeinen LDMOSFET gezeigt, der verbreitet für Smart-Power-IC bzw. "intelligente" Leistungs-IC verwendet wird.
  • Der Herstellungsprozeß dieses LDMOSFET läßt sich kurz wie folgt beschreiben:
    Zunächst wird auf einem Siliziumsubstrat (13) mit dem Epitaxieschicht-Aufwachsverfahren oder einem Prozeß zur Formung von Wells bzw. Wannen unter Verwendung von Diffusion ein Driftbereich (11) zur Verhinderung von Hochspannung erzeugt und auf der Oberfläche des Substrats zwischen dem Kanal (8) und dem Drain (10) wird unter Verwendung des Prozesses zur lokalen Oxidation von Silizium ein Feldoxid (4) ge- formt.
  • Im nächsten Schritt wird auf der gesamten Oberfläche des Substrats einschließlich des Feldoxids (4) ein Oxidfilm als Gate-Isolierfilm aufgewachsen und dann wird durch Implementieren von POCl3-Diffusion nach Abscheiden des polykristallinen Siliziumfilms auf dem Oxidfilm ein polykristalliner n+ Siliziumfilm erzeugt.
  • Im nächsten Schritt wird durch Auswählen und Ätzen des polykristallinen n+ Siliziumfilms unter Verwendung einer lichtempfindlichen Maske ein polykristallines Siliziumgate (1) geformt und nach Selbstjustierung an dem polykristallinen Siliziumgate auf der Seite der Source und Ionenimplantation von p-Dotierstoffen wird das Drive-in durchgeführt. Als Ergebnis wird ein doppelt diffundiertes Well (oder p-Well) geformt.
  • Im darauffolgenden Schritt werden durch Ionenimplantation von n-Dotierstoffen in die spezifizierten Teile auf der rechten und linken Seite des polykristallinen Siliziumgate (1) und den p+ Bereich eine Source (6) und ein Drain (10) geformt und an einer an die Source (6) angrenzenden Stelle wird durch Implementieren der Ionenimplantation von p-Dotierstoffen nach dem Formen einer lichtempfindlichen Maske auf der Source (6) ein Body-Kontakt (5) geformt.
  • Nachfolgend werden auf dem Substrat einschließlich des polykristallinen Siliziumgate (1) ein Oxidfilm und ein Isolierfilm abgeschieden und die Oberfläche dieses Oxidfilms wird geebnet, indem sie bei einer Temperatur von 900 °C bis 1000 °C aufgeschmolzen wird, und die durch Ionenimplantation eingebrachten Dotierstoffe werden gleichzeitig aktiviert.
  • Dann wird durch Ätzen des Oxidfilms mit einer Maske zum Formen des Kontakts in dem Ausmaß, daß der spezifizierte Teil der Source (6) und die spezifizierten Teile von Body-Kontakt (5) und Drain freigelegt werden, eine Kontaktöffnung geformt und nach Abscheiden eines Metallfilms auf der gesamten Oberfläche des Oxidfilms einschließlich der Kontaktöffnung werden jeweils durch Auswählen und Ätzen des Metallfilms Metalleiter, zum Beispiel eine Source-Elektrode (2) und eine Drain-Elektrode (3) geformt.
  • Die Herstellung der Bauelemente wird schließlich durch Abscheiden eines Isolierfilms, zum Beispiel eines Oxidfilms als Passivierungsschicht zum Schutz des Bauelements, über der gesamten Oberfläche des Oxidfilms einschließlich der Source- und Drain-Elektroden (2, 3) und dann Öffnen der Kontaktstelle vollendet.
  • Folglich wird im Fall eines n-Kanal-Hochspannungs-LDMOSFET im Kanalbereich (8) eine Inversionsschicht gebildet, wenn eine Spannung angelegt wird, die höher als die Schwellenspannung ist, und falls zu diesem Zeitpunkt an den Drain-Elektrodenanschluß (3) eine Spannung angelegt wird, die höher als die des Source-Elektrodenanschlusses (2) ist, werden die Elektronen von der Source (6) in den Kanal (8) und durch den Oberflächen-Driftbereich (9) im unteren Teil des Feldoxids (4) in das Drain (10) eingespeist, was den Stromfluß bewirkt.
  • Obwohl die genannten Bauelemente in Chips auf verschiedene Weise in high-seitigen Treibern (HSD), low-seitigen Treibern (LSD) und H-Brückenschaltungen verwendet werden können und leicht herzustellen sind, haben sie die Nachteile, daß die Steilheit unterhalb der Schwelle verursacht durch die Ungleichmäßigkeit der Dotierstoffkonzentration im Kanalbereich, der die Struktur des LDMOSFET selbst ist, so groß ist, daß die Schwellenspannung angehoben wird und daß auf der Oberfläche des Siliziumsubstrats im Driftbereich nahe dem Kanal ein Durchbruch auftritt.
  • In 1(B) ist ein Aufbau eines LDMOSFET mit verringertem Oberflächenfeld (RESURF) gezeigt, in dem die Leistungsfähigkeit des LDMOSFET wie in 1(A) beschrieben verbessert ist.
  • Im Vergleich zu dem durch den LDMOSFET wie in 1(A) beschrieben auf dem Substrat unter Verwendung des Epitaxie-Aufwachsverfahrens oder des Prozesses zur Formung von Wells so erzeugten Driftbereich, daß alle Teile, in denen Source, Drain und Feldoxid (4) geformt sind, eingeschlossen sind, wird der Driftbereich im genannten Bauelement wie in 1(B) gezeigt durch Implementieren von Ioneninjektion und Drive-in oder Epitaxie-Schichtbildung in Teilen, in denen Feldoxid (4) und Drain (10) geformt sind, auf eine Art und Weise, daß derartige Teile an das D-Well (7) angrenzen, so geformt, daß er minimale Fläche aufweist, um die Prinzipien von RESURF zu nützen.
  • Die Elemente auf die genannte Art und Weise zu formen heißt, die Durchbrucherscheinung und den Leitungswiderstand auf der Oberfläche des Siliziumsubstrats zu verbessern, die Nachteile des LDMOSFET wie in 1(A) sind, und hat die Vorteile, daß mit der minimalen Fläche eine hohe Durchbruchspannung und ein niedriger Leistungswiderstand erreichbar sind, indem die Driftschicht als Well oder Epitaxieschicht geformt wird.
  • Ein derartiges Bauelement hat jedoch darin Nachteile, daß es nur als LSD verwendet werden kann, da das p-Substrat (12) mit der Source und dem Body-Kontakt (5) verbunden ist, und da es eine DMOS Struktur besitzt, weist es verursacht durch eine ungleichmäßige Dotierstoffkonzentration des Kanals unvermeidlich eine hohe Schwellenspannung auf.
  • In 1(C) ist der RESURF MOSFET mit erweitertem Drain (EDMOSFET) zur Verbesserung der Schwellenspannungseigenschaften eines derartigen LDMOSFET und zum Beseitigen der Beschränkung des Anwendungsbereichs, was einen Nachteil des RESURF LDMOSFET darstellt, gezeigt.
  • Das Bauelement besitzt kein D-Well (oder p-Well) wie in 1(A) und 1(B) gezeigt.
  • Da die Dotierstoffkonzentration im Kanalbereich einheitlich ist, kann die Schwellenspannung verringert werden und zum Zweck des Erhalts jeder gewünschten Schwellenspannung ist es möglich, die Schwellenspannung auf einen gewünschten Wert einzustellen, indem wie beim Niederspannungs-MOSFET eine Ionenimplantation zur Einstellung der Schwellen- spannung in den Kanalbereich (8) durchgeführt wird.
  • Im Fall eines n-Kanal-Hochspannungs-RESURF-EDMOSFET wird das meiste der an die Drain-Elektrode (3) angelegten Hochspannung an den Driftbereich (11) angelegt und etwas Spannung wird an den Kanalbereich (8) angelegt. Wenn in diesem Fall eine Spannung, die höher als die Schwellenspannung ist, an ein polykristallines Siliziumgate (1) angelegt wird, wird im Kanalbereich (8) eine Inversionsschicht gebildet und wenn an den Source-Elektrodenanschluß (2) eine Spannung, die niedriger als die des Drain-Elektrodenanschlusses (3) ist, angelegt wird, fließen Elektronen von der Source (6) durch den Kanalbereich (8) und den Driftbereich (11) zum Drain (10).
  • Wie von O.K. Kwon et al. in "Optimized 60 V Lateral DMOS Device for VLSI Power Applications", 1991 Symposium on VLSI Technology, Oiso, Japan, S. 115–116 berichtet, hat das oben erwähnte Bauelement jedoch auch darin Nachteile, daß ein hoher Leitungswiderstand unvermeidlich ist, da die durch den Kanalbereich (8) gelaufenen Elektronen unter dem Feldoxid fließen und den Oberflächen-Driftbereich (9) durchlaufen und der Stromleitungsweg verzerrt wird.
    •
  • Es ist deshalb ein Ziel der vorliegenden Erfindung, eine Struktur und ein Herstellungsverfahren für einen Hochspannungs-MOSFET bereitzustellen, der so entworfen ist, daß er eine hohe Durchbruchspannung und einen niedrigen Leitungswiderstand auf minimaler Fläche verwirklicht, indem im Verlauf eines Prozesses zur Formung von Metallelektroden eine Metall-Feldplatte geformt wird.
  • Im folgenden werden die bevorzugten Ausführungsformen der vorliegenden Erfindung mit Bezug auf die beigefügten Zeichnungen ausführlich beschrieben.
    •
  • 1(A) bis 1(C) zeigen Schnitte von Strukturen des MOSFET für ein Smart-Power-IC gemäß der herkömmlichen Technik, wobei 1(A) eine Querschnittsansicht ist, die eine Struktur des LDMOSFET zeigt;
  • 1(B) ist eine Querschnittsansicht, die eine Struktur des RESURF LDMOSFET zeigt; und
  • 1(C) ist eine Querschnittsansicht, die eine Struktur des RESURF EDMOSFET zeigt;
  • 2(A) und 2(B) zeigen eine Struktur des RESURF EDMOSFET gemäß der vorliegenden Erfindung, wobei
  • 2(A) eine Querschnittsansicht ist, die eine Struktur eines N-Kanal-RESURF-EDMOSFET zeigt; und
  • 2(B) eine Querschnittsansicht ist, die eine Struktur eines P-Kanal-RESURF-EDMOSFET zeigt;
  • 3(A) bis 3(N) sind Prozeß-Ablaufdiagramme, die das Herstellungsverfahren des in 2 beschriebenen RESURF EDMOSFET zeigen;
  • 4(A) und 4(B) sind vergleichende Darstellungen der Verteilung von Spannung bis zu der zwischen Drain und Source angelegten maximalen Spannung für den Fall, daß auf dem RESURF EDMOSFET wie in 2 beschrieben eine Metall-Feldplatte geformt ist oder nicht geformt ist, wobei
  • 4(A) eine Ansicht ist, die für einen Fall, in dem eine Metall-Feldplatte geformt ist (falls die Spannungsausbeute 101,5 V beträgt und die an das Drain angelegte Spannung 100 V beträgt) Äquipotentiallinien der Spannung bis zur maximalen Spannungsausbeute zeigt; und
  • 4(B) eine Ansicht ist, die für einen Fall, in dem keine Metall-Feldplatte geformt ist (falls die Spannungsausbeute 68 V beträgt und die an das Drain angelegte Spannung 70 V beträgt) Äquipotentiallinien der Spannung bis zur maximalen Spannungsausbeute zeigt;
  • 5(A) und 5(B) sind vergleichende Darstellungen eines Stromleitungswegs für einen Fall, in dem auf dem RESURF EDMOSFET wie in 2 beschrieben eine Metall-Feldplatte geformt ist oder nicht geformt ist, wobei
  • 5(A) eine Ansicht ist, die für einen Fall, in dem die Metall-Feldplatte geformt ist, den Stromleitungsweg zeigt, wenn an die Metall-Feldplatte dieselbe Spannung wie an das Gate angelegt wird; und
  • 5(B) eine Ansicht ist, die für einen Fall, in dem keine Metall-Feldplatte geformt ist, den Stromleitungsweg zeigt;
  • 6 ist eine Querschnittsansicht, die eine Struktur eines bidirektionalen N-Kanal-RESURF-EDMOSFET gemäß der vorliegenden Erfindung zeigt; und
  • 7(A) bis (E) sind Prozeß-Ablaufdiagramme, die den Herstellungsprozeß eines bidirektionalen N-Kanal-RESURF-ED- MOSFET wie in 6 beschrieben zeigen.
  • AUSFÜHRLICHE BESCHREIBUNG DER ERFINDUNG
  • Im Fall eines idealen Leistungs-MOSFET sollte ein vollkommener RESURF-Effekt (die Erscheinung, daß das Feld an der Substratoberfläche verringert wird) erzeugt werden, um auf der minimalen Fläche die maximale Spannungsausbeute zu realisieren und im Fall des Leitungswiderstands würde sich dieser nur dann dem idealen Wert nähern, wenn in einem Stromleitungsweg zu dem Zeitpunkt, zu dem der vollkommene RESURF-Effekt erzeugt wird, keine Verzerrung vorhanden ist.
  • Da jedoch die Spannungsausbeute und der Leitungswiderstand bei der tatsächlichen Herstellung der Bauelemente ge- geneinander abgewogen werden müssen, ist es sehr schwierig, diese auf eine Art und Weise zu entwerfen, daß die Spannungsausbeute maximal wird und gleichzeitig der geringe Leitungswiderstand realisiert wird.
  • Angesichts dieser Tatsachen schlägt die vorliegende Erfindung eine neue Struktur eines RESURF EDMOSFET mit einer höheren Spannungsausbeute in der minimalen Fläche vor, die auch in der Lage ist, durch Ausschließen der Verzerrung des Stromwegs einen niedrigen Leitungswiderstand zu realisieren, wobei die Vorteile der vorhandenen LDMOSFET, RESURF LDMOSFET und RESURF EDMOSFET vereinigt werden.
  • Diese neue Struktur des RESURF EDMOSFET ist dadurch gekennzeichnet, daß die Feldplatte mit einem Metall geformt wird, daß kein zusätzlicher Herstellungsprozeß erforderlich ist, daß sie einstellbar ist, um so eine niedrige Schwellenspannung zu halten und daß sie in verschiedenen Schaltungsanwendungen eingesetzt werden kann.
  • In 2(A) und 2(B) sind jeweils n- und p-Kanal-Strukturen des RESURF EDMOSFET mit den genannten Eigenschaften gezeigt.
  • Das Verfahren zur tatsächlichen Verwirklichung von n- und p-Kanälen der genannten Struktur auf einem Halbleitersubstrat wird wie folgt mit Bezug auf die in 3(A) bis 3(H) gezeigten Prozeß-Ablaufdiagramme konkret beschrieben.
  • Wie in 3(A) gezeigt wird als erstes eine Nitrid-Hartmaske auf eine Art und Weise geformt, daß die Substratoberfläche des Teils, auf dem ein n-Well (21) geformt werden soll, auf einem n- oder p-Siliziumsubstrat, das ein Halbleitersubstrat (13) ist, freigelegt wird, und n-Dotierstoffe werden unter Verwendung der Maske durch Ionenimplantation eingebracht. Nach dem Aufwachsen eines Feldoxids auf der Substratoberfläche des Teils, auf dem das n-Well geformt werden soll, wird die Substratoberfläche des Teils, auf dem ein p-Well (12) geformt werden soll, durch Entfernen der Nitrid-Hartmaske freigelegt und nach Ionenimplantation von p-Dotierstoffen in den freigelegten Teil des Substrats unter Verwendung des Feldoxids als Maske werden n-Well (21) und p-Well (12), die aktive Wells (12, 21) sind, durch Implementieren eines Drive-in in einem derartigen Zustand geformt und dann wird das Feldoxid entfernt.
  • Da das Feldoxid in einem Prozeß aufgewachsen wird, der das n-Well (21) formt, ist die Oberfläche des Siliziumsubstrats wie in der Figur zu sehen nicht gleichmäßig und ein Teil des Siliziumsubstrats in dem Bereich, in dem das Fel doxid aufgewachsen wird, wird geätzt und dadurch wird eine Stufe erzeugt.
  • Dann werden wie in 3(B) gezeigt, nachdem eine Maske aus eine Art und Weise geformt ist, daß ein spezifizier- ter Teil der Oberfläche des p-Well (12) freigelegt wird, n-Dotierstoffe durch Ionenimplantation in den so freigelegten Teil eingebracht und dann wird die Maske entfernt.
  • Nachdem eine Maske auf eine Art und Weise geformt ist, daß ein spezifizierter Teil der Oberfläche des n-Well (21) freigelegt wird, werden p-Dotierstoffe durch Ionenimplantation in den so freigelegten Teil eingebracht und dann wird die Maske entfernt. In diesem Zustand werden die Driftbereiche (11, 20), an die die meiste Hochspannung angelegt wird, durch Implementieren des Drive-in bei einer geeigneten Temperatur und Zeit geformt. Folglich wird jeweils der n-Driftbereich (11) am p-Well (12) geformt und der p-Driftbereich (20) am n-Well (21).
  • Nachfolgend wird ein dünnes thermisches Feldoxid (c) geformt, um Elemente wie in 3(C) gezeigt zu trennen, nachdem ein Nitridfilm darauf abgeschieden ist, wird der Nitridfilm des an die p- und n-Wells (12, 21) angrenzenden Teils unter Verwendung der Maske geätzt und dann wird unter Verwendung dessen als Maske die Ioneninjektion eins n-Kanal-Feldstop durchgeführt.
  • Dann wird durch das LOCOS-Verfahren ein Feldoxid (a) aufgewachsen und der Nitridfilm wird entfernt. Bei einem derartigen Prozeß wird der Bereich der Ionenimplantation des n-Kanal-Feldstop gleichzeitig aktiviert, um im unteren Teil des Feldoxids (a) einen p+ Bereich zu formen, und es ist dadurch möglich, n- und p-Kanal-Elemente elektrisch zu isolieren.
  • Wie in 3(D) und 3(E) gezeigt wird die Ionenimplantation zum Einstellen der Schwellenspannung (Vt) unter Verwendung eines lichtempfindlichen Films (b) als Maske implementiert und dann werden der lichtempfindliche Film (b) links und rechts von dem Feldoxid zur Isolierung von Elementen, das in dem p+ Bereich geformt ist, und das dünne Feldoxid (c) entfernt. In 3(D) ist ein Prozeß gezeigt, der die Ionenimplantation zum Einstellen der Schwellenspannung von n-Kanal-Elementen ausführt und in 3(E) ist ein Prozeß gezeigt, der die Ionenimplantation zum Einstellen der Schwellenspannung von p-Kanal-Elementen ausführt.
  • Durch einen thermischen Oxidationsprozeß werden auf der Substratoberfläche links und rechts von dem Feldoxid zur Isolierung von Elementen Gate-Feldoxide (22) aufgewachsen.
  • Beim Aufwachsen des Gate-Feldoxids (22) wird das den p-Driftbereich (20) bildende Bor in das Feldoxid (22) abgesondert, was zu einem Abfall der Dotierstoffkonzentration auf der Oberfläche führt. In diesem Fall diffundiert das das n-Well (21) bildende Phosphor über einen Bereich, in dem eine solche Dotierstoffkonzentration niedrig ist, so daß die Form des p-Driftbereichs (20) verzerrt wird. Aus einem ähnlichen Grund wird im n-Driftbereich (11) das das p-Well (12) bildende Bor in das Feldoxid (22) abgesondert, so daß die Dotierstoffkonzentration des p-Well (12) an der Oberfläche niedrig wird. Deshalb diffundiert das Phosphor im n-Driftbereich (11) über diesen Bereich und es tritt ein Pile-up auf.
  • In einem derartigen Zustand wird nach dem Abscheiden des polykristallinen Siliziums auf dem Gate-Feldoxid (22) durch Implementieren einer POCl3 Dotierung polykristallines n+ Silizium gebildet, und dann wird durch Ätzen von diesem unter Verwendung einer Maske ein polykristallines n+ Siliziumgate (1) geformt.
  • Wie in 3(F) gezeigt wird auf dem Feldoxid (22) einschließlich des polykristallinen n+ Siliziumgate (1) eine Maskenschicht (in der Figur der durch schräge Linien bezeichnete Teil) auf eine Art und Weise geformt, daß ein spezifizierter Teil des Feldoxids (22), der auf dem n-Driftbereich (11) auf der an das Gate (1) angrenzenden Seite geformt ist, freigelegt wird und nachdem mit Ionenimplantation von n-Dotierstoffen niedriger Konzentration in den so freigelegten Teil durch Selbstjustierung an der Kante des Gate ein schwach dotierter n-Driftbereich (23) geformt ist, wird die Maskenschicht entfernt.
  • Dann wird wie in 3(G) gezeigt auf dem Feldoxid (22) einschließlich des polykristallinen n+ Siliziumgate (1) eine Maskenschicht (in der Figur der durch schräge Linien bezeichnete Teil) auf eine Art und Weise geformt, daß ein spezifizierter Teil des auf dem p-Driftbereich (21) auf der an das Gate (1) Seite angrenzenden geformten Feldoxids (22) freigelegt wird und nachdem ein p-LD-Driftbereich (24) durch Ionenimplantation von p-Dotierstoffen niedriger Konzentration in den so freigelegten Teil durch Selbstausgleich geformt ist, wird die Maskenschicht entfernt.
  • Wie in 3(H) gezeigt werden durch Implementieren eines Diffusionsprozesses zusätzlich n- und p-Driftbereiche (11, 20) auf der an das Gate angrenzenden Seite geformt.
  • Das doppelte Formen der Driftbereiche auf diese Weise dient zum Verhindern möglicher Gründe für fehlerhafte Bauelemente, verursacht durch schlechte Dejustierung im Verlauf des Prozesses, zum Beispiel ein Phänomen wie ein Kurzschluß zwischen dem Gate (1) und einem Driftbereich (11, 20) und ähnliches. Bei Verbesserung des Prozesses wie oben beschrieben kann die Länge des Gate (1) verglichen mit vorhandenen Elementen beträchtlich verringert werden.
  • Der Grund ist, daß die Länge der vorhandenen Elemente auch unter Berücksichtigung durch einen Fehler im Prozeß verursachter Gründe für fehlerhafte Elemente geformt wird, während der Driftbereich gemäß der vorliegenden Erfindung in Form einer mehr oder weniger ausgedehnter Länge in der horizontalen Richtung durch einen doppelten Diffusionsprozeß geformt wird, und als Ergebnis ist es möglich, die Gatelänge um das durch einen Prozeßfehler bewirkte Maß zu verringern.
  • Als Beispiel ist es im Fall des durch die vorliegende Erfindung vorgeschlagenen RESURF EDMOSFET möglich, die Gatelänge auf der Grundlage von 100 V Bauelementen im Bereich von 1,2 μm bis 1,5 μm zu formen, und eine Verringerung der Größe der Bauelemente ermöglicht es, die von diesen Bauelementen in einem System eingenommene Fläche weit zu verringern.
  • Um ein durch parasitische Bipolartransistoren verursachtes Latch-up einzuschränken, werden nach Selbstjustierung an dem polykristallinen n+ Siliziumgate (1) des p-Kanal-Bauelements als erstes n-Dotierstoffe hoher Konzentration durch Ionenimplantation mit hoher Energie unter Verwendung einer Maske eingebracht, und dann werden nach Selbstjustierung an dem polykristallinen n+ Siliziumgate (1) des n-Kanal-Bauelements p-Dotierstoffe in hoher Konzentration durch Ionenimplantation mit hoher Energie unter Verwendung der Maske eingebracht und schließlich wird wie in 3(I) nach deren Aktivierung jeweils im n-Well (21) ein vergrabener n+ Bereich (16) geformt und im p-Well (12) ein vergrabener p+ Bereich (7) geformt.
  • Nachfolgend wird wie in 3(J) gezeigt über der gesamten Oberfläche des Substrats (13) einschließlich des polykristallinen n+ Siliziumgate (1) eine Maskenschicht (in der Figur der mit schrägen Linien bezeichnete Bereich) geformt und nach dem Ätzen dieser auf eine Art und Weise, daß ein Teil der Oberflächen des Feldoxids auf dem vergrabenen n+ Bereich (16), p+ Bereich (7) und der Oberfläche des n-Driftbereichs (11) wie in der Figur gezeigt freigelegt wird, werden n+ Source/Drain durch Ionenimplantation in den so freigelegten Teil eingebracht und dann wird die Maskenschicht entfernt.
  • Dann wird wie in 3(K) gezeigt über der gesamten Oberfläche des Substrats einschließlich des polykristallinen n+ Siliziumgate (1) eine neue Maskenschicht (in der Figur der durch schräge Linien bezeichnete Bereich) geformt und nach deren Ätzen auf eine Art und Weise, daß ein Teil der Oberflächen des Feldoxids auf dem vergrabenen n+ Bereich (16) und dem p+ Bereich (7) und der Oberfläche des p-Driftbereichs (20) wie in der Figur gezeigt freigelegt wird, werden + Source/Drain durch Ionenimplantation in den so freigelegten Bereich eingebracht und dann wird die Maskenschicht entfernt.
  • Wie in 3(L) gezeigt wird der durch Ionenimplantation rzeugte Bereich aktiviert. Als Ergebnis wird in dem vergra benen p+ Bereich (7) eine n+ Source (6) mit einem p+ Body-Kontakt (5), der so geformt ist, daß er an einer Seite angrenzt, geformt und in dem n-Driftbereich (11) wird ein n+ Drain (10) geformt, während in dem vergrabenen n+ Bereich (16) eine p+ Source mit einem n+ Body-Kontakt (14), der so geformt ist, daß er an eine Seite angrenzt, geformt wird und im p-Driftbereich (21) wird ein p+ Drain (19) geformt. Das bedeutet, daß in dem p-Well (12) ein n-Kanal geformt wird und in dem n-Well (20) ein p-Kanal geformt wird.
  • Dann wird wie in 3(M) gezeigt nach Abscheiden eines Silizium-Feldoxids (25) als Isolierfilm über der gesamten Oberfläche des Substrats einschließlich des Gate und Ätzen von diesem unter Verwendung einer Maske auf eine Art und Weise, daß ein spezifizierter Teil von Source und Drain freigelegt wird, der Kontakt geformt. Nachfolgend wird auf der gesamten Oberfläche des Silizium-Feldoxids (25) einschließlich des Kontakts ein Metallfilm zu Formen von Elektroden abgeschieden und nach Auswählen und Ätzen von diesem werden die Source/Drain-Elektroden (2, 3) und die Metall-Feldplatte (4a) geformt.
  • Dieser Prozeß wird schließlich wie in 3(N) gezeigt durch Abscheiden des Feldoxids (26), das ein Passivierungsfilm ist, über der gesamten Oberfläche des Silizium-Feldoxids (25) einschließlich der Source/Drain-Elektroden (2, 3) und der Metall-Feldplatte (4a) und Ätzen des Feldoxids auf der Kontaktstelle vollendet.
  • In diesem Fall liegt die Grenze der Anwendungs-Spannungsausbeute des Hochspannungs-EDMOSFET bei 20 V bis 600 V, was durch Ändern des Well-Dotierungsprofils, des Drift-Dotierungsprofils, der Längen von Driftbereich und Gate unter den optimalen Bedingungen erreichbar ist.
  • Der genannten Herstellungsprozeß kann andererseits auch durch ein einzelnes Well, nicht durch zwei Wells wie oben beschrieben, implementiert werden, verläuft mit der Ausnahme, daß selektiv nur ein Well geformt wird, jedoch auf dieselbe Art und Weise wie in 3, und auf dessen ausführliche Beschreibung wird verzichtet.
  • Die Arbeitsweise des durch eine derartige Folge von Prozessen hergestellten RESURF EDMOSFET wird im folgenden beschrieben, da jedoch n- und p-Kanal RESURF EDMOSFET nach demselben Prinzip arbeiten, wird hier nur die Arbeitsweise des n-Kanal RESURF EDMOSFET beschrieben.
  • Die Arbeitsweise des n-Kanal RESURF EDMOSFET ist wie folgt zu beschreiben: wird eine Spannung, die höher als die Schwellenspannung ist, an das polykristalline n+ Siliziumgate (1) angelegt und wird an einen Anschluß der Drain-Elektrode (3) eine verglichen zu der Spannung des Source-Elektrodenanschlusses (2) hohe Spannung angelegt, fließen Elektronen von der Source (6) durch den Kanalbereich (8) und einen Teil (9a) des Driftbereichs in das Drain (10), ohne den Stromleitungsweg zu verzerren. Bei einem derartigen Prozeß verhindert die Metall-Feldplatte (4a), daß am Ende des Gate auf einer Seite nahe dem Drain (10) ein Durchbruch auftritt, das genannte Bauelement ermöglicht, die Durchbruchspannung zu erhöhen, und wenn eine angemessene Spannung an die Metall-Feldplatte (4a) angelegt wird, kann der Stromleitungsweg im Driftbereich verbessert werden, was zu einer Verbesserung des Leitungswiderstandes führt.
  • Zum Beispiel beträgt die Durchbruchspannung im Fall eines optimalen Entwurfs eines 100 V n-Kanal EDMOSFET unter Verwendung der oben beschriebenen Struktur 101,5 V und der Leitungswiderstand beträgt 1,14 mΩ/cm2, was, bestätigt durch Versuchsergebnisse, die besten Eigenschaften für horizontale Leistungsbauelemente sind, die bis jetzt bekannt sind.
  • Es ist möglich, daß der RESURF EDMOSFET abhängig von den durch Anwender geforderten Eigenschaften auf die folgenden zwei Arten betrieben wird. Die eine besteht darin, die Durchbruchspannung zu erhöhen und gleichzeitig die Eigenschaften des Leitungswiderstandes zu verbessern, indem die Spannung des Gate (1) an die Metall-Feldplatte (4a) angelegt wird, und die andere besteht darin, den Leitungswiderstand durch Anlegen einer spezifizierten Spannung, die sich von der des Gate (1) unterscheidet, an die Metall-Feldplatte (4a) zu verringern.
  • In 4(A) und 4(B) ist für Fälle, in denen die Metall-Feldplatte im RESURF EDMOSFET wie in 2 beschrieben geformt ist und nicht geformt ist, ein Vergleich der Spannungsverteilung gezeigt, wenn zwischen der Source und dem Drain des Bauelements die maximale Durchbruchspannung angelegt ist.
  • 4(A) zeigt für einen Fall, in dem die Metall-Feldplatte geformt ist, eine Verteilung der Äquipotentiallinien der Spannung bis zur maximalen Durchbruchspannung, wenn die Durchbruchspannung 101,5 V beträgt und die an das Drain angelegte Spannung 100 V beträgt.
  • Da der maximale Feldvektor in diesem Fall wie in der Figur gezeigt in Richtung des Feldoxids des Gate am Ende des polykristallinen Siliziumgate (1) auf der Seite des Drain geführt wird, dehnt sich die Äquipotentiallinie der Spannung weiter in Richtung des Drain-Bereichs (10) aus.
  • 4(B) zeigt andererseits für einen Fall, in dem keine Metall-Feldplatte geformt ist, eine Verteilung von Äquipotentiallinien der Spannung bis zur maximalen Durchbruchspannung, wenn die Durchbruchspannung 68 V beträgt und die an das Drain angelegte Spannung 70 V beträgt.
  • Da in diesem Fall keine Metall-Feldplatte wie in der Figur gezeigt vorhanden ist, werden die Äquipotentiallinien am Ende des polykristallinen Siliziumgate (1) auf der Seite des Drain gesammelt und alle Äquipotentiallinien werden dadurch in Richtung des Drain-Bereichs (10) ausgedehnt, so daß am Ende des polykristallinen Siliziumgate (1) auf der Seite des Drain ein Durchbruch auftritt.
  • Aus dem genannten Ergebnis wird somit ersichtlich, daß die Durchbruchspannung durch Verwendung einer Metall-Feldplatte erhöht werden kann.
  • In 5(A) und 5(B) sind für Fälle, in denen eine Metall-Feldplatte geformt ist und nicht geformt ist, die Stromleitungswege im Vergleich zueinander gezeigt.
  • 5(A) zeigt einen Fall, in dem eine Metall-Feldplatte geformt ist, es ist hier ausführlich gezeigt, wie sich der Stromleitungsweg ändert, wenn an die Metall-Feld platte eine geeignete Spannung angelegt wird. In diesem Fall zeigt sie die Form des durch Anlegen gleicher Spannungen an die Metall-Feldplatte und das Gate 1 im Driftbereich er- zeugten Stromleitungswegs.
  • 5(B) zeigt andererseits für einen Fall, in dem keine Metall-Feldplatte geformt ist, den Stromleitungsweg als linearen Bereich.
  • Wird in 5(A) eine geeignete Spannung an die Metall-Feldplatte angelegt, wird der Stromleitungsweg an der Position 9a in 2 verglichen mit dem Fall, in dem keine Metall-Feldplatte geformt ist, schmaler. Ladungsträger, die den im Driftbereich unter einer derartigen Metall-Feldplatte fließenden Strom bilden, werden jedoch konzentriert und fließen auf der Oberfläche des Driftbereichs, so daß der Stromleitungsweg kurz wird, und der Leitungswiderstand dadurch verringert werden kann. Wird im Fall eines n-Kanal-Bauelements eine hohe positive Spannung an eine Source auf der Metall-Feldplatte angelegt und wird im Fall eines p-Kanal-Bauelements eine hohe negative Spannung an eine Source auf der Metall-Feldplatte angelegt, werden Elektronen im Fall des n-Kanal-Bauelements und Löcher im Fall eines p-Kanal-Bauelements so stark an der Position 9a von 2 akkumuliert, daß der Strom im linearen Bereich, durch den der Leitungswiderstand bestimmt wird, noch weiter erhöht wird.
  • Der genannte RESURF EDMOSFET wird nicht nur in einer Richtung, sondern bidirektional betrieben. Falls ein bidirektionaler Betrieb erwünscht ist, reicht es aus, auch am Ende der Source im Substrat einen Driftbereich zu formen. 6 zeigt eine Schnittansicht eines derartigen bidirektionalen n-Kanal RESURF EDMOSFET. Wie oben erwähnt ist die Struktur des bidirektionalen p-Kanal RESURF EDMOSFET abgesehen von der Dotierung im wesentlichen identisch mit der Grundstruktur des n-Kanal-Bauelements und dessen Schnittansicht wird hier weggelassen.
  • Wie aus der genannten Figur ersichtlich, ist der bidirektionale RESURF EDMOSFET der Struktur nach prinzipiell identisch mit dem unidirektionalen RESURF EDMOSFET, mit der Ausnahme, daß der nur im Drain vorhandene Driftbereich (11) am Ende der Source eben gemacht wird, so daß, falls an Drain oder Source ohne Unterscheidung eine hohe Spannung angelegt wird, jeweils der eine von den Anschlüssen die Rolle des Drain und der andere von den Anschlüssen die Rolle der Source übernehmen kann.
  • Da die Source in diesem Fall nicht auf den Anschluß des Body-Kontakts (5) fixiert ist, wird sie wie in der genannten Figur gezeigt mittels Ionenimplantation einer Substanz wie beispielsweise des genannten Well (12) separat an beiden Enden des Driftbereichs (11) geformt. Der p+ Bereich in der genannten Figur korrespondiert dazu.
  • Das Herstellungsverfahren des n-Kanal RESURF EDMOSFET wird mit Bezug auf den in 7(A) bis 7(E) gezeigten Prozeßablauf kurz beschrieben. Das Herstellungsverfahren des p-Kanal RESURF EDMOSFET verwendet einen Prozeß ähnlich dem Herstellungsprozeß des n-Kanal RESURF EDMOSFET und auf die Beschreibung des Herstellungsverfahrens für ersteren wird hier verzichtet.
  • Um wie in 7(A) gezeigt einen aktiven Bereich zum Einsetzen eines n-Kanal-Bauelements für Hochspannung in ein p-Substrat (13) zu erzeugen, wird durch Ionenimplantation von p-Dotierstoffen und einen Diffusionsprozeß ein p-Well (12) geformt und dann werden die ersten und zweiten n-Driftbereiche (11a, 11b) wieder durch Ionenimplantation von n-Dotierstoffen und einen Diffusionsprozeß in dem p-Well (12) unter Verwendung einer Maske geformt.
  • Dann wird wie in 7(B) gezeigt an beiden Kanten der ersten und zweiten Driftbereiche (11a, 11b) durch Anwenden eines LOCOS-Prozesses ein dickes Feldoxid aufgewachsen.
  • Danach wird wie in 7(C) gezeigt durch Anwenden eines thermischen Oxidationsprozesses auf dem Substrat zwischen den genannten Feldoxiden ein Gate-Feldoxid (22) aufgewachsen, polykristallines Silizium wird darauf abgeschieden, durch Dotieren mit POCl3 wird eine polykristalline n+ Sili- ziumschicht geformt und selektiv unter Verwendung einer Maske geätzt, um auf dem Substrat zwischen dem ersten und zwei ten Driftbereich (11a, 11b) das Gate (1) zu formen.
  • Beim Aufwachsen eines Gate-Feldoxids (22) dringt in diesem Fall das das p-Well aufbauenden Bor in das Feldoxid ein und die Dotierstoffkonzentration des p-Well wird auf der Oberfläche niedrig und Phosphor im n-Driftbereich (11) diffundiert über diese Fläche und es tritt wie für den vorangehenden Prozeß beschrieben ein Pile-up auf, so daß der Driftbereich die in der Figur gezeigte Gestalt hat.
  • Da im Fall eines p-Kanal-Bauelements eine Erscheinung nach demselben Prinzip auftritt, nämlich daß das den p-Driftbereich (20) aufbauende Bor in das Feldoxid (22) eindringt und die Dotierstoffkonzentration auf der Oberfläche niedrig wird und dadurch das das n-Well aufbauende Phosphor über den Bereich niedrigerer Dotierstoffkonzentration diffundiert, so daß im p-Driftbereich eine Verzerrung in einer Form wie in 3(F) gezeigt stattfindet.
  • Wie in 7(D) gezeigt wird auf dem Feldoxid (22) einschließlich des polykristallinen n+ Siliziumgate (1) eine Maskenschicht auf eine Art und Weise geformt, daß ein spezifizierter Teil des auf dem n-Driftbereich (11) auf der an das Gate (1) angrenzenden Seite geformten Feldoxids (22) freigelegt wird und nach Formen eines schwach dotierten (LD) n-Ionenimplantationsbereichs (23) durch Ionenimplantation von n-Dotierstoffen niedriger Konzentration in den so freigelegten Teil wird die Maskenschicht entfernt und durch Implementieren des Diffusionsprozesses wird zusätzlich auf der an das Gate (1) angrenzenden Seite ein n-Driftbereich geformt.
  • Wie in 7(E) gezeigt werden Source/Drain (6, 10) durch Ionenimplantation und Diffusion von n-Dotierstoffen hoher Konzentration in die ersten und zweiten n-Driftbereiche geformt, der p+ Body-Kontakt (5) wird durch Ionenimplantation und Diffusion von p-Dotierstoffen hoher Konzentration auf beiden Seiten des auf beiden Kanten der ersten und zweiten Driftbereiche (11a, 11b) geformten Feldoxids geformt und dann wird das Gate-Feldoxid (22) auf dem Teil außer auf dem unteren Teil des polykristallinen n+ Siliziumgate (1) entfernt.
  • Danach wird ein Silizium-Feldoxid (25) als Isolierfilm auf der gesamten Oberfläche des Substrats einschließlich des Gate (1) abgeschieden und dann wird durch Ätzen von diesem unter Verwendung einer Maske auf eine Art und Weise, daß ein spezifizierter Teil von Source/Drain (6, 10) und p+ Body-Kontakt (5) freigelegt wird, ein Kontakt geformt.
  • Danach wird dieser Prozeß durch Abscheiden eines Metallfilms zum Formen von Elektroden auf dem Silizium-Feldoxid (25) einschließlich des Kontakts, Formen von Source- und Drain-Elektroden (2, 3) und ersten und zweiten Metall-Feldplatten (4a) durch Auswählen und Ätzen von diesem und dann Abscheiden des Feldoxids (26), das ein Passivierungsfilm ist, über der gesamten Oberfläche des Silizium-Feldoxids (25) einschließlich der Source- und Drain-Elektroden (2, 3) und der ersten und zweiten Metall-Feldplatten (4a) vollendet.
  • Es ist möglich, den genannten Herstellungsprozeß statt mit zwei Wells wie oben beschrieben mit einem einzelnen Well auszuführen und dieser stimmt mit dem in 7 beschriebenen Prozeß überein, außer daß durch den Prozeß wie in 7 beschrieben nur ein einzelnes Well geformt wird. Auf die ausführliche Beschreibung wird deshalb verzichtet.
  • Wie oben beschrieben wird gemäß der vorliegenden Erfindung (1) während des Formens von Metall-Leiterbahnen (z.B. Source/Drain-Elektroden) eine Metall-Feldplatte geformt und eine geeignete Spannung daran angelegt, so daß es nicht erforderlich ist, einen separaten zusätzlichen Herstellungsprozeß zum Formen einer Feldplatte durchzuführen und diese so einzustellen, daß sie eine niedrige Schwellenspannung hält; (2) ist es möglich, durch Ausschließen einer Verzerrung des Stromwegs niedrigen Leistungswiderstand und hohe Durchbruchspannung zu erhalten; (3) ist es möglich, verursacht durch Reduzierung des Driftbereichs und der Gatelänge die von Bauelementen im System eingenommene Fläche stark zu verringern; und (4) ist es möglich, einen sehr zuverlässigen Hochspannungs-MOSFET zu verwirklichen, der in der Lage ist, die Wärmeleistung in Chips verglichen mit vorhandenen Bauelementen zu verringern.

Claims (48)

  1. Struktur eines Hochspannungs-Metalloxid-Silizium-Feldeffekttransistors (MOSFET), die umfaßt: ein Halbleitersubstrat (13); in dem Substrat geformte erste und zweite leitende Wannen (12, 21); eine auf dem Substrat zwischen den ersten und zweiten leitenden Wannen geformte Isolierstruktur; jeweils auf der Oberfläche des Substrats, in dem die erste leitende Wanne geformt ist und auf der Oberfläche des Substrats, in dem die zweite leitende Wanne geformt ist, geformte Gates (1); Driftbereiche (11, 21), die in den ersten und zweiten leitenden Wannen so geformt sind, daß sie mit dem unteren Teil einer Kante des Gate verbunden sind in den Driftbereichen geformte Drain-Bereiche (10, 19); Source-Bereiche (6, 15) mit vergrabenen Diffusionsbereichen (7, 16), die in den ersten und zweiten Wannen so geformt sind, daß sie mit einem unteren Teil der anderen Kante des Gate verbunden sind; in den ersten und zweiten leitenden Wannen und auf einer Seite der Source mit einem vergrabenen Diffusionsbereich geformte Body-Kontakte (5, 14); einen auf dem Substrat einschließlich der Gates und der Isolierstruktur geformten ersten Isolierfilm (25), der eine Kontaktöffnung aufweist, die auf eine Art und Weise geformt ist, daß Oberflächen von Source und Drain freigelegt werden; in spezifizierten Teilen des ersten Isolierfilms einschließlich der Kontaktöffnung geformte Source/Drain-Elektroden (2, 3); auf dem ersten Isolierfilm in den Driftbereichen und Gates befindliche und so zwischen den Source/Drain-Elektroden geformte Feldplatten (4a), daß sie von diesen getrennt sind; und einen auf dem ersten Isolierfilm einschließlich der Source/Drain-Elektroden und der Feldplatten geformten zweiten Isolierfilm (26).
  2. Struktur des Hochspannungs-MOSFET nach Anspruch 1, bei dem die Feldplatte ein Metall von identischer Qualität wie das der Source/Drain-Elektroden enthält.
  3. Struktur des Hochspannungs-MOSFET nach Anspruch 1, bei dem die erste leitende Wanne eine n-Wanne ist.
  4. Struktur des Hochspannungs-MOSFET nach Anspruch 3, bei dem die zweite Wanne einen p-Wanne ist.
  5. Struktur des Hochspannungs-MOSFET nach Anspruch 1, bei dem das Gate eine Länge von 1,2 μm bis 1,5 μm hat.
  6. Struktur des Hochspannungs-MOSFET, die umfaßt: ein Halbleitersubstrat; in dem Substrat geformte erste und zweite leitende Wannen; jeweils auf der Oberfläche des Substrats, in dem die erste leitende Wanne geformt ist, und auf der Oberfläche des Substrats, in dem die zweite leitende Wanne geformt ist, geformte Gates; erste und zweite Driftbereiche, die in der ersten leitenden Wanne in einer um einen spezifizierten Abstand voneinander getrennten Form so geformt sind, daß sie mit unteren Teilen beider Kanten des Gate verbunden sind; erste und zweite Driftbereiche, die in der zweiten leitenden Wanne in einer um einen spezifizierten Abstand voneinander getrennten Form so geformt sind, daß sie mit unteren Teilen beider Kanten des Gate verbunden sind; in den ersten und zweiten Driftbereichen, die in den erste und zweite leitende Wannen geformt sind, geformte Source/Drain-Bereiche; einen in den ersten und zweiten leitenden Wannen und auf jeder Seite der ersten und zweiten Driftbereiche, zwischen denen sich eine Isolierstruktur befindet, geformten Body-Kontakt; einen auf dem Substrat einschließlich des Gate und der Isolierstruktur geformten und mit einer Kontaktöffnung, die auf eine Art und Weise geformt ist, daß Oberflächen von den Source/Drain-Bereiche und dem Body-Kontakt freigelegt werden, versehenen ersten Isolierfilm; in spezifizierten Teilen des ersten Isolierfilms einschließlich der Kontaktöffnung geformte Source/Drain-Elektroden; auf dem auf den Driftbereichen und Gates geformten ersten Isolierfilm befindliche erste und zweite Feldplatten, die zwischen den Source/Drain-Elektroden so geformt sind, daß sie von diesen getrennt sind; und einen auf dem ersten Isolierfilm einschließlich der Source/Drain-Elektroden und der ersten und zweiten Feldplatten geformten zweiten Isolierfilm.
  7. Struktur des Hochspannungs-MOSFET nach Anspruch 6, bei dem die ersten und zweiten Feldplatten aus einem Metall von identischer Qualität wie das der Source/Drain-Elektroden bestehen.
  8. Struktur des Hochspannungs-MOSFET nach Anspruch 6, bei dem die erste leitende Wanne eine n-Wanne ist.
  9. Struktur des Hochspannungs-MOSFET nach Anspruch 8, bei dem die zweite leitende Wanne einen p-Wanne ist.
  10. Struktur des Hochspannungs-MOSFET nach Anspruch 6, bei dem das Gate eine Länge von 1,2 μm bis 1,5 μm hat.
  11. Struktur des Hochspannungs-MOSFET, die umfaßt: ein Halbleitersubstrat; eine in dem Substrat geformte erste leitende Wanne ein auf der Oberfläche des Substrats, in dem die erste leitende Wanne geformt ist, geformtes Gate; einen Driftbereich, der in der ersten leitenden Wanne so geformt ist, daß er mit einem unteren Teil einer Kante des Gate verbunden ist; ein in dem Driftbereich geformten Drainbereich; einen Source mit einem vergrabenen Diffusionsbereich, die in der ersten leitenden Wanne so geformt ist, daß sie mit dem unteren Teil der anderen Kante des Gate verbunden ist; einen in der ersten leitenden Wanne und auf einer Seite des Sourcebereichs mit vergrabenen Diffusionsbereich geformten Body-Kontakt; einen auf dem Substrat einschließlich des Gate geformten und mit einer Kontaktöffnung, die auf eine Art und Weise geformt ist, daß die Oberflächen von Source und Drain freigelegt werden, versehenen ersten Isolierfilm; in spezifizierten Teilen des ersten Isolierfilms einschließlich der Kontaktöffnung geformte Source/Drain-Elektroden; auf dem auf dem Driftbereich und dem Gate geformten ersten Isolierfilm be findliche Feldplatten, die so zwischen den Source/Drain-Elektroden geformt sind, daß sie von diesen getrennt sind; und einen auf dem ersten Isolierfilm einschließlich der Source/Drain-Elektroden und der Feldplatten geformten zweiten Isolierfilm.
  12. Struktur des Hochspannungs-MOSFET nach Anspruch 11, bei dem die Feldplatte aus einem Metall von identischer Qualität wie das der Source/Drain-Elektroden besteht.
  13. Struktur des Hochspannungs-MOSFET nach Anspruch 11, bei dem die erste leitende Wanne aus n- oder p-Wanne besteht.
  14. Struktur des Hochspannungs-MOSFET nach Anspruch 11, bei dem das Gate eine Länge von 1,2 μm bis 1,5 μm hat.
  15. Struktur des Hochspannungs-MOSFET, die umfaßt: ein Halbleitersubstrat; ein in dem Substrat geformte erste leitende Wanne; ein auf der Oberfläche des Substrats, in dem die erste leitende Wanne geformt ist, geformtes Gate; erste und zweite Driftbereiche, die in einer um einen spezifizierten Abstand voneinander getrennten Form so in der ersten leitenden Wanne geformt sind, daß sie mit unteren Teilen beider Kanten des Gate verbunden sind; in den ersten und zweiten Driftbereichen in der ersten leitenden Wanne geformte Source/Drainbereiche; in der ersten leitenden Wannen und auf jeder Seite der ersten und zweiten Driftbereiche, zwischen denen sich eine Isolierstruktur befindet, geformte Body-Kontakte; einen auf dem Substrat einschließlich des Gate und der Isolierstruktur geformten und mit einer Kontaktöffnung, die auf eine Art und Weise geformt ist, daß Oberflächen von Source/Drain und Body-Kontakt freigelegt werden, versehenen ersten Isolierfilm; in spezifizierten Teilen des ersten Isolierfilms einschließlich der Kontaktöffnung geformte Source/Drain-Elektroden; auf dem in den Driftbereichen und dem Gate geformten ersten Isolierfilm befindliche erste und zweite Feldplatten, die zwischen den Source/Drain-Elektroden so geformt sind, daß sie von diesen getrennt sind; und einen auf dem ersten Isolierfilm einschließlich der Source/Drain-Elektroden und der ersten und zweiten Feldplatten geformten zweiten Isolierfilm.
  16. Struktur des Hochspannungs-MOSFET nach Anspruch 15, bei dem die ersten und zweiten Feldplatten aus einem Metall von identischer Qualität wie das der Source/Drain-Elektroden bestehen.
  17. Struktur des Hachspannungs-MOSFET nach Anspruch 15, bei dem die erste leitende Wanne aus eine n- oder p-Wanne besteht.
  18. Struktur des Hochspannungs-MOSFET nach Anspruch 15, bei dem das Gate eine Länge von 1,2 μm bis 1,5 μm hat.
  19. Verfahren zur Herstellung des Hochspannungs-MOSFET, das umfaßt: einen Prozeß, der in einem Halbleitersubstrat erste und zweite leitende Wannen formt; einen Prozeß, der in den ersten und zweiten leitenden Wannen Driftbereiche formt; einen Prozeß, der auf der Substratoberfläche zwischen den ersten und zweiten leitenden Wannen eine Isolierstruktur aufwächst; einen Prozeß, der einen Gate-Isolierfilm formt; einen Prozeß, der auf dem Gate-Isolierfilm über den ersten und zweiten leitenden Wannen ein Gate formt; einen Prozeß, der in den Driftbereichen des an das Gate angrenzenden Teils n- und p-dotierte Bereiche niedriger Konzentration formt; einen Prozeß, der in den ersten und zweiten leitenden Wannen einen vergrabenen Diffusionsbereich formt; einen Prozeß, der Source/Drainbereich mit einem Body-Kontakt auf einer Seite auf dem vergrabenen Diffusionsbereich in den ersten und zweiten leitenden Wannen formt; einen Prozeß, der auf der gesamten Oberfläche des Substrats einschließlich des Gate und der Isolierstruktur einen Isolierfilm mit einem Kontakt, der auf eine Art und Weise geformt ist, daß die Oberfläche von Source/Drain freigelegt wird, formt; einen Prozeß, der auf dem Isolierfilm einen Metallfilm formt; und einen Prozeß, der durch Ätzen des Metallfilms unter Verwendung einer Maske Source/Drain-Elektroden und Metall-Feldplatten formt.
  20. Verfahren zur Herstellung des Hochspannungs-MOSFET nach Anspruch 19, bei dem die erste leitende Wanne durch einen Prozeß Diffusion von p-Dotierstoffen nach Ionenimplantation geformt wird.
  21. Verfahren zur Herstellung des Hochspannungs-MOSFET nach Anspruch 19, bei dem die zweite leitende Wanne durch einen Prozeß Diffusion von n-Dotierstoffen nach Ionenimplantation geformt wird.
  22. Verfahren zur Herstellung des Hochspannungs-MOSFET nach Anspruch 19, bei dem der Prozeß, der im Driftbereich eines an das Gate angrenzenden Teils n- und p-dotierte Bereiche niedriger Konzentration formt, weiter umfaßt: einen Prozeß, der auf der gesamten Oberfläche des Isolierfilms einschließlich des Gate eine erste Maskenschicht formt; einen Prozeß, der die erste Maskenschicht auf eine Art und Weise ätzt, daß ein spezifizierter Teil des Isolierfilms auf einer an das Gate angrenzenden Seite auf dem in dem zweiten leitenden Well geformten Driftbereich freigelegt wird; einen Prozeß, der durch eine Selbstjustierung an dem Gate n-Dotierstoffe niedriger Konzentration durch Ionenimplatation in den so freigelegten Teil einbringt und dann die erste Maskenschicht entfernt; einen Prozeß, der auf der gesamten Oberfläche des Gate-Isolierfilms einschließlich des Gate eine zweite Maskenschicht formt; einen Prozeß, der die zweite Maskenschicht auf eine Art und Weise ätzt, daß ein spezifizierter Teil des Isolierfilms auf einer an das Gate auf dem in der ersten leitenden Wanne geformten Driftbereich angrenzenden Seite freigelegt wird; einen Prozeß, der durch eine Selbstjustierung an dem Gate p-Dotierstoffe niedriger Konzentration durch Ionenimplantation in den so freigelegten Bereich einbringt und dann die zweite Maskenschicht entfernt; und einen Prozeß, der die Diffusion implementiert.
  23. Verfahren zur Herstellung des Hochspannungs-MOSFET nach Anspruch 19, bei dem der Prozeß, der Source/Drainbereich mit einem auf einer Seite auf dem vergrabenen Diffusionsbereich in den ersten und zweiten leitenden Wannen geformten Body-Kontakt formt, weiter umfaßt: einen Prozeß, der auf der gesamten Oberfläche des Isolierfilms einschließlich des Gate eine erste Maskenschicht formt; einen Prozeß, der die erste Maskenschicht auf eine Art und Weise ätzt, daß spezifizierte Teile der Oberfläche des Isolierfilms auf dem in der ersten leitenden Wanne geformten vergrabenen Diffusionsbereich und der Oberfläche des Isolierfilms auf dem in der zweiten leitenden Wanne geformten vergrabenen Diffusionsbereich freigelegt werden; einen Prozeß, der n-Dotierstoffe hoher Konzentration durch Ionenimplantation in die so freigelegten Teile einbringt und dann die erste Maskenschicht entfernt; einen Prozeß, der auf der gesamten Oberfläche des Isolierfilms einschließlich des Gate die zweite Maskenschicht formt; einen Prozeß, der die zweite Maskenschicht auf eine Art und weise ätzt, daß spezifizierte Teile der Oberfläche des Isolierfilms auf dem in der ersten leitenden Wanne geformten vergrabenen Diffusionsbereich und der Oberfläche des Isolierfilms auf dem in der zweiten leitenden Wanne geformten vergrabenen Diffusionsbereich freigelegt werden; einen Prozeß der p-Dotierstoffe hoher Konzentration durch Ionenimplantation in die so freigelegten Teile einbringt und dann die zweite Maskenschicht entfernt; und einen Prozeß, der den Bereich der Ionenimplantation aktiviert.
  24. Verfahren zur Herstellung des Hochspannungs-MOSFET nach Anspruch 19, bei dem das Gate in einer Länge von 1,2 μm bis 1,5 μm geformt wird.
  25. Verfahren zur Herstellung des Hochspannungs-MOSFET nach Anspruch 19, bei dem der Hochspannungs-MOSFET so geformt wird, daß die Gatespannung oder eine kon stante Spannung getrennt von der Gatespannung an die Metall-Feldplatte angelegt werden kann.
  26. Verfahren zur Herstellung des Hochspannungs-MOSFET nach Anspruch 19, bei dem der Hochspannungs-MOSFET so geformt wird, daß der Wert der Durchbruchspannung im Bereich von 20 V bis 600 V gehalten wird.
  27. Verfahren zur Herstellung des Hochspannungs-MOSFET, das umfaßt: einen Prozeß, der in einem Halbleitersubstrat erste und zweite leitenden Wannen formt; einen Prozeß, der in der ersten leitenden Wanne erste und zweite p-Driftbereiche formt; einen Prozeß, der in der zweiten leitenden Wanne erste und zweite n-Driftbereiche formt; einen Prozeß, der auf der Substratoberfläche zwischen den ersten und zweiten leitenden Wannen eine Isolierstruktur aufwächst; einen Prozeß, der an beiden Kanten der ersten und zweiten p-Driftbereiche und der ersten und zweiten n-Driftbereiche Feldoxide aufwächst; einen Prozeß, der Gate-Isolierfilme formt; einen Prozeß, der auf dem Gate-Isolierfilm zwischen den ersten und zweiten n-Driftbereichen und auf dem Gate-Isolierfilm zwischen den ersten und zweiten p-Driftbereichen Gates formt; einen Prozeß, der in den ersten und zweiten p- und n-Driftbereichen von an das Gate angrenzenden Teilen n- und p-Dotierungen niedriger Konzentration formt; einen Prozeß, der in den ersten und zweiten p- und n-Driftbereichen Source/Drain-Bereiche formt und gleichzeitig auf beiden Seiten des Feldoxids Body-Kontakte formt; einen Prozeß, der über der gesamten Oberfläche des Substrats einschließlich des Gate und der Isolierstruktur einen Isolierfilm mit einem Kontakt, der auf eine Art und Weise geformt ist, daß die Oberflächen der Source/Drain-Bereiche und des Body-Kontakts freigelegt werden, formt; einen Prozeß, der auf dem Isolierfilm einen Metallfilm formt; und einen Prozeß, der durch Auswählen und Ätzen des Metallfilms Source/Drain-Elektroden und erste und zweite Metall-Feldplatten formt.
  28. Verfahren zur Herstellung des Hochspannungs-MOSFET nach Anspruch 27, bei dem die erste leitende Wanne durch einen Prozeß Diffusion von p-Dotierstoffen nach Ionenimplantation geformt wird.
  29. Verfahren zur Herstellung des Hochspannungs-MOSFET nach Anspruch 27, bei dem die zweite leitende Wanne durch einen Prozeß Diffusion von n-Dotierstoffen nach Ionenimplantation geformt wird.
  30. Verfahren zur Herstellung des Hochspannungs-MOSFET nach Anspruch 27, bei dem der Prozeß, der in den ersten und zweiten p- und n-Driftbereichen in an das Gate angrenzenden Teilen n- und p-Dotierungen niedriger Konzentration formt, weiter umfaßt: einen Prozeß, der über der gesamten Oberfläche des Isolierfilms einschließlich des Gate die erste Maskenschicht formt; einen Prozeß, der die erste Maskenschicht auf eine Art und Weise ätzt, daß spezifizierte Teile der Isolierfilme in den ersten und zweiten n-Driftbereichen links und rechts vom unteren Teil des Gate freigelegt werden; einen Prozeß, der n-Dotierstoffe niedriger Konzentration durch Ionenimplantation in die so freigelegten Teile einbringt und dann die erste Maskenschicht entfernt; einen Prozeß, der über der gesamten Oberfläche des Isolierfilms einschließlich des Gate die zweite Maskenschicht formt; einen Prozeß, der die zweite Maskenschicht auf eine Art und Weise ätzt, daß spezifizierte Teile des Isolierfilms auf den ersten und zweiten p-Driftbereichen links und rechts vom unteren Teil des Gate freigelegt werden; einen Prozeß, der p-Dotierstoffe niedriger Konzentration durch Ionenimplantation in die so freigelegten Teile einbringt und dann die zweite Maskenschicht entfernt; und einen Prozeß, der die Diffusion implementiert.
  31. Verfahren zur Herstellung des Hochspannungs-MOSFET nach Anspruch 27, bei dem der Prozeß, der in den ersten und zweiten p- und n-Driftbereichen Source/Drain-Bereiche formt und gleichzeitig auf beiden Seiten des Feldoxids Body-Kontakte formt, weiter umfaßt: einen Prozeß, der über der gesamten Oberfläche des Isolierfilms einschließlich des Gate eine erste Maskenschicht formt; einen Prozeß, der die erste Maskenschicht auf eine Art und Weise ätzt, daß spezifizierte Teile der Oberflächen der ersten und zweiten p-Driftbereiche und der Substratoberfläche links und rechts von den an beiden Kanten der ersten und zweiten n-Driftbereiche geformten Feldoxiden freigelegt werden; einen Prozeß, der p-Dotierstoffe hoher Konzentration durch Ionenimplantation in die so freigelegten Teile einbringt und dann die erste Maskenschicht entfernt; einen Prozeß, der über der gesamten Oberfläche des Isolierfilms einschließlich des Gate die zweite Maskenschicht formt; einen Prozeß, der die zweite Maskenschicht auf eine Art und Weise ätzt, daß spezifizierte Teile der Oberflächen der ersten und zweiten n-Driftbereiche und der Substratoberfläche links und rechts von den an beiden Kanten der ersten und zweiten p-Driftbereiche geformten Feldoxiden freigelegt werden einen Prozeß der n-Dotierstoffe hoher Konzentration durch Ionenimplatation in die so freigelegten Teile einbringt und dann die zweite Maskenschicht entfernt; und einen Prozeß, der die Bereiche der Ionenimplantation aktiviert.
  32. Verfahren zur Herstellung des Hochspannungs-MOSFET nach Anspruch 27, bei dem das Gate in einer Länge von 1,2 μm bis 1,5 μm geformt wird
  33. Verfahren zur Herstellung des Hochspannungs-MOSFET nach Anspruch 27, bei dem der Hochspannungs-MOSFET so geformt wird, daß die Gatespannung oder eine konstante Spannung getrennt von der Gatespannung an das Metall-Feldoxid angelegt werden kann.
  34. Verfahren zur Herstellung des Hochspannungs-MOSFET nach Anspruch 27, dadurch gekennzeichnet, daß der Hochspannungs-MOSFET so geformt wird, daß der Wert der Durchbruchspannung im Bereich von 20 V bis 600 V gehalten wird.
  35. Verfahren zur Herstellung des Hochspannungs-MOSFET, das umfaßt: einen Prozeß, der in einem Halbleitersubstrat die erste leitende Wanne formt; einen Prozeß, der in der ersten leitenden Wanne einen Driftbereich formt; einen Prozeß, der auf dem Substrat, in dem der Driftbereich geformt ist, einen Gate-Isolierfilm formt und dann auf diesem ein Gate formt; einen Prozeß, der in dem Driftbereich des an das Gate angrenzenden Teils einen n- oder p-dotierten Bereich niedriger Konzentration formt; einen Prozeß, der in der ersten leitenden Wanne einen vergrabenen Diffusionsbereich formt; einen Prozeß, der Source/Drainbereich mit einem einer Seite über dem vergrabenen Diffusionsbereich in der ersten leitenden Wanne geformten Body-Kontakt formt; einen Prozeß, der einen Isolierfilm mit einem Kontakt, der auf eine Art und Weise geformt ist, daß die Oberfläche von Source/Drain auf dem Substrat einschließlich des Gate freigelegt wird, formt; einen Prozeß, der auf dem Isolierfilm einen Metallfilm formt; und einen Prozeß, der durch Ätzen des Metallfilms unter Verwendung einer Maske Source/Drain-Elektroden und Metall-Feldplatten formt.
  36. Verfahren zur Herstellung des Hochspannungs-MOSFET nach Anspruch 35, bei dem die erste leitende Wanne durch einen Prozeß Diffusion von p- oder n-Dotierstoffen nach Ioneninjektion geformt wird.
  37. Verfahren zur Herstellung des Hochspannungs-MOSFET nach Anspruch 35, bei dem der Prozeß, der in dem Driftbereich des an das Gate angrenzenden Teils n- oder p-dotierte Bereiche niedriger Konzentration formt, weiter umfaßt: einen Prozeß, der über der gesamten Oberfläche des Isolierfilms einschließlich des Gate eine Maskenschicht formt; einen Prozeß, der die Maskenschicht auf eine Art und Weise ätzt, daß ein spezifizierter Teil des Isolierfilms auf der an das Gate angrenzenden Seite auf dem Driftbereich freigelegt wird; einen Prozeß, der durch eine Selbstjustierung an dem Gate n- oder p-Dotierstoffe niedriger Konzentration durch Ionenimplantation in den so freigelegten Bereich einbringt und dann die Maskenschicht entfernt; und einen Prozeß, der die Diffusion implementiert.
  38. Verfahren zur Herstellung des Hochspannungs-MOSFET nach Anspruch 35, bei dem der Prozeß, der Source/Drain mit einem auf einer Seite auf dem vergrabenen Diffusionsbereich in der ersten leitenden Wanne geformten Body-Kontakt formt, weiter umfaßt: einen Prozeß, der über der gesamten Oberfläche des Isolierfilms einschließlich des Gate eine Maskenschicht formt; einen Prozeß, der die Maskenschicht auf eine Art und Weise ätzt, daß die Oberfläche des Isolierfilms auf dem vergrabenen Diffusionsbereich freigelegt wird; einen Prozeß, der n- oder p-Dotierstoffe hoher Konzentration durch Ionenimplantation in den so freigelegten Teil einbringt und dann die Maskenschicht entfernt; und einen Prozeß, der den Bereich der Ionenimplantation aktiviert.
  39. Verfahren zur Herstellung des Hochspannungs-MOSFET nach Anspruch 35, bei dem das Gate mit einer Länge von 1,2 μm bis 1,5 μm geformt wird.
  40. Verfahren zur Herstellung des Hochspannungs-MOSFET nach Anspruch 35, bei dem der hochspannungs-MOSFET so geformt wird, daß die Gatespannung oder eine konstante Spannung getrennt von der Gatespannung an das Metall-Feldoxid angelegt werden kann.
  41. Verfahren zur Herstellung des Hochspannungs-MOSFET nach Anspruch 35, bei dem der Hochspannungs-MOSFET so geformt wird, daß der Wert der Durchbruchspannung im Bereich von 20 V bis 600 V gehalten wird.
  42. Verfahren zur Herstellung des Hochspannungs-MOSFET, das umfaßt: einen Prozeß, der in einem Halbleitersubstrat die erste leitende Wanne formt; einen Prozeß, der in der ersten leitenden Wanne erste und zweite Driftbereiche formt; einen Prozeß, der an beiden Kanten der ersten und zweiten Driftbereiche Feldoxide aufwächst; einen Prozeß, der einen Gate-Isolierfilm formt; einen Prozeß, der auf dem Gate-Isolierfilm zwischen den ersten und zweiten Driftberei- chen ein Gate formt; einen Prozeß, der in den ersten und zweiten Driftbereichen von an das Gate angrenzenden Teilen n- oder p-Dotierung niedriger Konzentration formt; einen Prozeß, der in den ersten und zweiten Driftbereichen Source/Drain-Bereiche formt und gleichzeitig auf beiden Seiten des Feldoxids Body-Kontakte formt; einen Prozeß, der einen Isolierfilm mit einem Kontakt, der auf eine Art und Weise geformt ist, daß die Source/Drain-Bereiche und die Body-Kontakte über der gesamten Oberfläche des Substrats einschließlich des Gate freigelegt werden, formt; einen Prozeß, der auf dem. Isolierfilm einen Metallfilm formt; und einen Prozeß, der durch Ätzen des Metallfilms unter Verwendung einer Maske Source/Drain-Elektroden und die ersten und zweiten Metall-Feldplatten formt.
  43. Verfahren zur Herstellung des Hochspannungs-MOSFET nach Anspruch 42, bei dem die erste leitende Wanne durch einen Prozeß Diffusion von n- oder p-Dotierstoffen nach Ionenimplantation geformt wird.
  44. Verfahren zur Herstellung des Hochspannungs-MOSFET nach Anspruch 42, bei dem der Prozeß, der in den ersten und zweiten Driftbereichen von an das Gate angrenzenden Teilen n- oder p-dotierte Bereiche niedriger Konzentration formt, weiter umfaßt: einen Prozeß, der über der gesamten Oberfläche des Isolierfilms einschließlich des Gate eine Maskenschicht formt; einen Prozeß, die Maskenschicht auf eine Art und Weise ätzt, daß spezifizierte Teile des Isolierfilms auf den ersten und zweiten Driftbereichen links und rechts von unteren Teilen des Gate freigelegt werden; einen Prozeß, der n- oder p-Dotierstoffe niedriger Konzentration durch Ionenimplantation in die so freigelegten Teile einbringt und dann die Maskenschicht entfernt; und einen Prozeß, der die Diffusion implementiert.
  45. Verfahren zur Herstellung des Hochspannungs-MOSFET nach Anspruch 42, bei dem der Prozeß, der in den ersten und zweiten Driftbereichen Source/Drain-Bereiche formt und gleichzeitig auf beiden Seiten des Feldoxids Body-Kontakte formt, weiter umfaßt: einen Prozeß, der über der gesamten Oberfläche des Isolierfilms einschließlich des Gate die erste Maskenschicht formt; einen Prozeß, der die erste Maskenschicht auf eine Art und Weise ätzt, daß spezifizierte Teile der Substratoberfläche links/rechts von den an beiden Kanten der ersten und zweiten Driftbereiche geformten Feldoxiden freigelegt werden; einen Prozeß, der n- oder p-Dotierstoffe hoher Konzentration durch Ionenimplantation in die so freigelegten Teile einbringt und dann die erste Maskenschicht entfernt; einen Prozeß, der auf der gesamten Oberfläche der Isolierung einschließlich des Gate die zweite Maskenschicht formt; einen Prozeß, der die zweite Maskenschicht auf eine Art und Weise ätzt, daß spezifizierte Teile der Oberflächen der ersten und zweiten Driftbereiche freigelegt werden; einen Prozeß, der n- oder p-Dotierstoffe hoher Konzentration durch Ionenimplantation in die so freigelegten Teile einbringt und dann die zweite Maskenschicht entfernt; und einen Prozeß, der die Bereiche der Ionenimplantation aktiviert.
  46. Verfahren zur Herstellung des Hochspannungs-MOSFET nach Anspruch 42, bei dem das Gate mit einer Länge von 1,2 μm bis 1,5 μm geformt wird.
  47. Verfahren zur Herstellung des Hochspannungs-MOSFET nach Anspruch 42, bei dem der Hochspannungs-MOSFET so geformt wird, daß die Gatespannung oder eine konstante Spannung getrennt von der Gatespannung an die Metall-Feldplatte angelegt werden kann.
  48. Verfahren zur Herstellung des Hochspannungs-MOSFET nach Anspruch 42, bei dem der Hochspannungs-MOSFET so geformt wird, daß der Wert der Durchbruchspannung im Bereich von 20 V bis 600 V gehalten wird.
DE19649686A 1995-12-02 1996-11-29 Struktur und Herstellungsverfahren eines Hochspannungs-Metalloxid-Silizium-Feldeffekttransistors (MOSFET) Expired - Lifetime DE19649686B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR46199/95 1995-12-02
KR1019950046199A KR0167273B1 (ko) 1995-12-02 1995-12-02 고전압 모스전계효과트렌지스터의 구조 및 그 제조방법

Publications (2)

Publication Number Publication Date
DE19649686A1 DE19649686A1 (de) 1997-06-05
DE19649686B4 true DE19649686B4 (de) 2005-04-14

Family

ID=19437459

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19649686A Expired - Lifetime DE19649686B4 (de) 1995-12-02 1996-11-29 Struktur und Herstellungsverfahren eines Hochspannungs-Metalloxid-Silizium-Feldeffekttransistors (MOSFET)

Country Status (5)

Country Link
US (2) US5831320A (de)
JP (1) JP2932429B2 (de)
KR (1) KR0167273B1 (de)
CN (1) CN1079996C (de)
DE (1) DE19649686B4 (de)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6025231A (en) * 1997-02-18 2000-02-15 Texas Instruments Incorporated Self aligned DMOS transistor and method of fabrication
KR100244282B1 (ko) * 1997-08-25 2000-02-01 김영환 고전압 트랜지스터의 구조 및 제조 방법
US5976923A (en) * 1998-12-08 1999-11-02 United Microelectronics Corp. Method for fabricating a high-voltage semiconductor device
JP3443355B2 (ja) * 1999-03-12 2003-09-02 三洋電機株式会社 半導体装置の製造方法
DE19923466B4 (de) * 1999-05-21 2005-09-29 Infineon Technologies Ag Junctionsisolierter Lateral-MOSFET für High-/Low-Side-Schalter
US6429077B1 (en) * 1999-12-02 2002-08-06 United Microelectronics Corp. Method of forming a lateral diffused metal-oxide semiconductor transistor
JP2001210726A (ja) * 2000-01-24 2001-08-03 Hitachi Ltd 半導体装置及びその製造方法
US6368903B1 (en) 2000-03-17 2002-04-09 International Business Machines Corporation SOI low capacitance body contact
JP2002217407A (ja) * 2001-01-16 2002-08-02 Sanyo Electric Co Ltd 半導体装置とその製造方法
US6555883B1 (en) * 2001-10-29 2003-04-29 Power Integrations, Inc. Lateral power MOSFET for high switching speeds
US6566201B1 (en) * 2001-12-31 2003-05-20 General Semiconductor, Inc. Method for fabricating a high voltage power MOSFET having a voltage sustaining region that includes doped columns formed by rapid diffusion
US6677645B2 (en) * 2002-01-31 2004-01-13 International Business Machines Corporation Body contact MOSFET
DE10206739C1 (de) * 2002-02-18 2003-08-21 Infineon Technologies Ag Transistorbauelement
US6939781B2 (en) * 2003-06-27 2005-09-06 Freescale Semiconductor, Inc. Method of manufacturing a semiconductor component that includes self-aligning a gate electrode to a field plate
EP2592655B1 (de) 2003-09-09 2019-11-06 The Regents of The University of California Herstellung von einfachen oder mehrfachen Gatefeldplatten
US7501669B2 (en) * 2003-09-09 2009-03-10 Cree, Inc. Wide bandgap transistor devices with field plates
US7573078B2 (en) * 2004-05-11 2009-08-11 Cree, Inc. Wide bandgap transistors with multiple field plates
US7550783B2 (en) * 2004-05-11 2009-06-23 Cree, Inc. Wide bandgap HEMTs with source connected field plates
US9773877B2 (en) * 2004-05-13 2017-09-26 Cree, Inc. Wide bandgap field effect transistors with source connected field plates
US7560324B2 (en) * 2004-07-08 2009-07-14 Texas Instruments Incorporated Drain extended MOS transistors and methods for making the same
US7087959B2 (en) * 2004-08-18 2006-08-08 Agere Systems Inc. Metal-oxide-semiconductor device having an enhanced shielding structure
JP4907070B2 (ja) * 2004-09-10 2012-03-28 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US11791385B2 (en) * 2005-03-11 2023-10-17 Wolfspeed, Inc. Wide bandgap transistors with gate-source field plates
US20060220170A1 (en) * 2005-03-31 2006-10-05 Chih-Feng Huang High-voltage field effect transistor having isolation structure
CN1855538A (zh) 2005-04-28 2006-11-01 崇贸科技股份有限公司 用于单片集成具有隔离结构的mos场效晶体管及其制作方法
CN100449782C (zh) * 2005-04-29 2009-01-07 崇贸科技股份有限公司 具隔离结构的金属氧化物半导体场效晶体管及其制作方法
US7592211B2 (en) 2006-01-17 2009-09-22 Cree, Inc. Methods of fabricating transistors including supported gate electrodes
US7709269B2 (en) * 2006-01-17 2010-05-04 Cree, Inc. Methods of fabricating transistors including dielectrically-supported gate electrodes
US8283699B2 (en) * 2006-11-13 2012-10-09 Cree, Inc. GaN based HEMTs with buried field plates
US7692263B2 (en) 2006-11-21 2010-04-06 Cree, Inc. High voltage GaN transistors
KR100948303B1 (ko) * 2007-12-27 2010-03-17 주식회사 동부하이텍 수평형 디모스 트랜지스터의 제조방법
USRE45449E1 (en) * 2007-12-27 2015-04-07 Infineon Technologies Ag Power semiconductor having a lightly doped drift and buffer layer
US8174071B2 (en) * 2008-05-02 2012-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. High voltage LDMOS transistor
WO2009144641A1 (en) * 2008-05-28 2009-12-03 Nxp B.V. Semiconductor device with dummy gate electrode and corresponding integrated circuit and manufacturing method
JP5508774B2 (ja) * 2009-07-16 2014-06-04 エイチジーエスティーネザーランドビーブイ ディスク・ドライブ
CN101996926B (zh) * 2009-08-13 2013-05-08 中芯国际集成电路制造(上海)有限公司 一种用于集成电路的自对准接触的方法和结构
US8324053B2 (en) * 2009-09-30 2012-12-04 Alpha And Omega Semiconductor, Inc. High voltage MOSFET diode reverse recovery by minimizing P-body charges
JP2012253230A (ja) * 2011-06-03 2012-12-20 Fujitsu Semiconductor Ltd 半導体装置及び半導体装置の製造方法
US8664718B2 (en) * 2011-11-30 2014-03-04 Taiwan Semiconductor Manufacturing Company, Ltd. Power MOSFETs and methods for forming the same
CN103296081B (zh) * 2012-02-24 2016-05-11 无锡华润上华半导体有限公司 一种横向双扩散金属氧化物半导体场效应晶体管
KR101988425B1 (ko) * 2012-11-05 2019-06-12 삼성전자주식회사 반도체 소자 및 그의 제조 방법
US9679981B2 (en) 2013-06-09 2017-06-13 Cree, Inc. Cascode structures for GaN HEMTs
US9847411B2 (en) 2013-06-09 2017-12-19 Cree, Inc. Recessed field plate transistor structures
US10756208B2 (en) 2014-11-25 2020-08-25 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated chip and method of forming the same
US11164970B2 (en) 2014-11-25 2021-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Contact field plate
US9590053B2 (en) 2014-11-25 2017-03-07 Taiwan Semiconductor Manufacturing Co., Ltd. Methodology and structure for field plate design
US10056478B2 (en) * 2015-11-06 2018-08-21 Taiwan Semiconductor Manufacturing Company Ltd. High-electron-mobility transistor and manufacturing method thereof
TWI675473B (zh) * 2015-11-16 2019-10-21 聯華電子股份有限公司 高壓半導體裝置
US9583612B1 (en) * 2016-01-21 2017-02-28 Texas Instruments Incorporated Drift region implant self-aligned to field relief oxide with sidewall dielectric
JP7010100B2 (ja) * 2017-08-30 2022-01-26 セイコーエプソン株式会社 モーター駆動回路、半導体装置、及び、電子機器
CN110098110B (zh) * 2019-05-10 2021-08-13 上海瞻芯电子科技有限公司 半导体器件及其形成方法
CN113224169B (zh) * 2021-05-07 2023-02-07 电子科技大学 一种折叠栅氧化镓基场效应晶体管

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58137256A (ja) * 1982-02-10 1983-08-15 Hitachi Ltd 絶縁ゲ−ト半導体装置
US5108940A (en) * 1987-12-22 1992-04-28 Siliconix, Inc. MOS transistor with a charge induced drain extension
US5122474A (en) * 1988-06-23 1992-06-16 Dallas Semiconductor Corporation Method of fabricating a CMOS IC with reduced susceptibility to PMOS punchthrough
US5237193A (en) * 1988-06-24 1993-08-17 Siliconix Incorporated Lightly doped drain MOSFET with reduced on-resistance
US5374843A (en) * 1991-05-06 1994-12-20 Silinconix, Inc. Lightly-doped drain MOSFET with improved breakdown characteristics
US5306652A (en) * 1991-12-30 1994-04-26 Texas Instruments Incorporated Lateral double diffused insulated gate field effect transistor fabrication process
BE1007283A3 (nl) * 1993-07-12 1995-05-09 Philips Electronics Nv Halfgeleiderinrichting met een most voorzien van een extended draingebied voor hoge spanningen.
KR950026008A (ko) * 1994-02-28 1995-09-18 김주용 게이트전극 공유 트랜지스터

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Symp. on VLSI-Technology, Oiso, Japan, pp.115-116 *

Also Published As

Publication number Publication date
DE19649686A1 (de) 1997-06-05
KR0167273B1 (ko) 1998-12-15
US6033948A (en) 2000-03-07
KR970054445A (ko) 1997-07-31
CN1155764A (zh) 1997-07-30
US5831320A (en) 1998-11-03
JP2932429B2 (ja) 1999-08-09
JPH09219512A (ja) 1997-08-19
CN1079996C (zh) 2002-02-27

Similar Documents

Publication Publication Date Title
DE19649686B4 (de) Struktur und Herstellungsverfahren eines Hochspannungs-Metalloxid-Silizium-Feldeffekttransistors (MOSFET)
DE69938562T3 (de) Leistungshalbleiterbauelemente mit verbesserten Hochfrequenzschaltung- und Durchbruch-Eigenschaften
DE19539541B4 (de) Lateraler Trench-MISFET und Verfahren zu seiner Herstellung
DE69628633T2 (de) Halbleiteranordnung mit isoliertem Gate und Verfahren zur Herstellung
DE60222751T2 (de) Feldeffekttransistorstruktur und herstellungsverfahren
DE19931324B4 (de) Siliciumcarbid-MOS-Halbleiter-Bauelement und Verfahren zu seiner Herstellung
EP0080523A1 (de) Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem Paar von komplementären Feldeffekttransistoren und mindestens einem Bipolartransistor
DE19535140A1 (de) Lateraler MOSFET mit hoher Stehspannung und einem Graben sowie Verfahren zu dessen Herstellung
DE102010036818A1 (de) Bipolarhalbleiterbauelement und Herstellungsverfahren
DE102006051285A1 (de) MOS-Transistor mit einem Driftbereich und Verfahren zur Herstellung desselben
DE2734694A1 (de) Isolierschicht-feldeffekttransistor mit kleiner kanallaenge und verfahren zu seiner herstellung
DE19711729A1 (de) Horizontal-Feldeffekttransistor und Verfahren zu seiner Herstellung
DE112009002330T5 (de) Leistungs-Mosfet mit einem verspannten Kanal in einer Halbleiter-Heterostruktur auf Metallsubstrat
DE102020105207A1 (de) Stark dotierte vergrabene Schicht zum Reduzieren der MOSFET-AUS-Kapazität
DE102005035029A1 (de) Halbleiterbauteil und Verfahren zu seiner Herstellung
DE102014114100B4 (de) Igbt mit reduzierter rückwirkungskapazität
DE112018003459T5 (de) Halbleitervorrichtung und verfahren zum herstellen derselben
DE102014114312A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE112016006723T5 (de) Halbleitereinrichtung
DE3440674A1 (de) Feldeffekt-transistor
DE102007055290B4 (de) Halbleitervorrichtung
DE69930715T2 (de) Elektronische Halbleiterleistung mit integrierter Diode
DE10306597B4 (de) Verfahren zum Herstellen einer Halbleiterstruktur mit erhöhter Durchbruchspannung durch tieferliegenden Subkollektorabschnitt
DE102005048447B4 (de) Halbleiterleistungsbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben
DE112006001280B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: HYNIX SEMICONDUCTOR INC., ICHON, KYONGGI, KR

8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: MAGNACHIP SEMICONDUCTOR, LTD., CHEONGJU, KR

R071 Expiry of right