JP2979792B2 - 半導体装置の電極形成方法 - Google Patents
半導体装置の電極形成方法Info
- Publication number
- JP2979792B2 JP2979792B2 JP3295897A JP29589791A JP2979792B2 JP 2979792 B2 JP2979792 B2 JP 2979792B2 JP 3295897 A JP3295897 A JP 3295897A JP 29589791 A JP29589791 A JP 29589791A JP 2979792 B2 JP2979792 B2 JP 2979792B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- atoms
- forming
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の電極形成方
法に係り、特にＳｉ基板と密着性が高く、パワーデバイ
スの裏面電極形成に用いて好適なものに関する。
法に係り、特にＳｉ基板と密着性が高く、パワーデバイ
スの裏面電極形成に用いて好適なものに関する。
【０００２】
【従来の技術】従来、半導体ウエハ上にチタン膜、ニッ
ケル膜、金膜を順次スパッタリング法や蒸着法等によっ
て形成する積層金属電極の製造方法が知られているが、
ニッケル膜に強い膜応力が発生して積層金属電極とウエ
ハとの結合強度が低下し、特にチタンと半導体ウエハと
の界面において剥離してしまうという問題がある。
ケル膜、金膜を順次スパッタリング法や蒸着法等によっ
て形成する積層金属電極の製造方法が知られているが、
ニッケル膜に強い膜応力が発生して積層金属電極とウエ
ハとの結合強度が低下し、特にチタンと半導体ウエハと
の界面において剥離してしまうという問題がある。
【０００３】そのため、ウエハ表面を特定形状に研磨す
ることによりアンカー効果を得、密着力を高くする方法
や、例えば特開平２−１６７８９０号公報に示されるよ
うにニッケル膜応力を低くする方法等が知られている。
ることによりアンカー効果を得、密着力を高くする方法
や、例えば特開平２−１６７８９０号公報に示されるよ
うにニッケル膜応力を低くする方法等が知られている。
【０００４】
【発明が解決しようとする課題】しかしながら、前者の
方法においては、工程数の増加によりコスト高となった
り、研磨による割れ不良を誘発したりするという問題が
ある。
方法においては、工程数の増加によりコスト高となった
り、研磨による割れ不良を誘発したりするという問題が
ある。
【０００５】また、後者の方法による場合、アルゴンガ
ス圧力を１２ｍＴｏｒｒ以上、基板温度１００〜２５０
℃に制御すれば、ニッケル膜応力は３×１０8 Ｎ／ｍ2
以下となり、ある程度効果が得られるものの、枚葉式ス
パッタリング装置等において工業的に連続使用した場
合、装置内温度は２５０℃以上に上昇してしまい、その
結果、ニッケル膜応力は高くなりやはり結合部での剥離
が生じてしまうことになる。
ス圧力を１２ｍＴｏｒｒ以上、基板温度１００〜２５０
℃に制御すれば、ニッケル膜応力は３×１０8 Ｎ／ｍ2
以下となり、ある程度効果が得られるものの、枚葉式ス
パッタリング装置等において工業的に連続使用した場
合、装置内温度は２５０℃以上に上昇してしまい、その
結果、ニッケル膜応力は高くなりやはり結合部での剥離
が生じてしまうことになる。
【０００６】本発明は上述の問題に鑑みてなされたもの
であり、Ｓｉ基板に特定形状の凹凸を形成するというよ
うに特別に工程数が増加することもなく、さらにニッケ
ル膜応力の低減を特に図らずとも、Ｓｉ基板と金属電極
との密着力を高くすることのできる半導体装置の電極形
成方法を提供することを目的とするものである。
であり、Ｓｉ基板に特定形状の凹凸を形成するというよ
うに特別に工程数が増加することもなく、さらにニッケ
ル膜応力の低減を特に図らずとも、Ｓｉ基板と金属電極
との密着力を高くすることのできる半導体装置の電極形
成方法を提供することを目的とするものである。
【０００７】
【課題を解決するための手段】上述目的を達成するため
に、本発明に係る電極形成方法は、アルゴンイオンの逆
スパッタリングによる清浄化処理を施した後のシリコン
基板表面にコンタクト金属膜を形成し、該コンタクト金
属膜上に密着用金属としてニッケル膜を形成する工程を
含む半導体装置の電極形成方法において、前記シリコン
と前記コンタクト金属膜界面におけるアルゴン原子の面
密度を、４．５×１０ 14 （atoms/cm2 ）の値以下に制御
することを特徴とし、より具体的には、前記コンタクト
金属膜形成時の基板温度を略３５０℃以下とする時、前
記界面におけるアルゴン原子の面密度を、前記清浄化処
理における前記逆スパッタリングの出力を制御すること
で上述の値以下に制御するようにしている。
に、本発明に係る電極形成方法は、アルゴンイオンの逆
スパッタリングによる清浄化処理を施した後のシリコン
基板表面にコンタクト金属膜を形成し、該コンタクト金
属膜上に密着用金属としてニッケル膜を形成する工程を
含む半導体装置の電極形成方法において、前記シリコン
と前記コンタクト金属膜界面におけるアルゴン原子の面
密度を、４．５×１０ 14 （atoms/cm2 ）の値以下に制御
することを特徴とし、より具体的には、前記コンタクト
金属膜形成時の基板温度を略３５０℃以下とする時、前
記界面におけるアルゴン原子の面密度を、前記清浄化処
理における前記逆スパッタリングの出力を制御すること
で上述の値以下に制御するようにしている。
【０００８】
【作用および効果】ここで、本発明は本発明者等が実験
考察を重ねた結果、シリコン基板表面にコンタクト金属
膜を形成する際に通常前処理として行われる基板清浄化
処理においてシリコン基板内に入り込んだアルゴンが、
ニッケル膜の強い膜応力に対してシリコン基板／コンタ
クト金属膜界面における結合強度を低下させる要因とな
っていることをつきとめ、該界面におけるアルゴン量を
制御することにより密着力を高くすることができること
を見出したことに基づいてなされたものである。
考察を重ねた結果、シリコン基板表面にコンタクト金属
膜を形成する際に通常前処理として行われる基板清浄化
処理においてシリコン基板内に入り込んだアルゴンが、
ニッケル膜の強い膜応力に対してシリコン基板／コンタ
クト金属膜界面における結合強度を低下させる要因とな
っていることをつきとめ、該界面におけるアルゴン量を
制御することにより密着力を高くすることができること
を見出したことに基づいてなされたものである。
【０００９】すなわち、シリコン基板表面に基板に対し
て不活性なアルゴンイオンを衝突させることで、該シリ
コン基板表面に成長した自然酸化膜は除去され、基板表
面が清浄化される。この清浄化処理ではイオンの衝突に
よってシリコン基板表面はダメージを受け、最表面のシ
リコン（Ｓｉ）はアモルファス化している。
て不活性なアルゴンイオンを衝突させることで、該シリ
コン基板表面に成長した自然酸化膜は除去され、基板表
面が清浄化される。この清浄化処理ではイオンの衝突に
よってシリコン基板表面はダメージを受け、最表面のシ
リコン（Ｓｉ）はアモルファス化している。
【００１０】この状態でオーミックコンタクト用の金
属，例えばチタン（Ｔｉ）を堆積した場合、Ｓｉ／Ｔｉ
界面においてＳｉがＴｉ中に拡散しＳｉ−Ｔｉのアモル
ファス層を形成し、Ｓｉ／Ｔｉ界面の結合を強固とする
ものだが、その際、Ｓｉ基板表面に存在しているアルゴ
ン（Ａｒ）はＴｉ堆積過程においてＴｉ中に拡散するこ
とができず、Ｓｉ基板とＳｉ−Ｔｉのアモルファス層と
の界面に集中することになる。
属，例えばチタン（Ｔｉ）を堆積した場合、Ｓｉ／Ｔｉ
界面においてＳｉがＴｉ中に拡散しＳｉ−Ｔｉのアモル
ファス層を形成し、Ｓｉ／Ｔｉ界面の結合を強固とする
ものだが、その際、Ｓｉ基板表面に存在しているアルゴ
ン（Ａｒ）はＴｉ堆積過程においてＴｉ中に拡散するこ
とができず、Ｓｉ基板とＳｉ−Ｔｉのアモルファス層と
の界面に集中することになる。
【００１１】ここで、このＳｉ基板とＳｉ−Ｔｉのアモ
ルファス層との界面に集中するアルゴン量と、電極／Ｓ
ｉ間の結合強度との間には相関関係があることが、本発
明者らの実験考察により初めて明らかとされた。すなわ
ち、この界面におけるアルゴン量をニッケル膜の持つ膜
応力に対して所定の値以下とすることで、電極／Ｓｉ間
の強い結合を保つことができることとなる。
ルファス層との界面に集中するアルゴン量と、電極／Ｓ
ｉ間の結合強度との間には相関関係があることが、本発
明者らの実験考察により初めて明らかとされた。すなわ
ち、この界面におけるアルゴン量をニッケル膜の持つ膜
応力に対して所定の値以下とすることで、電極／Ｓｉ間
の強い結合を保つことができることとなる。
【００１２】なお、この界面に集中するアルゴン量は、
基板清浄化処理におけるアルゴンイオンの逆スパッタリ
ングの出力を制御してアンゴンイオンのエネルギーを制
御することで制御することができる。
基板清浄化処理におけるアルゴンイオンの逆スパッタリ
ングの出力を制御してアンゴンイオンのエネルギーを制
御することで制御することができる。
【００１３】このように、本発明によれば、Ｓｉ基板に
入り込んだアルゴン量を制御する，言い換えれば基板清
浄化処理におけるアルゴンイオンの逆スパッタリング条
件を制御することのみで、Ｓｉ基板と金属電極との密着
力を高くすることができるという優れた効果が奏され
る。
入り込んだアルゴン量を制御する，言い換えれば基板清
浄化処理におけるアルゴンイオンの逆スパッタリング条
件を制御することのみで、Ｓｉ基板と金属電極との密着
力を高くすることができるという優れた効果が奏され
る。
【００１４】
【実施例】図１は、本発明一実施例を適用した半導体装
置（ＤＭＯＳ素子）を示す縦断面図である。以下、本実
施例を図３を用いて製造工程に従って説明する。尚、図
３（ａ）乃至（ｆ）には本実施例により製造される積層
金属電極が製造工程順に模式的に示してある。
置（ＤＭＯＳ素子）を示す縦断面図である。以下、本実
施例を図３を用いて製造工程に従って説明する。尚、図
３（ａ）乃至（ｆ）には本実施例により製造される積層
金属電極が製造工程順に模式的に示してある。
【００１５】まず、図３（ａ）において、例えば直径５
インチ、厚さ６００μｍのシリコン（Ｓｉ）基板１上に
所定のパワーＭＯＳトランジスタのゲート，ソース領域
を形成した後（図示略）、図３（ｂ）に示す如く、表面
電極としてアルミ配線３を所定のパターンに形成する。
次に、図３（ｃ）に示すようにアルミ配線３保護用のパ
ッシベーション膜として例えば窒化シリコン（ＳｉＮ）
層５をプラズマＣＶＤ法等により形成する。
インチ、厚さ６００μｍのシリコン（Ｓｉ）基板１上に
所定のパワーＭＯＳトランジスタのゲート，ソース領域
を形成した後（図示略）、図３（ｂ）に示す如く、表面
電極としてアルミ配線３を所定のパターンに形成する。
次に、図３（ｃ）に示すようにアルミ配線３保護用のパ
ッシベーション膜として例えば窒化シリコン（ＳｉＮ）
層５をプラズマＣＶＤ法等により形成する。
【００１６】このようにしてシリコン基板１の表面側の
素子構成要素が形成されたならば、該基板１を図２に示
すスパッタリング装置に搬送し、シリコン基板１の裏面
側にＭＯＳトランジスタのドレイン電極となる金属膜を
形成する。なお、図２に示すスパッタリング装置は、Ｖ
ａｒｉａｎ社製（ＸＭ−８）のＤＣ平行平板型マグネト
ロンスパッタリング装置であり、基板温度を約２０℃、
チャンバ２３内に供給するアルゴン（Ａｒ）ガス２１の
圧力を７．５ｍＴｏｒｒとしてスパッタリングする。な
お、Ａｒガスはマスフローメーター５１を介してガス導
入口５３よりチャンバ２３内に供給される。また、Ａｒ
ガスの圧力はこのマスフローメータ５１によるＡｒガス
の供給量と後述する真空ポンプによる真空引きの程度に
より決定される。図２において、真空ポンプはロータリ
ーポンプ５５，ターボポンプ５７およびクライオポンプ
５９より成り、真空引きは、まず、ロータリーポンプ５
５により粗引きを行い、ターボポンプ５７により中引き
およびロック室６１の真空引きを行い、クライオポンプ
５９により本引きを行っている。
素子構成要素が形成されたならば、該基板１を図２に示
すスパッタリング装置に搬送し、シリコン基板１の裏面
側にＭＯＳトランジスタのドレイン電極となる金属膜を
形成する。なお、図２に示すスパッタリング装置は、Ｖ
ａｒｉａｎ社製（ＸＭ−８）のＤＣ平行平板型マグネト
ロンスパッタリング装置であり、基板温度を約２０℃、
チャンバ２３内に供給するアルゴン（Ａｒ）ガス２１の
圧力を７．５ｍＴｏｒｒとしてスパッタリングする。な
お、Ａｒガスはマスフローメーター５１を介してガス導
入口５３よりチャンバ２３内に供給される。また、Ａｒ
ガスの圧力はこのマスフローメータ５１によるＡｒガス
の供給量と後述する真空ポンプによる真空引きの程度に
より決定される。図２において、真空ポンプはロータリ
ーポンプ５５，ターボポンプ５７およびクライオポンプ
５９より成り、真空引きは、まず、ロータリーポンプ５
５により粗引きを行い、ターボポンプ５７により中引き
およびロック室６１の真空引きを行い、クライオポンプ
５９により本引きを行っている。
【００１７】図２において、まず、トランスポート２５
から搬入ロックテーブル２７がウエハを受けとり、引続
きその搬入ロックテーブル２７が下降動作をおこなうこ
とによりウエハをシャトル（図示せず）に渡す。シャト
ルは図２中点線上を移動可能に構成されており、受けと
ったウエハをまずプロセステーブル２９上に移動させ
る。ステーション１３（エッチング室）においては、プ
ロセステーブル２９が低電位に、そして、キャプチャー
３１側が高電位（具体的には接地電位）になるように高
周波電源が接続されており、この状態で１５Ｗ，９０秒
間の条件でスパッタリングを行うことにより、イオン化
したＡｒガスがシリコン基板１の裏面に衝突し、裏面側
の最表面を２．５ｎｍ程度エッチングする。このエッチ
ングにより最表面に２ｎｍ程度成長していた自然酸化膜
や炭素などのコンタミネーションは除去され、またＡｒ
ガスイオンの衝突によりシリコン基板最表面はアモルフ
ァス化される。上述のスパッタリング条件において、こ
のアモルファスＳｉ層内に残存するＡｒの原子密度は
２．０×１０14atoms/cm2 であった。なお、上述のキャ
プチャー３１はシリコン表面の汚染物（自然酸化膜な
ど）を捕集するためのものである。又、図２中、３３は
放電を格納するためのマグネットである。
から搬入ロックテーブル２７がウエハを受けとり、引続
きその搬入ロックテーブル２７が下降動作をおこなうこ
とによりウエハをシャトル（図示せず）に渡す。シャト
ルは図２中点線上を移動可能に構成されており、受けと
ったウエハをまずプロセステーブル２９上に移動させ
る。ステーション１３（エッチング室）においては、プ
ロセステーブル２９が低電位に、そして、キャプチャー
３１側が高電位（具体的には接地電位）になるように高
周波電源が接続されており、この状態で１５Ｗ，９０秒
間の条件でスパッタリングを行うことにより、イオン化
したＡｒガスがシリコン基板１の裏面に衝突し、裏面側
の最表面を２．５ｎｍ程度エッチングする。このエッチ
ングにより最表面に２ｎｍ程度成長していた自然酸化膜
や炭素などのコンタミネーションは除去され、またＡｒ
ガスイオンの衝突によりシリコン基板最表面はアモルフ
ァス化される。上述のスパッタリング条件において、こ
のアモルファスＳｉ層内に残存するＡｒの原子密度は
２．０×１０14atoms/cm2 であった。なお、上述のキャ
プチャー３１はシリコン表面の汚染物（自然酸化膜な
ど）を捕集するためのものである。又、図２中、３３は
放電を格納するためのマグネットである。
【００１８】次に、ウエハをシャトルによりステーショ
ン１５（Ｔｉ成膜室）に移動させ、プロセステーブル３
５上に配置する。このステーション１５においては、プ
ロセステーブル３５が高電位（具体的には接地電位）
に、そして、チタン（Ｔｉ）を含むターゲット３７側が
低電位になるように直流電源が接続されており、この状
態で２ｋＷ，７５秒間の条件でスパッタリングを行うこ
とによりイオン化したＡｒガスがターゲット３７に衝突
し、ターゲット３７から飛び出したＴｉ原子がシリコン
基板１上に堆積し、約２５０ｎｍの厚さのＴｉ膜７を形
成する。この堆積途中において、シリコン基板１とＴｉ
膜７の界面には、図３（ｄ）に示すようにＳｉ−Ｔｉの
アモルファス層８が形成される。なお、図３（ｄ）にお
いて、６は上述のＡｒ原子を含有したアモルファスＳｉ
層である。
ン１５（Ｔｉ成膜室）に移動させ、プロセステーブル３
５上に配置する。このステーション１５においては、プ
ロセステーブル３５が高電位（具体的には接地電位）
に、そして、チタン（Ｔｉ）を含むターゲット３７側が
低電位になるように直流電源が接続されており、この状
態で２ｋＷ，７５秒間の条件でスパッタリングを行うこ
とによりイオン化したＡｒガスがターゲット３７に衝突
し、ターゲット３７から飛び出したＴｉ原子がシリコン
基板１上に堆積し、約２５０ｎｍの厚さのＴｉ膜７を形
成する。この堆積途中において、シリコン基板１とＴｉ
膜７の界面には、図３（ｄ）に示すようにＳｉ−Ｔｉの
アモルファス層８が形成される。なお、図３（ｄ）にお
いて、６は上述のＡｒ原子を含有したアモルファスＳｉ
層である。
【００１９】次に、ウエハをシャトルによりステーショ
ン１７（Ｎｉ成膜室）に移動させ、プロセステーブル３
９上に配置する。このステーション１７においてもステ
ーション１５と同様に、プロセステーブル３９側が高電
位に、そしてニッケル（Ｎｉ）を含むターゲット４１側
が低電位になるように直流電源が接続されている。そし
て、この状態で１ｋＷ，２４０秒間の条件でスパッタリ
ングを行うことによりイオン化したＡｒガスがターゲッ
ト４１に衝突し、ターゲット４１から飛び出したＮｉ原
子が上述のＴｉ膜７上に堆積し、図３（ｅ）に示すよう
に約６００ｎｍの厚さのＮｉ膜９を形成する。
ン１７（Ｎｉ成膜室）に移動させ、プロセステーブル３
９上に配置する。このステーション１７においてもステ
ーション１５と同様に、プロセステーブル３９側が高電
位に、そしてニッケル（Ｎｉ）を含むターゲット４１側
が低電位になるように直流電源が接続されている。そし
て、この状態で１ｋＷ，２４０秒間の条件でスパッタリ
ングを行うことによりイオン化したＡｒガスがターゲッ
ト４１に衝突し、ターゲット４１から飛び出したＮｉ原
子が上述のＴｉ膜７上に堆積し、図３（ｅ）に示すよう
に約６００ｎｍの厚さのＮｉ膜９を形成する。
【００２０】そして、ウエハをシャトルによりステーシ
ョン１９（Ａｕ成膜室）に移動させ、プロセステーブル
４３上に配置する。このステーション１９においても同
様に、プロセステーブル４３側が高電位に、そして金
（Ａｕ）を含むターゲット４５側が低電位になるように
直流電源が接続されている。そして、この状態で０．５
ｋＷ，１２秒間でスパッタリングを行うことにより上述
のＮｉ膜９上にＡｕ原子を堆積させ、図３（ｆ）に示す
ように、約５０ｎｍの厚さのＡｕ膜１１を形成する。
ョン１９（Ａｕ成膜室）に移動させ、プロセステーブル
４３上に配置する。このステーション１９においても同
様に、プロセステーブル４３側が高電位に、そして金
（Ａｕ）を含むターゲット４５側が低電位になるように
直流電源が接続されている。そして、この状態で０．５
ｋＷ，１２秒間でスパッタリングを行うことにより上述
のＮｉ膜９上にＡｕ原子を堆積させ、図３（ｆ）に示す
ように、約５０ｎｍの厚さのＡｕ膜１１を形成する。
【００２１】このように裏面電極として裏面側にＴｉ，
Ｎｉ，Ａｕが順次形成されたウエハはシャトルにより搬
出ロックテーブル４７に渡され、さらに、搬出ロックテ
ーブルが上昇動作を行うことによりトランスポート４９
に渡され、図１に示す半導体装置が製造される。
Ｎｉ，Ａｕが順次形成されたウエハはシャトルにより搬
出ロックテーブル４７に渡され、さらに、搬出ロックテ
ーブルが上昇動作を行うことによりトランスポート４９
に渡され、図１に示す半導体装置が製造される。
【００２２】なお、上述の説明ではパワーＭＯＳトラン
ジスタの詳細構造については省略したが、この構造は公
知のＤＭＯＳ構造のものでよく、また他にバイポーラ素
子、ダイオード等であってもよい。
ジスタの詳細構造については省略したが、この構造は公
知のＤＭＯＳ構造のものでよく、また他にバイポーラ素
子、ダイオード等であってもよい。
【００２３】次に、上述の製造工程に従って製作した図
１に示す構造において、Ｓｉ−Ｔｉ間の密着のメカニズ
ムについて説明する。図４には、図３（ｄ）に示す工程
においてＴｉ膜堆積前にＡｒエッチでＳｉ基板中に残存
したＡｒ原子の面密度と、実際にＴｉ，Ｎｉ，Ａｕの裏
面電極を形成したときのピールテスト結果との関係を示
す。図４より明らかなように、残存するＡｒ原子の面密
度とＳｉ−Ｔｉ間剥離との間には相関関係がある。な
お、図４は基板温度を２０℃とした時の結果を示してい
るが、基板温度を略３５０℃以下として裏面電極を形成
した際にも、図４と同等の結果が得られており、Ａｒ原
子の面密度が略４．５×１０14atoms/cm2以下のときＳ
ｉ−Ｔｉ間剥離は発生しておらず、強固に接着してい
る。しかしながら、Ａｒ原子の面密度が略４．５×１０
14atoms/cm2 を境として超えるような場合においては剥
離が発生している。
１に示す構造において、Ｓｉ−Ｔｉ間の密着のメカニズ
ムについて説明する。図４には、図３（ｄ）に示す工程
においてＴｉ膜堆積前にＡｒエッチでＳｉ基板中に残存
したＡｒ原子の面密度と、実際にＴｉ，Ｎｉ，Ａｕの裏
面電極を形成したときのピールテスト結果との関係を示
す。図４より明らかなように、残存するＡｒ原子の面密
度とＳｉ−Ｔｉ間剥離との間には相関関係がある。な
お、図４は基板温度を２０℃とした時の結果を示してい
るが、基板温度を略３５０℃以下として裏面電極を形成
した際にも、図４と同等の結果が得られており、Ａｒ原
子の面密度が略４．５×１０14atoms/cm2以下のときＳ
ｉ−Ｔｉ間剥離は発生しておらず、強固に接着してい
る。しかしながら、Ａｒ原子の面密度が略４．５×１０
14atoms/cm2 を境として超えるような場合においては剥
離が発生している。
【００２４】これは、図５の剥離モデル図に示すよう
に、Ｔｉ膜堆積時において基板表面のＳｉ原子は容易に
Ｔｉ膜中に拡散するが、逆スパッタリング時に基板内に
入り込んだＡｒ原子は拡散できず、Ｓｉ・Ｔｉ拡散層と
Ｓｉ基板界面に集中し、この界面に集中するＡｒ原子は
Ｓｉ／Ｔｉ間の結合に寄与しないために密着力を低下さ
せ、剥離を発生させるものと考察される。ここで、Ｎｉ
膜のもつ膜応力に対して剥離を発生させない範囲のＡｒ
原子の面密度が存在し、Ｓｉ基板中に残存するＡｒ原子
の面密度が略４．５×１０14atoms/cm2 以下のときはそ
の量が少ないために強い密着力は保持されるものの、そ
れ以上になると界面のＡｒ集中の影響により剥離が発生
すると考えられる。なお、基板温度が略３５０℃以上の
場合にあってはＡｒも拡散が許容されるものの、界面に
残存するＡｒ原子の面密度は上述の範囲にすることが望
まれる。
に、Ｔｉ膜堆積時において基板表面のＳｉ原子は容易に
Ｔｉ膜中に拡散するが、逆スパッタリング時に基板内に
入り込んだＡｒ原子は拡散できず、Ｓｉ・Ｔｉ拡散層と
Ｓｉ基板界面に集中し、この界面に集中するＡｒ原子は
Ｓｉ／Ｔｉ間の結合に寄与しないために密着力を低下さ
せ、剥離を発生させるものと考察される。ここで、Ｎｉ
膜のもつ膜応力に対して剥離を発生させない範囲のＡｒ
原子の面密度が存在し、Ｓｉ基板中に残存するＡｒ原子
の面密度が略４．５×１０14atoms/cm2 以下のときはそ
の量が少ないために強い密着力は保持されるものの、そ
れ以上になると界面のＡｒ集中の影響により剥離が発生
すると考えられる。なお、基板温度が略３５０℃以上の
場合にあってはＡｒも拡散が許容されるものの、界面に
残存するＡｒ原子の面密度は上述の範囲にすることが望
まれる。
【００２５】このメカニズムは剥離面のミクロ解析によ
り裏付けることができる。表１には、Ｓｉ基板中に残存
するＡｒの原子密度を６．０×１０14atoms/cm2 として
剥離したＳｉ／Ｔｉ間の剥離面をＸ線光電子分析法によ
り解析した結果を示す。
り裏付けることができる。表１には、Ｓｉ基板中に残存
するＡｒの原子密度を６．０×１０14atoms/cm2 として
剥離したＳｉ／Ｔｉ間の剥離面をＸ線光電子分析法によ
り解析した結果を示す。
【００２６】
【表１】 表１からわかるように、Ｓｉ側からはＡｒ，Ｓｉ，Ｃと
Ｏが、また、Ｔｉ側からはＴｉ，Ｓｉ，ＣとＯが検出さ
れている。Ｔｉ側からはＡｒが検出されないことから、
ＡｒはＴｉ中には拡散できないことが確認できる。な
お、ここで検出されたＣ，Ｏは分析までの間に大気中の
成分が吸着したものと考えられる。
Ｏが、また、Ｔｉ側からはＴｉ，Ｓｉ，ＣとＯが検出さ
れている。Ｔｉ側からはＡｒが検出されないことから、
ＡｒはＴｉ中には拡散できないことが確認できる。な
お、ここで検出されたＣ，Ｏは分析までの間に大気中の
成分が吸着したものと考えられる。
【００２７】以上のように上記一実施例によれば、Ｔｉ
膜７堆積前のＡｒの逆スパッタによる基板最表面の清浄
化のときに、そのスパッタリング条件を制御してＳｉ基
板内に入り込むＡｒ原子の量を面密度４．５×１０14at
oms/cm2 以下の値，２．０×１０14atoms/cm2 としてい
るために、Ｔｉ膜７堆積時においてＳｉ／Ｔｉ界面に結
合に寄与しないＡｒが集中してもＳｉ−Ｔｉの結合に影
響を及ぼすことはなく、Ｓｉ−Ｔｉのアモルファス層８
による強固な結合を保持することができる。従って、Ｓ
ｉ−Ｔｉ間の接合をＮｉ膜９の膜応力に対して充分強固
にすることができる。また、その際に基板裏面に特別な
凹凸形状を形成する必要もなく、工程が増加することも
ない。さらに、基板裏面の自然酸化膜除去に際して、Ｈ
Ｆ系エッチャントによるエッチングでなくＡｒの逆スパ
ッタを利用するようにしているため、工程が増えること
もなく、また炭素等有機物のコンタミネーションの除去
も施すことができる。さらに、Ｓｉ−Ｔｉアモルファス
層にて高い密着力が得られているため、Ｔｉ／Ｎｉ／Ａ
ｕ成膜後に熱処理して密着力の向上を図る必要もなく、
従って該熱処理による工程数の増加、並びにＮｉがＡｕ
層を突き抜け最表面に拡散・酸化することによるはんだ
ぬれ不良を招くことも防止でき、また、該熱処理が原因
でＴｉ／Ｎｉ間にボイドの多い合金層が形成され強度が
低下することも、ウエハの反りが大きくなることも防止
できる。また、裏面電極形成時の基板温度が低くても強
固な結合が実現できるため、Ｓｉ基板表面側に形成した
アルミ電極配線が熱劣化することもない。
膜７堆積前のＡｒの逆スパッタによる基板最表面の清浄
化のときに、そのスパッタリング条件を制御してＳｉ基
板内に入り込むＡｒ原子の量を面密度４．５×１０14at
oms/cm2 以下の値，２．０×１０14atoms/cm2 としてい
るために、Ｔｉ膜７堆積時においてＳｉ／Ｔｉ界面に結
合に寄与しないＡｒが集中してもＳｉ−Ｔｉの結合に影
響を及ぼすことはなく、Ｓｉ−Ｔｉのアモルファス層８
による強固な結合を保持することができる。従って、Ｓ
ｉ−Ｔｉ間の接合をＮｉ膜９の膜応力に対して充分強固
にすることができる。また、その際に基板裏面に特別な
凹凸形状を形成する必要もなく、工程が増加することも
ない。さらに、基板裏面の自然酸化膜除去に際して、Ｈ
Ｆ系エッチャントによるエッチングでなくＡｒの逆スパ
ッタを利用するようにしているため、工程が増えること
もなく、また炭素等有機物のコンタミネーションの除去
も施すことができる。さらに、Ｓｉ−Ｔｉアモルファス
層にて高い密着力が得られているため、Ｔｉ／Ｎｉ／Ａ
ｕ成膜後に熱処理して密着力の向上を図る必要もなく、
従って該熱処理による工程数の増加、並びにＮｉがＡｕ
層を突き抜け最表面に拡散・酸化することによるはんだ
ぬれ不良を招くことも防止でき、また、該熱処理が原因
でＴｉ／Ｎｉ間にボイドの多い合金層が形成され強度が
低下することも、ウエハの反りが大きくなることも防止
できる。また、裏面電極形成時の基板温度が低くても強
固な結合が実現できるため、Ｓｉ基板表面側に形成した
アルミ電極配線が熱劣化することもない。
【００２８】なお、上記一実施例ではウエハ表面にオー
ミックコンタクトをとるためにＴｉ層７を形成した例を
示したが、このＴｉの代わりに例えばクロム（Ｃｒ），
バナジウム（Ｖ），ジルコニウム（Ｚｒ），アルミ（Ａ
ｌ）あるいは金（Ａｕ）を形成するようにしてもよい。
また、Ｔｉ層の厚さは２５０ｎｍに限らず、１００〜４
００ｎｍの範囲でもよい。また、Ｎｉ層の厚さも６００
ｎｍに限らず、２００〜１０００ｎｍの範囲でもよい。
ミックコンタクトをとるためにＴｉ層７を形成した例を
示したが、このＴｉの代わりに例えばクロム（Ｃｒ），
バナジウム（Ｖ），ジルコニウム（Ｚｒ），アルミ（Ａ
ｌ）あるいは金（Ａｕ）を形成するようにしてもよい。
また、Ｔｉ層の厚さは２５０ｎｍに限らず、１００〜４
００ｎｍの範囲でもよい。また、Ｎｉ層の厚さも６００
ｎｍに限らず、２００〜１０００ｎｍの範囲でもよい。
【００２９】さらに、特開平２−１６７８９０号公報に
示す如く、Ａｒ圧力を１２ｍＴｏｒｒ以上，基板温度を
１００〜２５０℃の範囲に精密に制御してＮｉの膜応力
を３×１０8 Ｎ／ｍ2 以下とすれば、本発明の効果はさ
らに向上するものと考えられる。
示す如く、Ａｒ圧力を１２ｍＴｏｒｒ以上，基板温度を
１００〜２５０℃の範囲に精密に制御してＮｉの膜応力
を３×１０8 Ｎ／ｍ2 以下とすれば、本発明の効果はさ
らに向上するものと考えられる。
【図１】本発明一実施例を適用して製造した半導体装置
（ＤＭＯＳ素子）を示す縦断面図である。
（ＤＭＯＳ素子）を示す縦断面図である。
【図２】本発明一実施例において使用したスパッタリン
グ装置構造図である。
グ装置構造図である。
【図３】図（ａ）〜図（ｆ）は本発明一実施例により製
造される積層金属電極をその製造工程順に模式的に示す
断面図である。
造される積層金属電極をその製造工程順に模式的に示す
断面図である。
【図４】Ａｒ面密度とＴｉ−Ｓｉ間剥離面積率との関係
を示す特性図である。
を示す特性図である。
【図５】Ｔｉ−Ｓｉ界面の剥離メカニズムを示すモデル
図である。
図である。
１ シリコン基板 ６ アモルファスＳｉ層 ７ Ｔｉ膜 ８ Ｓｉ−Ｔｉアモルファス層 ９ Ｎｉ膜 １１ Ａｕ膜 ２１ アルゴンガス
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/28 - 21/288 H01L 21/3205 H01L 21/3213 H01L 21/44 - 21/445 H01L 21/768 H01L 29/40 - 29/51
Claims (3)
- 【請求項１】 アルゴンイオンの逆スパッタリングによ
る清浄化処理を施した後のシリコン基板表面にコンタク
ト金属膜を形成し、該コンタクト金属膜上に密着用金属
としてニッケル膜を形成する工程を含む半導体装置の電
極形成方法において、前記シリコンと前記コンタクト金
属膜界面におけるアルゴン原子の面密度を４．５×１０
14 （atoms/cm2 ）の値以下に制御することを特徴とする
半導体装置の電極形成方法。 - 【請求項２】 前記コンタクト金属膜は、チタン，バナ
ジウム，クロム，ジルコニウム，金のうち何れかである
ことを特徴とする請求項１に記載の半導体装置の電極形
成方法。 - 【請求項３】 前記ニッケル膜上に最終電極を形成する
工程を付加したことを特徴とする請求項１または２に記
載の半導体装置の電極形成方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3295897A JP2979792B2 (ja) | 1991-11-12 | 1991-11-12 | 半導体装置の電極形成方法 |
| EP92112175A EP0523701B1 (en) | 1991-07-17 | 1992-07-16 | Method of forming electrodes of semiconductor device |
| DE69223868T DE69223868T2 (de) | 1991-07-17 | 1992-07-16 | Verfahren zur Herstellung von Elektroden eines Halbleiterbauelements |
| US07/914,623 US5360765A (en) | 1991-07-17 | 1992-07-17 | Method of forming electrodes of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3295897A JP2979792B2 (ja) | 1991-11-12 | 1991-11-12 | 半導体装置の電極形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05136080A JPH05136080A (ja) | 1993-06-01 |
| JP2979792B2 true JP2979792B2 (ja) | 1999-11-15 |
Family
ID=17826572
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3295897A Expired - Fee Related JP2979792B2 (ja) | 1991-07-17 | 1991-11-12 | 半導体装置の電極形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2979792B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4221012B2 (ja) | 2006-06-12 | 2009-02-12 | トヨタ自動車株式会社 | 半導体装置とその製造方法 |
| WO2010109572A1 (ja) * | 2009-03-23 | 2010-09-30 | トヨタ自動車株式会社 | 半導体装置 |
-
1991
- 1991-11-12 JP JP3295897A patent/JP2979792B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05136080A (ja) | 1993-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0523701B1 (en) | Method of forming electrodes of semiconductor device | |
| JP3781164B2 (ja) | 基板に対する銅の接着性を高める方法 | |
| US8163094B1 (en) | Method to improve indium bump bonding via indium oxide removal using a multi-step plasma process | |
| TW508369B (en) | Method for depositing cobalt and apparatus therefor | |
| JP3787366B2 (ja) | 背面を金属化した半導体及びその製造方法 | |
| WO2008063754A2 (en) | High-adhesive backside metallization | |
| EP0363673B1 (en) | Sputter-deposited nickel layer and process for depositing same | |
| JPH07161659A (ja) | 半導体装置およびその製造方法 | |
| JP2718842B2 (ja) | 半導体集積回路用配線金属膜の製造方法 | |
| JP2979792B2 (ja) | 半導体装置の電極形成方法 | |
| JP3127494B2 (ja) | 半導体装置の電極形成方法 | |
| JPS59126779A (ja) | 銅表面を粗面化するための方法 | |
| JPH0610125A (ja) | 薄膜形成方法 | |
| JP2979702B2 (ja) | 半導体装置の電極形成方法 | |
| JPS6257255A (ja) | 化合物半導体装置の製造方法 | |
| JPH0766125A (ja) | 減圧処理装置 | |
| US20040060812A1 (en) | Method for modulating stress in films deposited using a physical vapor deposition (PVD) process | |
| JP4774575B2 (ja) | パターン形成方法 | |
| JP2757797B2 (ja) | 配線層形成方法およびその装置 | |
| JP3077666B2 (ja) | 半導体装置の製造方法 | |
| JPH05102068A (ja) | ダイヤモンドを用いた電子デバイスの電極形成方法 | |
| JPH0334431A (ja) | 半導体装置の配線方法 | |
| JPH09171976A (ja) | 高アスペクト比フィーチャの側面と底部に膜厚制御可能な被膜を付着する方法および装置 | |
| JPS6279675A (ja) | 化合物半導体装置の製造方法 | |
| JP3729437B2 (ja) | 化合物半導体素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990316 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990817 |
|
| LAPS | Cancellation because of no payment of annual fees |