DE102015110437A1 - Halbleitervorrichtung mit einer Metallstruktur, die mit einer leitfähigen Struktur elektrisch verbunden ist - Google Patents

Halbleitervorrichtung mit einer Metallstruktur, die mit einer leitfähigen Struktur elektrisch verbunden ist Download PDF

Info

Publication number
DE102015110437A1
DE102015110437A1 DE102015110437.7A DE102015110437A DE102015110437A1 DE 102015110437 A1 DE102015110437 A1 DE 102015110437A1 DE 102015110437 A DE102015110437 A DE 102015110437A DE 102015110437 A1 DE102015110437 A1 DE 102015110437A1
Authority
DE
Germany
Prior art keywords
metal
layer
semiconductor device
precursor
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102015110437.7A
Other languages
English (en)
Other versions
DE102015110437B4 (de
Inventor
Manfred Schneegans
Franziska Weichelt
Hans-Joachim Schulze
Bernhard Weidgans
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102015110437.7A priority Critical patent/DE102015110437B4/de
Priority to CN201610365247.2A priority patent/CN106298730B/zh
Priority to US15/191,777 priority patent/US10090265B2/en
Publication of DE102015110437A1 publication Critical patent/DE102015110437A1/de
Priority to US16/101,114 priority patent/US10651140B2/en
Application granted granted Critical
Publication of DE102015110437B4 publication Critical patent/DE102015110437B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4885—Wire-like parts or pins
    • H01L21/4889—Connection or disconnection of other leads to or from wire-like parts, e.g. wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76858—After-treatment introducing at least one additional element into the layer by diffusing alloying elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H01L23/53252—Additional layers associated with noble-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/6634—Vertical insulated gate bipolar transistors with a recess formed by etching in the source/emitter contact region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/03848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H01L2224/05027—Disposition the internal layer being disposed in a recess of the surface the internal layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05181—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/05186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H01L2224/05582—Two-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H01L2224/05583—Three-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05616—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05618—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Abstract

Eine Halbleitervorrichtung (500) enthält einen Halbleiterchip (900), der eine leitfähige Struktur (150) aufweist. Eine Metallstruktur (350) ist mit der leitfähigen Struktur (150) elektrisch verbunden und enthält ein erstes Metall. Ein Hilfsschichtstapel (320) ist zwischen der leitfähigen Struktur (150) und der Metallstruktur (350) sandwichartig angeordnet und schließt eine Adhäsionsschicht (325) ein, die ein zweites Metall enthält. Der Hilfsschichtstapel (320) enthält ferner eine Metalldiffusions-Sperrschicht (321) zwischen der Adhäsionsschicht (325) und der leitfähigen Struktur (150). Die Adhäsionsschicht (325) enthält das erste Metall und ein zweites Metall.

Description

  • HINTERGRUND
  • Metallstrukturen wie zum Beispiel Power- bzw. Leistungsmetallisierungssysteme von Leistungshalbleiterschaltern werden typischerweise durch elektrochemisches Beschichten mit Metallmustern bzw. -schablonen gebildet und können Anschlüsse oder Bondingpads für leitfähige Strukturen bilden, die in einem Halbleiterdie bzw. Halbleiterchip ausgebildet sind. Eine Metalldiffusions-Sperrschicht verhindert, dass Metallatome von der Metallstruktur in Strukturen in dem Halbleiterchip diffundieren.
  • Es besteht ein Bedarf an einer Verbesserung von auf einer Oberfläche eines Halbleiterchips ausgebildeten Metallstrukturen.
  • ZUSAMMENFASSUNG
  • Die Aufgabe wird gelöst durch den Gegenstand der unabhängigen Ansprüche. Die abhängigen Ansprüche verweisen auf weitere Ausführungsformen.
  • Gemäß einer Ausführungsform umfasst eine Halbleitervorrichtung einen Halbleiterchip, der eine leitfähige Struktur enthält. Eine Metallstruktur, die ein erstes Metall enthält, ist mit der leitfähigen Struktur elektrisch verbunden, wobei zwischen der leitfähigen Struktur und der Metallstruktur ein zusätzlicher bzw. Hilfsschichtstapel (engl. auxiliary layer stack) sandwichartig angeordnet ist. Der Hilfsschichtstapel umfasst eine ein zweites Metall enthaltende Adhäsionsschicht sowie eine Metalldiffusions-Sperrschicht zwischen der Adhäsionsschicht und der leitfähigen Struktur. Die Adhäsionsschicht enthält das erste Metall und ein zweites Metall.
  • Gemäß einer anderen Ausführungsform umfasst eine Halbleitervorrichtung einen Halbleiterchip, der eine leitfähige Struktur enthält. Eine Metallstruktur ist mit der leitfähigen Struktur elektrisch verbunden und enthält ein erstes Metall. Ein Hilfsschichtstapel ist zwischen der leitfähigen Struktur und der Metallstruktur sandwichartig angeordnet und umfasst eine ein zweites Metall enthaltende Adhäsionsschicht, eine Metalldiffusions-Sperrschicht zwischen der Adhäsionsschicht und der leitfähigen Struktur und eine Hilfssperrschicht zwischen der Adhäsionsschicht und der Metallstruktur.
  • Gemäß einer weiteren Ausführungsform beinhaltet ein Verfahren zum Herstellen einer Halbleitervorrichtung ein Ausbilden eines Halbleitersubstrats, das eine leitfähige Struktur enthält. Ein Vorläufer- bzw. Precursor-Hilfsschichtstapel wird auf einer ersten Sektion der leitfähigen Struktur ausgebildet, wobei der Precursor-Hilfsschichtstapel eine Precursor-Adhäsionsschicht und eine Sperrschicht zwischen der Precursor-Adhäsionsschicht und der leitfähigen Struktur enthält und wobei die Precursor-Adhäsionsschicht ein zweites Metall enthält. Auf dem Precursor-Hilfsschichtstapel wird eine ein erstes Metall enthaltende Metallstruktur gebildet. Aus Abschnitten des Precursor-Hilfsschichtstapels wird eine Adhäsionsschicht geschaffen, die die ersten und zweiten Metalle enthält.
  • Der Fachmann wird zusätzliche Merkmale und Vorteile nach Lesen der folgenden detaillierten Beschreibung und nach Betrachten der beiliegenden Zeichnungen erkennen.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die begleitenden Zeichnungen sind beigeschlossen, um ein weiteres Verständnis der Erfindung zu liefern, und sie sind in die Offenbarung einbezogen und bilden einen Teil von dieser. Die Zeichnungen veranschaulichen die Ausführungsbeispiele der vorliegenden Erfindung und dienen zusammen mit der Beschreibung zum Erläutern von Prinzipien der Erfindung. Andere Ausführungsbeispiele und beabsichtigte Vorteile werden sofort gewürdigt, da sie unter Hinweis auf die folgende Detailbeschreibung besser verstanden werden.
  • 1 ist eine schematische vertikale Querschnittansicht eines Abschnitts einer Halbleitervorrichtung mit einem Hilfsschichtstapel zwischen einer Metallstruktur und einer leitfähigen Struktur gemäß einer Ausführungsform.
  • 2A ist eine schematische vertikale Querschnittansicht eines Abschnitts einer Halbleitervorrichtung mit einem Hilfsschichtstapel zwischen einer Metallstruktur und einer leitfähigen Struktur gemäß einer Ausführungsform, wobei die leitfähige Struktur in einem Halbleiterabschnitt ausgebildet ist.
  • 2B ist eine schematische vertikale Querschnittansicht eines Abschnitts einer Halbleitervorrichtung mit einem Hilfsschichtstapel zwischen einer Metallstruktur und einer leitfähigen Struktur gemäß einer Ausführungsform, wobei die leitfähige Struktur in einem durch eine dielektrische Passivierungsschicht bedeckten Halbleiterabschnitt ausgebildet ist.
  • 2C ist eine schematische vertikale Querschnittansicht eines Abschnitts einer Halbleitervorrichtung mit einem Hilfsschichtstapel zwischen einer Metallstruktur und einer leitfähigen Struktur gemäß einer Ausführungsform, wobei eine Verdrahtungsleitung die leitfähige Struktur bildet.
  • 2D ist eine schematische vertikale Querschnittansicht eines Abschnitts einer Halbleitervorrichtung mit einem Hilfsschichtstapel zwischen einer Metallstruktur und einer leitfähigen Struktur gemäß einer Ausführungsform, wobei die leitfähige Struktur auf der Rückseite eines Halbleiterabschnitts ausgebildet ist.
  • 2E ist eine schematische vertikale Querschnittansicht eines Abschnitts einer Halbleitervorrichtung mit Hilfsschichtstapeln zwischen Metallstrukturen und leitfähigen Strukturen auf gegenüberliegenden Seiten eines Halbleiterchips gemäß einer weiteren Ausführungsform.
  • 3A ist eine schematische vertikale Querschnittansicht eines Abschnitts einer Halbleitervorrichtung mit einem Hilfsschichtstapel, der zwischen einer Metallstruktur und einer Kontaktstruktur sandwichartig angeordnet ist, gemäß einer Ausführungsform, wobei die Metallstruktur Metallatome einer Adhäsionsschicht enthält.
  • 3B ist eine schematische vertikale Querschnittansicht eines Abschnitts einer Halbleitervorrichtung mit einem Hilfsschichtstapel, der zwischen einer Metallstruktur und einer Kontaktstruktur sandwichartig angeordnet ist, gemäß einer Ausführungsform mit einer Hilfssperrschicht zwischen einer Adhäsionsschicht und der Metallstruktur.
  • 4A ist ein FIB-(fokussierter Ionenstrahl-)Bild eines Querschnitts eines Abschnitts einer Halbleitervorrichtung gemäß einer Ausführungsform, betreffend eine Adhäsionsschicht und eine Metallstruktur, die diffundierte Metallatome der Adhäsionsschicht enthält.
  • 4B ist ein FIB-Bild eines Querschnitts eines Abschnitts einer Halbleitervorrichtung gemäß einer Ausführungsform, betreffend eine Adhäsionsschicht, die aus einer Legierung eines ersten Metalls der Metallstruktur und eines zweiten Metalls geschaffen ist.
  • 5 ist eine schematische vertikale Querschnittansicht einer Leistungshalbleitervorrichtung mit einem Hilfsschichtstapel zwischen einer Power- bzw. Leistungsmetallisierung und einer Verdrahtungsschicht gemäß einer weiteren Ausführungsform.
  • 6A ist eine schematische vertikale Querschnittansicht eines Abschnitts eines Halbleitersubstrats, um ein Verfahren zum Herstellen einer Halbleitervorrichtung mit einer Adhäsionsschicht gemäß einer Ausführungsform zu veranschaulichen, die eine aus einer Legierung geschaffene Adhäsionsschicht betrifft, nach Abscheiden einer Metalldiffusions-Sperrschicht.
  • 6B ist eine schematische vertikale Querschnittansicht des Halbleitersubstratabschnitts von 6A nach Ausbilden einer Legierungsbildungsschicht und einer Precursor-Adhäsionsschicht auf der Metalldiffusions-Sperrschicht.
  • 6C zeigt den Halbleitersubstratabschnitt von 6B nach Ausbilden einer Beschichtungs- bzw. Plattierungsmaske auf einer Adhäsionsschicht, die durch Legieren der Precursor-Adhäsionsschicht und der Legierungsbildungsschicht gebildet wurde.
  • 6D ist eine schematische Querschnittansicht des Halbleitersubstratabschnitts von 6C nach Ausbilden der Metallstruktur durch elektrochemische Beschichtung mit Metallschablonen.
  • 6E ist eine schematische Querschnittansicht des Halbleitersubstratabschnitts von 6D nach einer Wärmebehandlung, die in der Adhäsionsschicht enthaltene Metallatome in die Metallstruktur diffundieren lässt.
  • 7A ist eine schematische vertikale Querschnittansicht eines Abschnitts eines Halbleitersubstrats, um ein Verfahren zum Herstellen einer Halbleitervorrichtung mit einer Adhäsionsschicht gemäß einer Ausführungsform zu veranschaulichen, mit in die Metallstruktur diffundierten Atomen einer Precursor-Adhäsionsschicht nach Ausbilden einer Beschichtungsmaske.
  • 7B ist eine schematische vertikale Querschnittansicht des Halbleitersubstratabschnitts von 7A nach einem Diffundieren von Atomen der Precursor-Adhäsionsschicht in eine Metallstruktur, die durch eine elektrochemische Beschichtung mit Metallschablonen gebildet wurde.
  • 8A ist eine schematische vertikale Querschnittansicht eines Abschnitts eines Halbleitersubstrats zum Veranschaulichen eines Verfahrens zum Herstellen einer Halbleitervorrichtung mit einer Adhäsionsschicht gemäß einer Ausführungsform, betreffend eine Hilfssperrschicht zwischen der Metallstruktur und einer Adhäsionsschicht, nach Abscheiden einer eine Legierung bildenden Schicht bzw. Legierungsbildungsschicht und einer Precursor-Adhäsionsschicht.
  • 8B ist eine schematische vertikale Querschnittansicht des Halbleitersubstratabschnitts von 8A, nach einem Abscheiden einer Hilfssperrschicht auf einer Adhäsionsschicht, die durch die Precursor-Adhäsionsschicht und die Legierungsbildungsschicht gebildet wird.
  • 8C ist eine schematische Querschnittansicht des Halbleitersubstratabschnitts von 8B, nach Ausbilden der Metallstruktur durch eine elektrochemische Metallschablonenbeschichtung.
  • DETAILBESCHREIBUNG
  • In der folgenden Detailbeschreibung wird Bezug genommen auf die begleitenden Zeichnungen, die einen Teil der Offenbarung bilden und in denen für Veranschaulichungszwecke spezifische Ausführungsbeispiele gezeigt sind, in denen die Erfindung ausgestaltet werden kann. Es ist zu verstehen, dass andere Ausführungsbeispiele verwendet und strukturelle oder logische Änderungen gemacht werden können, ohne von dem Bereich der vorliegenden Erfindung abzuweichen. Beispielsweise können Merkmale, die für ein Ausführungsbeispiel veranschaulicht oder beschrieben sind, bei oder im Zusammenhang mit anderen Ausführungsbeispielen verwendet werden, um zu noch einem weiteren Ausführungsbeispiel zu gelangen. Es ist beabsichtigt, dass die vorliegende Erfindung derartige Modifikationen und Veränderungen umfasst. Die Beispiele sind mittels einer spezifischen Sprache beschrieben, die nicht als den Bereich der beigefügten Patentansprüche begrenzend aufgefasst werden sollte. Die Zeichnungen sind nicht maßstabsgetreu und dienen lediglich für Veranschaulichungszwecke. Zur Klarheit sind die gleichen Elemente mit entsprechenden Bezugszeichen in den verschiedenen Zeichnungen versehen, falls nicht etwas anderes festgestellt wird.
  • Die Begriffe ”haben”, ”enthalten”, ”umfassen”, ”aufweisen” und ähnliche Begriffe sind offene Begriffe, und diese Begriffe geben das Vorhandensein der festgestellten Strukturen, Elemente oder Merkmale an, schließen jedoch das Vorhandensein von zusätzlichen Elementen oder Merkmalen nicht aus. Die unbestimmten Artikel und die bestimmten Artikel sollen sowohl den Plural als auch den Singular umfassen, falls sich aus dem Zusammenhang nicht klar etwas anderes ergibt.
  • Der Begriff ”elektrisch verbunden” beschreibt eine permanente niederohmige Verbindung zwischen elektrisch verbundenen Elementen, beispielsweise einen direkten Kontakt zwischen den betreffenden Elementen oder eine niederohmige Verbindung über ein Metall und/oder einen hochdotierten Halbleiter. Der Begriff ”elektrisch gekoppelt” umfasst, dass ein oder mehrere dazwischenliegende Elemente, die für eine Signalübertragung gestaltet sind, zwischen den elektrisch gekoppelten Elementen vorhanden sein können, beispielsweise Elemente, die zeitweise eine niederohmige Verbindung in einem ersten Zustand und eine hochohmige elektrische Entkopplung in einem zweiten Zustand vorsehen.
  • Die Figuren veranschaulichen relative Dotierungskonzentrationen durch Angabe von ”–” oder ”+” nächst zu dem Dotierungskonzentration ”n” oder ”p”. Beispielsweise bedeutet ”n–” eine Dotierungskonzentration, die niedriger als die Dotierungskonzentration eines ”n”-Dotierungsbereiches ist, während ein ”n+”-Dotierungsbereich eine höhere Dotierungskonzentration hat als ein ”n”-Dotierungsbereich. Dotierungsbereiche der gleichen relativen Dotierungskonzentration haben nicht notwendigerweise die gleiche absolute Dotierungskonzentration. Beispielsweise können zwei verschiedene ”n”-Dotierungsbereiche die gleichen oder verschiedene absolute Dotierungskonzentrationen haben.
  • 1 zeigt eine Halbleitervorrichtung 500, welche eine Leistungshalbleitervorrichtung zum Schalten oder Gleichrichten von Lastströmen sein kann, die höher als 10 mA, zum Beispiel höher als 100 mA oder 1 A oder 10 A oder 100 A sind. Die Halbleitervorrichtung 500 kann eine Leistungshalbleiterdiode sein und/oder kann Transistorzellen enthalten. Zum Beispiel kann die Halbleitervorrichtung 500 ein IGFET (Feldeffekttransistor mit isoliertem Gate), zum Beispiel ein MOSFET (Metall-Oxid-Halbleiter-FET) in der gewöhnlichen Bedeutung einschließlich FETs mit Metallgates sowie FETs mit nichtmetallischen Gates, ein Graben-Feldplatten-FET, ein Superjunction- bzw. -Übergangs-FET oder ein intelligenter bzw. Smart-FET, der Transistorzellen eines Leistungs-MOSFET und Niederspannungstransistorzellen von zum Beispiel Logik- und/oder Treiberschaltungen in CMOS (komplementäre Metall-Oxid-Halbleiter-Technologie integriert, ein IGBT (Bipolartransistor mit isoliertem Gate) oder eine MCD (MOS-gesteuerte Diode) sein oder kann solche einschließen.
  • Die Halbleitervorrichtung 500 weist einen Halbleiterchip 900 auf, der eine leitfähige Struktur 150 enthält, wobei die leitfähige Struktur 150 sich von einer Hauptoberfläche 901 in den Halbleiterchip 900 erstrecken kann oder in einer Distanz zur Hauptoberfläche 901 des Halbleiterchips 900 ausgebildet sein kann. Die Hauptoberfläche 901 kann an einer Vorderseite, an welcher eine Verdrahtungsschicht und Transistorzellen ausgebildet sind, oder gegenüber der Vorderseite liegen.
  • Zum Beispiel kann der Halbleiterchip 900 einen Halbleiterabschnitt enthalten, der die leitfähige Struktur 150 enthält, wobei die leitfähige Struktur 150 ein hochdotierter Bereich oder eine andere leitfähige Struktur aus einem Nichthalbleitermaterial sein kann. Gemäß einer anderen Ausführungsform enthält der Halbleiterchip 900 ferner eine dielektrische Struktur auf einer ersten Oberfläche des Halbleiterabschnitts, und eine Verdrahtungsleitung, die in einer Verdrahtungsebene auf einer Seite der dielektrischen Struktur ausgebildet ist, die dem Halbleiterabschnitt gegenüberliegt, bildet die leitfähige Struktur 150.
  • In der veranschaulichten Ausführungsform enthält der Halbleiterchip 900 eine dielektrische Passivierungsschicht 200 direkt entlang einer Hauptoberfläche 901 an der Vorderseite des Halbleiterchips 900, wobei die Hauptoberfläche 901 des Halbleiterchips 900 ungefähr planar sein kann oder durch eine Ebene definiert sein kann, die durch koplanare Oberflächensektionen gespannt wird. Eine Normale zur Hauptoberfläche 901 definiert eine vertikale Richtung. Richtungen parallel zur Hauptoberfläche 901 des Halbleiterchips 900 sind horizontale Richtungen.
  • Die Passivierungsschicht 200 kann eine homogene Schicht sein oder kann ein Schichtstapel sein, der zwei oder mehr Teilschichten dielektrischer Materialien, wie zum Beispiel Siliziumoxid, Siliziumnitrid, Siliziumoxynitrid, Silikatglas, zum Beispiel USG (undotiertes Silikatglas), BSG (Borsilikatglas), PSG (Phosphorsilikatglas), BPSG (Borphosphorsilikatglas), FSG (Fluorsilikatglas) oder OSG (Organosilikatglas), SOG (Spin-on-Glas) oder ein dielektrisches Harz, zum Beispiel Polyimid, enthält.
  • Eine Metallstruktur 350 ist auf der Hauptoberfläche 901 ausgebildet. Die Metallstruktur 350 ist Teil einer endgültigen Metallisierungsebene, welche die oberste Metallisierungsebene über der Hauptoberfläche 901 ist und welche die äußerste Metallisierungsebene der Halbleitervorrichtung 500 ist. Die Metallstruktur 350 kann einen Kontaktabschnitt 355 enthalten, der sich durch eine Öffnung in der Passivierungsschicht 200 zu der oder in die leitfähige Struktur 150 erstreckt. Die Metallstruktur 350 kann ein erstes Metall als Hauptbestandteil enthalten, wobei der Hauptbestandteil der Bestandteil mit dem höchsten Massenanteil ist. Das erste Metall kann Kupfer (Cu), Aluminium (Al) oder Silber (Ag) sein, und ein Basismaterial der Metallstruktur 350 kann Silber (Ag), Kupfer (Cu), eine Kupferlegierung, Aluminium (Al), eine Aluminiumlegierung oder eine Kupferaluminiumlegierung sein, die weitere Bestandteile enthalten kann. Zusätzlich zum Basismaterial kann die Metallstruktur 350 weitere Bestandteile, zum Beispiel Atome 358 eines anderen, in das Basismaterial diffundierten Metalls, enthalten.
  • Eine vertikale Ausdehnung der Metallstruktur 350 kann mindestens 500 nm, zum Beispiel mindestens 2 μm oder mindestens 5 μm betragen.
  • Ein Hilfsschichtstapel 320 ist zwischen der Metallstruktur 350 und dem Halbleiterchip 900 sandwichartig angeordnet. Ein Abschnitt der Metallstruktur 350, der sich durch die dielektrische Passivierungsschicht 200 erstreckt, kann einen Kontaktabschnitt 355 bilden.
  • Der Hilfsschichtstapel 320 umfasst zumindest eine Adhäsionsschicht 325 und eine Metalldiffusions-Sperrschicht 321 zwischen der Adhäsionsschicht 325 und dem Halbleiterchip 900.
  • Die Metalldiffusions-Sperrschicht 321 ist diffusionsbeständig gegen Atome zumindest des ersten Metalls und kann auch gegen weitere Metallatome diffusionsbeständig sein. Die Metalldiffusions-Sperrschicht 321 kann eine aus Titanwolfram (TiW) oder Wolfram (W) und Titan (Ti) gesputterte Schicht, eine Titanschicht (Ti), eine Titannitridschicht (TiN), eine Wolframschicht (W), eine Tantalnitridschicht (TaN) oder eine Tantalschicht (Ta) sein. Gemäß einer Ausführungsform ist die Metalldiffusions-Sperrschicht 321 eine gesputterte Schicht, die 70 bis 95 Gew.-% Wolfram (W) und 5 bis 30 Gew.-% Titan (Ti) enthält.
  • Die Adhäsionsschicht 325 enthält als Hauptbestandteil oder als Nebenbestandteil mit einem Massenanteil von zumindest 80 Gew.-% ein zweites Metall, welches nicht das erste Metall ist. Gemäß einer Ausführungsform enthält die Adhäsionsschicht 325 reines Titan (Ti), reines Aluminium (Al) oder eine Aluminiumkupferlegierung AlxCuy mit x = 80 bis 99,5% und y = 100% – x. Das zweite Metall weist eine höhere Bindungsenergie an einen oder mehrere Bestandteile der Metalldiffusions-Sperrschicht als das erste Metall auf. Außerdem kann das zweite Metall eine Legierung, zum Beispiel einen Mischkristall oder eine intermetallische Phase, mit dem ersten Metall bilden. Ferner kann ein Youngscher Modul des zweiten Metalls niedriger als ein Youngscher Modul des ersten Metalls sein. Beispielsweise kann ein Youngscher Modul des ersten Metalls einen Youngschen Modul des zweiten Metalls um zumindest 20% übersteigen.
  • Das erste Metall ist zum Beispiel Kupfer, und das zweite Metall kann Aluminium (Al), Gold (Au), Silber (Ag), Zinn (Sn), Zink (Zn), Blei (Pb) oder Nickel (Ni) sein. Die Adhäsionsschicht 325 kann weitere Bestandteile enthalten, zum Beispiel das erste Metall und/oder zumindest ein weiteres Metall, das aus Aluminium (Al), Gold (Au), Silber (Ag), Zinn (Sn), Zink (Zn), Blei (Pb) und Nickel (Ni) ausgewählt wird. Gemäß einer Ausführungsform ist das erste Metall Kupfer (Cu) mit einem Youngschen Modul von etwa 120 GPa, und das zweite Metall ist Aluminium (Al) mit einem Youngschen Modul von etwa 70 GPa.
  • Typische Power- bzw. Leistungsmetallisierungssysteme beinhalten eine vergleichsweise dicke Metallisierungsschicht eines Power- bzw. Leistungsmetalls, zum Beispiel Kupfer, und eine Diffusionssperrschicht verhindert, dass Atome des Leistungsmetalls in den Halbleiterchip diffundieren. Eine Bindungsenergie zwischen dem Leistungsmetall und den Bestandteilen der Diffusionssperrschicht kann gering sein. Außerdem können die thermischen Ausdehnungskoeffizienten typischer Metalldiffusions-Sperrschichten von dem thermischen Ausdehnungskoeffizienten des Leistungsmetalls stark abweichen. Alternativ dazu oder zusätzlich sorgen typische Metalldiffusions-Sperrschichten nur für reine Adhäsion an eine Metallstruktur aus zum Beispiel Kupfer. Als Folge neigt eine zyklische thermische Beanspruchung, die erzeugt wird, wenn eine Leistungsschaltvorrichtung wiederholt ein- und ausgeschaltet wird, dazu, die Metallisierungsschicht von der Sperrschicht lokal abzulösen. Sektionen der Leistungshalbleitervorrichtung, die für eine Ablösung anfällig sind, können lokal überhitzen, und die Leistungshalbleitervorrichtung kann irreversibel beschädigt werden.
  • Im Gegensatz dazu bildet nach einer geeigneten Wärmebehandlung eine Adhäsionsschicht, die zumindest ein zweites Metall enthält, das von dem ersten Metall verschieden und aus Aluminium (Al), Gold (Au), Silber (Ag), Zinn (Sn), Zink (Zn), Blei (Pb) und Nickel (Ni) ausgewählt ist, starke Bindungen bei einer hohen Bindungsenergie an eine darunterliegende Metalldiffusions-Sperrschicht 321.
  • Außerdem kann sich das zweite Metall so in das erste Metall lösen, dass die ersten und zweiten Metalle einen Mischkristall des zweiten Metalls in dem ersten Metall bilden, welches als Lösungsmittel fungiert. In dem Mischkristall ersetzen Atome des zweiten Metalls Atome des ersten Metalls im Kristallgitter des ersten Metalls oder können interstitiell bzw. dazwischenliegend im Kristallgitter eingebaut sein. Alternativ dazu oder zusätzlich können die ersten und zweiten Metalle eine intermetallische Phase bilden, in der Atome der ersten und zweiten Metalle in verschiedene Stellen des Kristalls geordnet sind und worin Einheitszellen, die beide Metalle enthalten, ausgebildet sind. Sowohl für einen Mischkristall als auch eine intermetallische Phase verbessert die Wechselwirkung zwischen Atomen der ersten und zweiten Metalle die Adhäsion der Metallstruktur 350 auf der Metalldiffusions-Sperrschicht 321.
  • Gemäß einer Ausführungsform bilden Atome des zweiten Metalls, die in eine Matrix von Atomen des ersten Metalls diffundiert sind, eine Adhäsionsschicht 325 mit einer hohen Bonding- bzw. Bindungsenergie an sowohl die Metalldiffusions-Sperrschicht 321 als auch die Metallstruktur 350, und ohne dass intermetallische Phasen zwischen dem ersten und zweiten Metall ausgebildet werden.
  • In der Adhäsionsschicht 325 können die Atome des ersten Metalls zu einer höheren Bindungsenergie mit Atomen des ersten Metalls in der Metallstruktur 350 beitragen. Atome des zweiten Metalls können eine höhere Bindungsenergie mit Bestandteilen der Metalldiffusions-Sperrschicht 321 aufweisen. Alternativ dazu oder zusätzlich kann die Adhäsionsschicht 325 einen niedrigeren Youngschen Modul als die Metallstruktur 350 aufweisen und reduziert eine thermomechanische Beanspruchung zwischen der Metallstruktur 350 und der Metalldiffusions-Sperrschicht 321. Die Metallstruktur 350 kann bis zu 10 Gew.-% des zweiten Metalls enthalten, wobei eine Konzentration des zweiten Metalls mit zunehmender Distanz zur Adhäsionsschicht 325 abnehmen kann.
  • Gemäß einer weiteren Ausführungsform wechselwirkt das zweite Metall nicht mit dem ersten Metall und bildet eine Adhäsionsschicht 325 ohne das erste Metall, aber duktiler als die Metallstruktur 350, um eine thermomechanische Beanspruchung zwischen der Metallstruktur 350 und der Metalldiffusions-Sperrschicht 321 zu entlasten.
  • Das zweite Metall bildet starke Bindungen mit zumindest einem der Bestandteile der Metalldiffusions-Sperrschicht 321 aus, welche Wolfram (W) und Titan (Ti), zum Beispiel 90 Gew.-% W und 10 Gew.-% Ti, enthalten kann. Außerdem kann der Youngsche Modul des zweiten Metalls signifikant niedriger sein als der Youngsche Modul des ersten Metalls, so dass die Adhäsionsschicht 325 duktiler als die Metallstruktur 350 ist. Als eine Konsequenz kann die Adhäsionsschicht 325 bis zu einem gewissen Grad die unterschiedlichen thermischen Ausdehnungskoeffizienten der Metalldiffusions-Sperrschicht 321 und der Metallstruktur 350 kompensieren, zum Beispiel falls eine Hilfssperrschicht die Adhäsionsschicht 325 von der Metallstruktur 350 trennt. Gemäß anderen Ausführungsformen können, zum Beispiel falls keine Hilfssperrschicht zwischen der Metallstruktur 350 und der Adhäsionsschicht 325 ausgebildet ist, Atome des zweiten Metalls während einer geeigneten Wärmebehandlung in die Metallstruktur 350 diffundieren.
  • Die Adhäsionsschicht 325 kann eine hohe Bindungsenergie an die Metalldiffusions-Sperrschicht 321 liefern und/oder kann eine thermomechanische Beanspruchung zwischen der Metallstruktur 350 und der Metalldiffusions-Sperrschicht 321 reduzieren.
  • 2A bezieht sich auf Halbleitervorrichtungen 500 mit weiten Kontaktflächen zwischen einer Metallstruktur 350 und einem Halbleiterabschnitt 100, zum Beispiel Leistungshalbleiterdioden. Der Halbleiterabschnitt 100 enthält einen dotierten Bereich 154, der zum Beispiel einen Anodenbereich bilden kann. Ein Hilfsschichtstapel 320, wie er oben beschrieben ist und zumindest eine Metalldiffusions-Sperrschicht 321 und eine Adhäsionsschicht 325 umfasst, kann zwischen der Metallstruktur 350 und dem Halbleiterchip 900 sandwichartig angeordnet sein und kann direkt an sowohl den dotierten Bereich 154 als auch die Metallstruktur 350 angrenzen. Die Metallstruktur 350 kann aus einem ersten Metall, zum Beispiel Kupfer, geschaffen sein und kann Atome 358 eines zweiten Metalls, zum Beispiel Aluminium, enthalten, die von dem Hilfsschichtstapel 320 stammen, wobei die ersten und zweiten Metalle eine intermetallische Phase oder einen Mischkristall bilden können.
  • Die Halbleitervorrichtungen 500 der 2B bis 2E können Leistungshalbleiterschaltvorrichtungen sein, basierend auf Halbleiterchips 900, die elektronische Elemente, zum Beispiel Dioden oder Transistorzellen TC, enthalten, welche planare Transistorzellen sein können, die einen Laststromfluss parallel zu einer ersten Oberfläche 101 eines Halbleiterabschnitts 100 steuern, oder vertikale Transistorzellen TC, um einen Laststromfluss in einer vertikalen Richtung durch den Halbleiterabschnitt 100 zu steuern.
  • Der Halbleiterabschnitt 100 des Halbleiterchips 900 enthält einen oder mehrere dotierte Bereiche 154, welche zum Beispiel Sourcezonen, Bodyzonen oder Drainzonen der Transistorzellen TC sein können. Der Halbleiterchip 900 weist ferner eine dielektrische Struktur 210 auf, die Abschnitte der ersten Oberfläche 101 des Halbleiterabschnitts 100 bedeckt.
  • Eine Metallstruktur 350 auf einer Hauptoberfläche 901 des Halbleiterchips 900 erstreckt sich durch eine Öffnung in der dielektrischen Struktur 210.
  • 2C bezieht sich auf eine Halbleitervorrichtung 500 mit einem Halbleiterchip 900 einschließlich einer auf einer ersten Oberfläche 101 eines Halbleiterabschnitts 100 ausgebildeten dielektrischen Struktur 210 mit Transistorzellen TC wie mit Verweis auf 2B beschrieben. Die dielektrische Struktur 210 trennt eine Verdrahtungsleitung 152 von dem Halbleiterabschnitt 100. Eine Durchkontaktierung 153 erstreckt sich durch eine Öffnung in der dielektrischen Struktur 210 und verbindet die Verdrahtungsleitung 152 elektrisch mit einem dotierten Bereich 154 in dem Halbleiterabschnitt 100. Ein Zwischenschichtdielektrikum 220 bedeckt die dielektrische Struktur 210 und die Verdrahtungsleitung 152. Eine Metallstruktur 350 erstreckt sich durch eine Öffnung in dem Zwischenschichtdielektrikum 220 und ist mit der Verdrahtungsleitung 152 elektrisch verbunden. Ein Hilfsschichtstapel 320 wie oben beschrieben kann zwischen der Metallstruktur 350 und der Verdrahtungsleitung 152 sandwichartig angeordnet sein.
  • In 2D enthält ein Halbleiterchip 900 eine Mehrzahl an Transistorzellen TC und eine Mehrzahl räumlich getrennter dotierter Bereiche 154, welche entlang oder nahe einer ersten Oberfläche 101 des Halbleiterabschnitts 100 ausgebildet sind. Durchkontaktierungen 153, welche sich durch eine dielektrische Struktur 210 erstrecken, können eine erste Lastelektrode 370 mit den dotierten Bereichen 154 an einer Vorderseite der Halbleitervorrichtung 500 elektrisch verbinden.
  • Auf der Rückseite kann ein weiterer dotierter Bereich 156 entlang einer zweiten Oberfläche 102 des Halbleiterabschnitts 100 ausgebildet sein, wobei die zweite Oberfläche 102 der ersten Oberfläche 101 gegenüberliegt. Ein Hilfsschichtstapel 320, wie er oben beschrieben wurde und zumindest eine Metalldiffusions-Sperrschicht 321 und eine Adhäsionsschicht 325 umfasst, ist zwischen der zweiten Oberfläche 102 und einer Metallstruktur 350 sandwichartig angeordnet, welche hauptsächlich auf einem ersten Metall basiert und welche Atome 358 eines zweiten Metalls, zum Beispiel Aluminium, enthalten kann, die von dem Hilfsschichtstapel 320 stammen.
  • Die Halbleitervorrichtung 500 von 2E kombiniert Hilfsschichtstapel 320x, 320y für erste und zweite Metallstrukturen 350x, 350y auf gegenüberliegenden Seiten eines Halbleiterchips 900.
  • Eine erste Metallstruktur 350x ist mit einer ersten leitfähigen Struktur 150x an einer ersten Seite des Halbleiterchips 900 elektrisch verbunden, wobei die erste leitfähige Struktur 150x ein dotierter Bereich oder eine Verdrahtungsleitung wie veranschaulicht sein kann. Eine zweite Metallstruktur 350y ist mit einer zweiten leitfähigen Struktur 150y an einer der ersten Seite gegenüberliegenden zweiten Seite des Halbleiterchips 900 elektrisch verbunden, wobei die zweite leitfähige Struktur 150y ein dotierter Bereich sein kann. Ein erster Hilfsschichtstapel 320 ist zwischen der ersten leitfähigen Struktur 150x und der ersten Metallstruktur 350x sandwichartig angeordnet. Ein zweiter Hilfsschichtstapel 320y ist zwischen der zweiten leitfähigen Struktur 150y und der zweiten Metallstruktur 350y sandwichartig angeordnet.
  • Die erste Metallstruktur 350x kann ein anderes erstes Metall als die zweite Metallstruktur 350y enthalten, zum Beispiel kann die erste Metallstruktur 350x Kupfer oder Aluminium als Hauptbestandteil enthalten, wohingegen die zweite Metallstruktur 350y zum Beispiel Silber (Ag) als Hauptbestandteil enthalten kann. Gemäß einer Ausführungsform enthalten die ersten und zweiten Metallstrukturen 350x, 350y das gleiche Metall als Hauptbestandteil.
  • Die ersten und zweiten Hilfsschichtstapel 320x, 320y können jede beliebige der Konfiguration gemäß den Ausführungsformen aufweisen, wobei die ersten und zweiten Hilfsschichtstapel 320x, 320y eine gleiche interne Konfiguration und Schichtfolge oder verschiedene Konfigurationen aufweisen können.
  • 3A bezieht sich auf Ausführungsformen mit Metallstrukturen 350, die diffundierte Atome 358 des zweiten Metalls enthalten, und zeigt eine Verteilung von Atomen 358 des zweiten Metalls entlang einem vertikalen Querschnitt durch eine Halbleitervorrichtung 500 mit einer Metallstruktur 350. Dunkle Punkte entsprechen detektierten Atomen 358 des zweiten Metalls. Die Atome 358 des zweiten Metalls treten bei hoher Dichte entlang sowohl der Grenzfläche zur Metalldiffusions-Sperrschicht 321 als auch einer freigelegten Oberfläche 351 der Metallstruktur 350 auf.
  • Die Atome 358 des zweiten Metalls akkumulieren entlang einer Grenzfläche mit der Metalldiffusions-Sperrschicht 321. Aufgrund der hohen Bindungsenergie mit dem Material der Metalldiffusions-Sperrschicht 321 sorgen die Atome 358 des zweiten Metalls für eine gute Adhäsion an die Metalldiffusions-Sperrschicht 321. Kombiniert mit dem ersten Metall der Metallstruktur 350 können die Atome 358 des zweiten Metalls eine Adhäsionsschicht 325 bilden, in welcher die Atome 358 des zweiten Metalls in einer Matrix der ersten Atome gelöst sind und/oder in welcher die ersten und zweiten Metalle intermetallische Phasen bilden, wobei in beiden Fällen die Adhäsionsschicht 325 die Anfälligkeit der Metallstruktur 350 gegen Ablösung reduziert.
  • In einer Ausführungsform, wobei das erste Metall Kupfer und das zweite Metall Aluminium ist, können sich Aluminiumatome entlang der freigelegten Oberfläche 351 der Metallstruktur 350 akkumulieren und verhindern, dass die Metallstruktur 350 an der freigelegten Oberfläche 351 oxidiert wird, so dass die Metallstruktur 350 gute Bonding- und Löteigenschaften beibehält. Ferner kann das zweite Metall Risse und/oder Korngrenzen in der Metallstruktur 350 dekorieren bzw. abdecken. Durch lokales Ausbilden intermetallischer Phasen entlang Rissen und/oder Korngrenzen kann das zweite Metall eine Vorrichtungszuverlässigkeit erhöhen, indem eine Kohäsion über die Risse und/oder die Korngrenzen verbessert wird.
  • In 3B enthält der Hilfsschichtstapel 320 eine Hilfssperrschicht 329 zwischen einer Adhäsionsschicht 325 und der Metallstruktur 350. Die Hilfssperrschicht 329 kann zwischen der Adhäsionsschicht 325 und der Metallstruktur 350 sandwichartig angeordnet sein und kann wie veranschaulicht direkt an alle beide angrenzen. Gemäß einer anderen Ausführungsform kann zumindest eine weitere Schicht zwischen der Adhäsionsschicht 325 und der Metallstruktur 350 vorliegen. Die Metalldiffusions-Sperrschicht 321 kann zwischen der Adhäsionsschicht 325 und dem Halbleiterchip 900 wie veranschaulicht sandwichartig angeordnet sein. Gemäß einer anderen Ausführungsform kann zumindest eine weitere Schicht zwischen der Adhäsionsschicht 325 und dem Halbleiterchip 900 vorliegen.
  • Die Adhäsionsschicht 325 kann als Hauptbestandteil ein zweites Metall enthalten, welches nicht das erste Metall der Metallstruktur 350 ist. Zum Beispiel ist die Adhäsionsschicht 325 eine Schicht, die aus einem oder mehreren von Al, Sn, Zn, Ni, Pb, Au, Ag und Ti besteht. Gemäß einer Ausführungsform enthält die Adhäsionsschicht 325 Al als Hauptbestandteil oder kann vollständig aus Al bestehen. Gemäß anderen Ausführungsformen kann die Adhäsionsschicht 325 eine Legierung enthalten oder aus einer solchen bestehen, welche ein Mischkristall oder eine intermetallische Phase der ersten und zweiten Metalle sein kann, zum Beispiel eine Legierung aus Kupfer (Cu) und Aluminium (Al) oder beispielsweise ein Mischkristall aus Aluminium (Al) in Silber (Ag).
  • Während einer Herstellung der Halbleitervorrichtung 500 kann die Adhäsionsschicht 325 gebildet werden, indem ein Schichtstapel legiert wird, der eine das zweite Metall enthaltende Precursor-Adhäsionsschicht und eine eine Legierung bildende Schicht bzw. Legierungsbildungsschicht umfasst, die das erste Metall enthält, wobei die Legierungsbildungsschicht eine Schicht ähnlich einer Saat- bzw. Seedschicht (engl. seed layer) zum Plattieren bzw. Beschichten sein kann. Die Hilfssperrschicht 329 verhindert, dass Atome des zweiten Metalls in die Metallstruktur 350 diffundieren, so dass eine metallische Phase, die Atome sowohl des ersten als auch des zweiten Metalls enthält, ausschließlich zwischen der Metalldiffusions-Sperrschicht 321 und der Hilfssperrschicht 329 gebildet wird. Sowohl eine vertikale Ausdehnung als auch Eigenschaften der Adhäsionsschicht 325 werden genau definiert. Zusätzlich verhindert die Hilfssperrschicht 329 eine Diffusion von Atomen des zweiten Metalls in die Metallstruktur 350, so dass die hohe thermische Leitfähigkeit der Metallstruktur 350 vollständig beibehalten und durch keine Verunreinigung mit Atomen des zweiten Metalls verschlechtert wird.
  • 4A ist ein FIB-BIld eines Querschnitts der Grenzfläche einer Metallstruktur 350, die auf einem Halbleiterchip 900 ausgebildet ist.
  • Eine Metalldiffusions-Sperrschicht 321, die zum Beispiel 90 Gew.-% Wolfram und 10 Gew.-% Titan enthält, ist auf den Halbleiterchip 900 gesputtert. Eine Dicke der Metalldiffusions-Sperrschicht 321 kann in einem Bereich von 50 nm bis etwa 500 nm liegen. Eine Adhäsionsschicht 325 bedeckt die Metalldiffusions-Sperrschicht 321. Die Adhäsionsschicht 325 kann gebildet werden, indem eine Precursor-Adhäsionsschicht, die aus einem zweiten Metall besteht oder ein solches enthält, auf zumindest Sektionen der Metalldiffusions-Sperrschicht 321 abgeschieden wird und eine Precursor-Metallstruktur, die aus einem ersten Metall besteht oder ein solches enthält, auf zumindest Sektionen der Precursor-Adhäsionsschicht abgeschieden wird. Eine Dicke der Adhäsionsschicht 325 kann in einem Bereich von 5 nm bis etwa 500 nm liegen.
  • Eine erste Wärmebehandlung vor der Abscheidung der Precursor-Metallstruktur kann Verbindungen bzw. Bindungen zwischen Atomen des zweiten Metalls und Bestandteilen der Metalldiffusions-Sperrschicht 321 ausbilden. Eine zweite Wärmebehandlung nach Abscheidung der Precursor-Metallstruktur kann Atome des zweiten Metalls von der Precursor-Adhäsionsschicht in angrenzende Abschnitte der Precursor-Metallstruktur diffundieren lassen. Die zweite Wärmebehandlung kann die Precursor-Adhäsionsschicht vollständig oder auch nicht aufbrauchen.
  • Die zweite Wärmebehandlung bildet eine Adhäsionsschicht 325, in der die Konzentration des zweiten Metalls zumindest 10 beträgt und welche Sektionen mit Überresten der Precursor-Adhäsionsschicht enthalten kann. Auf der linken Seite von 4A sind Überreste 324 einer Precursor-Adhäsionsschicht als dünne dunkle Linie direkt auf der Metalldiffusions-Sperrschicht 321 sichtbar. Die Metallstruktur 350 ist aus einem Abschnitt der Precursor-Struktur geschaffen, worin die Konzentration des zweiten Metalls geringer als 10 ist.
  • Die Adhäsionsschicht 325 ist stark an sowohl die Metalldiffusions-Sperrschicht 321 als auch die Metallstruktur 350 gebondet und reduziert das Risiko einer lokalen Ablösung der Metallstruktur 350.
  • In 4B ist zumindest ein Abschnitt einer Precursor-Metallstruktur oder einer Legierungsbildungsschicht, die aus dem ersten Metall besteht oder ein solches enthält, auf die Precursor-Adhäsionsschicht vor der ersten Wärmebehandlung abgeschieden. Zusätzlich zu starken Bindungen zwischen den Atomen des zweiten Metalls und zumindest einem Bestandteil der Metalldiffusions-Sperrschicht 321 bildet die erste Wärmebehandlung eine vergleichsweise dicke Legierungsschicht der ersten und zweiten Metalle. Die resultierende Legierungsschicht ist als Adhäsionsschicht, die die Metallstruktur 350 stark an die Metalldiffusions-Sperrschicht 321 bindet, effektiv.
  • Gemäß einer Ausführungsform enthält die Metallstruktur 350 Kupfer als Hauptbestandteil, und die Adhäsionsschicht 325 besteht aus einer Kupferaluminiumlegierung oder enthält eine solche, wobei der Aluminiumgehalt in der Adhäsionsschicht 325 einen Youngschen Modul der Adhäsionsschicht 325 zur Folge haben kann, welcher niedriger als ein Youngscher Modul der Metallstruktur 350 ist. Die erhöhte Duktibilität bzw. Verformbarkeit der Adhäsionsschicht 325 kann eine thermomechanische Beanspruchung reduzieren, die an der Grenzfläche zwischen der Metallstruktur 350 und der Metalldiffusions-Sperrschicht 321 auftritt.
  • 5 bezieht sich auf IGFETs des Feldplattentyps, die einen Halbleiterabschnitt 100 aus einem kristallinen Halbleitermaterial wie zum Beispiel Silizium enthalten. Die erste Oberfläche 101 auf der Vorderseite des Halbleiterabschnitts 100 ist parallel zu einer planaren zweiten Oberfläche 102. Eine Distanz zwischen den ersten und zweiten Oberflächen 101, 102 steht in Beziehung zu einem Spannungssperrvermögen der Halbleitervorrichtung 500 und kann mindestens 40 μm betragen. Gemäß anderen Ausführungsformen kann die Distanz in dem Bereich von mehreren hundert μm liegen. In einer Ebene senkrecht zur Querschnittsebene kann der Halbleiterabschnitt 100 eine rechtwinklige Form mit einer Kantenlänge von mehreren Millimeter aufweisen.
  • Die Transistorzellen TC sind Feldeffekttransistorzellen mit isoliertem Gate und steuern einen Laststrom, der in einer vertikalen Richtung zwischen der ersten Oberfläche 101 und der zweiten Oberfläche 102 fließt. Sourcezonen 110 der Transistorzellen TC können mit einer Metallstruktur 350 elektrisch verbunden sein, eine Leistungsmetallisierung an der Vorderseite der Halbleitervorrichtung 500 bildend, wobei die Metallstruktur 350 einen Sourceanschluss S bilden kann oder mit einem solchen elektrisch verbunden oder gekoppelt sein kann. Drainzonen der Transistorzellen TC können mit einer weiteren Metallstruktur 390 auf der Rückseite der Halbleitervorrichtung 500 elektrisch verbunden sein. Die weitere Metallstruktur 390 kann einen Drainanschluss D bilden oder mit einem solchen elektrisch gekoppelt oder verbunden sein.
  • Der Halbleiterabschnitt 100 enthält eine Drainstruktur 120, die die Drainzonen der Transistorzellen TC enthält und mit der weiteren Metallstruktur 390 elektrisch verbunden ist. Die Drainstruktur 120 enthält eine Driftzone 121, in der eine Dotierstoffkonzentration mit zunehmender Distanz zu der ersten Oberfläche 101 zumindest in Abschnitten ihrer vertikalen Ausdehnung allmählich oder in Schritten zunehmen oder abnehmen kann. Gemäß anderen Ausführungsformen kann die Dotierstoffkonzentration in der Driftzone 121 ungefähr gleichmäßig sein.
  • Die Drainstruktur 120 enthält ferner einen Kontaktabschnitt 129, welcher ein hochdotiertes Basissubstrat oder eine hochdotierte Schicht sein kann. Entlang der zweiten Oberfläche 102 ist eine Dotierstoffkonzentration in dem Kontaktabschnitt 129 ausreichend hoch, um einen ohmschen Kontakt mit der weiteren Metallstruktur 390 zu bilden. Der Kontaktabschnitt 129 kann direkt an die Driftzone 121 angrenzen. Gemäß anderen Ausführungsformen können eine oder mehrere weitere Schichten zwischen der Driftzone 121 und dem Kontaktabschnitt 129 sandwichartig angeordnet sein.
  • Die Driftzone 121 umfasst eine kontinuierliche bzw. durchgehende Driftzonensektion 121a, die in einer Sektion des Halbleiterabschnitts 100 zwischen Kompensationsstrukturen 190 und dem Kontaktabschnitt 129 ausgebildet ist, wobei die Kompensationsstrukturen 190 sich von der ersten Oberfläche 101 in den Halbleiterabschnitt 100 erstrecken. Sektionen des Halbleiterabschnitts 100 zwischen den Kompensationsstrukturen 190 bilden Halbleiter-Mesastrukturen (engl. mesas) 170, die Mesastruktursektionen 121b der Driftzone 121 einschließen. Die Mesastruktursektionen 121b grenzen direkt an die durchgängige Driftzonensektion 121a an und bilden erste pn-Übergänge pn1 mit Bodyzonen 115, die sich in den Halbleiter-Mesastrukturen 170 zwischen benachbarten Kompensationsstrukturen 190 erstrecken. Die Bodyzonen 115 bilden zweite pn-Übergänge pn2 mit den Sourcezonen 110, welche zwischen der ersten Oberfläche 101 und den Bodyzonen 115 sandwichartig angeordnet sind.
  • In n-Kanal-Trench- bzw. -graben-Feldplatten-FETs sind Bodyzonen 115 p-dotiert, und die Sourcezonen 110 sowie die Driftzone 121 sind n-dotiert. p-Kanalgraben-Feldplatten-FETs enthalten n-dotierte Bodyzonen 115 und p-dotierte Sourcezonen 115 sowie eine p-dotierte Driftzone 121.
  • Die Kompensationsstrukturen 190 können ungefähr vertikale Seitenwände aufweisen oder können sich mit zunehmender Distanz zur ersten Oberfläche 101 verjüngen. Die Kompensationsstrukturen 190 können Streifen sein, die entlang einer horizontalen Richtung in einer Distanz zueinander verlaufen, oder können punktförmig und matrixartig in Linien und Reihen angeordnet sein.
  • Die Kompensationsstrukturen 190 enthalten Abschnitte einer Gateelektrode 155 sowie Abschnitte eines Gatedielektrikums 151, die die Gateelektrode 155 von den Bodyzonen 115 trennen. Die Gateelektrode 155 kann in der Kompensationsstruktur 190 eingebettet sein. Gemäß anderen Ausführungsformen sind Abschnitte der. Gateelektrode 155 von den Kompensationsstrukturen 190 durch erste Mesastruktursektionen der Halbleiter-Mesastrukturen 170 beabstandet, wobei die ersten Mesastruktursektionen die Sourcezonen 110 sowie die Bodyzonen 115 einschließen. Die Gateelektrode 155 enthält ein hochdotiertes polykristallines Siliziummaterial und/oder ein metallhaltiges Material oder besteht aus einem solchen und ist mit einem Gateanschluss elektrisch verbunden oder gekoppelt.
  • Das Gatedielektrikum 151 kann einen thermischen Abschnitt enthalten, der aus einer thermischen Oxidation und/oder Nitridierung (engl. nitridation) des Halbleitermaterials des Halbleiterabschnitts 100 resultiert, und/oder eine oder mehrere abgeschiedene dielektrische Schichten. Das Gatedielektrikum 151 koppelt kapazitiv die Gateelektrode 155 mit den Bodyzonen 115. In Kanalabschnitten der Bodyzonen 115, die direkt an das Gatedielektrikum 151 angrenzen, kann ein an den Gateanschluss G angelegtes Potential Minoritätsladungsträger akkumulieren, um leitfähige Kanäle entlang dem Gatedielektrikum 151 zwischen den Sourcezonen 110 und der Driftzone 121 in einem An-Zustand der Transistorzelle TC zu bilden.
  • Die Kompensationsstrukturen 190 enthalten ferner eine Feldelektrode 165 und ein Felddielektrikum 161, das die Feldelektrode 165 von der Driftzone 121 trennt. Die Feldelektrode 165 enthält ein hochdotiertes polykristallines Siliziummaterial und/oder ein metallhaltiges Material. Ein dazwischenliegendes Dielektrikum 145 kann die Feldelektrode 165 von der Gateelektrode 155 trennen. Das Felddielektrikum 161 kann einen thermisch gewachsenen Abschnitt und/oder zumindest eine abgeschiedene dielektrische Schicht umfassen.
  • Eine dielektrische Struktur 210 kann die Gateelektroden 155 von der Metallstruktur 350 trennen. Die dielektrische Struktur 210 kann eine oder mehrere dielektrische Schichten aus Siliziumoxid, Siliziumnitrid, Siliziumoxynitrid, dotiertem oder undotiertem Silikatglas, zum Beispiel BSG (Borsilikatglas), PSG (Phosphorsilikatglas) oder BPSG (Borphosphorsilikatglas) beispielsweise enthalten.
  • Abschnitte der Metallstruktur 350 bilden Kontaktabschnitte 355, die sich durch Öffnungen in der dielektrischen Struktur 210 erstrecken und die die Metallstruktur 350 mit den Sourcezonen 110 und mit den Bodyzonen 115 der Transistorzellen TC elektrisch verbinden. Ein Hilfsschichtstapel 320, der zumindest eine Metalldiffusions-Sperrschicht 321 und eine Adhäsionsschicht 325 wie oben beschrieben enthält, trennt die Metallstruktur 350 von dem Halbleiterabschnitt 100 und von der dielektrischen Struktur 210.
  • 6A bis 6E beziehen sich auf ein Verfahren zum Herstellen einer Halbleitervorrichtung mit einer Metallstruktur, die durch einen Hilfsschichtstapel mit einer leitfähigen Struktur verbunden ist.
  • 6A zeigt ein Halbleitersubstrat 500a, das aus einer Halbleiterschicht 100a eines einkristallinen Halbleitermaterials besteht oder ein solches enthält. Das Halbleitersubstrat 500a kann ein Halbleiterwafer sein, aus welchem eine Mehrzahl identischer Halbleiterchips erhalten wird. Das Halbleitermaterial der Halbleiterschicht 100a kann Silizium (Si), Siliziumcarbid (SiC), Germanium (Ge), ein Siliziumgermaniumkristall (SiGe), Galliumnitrid (GaN) oder Galliumarsenid (GaAs) oder irgendein anderer AIIIBIV-Halbleiter beispielsweise sein.
  • Eine Senkrechte zu einer Prozessoberfläche 101a der Halbleiterschicht 100a definiert eine vertikale Richtung, und Richtungen orthogonal zur vertikalen Richtung sind horizontale Richtungen.
  • Die Halbleiterschicht 100a enthält halbleitende Abschnitte von zumindest einem elektronischen Element. Zum Beispiel sind in der Halbleiterschicht 100a eine Halbleiterdiode und/oder eine Mehrzahl Transistorzellen TC ausgebildet.
  • Eine erste dielektrische Schicht 210a kann auf einer Prozessoberfläche 101a der Halbleiterschicht 100a ausgebildet werden. Die erste dielektrische Schicht 210a kann eine thermisch gewachsene dielektrische Schicht, eine oder mehrere abgeschiedene Schichten oder eine Kombination thermisch gewachsener dielektrischer Schichten und abgeschiedener dielektrischer Schichten umfassen oder daraus bestehen, wie zum Beispiel thermisch gewachsenes Siliziumoxid, Siliziumnitrid, Siliziumoxynitrid, Silikatglas, zum Beispiel BSG, PSG, BPSG, FSG oder OSG, SOG oder ein dielektrisches Harz. Eine Verdrahtungsleitung 152 kann auf der ersten dielektrischen Schicht 210a ausgebildet sein. Die Verdrahtungsleitung kann aus einer Metallschicht, zum Beispiel einer Aluminium, Kupfer und/oder Wolfram enthaltenden Schicht, geschaffen sein. Eine zweite dielektrische Schicht 220a kann auf die erste Verdrahtungsleitung 152 und die erste dielektrische Schicht 210 abgeschieden werden und kann durch Fotolithografie gemustert bzw. strukturiert werden, um in der zweiten dielektrischen Schicht 220a einen Kontakttrench bzw. Kontaktgraben 310 zu bilden, der eine Sektion der Verdrahtungsleitung 152 freilegt. Eine Precursor-Sperrschicht 321a kann abgeschieden werden, die den Kontaktgraben 310 auskleidet und die Sektionen mit Überresten der zweiten dielektrischen Schicht 220a bedeckt.
  • 6A zeigt die Precursor-Sperrschicht 321a aus einem gegen Metalldiffusion beständigen Material, das aus zumindest einem von Titan, Titannitrid, Tantal, Tantalnitrid, Wolfram und Molybdän besteht oder zumindest einen davon enthält. Gemäß einer Ausführungsform ist die Precursor-Sperrschicht 321a eine gesputterte Schicht, die Wolfram und Titan, zum Beispiel bei etwa 90 Gew.-% Wolfram und etwa 10 Gew.-% Titan, enthält. Eine Schichtdicke der Precursor-Sperrschicht 321a kann in einem Bereich von 50 nm bis 500 nm liegen.
  • Eine Precursor-Adhäsionsschicht 324a, die ein zweites Metall enthält oder aus einem solchen besteht, wird auf der Precursor-Sperrschicht 321a abgeschieden, und eine Legierungsbildungsschicht 326a, die ein erstes Metall enthält oder aus einem solchen besteht, wird auf der Precursor-Adhäsionsschicht 324a abgeschieden. Eine Abscheidung der Precursor-Sperrschicht 321a, der Precursor-Adhäsionsschicht 324a und der Legierungsbildungsschicht 326a kann durchgeführt werden, ohne dass das Halbleitersubstrat 500a zum Beispiel in nachfolgenden Prozessen in dem gleichen Abscheidungsunterdruckwerkzeug oder in der gleichen Abscheidungsunterdruckkammer einer Umgebung, die reaktive Gase wie zum Beispiel Sauerstoff enthält, ausgesetzt wird.
  • 6B zeigt die Precursor-Adhäsionsschicht 324a zwischen der Legierungsbildungsschicht 326a und der Precursor-Sperrschicht 321a. Gemäß einer Ausführungsform können weitere Schichten zwischen der Precursor-Sperrschicht 321a, der Precursor-Adhäsionsschicht 324a und der Legierungsbildungsschicht 326a abgeschieden werden. In der veranschaulichten Ausführungsform ist die Precursor-Adhäsionsschicht 324a zwischen der Legierungsbildungsschicht 326a und der Precursor-Sperrschicht 321a sandwichartig angeordnet. Eine Dicke der Precursor-Adhäsionsschicht 324a kann in einem Bereich von 5 nm bis 500 nm, zum Beispiel in einem Bereich von 10 nm bis 100 nm, liegen. Eine Dicke der Legierungsbildungsschicht 326a kann in einem Bereich von 5 nm bis 500 nm, zum Beispiel in einem Bereich von 10 nm bis 100 nm, liegen.
  • Das Halbleitersubstrat 500a wird einer Wärmebehandlung bei einer Temperatur in einem Bereich von 300°C bis 450°C, zum Beispiel in einem Bereich von 350°C bis 450°C, unterzogen. Die Wärmebehandlung kann, ohne das Halbleitersubstrat 500a einer sauerstoffhaltigen Atmosphäre zwischen einer Abscheidung der Legierungsbildungsschicht 326a und der Wärmebehandlung auszusetzen, zum Beispiel sukzessiv im gleichen Werkzeug oder in der gleichen Prozesskammer durchgeführt werden, die zum Abscheiden der Precursor-Sperrschicht 321a, der Precursor-Adhäsionsschicht 324a und der Legierungsbildungsschicht 326a verwendet wird.
  • Die Wärmebehandlung erzeugt Bindungen zwischen Bestandteilen der Precursor-Adhäsionsschicht 324a und der Precursor-Sperrschicht 321a. Ferner bilden die Precursor-Adhäsionsschicht 324a und die Legierungsbildungsschicht 326a eine intermetallische Phase oder Legierung. Eine Beschichtungs- bzw. Plattierungsmaskenschicht kann abgeschieden und durch Fotolithographie gemustert bzw. strukturiert werden, um eine Beschichtungs- bzw. Plattierungsmaske 410 zu bilden.
  • 6C zeigt eine Adhäsions- bzw. adhäsive Schicht 325a, die durch die Wärmebehandlung aus der Legierungsbildungsschicht 326a und der Precursor-Adhäsionsschicht 324a von 6B gebildet wurde. Gemäß einer Ausführungsform, die sich auf eine Precursor-Adhäsionsschicht 324a aus Aluminium und eine Legierungsbildungsschicht 326a aus Kupfer bezieht, ist die adhäsive Schicht 325a eine AlCu-Legierung oder enthält eine solche. Die Plattierungsmaske 410 legt erste Sektionen der adhäsiven Schicht 325a einschließlich des Kontaktgrabens 310 und darum herum frei und bedeckt zweite Sektionen der adhäsiven Schicht 325a.
  • Das erste Metall wird durch Elektroplattieren bzw. elektrochemisches Beschichten in einer Dicke entsprechend einer vertikalen Ausdehnung der endgültigen Metallstruktur abgeschieden, wobei das erste Metall sich selektiv in den ersten Sektionen der adhäsiven Schicht 325a abscheidet, die durch die Plattierungs- bzw. Beschichtungsmaske 410 freigelegt sind.
  • Die Plattierungsmaske 410 kann entfernt werden, und Sektionen der adhäsiven Schicht 325a und der Precursor-Sperrschicht 321a, die durch Entfernung der Plattierungsmaske 410 freigelegt werden, können entfernt werden. Das Halbleitersubstrat 500a kann einer weiteren Wärmebehandlung bei einer Temperatur von mindestens 400°C unterzogen werden, so dass Atome 358 des zweiten Metalls in das erste Metall ausdiffundieren können, um eine Metallstruktur 350 zu bilden, die auf dem ersten Metall basiert und Atome 358 des zweiten Metalls enthält.
  • 6E zeigt einen Hilfsschichtstapel 320, der zumindest die gemusterte bzw. strukturierte Adhäsionsschicht 325 und die gemusterte Metalldiffusions-Sperrschicht 321 enthält, die zwischen der Metallstruktur 350 und der zweiten dielektrischen Schicht 220a sowie zwischen der Metallstruktur 350 und der Verdrahtungsleitung 152 sandwichartig angeordnet sind. Die Metallstruktur 350 enthält Atome 358 des zweiten Metalls.
  • Statt zwischen der Verdrahtungsleitung 152 und der Metallstruktur 350 kann der Hilfsschichtstapel 320 ebenso zwischen der Metallstruktur 350 und einem dotiertem Bereich in dem Halbleitersubstrat 100a ausgebildet sein.
  • 7A bis 7B beziehen sich auf ein Verfahren ohne eine zweckbestimmte Legierungsbildungsschicht.
  • Eine Precursor-Sperrschicht 321a wird wie mit Verweis auf 6A beschrieben ausgebildet. Eine dünne Precursor-Adhäsionsschicht 324a wird auf der Precursor-Sperrschicht 321a wie mit Verweis auf 6B beschrieben ausgebildet. Eine Plattierungs- bzw. Beschichtungsmaske 410 kann auf der Precursor-Adhäsionsschicht 324a geschaffen werden.
  • 7A zeigt die dünne Precursor-Adhäsionsschicht 324a mit einer Dicke von höchstens 20 nm, zum Beispiel höchstens 10 nm. Die Plattierungsmaske 410 grenzt direkt an die Precursor-Adhäsionsschicht 324a.
  • Das erste Metall kann wie mit Verweis auf 6D beschrieben in einer Dicke entsprechend einer vertikalen Ausdehnung der endgültigen Metallstruktur elektrochemisch beschichtet bzw. elektroplattiert werden. Eine Wärmebehandlung bei einer Temperatur zwischen 350°C und 450°C kann Bindungen zwischen dem zweiten Metall und zumindest einem Bestandteil der Precursor-Sperrschicht 321a ausbilden und bildet eine Adhäsionsschicht durch Legieren der Precursor-Adhäsionsschicht 324a mit dem ersten Metall. Die Plattierungsmaske 410 kann entfernt werden, und Sektionen der adhäsiven Schicht 325a und der Precursor-Sperrschicht 321a, die durch Entfernung der Plattierungsmaske 410 freigelegt werden, können entfernt werden.
  • 7B zeigt die gemusterte Adhäsionsschicht 325 aus einer intermetallischen Phase der ersten und zweiten Metalle. Mit der vergleichsweise dünnen Precursor-Adhäsionsschicht 324a hat die resultierende Legierungsschicht nur eine geringe vertikale Ausdehnung, und in der Metallstruktur 350 ist der Gesamtgehalt an Atomen des zweiten Metalls gering. Falls die Metallstruktur 350 hauptsächlich auf Kupfer basiert, beeinflusst das zweite Metall die überlegene elektrische und thermische Leitfähigkeit sowie Wärmekapazität von Kupfer nur bis zu einem geringen Grad nachteilig.
  • 8A bis 8C beziehen sich auf ein Herstellungsverfahren, das eine zusätzliche Sperrschicht betrifft.
  • Eine Precursor-Sperrschicht 321a wird wie mit Verweis auf 6A beschrieben gebildet. Eine Precursor-Adhäsionsschicht 324a wird auf der Precursor-Sperrschicht 321a ausgebildet, und eine Legierungsbildungsschicht 326a wird auf der Precursor-Adhäsionsschicht 324a wie mit Verweis auf 68 beschrieben ausgebildet. Die Abfolge einer Abscheidung der Legierungsbildungsschicht 326a und der Precursor-Adhäsionsschicht 324a kann so geändert werden, dass die Legierungsbildungsschicht 326a auf der Precursor-Sperrschicht 321a ausgebildet wird und die Precursor-Adhäsionsschicht 324a auf der Legierungsbildungsschicht 326a ausgebildet wird.
  • 8A entspricht 6B und zeigt die Legierungsbildungsschicht 326a und die Precursor-Adhäsionsschicht 324a, die auf der Precursor-Sperrschicht 321a ausgebildet ist.
  • Eine zusätzliche Sperrschicht 329a wird auf der Legierungsbildungsschicht 326a oder, falls die Legierungsbildungsschicht 326a vor der Precursor-Adhäsionsschicht 324a gebildet wird, auf der Precursor-Adhäsionsschicht 324a ausgebildet. Aus der Legierungsbildungsschicht 326a und der Precursor-Adhäsionsschicht 324a schafft eine Wärmebehandlung eine adhäsive Schicht 325a einer Legierung der ersten und zweiten Metalle. Die Wärmebehandlung bei einer Temperatur zwischen 350°C und 450°C kann vor oder in situ nach der Ausbildung einer zusätzlichen Sperrschicht 329a durchgeführt werden.
  • 8B zeigt die adhäsive Schicht 325a, die zwischen der Precursor-Sperrschicht 321a und der zusätzlichen Sperrschicht 329a sandwichartig angeordnet ist.
  • Eine Metallstruktur 350 kann wie mit Verweis auf 6D beschrieben elektrochemisch beschichtet bzw. elektroplattiert werden.
  • Da die zusätzliche Sperrschicht 329a jegliche Ausdiffusion von Atomen des zweiten Metalls blockiert, ist die in 8C veranschaulichte Metallstruktur 350 frei von jeglichen Verunreinigungen, die die überlegene elektrische und thermische Leitfähigkeit sowie die Wärmekapazität von Kupfer beeinträchtigen. Eine Ausbildung der intermetallischen Phase findet nur zwischen der Precursor-Sperrschicht 321a und der zusätzlichen Sperrschicht 329a statt. Gemäß einer anderen Ausführungsform kann eine Abscheidung der Legierungsbildungsschicht weggelassen werden, und eine Schicht, die das zweite Metall enthält oder aus einem solchen besteht, nicht aber das erste Metall enthält, liegt zwischen der gemusterten Metalldiffusions-Sperrschicht 321 und der gemusterten Hilfssperrschicht 329.
  • Obwohl spezifische Ausführungsbeispiele hier veranschaulicht und beschrieben sind, ist es für den Fachmann selbstverständlich, dass eine Vielzahl von alternativen und/oder äquivalenten Gestaltungen für die gezeigten und beschriebenen spezifischen Ausführungsbeispiele herangezogen werden kann, ohne von dem Bereich der vorliegenden Erfindung abzuweichen. Diese Anmeldung soll daher jegliche Anpassungen oder Veränderungen der hier diskutierten spezifischen Ausführungsbeispiele abdecken. Daher ist beabsichtigt, dass diese Erfindung lediglich durch die Patentansprüche und deren Äquivalente begrenzt ist.

Claims (29)

  1. Halbleitervorrichtung, mit: einem Halbleiterchip (900), der eine leitfähige Struktur (150) aufweist; einer Metallstruktur (350), die mit der leitfähigen Struktur (150) elektrisch verbunden ist und ein erstes Metall enthält; und einem Hilfsschichtstapel (320), der zwischen der leitfähigen Struktur (150) und der Metallstruktur (350) sandwichartig angeordnet ist und eine ein zweites Metall enthaltende Adhäsionsschicht (325) und eine Metalldiffusions-Sperrschicht (321) zwischen der Adhäsionsschicht (325) und der leitfähigen Struktur (150) umfasst, wobei die Adhäsionsschicht (325) das erste Metall und ein zweites Metall enthält.
  2. Halbleitervorrichtung nach Anspruch 1, ferner mit: einer dielektrischen Passivierungsschicht (200) zwischen der Metallstruktur (350) und der leitfähigen Struktur (150), wobei die Metallstruktur (350) durch eine Öffnung in der dielektrischen Passivierungsschicht (200) mit der leitfähigen Struktur (150) elektrisch verbunden ist.
  3. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei der Halbleiterchip (900) einen Halbleiterabschnitt (100) mit einem dotierten Bereich (154) aufweist, der die leitfähige Struktur (150) bildet.
  4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 2, wobei der Halbleiterchip (900) einen Halbleiterabschnitt (100) und eine Verdrahtungsleitung (152) aufweist, die mit einem in dem Halbleiterabschnitt (100) ausgebildeten dotierten Bereich (154) elektrisch verbunden ist, wobei die Verdrahtungsleitung (152) die leitfähige Struktur (150) bildet.
  5. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei der Hilfsschichtstapel (320) eine Hilfssperrschicht (329) zwischen der Metallstruktur (350) und der Adhäsionsschicht (325) aufweist.
  6. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, wobei die Metallstruktur (350) das zweite Metall enthält.
  7. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei ein Youngscher Modul des ersten Metalls größer als ein Youngscher Modul des zweiten Metalls ist.
  8. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei die Metalldiffusions-Sperrschicht (321) zumindest eines von Wolfram, Titan, Tantal und Stickstoff enthält.
  9. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei das erste Metall Kupfer oder Silber ist.
  10. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei das zweite Metall eines von Aluminium, Zinn, Zink, Gold, Silber, Blei, Nickel und Titan ist.
  11. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei die Adhäsionsschicht (325) zumindest eine von einem Mischkristall und einer intermetallischen Phase der ersten und zweiten Metalle enthält.
  12. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei ein maximaler Gehalt des zweiten Metalls in der Adhäsionsschicht (325) 99,95 Gew.-% beträgt.
  13. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei ein minimaler Gehalt des zweiten Metalls in der Adhäsionsschicht (325) 80 Gew.-% beträgt.
  14. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, ferner mit: Transistorzellen (TC) in dem Halbleiterchip (900), wobei die Transistorzellen (TC) dafür angepasst ist, um einen Laststromfluss zwischen der Metallstruktur (350) an einer ersten Seite des Halbleiterchips (900) und einer weiteren Metallstruktur (390) an einer gegenüberliegenden zweiten Seite zu steuern.
  15. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei Atome (358) des zweiten Metalls an einer freigelegten Oberfläche (351) der Metallstruktur (350) akkumuliert sind.
  16. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei an einer Grenzfläche zwischen der Adhäsionsschicht (325) und der Metalldiffusions-Sperrschicht (321) eine intermetallische Phase aus dem zweiten Metall und zumindest einem der Bestandteile der Metalldiffusions-Sperrschicht (321) ausgebildet ist.
  17. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei das zweite Metall Risse und/oder Korngrenzen in der Metallstruktur (350) dekoriert bzw. abdeckt.
  18. Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, wobei die Metallstruktur (350) eine erste Metallstruktur (350x) aufweist, die mit einer ersten leitfähigen Struktur (150x) an einer ersten Seite des Halbleiterchips (900) elektrisch verbunden ist, und eine zweite Metallstruktur (350y), die mit einer zweiten leitfähigen Struktur (150y) an einer der ersten Seite gegenüberliegenden zweiten Seite des Halbleiterchips (900) elektrisch verbunden ist; und der Hilfsschichtstapel (320) einen ersten Hilfsschichtstapel (320x), der zwischen der ersten leitfähigen Struktur (150x) und der ersten Metallstruktur (350x) sandwichartig angeordnet ist, und einen zweiten Hilfsschichtstapel (320y) umfasst, der zwischen der zweiten leitfähigen Struktur (150y) und der zweiten Metallstruktur (350y) sandwichartig angeordnet ist.
  19. Halbleitervorrichtung nach Anspruch 18, wobei die ersten und zweiten Metallstrukturen (350x, 350y) ein gleiches erstes Metall enthalten.
  20. Halbleitervorrichtung, mit: einem Halbleiterchip (900) mit einer leitfähigen Struktur (150); einer Metallstruktur (350), die mit der leitfähigen Struktur (150) elektrisch verbunden ist und ein erstes Metall enthält; einem Hilfsschichtstapel (320), der zwischen der leitfähigen Struktur (150) und der Metallstruktur (350) sandwichartig angeordnet ist und eine ein zweites Metall enthaltende Adhäsionsschicht (325), eine Metalldiffusions-Sperrschicht (321) zwischen der Adhäsionsschicht (325) und der leitfähigen Struktur (150) und eine Hilfssperrschicht (329) zwischen der Adhäsionsschicht (325) und der Metallstruktur (350) umfasst.
  21. Verfahren zum Herstellen einer Halbleitervorrichtung, wobei das Verfahren die Schritte umfasst: Bilden eines Halbleitersubstrats (500a) mit einer leitfähigen Struktur (150); Bilden eines Precursor-Hilfsschichtstapels (320a) auf einer ersten Sektion der leitfähigen Struktur (150), wobei der Precursor-Hilfsschichtstapel (320a) eine Precursor-Adhäsionsschicht (324a) und eine Precursor-Sperrschicht (321a) zwischen der Precursor-Adhäsionsschicht (324a) und der leitfähigen Struktur (150) umfasst, wobei die Precursor-Adhäsionsschicht (324a) ein zweites Metall enthält; und Bilden, auf dem Precursor-Hilfsschichtstapel (320a), einer Metallstruktur (350), die ein ersts Metall enthält, und Bilden, aus Abschnitten des Precursor-Hilfsschichtstapels (320a), einer adhäsiven Schicht (325a), die die ersten und zweiten Metalle enthält.
  22. Verfahren nach Anspruch 21, wobei ein Bilden des Precursor-Hilfsschichtstapels (320a) ferner ein Abscheiden einer Legierungsbildungsschicht (326a) umfasst, die das zweite Metall enthält.
  23. Verfahren nach einem der Ansprüche 21 bis 22, ferner mit dem Schritt: Heizen des Halbleitersubstrats (500a) auf eine Temperatur, bei welcher eine das erste und zweite Metall enthaltende intermetallische Phase in der adhäsiven Schicht (325a) gebildet wird.
  24. Verfahren nach einem der Ansprüche 21 bis 23, wobei der Hilfsschichtstapel (320) durch sukzessive Prozesse in einer gleichen Prozesskammer gebildet wird, ohne das Halbleitersubstrat (500a) reaktiven Gasen auszusetzen.
  25. Verfahren nach einem der Ansprüche 21 bis 24, wobei die Metallstruktur (350) durch Elektroplattieren des ersten Metalls gebildet wird.
  26. Verfahren nach einem der Ansprüche 21 bis 25, ferner mit dem Schritt: Aussetzen des Halbleitersubstrats (500a) einer Laserbehandlung, um in der adhäsiven Schicht (325a) eine intermetallische Phase zu bilden, die das erste und zweite Metall enthält.
  27. Verfahren nach einem der Ansprüche 21 bis 26, ferner mit dem Schritt: Heizen des Halbleitersubstrats (500a) auf eine Temperatur, bei welcher eine intermetallische Phase gebildet wird, die das zweite Metall und zumindest einen Bestandteil der Precursor-Sperrschicht (321a) enthält.
  28. Verfahren nach einem der Ansprüche 21 bis 27, ferner mit dem Schritt: Bilden, vor einem Elektroplattieren, einer Plattierungsmaske (450), die erste Sektionen des Precursor-Hilfsschichtstapels (320a) freilegt und zweite Sektionen des Precursor-Hilfsschichtstapels (320a) bedeckt, und Entfernen, nach einem Elektroplattieren, der Plattierungsmaske (450) und von Abschnitten des Hilfsschichtstapels (320), die durch Entfernen der Plattierungsmaske (450) freigelegt werden.
  29. Verfahren nach einem der Ansprüche 21 bis 28, ferner mit dem Schritt: Bilden, vor einem Bilden des Precursor-Hilfsschichtstapels (320a), einer dielektrischen Passierungsschicht (200a), wobei eine Öffnung in der dielektrischen Passivierungsschicht (200a) eine erste Sektion der leitfähigen Struktur (150) freilegt.
DE102015110437.7A 2015-06-29 2015-06-29 Halbleitervorrichtung mit einer Metallstruktur, die mit einer leitfähigen Struktur elektrisch verbunden ist und Verfahren zur Herstellung Active DE102015110437B4 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102015110437.7A DE102015110437B4 (de) 2015-06-29 2015-06-29 Halbleitervorrichtung mit einer Metallstruktur, die mit einer leitfähigen Struktur elektrisch verbunden ist und Verfahren zur Herstellung
CN201610365247.2A CN106298730B (zh) 2015-06-29 2016-05-27 具有电连接至导电结构的金属结构的半导体器件
US15/191,777 US10090265B2 (en) 2015-06-29 2016-06-24 Semiconductor device with metal structure electrically connected to a conductive structure
US16/101,114 US10651140B2 (en) 2015-06-29 2018-08-10 Semiconductor device with metal structure electrically connected to a conductive structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102015110437.7A DE102015110437B4 (de) 2015-06-29 2015-06-29 Halbleitervorrichtung mit einer Metallstruktur, die mit einer leitfähigen Struktur elektrisch verbunden ist und Verfahren zur Herstellung

Publications (2)

Publication Number Publication Date
DE102015110437A1 true DE102015110437A1 (de) 2016-12-29
DE102015110437B4 DE102015110437B4 (de) 2020-10-08

Family

ID=57537055

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015110437.7A Active DE102015110437B4 (de) 2015-06-29 2015-06-29 Halbleitervorrichtung mit einer Metallstruktur, die mit einer leitfähigen Struktur elektrisch verbunden ist und Verfahren zur Herstellung

Country Status (3)

Country Link
US (2) US10090265B2 (de)
CN (1) CN106298730B (de)
DE (1) DE102015110437B4 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016113183B4 (de) * 2016-07-18 2021-02-11 Infineon Technologies Austria Ag Leistungshalbleitervorrichtung mit einer Feldelektrode und Schaltleistungsvorrichtung
US11404310B2 (en) * 2018-05-01 2022-08-02 Hutchinson Technology Incorporated Gold plating on metal layer for backside connection access
CN111105990B (zh) * 2018-10-29 2023-06-23 株洲中车时代半导体有限公司 一种适用于铜金属化半导体器件的薄膜结构及其制备方法
CN110767604B (zh) * 2019-10-31 2022-03-18 厦门市三安集成电路有限公司 化合物半导体器件和化合物半导体器件的背面铜制程方法
US11610861B2 (en) * 2020-09-14 2023-03-21 Infineon Technologies Austria Ag Diffusion soldering with contaminant protection

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004024644A1 (de) * 2004-05-18 2005-12-22 Infineon Technologies Ag Verfahren zum Aufbringen metallischer Strukturen auf Substrate und Halbleiterbauelement
US20090261472A1 (en) * 2008-04-21 2009-10-22 Infineon Technologies Ag Power Semiconductor Module with Pressure Element and Method for Fabricating a Power Semiconductor Module with a Pressure Element
DE102014108309A1 (de) * 2013-06-18 2014-12-18 Infineon Technologies Austria Ag Verfahren zum Herstellen einer Halbleitervorrichtung mit ausgerichteten Kontaktstöpseln und Halbleitervorrichtung

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5565707A (en) * 1994-10-31 1996-10-15 International Business Machines Corporation Interconnect structure using a Al2 Cu for an integrated circuit chip
US6522013B1 (en) * 1997-12-18 2003-02-18 Advanced Micro Devices, Inc. Punch-through via with conformal barrier liner
US6181012B1 (en) * 1998-04-27 2001-01-30 International Business Machines Corporation Copper interconnection structure incorporating a metal seed layer
US6461675B2 (en) * 1998-07-10 2002-10-08 Cvc Products, Inc. Method for forming a copper film on a substrate
US6544880B1 (en) * 1999-06-14 2003-04-08 Micron Technology, Inc. Method of improving copper interconnects of semiconductor devices for bonding
US6451681B1 (en) * 1999-10-04 2002-09-17 Motorola, Inc. Method of forming copper interconnection utilizing aluminum capping film
JP4868681B2 (ja) * 2000-03-31 2012-02-01 ザ スクリプス リサーチ インスティチュート 血管新生の調節のために有用なヒトアミノアシル−ｔＲＮＡシンテターゼポリペプチド
KR100366632B1 (ko) * 2000-10-10 2003-01-09 삼성전자 주식회사 도전층의 박리를 억제할 수 있는 반도체 소자 및 그의제조 방법
KR100550505B1 (ko) * 2001-03-01 2006-02-13 가부시끼가이샤 도시바 반도체 장치 및 반도체 장치의 제조 방법
CN1276306C (zh) * 2002-05-14 2006-09-20 株式会社东芝 加工方法及半导体器件的制造方法
CA2535917A1 (en) * 2002-06-07 2003-12-18 Gamazzle Inc. Puzzle game apparatus and method of play
US7005752B2 (en) * 2003-10-20 2006-02-28 Texas Instruments Incorporated Direct bumping on integrated circuit contacts enabled by metal-to-insulator adhesion
US8421227B2 (en) * 2006-06-28 2013-04-16 Megica Corporation Semiconductor chip structure
US8592977B2 (en) * 2006-06-28 2013-11-26 Megit Acquisition Corp. Integrated circuit (IC) chip and method for fabricating the same
US7791198B2 (en) * 2007-02-20 2010-09-07 Nec Electronics Corporation Semiconductor device including a coupling region which includes layers of aluminum and copper alloys
KR101479512B1 (ko) * 2008-01-22 2015-01-08 삼성전자주식회사 반도체 패키지의 제조방법
US8816486B2 (en) * 2008-05-12 2014-08-26 Taiwan Semiconductor Manufacturing Co., Ltd. Pad structure for 3D integrated circuit
JP2010087094A (ja) * 2008-09-30 2010-04-15 Nec Electronics Corp 半導体装置及び半導体装置の製造方法
US9035459B2 (en) * 2009-04-10 2015-05-19 International Business Machines Corporation Structures for improving current carrying capability of interconnects and methods of fabricating the same
US7956463B2 (en) * 2009-09-16 2011-06-07 International Business Machines Corporation Large grain size conductive structure for narrow interconnect openings
US8659155B2 (en) * 2009-11-05 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming copper pillar bumps
JP5550369B2 (ja) * 2010-02-03 2014-07-16 新日鉄住金マテリアルズ株式会社 半導体用銅ボンディングワイヤとその接合構造
US9136206B2 (en) * 2012-07-25 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Copper contact plugs with barrier layers
US9070676B2 (en) * 2013-10-09 2015-06-30 Invensas Corporation Bowl-shaped solder structure
US9159683B2 (en) * 2014-02-10 2015-10-13 GlobalFoundries, Inc. Methods for etching copper during the fabrication of integrated circuits

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004024644A1 (de) * 2004-05-18 2005-12-22 Infineon Technologies Ag Verfahren zum Aufbringen metallischer Strukturen auf Substrate und Halbleiterbauelement
US20090261472A1 (en) * 2008-04-21 2009-10-22 Infineon Technologies Ag Power Semiconductor Module with Pressure Element and Method for Fabricating a Power Semiconductor Module with a Pressure Element
DE102014108309A1 (de) * 2013-06-18 2014-12-18 Infineon Technologies Austria Ag Verfahren zum Herstellen einer Halbleitervorrichtung mit ausgerichteten Kontaktstöpseln und Halbleitervorrichtung

Also Published As

Publication number Publication date
US20180350761A1 (en) 2018-12-06
DE102015110437B4 (de) 2020-10-08
CN106298730B (zh) 2019-01-04
US20160379947A1 (en) 2016-12-29
US10651140B2 (en) 2020-05-12
CN106298730A (zh) 2017-01-04
US10090265B2 (en) 2018-10-02

Similar Documents

Publication Publication Date Title
DE102014115177B4 (de) Halbleitervorrichtung mit einer lokal verstärkten Metallisierungsstruktur und Verfahren zu ihrer Herstellung
DE102006044691B4 (de) Verfahren zum Herstellen einer Anschlussleitstruktur eines Bauelements
DE102007007142B4 (de) Nutzen, Halbleiterbauteil sowie Verfahren zu deren Herstellung
DE102015101762B4 (de) Halbleitervorrichtung, verfahren zum herstellen derselben und igbt mit einer mit einer fremdstoffzone verbundenen emitterelektrode
DE102014108963B4 (de) Herstellungsverfahren für eine Halbleitervorrichtung mit Leistungstransistorzellen und lateralen Transistoren
DE102010038641B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102016116094A1 (de) Struktur für gestackte logikleistungsverbesserung
DE102015110437B4 (de) Halbleitervorrichtung mit einer Metallstruktur, die mit einer leitfähigen Struktur elektrisch verbunden ist und Verfahren zur Herstellung
DE102006052202B3 (de) Halbleiterbauelement sowie Verfahren zur Herstellung eines Halbleiterbauelements
DE102014119466A1 (de) Halbleitervorrichtung mit streifenförmigen trenchgatestrukturen und gateverbinderstruktur
DE102014115174B4 (de) Halbleitervorrichtung mit einer korrosionsbeständigen metallisierung und verfahren zu ihrer herstellung
DE102015117469A1 (de) Verfahren zum herstellen einer halbleitervorrichtung mit grabengate durch verwenden einer screenoxidschicht
DE102019210821B4 (de) Halbleitervorrichtung und Leistungsumsetzungsvorrichtung
DE102006028342A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102015219183B4 (de) Leistungshalbleiterbauelement, Halbleitermodul, Verfahren zum Verarbeiten eines Leistungshalbleiterbauelements
DE102016125030A1 (de) Ausbilden einer Metallkontaktschicht auf Siliziumcarbid und Halbleitervorrichtung mit einer Metallkontaktstruktur
DE112013002516T5 (de) Halbleitervorrichtung
DE10324751B4 (de) Verfahren zur Herstellung einer Halbleiter-Struktur mit einem Halbleitersubstrat und mit diesem Verfahren hergestellte Halbleiter-Struktur
DE102018124497B4 (de) Halbleitervorrichtung und Verfahren zum Bilden einer Halbleitervorrichtung
DE102008051466B4 (de) Bauelement, das einen Halbleiterchip mit mehreren Elektroden enthält und Verfahren zur Herstellung eines solchen Bauelements
DE102019131238A1 (de) Passivierungsstruktur enthaltende halbleitervorrichtung und herstellungsverfahren
DE102014116078A1 (de) Halbleitervorrichtung und verfahren zum herstellen dieser
DE102022126049A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102020117678B3 (de) Halbleitervorrichtung mit heterogener lötstelle und verfahren zu ihrer herstellung
DE102015108183B4 (de) Verfahren zur Verarbeitung einer Halbleitervorrichtung und Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative