DE102022126049A1 - Halbleitervorrichtung und Verfahren zum Herstellen derselben - Google Patents

Halbleitervorrichtung und Verfahren zum Herstellen derselben Download PDF

Info

Publication number
DE102022126049A1
DE102022126049A1 DE102022126049.6A DE102022126049A DE102022126049A1 DE 102022126049 A1 DE102022126049 A1 DE 102022126049A1 DE 102022126049 A DE102022126049 A DE 102022126049A DE 102022126049 A1 DE102022126049 A1 DE 102022126049A1
Authority
DE
Germany
Prior art keywords
electrode
layer
type impurity
conductivity type
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102022126049.6A
Other languages
English (en)
Inventor
Koichi Nishi
Koji Tanaka
Shinya SONEDA
Shigeto Honda
Naoyuki Takeda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102022126049A1 publication Critical patent/DE102022126049A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • H01L21/244—Alloying of electrode materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate

Abstract

Eine Halbleitervorrichtung weist eine erste Elektrode und eine zweite Elektrode auf. Die erste Elektrode ist mit einer Kollektorschicht und einem ersten Teilbereich auf der Kollektorschichtseite einer Kathodenschicht verbunden. Die zweite Elektrode ist mit einem zweiten Teilbereich der Kathodenschicht mit Ausnahme des ersten Teilbereichs verbunden. Eine Austrittsarbeit der ersten Elektrode ist größer als eine Austrittarbeit der zweiten Elektrode, und eine der ersten Elektrode und der zweiten Elektrode und das Halbleitersubstrat umgeben sandwichartig die andere der ersten Elektrode und der zweiten Elektrode in einer Dickenrichtung des Halbleitersubstrats.

Description

  • HINTERGRUND DER ERFINDUNG
  • Gebiet der Erfindung
  • Die vorliegende Offenbarung bezieht sich auf eine Halbleitervorrichtung und ein Verfahren zum Herstellen der Halbleitervorrichtung.
  • Beschreibung der Hintergrundtechnik
  • Es gibt Halbleitervorrichtungen, in denen ein IGBT-Bereich und ein Diodenbereich in einem Halbleitersubstrat angeordnet sind. Bei solch einer Halbleitervorrichtung wurde eine Technik vorgeschlagen, bei der ein Ausbilden von zwei Elektroden mit unterschiedlichen Austrittsarbeiten in einer Kollektorschicht vom p-Typ und einer Kathodenschicht vom n-Typ einen Kontaktwiderstand mit sowohl der Kollektorschicht vom p-Typ als auch der Kathodenschicht vom n-Typ reduziert (beispielsweise japanisches Patent Nr. 5724887 ).
  • In einer Halbleitervorrichtung wie oben beschrieben ist ein Bereich angeordnet, in dem ein Metall in ohmschem Kontakt mit der Kathodenschicht vom n-Typ auch mit der Kollektorschicht vom p-Typ in Kontakt ist. Da dieser Bereich jedoch als ineffektiver Bereich fungiert, der nicht als IGBT oder Diode arbeitet, besteht das Problem, dass die Chip-Größe zunimmt.
  • ZUSAMMENFASSUNG
  • Die vorliegende Offenbarung wurde im Hinblick auf die obigen Probleme geschaffen, und deren Ziel besteht darin, eine Technik bereitzustellen, die imstande ist, die Chip-Größe zu reduzieren.
  • Eine Halbleitervorrichtung gemäß der vorliegenden Offenbarung umfasst: ein Halbleitersubstrat mit einer ersten Hauptoberfläche und einer der ersten Hauptoberfläche entgegengesetzten zweiten Hauptoberfläche, in dem ein IGBT-Bereich und ein Diodenbereich definiert sind; eine Emitterschicht eines ersten Leitfähigkeitstyps, die auf einer Seite der ersten Hauptoberfläche angeordnet ist, die eine Seite der ersten Hauptoberfläche im IGBT-Bereich ist; eine Kollektorschicht eines zweiten Leitfähigkeitstyps, die auf einer Seite der zweiten Hauptoberfläche angeordnet ist, die eine Seite der zweiten Hauptoberfläche im IGBT-Bereich ist; eine Anodenschicht des zweiten Leitfähigkeitstyps, die auf der Seite der ersten Hauptoberfläche im Diodenbereich angeordnet ist; eine Kathodenschicht des ersten Leitfähigkeitstyps, die auf der Seite der zweiten Hauptoberfläche im Diodenbereich angeordnet ist; eine erste Elektrode, die mit der Kollektorschicht und einem ersten Teilbereich auf einer Seite der Kollektorschicht in der Kathodenschicht verbunden ist; und eine zweite Elektrode, die mit einem zweiten Teilbereich der Kathodenschicht mit Ausnahme des ersten Teilbereichs verbunden ist. Eine Austrittsarbeit der ersten Elektrode ist größer als eine Austrittsarbeit der zweiten Elektrode, und eine der ersten Elektrode und der zweiten Elektrode und das Halbleitersubstrat umgeben sandwichartig die andere der ersten Elektrode und der zweiten Elektrode in einer Dickenrichtung des Halbleitersubstrats.
  • Die Chip-Größe kann reduziert werden.
  • Diese und andere Ziele, Merkmale, Aspekte und Vorteile der vorliegenden Offenbarung werden aus der folgenden detaillierten Beschreibung der vorliegenden Offenbarung ersichtlicher werden, wenn sie in Verbindung mit den beiliegenden Zeichnungen vorgenommen wird.
  • Figurenliste
    • 1 ist eine Querschnittsansicht, die eine Konfiguration einer Halbleitervorrichtung gemäß einer ersten bevorzugten Ausführungsform darstellt;
    • 2 ist eine Querschnittsansicht, die eine Konfiguration einer Halbleitervorrichtung gemäß einer zweiten bevorzugten Ausführungsform darstellt;
    • 3 ist eine Querschnittsansicht, die eine Konfiguration einer Halbleitervorrichtung gemäß einer dritten bevorzugten Ausführungsform darstellt;
    • 4 ist eine Querschnittsansicht, die eine Konfiguration einer Halbleitervorrichtung gemäß einer vierten bevorzugten Ausführungsform darstellt;
    • 5 ist eine Querschnittsansicht, die eine Konfiguration einer Halbleitervorrichtung gemäß einer fünften bevorzugten Ausführungsform darstellt;
    • 6 ist eine Querschnittsansicht, die eine Konfiguration einer Halbleitervorrichtung gemäß einer sechsten bevorzugten Ausführungsform darstellt;
    • 7 ist eine Querschnittsansicht, die eine Konfiguration einer Halbleitervorrichtung gemäß einer siebten bevorzugten Ausführungsform darstellt;
    • 8 ist eine Querschnittsansicht, die eine Konfiguration einer Halbleitervorrichtung gemäß einer achten bevorzugten Ausführungsform darstellt;
    • 9 ist ein Flussdiagram, das ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß einer neunten bevorzugten Ausführungsform darstellt;
    • 10 bis 16 sind Querschnittsansichten, die ein Verfahren zum Herstellen der Halbleitervorrichtung gemäß der neunten bevorzugten Ausführungsform darstellen;
    • 17 ist ein Flussdiagramm, das ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß einer zehnten bevorzugten Ausführungsform darstellt;
    • 18 bis 24 sind Querschnittsansichten, die ein Verfahren zum Herstellen der Halbleitervorrichtung gemäß der zehnten bevorzugten Ausführungsform darstellen;
    • 25 ist ein Flussdiagramm, das ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß einer elften bevorzugten Ausführungsform darstellt;
    • 26 bis 32 sind Querschnittsansichten, die ein Verfahren zum Herstellen der Halbleitervorrichtung gemäß der elften bevorzugten Ausführungsform darstellen;
    • 33 ist ein Flussdiagramm, das ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß einer zwölften bevorzugten Ausführungsform darstellt;
    • 34 bis 40 sind Querschnittsansichten, die ein Verfahren zum Herstellen der Halbleitervorrichtung gemäß der zwölften bevorzugten Ausführungsform darstellen;
    • 41 ist ein Flussdiagramm, das ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß einer dreizehnten bevorzugten Ausführungsform darstellt; und
    • 42 bis 48 sind Querschnittsansichten, die ein Verfahren zum Herstellen der Halbleitervorrichtung gemäß der dreizehnten bevorzugten Ausführungsform darstellen.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Im Folgenden werden hierin bevorzugte Ausführungsformen mit Verweis auf die beiliegenden Zeichnungen beschrieben. In jeder der folgenden bevorzugten Ausführungsformen beschriebene Merkmale sind veranschaulichend, und alle Merkmale sind nicht notwendigerweise wesentlich. In der folgenden Beschreibung sind außerdem ähnliche Komponenten in einer Vielzahl bevorzugter Ausführungsformen mit den gleichen oder ähnlichen Bezugsziffern bezeichnet und werden vorwiegend unterschiedliche Komponenten beschrieben. Außerdem müssen in der folgenden Beschreibung eine spezifische Position und Richtung wie etwa „oberer“, „unterer“, „links“, „rechts“, „vorderseitig“ oder „rückseitig“ nicht notwendigerweise mit einer Position und Richtung zum Zeitpunkt einer tatsächlichen Realisierung übereinstimmen. Außerdem bedeutet der Umstand, dass ein bestimmter Teilbereich eine höhere Konzentration als ein anderer Teilbereich aufweist, dass beispielsweise der Durchschnitt der Konzentrationen des bestimmten Teilbereichs höher ist als der Durchschnitt der Konzentrationen des anderen Teilbereichs. Umgekehrt bedeutet der Umstand, dass ein bestimmter Teilbereich eine niedrigere Konzentration als ein anderer Teilbereich aufweist, dass beispielsweise der Durchschnitt der Konzentrationen des bestimmten Teilbereichs niedriger ist als der Durchschnitt der Konzentrationen des anderen Teilbereichs. Darüber hinaus ist in der folgenden Beschreibung der erste Leitfähigkeitstyp ein n-Typ und ist der zweite Leitfähigkeitstyp ein p-Typ; jedoch kann der erste Leitfähigkeitstyp ein p-Typ sein und kann der zweite Leitfähigkeitstyp ein n-Typ sein.
  • <Erste bevorzugte Ausführungsform>
  • 1 ist eine Querschnittsansicht, die eine Konfiguration einer Halbleitervorrichtung gemäß der vorliegenden ersten bevorzugten Ausführungsform darstellt. Die Halbleitervorrichtung in 1 umfasst ein Halbleitersubstrat mit einer ersten Hauptoberfläche (obere Oberfläche in 1) und einer der ersten Hauptoberfläche entgegengesetzten zweiten Hauptoberfläche (untere Oberfläche in 1).
  • Ein IGBT-Bereich 10 mit einer IGBT-Funktion und ein Diodenbereich 20 mit einer Diodenfunktion sind im Halbleitersubstrat definiert. In Draufsicht können der IGBT-Bereich 10 und der Diodenbereich 20 in einer Streifenform abwechselnd angeordnet vorgesehen sein oder kann eine Vielzahl von Diodenbereichen 20 in einer Inselform im IGBT-Bereich 10 angeordnet sein. Ein Abschlussbereich 30, um eine Stehspannung der Halbleitervorrichtung 101 zu halten, ist um einen Bereich herum angeordnet, der erhalten wird, indem man einen den IGBT-Bereich 10 und den Diodenbereich 20 umfassenden Zellenbereich und einen mit verschiedenen Pads versehenen Pad-Bereich kombiniert.
  • Die Halbleitervorrichtung in 1 enthält eine Driftschicht 1 des ersten Leitfähigkeitstyps, eine Pufferschicht 3 des ersten Leitfähigkeitstyps, einen Zwischenschicht-Isolierfilm 4 und eine Emitterelektrode 6 in einem IGBT-Bereich 10 und einem Diodenbereich 20.
  • Die Driftschicht 1 ist zwischen der ersten Hauptoberfläche und der zweiten Hauptoberfläche des Halbleitersubstrats angeordnet. Die Driftschicht 1 ist eine Halbleiterschicht, die als Störstellen des ersten Leitfähigkeitstyps beispielsweise Arsen oder Phosphor enthält, und die Konzentration der Störstellen des ersten Leitfähigkeitstyps beträgt beispielsweise 1,0E+12/cm3 bis 1,0E+15/cm3.
  • Die Pufferschicht 3 ist in Bezug auf die Driftschicht 1 auf der Seite der zweiten Hauptoberfläche angeordnet. Die Pufferschicht 3 ist vorgesehen, um einen Punch-Through bzw. Durchgriff einer Verarmungsschicht zu unterdrücken, die sich von der Basisschicht 15 in Richtung der zweiten Hauptoberfläche ausdehnt, wenn die Halbleitervorrichtung in einem AUS-Zustand ist. Die Pufferschicht 3 ist eine Halbleiterschicht, die als Störstellen des ersten Leitfähigkeitstyps zum Beispiel Phosphor (P) und/oder Protonen (H+) aufweist, und die Konzentration der Störstellen des ersten Leitfähigkeitstyps beträgt beispielsweise 1,0E+12/cm3 bis 1,0E+18/cm3. Die Störstellenkonzentration des ersten Leitfähigkeitstyps der Pufferschicht 3 ist höher als die Störstellenkonzentration des ersten Leitfähigkeitstyps der Driftschicht 1. Es sollte besonders erwähnt werden, dass die Driftschicht 1 in der Pufferschicht 3 in 1 angeordnet werden kann.
  • Der Zwischenschicht-Isolierfilm 4 ist mit der ersten Hauptoberfläche des Halbleitersubstrats verbunden, und der Zwischenschicht-Isolierfilm 4 ist mit einer Öffnung zum Freilegen des Halbleitersubstrats versehen. Die Emitterelektrode 6 ist durch die Öffnung des Zwischenschicht-Isolierfilms 4 mit dem Halbleitersubstrat elektrisch verbunden. Die Emitterelektrode 6 kann eine Elektrode sein, die aus beispielsweise einer Aluminium-Legierung wie etwa einer Aluminium-Silizium-Legierung (einer Al-Si-basierten Legierung) geschaffen ist, oder kann eine Elektrode sein, die eine Vielzahl von Schichten von Metallfilmen aufweist, worin ein Plattierungsfilm auf einer aus einer Aluminium-Legierung gebildeten Elektrode mittels stromloser Plattierung oder elektrolytischer Plattierung ausgebildet ist.
  • Es sollte besonders erwähnt werden, dass ein Barrierenmetall, das aus einem Titan (Ti) enthaltenden Halbleiter besteht, zwischen der Emitterelektrode 6 in der Öffnung des Zwischenschicht-Isolierfilms 4 und dem Halbleitersubstrat angeordnet sein. Außerdem kann ein Wolfram-Film mit einer vorteilhaften Einbettbarkeit in einem Bereich angeordnet werden, in dem mittels der Emitterelektrode 6 keine vorteilhafte Einbettbarkeit erhalten werden kann, und die Emitterelektrode 6 kann auf dem Wolfram-Film angeordnet werden.
  • In dem IGBT-Bereich 10 weist die Halbleitervorrichtung in 1 eine Ladungsträgerakkumulationsschicht 2 des ersten Leitfähigkeitstyps, eine Basisschicht 15 des zweiten Leitfähigkeitstyps, eine Emitterschicht 13 des ersten Leitfähigkeitstyps, eine Kontaktschicht 14 des zweiten Leitfähigkeitstyps, eine Gate-Elektrode 11a, einen Gate-Isolierfilm 11b und eine Kollektorschicht 16 des zweiten Leitfähigkeitstyps auf.
  • Die Ladungsträgerakkumulationsschicht 2 ist in Bezug auf die Driftschicht 1 auf der Seite der ersten Hauptoberfläche angeordnet. Die Ladungsträgerakkumulationsschicht 2 ist angeordnet, um einen Leitungsverlust zu reduzieren, wenn Strom durch den IGBT-Bereich 10 fließt. Die Ladungsträgerakkumulationsschicht 2 ist eine Halbleiterschicht, die als Störstellen des ersten Leitfähigkeitstyps beispielsweise Arsen oder Phosphor enthält, und die Konzentration der Störstellen des ersten Leitfähigkeitstyps beträgt beispielsweise 1,0E+13/cm3 bis 1,0E+17/cm3. Die Störstellenkonzentration des ersten Leitfähigkeitstyps der Ladungsträgerakkumulationsschicht 2 ist höher als die Störstellenkonzentration des ersten Leitfähigkeitstyps der Driftschicht 1. Es sollte besonders erwähnt werden, dass die Driftschicht 1 in der Ladungsträgerakkumulationsschicht 2 in 1 vorgesehen werden kann.
  • Die Basisschicht 15 ist in Bezug auf die Ladungsträgerakkumulationsschicht 2 auf der Seite der ersten Hauptoberfläche angeordnet. Die Basisschicht 15 ist eine Halbleiterschicht, die als Störstellen des zweiten Leitfähigkeitstyps beispielsweise Bor oder Aluminium enthält, und die Konzentration der Störstellen des zweiten Leitfähigkeitstyps beträgt beispielsweise 1,0E+12/cm3 bis 1,0E+19/cm3.
  • Die Emitterschicht 13 und die Kontaktschicht 14 sind in Bezug auf die Basisschicht 15 auf der Seite der ersten Hauptoberfläche angeordnet und bilden die erste Hauptoberfläche des Halbleitersubstrats im Beispiel in 1. Die Emitterschicht 13 ist eine Halbleiterschicht, die als Störstellen des ersten Leitfähigkeitstyps beispielsweise Arsen oder Phosphor enthält, und die Konzentration der Störstellen des ersten Leitfähigkeitstyps beträgt beispielsweise 1,0E+17/cm3 bis 1,0E+20/cm3. Die Kontaktschicht 14 ist eine Halbleiterschicht, die als Störstellen des zweiten Leitfähigkeitstyps beispielsweise Bor oder Aluminium enthält, und die Konzentration der Störstellen des zweiten Leitfähigkeitstyps beträgt beispielsweise 1,0E+15/cm3 bis 1,0E+20/cm3. Die Störstellenkonzentration des zweiten Leitfähigkeitstyps der Kontaktschicht 14 ist höher als die Störstellenkonzentration des zweiten Leitfähigkeitstyps der Basisschicht 15. Es sollte besonders erwähnt werden, dass die Basisschicht 15 in der Kontaktschicht 14 in 1 angeordnet sein kann. Außerdem können die Emitterschicht 13 und die Kontaktschicht 14 entlang der Verlaufsrichtung des aktiven Grabens 11 abwechselnd angeordnet sein.
  • Ein aktiver Graben 11, der von der ersten Hauptoberfläche aus die Emitterschicht 13, die Basisschicht 15 und die Ladungsträgerakkumulationsschicht 2 durchdringt und die Driftschicht 1 erreicht, ist in dem Halbleitersubstrat angeordnet. Der Gate-Isolierfilm 11b ist mit der Emitterschicht 13, der Basisschicht 15 und der Ladungsträgerakkumulationsschicht 2 in Kontakt. Die Gate-Elektrode 11a ist mit einer Zwischenlage des Gate-Isolierfilms 11b auf der Innenwand des aktiven Grabens 11 angeordnet. Auf die Gate-Elektrode 11a und den Gate-Isolierfilm 11b kann zusammen als aktiver Graben 11 verwiesen werden. Das Anlegen einer Spannung zur Gate-Ansteuerung an die Gate-Elektrode 11a bildet einen Kanal in der Basisschicht 15 in Kontakt mit dem Gate-Isolierfilm 11b des aktiven Grabens 11 aus.
  • Die Kollektorschicht 16 ist in Bezug auf die Pufferschicht 3 auf der Seite der zweiten Hauptoberfläche angeordnet und bildet die zweite Hauptoberfläche des Halbleitersubstrats in dem Beispiel in 1. Die Kollektorschicht 16 ist eine Halbleiterschicht, die als Störstellen des zweiten Leitfähigkeitstyps zum Beispiel Bor oder Aluminium enthält, und die Konzentration der Störstellen des zweiten Leitfähigkeitstyps beträgt beispielsweise 1,0E+16/cm3 bis 1,0E+20/cm3. Die Kollektorschicht 16 kann so angeordnet sein, dass sie vom IGBT-Bereich 10 teilweise in den Diodenbereich 20 hineinragt.
  • Im Diodenbereich 20 weist die Halbleitervorrichtung in 1 einen Diodengraben 21, eine Anodenschicht 25 des zweiten Leitfähigkeitstyps, eine Kontaktschicht 24 des zweiten Leitfähigkeitstyps und eine Kathodenschicht 26 des ersten Leitfähigkeitstyps auf.
  • Die Anodenschicht 25 ist in Bezug auf die Driftschicht 1 auf der Seite der ersten Hauptoberfläche angeordnet. Die Anodenschicht 25 ist eine Halbleiterschicht, die als Störstellen des zweiten Leitfähigkeitstyps zum Beispiel Bor oder Aluminium enthält, und die Konzentration der Störstellen des zweiten Leitfähigkeitstyps beträgt beispielsweise 1,0E+12/cm3 bis 1,0E+19/cm3. Es sollte besonders erwähnt werden, dass eine der Ladungsträgerakkumulationsschicht 2 im IGBT-Bereich 10 entsprechende Halbleiterschicht zwischen der Anodenschicht 25 und der Driftschicht 1 angeordnet werden kann.
  • Die Kontaktschicht 24 ist in Bezug auf die Anodenschicht 25 auf der Seite der ersten Hauptoberfläche angeordnet und bildet die erste Hauptoberfläche des Halbleitersubstrats in dem Beispiel in 1. Die Kontaktschicht 24 ist eine Halbleiterschicht, die als Störstellen des zweiten Leitfähigkeitstyps zum Beispiel Bor oder Aluminium enthält, und die Konzentration der Störstellen des zweiten Leitfähigkeitstyps beträgt beispielsweise 1,0E+15/cm3 bis 1,0E+20/cm3. Die Störstellenkonzentration des zweiten Leitfähigkeitstyps der Kontaktschicht 24 ist höher als die Störstellenkonzentration des zweiten Leitfähigkeitstyps der Anodenschicht 25. Es sollte besonders erwähnt werden, dass eine Anodenschicht 25 in der Kontaktschicht 24 in 1 angeordnet sein kann. Außerdem können die Kontaktschicht 24 und die Anodenschicht 25 in der Verlaufsrichtung des Diodengrabens 21 abwechselnd angeordnet sein.
  • In dem Halbleitersubstrat im Diodenbereich 20 ist ein Diodengraben 21 mit einem Leiterteilbereich und einem Isolierfilm ähnlich jenen der Gate-Elektrode 11a und des Gate-Isolierfilms 11b des aktiven Grabens 11 im IGBT-Bereich 10 angeordnet. Der Diodengraben 21 durchdringt von der ersten Hauptoberfläche aus die Kontaktschicht 24 und die Anodenschicht 25 und erreicht die Driftschicht 1. Der Leiterteilbereich des Diodengrabens 21 ist mit beispielsweise der Emitterelektrode 6 elektrisch verbunden.
  • Die Kathodenschicht 26 ist in Bezug auf die Pufferschicht 3 auf der Seite der zweiten Hauptoberfläche angeordnet. Die Kathodenschicht 26 ist eine Halbleiterschicht, die als Störstellen des ersten Leitfähigkeitstyps beispielsweise Arsen oder Phosphor enthält, und die Konzentration der Störstellen des ersten Leitfähigkeitstyps beträgt beispielsweise 1,0E+16/cm3 bis 1,0E+21/cm3.
  • Die Halbleitervorrichtung in 1 weist eine erste Elektrode 7a und eine zweite Elektrode 7b auf. Es sollte besonders erwähnt werden, dass auf die erste Elektrode 7a und die zweite Elektrode 7b zusammen als Kollektor-Elektrode 7 verwiesen werden kann.
  • Die erste Elektrode 7a ist mit der Kollektorschicht 16 und einem Verbindungsteilbereich 26a, der ein erster Teilbereich auf der Seite der Kollektorschicht 16 ist, der Kathodenschicht 26 verbunden. Als Material der ersten Elektrode 7a wird beispielsweise ein Metall wie etwa Aluminium (AI) verwendet.
  • Die zweite Elektrode 7b ist mit dem Rest 26b, der der zweite Teilbereich der Kathodenschicht 26 mit Ausnahme des Verbindungsbereichs 26a ist, verbunden. Als Material des zweiten Elektrode 7b wird beispielsweise ein Metall wie etwa Titan (Ti) verwendet.
  • In der vorliegenden ersten bevorzugten Ausführungsform ist hier die Austrittsarbeit der ersten Elektrode 7a größer als die Austrittsarbeit der zweiten Elektrode 7b. Dementsprechend kann die Kontaktwiderstand zwischen der ersten Elektrode 7a und der Kollektorschicht 16 des zweiten Leitfähigkeitstyps reduziert werden und kann der Kontaktwiderstand zwischen der zweiten Elektrode 7b und der Kathodenschicht 26 des ersten Leitfähigkeitstyps reduziert werden. Das heißt, da Elektroden mit geeigneten Austrittsarbeiten unterhalb der jeweiligen Kollektorschicht 16 und Kathodenschicht 26 angeordnet sind, kann der Kontaktwiderstand reduziert werden.
  • Außerdem ist in der vorliegenden ersten bevorzugten Ausführungsform die erste Elektrode 7a mit dem Verbindungsteilbereich 26a der Kathodenschicht 26 verbunden und sind die erste Elektrode 7a und die Kathodenschicht 26 über einen Schottky-Übergang verbunden bzw. Schottky-verbunden. Dementsprechend kann durch Entladen von Löchern vom Verbindungsteilbereich 26a während des Diodenbetriebs der Erholungsverlust reduziert werden. Außerdem kann, da der ineffektive Bereich, der nicht als der IGBT oder als die Diode arbeitet, reduziert werden kann, die Chip-Größe reduziert werden.
  • Außerdem umgeben in der vorliegenden ersten bevorzugten Ausführungsform eine der ersten Elektrode 7a und der zweiten Elektrode 7b und das Halbleitersubstrat sandwichartig die andere der ersten Elektrode 7a und der zweiten Elektrode 7b in der Dickenrichtung des Halbleitersubstrats. Im Beispiel in 1 weist die erste Elektrode 7a einen vorstehenden Teilbereich auf, der entlang der zweiten Elektrode 7b vorsteht und die zweite Elektrode 7b zwischen der ersten Elektrode 7a und dem Halbleitersubstrat sandwichartig umgibt. Gemäß dieser Konfiguration kann eine Oxidation der Oberfläche der zweiten Elektrode 7b unterdrückt werden.
  • Es sollte besonders erwähnt werden, dass die Strukturen des IGBT-Bereichs 10 und des Diodenbereichs 20, die auf der Seite der ersten Hauptoberfläche ausgebildet sind, nicht auf die obigen beschränkt sind und es sich dabei beispielsweise um eine planare Gate-Struktur oder eine integrierte Struktur handeln kann. Außerdem kann der IGBT-Bereich 10 mit einem Dummy-Graben mit der gleichen Konfiguration wie der Diodengraben 21 und mit einem Leiterteilbereich versehen sein, der der Gate-Elektrode 11a entspricht und mit der Emitterelektrode 6 elektrisch verbunden ist.
  • <Zweite bevorzugte Ausführungsform>
  • 2 ist eine Querschnittsansicht, die eine Konfiguration einer Halbleitervorrichtung gemäß der vorliegenden zweiten bevorzugten Ausführungsform darstellt. Wie in der ersten bevorzugten Ausführungsform ist auch in der vorliegenden zweiten bevorzugten Ausführungsform die Austrittsarbeit der ersten Elektrode 7a größer als die Austrittsarbeit der zweiten Elektrode 7b und ist die erste Elektrode 7a mit dem Verbindungsteilbereich 26a der Kathodenschicht 26 verbunden. Dementsprechend können der Kontaktwiderstand und der ineffektive Bereich reduziert werden.
  • Außerdem umgeben auch in der vorliegenden zweiten bevorzugten Ausführungsform wie in der ersten bevorzugten Ausführungsform eine der ersten Elektrode 7a und der zweiten Elektrode 7b und das Halbleitersubstrat sandwichartig die andere der ersten Elektrode 7a und der zweiten Elektrode 7b in der Dickenrichtung des Halbleitersubstrats. Im Beispiel in 2 weist jedoch die zweite Elektrode 7b einen vorstehenden Teilbereich auf, der entlang der ersten Elektrode 7a vorsteht und die erste Elektrode 7a zwischen der zweiten Elektrode 7b und dem Halbleitersubstrat sandwichartig umgibt. Gemäß dieser Konfiguration kann eine Oxidation der Oberfläche der ersten Elektrode 7a unterdrückt werden.
  • <Dritte bevorzugte Ausführungsform>
  • 3 ist eine Querschnittsansicht, die eine Konfiguration einer Halbleitervorrichtung gemäß der vorliegenden dritten bevorzugten Ausführungsform darstellt. Die Konfiguration der vorliegenden dritten bevorzugten Ausführungsform ist der Konfiguration ähnlich, bei der der Konfiguration der ersten bevorzugten Ausführungsform die dritte Elektrode 8 hinzugefügt ist. Die dritte Elektrode 8 ist auf der in Bezug auf die erste Elektrode 7a und die zweite Elektrode 7b der Kollektorschicht 16 und der Kathodenschicht 26 entgegengesetzten Seite angeordnet. Im Beispiel in 3 ist die dritte Elektrode 8 mit der ersten Elektrode 7a verbunden.
  • Wenn eine Halbleitervorrichtung auf einem (nicht dargestellten) Substrat montiert wird, wird die dritte Elektrode 8 mit einem Metallteilbereich wie etwa Kupfer (Cu) des Substrats durch beispielsweise ein Lötmetall oder eine Silber-(Ag-)Paste verbunden. Entsprechend dieser Konfiguration kann der Kontaktwiderstand zum Halbleitersubstrat mit den Materialien der ersten Elektrode 7a und der zweiten Elektrode 7b gesteuert werden, kann die Verbindungsstärke mit dem Substrat mit dem Material der dritten Elektrode 8 gesteuert werden und können diese Steuerungen unabhängig voneinander vorgenommen werden. Außerdem kann eine Oxidation der ersten Elektrode 7a unterdrückt werden.
  • Es sollte besonders erwähnt werden, dass es sich bei der dritten Elektrode 8 um eine Metallschicht oder eine Vielzahl von Metallschichten handeln kann. Obwohl in der obigen Beschreibung die dritte Elektrode 8 der Konfiguration der ersten bevorzugten Ausführungsform hinzugefügt ist, kann außerdem die dritte Elektrode 8 der Konfiguration der zweiten bevorzugten Ausführungsform hinzugefügt werden. Das heißt, in der zweiten bevorzugten Ausführungsform kann die dritte Elektrode 8 mit der zweiten Elektrode 7b verbunden sein. In diesem Fall kann eine Oxidation der zweiten Elektrode 7b unterdrückt werden.
  • <Vierte bevorzugte Ausführungsform>
  • 4 ist eine Querschnittsansicht, die eine Konfiguration einer Halbleitervorrichtung gemäß der vorliegenden vierten bevorzugten Ausführungsform darstellt. Die Konfiguration der vorliegenden vierten bevorzugten Ausführungsform ist der Konfiguration ähnlich, bei der der Konfiguration der ersten bevorzugten Ausführungsform die Schutzelektrode 7c hinzufügt ist. Die Schutzelektrode 7c ist zwischen der ersten Elektrode 7a und der zweiten Elektrode 7b angeordnet, die in der Dickenrichtung zueinander positioniert sind. Im Beispiel in 4 ist die Schutzelektrode 7c unterhalb der zweiten Elektrode 7b angeordnet.
  • Vom Ausbilden der zweiten Elektrode 7b bis zum Ausbilden der ersten Elektrode 7a kann hier die zweite Hauptoberfläche des Halbleitersubstrats mit einer chemischen Lösung, einem Plasma oder dergleichen behandelt werden. In diesem Fall kann eine Behandlung auf der zweiten Hauptoberfläche die zweite Elektrode 7b nachteilig beeinflussen. Auf der anderen Seite kann gemäß der Konfiguration der vorliegenden vierten bevorzugten Ausführungsform die zweite Elektrode 7b durch die Schutzelektrode 7c vor der obigen Behandlung geschützt werden.
  • Es sollte besonders erwähnt werden, dass, obgleich in der obigen Beschreibung die Schutzschicht 7c der Konfiguration der ersten bevorzugten Ausführungsform hinzugefügt ist, die Schutzelektrode 7c der Konfiguration der zweiten bevorzugten Ausführungsform hinzugefügt werden kann. Das heißt, in der zweiten bevorzugten Ausführungsform kann die Schutzelektrode 7c unterhalb der ersten Elektrode 7a angeordnet sein. Darüber hinaus kann die vorliegende vierte bevorzugte Ausführungsform auf die dritte bevorzugte Ausführungsform angewendet werden.
  • <Fünfte bevorzugte Ausführungsform>
  • 5 ist eine Querschnittsansicht, die eine Konfiguration einer Halbleitervorrichtung gemäß der vorliegenden fünften bevorzugten Ausführungsform darstellt. In der Konfiguration der vorliegenden fünften bevorzugten Ausführungsform ist ein Grenzbereich 50 zwischen dem IGBT-Bereich 10 und dem Diodenbereich 20 der Konfiguration der ersten bevorzugten Ausführungsform definiert. Die Anodenschicht 25 ist dann auf der Seite der ersten Hauptoberfläche im Grenzbereich 50 angeordnet, und die Kollektorschicht 16 ist auf der Seite der zweiten Hauptoberfläche im Grenzbereich 50 angeordnet.
  • Gemäß dieser Konfiguration der vorliegenden fünften bevorzugten Ausführungsform kann der Abstand zwischen dem aktiven Graben 11 im IGBT-Bereich 10 und der Kathodenschicht 26 vergrößert werden. Da der Betrieb des durch den aktiven Graben 11 und die Kathodenschicht 26 konfigurierten parasitären MOSFET vom n-Typ unterdrückt werden kann, kann daher ein Snapback unterdrückt werden. Da der Abstand zwischen der Kontaktschicht 14 im IGBT-Bereich 10 und der Kathodenschicht 26 vergrößert werden kann, kann außerdem der Erholungsverlust reduziert werden. Es sollte besonders erwähnt werden, dass die vorliegende fünfte bevorzugte Ausführungsform auf die zweiten bis vierten bevorzugten Ausführungsform angewendet werden kann.
  • <Sechste bevorzugte Ausführungsform>
  • 6 ist eine Querschnittsansicht, die eine Konfiguration einer Halbleitervorrichtung gemäß der vorliegenden sechsten bevorzugten Ausführungsform darstellt. Die Konfiguration der vorliegenden sechsten bevorzugten Ausführungsform ist der Konfiguration ähnlich, bei der der Konfiguration der ersten bevorzugten Ausführungsform eine Störstellenschicht 27 des zweiten Leitfähigkeitstyps hinzugefügt ist. Die Störstellenschicht 27 ist auf der Seite der zweiten Hauptoberfläche im Diodenbereich 20 angeordnet, und beide Seiten der Störstellenschicht 27 sind mit der Kathodenschicht 26 in Kontakt. Die Störstellenkonzentration der Störstellenschicht 27 ist im Wesentlichen die Gleiche wie die Störstellenkonzentration der Kollektorschicht 16. In 6 ist die Anzahl an Störstellenschichten 27 Eins, kann aber Zwei oder mehr betragen. Die Störstellenschicht 27 ist mit der Pufferschicht 3 und der ersten Elektrode 7a verbunden. Gemäß dieser Konfiguration der vorliegenden sechsten bevorzugten Ausführungsform kann, da die Anzahl an von der Kathodenschicht 26 injizierten Elektronen reduziert werden kann, der Erholungsverlust reduziert werden. Es sollte besonders erwähnt werden, dass die vorliegende sechste bevorzugte Ausführungsform auf die ersten bis fünften bevorzugten Ausführungsformen angewendet werden kann.
  • <Siebte bevorzugte Ausführungsform>
  • 7 ist eine Querschnittsansicht, die eine Konfiguration einer Halbleitervorrichtung gemäß der vorliegenden siebten bevorzugten Ausführungsform darstellt. In der vorliegenden siebten bevorzugten Ausführungsform ist in der Konfiguration der ersten bevorzugten Ausführungsform die Dicke des Teilbereichs, mit dem die zweite Elektrode 7b verbunden ist, im Halbleitersubstrat geringer als die Dicke des Teilbereichs, mit dem die erste Elektrode 7a verbunden ist, im Halbleitersubstrat. Im Beispiel in 7 ist, da die Position der zweiten Hauptoberfläche auf der rechten Seite oberhalb der Position der zweiten Hauptoberfläche auf der linken Seite gelegen ist, der Teilbereich auf der rechten Seite des Halbleitersubstrats dünner als der Teilbereich auf der linken Seite. Gemäß dieser Konfiguration kann die EIN-Spannung zur Zeit eines Diodenbetriebs reduziert werden. Es sollte besonders erwähnt werden, dass die vorliegende siebte bevorzugte Ausführungsform auf die zweiten bis sechsten bevorzugten Ausführungsformen angewendet werden kann.
  • <Achte bevorzugte Ausführungsform>
  • 8 ist eine Querschnittsansicht, die eine Konfiguration einer Halbleitervorrichtung gemäß der vorliegenden achten bevorzugten Ausführungsform darstellt. Die Konfiguration der vorliegenden achten bevorzugten Ausführungsform ist der Konfiguration ähnlich, bei der der Konfiguration der ersten bevorzugten Ausführungsform ein intermetallischer Isolierfilm 9, bei dem es sich um den ersten Isolierfilm handelt, hinzugefügt ist. Die zweite Elektrode 7b ist dann mit einer Zwischenlage des intermetallischen Isolierfilms 9 mit dem Rest 26b der Kathodenschicht 26 verbunden.
  • Wenn die Höhe der Schottky-Barriere, die an der Grenzfläche zwischen dem Halbleitersubstrat und dem Metall ausgebildet ist, nicht mit der Differenz zwischen der Austrittsarbeit des Metalls und der Elektronenaffinität des Halbleitersubstrats aufgrund des Einflusses des Grenzflächenzustands oder dergleichen übereinstimmt, kann hier ein Pinning des Fermi-Niveaus auftreten. Auf der anderen Seite kann gemäß der Konfiguration der vorliegenden achten bevorzugten Ausführungsform, da der dünne intermetallische Isolierfilm 9 an der Grenzfläche zwischen dem Halbleitersubstrat und dem Metall angeordnet ist, das Pinning des Fermi-Niveaus entspannt werden und kann die Steuerbarkeit des Kontaktwiderstands durch die Austrittsarbeit des Metalls verbessert werden.
  • Es sollte besonders erwähnt werden, dass die vorliegende achte bevorzugte Ausführungsform auf die zweiten bis siebten bevorzugten Ausführungsformen angewendet werden kann. Beispielsweise kann in der zweiten bevorzugten Ausführungsform die erste Elektrode 7a mit einer Zwischenlage des intermetallischen Isolierfilms 9 mit der Kollektorschicht 16 und dem Verbindungsteilbereich 26a der Kathodenschicht 26 verbunden sein.
  • <Neunte bevorzugte Ausführungsform>
  • Bei der vorliegenden neunten bevorzugten Ausführungsform handelt es sich um ein Verfahren zum Herstellen der Halbleitervorrichtung (siehe 1) und dergleichen gemäß der ersten bevorzugten Ausführungsform. Das heißt, die vorliegende bevorzugte Ausführungsform ist ein Verfahren zum Herstellen einer Halbleitervorrichtung, die so konfiguriert ist, dass die erste Elektrode 7a und das Halbleitersubstrat die zweite Elektrode 7b in der Dickenrichtung des Halbleitersubstrats sandwichartig umgeben.
  • 9 ist ein Flussdiagramm, das das Verfahren zum Herstellen der Halbleitervorrichtung gemäß der vorliegenden neunten bevorzugten Ausführungsform darstellt.
  • In Schritt S1 wird zunächst unter Verwendung einer Resist-Beschichtung und einer Maskenprozessierung wie etwa Fotolithografie eine Struktur auf der Seite der ersten Hauptoberfläche des Halbleitersubstrats ausgebildet. Die Struktur auf der Seite der ersten Hauptoberfläche des Halbleitersubstrats enthält Komponenten auf der Seite der ersten Hauptoberfläche in Bezug auf die Driftschicht 1 wie etwa die Gate-Elektrode 11a.
  • In Schritt S2 wird die Seite der zweiten Hauptoberfläche des Halbleitersubstrats poliert, um es abzudünnen.
  • In Schritt S3 werden Störstellen des ersten Leitfähigkeitstyps in die Seite der zweiten Hauptoberfläche des Halbleitersubstrats implantiert, um die Pufferschicht 3 auszubilden.
  • In Schritt S4 werden, wie in 10 dargestellt ist, Störstellen des zweiten Leitfähigkeitstyps in die Seite der zweiten Hauptoberfläche des Halbleitersubstrats in dem IGBT-Bereich 10 und dem Diodenbereich 20 implantiert, um eine Schicht 161, mit Störstellen des zweiten Leitfähigkeitstyps, des zweiten Leitfähigkeitstyps auszubilden.
  • In Schritt S5 wird, wie in 11 dargestellt ist, unter Verwendung einer Maskenprozessierung ein Resist 61 ausgebildet, um den einem Rest entsprechenden Bereich bzw. Rest-Korrespondenzbereich (engl.: remainder correspondence region) 20b, der dem Rest 26b im Diodenbereich 20 entspricht, freizulegen. Es sollte besonders erwähnt werden, dass es sich in der vorliegenden neunten bevorzugten Ausführungsform bei dem dem zweiten Teilbereich entsprechenden Bereich bzw. zweiten Teilbereich-Korrespondenzbereich (engl.: second portion correspondence region) um den Rest-Korrespondenzbereich 20b handelt und das Gleiche im Folgenden gilt.
  • In Schritt S6 werden, wie in 12 dargestellt ist, Störstellen des ersten Leitfähigkeitstyps in die Schicht 161 mit Störstellen des zweiten Leitfähigkeitstyps des Rest-Korrespondenzbereichs 20b mit einer höheren Störstellenkonzentration als die Konzentration von Störstellen des zweiten Leitfähigkeitstyps der Schicht 161 mit Störstellen des zweiten Leitfähigkeitstyps implantiert. Dementsprechend wird im Rest-Korrespondenzbereich 20b die Schicht 261, mit Störstellen des ersten Leitfähigkeitstyps, des ersten Leitfähigkeitstyps in der Schicht 161 mit Störstellen des zweiten Leitfähigkeitstyps ausgebildet.
  • In Schritt S7 wird, wie in 13 dargestellt ist, ein leitfähiger Film 621 ausgebildet, von dem ein Teil mit der Schicht 261 mit Störstellen des ersten Leitfähigkeitstyps im Rest-Korrespondenzbereich 20b verbunden ist und der Rest mit dem Resist 61 verbunden ist. Dementsprechend wird eine der zweiten Elektrode 7b entsprechende Elektrode 62b im Rest-Korrespondenzbereich 20b ausgebildet. Es sollte besonders erwähnt werden, dass die der zweiten Elektrode 7b entsprechende Elektrode 62b eine Elektrode ist, die zur zweiten Elektrode 7b wird, wenn eine Reihe von Schritten abgeschlossen ist.
  • In Schritt S8 werden, wie in 14 dargestellt ist, das Resist 61 und der Rest des leitfähigen Films 621 auf dem Resist 61 entfernt.
  • In Schritt S9 wird, wie in 15 dargestellt ist, ein Ausheilen durchgeführt, um die Pufferschicht 3, die Schicht 161 mit Störstellen des zweiten Leitfähigkeitstyps und die Schicht 261 mit Störstellen des ersten Leitfähigkeitstyps zu aktivieren. Da die Störstellenkonzentration des ersten Leitfähigkeitstyps der Schicht 261 mit Störstellen des ersten Leitfähigkeitstyps höher ist als die Störstellenkonzentration des zweiten Leitfähigkeitstyps der Schicht 161 mit Störstellen des zweiten Leitfähigkeitstyps breitet sich die Schicht 261 mit Störstellen des ersten Leitfähigkeitstyps durch das Ausheilen in Richtung der Schicht 161 mit Störstellen des zweiten Leitfähigkeitstyps aus. Dementsprechend wird in der Schicht 161 mit Störstellen des zweiten Leitfähigkeitstyps im Verbindungsteilbereich-Korrespondenzbereich 20a, der dem Verbindungsteilbereich 26a im Diodenbereich 20 entspricht, die Schicht 261 mit Störstellen des ersten Leitfähigkeitstyps ausgebildet und werden die Kollektorschicht 16 und die Kathodenschicht 26 ausgebildet. Es sollte besonders erwähnt werden, dass es sich in der vorliegenden neunten bevorzugten Ausführungsform bei dem ersten Teilbereich-Korrespondenzbereich um den Verbindungsteilbereich-Korrespondenzbereich 20a handelt und das Gleiche im Folgenden gilt.
  • In Schritt S10 wird, wie in 16 dargestellt ist, eine der ersten Elektrode 7a entsprechende Elektrode 62a ausgebildet. Es sollte besonders erwähnt werden, dass die der ersten Elektrode 7a entsprechende Elektrode 62a eine Elektrode ist, die zur ersten Elektrode 7a wird, wenn eine Reihe von Schritten abgeschlossen ist. Damit ist die Halbleitervorrichtung abgeschlossen.
  • Nach dem Herstellungsverfahren gemäß der vorliegenden neunten bevorzugten Ausführungsform wie oben beschrieben können, da die Schicht 261 mit Störstellen des ersten Leitfähigkeitstyps, die die Kathodenschicht 26 sein soll, und die Elektrode 62b, die die zweite Elektrode 7b sein soll, unter Verwendung einer Maske strukturiert werden können, die Herstellungskosten reduziert werden.
  • <Modifikation der neunten bevorzugten Ausführungsform>
  • Indem man das Ausheilen nach der Ausführung von Schritt S3 und Schritt S4 durchführt, können eine Aktivierung der Pufferschicht 3 und eine Aktivierung der Schicht 161 mit Störstellen des zweiten Leitfähigkeitstyps, die die Kollektorschicht 16 sein soll, durchgeführt werden. Außerdem kann, nachdem in Schritt S5 das Resist 61, um den Rest-Korrespondenzbereich 20b im Diodenbereich 20 freizulegen, ausgebildet ist, das Halbleitersubstrat geätzt werden und kann das Halbleitersubstrat im Diodenbereich 20 abgedünnt werden.
  • Darüber hinaus kann die Schicht 261 mit Störstellen des ersten Leitfähigkeitstyps, die größer als die Breite der Öffnung des Resists 61 ist, gebildet werden, indem in Schritt S6 eine schräge Implantation durchgeführt wird. Außerdem können das Halbleitersubstrat und die Elektrode 62b durch Ausheilen in Schritt S9 legiert oder nitriert werden. Darüber hinaus kann, nachdem in Schritt S10 die Elektrode 62a ausgebildet ist, die untere Oberfläche der Elektrode 62a plan gemacht werden. Darüber hinaus kann die Reihenfolge der Schritte S1 bis S10 wie jeweils geeignet geändert werden und kann beispielsweise die Reihenfolge der Schritte S9 und S10 vertauscht werden.
  • <Zehnte bevorzugte Ausführungsform>
  • Die vorliegende zehnte bevorzugte Ausführungsform ist ein Verfahren zum Herstellen der Halbleitervorrichtung (siehe 1) und dergleichen gemäß der ersten bevorzugten Ausführungsform. Das heißt, die vorliegende bevorzugte Ausführungsform ist ein Verfahren zum Herstellen einer Halbleitervorrichtung, die so konfiguriert ist, dass die erste Elektrode 7a und das Halbleitersubstrat die zweite Elektrode 7b in der Dickenrichtung des Halbleitersubstrats sandwichartig umgeben.
  • 17 ist ein Flussdiagramm, das das Verfahren zum Herstellen der Halbleitervorrichtung gemäß der vorliegenden zehnten bevorzugten Ausführungsform darstellt.
  • Zunächst werden in Schritten S21 bis S24 Schritte durchgeführt, die den Schritten S1 bis S4 in 9 ähnlich sind, und wird die Struktur in 10 erhalten.
  • In Schritt S25 werden, wie in 18 dargestellt ist, der zweite Isolierfilm 63 und das Resist 61, die den Rest-Korrespondenzbereich 20b im Diodenbereich 20 freilegen, in dieser Reihenfolge ausgebildet.
  • In Schritt S26 werden, wie in 19 dargestellt ist, Störstellen des ersten Leitfähigkeitstyps in die Schicht 161 mit Störstellen des zweiten Leitfähigkeitstyps des Rest-Korrespondenzbereichs 20b mit einer Störstellenkonzentration implantiert, die höher als die Konzentration von Störstellen des zweiten Leitfähigkeitstyps der Schicht 161 mit Störstellen des zweiten Leitfähigkeitstyps ist. Dementsprechend wird im Rest-Korrespondenzbereich 20b die Schicht 261, mit Störstellen des ersten Leitfähigkeitstyps, des ersten Leitfähigkeitstyps in der Schicht 161 mit Störstellen des zweiten Leitfähigkeitstyps ausgebildet.
  • In Schritt S27 wird, wie in 20 dargestellt ist, das Resist 61 entfernt.
  • In Schritt S28 wird, wie in 20 dargestellt ist, ein Metallfilm 622 ausgebildet, von dem ein Teil mit der Schicht 261 mit Störstellen des ersten Leitfähigkeitstyps im Rest-Korrespondenzbereich 20b verbunden ist und der Rest mit dem zweiten Isolierfilm 63 verbunden ist.
  • In Schritt S29 wird, wie in 21 dargestellt ist, eine der zweiten Elektrode 7b entsprechende Elektrode 62b ausgebildet, indem ein Ausheilen durchgeführt wird, um den Teil des Metallfilms 622 und die Schicht 261 mit Störstellen des ersten Leitfähigkeitstyps zu legieren.
  • In Schritt S30 werden, wie in 22 dargestellt ist, der zweite Isolierfilm 63 und der nicht reagierte Metallfilm 622 entfernt.
  • In Schritt S31 wird, wie in 23 dargestellt ist, das Ausheilen durchgeführt, um die Pufferschicht 3, die Schicht 161 mit Störstellen des zweiten Leitfähigkeitstyps und die Schicht 261 mit Störstellen des ersten Leitfähigkeitstyps zu aktivieren. Durch das Ausheilen wird in der Schicht 161 mit Störstellen des zweiten Leitfähigkeitstyps im Verbindungsteilbereich-Korrespondenzbereich 20a im Diodenbereich 20 die Schicht 261 mit Störstellen des ersten Leitfähigkeitstyps ausgebildet und werden die Kollektorschicht 16 und die Kathodenschicht 26 ausgebildet.
  • In Schritt S32 wird, wie in 24 dargestellt ist, eine der ersten Elektrode 7a entsprechende Elektrode 62a ausgebildet. Damit ist die Halbleitervorrichtung abgeschlossen.
  • Nach dem Herstellungsverfahren gemäß der vorliegenden zehnten bevorzugten Ausführungsform wie oben beschrieben können, da die Schicht 261 mit Störstellen des ersten Leitfähigkeitstyps, die die Kathodenschicht 26 sein soll, und die Elektrode 62b, die die zweite Elektrode 7b sein soll, unter Verwendung einer Maske strukturiert werden können, die Herstellungskosten reduziert werden. Außerdem kann gemäß der vorliegenden zehnten bevorzugten Ausführungsform, da das Resist 61 mit der Oberfläche des Halbleitersubstrats nicht in Kontakt ist, die Reinheit des Halbleitersubstrats erhöht werden. Es sollte besonders erwähnt werden, dass auch in der vorliegenden zehnten bevorzugten Ausführungsform eine Modifikation der neunten bevorzugten Ausführungsform in geeigneter Weise verwendet werden kann.
  • <Elfte bevorzugte Ausführungsform>
  • Die vorliegende elfte bevorzugte Ausführungsform ist ein Verfahren zum Herstellen der Halbleitervorrichtung (siehe 2) und dergleichen gemäß der zweiten bevorzugten Ausführungsform. Das heißt, die vorliegende bevorzugte Ausführungsform ist ein Verfahren zum Herstellen einer Halbleitervorrichtung, die so konfiguriert ist, dass die zweite Elektrode 7b und das Halbleitersubstrat die erste Elektrode 7a in der Dickenrichtung des Halbleitersubstrats sandwichartig umgeben.
  • 25 ist ein Flussdiagramm, das das Verfahren zum Herstellen der Halbleitervorrichtung gemäß der vorliegenden elften bevorzugten Ausführungsform darstellt.
  • Zunächst werden in Schritt S41 bis S44 Schritte, die den Schritten S1 bis S4 in 9 ähnlich sind, durchgeführt und wird die Struktur in 10 erhalten.
  • In Schritt S45 wird, wie in 26 dargestellt ist, ein leitfähiger Film 623, der mit der Schicht 161 mit Störstellen des zweiten Leitfähigkeitstyps verbunden ist, in dem IGBT-Bereich 10 und dem Diodenbereich 20, ausgebildet.
  • In Schritt S46 wird, wie in 27 dargestellt ist, das Resist 61 ausgebildet, das den Rest-Korrespondenzbereich 20b im Diodenbereich 20 freilegt.
  • In Schritt S47 wird, wie in 28 dargestellt ist, der leitfähige Film 623 im Rest-Korrespondenzbereich 20b entfernt und wird die der ersten Elektrode 7a entsprechende Elektrode 62a ausgebildet.
  • In Schritt S48 werden, wie in 29 dargestellt, die Störstellen des ersten Leitfähigkeitstyps in die Schicht 161 mit Störstellen des zweiten Leitfähigkeitstyps des Rest-Korrespondenzbereichs 20b mit einer Störstellenkonzentration implantiert, die höher als die Konzentration der Störstellen des zweiten Leitfähigkeitstyps der Schicht 161 mit Störstellen des zweiten Leitfähigkeitstyps ist. Dementsprechend wird in der Schicht 161 mit Störstellen des zweiten Leitfähigkeitstyps im Rest-Korrespondenzbereich 20b die Schicht 261, mit Störstellen des ersten Leitfähigkeitstyps, des ersten Leitfähigkeitstyps ausgebildet.
  • In Schritt S49 wird, wie in 30 dargestellt ist, das Resist 61 entfernt.
  • In Schritt S50 wird, wie in 31 dargestellt ist, eine der zweiten Elektrode 7b entsprechende Elektrode 62b ausgebildet.
  • In Schritt S51 wird, wie in 32 dargestellt ist, ein Ausheilen durchgeführt, um die Pufferschicht 3, die Schicht 161 mit Störstellen des zweiten Leitfähigkeitstyps und die Schicht 261 mit Störstellen des ersten Leitfähigkeitstyps zu aktivieren. Durch das Ausheilen wird die Schicht 261 mit Störstellen des ersten Leitfähigkeitstyps in der Schicht 161 mit Störstellen des ersten Leitfähigkeitstyps in dem Verbindungsteilbereich-Korrespondenzbereich 20a im Diodenbereich 20 ausgebildet und werden die Kollektorschicht 16 und Kathodenschicht 26 ausgebildet. Damit ist die Halbleitervorrichtung abgeschlossen.
  • Nach dem Herstellungsverfahren gemäß der vorliegenden elften bevorzugten Ausführungsform wie oben beschrieben können, da die Schicht 261 mit Störstellen des ersten Leitfähigkeitstyps, die die Kathodenschicht 26 sein soll, und die Elektrode 62a, die die erste Elektrode 7a sein soll, unter Verwendung einer Maske strukturiert werden können, die Herstellungskosten reduziert werden. Außerdem ist es gemäß der vorliegenden elften bevorzugten Ausführungsform, da kein Schritt zum Entfernen des leitfähigen Films auf dem Resist 61, wie etwa ein Lift-off, genutzt wird, möglich, das Auftreten einer Elektrodenablösung und von Graten zu unterdrücken. Es sollte besonders erwähnt werden, dass auch in der vorliegenden elften bevorzugten Ausführungsform eine Modifikation der neunten bevorzugten Ausführungsform in geeigneter Weise angewendet werden kann.
  • <Zwölfte bevorzugte Ausführungsform>
  • Die vorliegende zwölfte bevorzugte Ausführungsform ist ein Verfahren zum Herstellen der Halbleitervorrichtung (siehe 1) und dergleichen gemäß der ersten bevorzugten Ausführungsform. Das heißt, die vorliegende bevorzugte Ausführungsform ist ein Verfahren zum Herstellen einer Halbleitervorrichtung, die so konfiguriert ist, dass die erste Elektrode 7a und das Halbleitersubstrat die zweite Elektrode 7b in der Dickenrichtung des Halbleitersubstrats sandwichartig umgeben.
  • 33 ist ein Flussdiagramm, das das Verfahren zum Herstellen der Halbleitervorrichtung gemäß der vorliegenden zwölften bevorzugten Ausführungsform darstellt.
  • Zunächst werden in den Schritten S61 bis S63 Schritte durchgeführt, die den Schritten S1 bis S3 in 9 ähnlich sind.
  • In Schritt S64 wird, wie in 34 dargestellt ist, eine Maske 64 aus rostfreiem Stahl (SUS), um den Rest-Korrespondenzbereich 20b im Diodenbereich 20 freizulegen, auf der Seite der zweiten Hauptoberfläche ausgebildet.
  • In Schritt S65 werden, wie in 35 dargestellt ist, Störstellen des ersten Leitfähigkeitstyps in die Seite der zweiten Hauptoberfläche des Rest-Korrespondenzbereichs 20b implantiert und wird eine Schicht 261, mit Störstellen des ersten Leitfähigkeitstyps, des ersten Leitfähigkeitstyps ausgebildet.
  • In Schritt S66 wird, wie in 36 dargestellt ist, ein leitfähiger Film 624 ausgebildet, von dem ein Teil mit der Schicht 261 mit Störstellen des ersten Leitfähigkeitstyps verbunden ist und der Rest mit der SUS-Maske 64 verbunden ist. Dementsprechend wird eine der zweiten Elektrode 7b entsprechende Elektrode 62b im Rest-Korrespondenzbereich 20b ausgebildet.
  • In Schritt S67 werden, wie in 37 dargestellt ist, die SUS-Maske 64 und der Rest des leitfähigen Films 624 auf der SUS-Maske 64 entfernt.
  • In Schritt S68 werden, wie in 38 dargestellt ist, Störstellen des zweiten Leitfähigkeitstyps in die Seite der zweiten Hauptoberfläche im IGBT-Bereich 10 und die Seite der zweiten Hauptoberfläche im Verbindungsteilbereich-Korrespondenzbereich 20a im Diodenbereich 20 mit einer Störstellenkonzentration implantiert, die niedriger als die Störstellenkonzentration des ersten Leitfähigkeitstyps der Schicht 261 mit Störstellen des ersten Leitfähigkeitstyps ist. Bei dieser Implantation wird die Elektrode 62b als Maske genutzt. Durch diese Implantation wird die Schicht 161, mit Störstellen des zweiten Leitfähigkeitstyps, des zweiten Leitfähigkeitstyps auf der Seite der zweiten Hauptoberfläche in dem IGBT-Bereich 10 und dem Verbindungsteilbereich-Korrespondenzbereich 20a ausgebildet.
  • In Schritt S69 wird, wie in 39 dargestellt ist, ein Ausheilen durchgeführt, um die Pufferschicht 3, die Schicht 161 mit Störstellen des zweiten Leitfähigkeitstyps und die Schicht 261 mit Störstellen des ersten Leitfähigkeitstyps zu aktivieren. Durch das Ausheilen wird in der Schicht 161 mit Störstellen des zweiten Leitfähigkeitstyps in dem Verbindungsteilbereich-Korrespondenzbereich 20a im Diodenbereich 20 die Schicht 261 mit Störstellen des ersten Leitfähigkeitstyps ausgebildet und werden die Kollektorschicht 16 und die Kathodenschicht 26 ausgebildet.
  • In Schritt S70 wird, wie in 40 dargestellt ist, eine der ersten Elektrode 7a entsprechende Elektrode 62a ausgebildet. Damit ist die Halbleitervorrichtung abgeschlossen.
  • Nach dem Herstellungsverfahren gemäß der vorliegenden zwölften bevorzugten Ausführungsform wie oben beschrieben können, da die Schicht 261 mit Störstellen des ersten Leitfähigkeitstyps, die die Kathodenschicht 26 sein soll, und die Elektrode 62b, die die zweite Elektrode 7b sein soll, unter Verwendung einer Maske strukturiert werden können, die Herstellungskosten reduziert werden. Es sollte besonders erwähnt werden, dass auch in der vorliegenden zwölften bevorzugten Ausführungsform eine Modifikation der neunten bevorzugten Ausführungsform in geeigneter Weise angewendet werden kann.
  • <Dreizehnte bevorzugte Ausführungsform>
  • Die vorliegende dreizehnte bevorzugte Ausführungsform ist ein Verfahren zum Herstellen der Halbleitervorrichtung (siehe 2) und dergleichen gemäß der zweiten bevorzugten Ausführungsform. Das heißt, die vorliegende bevorzugte Ausführungsform ist ein Verfahren zum Herstellen einer Halbleitervorrichtung, die so konfiguriert ist, dass die zweite Elektrode 7b und das Halbleitersubstrat die erste Elektrode 7a in der Dickenrichtung des Halbleitersubstrats sandwichartig umgeben.
  • 41 ist ein Flussdiagramm, das das Verfahren zum Herstellen der Halbleitervorrichtung gemäß der vorliegenden dreizehnten bevorzugten Ausführungsform darstellt.
  • Zunächst werden in den Schritten S81 bis S83 Schritte durchgeführt, die den Schritten S1 bis S3 in 9 ähnlich sind.
  • In Schritt S84 wird, wie in 42 dargestellt ist, auf der Seite der zweiten Hauptoberfläche eine SUS-Maske 64 ausgebildet, die den IGBT-Bereich 10 und den Verbindungsteilbereich-Korrespondenzbereich 20a im Diodenbereich 20 freilegt.
  • In Schritt S85 werden, wie in 43 dargestellt ist, Störstellen des zweiten Leitfähigkeitstyps in die Seite der zweiten Hauptoberfläche im IGBT-Bereich 10 und die Seite der zweiten Hauptoberfläche im Verbindungsteilbereich-Korrespondenzbereich 20a implantiert und wird die Schicht 161, mit Störstellen des zweiten Leitfähigkeitstyps, des zweiten Leitfähigkeitstyps ausgebildet.
  • In Schritt S86 wird, wie in 44 dargestellt ist, ein leitfähiger Film 625 ausgebildet, von dem ein Teil mit der Schicht 161 mit Störstellen des zweiten Leitfähigkeitstyps verbunden ist und der Rest mit der SUS-Maske 64 verbunden ist. Dementsprechend wird eine der ersten Elektrode 7a entsprechende Elektrode 62a in dem IGBT-Bereich 10 und dem Verbindungsteilbereich-Korrespondenzbereich 20a ausgebildet.
  • In Schritt S87 werden, wie in 45 dargestellt ist, die SUS-Maske 64 und der Rest des leitfähigen Films 625 auf der SUS-Maske 64 entfernt.
  • In Schritt S88 werden, wie in 46 dargestellt ist, Störstellen des ersten Leitfähigkeitstyps in die Seite der zweiten Hauptoberfläche im Rest-Korrespondenzbereich 20b im Diodenbereich 20 mit einer Störstellenkonzentration implantiert, die höher als die Störstellenkonzentration des zweiten Leitfähigkeitstyps der Schicht 161 mit Störstellen des zweiten Leitfähigkeitstyps ist. Bei dieser Implantation wird die Elektrode 62a als Maske genutzt. Durch diese Implantation wird die Schicht 261, mit Störstellen des ersten Leitfähigkeitstyps, des ersten Leitfähigkeitstyps auf der Seite der zweiten Hauptoberfläche im Rest-Korrespondenzbereich 20b ausgebildet.
  • In Schritt S89 wird, wie in 47 dargestellt ist, ein Ausheilen durchgeführt, um die Pufferschicht 3, die Schicht 161 mit Störstellen des zweiten Leitfähigkeitstyps und die Schicht 261 mit Störstellen des ersten Leitfähigkeitstyps zu aktivieren. Durch das Ausheilen wird in der Schicht 161 mit Störstellen des zweiten Leitfähigkeitstyps im Verbindungsteilbereich-Korrespondenzbereich 20a im Diodenbereich 20 die Schicht 261 mit Störstellen des ersten Leitfähigkeitstyps ausgebildet und werden die Kollektorschicht 16 und die Kathodenschicht 26 ausgebildet.
  • In Schritt S90 wird, wie in 48 dargestellt ist, eine der zweiten Elektrode 7b entsprechende Elektrode 62b ausgebildet. Damit ist die Halbleitervorrichtung abgeschlossen.
  • Nach dem Herstellungsverfahren gemäß der vorliegenden dreizehnten bevorzugten Ausführungsform wie oben beschrieben können, da die Schicht 161 mit Störstellen des zweiten Leitfähigkeitstyps, die die Kollektorschicht 16 sein soll, und die Elektrode 62a, die die erste Elektrode 7a sein soll, unter Verwendung einer Maske strukturiert werden können, die Herstellungskosten reduziert werden. Es sollte besonders erwähnt werden, dass auch in der vorliegenden dreizehnten bevorzugten Ausführungsform eine Modifikation der neunten bevorzugten Ausführungsform in geeigneter Weise angewendet werden kann.
  • <Sonstiges>
  • Verschiedene Modifikationen können an den oben beschriebenen bevorzugten Ausführungsformen vorgenommen werden. Beispielsweise kann das Material des Halbleitersubstrats normales Silizium (Si) oder ein Halbleiter mit breiter Bandlücke wie etwa Siliziumcarbid (SiC), Galliumnitrid (GaN) oder Diamant sein. Wenn das Material des Halbleitersubstrats ein Halbleiter mit breiter Bandlücke ist, können ein stabiler Betrieb unter hoher Temperatur und hoher Spannung und eine höhere Schaltgeschwindigkeit erzielt werden.
  • Außerdem ist beispielsweise das Halbleitersubstrat nicht auf eine Stehspannungsklasse, ein Zonenschmelz- bzw. Floating-Zone-(FZ-)Substrat, ein MCZ- (Magnetic Field Applied Czochralski)Substrat oder ein epitaktisches Substrat beschränkt. Eine Kombination einer Vielzahl bevorzugter Ausführungsformen ist ebenfalls möglich, und ein Teil einer anderen bevorzugten Ausführungsform kann auf einen Teil einer bestimmten bevorzugten Ausführungsform angewendet werden.
  • Es sollte besonders erwähnt werden, dass jede der bevorzugten Ausführungsformen und jede der Modifikationen frei kombiniert werden können und jede der bevorzugten Ausführungsformen und jede der Modifikationen in geeigneter Weise modifiziert oder weggelassen werden können.
  • Obgleich die Offenbarung im Detail dargestellt und beschrieben wurde, ist die vorhergehende Beschreibung in allen Aspekten veranschaulichend und nicht einschränkend. Es versteht sich daher, dass zahlreiche Modifikationen und Varianten konzipiert werden können.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 5724887 [0002]

Claims (14)

  1. Halbleitervorrichtung, aufweisend: ein Halbleitersubstrat mit einer ersten Hauptoberfläche und einer der ersten Hauptoberfläche entgegengesetzten zweiten Hauptoberfläche, in dem ein IGBT-Bereich (10) und ein Diodenbereich (20) definiert sind; eine Emitterschicht (13) eines ersten Leitfähigkeitstyps, die auf einer Seite der ersten Hauptoberfläche angeordnet ist, die eine Seite der ersten Hauptoberfläche im IGBT-Bereich (10) ist; eine Kollektorschicht (16) eines zweiten Leitfähigkeitstyps, die auf einer Seite der zweiten Hauptoberfläche angeordnet ist, die eine Seite der zweiten Hauptoberfläche im IGBT-Bereich (10) ist; eine Anodenschicht (25) des zweiten Leitfähigkeitstyps, die auf der Seite der ersten Hauptoberfläche im Diodenbereich (20) angeordnet ist; eine Kathodenschicht (26) des ersten Leitfähigkeitstyps, die auf der Seite der zweiten Hauptoberfläche im Diodenbereich (20) angeordnet ist; eine erste Elektrode (7a), die mit der Kollektorschicht (16) und einem ersten Teilbereich (26a) auf einer Seite der Kollektorschicht (16) in der Kathodenschicht (26) verbunden ist; und eine zweite Elektrode (7b), die mit einem zweiten Teilbereich (26b) der Kathodenschicht (26) mit Ausnahme des ersten Teilbereichs (26a) verbunden ist, wobei eine Austrittsarbeit der ersten Elektrode (7a) größer ist als eine Austrittsarbeit der zweiten Elektrode (7b) und eine der ersten Elektrode (7a) und der zweiten Elektrode (7b) und das Halbleitersubstrat die andere der ersten Elektrode (7a) und der zweiten Elektrode (7b) in einer Dickenrichtung des Halbleitersubstrats sandwichartig umgeben.
  2. Halbleitervorrichtung nach Anspruch 1, ferner aufweisend eine dritte Elektrode (8), die auf einer in Bezug auf die erste Elektrode (7a) und die zweite Elektrode (7b) der Kollektorschicht (16) und der Kathodenschicht (26) entgegengesetzten Seite angeordnet ist.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, ferner aufweisend eine Schutzelektrode (7c), die zwischen der ersten Elektrode (7a) und der zweiten Elektrode (7b) angeordnet ist, die beide in der Dickenrichtung positioniert sind.
  4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, wobei ein Grenzbereich (50) zwischen dem IGBT-Bereich (10) und dem Diodenbereich (20) definiert ist, die Anodenschicht (25) auf der Seite der ersten Hauptoberfläche im Grenzbereich (50) angeordnet ist und die Kollektorschicht (16) auf der Seite der zweiten Hauptoberfläche im Grenzbereich (50) angeordnet ist.
  5. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, ferner aufweisend eine Störstellenschicht (27) des zweiten Leitfähigkeitstyps, die auf der Seite der zweiten Hauptoberfläche im Diodenbereich (20) angeordnet ist, wobei beide Seiten der Störstellenschicht (27) mit der Kathodenschicht (26) in Kontakt sind.
  6. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, wobei eine Dicke eines Teilbereichs, mit dem die zweite Elektrode (7b) verbunden ist, im Halbleitersubstrat geringer als eine Dicke eines Teilbereichs, mit dem die erste Elektrode (7a) verbunden ist, im Halbleitersubstrat ist.
  7. Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, ferner aufweisend einen ersten Isolierfilm (9), wobei die erste Elektrode (7a) mit einer Zwischenlage des ersten Isolierfilms (9) mit der Kollektorschicht (16) und dem ersten Teilbereich (26a) der Kathodenschicht (26) verbunden ist oder die zweite Elektrode (7b) mit einer Zwischenlage des ersten Isolierfilms (9) mit dem zweiten Teilbereich (26b) der Kathodenschicht (26) verbunden ist.
  8. Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, wobei die erste Elektrode (7a) einen vorstehenden Teilbereich aufweist, der entlang der zweiten Elektrode (7b) vorsteht und die zweite Elektrode (7b) zwischen der ersten Elektrode (7a) und dem Halbleitersubstrat sandwichartig umgibt.
  9. Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, wobei die zweite Elektrode (7b) einen vorstehenden Teilbereich aufweist, der entlang der ersten Elektrode (7a) vorsteht und die erste Elektrode (7a) zwischen der zweiten Elektrode (7b) und dem Halbleitersubstrat sandwichartig umgibt.
  10. Verfahren zum Herstellen der Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, wobei das Verfahren aufweist: ein Ausbilden einer Schicht (161), mit Störstellen des ersten Leitfähigkeitstyps, des ersten Leitfähigkeitstyps auf der Seite der zweiten Hauptoberfläche in dem IGBT-Bereich (10) und dem Diodenbereich (20); ein Ausbilden eines Resists (61), um einen zweiten Teilbereich-Korrespondenzbereich (20b) freizulegen, der dem zweiten Teilbereich (26b) im Diodenbereich (20) entspricht; ein Ausbilden, in der Schicht (161) mit Störstellen des zweiten Leitfähigkeitstyps in dem zweiten Teilbereich-Korrespondenzbereich (20b), einer Schicht (261), mit Störstellen des ersten Leitfähigkeitstyps, des ersten Leitfähigkeitstyps, in der eine Störstellenkonzentration des ersten Leitfähigkeitstyps höher ist als eine Störstellenkonzentration des zweiten Leitfähigkeitstyps der Schicht (161) mit Störstellen des zweiten Leitfähigkeitstyps; ein Ausbilden einer Elektrode (62b), die der zweiten Elektrode (7b) entspricht, indem ein leitfähiger Film (621) ausgebildet wird, von dem ein Teil mit der Schicht (261) mit Störstellen des ersten Leitfähigkeitstyps im zweiten Teilbereich-Korrespondenzbereich (20b) verbunden ist; ein Entfernen des Resists (61) und eines Rests des leitfähigen Films (621); ein Ausbilden der Kollektorschicht (16) und der Kathodenschicht (26), indem ein Ausheilen durchgeführt wird, um die Schicht (261) mit Störstellen des ersten Leitfähigkeitstyps in der Schicht (161) mit Störstellen des zweiten Leitfähigkeitstyps in einem ersten Teilbereich-Korrespondenzbereich (20a) auszubilden, der dem ersten Teilbereich (26a) im Diodenbereich (20) entspricht; und ein Ausbilden einer Elektrode (62a), die der ersten Elektrode (7a) entspricht, wobei die erste Elektrode (7a) und das Halbleitersubstrat die zweite Elektrode (7b) in der Dickenrichtung sandwichartig umgeben.
  11. Verfahren zum Herstellen der Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, wobei das Verfahren aufweist: ein Ausbilden einer Schicht (161), mit Störstellen des zweiten Leitfähigkeitstyps, des zweiten Leitfähigkeitstyps auf der Seite der zweiten Hauptoberfläche in dem IGBT-Bereich (10) und dem Diodenbereich (20); ein Ausbilden eines zweiten Isolierfilms (63) und eines Resists (61) in dieser Reihenfolge, um einen zweiten Teilbereich-Korrespondenzbereich (20b) freizulegen, der dem zweiten Teilbereich (26b) im Diodenbereich (20) entspricht; ein Ausbilden, in der Schicht (161) mit Störstellen des zweiten Leitfähigkeitstyps in dem zweiten Teilbereich-Korrespondenzbereich (20b) einer Schicht (261), mit Störstellen des ersten Leitfähigkeitstyps, des ersten Leitfähigkeitstyps, in der eine Störstellenkonzentration des ersten Leitfähigkeitstyps höher ist als eine Störstellenkonzentration des zweiten Leitfähigkeitstyps der Schicht (161) mit Störstellen des zweiten Leitfähigkeitstyps; ein Entfernen des Resists (61); ein Ausbilden eines Metallfilms (622), von dem ein Teil mit der Schicht (261) mit Störstellen des ersten Leitfähigkeitstyps im zweiten Teilbereich-Korrespondenzbereich (20b) verbunden ist; ein Ausbilden einer Elektrode (62b), die der zweiten Elektrode (7b) entspricht, indem ein Ausheilen durchgeführt wird, um den Teil des Metallfilms (622) und die Schicht (261) mit Störstellen des ersten Leitfähigkeitstyps zu legieren; ein Entfernen des zweiten Isolierfilms (63) und des Metallfilms (622); ein Ausbilden der Kollektorschicht (16) und der Kathodenschicht (26), indem ein Ausheilen durchgeführt wird, um die Schicht (261) mit Störstellen des ersten Leitfähigkeitstyps in der Schicht (161) mit Störstellen des zweiten Leitfähigkeitstyps in einem ersten Teilbereich-Korrespondenzbereich (20a) auszubilden, der dem ersten Teilbereich (26a) im Diodenbereich (20) entspricht; und ein Ausbilden einer Elektrode (62a), die der ersten Elektrode (7a) entspricht, wobei die erste Elektrode (7a) und das Halbleitersubstrat die zweite Elektrode (7b) in der Dickenrichtung sandwichartig umgeben.
  12. Verfahren zum Herstellen der Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, wobei das Verfahren aufweist: ein Ausbilden einer Schicht (161), mit Störstellen des zweiten Leitfähigkeitstyps, des zweiten Leitfähigkeitstyps auf der Seite der zweiten Hauptoberfläche in dem IGBT-Bereich (10) und dem Diodenbereich (20); ein Ausbilden eines leitfähigen Films (623), der mit der Schicht (161) mit Störstellen des zweiten Leitfähigkeitstyps in dem IGBT-Bereich (10) und dem Diodenbereich (20) verbunden ist; ein Ausbilden eines Resists (61), um einen zweiten Teilbereich-Korrespondenzbereich (20b) freizulegen, der dem zweiten Teilbereich (26b) im Diodenbereich (20) entspricht; ein Entfernen des leitfähigen Films (623) in dem zweiten Teilbereich-Korrespondenzbereich (20b), um eine Elektrode (62a) auszubilden, die der ersten Elektrode (7a) entspricht; ein Ausbilden, in der Schicht (161) mit Störstellen des zweiten Leitfähigkeitstyps im zweiten Teilbereich-Korrespondenzbereich (20b), einer Schicht (261), mit Störstellen des ersten Leitfähigkeitstyps, des ersten Leitfähigkeitstyps, in der eine Störstellenkonzentration des ersten Leitfähigkeitstyps höher ist als eine Störstellenkonzentration des zweiten Leitfähigkeitstyps der Schicht (161) mit Störstellen des zweiten Leitfähigkeitstyps; ein Entfernen des Resists (61); ein Ausbilden einer Elektrode (62b), die der zweiten Elektrode (7b) entspricht; und ein Ausbilden der Kollektorschicht (16) und der Kathodenschicht (26), indem ein Ausheilen durchgeführt wird, um die Schicht (261) mit Störstellen des ersten Leitfähigkeitstyps in der Schicht (161) mit Störstellen des zweiten Leitfähigkeitstyps in einem ersten Teilbereich-Korrespondenzbereich (20a) auszubilden, der dem ersten Teilbereich (26a) im Diodenbereich (20) entspricht, wobei die zweite Elektrode (7b) und das Halbleitersubstrat die erste Elektrode (7a) in der Dickenrichtung sandwichartig umgeben.
  13. Verfahren zum Herstellen der Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, wobei das Verfahren aufweist: ein Ausbilden, auf einer Seite der zweiten Hauptoberfläche, einer SUS-Maske (64), um einen zweiten Teilbereich-Korrespondenzbereich (20b) freizulegen, der dem zweiten Teilbereich (26b) im Diodenbereich (20) entspricht; ein Ausbilden, auf der Seite der zweiten Hauptoberfläche in dem zweiten Teilbereich-Korrespondenzbereich (20b), einer Schicht (261), mit Störstellen des ersten Leitfähigkeitstyps, des ersten Leitfähigkeitstyps; ein Ausbilden einer Elektrode (62b), die der zweiten Elektrode (7b) entspricht, indem ein leitfähiger Film (624) ausgebildet wird, von dem ein Teil mit der Schicht (261) mit Störstellen des ersten Leitfähigkeitstyps verbunden ist; ein Entfernen der SUS-Maske (64) und eines Rests des leitfähigen Films (624); ein Ausbilden einer Schicht (161), mit Störstellen des zweiten Leitfähigkeitstyps, des zweiten Leitfähigkeitstyps, in der eine Störstellenkonzentration des zweiten Leitfähigkeitstyps niedriger ist als eine Störstellenkonzentration des ersten Leitfähigkeitstyps der Schicht (261) mit Störstellen des ersten Leitfähigkeitstyps, auf der Seite der zweiten Hauptoberfläche in dem IGBT-Bereich (10) und auf der Seite der zweiten Hauptoberfläche in einem ersten Teilbereich-Korrespondenzbereich (20a), der dem ersten Teilbereich (26a) im Diodenbereich (20) entspricht; ein Ausbilden der Kollektorschicht (16) und der Kathodenschicht (26), indem ein Ausheilen durchgeführt wird, um die Schicht (261) mit Störstellen des ersten Leitfähigkeitstyps in der Schicht (161) mit Störstellen des zweiten Leitfähigkeitstyps in dem ersten Teilbereich-Korrespondenzbereich (20a) im Diodenbereich (20) auszubilden; und ein Ausbilden einer Elektrode (62a), die der ersten Elektrode (7a) entspricht, wobei die erste Elektrode (7a) und das Halbleitersubstrat die zweite Elektrode (7b) in der Dickenrichtung sandwichartig umgeben.
  14. Verfahren zum Herstellen der Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, wobei das Verfahren aufweist: ein Ausbilden, auf der Seite der zweiten Hauptoberfläche, einer SUS-Maske (64), um den IGBT-Bereich (10) und einen ersten Teilbereich-Korrespondenzbereich (20a) freizulegen, der dem ersten Teilbereich (26a) im Diodenbereich (20) entspricht; ein Ausbilden einer Schicht (161), mit Störstellen des zweiten Leitfähigkeitstyps, des zweiten Leitfähigkeitstyps auf der Seite der zweiten Hauptoberfläche in dem IGBT-Bereich (10) und auf der Seite der zweiten Hauptoberfläche in dem ersten Teilbereich-Korrespondenzbereich (20a); ein Ausbilden einer Elektrode (62a), die der ersten Elektrode (7a) entspricht, indem ein leitfähiger Film (625) ausgebildet wird, von dem ein Teil mit der Schicht (161) mit Störstellen des zweiten Leitfähigkeitstyps verbunden ist; ein Entfernen der SUS-Maske (64) und eines Rests des leitfähigen Films (625); ein Ausbilden einer Schicht (261), mit Störstellen des ersten Leitfähigkeitstyps, des ersten Leitfähigkeitstyps, in der eine Störstellenkonzentration des ersten Leitfähigkeitstyps höher ist als eine Störstellenkonzentration des zweiten Leitfähigkeitstyps der Schicht (161) mit Störstellen des zweiten Leitfähigkeitstyps, auf der Seite der zweiten Hauptoberfläche in einem zweiten Teilbereich-Korrespondenzbereich (20b), der dem zweiten Teilbereich (26b) im Diodenbereich (20) entspricht; ein Ausbilden der Kollektorschicht (16) und der Kathodenschicht (26), indem ein Ausheilen durchgeführt wird, um die Schicht (261) mit Störstellen des ersten Leitfähigkeitstyps in der Schicht (161) mit Störstellen des zweiten Leitfähigkeitstyps in dem ersten Teilbereich-Korrespondenzbereich (20a) im Diodenbereich (20) auszubilden; und ein Ausbilden einer Elektrode (62b), die der zweiten Elektrode (7b) entspricht, wobei die zweite Elektrode (7b) und das Halbleitersubstrat die erste Elektrode (7a) in der Dickenrichtung sandwichartig umgeben.
DE102022126049.6A 2021-10-26 2022-10-10 Halbleitervorrichtung und Verfahren zum Herstellen derselben Pending DE102022126049A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021174564A JP2023064336A (ja) 2021-10-26 2021-10-26 半導体装置及び半導体装置の製造方法
JP2021-174564 2021-10-26

Publications (1)

Publication Number Publication Date
DE102022126049A1 true DE102022126049A1 (de) 2023-04-27

Family

ID=85796058

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102022126049.6A Pending DE102022126049A1 (de) 2021-10-26 2022-10-10 Halbleitervorrichtung und Verfahren zum Herstellen derselben

Country Status (4)

Country Link
US (1) US20230131163A1 (de)
JP (1) JP2023064336A (de)
CN (1) CN116031257A (de)
DE (1) DE102022126049A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116314309B (zh) * 2023-05-23 2023-07-25 四川奥库科技有限公司 逆导型igbt器件的背面栅结构及其加工方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5724887B2 (de) 1977-11-07 1982-05-26

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5724887B2 (de) 1977-11-07 1982-05-26

Also Published As

Publication number Publication date
JP2023064336A (ja) 2023-05-11
US20230131163A1 (en) 2023-04-27
CN116031257A (zh) 2023-04-28

Similar Documents

Publication Publication Date Title
DE19801999C2 (de) Halbleitereinrichtung mit hoher Spannungsfestigkeit
DE102008045488B4 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
DE102010061295B4 (de) Halbleitervorrichtung mit metallischem Träger
DE102014115177B4 (de) Halbleitervorrichtung mit einer lokal verstärkten Metallisierungsstruktur und Verfahren zu ihrer Herstellung
DE112006000175T5 (de) Graben Schottky-Sperrschichtdiode mit unterschiedlicher Oxiddicke
DE102015102129A1 (de) Halbleitervorrichtung und RC-IGBT mit direkt an eine Rückseitenelektrode angrenzenden Zonen
DE102014113214A1 (de) Bipolartransistor mit isoliertem gate mit mesaabschnitten zwischen zelltrenchstrukturen und verfahren zur herstellung
DE112016002613B4 (de) Leistungs-Halbleiterbauelement
DE102006028342A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE112018008178T5 (de) Halbleitereinheit
DE102021117405A1 (de) Halbleitervorrichtung
DE102018103849A1 (de) Siliziumcarbid-Halbleiterbauelement mit einer in einer Grabenstruktur ausgebildeten Gateelektrode
DE102019215127A1 (de) Halbleitervorrichtung
DE102021109587A1 (de) Halbleitervorrichtung
DE102022126049A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE112017008299T5 (de) Halbleitereinheit
DE102015110437A1 (de) Halbleitervorrichtung mit einer Metallstruktur, die mit einer leitfähigen Struktur elektrisch verbunden ist
DE102015115809A9 (de) Verfahren zum elektrolytischen Abscheiden von Gold auf einer Kupfer-Keimschicht, um eine Goldmetallisierungsstruktur auszubilden
DE102022100112A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102017107952B4 (de) Herstellungsverfahren für eine halbleitervorrichtung
DE102021127759A1 (de) Halbleitervorrichtung und Halbleitereinrichtung
DE102021123451A1 (de) Halbleitervorrichtung
DE102021110549A1 (de) Halbleitervorrichtung
DE102014223315B4 (de) Halbleiter-Metall-Übergang
DE102021107989A1 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed