DE102004024644A1 - Verfahren zum Aufbringen metallischer Strukturen auf Substrate und Halbleiterbauelement - Google Patents

Verfahren zum Aufbringen metallischer Strukturen auf Substrate und Halbleiterbauelement Download PDF

Info

Publication number
DE102004024644A1
DE102004024644A1 DE102004024644A DE102004024644A DE102004024644A1 DE 102004024644 A1 DE102004024644 A1 DE 102004024644A1 DE 102004024644 A DE102004024644 A DE 102004024644A DE 102004024644 A DE102004024644 A DE 102004024644A DE 102004024644 A1 DE102004024644 A1 DE 102004024644A1
Authority
DE
Germany
Prior art keywords
layer
ductile
substrate
metallic
metallic structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102004024644A
Other languages
English (en)
Inventor
Matthias Dr. Stecher
Werner Schetlick
Peter Dr. Nelle
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102004024644A priority Critical patent/DE102004024644A1/de
Publication of DE102004024644A1 publication Critical patent/DE102004024644A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H01L21/76852—Barrier, adhesion or liner layers the layer covering a conductive structure the layer also covering the sidewalls of the conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Die Erfindung bezieht sich auf ein Halbleiterbauelement sowie auf ein Verfahren zur Reduzierung von mechanischen Spannungen in einer dielektrischen Schicht (11) eines Substrats (1), auf der eine metallische Struktur (6) aufliegt, die mit leitfähigen Strukturen (13) des Substrats (1) verbunden ist. Zwischen der dielektrischen Schicht (11) und der metallischen Struktur (6) wird eine duktile Schicht (3) vorgesehen. Durch plastische Verformung der duktilen Schicht (3) werden aus unterschiedlichen Wärmeausdehungskoeffizienten oder aus auf die metallische Struktur (6) wirkenden Scherkräften resultierende mechanische Spannungen zur dielektrischen Schicht (11) hin abgebaut und die Haftung einer der metallischen Struktur unterliegenden Barriereschicht (4) verbessert. Das Material der duktilen Schicht (3) weist eine höhere Duktilität auf als das Material der metallischen Struktur (6) und ist leitfähig. Die metallische Struktur (6) ist funktional etwa ein Bondpad, eine aufliegende Leiterbahn oder eine sonstige Metallisierung des Halbleiterbauelements.

Description

  • Die Erfindung bezieht sich auf ein Verfahren zum Aufbringen einer metallischen Struktur auf ein Substrat. Die Erfindung bezieht sich ferner auf ein Verfahren zur Ausbildung einer Kontaktanordnung zur Verbindung einer leitfähigen Struktur auf einem Substrat eines Halbleiterbauelements mit einem Bauteilanschluss des Halbleiterbauelements sowie auf ein Halbleiterbauelement.
  • Werden in der Halbleiterprozesstechnologie Schichten aus unterschiedlichen Materialien aufeinander folgend übereinanderliegend vorgesehen, so führen unterschiedliche thermische Ausdehnungskoeffizienten beim Erwärmen bzw. Abkühlen zu mechanischen Spannungen in den Schichten. Die mechanischen Spannungen führen zur Ausbildung von Rissen oder zur Schädigung des inneren Gefüges einzelner Schichten.
  • Mechanische Spannungen treten auch auf, wenn im Zuge der Prozessierung auf eine oder mehrere der Schichten Scherkräfte wirken.
  • Anhand der 1 wird das Zustandekommen von mechanischen Spannungen im Grenzflächenbereich zweier Strukturen aus unterschiedlichen Materialien erläutert.
  • Eine dielektrische Passivierungsschicht 11 eines Substrats 1 bildet abschnittsweise eine Substratoberfläche 10 des Substrats 1 aus. Das Substrat 1 weist eine leitfähige Struktur 13 auf. Durch die Passivierungsschicht 11 ist ein Graben in das Substrat 1 eingebracht, durch den die vergrabene leitfä hige Struktur 13 abschnittsweise freigelegt wird. Eine metallische Struktur 6 füllt den Graben und erstreckt sich sowohl in vertikaler als auch horizontaler Richtung über diesen hinaus. Die metallische Struktur 6 ist mit einer Mantelschicht 61 beschichtet.
  • Das Material der metallischen Struktur 6 weist einen ersten thermischen Ausdehnungskoeffizienten auf, der sich von dem Ausdehnungskoeffizienten des Materials der Passivierungsschicht 11 unterscheidet. Die Passivierungsschicht 11 besteht etwa aus Siliziumnitrid oder enthält Siliziumnitrid. Aufgrund der durch die unterschiedlichen thermischen Ausdehnungskoeffizienten bedingten unterschiedliche Ausdehnung bzw. Kontraktion ΔL1, ΔL2 von Passivierungsschicht 11 und metallischer Struktur 6 ist die Passivierungsschicht beim Abkühlen Zugspannungen σ ausgesetzt, deren Maximum etwa im oberflächennahen Grenzflächenbereich an der äußeren Kante der metallischen Struktur 6 lokalisiert ist.
  • Eine zweite Quelle für mechanische Spannungen sind Scherkräfte, denen der Abschnitt der metallischen Struktur 6, der oberhalb der Passivierungsschicht 11 ausgebildet ist, etwa durch Gehäusepressmassen beim Häusen eines Halbleiterbauelements ausgesetzt ist.
  • In der Passivierungsschicht 11, die das unterliegende Substrat 1 etwa gegen eindringende Feuchtigkeit schützt, kommt es zur Ausbildung von Rissen, so dass Fremdstoffe, etwa Wasserstoff oder Wasser, in das Substrat 1 eindringen können. Handelt es sich bei der abgebildeten Struktur etwa um einen Ausschnitt eines Verdrahtungsbereichs eines Halbleiterbauelements, so führen die eindringenden Fremdstoffe zu einer Kontamination des Halbleiterbauelements. Solche Kontaminationen können die Ursache von Leckströmen oder Kurzschlüssen sein und führen zu Fehlfunktionen des Halbleiterbauelements.
  • Etwa aus der US 6,103,639 ist es bekannt, Fehlstellen in einer Siliziumnitrid-Passivierungsschicht zu vermeiden, indem zwischen der Passivierungsschicht und einer leitfähigen Struktur aus Aluminium eine Oxidschicht zur Reduzierung thermomechanischer Spannungen vorgesehen wird.
  • Eine weitere Methode zur Reduzierung mechanischer Spannungen zwischen einer Leiterbahn bzw. metallischen Struktur mit einer aufliegenden Passivierungsschicht ist in der US 2002/0163062 A1 beschrieben. Die metallische Struktur ist oberhalb eines Substrats vorgesehen. Zwischen der metallischen Struktur und der sie ummantelnden Passivierungsschicht ist eine Pufferschicht aus einem Polymer vorgesehen, dessen thermischer Ausdehnungskoeffizient zwischen dem des Materials der metallischen Struktur und dem des Materials der Passivierungsschicht liegt, und das einen kleinen Elastizitätsmodulus aufweist.
    •
  • Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zum Aufbringen einer metallischen Struktur auf ein Substrat zur Verfügung zu stellen, bei dem die metallische Struktur niederohmig mit leitfähigen Abschnitten des Substrats verbunden wird und bei dem der metallischen Struktur unterliegende dielektrische Abschnitte des Substrats gegen mechanische Zerstörung in Folge hoher Zugspannungen geschützt werden. Von der Aufgabe wird ein Verfahren zur Ausbildung einer Kontaktanordnung auf einem Halbleiterbauelement sowie ein Halbleiterbauelement umfasst.
  • Die Aufgabe wird durch ein Verfahren mit dem im Patentanspruch 1 genannten Merkmalen gelöst. Ferner wird die Aufgabe durch das im Patentanspruch 10 genannte Verfahren sowie durch ein Halbleiterbauelement mit den im Patentanspruch 12 genannten Merkmalen gelöst.
  • Gemäß dem erfindungsgemäßen Verfahren wird eine metallische Struktur auf einem Substrat vorgesehen, das eine Substratoberfläche mit ersten Abschnitten aus einem leitfähigem Material und mit zweiten Abschnitten aus einem dielektrischen Material aufweist. Erfindungsgemäß wird eine niederohmige duktile Schicht auf jeweils mindestens Abschnitten der ersten und zweiten Abschnitte der Substratoberfläche aufgebracht. Die Duktilität des Materials der duktilen Schicht ist dabei höher als die Duktilität des Materials der metallischen Struktur. Der spezifische Widerstand des Materials der duktilen Schicht ist kleiner als 10–4 Ω cm.
  • Auf mindestens Abschnitte der duktilen Schicht wird die metallische Struktur aufgebracht.
  • Die metallische Struktur ist niederohmig mit den leitfähigen Strukturen im Substrat verbunden. Parallel zu den Grenzflächen zwischen der metallischen Struktur und dem unterliegenden Substrat, bzw. der unterliegenden duktilen Schicht wirkende Spannungen insbesondere in den zweiten, dielektrischen Abschnitten des Substrats werden durch plastische Verformung der duktilen Schicht reduziert.
  • Zugspannungen an der Grenzfläche zwischen der metallischen Struktur und der jeweils unterliegenden Struktur sind etwa auf unterschiedliche thermische Ausdehnungskoeffizienten des Materials der metallischen Struktur und des Materials der dielektrischen Abschnitte des Substrats zurückzuführen. Wird die aus der metallischen Struktur und dem Substrat gebildete Anordnung mit einer Gehäusepressmasse eingehüllt, so wirken parallel zur Grenzfläche zusätzlich Scherkräfte auf die nur abschnittsweise auf dem Substrat aufliegenden metallischen Strukturen. Die Scherkräfte wirken aus der Gehäusepressmasse zwischen dem Substrat und der metallischen Struktur.
  • Die Substratoberfläche mit den ersten Abschnitten aus dem leitfähigen Material und den zweiten Abschnitten aus dem dielektrischen Material ist eben oder durch Gräben strukturiert, wobei die ersten Abschnitte aus dem leitfähigen Material jeweils im Bereich der Böden der Gräben ausgebildet werden können.
  • Bevorzugt wird zwischen dem Substrat und der metallischen Struktur eine Barriereschicht vorgesehen, die eine Diffusion von Metallatomen in das Substrat unterdrückt.
  • Die Barriereschicht kann nach dem Aufbringen der duktilen Schicht auf die Prozessoberfläche aufgebracht werden. Dabei wird in besonders vorteilhafter Weise zusätzlich die Haftung der Barriereschicht verbessert.
  • In besonders bevorzugter Weise wird die Barriereschicht zwischen einer ersten und einer zweiten duktilen Schicht eingebettet. Dazu wird zunächst eine erste duktile Schicht auf der Substratoberfläche vorgesehen. Auf die erste duktile Schicht wird die Barriereschicht aufgebracht. Auf der Barriereschicht wird die zweite duktile Schicht vorgesehen. Die metallische Struktur wird auf die zweite duktile Schicht aufgebracht.
  • Die duktile Schicht bzw. die duktilen Schichten sind dabei jeweils als homogene Schicht oder als Schichtsystem mit einer Mehrzahl von Teillagen aus unterschiedlichen Materialien oder chemisch gleichartigen Materialien vorgesehen, die unter unterschiedlichen Prozessbedingungen aufgebracht werden.
  • Zum Aufbringen der metallischen Struktur wird bevorzugt auf die jeweils unterliegende Schicht, etwa einem Seed-Layer, eine Photoresistschicht aufgebracht. Die Photoresistschicht wird belichtet und entwickelt, wobei in der Photoresistschicht Öffnungen erzeugt werden und im Bereich der Öffnungen die jeweils unterliegende Schicht freigelegt wird. Das Material der metallischen Struktur wird elektrochemisch abgeschieden, wobei die metallischen Strukturen die Öffnungen der Photoresistschicht mindestens teilweise füllen. Die remanenten Abschnitte der Photoresistschicht werden entfernt.
  • In besonders bevorzugter Weise wird vor dem Aufwachsen des Materials der metallischen Struktur eine leitfähige Initialschicht als Seed-Layer auf die jeweils unterliegende duktile Schicht, Barriereschicht oder obere Teilschicht der duktilen Schicht vorgesehen. Wird der Seed-Layer aus dem Material der metallischen Struktur vorgesehen, so ergibt sich eine besonders gleichförmige galvanische Abscheidung.
  • In den nicht von der metallischen Struktur abgedeckten Abschnitten werden die Barriereschicht, die duktile Schicht sowie der Seed-Layer entfernt.
  • Aus dem erfindungsgemäßen Verfahren zum Aufbringen einer metallischen Struktur auf einem Substrat ergibt sich ein vorteilhaftes Verfahren zur Ausbildung einer Kontaktanordnung für ein Halbleiterbauelement, die eine leitfähige Struktur eines Substrats des Halbleiterbauelements mit einem Bauteilanschluss des Halbleiterbauelements verbindet.
  • Zur Ausbildung einer solchen Kontaktanordnung wird eine metallische Struktur vorgesehen, die mit der leitfähigen Struktur des Substrats verbunden ist. Die metallische Struktur wird mit einer eine Korrosion der metallischen Struktur hemmenden Mantelschicht beschichtet. Ein Verbindungsdraht wird auf die Mantelschicht aufgebracht und mit dem Bauteilanschluss verbunden. Erfindungsgemäß wird die metallische Struktur entsprechend dem erfindungsgemäßen Verfahren zum Aufbringen einer metallischen Struktur auf ein Substrat vorgesehen.
  • Das Beschichten der metallischen Struktur mit der Mantelschicht erfolgt bevorzugt durch autogalvanische Abscheidung.
  • Der Verbindungsdraht wird jeweils durch Bonden auf die Mantelschicht aufgebracht und mit dem Bauteilanschluss verbunden.
  • Das erfindungsgemäße Halbleiterbauelement weist ein Substrat mit dielektrischen Strukturen und mit leitfähigen Strukturen auf, wobei eine Substratoberfläche abschnittsweise durch die dielektrischen und leitfähigen Strukturen gebildet wird. Eine Kontaktstruktur ist niederohmig mit der leitfähigen Struktur verbunden und mindestens abschnittsweise oberhalb der Substratoberfläche des Substrats vorgesehen. Die metallische Kontaktstruktur erstreckt sich mindestens abschnittsweise über den dielektrischen Abschnitt. Die metallische Kontaktstruktur ist über einen Verbindungsdraht mit einem Bauteilanschluss zur externen Kontaktierung des Halbleiterbauelements verbunden.
  • Erfindungsgemäß ist zwischen der leitfähigen Struktur und der metallischen Kontaktstruktur eine niederohmige duktile Schicht vorgesehen, die eine höhere Duktilität aufweist als das Material der metallischen Kontaktstruktur.
  • Durch die duktile Schicht werden mechanische Spannungen zwischen der metallischen Kontaktstruktur und dem unterliegenden Substrat in vorteilhafter Weise abgebaut.
  • In bevorzugter Weise ist zwischen der metallischen Kontaktstruktur und der duktilen Schicht eine Barriereschicht vorgesehen, die eine Diffusion von Metallatomen aus der metallischen Kontaktstruktur in das Substrat unterdrückt.
  • Durch diese besonders bevorzugte Anordnung der duktilen Schicht zur Barriereschicht wird die Haftung der Barriereschicht auf dem Substrat in vorteilhafter Weise verbessert.
  • In einer anderen bevorzugten Ausführungsform des erfindungsgemäßen Halbleiterbauelements ist die duktile Schicht zwischen der Barriereschicht und der metallischen Kontaktstruktur vorgesehen. In diesem Fall werden die mechanischen Spannungen bereits zur Barriereschicht abgebaut und deren mechanische Belastung reduziert.
  • In anders bevorzugter Weise ist die Barriereschicht zwischen zwei leitfähige duktile Schichten eingebettet. Dabei liegt eine erste duktile Schicht auf dem Substrat auf. Die Barriereschicht ist zwischen der ersten duktilen Schicht und einer zweiten duktilen Schicht angeordnet. Die metallische Kontaktstruktur liegt auf der zweiten duktilen Schicht auf.
  • Die Barriereschicht ist in bevorzugter Weise als aufgesputterte Wolfram- und Titanhaltige Barriereschicht ausgebildet. Eine W/Ti-Schicht ist für Metallatome im Wesentlichen undurchlässig.
  • Die metallische Kontaktstruktur ist in vorteilhafter Weise mit einer Mantelschicht beschichtet. Die Mantelschicht be steht in vorteilhafter Weise aus einer Nickelphosphor-Palladium-Legierung mit oder ohne Goldbeimengung. Eine solche Mantelschicht kann autogalvanisch auf der metallischen Kontaktstruktur aufgewachsen werden und erlaubt es zudem, den Verbindungsdraht mit üblichen Bond-Techniken wie etwa Au-Nail-Head oder Al-Wedge vorzusehen.
  • Die metallische Kontaktstruktur ist in bevorzugter Weise aus Kupfer, das einen besonders niedrigen spezifischen elektrischen Widerstand aufweist. Als Material der duktilen Schicht ist in bevorzugter Weise ein Metall oder eine Metalllegierung vorgesehen. In besonders bevorzugter Weise ist das Material der duktilen Schicht Aluminium, Zinn, Blei, oder Zink oder eine Aluminium-, Zinn-, Blei- oder Zinklegierung, wie etwa AlCu oder AlSiCu. Insbesondere Aluminium und Aluminiumlegierungen weisen sowohl einen niedrigen spezifischen Widerstand als auch eine hohe Duktilität auf.
  • Die Mindestschichtdicke der duktilen Schicht beträgt 2 Nanometer, wobei eine ausreichend gute Haftung der aufliegenden Barriereschicht erzielt wird. Die maximale Schichtdicke der duktilen Schicht beträgt etwa 20 % der Schichtdicke, mit der die metallische Struktur auf den dielektrischen Abschnitten des Substrats aufliegt. Liegt die metallische Struktur in einer Schichtdicke von 20 Mikrometern auf, so ist eine Schichtdicke der duktilen Schicht von unter 500 Nanometern bevorzugt.
  • Die dielektrischen Strukturen des Substrats sind etwa Passivierungsschichten aus Siliziumoxid, Siliziumnitrid oder Siliziumoxid und Siliziumnitrid.
    •
  • Nachfolgend werden die Erfindung und ihre Vorteile anhand der Figuren beschrieben. Einander entsprechende Komponenten und Bauteile sind dabei mit den gleichen Bezugszeichen bezeichnet. Es zeigen:
  • 1: einen schematischen Querschnitt durch eine herkömmliche, auf einem Substrat angeordnete metallische Struktur;
  • 2: ein Ausführungsbeispiel des erfindungsgemäßen Verfahrens zur Herstellung einer Kontaktstruktur eines Halbleiterbauelements in mehreren Phasen anhand von Querschnitten;
  • 3: einen Querschnitt durch eine Kontaktanordnung eines erfindungsgemäßen Halbleiterbauelements nach einem ersten Ausführungsbeispiel;
  • 4: einen Querschnitt durch eine Kontaktanordnung eines erfindungsgemäßen Halbleiterbauelements nach einem zweiten Ausführungsbeispiel;
  • 5: einen Querschnitt durch eine Kontaktanordnung eines erfindungsgemäßen Halbleiterbauelements nach einem dritten Ausführungsbeispiel,
  • 6: eine schematische Darstellung des Verlaufs der Zugspannung in einer Kontaktanordnung eines herkömmlichen Halbleiterbauelements anhand einer Querschnittdarstellung;
  • 7: eine schematische Darstellung des Verlaufs der Zugspannung in einer Kontaktanordnung eines Halbleiterbauelements nach einem Ausführungsbeispiel der Erfindung anhand einer Querschnittsdarstellung;
  • 8: eine schematische Darstellung des Verlaufs der Zugspannung in einer Kontaktanordnung eines herkömmlichen Halbleiterbauelements mit beschichteter metallischer Struktur anhand von Querschnittsdarstellungen; und
  • 9: eine schematische Darstellung des Verlaufs der Zugspannung in einer Kontaktanordnung eines Halbleiterbauelements mit beschichteter metallischer Struktur nach einem Ausführungsbeispiel der Erfindung anhand von Querschnittsdarstellungen;
  • Die 1 wurde bereits eingangs erläutert.
  • Die 2 zeigt ein Ausführungsbeispiel des erfindungsgemäßen Verfahrens zur Ausbildung einer Kontaktanordnung für ein Halbleiterbauelement. Dabei wird über die Kontaktanordnung eine leitfähige Struktur in einem Substrat des Halbleiterbauelements mit einem Bauteilanschluss des Halbleiterbauelements verbunden.
  • Ein Substrat 1 wird bereitgestellt. Neben einem Hauptsubstrat 12 umfasst das Substrat 1 eine Passivierungsschicht 11. Die Passivierungsschicht 11 schützt das Hauptsubstrat 12 gegen die Umwelt, insbesondere gegen das Eindringen von Fremdstoffen. Im Hauptsubstrat 12 sind in der Halbleiterprozesstechnologie ausgeführte mikroelektronische Schaltungen ausgeführt. Im Bereich des Hauptsubstrats 12 ist eine leitfähige Struktur 13, etwa eine Leiterbahn aus einem Metall oder einer Metalllegierung in ein Dielektrikum, etwa Siliziumoxid eingebettet. Von einer Substratoberfläche 10 des Substrats 1 wird ein Graben durch die Passivierungsschicht 11 hindurch in das Hauptsubstrat 12 eingebracht und die leitfähige Struktur 13 teilweise freigelegt.
  • Die 2A zeigt das Substrat 1, umfassend die Passivierungsschicht 11, ein Hauptsubstrat 12, und eine leitfähige Struktur 13. Die leitfähige Struktur 13 ist im Bereich eines Grabens, der von einer Substratoberfläche 10 des Substrats 1 aus in das Substrat 1 eingebracht ist, freigelegt.
  • Durch Sputtern wird eine Vorläuferschicht 4' einer W/Ti-Barriereschicht aufgebracht. Auf der Vorläuferschicht 4' wird eine Vorläuferschicht 3' einer duktilen Schicht und auf diese ein Seed-Layer 60' aufgebracht.
  • Entsprechend der 2B bedecken der Seed-Layer 60', die Vorläuferschicht 4' der Barriereschicht und die Vorläuferschicht 3' der duktilen Schicht als jeweils konforme Schichten jeweils aufeinander folgend die Substratoberfläche 10.
  • Ein Photoresist wird als etwa 30 Mikrometer starke Resistschicht 5 aufgebracht, gemäß einer Mustervorlage belichtet und entwickelt.
  • Nach dem Entwickeln ist der Photoresist an den zur Ausbildung einer metallischen Struktur vorgesehenen Abschnitten entfernt. Der Seed-Layer 60' ist im Bereich des Grabens und in an den Graben anschließenden Abschnitten des Substrats 1 freigelegt.
  • In einer Stärke von etwa 20 Mikrometer oberhalb der Grabenöffnung wird Kupfer elektrochemisch abgeschieden.
  • Entsprechend der 2D ist aus dem abgeschiedenen Kupfer eine metallische Struktur 6 hervorgegangen, die im Bereich des Grabenbodens 2 über den Seed-Layer 60', die Vorläuferschicht der duktilen Schicht 3' und die Vorläuferschicht der Barriereschicht 4' elektrisch leitend an die leitfähige Struktur 13 angeschlossen ist.
  • Entsprechend der 2E wird die strukturierte Photoresistschicht 5 entfernt.
  • Die nicht von der metallischen Struktur 6 abgedeckten Abschnitte des Seed-Layers 60' sowie der Vorläuferschichten der duktilen Schicht 3' und der Barriereschicht 4' werden entfernt.
  • Wie in der 2F gezeigt, sind aus den jeweiligen Vorläuferschichten 3', 4' die duktile Schicht 3 sowie die Barriereschicht 4 hervorgegangen.
  • Durch autogalvanische Abscheidung wird die metallische Struktur 6 mit einer Mantelschicht 61 beschichtet. Entsprechend der 2G bedeckt die Mantelschicht 61 die metallische Struktur 6. Die Mantelschicht 61 besteht aus einer Nickel-Phosphor-Palladium-Gold-Legierung.
  • Entsprechend der 2H wird in üblicher Bondtechnologie ein Verbindungsdraht 71 mit einem Bondstützpunkt 70 auf der Mantelschicht 61 befestigt.
  • Das in der 3 gezeigte Ausführungsbeispiel für eine Kontaktanordnung eines erfindungsgemäßen Halbleiterbauelements umfasst eine metallische Struktur 6, die elektrisch leitend mit einer leitfähigen Struktur 13 verbunden ist. Die leitfähige Struktur 13 ist in einem dielektrischen Hauptsubstrat 12 des Substrats 1 einbettet. Auf dem Hauptsubstrat 12 liegt eine Passivierungsschicht 11 des Substrats 1 auf. Die Kontaktstruktur 6 füllt einen von einer Substratoberfläche 10 aus durch die Passivierungsschicht 11 in das Substrat 1 einge brachten Graben und erstreckt sich im Bereich der Grabenöffnung über die an den Graben anschließenden Abschnitte der Passivierungsschicht 11.
  • Der metallischen Struktur 6 unterliegt eine gesputterte W/Ti-Schicht als Barriereschicht. Auf die vergleichsweise hohe metallische Struktur 6 wirken etwa aus einer Gehäusepressmasse 8 Scherkräfte parallel zur Substratoberfläche 10. Wird die Kontaktanordnung einer Prozessierung unterzogen, bei der sie hohen Temperaturunterschieden ausgesetzt ist, so treten, bedingt durch die unterschiedlichen thermischen Ausdehnungskoeffizienten, überwiegend im Bereich der Grenzflächen zwischen der metallischen Kontaktstruktur 6 und der Passivierungsschicht 11 mechanische Zug- und Druckspannungen auf. Der Betrag der Zugspannungen wird durch plastische Verformung der duktilen Schicht 3 herabgesetzt.
  • Im Ausführungsbeispiel der 4 ist gegenüber dem der 3 die Reihenfolge der duktilen Schicht 3 und der Barriereschicht 4 vertauscht, so dass die duktile Schicht 3 unmittelbar auf der Passivierungsschicht 11 aufliegt und der Barriereschicht 4 unterliegt. In diesem Fall wird die Haftung der Barriereschicht 4 durch die duktile Schicht 3 verbessert. Die duktile Schicht 3 ist dabei als wenige Nanometer dicke Aluminiumschicht ausgebildet. Das Material der metallischen Struktur 6 ist Kupfer. Das Kupfer ist durch eine Mantelschicht 61 aus einer vergleichsweise harten Nickelphosphat-Palladium-Gold-Legierung abgedeckt.
  • Im Ausführungsbeispiel der 5 ist eine erste duktile Schicht 31 zwischen der Barriereschicht 4 und dem Substrat 1 und eine zweite duktile Schicht 32 zwischen der metallischen Struktur 6 und der Barriereschicht 4 angeordnet. Bezogen auf eine etwa 20 Mikrometer hohe metallische Struktur 6 beträgt die Schichtdicke der ersten duktilen Schicht 31 200 bis 300 Nanometer.
  • Die folgenden Figuren schlüsseln die lokale Beanspruchung durch thermomechanische Spannungen für verschiedene Kontaktanordnungen bei einer Abkühlung der Kontaktanordnung von 380 Grad Celsius auf 25 Grad Celsius lokal auf.
  • In der 6 sind die Verhältnisse für eine 20 Mikrometer hohe Kontaktstruktur 6 dargestellt, die im dargestellten Abschnitt auf einer vergleichsweise harten, 1 Mikrometer dicken Passivierungsschicht 11 aufliegt, wobei zwischen der Kontaktstruktur 6 und der Passivierungsschicht 11 eine wenige Nanometer dicke Barriereschicht 4 angeordnet ist. Der Passivierungsschicht 11 unterliegt eine leitfähige Struktur 13 eines Substrats 1 von 1 Mikrometer Stärke, die außerhalb des dargestellten Bereichs mit der Kontaktstruktur 6 verbunden sein kann. Ein weiterer Abschnitt des Substrats 1 besteht aus Silizium. Die schraffierten Bereiche geben den Betrag der thermomechanischen Spannung an, die sich jeweils nach einem Abkühlen der Kontaktanordnung von 380º auf 25º C einstellt. In der Passivierungsschicht 11 beträgt die maximale Zugspannung in der Nähe der vertikalen Kante der metallischen Struktur 6 778 MPa. Für Kupfer ist ein σf von 210 MPa und für das Silizium ein σf von 50 MPa angenommen.
  • Im Unterschied zur 6 liegt in der 7 eine duktile Schicht 3 auf der harten Passivierungsschicht 11 auf. Die Schichtdicken der duktilen Schicht 3, der leitfähigen Struktur 13 sowie der Passivierungsschicht 11 betragen jeweils 1 Mikrometer. Durch die duktile Schicht 3 wird die maximale Zugspannung im Bereich der vertikalen Kante der metallischen Struktur 6 beim Abkühlen von 380º C auf 25º C von 778 MPa auf 114 MPa reduziert.
  • In der 8 ist die metallische Struktur 6 der 5 von einer NiP-Schicht ummantelt. Die NiP-Schicht ist vergleichsweise hart und weist ein σf von 490 MPa auf. Ansonsten entspricht die Anordnung der der 6. Die maximale Zugspannung innerhalb der harten Passivierungsschicht 11 stellt sich im Bereich der vertikalen Kante der metallischen Struktur 6 ein und beträgt mehr als 1200 MPa. Die Spannungsverhältnisse in dem Bereich, in dem der Übergang zwischen der metallischen Struktur 6 zur harten Mantelschicht 61 an die Passivierungsschicht 11 anstößt, ist in der 8B vergrößert dargestellt. Die Mantelschicht 61 wächst selektiv auf der metallischen Struktur 6 auf. Zwischen der Mantelschicht 61 und der Passivierungsschicht 11 ergibt sich ein Spalt 610, so dass die Mantelschicht 61 in vorteilhafter Weise von der Passivierungsschicht 11 entkoppelt ist.
  • Gegenüber der Kontaktanordnung der 8 weist die Kontaktanordnung der 9 eine duktile Schicht 3 auf, die zwischen der harten Passivierungsschicht 11 und der Barriereschicht 4 angeordnet ist. Dabei ist die duktile Schicht 3 mit einer Schichtstärke von 0,2 Mikrometer vorgesehen. Durch die duktile Schicht 3 wird die maximale Zugspannung in der harten Passivierungsschicht 11 um etwa den Faktor 10 verringert.
    • 1
    Substrat
    10
    Substratoberfläche
    11
    Passivierungsschicht
    12
    Hauptsubstrat
    13
    leitfähige Struktur
    3'
    Vorläuferschicht von 3
    3
    duktile Schicht
    31
    erste duktile Schicht
    32
    zweite duktile Schicht
    4'
    Vorläuferschicht von 4
    4
    Barriereschicht
    5
    Photoresistschicht
    6
    metallische Struktur
    60'
    Vorläuferschicht von 60
    60
    Seed-Layer
    61
    Mantelschicht
    610
    Spalt
    70
    Bondstützpunkt
    71
    Verbindungsdraht
    8
    Gehäusepressmasse
    ΔL1
    thermisch bedingte Ausdehnung
    ΔL2
    thermisch bedingte Ausdehnung
    σ
    Zugspannung
    FS
    Scherkraft

Claims (23)

  1. Verfahren zum Aufbringen einer metallischen Struktur (6) auf ein Substrat (1) umfassend die Schritte: – Bereitstellen des Substrats (1) mit einer Substratoberfläche (10) mit ersten, aus leitfähigem Material (13) gebildeten Abschnitten und zweiten, aus dielektrischem Material (11) gebildeten Abschnitten; – Vorsehen mindestens einer niederohmigen duktilen Schicht (3) über mindestens Abschnitten der ersten Abschnitte (11) der Substratoberfläche (10), wobei die Duktilität des Materials der duktilen Schicht (3) größer ist als die Duktilität des Materials der metallischen Struktur (6); – Vorsehen der metallischen Struktur (6) über mindestens Abschnitten der duktilen Schicht (3), so dass aus auf die metallische Struktur (6) wirkenden Scherkräften resultierende mechanische und thermomechanische Spannungen zwischen der metallischen Struktur (6) und dem Substrat (1) durch plastische Verformung der duktilen Schicht (3) reduziert werden.
  2. Verfahren nach Anspruch 1, gekennzeichnet durch Vorsehen einer eine Diffusion von Metallatomen aus der metallischen Struktur (6) in das Substrat (1) unterdrückenden Barriereschicht (4) zwischen dem Substrat (1) und der metallischen Struktur (6).
  3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass die Barriereschicht (4) auf das Substrat (1) und die duktile Schicht (3) auf die Barriereschicht (4) aufgebracht wird.
  4. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass die duktile Schicht (3) auf das Substrat (1) und die Barriereschicht (4) auf die duktile Schicht (3) aufgebracht wird.
  5. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass zwei duktile Schichten (3) vorgesehen werden, wobei – die erste duktile Schicht (31) auf die Substratoberfläche (10), – die Barriereschicht (4) auf die erste duktile Schicht (31), – die zweite duktile Schicht (32) auf die Barriereschicht (4) und – die metallische Struktur (6) auf die zweite duktile Schicht (32) aufgebracht wird.
  6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die duktile Schicht (3) oder die duktilen Schichten (31, 32) jeweils aus einer Mehrzahl von Teillagen aus unterschiedlichen Materialien oder aus gleichen und unter unterschiedlichen Prozessbedingungen abgeschiedene Materialien vorgesehen werden.
  7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass das Aufbringen der metallischen Struktur (6) die Schritte umfasst – Aufbringen eines leitfähigen Seed-Layers (60); – Aufbringen einer Photoresistschicht (5) auf den Seed-Layer (60); – Belichten und Entwickeln der Photoresistschicht (5), wobei in der Photoresistschicht (5) Öffnungen erzeugt werden und im Bereich der Öffnungen der Seed-Layer (60) freigelegt wird; – elektrochemische Abscheidung des Materials der metallischen Struktur (6) bis maximal zur Oberkante der Photoresistschicht (5); und – Entfernen remanenter Abschnitte der Photoresistschicht (5);
  8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass der Seed-Layer (60) aus dem Material der metallischen Struktur (6) vorgesehen wird.
  9. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass als Seed-Layer (60) die duktile Schicht (3) oder die zweite duktile Schicht (32) vorgesehen wird.
  10. Verfahren zur Ausbildung einer Kontaktanordnung zur Verbindung einer leitfähigen Struktur (13) eines Substrats (1) eines Halbleiterbauelements mit einem Bauteilanschluss des Halbleiterbauelements mit den Schritten – Vorsehen einer mit der leitfähigen Struktur (13) verbundenen metallischen Struktur (6); – Beschichten der metallischen Struktur (6) mit einer Mantelschicht (61); – Befestigen eines Verbindungsdrahtes (71) auf der Mantelschicht (61); – Befestigen des Verbindungsdrahtes (71) am Bauteilanschluss, dadurch gekennzeichnet, dass die metallische Struktur (6) gemäß einem Verfahren nach einem der Ansprüche 1 bis 9 vorgesehen wird.
  11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass die Mantelschicht (61) durch autogalvanische Abscheidung vorgesehen wird.
  12. Halbleiterbauelement mit – einem Substrat (1) mit einer dielektrischen (11) und einer leitfähigen Struktur (13) und einer Substratoberfläche (10); – einer mit der leitfähigen Struktur (13) verbundenen und mindestens abschnittsweise oberhalb der Substratoberfläche (10) und über den dielektrischen Abschnitten (11) vorgesehenen metallischen Kontaktstruktur (6); und – einem mit der metallischen Kontaktstruktur (6) und einem Bauteilanschluss zur externen Kontaktierung des Halbleiterbauelements verbundenen Verbindungsdraht (71); gekennzeichnet durch eine zwischen der leitfähigen Struktur (13) und der metallischen Kontaktstruktur (6) angeordnete niederohmige duktile Schicht (3) aus einem Material mit einer höheren Duktilität als der des Materials der metallischen Kontaktstruktur (6).
  13. Halbleiterbauelement nach Anspruch 12, gekennzeichnet durch, eine Diffusion von Metallatomen aus der metallischen Kontaktstruktur (6) in das Substrat (1) unterdrückenden Barriereschicht (4) zwischen der metallischen Kontaktstruktur (6) und dem Substrat (1).
  14. Halbleiterbauelement nach Anspruch 13, dadurch gekennzeichnet, dass die duktile Schicht (3) zwischen dem Substrat (1) und der Barriereschicht (4) angeordnet ist.
  15. Halbleiterbauelement nach Anspruch 13, dadurch gekennzeichnet, dass die duktile Schicht (3) zwischen der Barriereschicht (4) und der metallischen Kontaktstruktur (6) angeordnet ist.
  16. Halbleiterbauelement nach Anspruch 13, gekennzeichnet durch zwei duktile Schichten (31, 32), wobei die erste duktile Schicht (31) zwischen dem Substrat (1) und der Barriereschicht (4) und die zweite duktile Schicht (32) zwischen der Barriereschicht (4) und der metallischen Kontaktstruktur (6) angeordnet ist.
  17. Halbleiterbauelement nach einem der Ansprüche 12 bis 16, dadurch gekennzeichnet, dass die Barriereschicht (4) als aufgesputterte W/Ti-Schicht ausgebildet ist.
  18. Halbleiterbauelement nach einem der Ansprüche 12 bis 17, gekennzeichnet durch eine die metallische Struktur (6) gegen Korrosionsbildung schützende Mantelschicht (61).
  19. Halbleiterbauelement nach Anspruch 18, dadurch gekennzeichnet, dass die Mantelschicht (61) eine NiP-haltige Schicht ist.
  20. Halbleiterbauelement nach einem der Ansprüche 12 bis 19, gekennzeichnet durch Kupfer als Material der metallischen Kontaktstruktur (6).
  21. Halbleiterbauelement nach einem der Ansprüche 12 bis 20, gekennzeichnet durch Aluminium als Material der duktilen Schicht (3) oder der duktilen Schichten (31, 32).
  22. Halbleiterbauelement nach einem der Ansprüche 12 bis 21, gekennzeichnet durch eine Mindestschichtdicke der einzigen duktilen Schicht (3) oder der ersten duktilen Schicht (31) von mindestens zwei Nanometern.
  23. Halbleiterbauelement nach einem der Ansprüche 12 bis 22, gekennzeichnet durch eine maximale Schichtdicke der einzigen duktilen Schicht (3) oder der duktilen Schichten (31, 32) von 500 Nanometern.
DE102004024644A 2004-05-18 2004-05-18 Verfahren zum Aufbringen metallischer Strukturen auf Substrate und Halbleiterbauelement Ceased DE102004024644A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102004024644A DE102004024644A1 (de) 2004-05-18 2004-05-18 Verfahren zum Aufbringen metallischer Strukturen auf Substrate und Halbleiterbauelement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004024644A DE102004024644A1 (de) 2004-05-18 2004-05-18 Verfahren zum Aufbringen metallischer Strukturen auf Substrate und Halbleiterbauelement

Publications (1)

Publication Number Publication Date
DE102004024644A1 true DE102004024644A1 (de) 2005-12-22

Family

ID=35432978

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004024644A Ceased DE102004024644A1 (de) 2004-05-18 2004-05-18 Verfahren zum Aufbringen metallischer Strukturen auf Substrate und Halbleiterbauelement

Country Status (1)

Country Link
DE (1) DE102004024644A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8872341B2 (en) 2010-09-29 2014-10-28 Infineon Technologies Ag Semiconductor structure having metal oxide or nirtride passivation layer on fill layer and method for making same
DE102015110437A1 (de) * 2015-06-29 2016-12-29 Infineon Technologies Ag Halbleitervorrichtung mit einer Metallstruktur, die mit einer leitfähigen Struktur elektrisch verbunden ist
DE102016201071B4 (de) 2015-06-23 2022-03-17 Mitsubishi Electric Corporation Halbleitervorrichtung

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2314731B2 (de) * 1972-03-27 1980-06-04 Signetics Corp., Sunnyvale, Calif. (V.St.A.) Halbleiteranordnung mit höckerartigen Vorsprüngen auf Kontaktflecken und Verfahren zur Herstellung einer solchen Halbleiteranordnung
US5226232A (en) * 1990-05-18 1993-07-13 Hewlett-Packard Company Method for forming a conductive pattern on an integrated circuit
US5914274A (en) * 1996-03-21 1999-06-22 Matsushita Electric Industrial Co., Ltd. Substrate on which bumps are formed and method of forming the same
US20020121703A1 (en) * 2001-03-01 2002-09-05 Kabushi Kaisha Toshiba Semiconductor device and manufacturing method of semiconductor device
EP1335038A1 (de) * 2000-10-26 2003-08-13 Ebara Corporation Vorrichtung und verfahren zum stromlosen plattieren

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2314731B2 (de) * 1972-03-27 1980-06-04 Signetics Corp., Sunnyvale, Calif. (V.St.A.) Halbleiteranordnung mit höckerartigen Vorsprüngen auf Kontaktflecken und Verfahren zur Herstellung einer solchen Halbleiteranordnung
US5226232A (en) * 1990-05-18 1993-07-13 Hewlett-Packard Company Method for forming a conductive pattern on an integrated circuit
US5914274A (en) * 1996-03-21 1999-06-22 Matsushita Electric Industrial Co., Ltd. Substrate on which bumps are formed and method of forming the same
EP1335038A1 (de) * 2000-10-26 2003-08-13 Ebara Corporation Vorrichtung und verfahren zum stromlosen plattieren
US20020121703A1 (en) * 2001-03-01 2002-09-05 Kabushi Kaisha Toshiba Semiconductor device and manufacturing method of semiconductor device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP 02276249 A, IN:" Patent Abstracts of Japan" *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8872341B2 (en) 2010-09-29 2014-10-28 Infineon Technologies Ag Semiconductor structure having metal oxide or nirtride passivation layer on fill layer and method for making same
DE102016201071B4 (de) 2015-06-23 2022-03-17 Mitsubishi Electric Corporation Halbleitervorrichtung
DE102015110437A1 (de) * 2015-06-29 2016-12-29 Infineon Technologies Ag Halbleitervorrichtung mit einer Metallstruktur, die mit einer leitfähigen Struktur elektrisch verbunden ist
CN106298730A (zh) * 2015-06-29 2017-01-04 英飞凌科技股份有限公司 具有电连接至导电结构的金属结构的半导体器件
US10090265B2 (en) 2015-06-29 2018-10-02 Infineon Technologies Ag Semiconductor device with metal structure electrically connected to a conductive structure
CN106298730B (zh) * 2015-06-29 2019-01-04 英飞凌科技股份有限公司 具有电连接至导电结构的金属结构的半导体器件
US10651140B2 (en) 2015-06-29 2020-05-12 Infineon Technologies Ag Semiconductor device with metal structure electrically connected to a conductive structure
DE102015110437B4 (de) * 2015-06-29 2020-10-08 Infineon Technologies Ag Halbleitervorrichtung mit einer Metallstruktur, die mit einer leitfähigen Struktur elektrisch verbunden ist und Verfahren zur Herstellung

Similar Documents

Publication Publication Date Title
DE3851163T2 (de) Kontakt in einer Bohrung in einem Halbleiter und Verfahren zu seiner Herstellung.
DE69836114T2 (de) Kupferverdrahtung mit verbessertem Elektromigrationswiderstand und reduzierter Defektempfindlichkeit
DE4200809C2 (de) Verfahren zur Bildung einer metallischen Verdrahtungsschicht in einem Halbleiterbauelement
DE4342047B4 (de) Halbleiterbauelement mit einer Diffusionsbarrierenschichtanordnung und Verfahren zu seiner Herstellung
DE4214391C2 (de) Integrierte Halbleiterschaltkreisstruktur und Verfahren zu ihrer Herstellung
DE69031903T2 (de) Verfahren zum Herstellen von Zwischenschicht-Kontakten
DE102006052202B3 (de) Halbleiterbauelement sowie Verfahren zur Herstellung eines Halbleiterbauelements
DE102008016431B4 (de) Metalldeckschicht mit erhöhtem Elektrodenpotential für kupferbasierte Metallgebiete in Halbleiterbauelementen sowie Verfahren zu ihrer Herstellung
DE112012003823T5 (de) Mikrostrukturmodifikation in Kupferverbindungsstrukturen
DE102005046975A1 (de) Technik zur Herstellung einer kupferbasierten Metallisierungsschicht mit einer leitenden Deckschicht
DE10296935T5 (de) Barrierenverstärkungsprozess für Kupferdurchkontaktierungen(oder Zwischenverbindungen)
DE102008048424B4 (de) Elektronikbauelement und Verfahren zu dessen Herstellung
DE102007015506B4 (de) Verfahren und Halbleiterstruktur zur Überwachung von Ätzeigenschaften während der Herstellung von Kontaktdurchführungen von Verbindungsstrukturen
DE112005001578T5 (de) Bond-Pad-Struktur zur Kupfer-Metallisierung mit verbesserter Zuverlässigkeit, und Verfahren zum Herstellen dieser Struktur
EP0024572B1 (de) Elektrisch leitender Kontakt- oder Metallisierungsaufbau für Halbleitersubstrate
DE102011053107A1 (de) Halbleiterstruktur und Verfahren zu deren Herstellung
DE60126207T2 (de) Halbleitervorrichtung und verfahren zu deren herstellung
DE69219529T2 (de) Verfahren zum Aufbringen einer Metall- oder Passivierenschicht mit hoher Haftung über einem isolierten Halbleitersubstrat
DE19515564B4 (de) Elektrode für ein Halbleiterbauelement und Verfahren zur Herstellung derselben
DE102007009912B4 (de) Verfahren zur Herstellung einer kupferbasierten Metallisierungsschicht mit einer leitenden Deckschicht durch ein fortschrittliches Integrationsschema
DE3414781A1 (de) Vielschicht-verbindungsstruktur einer halbleitereinrichtung
DE102007057689A1 (de) Halbleiterbauelement mit einem Chipgebiet, das für eine aluminiumfreie Lothöckerverbindung gestaltet ist, und eine Teststruktur, die für eine aluminiumfreie Drahtverbindung gestaltet ist
DE102004047522B3 (de) Halbleiterchip mit einer Metallbeschichtungsstruktur und Verfahren zur Herstellung desselben
DE102004003863B4 (de) Technik zur Herstellung eingebetteter Metallleitungen mit einer erhöhten Widerstandsfähigkeit gegen durch Belastung hervorgerufenen Materialtransport
DE102006043133B4 (de) Anschlusspad zu einem Kontaktieren eines Bauelements und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection