DE60126207T2 - Halbleitervorrichtung und verfahren zu deren herstellung - Google Patents

Halbleitervorrichtung und verfahren zu deren herstellung Download PDF

Info

Publication number
DE60126207T2
DE60126207T2 DE60126207T DE60126207T DE60126207T2 DE 60126207 T2 DE60126207 T2 DE 60126207T2 DE 60126207 T DE60126207 T DE 60126207T DE 60126207 T DE60126207 T DE 60126207T DE 60126207 T2 DE60126207 T2 DE 60126207T2
Authority
DE
Germany
Prior art keywords
layer
passage
metal
organic material
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60126207T
Other languages
English (en)
Other versions
DE60126207D1 (de
Inventor
M. Petrus MEIJER
A. Cornelis MUTSAERS
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=8171227&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=DE60126207(T2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of DE60126207D1 publication Critical patent/DE60126207D1/de
Application granted granted Critical
Publication of DE60126207T2 publication Critical patent/DE60126207T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Die Bonding (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

  • Die vorliegende Erfindung bezieht sich auf eine Halbleiteranordnung mit einem Substrat, welches Silicium enthält, wobei eine Schicht auf diesem mindestens ein organisches Material aufweist und in der Schicht ein Durchgang zu dem Substrat mit quer zu der Schicht vorgesehenen Wänden vorhanden ist, während eine Metallschicht auf zumindest dem Teil des Substrats angeordnet ist, welcher an den Durchgang angrenzt, wobei das organische Material, welches die Wände des Durchgangs bildet, mit einer Oxidbeschichtung versehen und ein Metall in dem Durchgang vorgesehen ist.
  • Die vorliegende Erfindung bezieht sich ebenfalls auf ein Verfahren zur Herstellung einer Halbleiteranordnung, wonach:
    • – eine Metallschicht auf einem Substrat, welches Silicium enthält, vorgesehen wird,
    • – eine Schicht, welche mindestens ein organisches Material enthält, auf der Metallschicht vorgesehen wird,
    • – ein Durchgang in der Schicht aus organischem Material gebildet wird,
    • – eine Oxidbeschichtung unter Anwendung eines CVD-Verfahrens auf dem organischen Material aufgebracht wird, welches die Wände des Durchgangs bildet, die sich quer zu dem Substrat befinden, und
    • – der Durchgang in dem organischen Material mit einem Metall gefüllt wird.
  • Eine Anordnung dieser Art ist aus JP-A-10 284 600 bekannt. Bei der bekannten Anordnung ist auf einem Substrat eine Schicht aus organischem Material angeordnet, in welcher durch das so genannte Dual-Damascene-Verfahren eine Kontaktöffnung und ein Verbindungsgraben („Dual-Damascene"-Struktur) vorgesehen wurden, die mit einem leitfähigen Verbindungsmaterial, wie z.B. Al oder Cu, gefüllt sind. Auf den Wänden aus organischem Material, sowohl von der Kontaktöffnung als auch dem Verbindungsgraben, ist eine anorganische Schutzschicht vorgesehen. Das Material, aus dem die Schutzschicht besteht, ist zum Beispiel SiO2. Diese Schicht ist erforderlich, um zu verhindern, dass das Metall während der Abscheidung in die Damascene-Struktur (Metallisierung) eindringt und das organische Material beschädigt.
  • Es hat sich gezeigt, dass, zum Beispiel bei der Verwendung einer mit Cu gefüllten Damascene-Struktur, dieses Cu im Laufe der Zeit in das organische Material diffundiert. Wenn Al als das Verbindungsmaterial verwendet wird, entsteht das Problem, dass Al mit der Schutzschicht reagiert, so dass es nicht sehr gut möglich ist, eine gleichmäßige Füllung des Verbindungsgrabens und der Kontaktöffnung vorzusehen.
  • Der Erfindung liegt als Aufgabe zugrunde, eine Anordnung der eingangs beschriebenen Art vorzusehen, wobei eine verbesserte Barriere zwischen dem organischen Material und dem Verbindungsmaterial vorhanden ist, während gleichzeitig das organische Material während der verschiedenen Verfahrensschritte geschützt ist.
  • Zur Lösung dieser Aufgabe ist die erfindungsgemäße Anordnung dadurch gekennzeichnet, dass eine Metallbeschichtung, welche Ti oder Ta enthält, zwischen der Oxidbeschichtung und dem in dem Durchgang vorhandenen Metall vorgesehen ist.
  • Die Metallbeschichtung, welche Ti oder Ta enthält, verhindert, dass das leitende Verbindungsmaterial, mit dem die Damascene-Struktur gefüllt ist, in das organische Material diffundiert. Bei einer Cu-Metallisierung stellt eine Ta-Beschichtung, welche als eine Barriere dient, insbesondere auch eine gute Adhäsion des Cu in der Damascene-Struktur sicher. Wenn Al als das Verbindungsmaterial verwendet wird, stellt die Metallbeschichtung sicher, dass die Damascene-Struktur gleichmäßig mit Al gefüllt werden kann, ohne dass nachteilige Reaktionen an den Wänden der Kontaktöffnung und dem Verbindungsgraben auftreten.
  • Es sei erwähnt, dass die Anordnung einer Ti oder Ta enthaltenden Metallbeschichtung auf den Wänden der Kontaktöffnung und des Verbindungsgrabens an sich aus US-A-5 904 565 bekannt ist. Es ist jedoch die Aufgabe des in diesem Dokument beschriebenen Verfahrens, eine optimierte Stromleitung zwischen dem Cu und einer darunter liegenden Metallfläche zu erreichen. Eine organische Schicht, welche zu schützen ist, steht außer Diskussion. Die Kombination aus einer leitfähigen Barriere mit einer Oxidbeschichtung ist nicht offenbart und wird auch nicht vorgeschlagen.
  • Ein zusätzlicher Vorteil ist, dass bei der Anordnung gemäß der vorliegenden Erfindung keine Verunreinigung der Ti oder Ta enthaltenden Metallbeschichtung erfolgt. Wenn diese Beschichtung unmittelbar auf das organische Material aufgebracht wird, findet eine Reaktion statt, und die Metallbeschichtung wird durch das organische Material verunreinigt, mit dem Ergebnis, dass sie einen höheren Widerstand aufweist. Durch das Aufbringen einer Oxidbeschichtung zwischen der Metallbeschichtung und dem organischen Mate rial wird dieses Problem gelöst. Die Oxidbeschichtung sieht für das organische Material bei Reinigen der Kontaktfläche mit dem darunter liegenden Metall unter Anwendung einer Sputterätzbehandlung ebenfalls einen guten Schutz vor. Diese Sputterätzbehandlung wird ausgeführt, bevor die Ti oder Ta enthaltende Metallbeschichtung vorgesehen wird.
  • Das Verfahren gemäß der vorliegenden Erfindung ist dadurch gekennzeichnet, dass die Oxidbeschichtung unter Anwendung eines CVD-Verfahrens bei tiefen Temperaturen vorgesehen wird, und dass eine Ti oder Ta enthaltende Metallbeschichtung auf der Oxidbeschichtung vorgesehen wird, nachdem diese Oxidbeschichtung aufgebracht wurde.
  • In JP-A-10 284 600 wird die Oxidbeschichtung durch Plasma-CVD (chemische Aufdampfung, welche Fachkundigen bekannt ist) vorgesehen. Die Anwendung eines CVD-Verfahrens bei tiefen Temperaturen macht es jedoch möglich, sicherzustellen, dass die Dicke der Oxidbeschichtung an sämtlichen Stellen gleich ist. Dieses ist bei Anwendung von Plasma-CVD nicht möglich.
  • Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden im Folgenden näher beschrieben. Es zeigen:
  • 1 – ein Ausführungsbeispiel der Anordnung in der Phase, in der eine Struktur vorgesehen wurde, im Querschnitt;
  • 2 – das Ausführungsbeispiel, nachdem in der Struktur von 1 eine Oxidbeschichtung vorgesehen wurde;
  • 3 – das Ausführungsbeispiel nach Entfernen der Oxidbeschichtung von den horizontalen Oberflächen;
  • 4 – das Ausführungsbeispiel, nachdem das Metallisierungsverfahren abgeschlossen wurde; sowie
  • 5 – ein weiteres Ausführungsbeispiel, nachdem das Metallisierungsverfahren abgeschlossen wurde.
  • Die Anordnung von 1 weist ein Si-Substrat 1 mit einer auf diesem vorgesehenen, ersten Schicht 2 aus organischem Material auf. Auf der ersten Schicht 2 aus organischem Material befindet sich eine erste Oxidisolationsschicht 3 mit einer auf dieser angeordneten, zweiten Schicht 4 aus organischem Material. Auf der Oberseite dieser zweiten Schicht 4 aus organischem Material ist eine zweite Oxidisolationsschicht 5 vorgesehen. In der zweiten Oxidschicht 5 und der zweiten Schicht 4 aus organischem Material ist ein Durchgang 6 mit quer zu der Schicht vorgesehenen Wänden 7 so ausgebildet, dass er sich bis zu der ersten Oxidschicht 3 erstreckt. In der ersten Oxidschicht 3 und der ersten Schicht 2 aus organischem Material ist weiterhin ein Durchgang 8 mit quer zu der Schicht verlaufenden Wänden 9 so ausgebildet, dass er das darunter liegende Substrat 1 erreicht. Es ist eine Metallschicht 11 in Angrenzung an den Boden 10 des Durchgangs 8 in der ersten Oxidschicht 3 und der ersten Schicht 2 aus organischem Material vorgesehen. Die auf diese Weise vorgesehene Struktur ist als „Dual-Damascene"-Struktur bekannt. Das Vorhandensein dieser Struktur macht es möglich, zwei Metallschichten, welche in einem IC übereinander liegen, durch eine direkte Metallverbindung ohne dazwischen angeordnete Barriereschichten untereinander zu verbinden. Der Durchgang 6 bildet einen Verbindungsgraben und der Durchgang 8 eine Kontaktöffnung, welche einen Kontakt zu dem darunter liegenden Metall 11 ermöglicht.
  • 2 zeigt die nächste Phase in dem Verfahren, in welchem eine Oxidbeschichtung 12 auf der gesamten Struktur isotrop aufgebracht wird. Die Oxidbeschichtung wird durch ein CVD-Verfahren bei tiefen Temperaturen vorgesehen. Verbindungen, welche sich dafür besonders eignen, sind Bi-tert-butylaminosilan, bekannt unter dem Handelsnamen Bitbas®:
    Figure 00040001
    sowie Dimethylchlorsilan:
    Figure 00040002
  • Das CVD-Verfahren bei tiefen Temperaturen kann bei Temperaturen ≤ 450°C bei ausreichend hohem Druck ausgeführt werden. Das Verfahren ist dann ein langsames Verfahren, so dass eine gleichmäßig dünne Beschichtung 12 vorgesehen wird. Die Dicke der Beschichtung 12 ist vorzugsweise geringer als 10 nm, wobei ein typischer Wert bei 5 nm liegt.
  • In 3 wurde die Oxidbeschichtung 12 durch eine anisotrope Ätzbehandlung, welche an sich bekannt ist, entfernt, so dass diese lediglich noch auf den Seitenwänden 7 und 9 vorhanden ist. Die frei zugänglichen Wände 9 und 7 der ersten und der zweiten Schicht 2 und 4 aus organischem Material sind somit jeweils durch die Oxidbeschichtung 12 vollständig bedeckt.
  • 4 zeigt die Anordnung in der Phase, in welcher die Metallisierung abgeschlossen wurde. Nach Aufbringen und Ätzen der Oxidbeschichtung 12 wurde die Kontaktfläche mit ihrer Metallschicht 11 (dem Boden 10 von Durchgang 8) in einer Sputterätzbehandlung gereinigt. Sodann wird eine Ti oder Ta enthaltende Metallbeschichtung 13 über der gesamten Struktur vorgesehen und anschließend anisotrop weggeätzt, so dass nur noch auf der Oxidbeschichtung 12 auf den Seitenwänden 9 und 7 der ersten und zweiten Schicht 2 und 4 aus organischem Material jeweils eine Metallbeschichtung 13 verbleibt. Schließlich wird die Struktur mit einem leitenden Verbindungsmaterial 14, wie z.B. Cu oder Al, auf bekannte Weise gefüllt.
  • 5 zeigt ein weiteres Ausführungsbeispiel der Anordnung, bei welcher eine Metallbeschichtung 13 anisotrop weggeätzt wurde und infolgedessen nur noch auf den Oberflächen 10 und 15, die sich im Wesentlichen parallel zu den Schichten 2 und 4 aus organischem Material befinden, vorhanden ist. Diese Oberflächen 10 und 15 sind in den Durchgängen 6 und 8 vorgesehen. Dieses Ausführungsbeispiel wird vorzugsweise bei Cu-Metallisierung angewandt. Die Beschichtung 13, welche vorzugsweise aus Ta besteht, wirkt dann als eine Barriere zwischen dem Verbindungsmaterial 14 (Cu) und dem organischen Material 2, 4.
  • Das Verfahren gemäß der vorliegenden Erfindung ist nicht nur auf das oben erörterte Ausführungsbeispiel anwendbar. Das erfindungsgemäße Verfahren kann unter anderem bei einer so genannten Single-Damascene-Struktur angewandt werden, welche die gleiche wie die Struktur von 1, jedoch ohne eine zweite Schicht 4 aus organischem Material und eine zweite Oxidisolationsschicht 5, ist. Die dazwischen angeordneten Oxidisolationsschichten 3 und 5 sind für die Erfindung nicht wesentlich. Das Substrat 1, auf welchem die Metallschicht 11 vorgesehen ist, kann ebenfalls darunter liegende Metallisierungsstrukturen aufweisen. In dem oben erörterten Ausführungsbeispiel enthält das Substrat (1) Silicium, kann jedoch ebenfalls ein anderes geeignetes Halbleitermaterial, wie z.B. GaAs, enthalten. Das Substrat (1) kann ebenfalls durch eine, auf der Oberseite eines Trägers aus Isolationsmaterial vorgesehene Halbleiterschicht gebildet werden.

Claims (7)

  1. Halbleiteranordnung mit einem Substrat (1), wobei eine Schicht (2, 4) auf diesem mindestens ein organisches Material aufweist und in der Schicht (2, 4) ein Durchgang (6, 8) zu dem Substrat (1) mit quer zu der Schicht (2, 4) vorgesehenen Wänden (7, 9) vorhanden ist, während eine Metallschicht (11) auf zumindest dem Teil des Substrats (1) angeordnet ist, welcher an den Durchgang (6, 8) angrenzt, wobei das organische Material, welches die Wände (7, 9) des Durchgangs (6, 8) bildet, mit einer Oxidbeschichtung (12) versehen und ein Metall (14) in dem Durchgang (6, 8) vorgesehen ist, dadurch gekennzeichnet, dass eine Metallbeschichtung (13), welche Ti oder Ta enthält, zwischen der Oxidbeschichtung (12) und dem in dem Durchgang (6, 8) vorhandenen Metall (14) vorgesehen ist.
  2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, dass das Substrat (1) Silicium enthält.
  3. Halbleiteranordnung nach Anspruch 1 oder 2, wobei die Metallbeschichtung (13) ebenfalls auf den sich innerhalb des Durchgangs (6, 8) befindlichen Oberflächen (10, 15), welche im Wesentlichen parallel zu der Schicht (2, 4) vorgesehen sind, vorhanden ist.
  4. Verfahren zur Herstellung einer Halbleiteranordnung, wonach – eine Metallschicht (11) auf einem Substrat (1) vorgesehen wird, – eine Schicht (2, 4), welche mindestens ein organisches Material enthält, auf der Metallschicht (11) vorgesehen wird, – ein Durchgang (6, 8) in der Schicht (2, 4) aus organischem Material gebildet wird, – eine Oxidbeschichtung (12) unter Anwendung eines CVD-Verfahrens auf dem organischen Material aufgebracht wird, welches die Wände (7, 9) des Durchgangs (6, 8) bildet, die sich quer zu der Schicht (2, 4) befinden, und – der Durchgang (6, 8) in dem organischen Material (2, 4) mit einem Metall (14) gefüllt wird, dadurch gekennzeichnet, dass die Oxidbeschichtung (12) unter Anwendung eines CVD-Verfahrens bei tiefen Temperaturen vorgesehen wird, und dass eine Ti oder Ta enthaltende Metallbeschichtung (13) auf der Oxidbeschichtung (12) vorgesehen wird, nachdem diese Oxidbeschichtung (12) aufgebracht wurde.
  5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass ein Substrat (1) verwendet wird, welches Silicium enthält.
  6. Verfahren nach Anspruch 4 oder 5, dadurch gekennzeichnet, dass das CVD-Verfahren bei tiefen Temperaturen mit Bi-tert-butylaminosilan oder Dimethylchlorsilan ausgeführt wird.
  7. Verfahren nach Anspruch 4 oder 5, wobei die Ti oder Ta enthaltende Metallbeschichtung (13) ebenfalls auf den sich innerhalb des Durchgangs (6, 8) befindlichen Oberflächen (10, 15), welche im Wesentlichen parallel zu der Schicht (2, 4) angeordnet sind, vorgesehen ist.
DE60126207T 2000-03-20 2001-02-23 Halbleitervorrichtung und verfahren zu deren herstellung Expired - Lifetime DE60126207T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP00201006 2000-03-20
EP00201006 2000-03-20
PCT/EP2001/002134 WO2001071801A1 (en) 2000-03-20 2001-02-23 Semiconductor device and method of manufacturing same

Publications (2)

Publication Number Publication Date
DE60126207D1 DE60126207D1 (de) 2007-03-15
DE60126207T2 true DE60126207T2 (de) 2007-11-15

Family

ID=8171227

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60126207T Expired - Lifetime DE60126207T2 (de) 2000-03-20 2001-02-23 Halbleitervorrichtung und verfahren zu deren herstellung

Country Status (8)

Country Link
US (2) US6613668B2 (de)
EP (1) EP1183725B1 (de)
JP (1) JP2003528467A (de)
KR (1) KR100749970B1 (de)
AT (1) ATE352869T1 (de)
DE (1) DE60126207T2 (de)
TW (1) TWI228787B (de)
WO (1) WO2001071801A1 (de)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100749970B1 (ko) * 2000-03-20 2007-08-16 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 반도체 디바이스 및 그 제조 방법
US20030155657A1 (en) 2002-02-14 2003-08-21 Nec Electronics Corporation Manufacturing method of semiconductor device
US6751785B1 (en) * 2002-03-12 2004-06-15 Ubitech, Inc. System and method for limiting increase in capacitance due to dummy metal fills utilized for improving planar profile uniformity
TWI288443B (en) * 2002-05-17 2007-10-11 Semiconductor Energy Lab SiN film, semiconductor device, and the manufacturing method thereof
US6853079B1 (en) 2002-08-15 2005-02-08 National Semiconductor Corporation Conductive trace with reduced RF impedance resulting from the skin effect
US6740956B1 (en) * 2002-08-15 2004-05-25 National Semiconductor Corporation Metal trace with reduced RF impedance resulting from the skin effect
US6864581B1 (en) 2002-08-15 2005-03-08 National Semiconductor Corporation Etched metal trace with reduced RF impendance resulting from the skin effect
US6703710B1 (en) 2002-08-15 2004-03-09 National Semiconductor Corporation Dual damascene metal trace with reduced RF impedance resulting from the skin effect
US20040222527A1 (en) * 2003-05-06 2004-11-11 Dostalik William W. Dual damascene pattern liner
CN100483632C (zh) 2003-10-28 2009-04-29 株式会社半导体能源研究所 用于制造半导体器件的方法
JP2005167081A (ja) 2003-12-04 2005-06-23 Renesas Technology Corp 半導体装置およびその製造方法
US7341935B2 (en) * 2004-06-25 2008-03-11 Taiwan Semiconductor Manufacturing Co., Ltd. Alternative interconnect structure for semiconductor devices
TWI462179B (zh) * 2006-09-28 2014-11-21 Tokyo Electron Ltd 用以形成氧化矽膜之成膜方法與裝置
US8298628B2 (en) 2008-06-02 2012-10-30 Air Products And Chemicals, Inc. Low temperature deposition of silicon-containing films
KR101444707B1 (ko) * 2008-06-03 2014-09-26 에어 프로덕츠 앤드 케미칼스, 인코오포레이티드 실리콘 함유 막의 저온 증착
CN102376633A (zh) * 2010-08-26 2012-03-14 中国科学院微电子研究所 一种半导体结构及其制造方法
US10930548B2 (en) * 2019-01-17 2021-02-23 Micron Technology, Inc. Methods of forming an apparatus for making semiconductor dieves
US20230066891A1 (en) * 2021-08-30 2023-03-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure having verticle conductive graphene and method for forming the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4962414A (en) * 1988-02-11 1990-10-09 Sgs-Thomson Microelectronics, Inc. Method for forming a contact VIA
JPH10284600A (ja) 1997-03-31 1998-10-23 Sony Corp 半導体装置及びその製造方法
US5985762A (en) * 1997-05-19 1999-11-16 International Business Machines Corporation Method of forming a self-aligned copper diffusion barrier in vias
US5904565A (en) 1997-07-17 1999-05-18 Sharp Microelectronics Technology, Inc. Low resistance contact between integrated circuit metal levels and method for same
US6025264A (en) * 1998-02-09 2000-02-15 United Microelectronics Corp. Fabricating method of a barrier layer
US6245662B1 (en) * 1998-07-23 2001-06-12 Applied Materials, Inc. Method of producing an interconnect structure for an integrated circuit
KR100749970B1 (ko) * 2000-03-20 2007-08-16 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 반도체 디바이스 및 그 제조 방법
TW486801B (en) * 2000-04-07 2002-05-11 Taiwan Semiconductor Mfg Method of fabricating dual damascene structure

Also Published As

Publication number Publication date
US6613668B2 (en) 2003-09-02
US20010023121A1 (en) 2001-09-20
US20030211737A1 (en) 2003-11-13
DE60126207D1 (de) 2007-03-15
JP2003528467A (ja) 2003-09-24
EP1183725B1 (de) 2007-01-24
KR100749970B1 (ko) 2007-08-16
KR20020005750A (ko) 2002-01-17
US6667236B2 (en) 2003-12-23
WO2001071801A1 (en) 2001-09-27
ATE352869T1 (de) 2007-02-15
EP1183725A1 (de) 2002-03-06
TWI228787B (en) 2005-03-01

Similar Documents

Publication Publication Date Title
DE60126207T2 (de) Halbleitervorrichtung und verfahren zu deren herstellung
DE3021206C2 (de) Verfahren zur Herstellung von Leiterbahnen auf Halbleiterbauelementen
DE69226133T2 (de) Verbindungsstruktur einer Halbleiteranordnung und ein Herstellungsverfahren dafür
DE3781312T2 (de) Verfahren zur haftung einer schicht aus einem metall mit hohem schmelzpunkt auf einem substrat.
DE69522514T2 (de) Halbleiteranordnung und Herstellungsverfahren
DE69513501T2 (de) Niedrige dielektrizitätskonstanten-schichtentechnik
DE69625265T2 (de) Halbleiterstrukturen
DE69015564T2 (de) Vollverdiefte verbindungsstruktur mit titanium/wolfram und selektivem cvd-wolfram.
DE68916166T2 (de) Herstellen von selbstjustierenden Kontakten ohne Maske.
DE102004037089A1 (de) Technik zur Herstellung einer Passivierungsschicht vor dem Abscheiden einer Barrierenschicht in einer Kupfermetallisierungsschicht
DE2153103B2 (de) Verfahren zur Herstellung integrierter Schattungsanordnungen sowie nach dem Verfahren hergestellte integrierte Schaltungsanordnung
DE69318294T2 (de) VERBESSERTES VERFAHREN ZUR ISOLIERUNG VON SiO 2-SCHICHTEN UND PZT-, PLZT- UND PLATIN-SCHICHTEN.
DE4214391A1 (de) Verbindungsstrukturen fuer integrierte halbleiterschaltkreise und verfahren zum herstellen der verbindungsstrukturen
DE19844451A1 (de) Sperrschicht und Herstellungsverfahren dafür
DE69219529T2 (de) Verfahren zum Aufbringen einer Metall- oder Passivierenschicht mit hoher Haftung über einem isolierten Halbleitersubstrat
DE4239457C2 (de) Halbleiterwaferstruktur und Herstellungsverfahren dafür
DE19752637B4 (de) Verfahren zur Herstellung einer Leitungsanordnung einer Halbleitereinrichtung
DE4300355A1 (de)
DE19843624C1 (de) Integrierte Schaltungsanordnung und Verfahren zu deren Herstellung
EP0185787B1 (de) Plastikumhülltes Halbleiterbauelement
DE3634168A1 (de) Halbleitereinrichtung und herstellungsverfahren dafuer
DE102008049720B4 (de) Verfahren zum Passivieren freigelegter Kupferoberflächen in einer Metallisierungsschicht eines Halbleiterbauelements
DE4238080A1 (en) Through hole connection structure mfr. for multilayer integrated circuit - selectively etching insulating layer and using CVD process with gas containing titanium and forming conducting layers for coupling to connecting layer
DE69928146T2 (de) Metallisierungsstruktur auf einem fluorhaltigen Dielektrikum und Herstellungsverfahren dafür
DE102006053930B4 (de) Herstellungsverfahren für eine Transistor-Gatestruktur

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: NXP B.V., EINDHOVEN, NL

8328 Change in the person/name/address of the agent

Representative=s name: EISENFUEHR, SPEISER & PARTNER, 10178 BERLIN