DE69226133T2 - Verbindungsstruktur einer Halbleiteranordnung und ein Herstellungsverfahren dafür - Google Patents

Verbindungsstruktur einer Halbleiteranordnung und ein Herstellungsverfahren dafür

Info

Publication number
DE69226133T2
DE69226133T2 DE69226133T DE69226133T DE69226133T2 DE 69226133 T2 DE69226133 T2 DE 69226133T2 DE 69226133 T DE69226133 T DE 69226133T DE 69226133 T DE69226133 T DE 69226133T DE 69226133 T2 DE69226133 T2 DE 69226133T2
Authority
DE
Germany
Prior art keywords
layer
hole
level
titanium nitride
tungsten
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69226133T
Other languages
English (en)
Other versions
DE69226133D1 (de
Inventor
Atsushi C/O Mitsubishi Denki K. K.Isi Itami-Shi Hyogo-Ken Ishii
Kazuyoshi C/O Mitsubishi Denki K. K. Isi Itami-Shi Hyogo-Ken Maekawa
Akihiko C/O Mitsubishi Denki K. K.Isi Itami-Shi Hyogo-Ken Ohsaki
Yoshihumi C/O Mitsubishi Denki K. K. Isi Itami-Shi Hyogo-Ken Takata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE69226133D1 publication Critical patent/DE69226133D1/de
Application granted granted Critical
Publication of DE69226133T2 publication Critical patent/DE69226133T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/915Active solid-state devices, e.g. transistors, solid-state diodes with titanium nitride portion or region

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

    HINTERGRUND DER ERFINDUNG Gebiet der Erfindung
  • Die vqrliegende Erfindung bezieht sich auf eine Verbindungsstruktur von Halbleitervorrichtungen, und genauer gesagt auf die Verbindungsstruktur einer Halbleitervorrichtung, bei der jede von Mehrschicht-Verbindungsschichten über ein Verbindungsloch verbunden ist, und ein Verfahren zur Herstellung derselben.
  • Beschreibung der Hintergrundtechnik
  • Aluminiumschichten und Aluminiumlegierungsschichten mit niedrigem spezifischen Widerstand werden für die Verbindungen in Halbleitervorrichtungen weithin verwendet. In der letzten Zeit sind Verbindungen mit einer Mehrschicht-Struktur, die schwer schmelzbare Metalle/Metallverbindungen (Refraktärmetalle/Refraktärmetallverbindungen) wie Wolfram (W), Titannitrid (TiN), Nolybdensilizid (MoSi), die auf Aluminiumschichten und Aluminiumlegierungsschichten ausgebildet sind, aufweisen, zum Zweck der Verbesserung der Toleranz gegenüber Spannungsmigration und Elektromigration verwendet worden. Spannungsmigration ist ein Phänomen, bei dem die Verbindung aufgrund der Schichtspannung von Verbindungs-Isolierungsschichten und ähnlichem, die auf der Verbindung ausgebildet sind, unterbrochen wird. Elektromigration ist ein Phänomen, bei dem Metallatome bei hoher Stromdichte wandern, so daß lokale Hohlräume erzeugt werden, was in einer Erhöhung des Widerstandes und einer Trennung der Verbindung resultiert.
  • Unter den oben erwähnten Refraktärmetallen wird Titannitrid aufgrund seines geringen Lichtreflexionsvermögens weithin verwendet. Der Grund, warum ein niedrigeres Lichtreflexionsvermögens zu bevorzugen ist, wird unter Bezugnahme auf die Fig. 22 - 25 erläutert.
  • Unter Bezugnahme auf Fig. 22, eine Feldoxidschicht 3 und eine Siliziumoxidschicht 5 sind auf einem Siliziumsubstrat 1 ausgebildet. Eine Aluminiumverbindungsschicht 7 ist auf einer Siliziumoxidschicht 5 ausgebildet. Eine Refraktärmetallschicht 9, die ein relativ hohes Lichtreflexionsvermögen aufweist, ist auf der Aluminiumverbindungsschicht 7 ausgebildet. Eine Siliziumoxidschicht 11 ist auf der Refraktärmetallschicht 9 ausgebildet. Ein Resist 13 ist auf der Silizumoxidschicht 11 ausgebildet.
  • Es ist notwendig, ein Durchgangsloch in der Siliziumoxidschicht 11 auszubilden, um die Aluminiumverbindungsschicht 7 und eine andere Aluminiumverbindungsschicht, die später auf der Siliziumoxidschicht 11 ausgebildet wird, zu verbinden. Der Resist 13 wird unter Verwendung einer Maske 15 zum Zwecke der Ausbildung dieses Durchgangsloches belichtet. Das Bezugszeichen 17 bezeichnet einen Lichttransmissionsblockierabschnitt zum Blockieren der Transmission von Licht. Das Bezugszeichen 19 bezeichnet einen Lichttransmissionsabschnitt, der Licht durchläßt. Da ein Durchgangsloch über einer Stufe 6 in der Aluminiumverbindungsschicht 7 auszubilden ist, wird der Abschnitt des Resistes 13 über der Stufe 6 der Aluminiumverbindungsschicht 7 belichtet. Ein Teil des Lichtes erreicht die Refraktärmetallschicht 9, da der Resist 13 und die Siliziumoxidschicht 11 die Eigenschaft des Durchlassens von Licht aufweisen. Licht erreicht den Bereich in dem Refraktärmetall 9, der eine Stufe aufweist, die irregulär reflektiert. Dieses Licht der irregulären Reflexion belichtet den Resist 13 unter dem Lichttransmissionsblockierabschnitt 17.
  • Eig. 23 zeigt den Zustand nach der Belichtung, wobei 21 der belichtete Abschnitt des Resistes 13 ist. Da die Refraktärmetallschicht 9 ein hohes Lichtreflexionsvermögen aufweist, ist nicht nur der Abschnitt des Resistes 13 unter dem Lichttransmissionsabschnitt 19 sondern auch ein Teil des Abschnittes des Resistes 13 unter dem Lichttransmissionsblockierabschnitt 17 belichtet.
  • Unter Bezugnahme auf Fig. 24, der belichtete Abschnitt des Resistes 13 wird entfernt. Der verbleibende Resist 13 wird als eine Maske zum Ätzen der Siliziumoxidschicht 11 zum Ausbilden eines Durchgangsloches 23 verwendet.
  • Unter Bezugnahme auf Fig. 25, der Resist 13 ist entfernt und eine Aluminiumverbindungsschicht 25 wird auf der Siliziumoxidschicht 11 ausgebildet. Die Aluminiumverbindungsschicht 25 wird der vorbestimmten Musterung unterworfen. Dieses vervollständigt die elektrische Verbindung zwischen der Aluminiumverbindungsschicht 25 und der Aluminiumverbindungsschicht 7. Da der belichtete Abschnitt des Resistes aufgrund der irregulären Reflexion des Lichtes vergrößert worden ist, ist die Abmessung des Durchgangsloches 23 nicht die entworfene Abmessung W1 sondern die Abmessung W2. Die Abmessung W3 der Aluminiumverbindungsschicht 25 ist größer als W1 gemacht, wobei der Versatz der Maske in Betracht gezogen worden ist. Jedoch wird die Aluminiumverbindungsschicht 7 zur Zeit der Musterung der Aluminiumverbindungsschicht 25 ebenfalls geätzt, da die Abmessung des Durchgangsloches W2 geworden ist.
  • Dieses erläutert, warum Titannitrid mit einem niedrigen Lichtreflexionsvermögen weithin als Refraktärmetallschicht 9 verwendet wird. Da das Lichtreflexionsvermögen des Titannitrids niedrig ist, wird der Abschnitt des Resistes unter dem Lichttransmissionsblockierabschnitt 17 nicht, wie in Eig. 23, belichtet.
  • Eine Technik zur Ausbildung von Titannitrid auf einer Aluminiumverbindung ist in der Japanischen Patent-Offenlegungsschrift Nr. 63-259935 (1988) offenbart.
  • Es ist oben beschrieben worden, daß das hohe Lichtreflexionsvermögen der Refraktärmetallschicht 9 dafür verantwortlich ist, daß der Durchmesser des Durchgangsloches 13 größer als der Designwert wird. Dasselbe kann bezüglich des Musterns des Bereiches in der Aluminiumverbindungsschicht 7, der die Stufe aufweist, auf der die Refraktärmetallschicht 9 ausgebildet wird, gesagt werden. Die Abmessung der Aluminiumverbindungsschicht 7 an der Stufe unterscheidet sich von dem Designwert.
  • Ein mögliches Verfahren des elektrischen Verbindens einer Aluminiumverbindungsschicht in einer unteren Schicht und einer Aluminiumverbindungsschicht in einer oberen Schicht unter Verwendung von Titannitrid als das hoch schmelzbare Verfahren wird im folgenden unter Eezugnahme auf die Fig. 17 - 21 erläutert.
  • Unter Bezugnahme auf Fig. 17, die Dotierungsbereiche 43 und 45, die einen Abstand zwischen sich aufweisen, werden in der Nähe der Hauptoberfläche eines Siliziumsubstrates 27 ausgebildet. Eine Gateelektrode 47 wird auf der Hauptoberfläche des Siliziumsubstrates 27 zwischen den Dotierungsbereichen 43 und 45 ausgebildet. Die Gateelektrode 47 weist eine Mehrschichtstruktur auf, die aus einer Polysiliziumschicht 39 und einer Wolframsilizidschicht 37 ausgebildet ist. Das Bezugszeichen 41 bezeichnet eine Seitenwandisolierschicht. Die Gateelektrode 47, die Dotierungsbereiche 43, 45 und das Siliziumsubstrat 27 verwirklichen einen MOS(Metall Oxid Semiconductor = Metall-Oxid-Halbleiter)- Feldeffekttransistor.
  • An der Hauptoberfläche des Siliziumsubstrates 27 ist eine Feldoxidschicht 29 diesen MOS-Feldeffektransistor umgebend ausgebildet. Eine Siliziumoxidschicht 31 ist über der Feldoxidschicht 29 und der Gateelektrode 47 ausgebildet. Eine Aluminiumverbindungsschicht 49, die aus einer Aluminiumlegierungsschicht 33 und einer Titannitridschicht 35 ausgebildet ist, ist auf der Siliziumoxidschicht 31 vorgesehen.
  • Unter Bezugnahme auf Fig. 18, eine Siliziumoxidschicht 51 und ein Resist 53 sind aufeinanderfolgend über der gesamten Hauptoberfläche des Siliziumsubstrates 27 ausgebildet. Beim Ausbilden der Siliziumoxidschicht 51 tritt ein Phänomen, das Seitenhügelchen genannt wird, auf, wenn Silizium in der Aluminiumlegierungsschicht 33 enthalten ist. Dieses Hügelchen-Phänomen ist in Fig. 18 zu sehen, in der Hügeichen 63 in den Seitenwänden der Aluminiumlegierungsschicht 33 erzeugt sind. Seitenhügeichen 63 werden aufgrund der Hitze erzeugt, die bei der Ausbildung der Siliziumoxidschicht 51 auftritt. Die Erzeugung des Seitenhügelchens 63 verursacht eine elektrische Verbindung zwischen den Verbindungen, die tatsächlich getrennt sein sollten, was in einer Verminderung der Ausbeute und der Zuverlässigkeit resultiert.
  • Der Resist 53 wird zum Entfernen eines gewünschten Abschnittes des Resistes 53 belichtet. Dann wird, unter Verwendung des Resistes 53 als Maske, die Siliziumoxidschicht 51 einem reaktiven lonenätzen unter Verwendung von CHF&sub3;-Gas oder Gas vom CF&sub4;-Typ zur Ausbildung eines Durchgangsloches 55 unterworfen, wie es in Fig. 19 gezeigt ist.
  • Da der Unterschied der Ätzgeschwindigkeiten der Titannitridschicht und der Siliziumoxidschicht klein ist, wird die Titannitridschicht 35 durch dieses Ätzen zum Freilegen der Oberfläche der Aluminiumlegierungsschicht 33 geätzt. Falls die Aluminiumlegierungsschicht 33 freigelegt wird, wird die Oberflächenschicht der Aluminiumlegierungsschicht 33 geätzt. Das geätzte Al und das Atzgas reagieren zur Ausbildung eines Rückstandes 59 an der Seitenwand des Durchgangsloches 55. Der Rückstand 59 ist eine Verbindung aus Al, F und C.
  • Unter Bezugnahme auf Fig. 20, der Resist 53 wird durch Ablösen entfernt, aber der Rückstand 59 verbleibt aufgrund seiner niedrigen Flüchtigkeit. Es ist daher notwendig, den Rückstand 59 durch Ausführen eines Naßprozesses des Spülens und mit einer Ablöselösung vom organischen Typ und ähnlichem zu entfernen. Eine denaturierte Schicht 57 wird während dieses Prozesses erzeugt, falls die Aluminiumlegierungsschicht 33 freigelegt ist, aufgrund der hohen Reaktion der Aluminiumlegierung. Es gibt einige Fälle, in denen der Rückstand 59 nicht vollständig entfernt wird, so daß der Rückstand 59 und die denaturierte Schicht 57 zur selben Zeit existieren.
  • Unter Bezugnahme auf Fig. 21, eine Aluminiumverbindungsschicht 61 wird auf der Siliziumoxidschicht 51 ausgebildet, damit sie gemustert wird.
  • Falls ein Rückstand 59 in der Seitenwand des Durchgangsloches 55 verblieben ist, kann Aluminium nicht adäquat in das Durchgangsloch 55 eingebracht werden, was zu der Möglichkeit führt, daß die elektrische Verbindung zwischen den Aluminiumverbindungsschichten 59 und 61 defekt ist. Dies wird die Ausbeute und die Zuverlässigkeit der Halbleitervorrichtung vermindern.
  • Es gibt außerdem ein Problem dahingehend, daß die elektrische Verbin4ung zwischen den Aluminiumverbindungsschichten 61 und 49 defekt sein kann, falls die Menge der denaturierten Schicht 57 merklich ist, da die denaturierte Schicht 57 ein Isolator ist. Dies wird ebenfalls die Ausbeute und die Zuverlässigkeit der Halbleitervorrichtung vermindern.
  • Eine Näherung des Erhöhens der Schichtdicke des Titannitrids 35 kann zum Verhindern des Freilegens der Aluminiumlegierungsschicht 33 durch Ätzen in Betracht gezogen werden. Jedoch ist diese Näherung entgegengesetzt zum Erhalten des niedrigsten Lichtreflexionsvermögens, da das Reflexionsvermögen sein Minimum nur bei einer gewissen Dicke hat. Die Dicke der Titannitridschicht 35 kann auch vom Standpunkt der Planarität nicht erhöht werden.
  • Die JP-A-62-132359 hat die Verwendung einer TiW- oder W- Deckschicht als ein Mittel zum Unterdrücken einer Hügelchenausbildung an der Oberfläche der Aluminiumschicht in Betracht gezogen. Um die Diffusion von Si von dem Substrat und von Ti, W von der Deckschicht über Al-Korngrenzen zu unterdrücken und derart die Ausbildung einer Silizidschicht mit hohem Widerstand zu verhindern, wird eine Barrierenschicht, die aus TiN, TaN oder ZrN ausgebildet ist, vor dem Abdecken erzeugt.
  • Die JP-A-2-264433 offenbart die Verwendung einer Schicht aus einem hochgradig schwer schmelzbaren Metall oder einer hochgradig schwer schmelzbaren Metallverbindung als eine Antireflexionsbeschichtung auf der Aluminiumlegierung als ein Mittel zum Verbessern der Musterdefinition während der optischen Lithographie. Ein Beispiel wird mit einer Titannitrid, Aiuminiumoxid, Aluminiumlegierung-Struktur gegeben.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Angesichts des Vorhergehenden ist es eine Aufgabe der vorliegenden Erfindung, eine Verbindungsstruktur einer Halbleitervorrichtung anzugeben, die die Ausbildung eines Durchgangsioches mit einer gewünschten Abmessung mit einem zuverlässigen Kontakt in diesem erlaubt.
  • Eine zusätzliche Aufgabe der vorliegenden Erfindung ist es, ein Verfahren zum Herstellen einer Verbindungsstruktur einer Halbleitervorrichtung anzugeben, das die Ausbildung eines Durchgangsloches mit einer gewünschten Abmessung mit einem zuverlässigen Kontakt in dem Durchgangsloch erlaubt.
  • Bevorzugte Ausführungsformen der vorliegenden Erfindung können eine Verbindungsstruktur einer Halbleitervorrichtung liefern, die die Ausbildung eines Durchgangsloches mit einer gewünschten Abmessung mit einem zuverlässigen Kontakt in diesem in einer Halbleitervorrichtung mit einer Stufe in einer unteren Verbindung und einem Durchgangsloch über der Stufe erlaubt.
  • Bevorzugte Ausführungsformen der vorliegenden Erfindung können außerdem eine Verbindungsstruktur einer Halbleitervorrichtung liefern, die die Belichtung einer Schicht eines Hauptabschnittes in der unteren Verbindung selbst dann verhindern kann, wenn es eine große Differenz in der Tiefe zwischen einem ersten Durchgangsloch und einem zweiten Durchgangsloch gibt.
  • Bei Ausführungsformen der vorliegenden Erfindung ist es möglich, eine Verbindungsstruktur einer Halbleitervorrichtung zu liefern, die die Intensität von Licht, das an einer unteren Verbindung reflektiert wird, konstant halten kann.
  • Bei Ausführungsformen der vorliegenden Erfindung ist es möglich, eine Verbindungsstruktur einer Halbleitervorrichtung zu liefern, bei der die Erzeugung eines Seitenhügelchens verhindern werden kann.
  • Ein Verfahren zum Herstellen einer Halbleitervorrichtung und einer Halbleitervorrichtung in Übereinstimmung mit der vorliegenden Erfindung sind in den anhängenden Ansprüchen definiert.
  • Eine Verbindungsstruktur einer Halbleitervorrichtung, die die vorliegende Erfindung ausführt, enthält eine erste Verbindungsschicht, eine Isolierschicht, die auf der ersten Verbindungsschicht ausgebildet ist, die ein Durchgangsloch aufweist, das die Oberfläche der ersten Verbindungsschicht erreicht, und eine zweite Verbindungsschicht, die auf der Isolierschicht ausgebildet ist, die elektrisch mit der ersten Verbindungsschicht durch das Durchgangsloch verbunden ist. Die erste Verbindungsschicht enthält eine erste leitende Schicht, die ein Metall enthält, eine zweite leitende Schicht, die auf der ersten leitenden Schicht ausgebildet ist, und eine dritte leitende Schicht, die auf der zweiten leitenden Schicht ausgebildet ist. Unter den Ätzbedingungen für die Isolierschicht ist die Ätzgeschwindigkeit der zweiten leitenden Schicht langsamer als diejenige der dritten leitenden Schicht. Das Lichtreflexionsvermögen der dritten leitenden Schicht ist niedriger als dasjenige der zweiten leitenden Schicht.
  • Ein Verfahren zum Herstellen einer Verbindungsstruktur einer Halbleitervorrichtung, die die vorliegende Erfindung ausführt, enthält die Schritte des Ausbildens einer ersten leitenden Schicht, die ein Metall enthält, einer zweiten leitenden Schicht, und einer dritten leitenden Schicht in Abfolge auf der Hauptoberfläche eines Substrates. Eine Isolierschicht wird auf der ersten Verbindungsschicht, die die erste, zweite und dritte leitende Schicht enthält, ausgebildet. Unter den Ätzbedingungen der Isolierschicht ist die Ätzgeschwindigkeit der zweiten leitenden Schicht langsamer als diejenige der dritten leitenden Schicht gemacht. Das Lichtreflexionsvermögen der dritten leitenden Schicht ist niedriger als dasjenige der zweiten leitenden Schicht gemacht. Dann wird ein Resist auf der Isolierschicht ausgebildet. Der Resist wird in eine vorbestimmte Konfiguration durch Photolithographie gemustert. Unter Verwendung des Resists als Maske wird die Isolierschicht selektiv zur Ausbildung eines Durchgangsloches geätzt. Eine zweite Verbindungsschicht wird auf der Isolierschicht zum Verbinden der ersten und zweiten Verbindungsschicht durch das Durchgangsloch ausgebildet.
  • Da die Ätzgeschwindigkeit der zweiten leitenden Schicht niedriger als diejenige der dritten leitenden Schicht unter den Ätzbedingungen der Isolierschicht ist, kann die Belichtung der ersten leitenden Schicht aufgrund der Anwesenheit der zweiten leitenden Schicht selbst dann verhindert werden, falls die dritte leitende Schicht geätzt und entfernt wird, beim Ätzen eines Abschnittes der Isolierschicht zur Ausbildung eines Durchgangsloches.
  • Da die dritte leitende Schicht geätzt und entfernt werden kann, ist es möglich, für die dritte leitende Schicht ein Material auszuwählen, das ein niedrigeres Lichtreflexionsvermögen aufweist. Es ist außerdem möglich, die Dicke der dritten leitenden Schicht derart zu verwirklichen, daß sie das niedrigste Lichtreflexionsvermögen aufweist.
  • Das vorhergehende und andere Aufgaben, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden aus der folgenden detaillierten Beschreibung der vorliegenden Erfindung, wenn diese in Verbindung mit den begleitenden Zeichnungen genommen wird, offensichtlicher.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Fig. 1 ist eine Schnittansicht einer Halbleitervorrichtung, die eine erste Ausführungsform einer Verbindungsstruktur einer Halbleitervorrichtung entsprechend der vorliegenden Erfindung zeigt.
  • Fig. 2 ist eine Schnittansicht der Halbleitervorrichtung aus Fig. 1, die den ersten Schritt der Hersteilungsschritte derselben zeigt.
  • Fig. 3 ist eine Schnittansicht der Halbleitervorrichtung aus Fig. 1, die den zweiten Schritt der Hersteiiungsschritte derselben zeigt.
  • Fig. 4 ist eine Schnittansicht der Halbleitervorrichtung aus Fig. 1, die den dritten Schritt der Herstellungsschritte derselben zeigt.
  • Fig. 5 ist eine Schnittansicht der Halbleitervorrichtung aus Fig. 1, die den vierten Schritt der Herstellungsschritte derselben zeigt.
  • Fig. 6 ist eine Schnittansicht der Halbleitervorrichtung aus Fig. 1, die den fünften Schritt der Herstellungsschritte derselben zeigt.
  • Fig. 7 ist eine Schnittansicht der Halbleitervorrichtung aus Fig. 1, die den sechsten Schritt der Herstellungsschritte derselben zeigt.
  • Fig. 8 ist eine erste Modelldarstellung zur Erläuterung, daß unter den Ätzbedingungen der Plasmaoxidschicht die Schicht, die unter der Titannitridschicht 35 auszubilden ist, bevorzugterweise eine Ätzgeschwindigkeit aufweist, die höchstens 1/10 derjenigen der Plasmaoxidschicht ist.
  • Fig. 9 ist eine zweite Modelidarstellung zur Erläuterung, daß unter den Ätzbedingungen der Plasmaoxidschicht die Schicht, die unter der Titannitridschicht 35 auszubilden ist, bevorzugterweise eine Ätzgeschwindigkeit aufweist, die höchstens 1/10 derjenigen der Plasmaoxidschicht ist.
  • Fig. 10 ist ein Graph, der die Beziehung zwischen der Schichtdicke und dem Reflexionsvermögen von verschiedenen Metallen zeigt.
  • Fig. 11 ist eine Schnittansicht einer Verbindungsstruktur einer zweiten Ausführungsform einer Verbindungsstruktur einer Halbleitervorrichtung entsprechend der vorliegenden Erfindung.
  • Fig. 12 ist eine Schnittansicht einer Verbindungsstruktur, die eine dritte Ausführungsform einer Verbindungsstruktur einer Halbleitervorrichtung entsprechend der vorliegenden Erfindung zeigt.
  • Fig. 13 ist eine Schnittansicht einer Verbindungsstruktur, die eine vierte Ausführungsform einer Verbindungsstruktur einer Halbleitervorrichtung entsprechend der vorliegenden Erfindung zeigt.
  • Fig. 14 ist eine Schnittansicht einer Verbindungsstruktur, die eine fünfte Ausführungsform einer Verbindungsstruktur einer Halbleitervorrichtung entsprechend der vorliegenden Erfindung zeigt.
  • Fig. 15 ist ein Graph, der die Beziehung zwischen der thermischen Behandlungstemperatur und dem Widerstand einer Probe, die über Al ausgebildetes W aufweist, zeigt.
  • Fig. 16 ist ein Graph, der die Beziehung zwischen der Sputter- Ätzzeit und der gezählten Anzahl von Al und W aus einer Probe, die über Al ausgebildetes W aufweist, zeigt.
  • Fig. 17 ist eine Schnittansicht einer herkömmlichen Halbleitervorrichtung, die den ersten Schritt der Herstellungsschritte derselben zeigt.
  • Fig. 18 ist eine Schnittansicht einer herkömmlichen Verbindungsstruktur einer Halbleitervorrichtung, die den zweiten Schritt der Herstellungsschritte derselben zeigt.
  • Fig. 19 ist eine Schnittansicht einer herkömmlichen Verbindungsstruktur einer Halbleitervorrichtung, die den dritten Schritt der Herstellungsschritte derselben zeigt.
  • Fig. 20 ist eine Schnittansicht einer herkömmlichen Verbindungsstruktur einer Halbleitervorrichtung, die den vierten Schritt der Herstellungsschritte derselben zeigt.
  • Fig. 21 ist eine Schnittansicht einer herkömmlichen Verbindungsstruktur einer Halbleitervorrichtung, die den fünften Schritt der Hersteliungsschritte derselben zeigt.
  • Fig. 22 ist eine erste Schnittansicht einer Verbindungsstruktur zum Erläutern von Problemen, die aus der Reflexion von Licht durch Belichtung resultieren.
  • Fig. 23 ist eine zweite Schnittansicht einer Verbindungsstruktur zum Erläutern von Problemen, die aus der Reflexion von Licht durch Belichtung resultieren.
  • Fig. 24 ist eine dritte Schnittansicht einer Verbindungsstruktur zum Erläutern von Problemen, die aus der Reflexion von Licht durch Belichtung resultieren.
  • Fig. 25 ist eine vierte Schnittansicht einer Verbindungsstruktur zum Erläutern von Problemen, die aus der Reflexion von Licht durch Belichtung resultieren.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Fig. 1 ist eine Schnittansicht, die eine erste Ausführungsform einer Verbindungsstruktur einer Halbleitervorrichtung entsprechend der vorliegenden Erfindung zeigt. Dotierungsbereiche 43 und 45, die einen Abstand zwischen sich aufweisen, sind in der Nähe der Hauptoberfläche eines Siliziumsubstrates 27 ausgebildet. Das Substrat kann aus Ge, GaAs, InP, SiC, etc. ausgebildet sein. Eine Gateeiektrode 47 ist auf der Hauptoberfläche des Siliziumsubstrates 27 zwischen den Dotierungsbereichen 43 und 45 ausgebildet. Die Gateeiektrode 47 weist eine Mehrschichtstruktur auf, die aus einer Poiysiiiziumschicht 39 mit 0,2um Dicke und einer Wolframsiiizidschicht 37 mit 0,2um Dicke ausgebildet ist. Die Dotierungsbereiche 43 und 45, die Gateelektrode 47 und das Siliziumsubstrat 27 verwirklichen einen MOS-Feldeffekttransistor. Das Bezugszeichen 41 bezeichnet eine Seitenwandisolierschicht.
  • Eine Feldoxidschicht 29 von 0,Sum Dicke ist an der Hauptoberfiäche des Siliziumsubstrates 27 den MOS-Feideffekttransistor umgebend ausgebildet. Eine Siiiziumoxidschicht 31 von 1,0um Dicke ist über der Feldoxidschicht 29 und dem MOS-Feldeffekttransistor ausgebildet. Ein Barrierenmetall von 0,1um Dicke ist auf der Siliziumoxidschicht 31 ausgebildet.
  • Eine Aiuminiumverbindungsschicht 49 ist auf dem Barrierenmetall 56 ausgebildet. Die Aluminiumverbindungsschicht 49 weist eine Mehrschichtstruktur aus einer Aluminiumiegierungsschicht 33, einer Wolframschicht 58 und einer Titannitridschicht 37 auf. Die Aluminiumlegierungsschicht 33 weist eine Dicke von 0,4um auf und enthält Kupfer. Die Aluminiumlegierungsschicht kann durch eine Aiuminiumschicht oder eine Kupferschicht ersetzt werden. Die Dicken der Wolframschicht 58 und der Titannitridschicht 35 sind 0,lum bzw. 0,O3um.
  • Eine Siliziumoxidschicht 51 von 1,Oum Dicke ist auf der Aluminiumverbindungsschicht 49 ausgebildet. Eine Aluminiumverbindungsschicht 61 von 1,Oum Dicke, die Kupfer enthält, ist auf der Siliziumoxidschicht 51 ausgebildet. Die Aluminiumverbindungsschicht 49 und die Aluminiumverbindungsschicht 61 sind elektrisch durch ein Durchgangsloch 55 verbunden. Das Durchgangsloch 55 ist über einer Stufe 30 angeordnet. Die Titannitridschicht 35 ist innerhalb des Durchgangsloches 55 nicht zu sehen, da sie beim Ausbilden des Durchgangsloches 55 geätzt und entfernt worden ist.
  • Die Herstellungsschritte der ersten Ausführungsform der Verbindungsstruktur der Halbleitervorrichtung entsprechend der vorliegenden Erfindung werden im folgenden unter Bezugnahme auf die Fig. 2 - 7 erläutert.
  • Unter Bezugnahme auf Fig. 2, eine Aluminiumlegierungsschicht 33 wird durch Sputtern auf dem Barrierenmetall 56 ausgebildet.
  • Unter Bezugnahme auf Fig. 3, die Wolframschicht 58 und die Titannitridschicht 35 werden durch Sputtern in Abfolge auf der Aluminiumlegierungsschicht 33 ausgebildet.
  • Unter Bezugnahme auf Fig. 4, die Schichten der Aluminiumverbindungsschicht 49 und des Barrierenmetalles 56 werden über der Siliziumoxidschicht 31 unter Verwendung von reaktivem Ionenätzen getrennt.
  • Unter Bezugnahme auf Fig. 5, die Siliziumoxidschicht 51 wird unter Verwendung des Plasma-CVD(Chemical Vapor Deposition = Chemische Dampfabscheidung)-Verfahrens ausgebildet. Ein Seitenhügelchen wird nicht erzeugt, da in der Aluminiumlegierungsschicht 33 der ersten Ausführungsform kein Silizium enthalten ist. Die Siliziumoxidschicht kann unter Verwendung von Atmosphärendruck-CVD ausgebildet werden. Alternativ kann eine beschichtende Isolierschicht (zum Beispiel Schleuderbeschichtung auf Glas) anstelle der Siliziumoxidschicht ausgebildet werden.
  • Mit unter Bezugnahme auf Fig. 5, ein Resist 53 wird auf der Siliziumoxidschicht 51 ausgebildet. Ein Abschnitt des Resists 53 über dem Bereich, in dem ein Durchgangsloch auszubilden ist, wird belichtet. Da die Titannitridschicht 35 als die oberste Schicht der Aluminiumverbindungsschicht 49 in der ersten Ausführungsform verwendet wird, kann die Reflexion von Licht während des Belichtungsprozesses verhindert werden, um den Abmessungsfehler des belichteten Resists 53 innerhalb des erlaubten Bereiches zu halten.
  • Fig. 10 ist ein Graph, der die Beziehung zwischen der Schichtdicke und dem Lichtreflexionsvermögen von verschiedenen Materialien zeigt. Licht wird in das Aluminium gerichtet und so eingestellt, daß die Intensität des reflektierten Lichtes gleich zu derjenigen des einfallenden Lichtes ist. Unter der Bedingung, daß dieses Lichtreflexionsvermögens von Aluminium gleich 100% ist, wird das Licht auf einen Prüfling gerichtet und die Intensität des reflektierten Lichtes wird gemessen. Dieser gemessene Wert (%) zeigt das Verhältnis des Reflexionsvermögens bezüglich Aluminium an.
  • Fig. 10 zeigt, daß das Reflexionsvermögen von Titannitrid um den Wert von 30% liegt. Wolframsilizid, Wolfram und Titanwolfram zeigen entsprechend Werte von um die 50%. Es ist herausgefunden worden, daß die Abmessungsfehler der Durchgangslöcher und Verbindungsmuster innerhalb des erlaubten Wertebereiches sind, falls das Lichtreflexionsvermögen der obersten Schicht der Aluminiumverbindungsschicht 49 geringer als oder gleich zu 35% ist. Darum wird eine Titannitridschicht als die oberste Schicht der Aluminiumverbindungsschicht 49 verwendet. Obwohl das Lichtreflexionsvermögen von Silizium einen Wert von 30% in der Umgebung von boa zeigt, ist Silizium nicht für die vorliegende Erfindung geeignet. Falls Silizium anstelle von Titannitrid verwendet wird, wird Silizium mit dem darunterliegenden Wolfram während des Erwärmungsprozesses zur Ausbildung von Wolframsilizid kombinieren. Wolframsilizid weist ein hohes Lichtreflexionsvermögen auf, wie es in Fig. 10 gezeigt ist.
  • Die Schichtdicke des Titannitrids ist so zu wählen, daß sie 300- 500Å ist, da das Reflexionsvermögen von Titannitrid einen Wert von weniger als 30% zeigt, wenn die Schichtdicke desselben gleich 300-500Å ist.
  • Unter Bezugnahme auf Fig. 6, die Siliziumoxidschicht 51 wird einem reaktiven lonenätzen mit Gas vom CHF&sub3;/O&sub2;- oder CF&sub4;/O&sub2;-Typ unter Verwendung des Resists 53 als Maske zur Ausbildung des Durchgangsloches 55 unterworfen.
  • Die folgende Tabelle 1 zeigt das Ätzselektivitätsverhältnis von verschiedenen Materialien bezüglich einer Plasmaoxidschicht. Tabelle 1 (Beim Durchgangslochprozeß: Ätzgas CHF&sub3;/O&sub2;)
  • Tabelle 1 zeigt die Ätzgeschwindigkeit jedes Materials mit 1 als der Ätzgeschwindigkeit der Plasmaoxidschicht. Es kann aus der Tabelle 1 entnommen werden, das Titannitrid bei der Ausbildung eines Durchgangsloches geätzt und entfernt werden wird, da die Ätzgeschwindigkeit von Titannitrid gleich 1/2 ist. Im Gegensatz dazu ist die Ätzgeschwindigkeit von Wolfram gleich 1/15 und es wird daher nicht entfernt werden. Darum kann das Freilegen der Aluminiumlegierungsschicht 33 verhindert werden. Als ein Ergebnis kann die Erzeugung einer denaturierten Schicht und eines Rückstandes verhindert werden. Da die Aufgabe der vorliegenden Erfindung mit einer Schicht erreicht werden kann, die eine Ätzgeschwindigkeit aufweist, die niedriger als diejenige von Titannitrid ist, können Wolfram, Wolframsilizid und Molybdänsilizid in der vorliegenden Erfindung verwendet werden. Da ihre Ätzgeschwindigkeiten langsamer als diejenige von Titannitrid sind, werden beim Ätzen denaturierte Schichten und Rückstände nicht ausgebildet.
  • Die Ätzgeschwindigkeit wird abhängig von dem Typ der Isolierschicht, der zu ätzen ist, und dem Typ des Ätzgases variiert. Darum ist es notwendig, daß das Material der Schicht, die auf der Aluminiumlegierungsschicht ausgebildet ist, entsprechend den Typen der Isolierschicht und des Ätzgases zu ändern.
  • Die Tatsache, daß eine bevorzugtere Ätzgeschwindigkeit höchstens 1/10 ist, wird unter Bezugnahme auf die Fig. 8 und 9 erläutert, die Schnittansichten einer Halbleitervorrichtung zeigen. Fig. 8 zeigt eine während des Ätzprozesses, und Fig. 9 zeigt eine nach dem Ätzvorgang. Das Bezugszeichen 65 bezeichnet eine Feldoxidschicht. Eine Verbindungsschicht 67 ist auf der Feldoxidschicht 65 ausgebildet. Eine erste Zwischenschicht-Isolierschicht 69 ist überall über der Oberfläche eines Siliziumsubstrates ausgebildet. Aluminiumverbindungsschichten 49a, 49b und 49c sind mit Abständen zwischen sich auf der ersten Zwischenschicht- Isolierschicht 69 ausgebildet. Das Bezugszeichen 71 bezeichnet eine zweite Zwischenschicht-Isolierschicht. Ein Durchgangsloch 55a ist über der Aluminiumverbindungsschicht 49a ausgebildet. Ein Durchgangsloch 55b ist über der Aluminiumverbindungsschicht 49b ausgebildet.
  • Aufgrund der Wirkung der Verbindungsschicht 67 und der Feldoxidschicht 65 beträgt die Differenz in der Tiefe zwischen der Tiefe D des Durchgangsloches 55b und der Tiefe C des Durchgangsloches 55a oft mehr als lum. Es ist nicht zu bevorzugen, die Wolframschicht 58 aufioooä oder mehr aufzuwachsen. Die Erfahrung hat gezeigt, daß ein Hohlraum eher in der zweiten Zwischenschicht- Isolierschicht 71 zur Zeit der Ausbildung der zweiten Zwischenschicht-Isolierschicht 71 ausgebildet wird&sub1; falls das Aspektverhältnis (A/B) im Abstand zwischen den Verbindungen erhöht wird. Da die Dicke der Aluminiumlegierungsschicht 33 vom Gesichtspunkt der Leitfähigkeit nicht reduziert werden kann, ist die Dicke der Wolframschicht 58 bevorzugterweise 1000Å und darunter.
  • Der Wert von D-C wird zehn mal derjenige der Dicke der Wolframschicht 58, so daß ein Material, das eine Ätzgeschwindigkeit von nicht mehr als 1/10 aufweist, zu bevorzugen ist.
  • Der Betrag der Belichtung des Resistes wird entsprechend der Intensität des einfallenden Lichtes und der Intensität des reflektierten Lichtes bestimmt. Die Intensität des reflektierten Lichtes wird als die Summe der Intensität des Lichtes, das von der Aluminiumlegierungsschicht 33, von der Wolfrarnschicht 58 und von der Titannitridschicht 35 reflektiert wird, betrachtet. Ein stabiles Lichtreflexionsvermögen wird benötigt, um die Intensität des reflektierten Lichtes konstant zu halten. Es ist aus Fig. 10 zu entnehmen, daß Wolfram ein stabiles Lichtreflexionsvermögen bei einer Schichtdicke von mehr als 500Å aufweist. Darum ist die bevorzugte Schichtdicke der Wolframschicht gleich 500Å und darüber. Da der Wert von D-C mindestens 1um beträgt, wie oben beschrieben wurde, wird die zweite Zwischenschicht-Isolierschicht 71 zum Ausbilden eines Durchgangsloches 55b nach der Ausbildung des Durchgangsloches 55a um mehr als 1um geätzt. Es ist daher notwendig, eine Wolframschicht 58 mit einer Dicke von 1um/15, d.h. mindestens ungefähr 660Å, zu haben, um ein Freilegen der Aluminiumlegierungsschicht 33 der Aluminiumverbindungsschicht 49a zum Zeitpunkt der Ausbildung des Durchgangsloches 55b zu verhindern. Die Titannitridschicht 35 ist nicht betrachtet. Darum ist es notwendig, eine Wolframschicht 58 von mindestens 500Ä Dicke, wobei die Titannitridschicht 35 berücksichtigt wird, zu haben. Dies gilt auch für eine Wolfrarnsilizidschicht, die als ein Ersatz für eine Wolframschicht verwendet wird.
  • Unter Bezugnahme auf Fig. 7, der Resist 53 auf der Siliziumoxidschicht 51 wird entfernt. Die Aluminiumverbindungsschicht 61 wird auf der Siliziumoxidschicht 51 durch das Sputterverfahren ausgebildet. Die Aluminiumverbindungsschicht 61 hat durch das Loch 53 Kontakt mit der Wolframschicht 58. Dann wird die Aluminiumverbindungsschicht 61 einer vorbestimmten Musterung unterworfen. Dieses vervollständigt die Herstellungsschritte der ersten Ausführungsform der Verbindungsstruktur der Halbleitervorrichtung der vorliegenden Erfindung. Obwohl das Durchgangsloch 55 über der Stufe 30 bei der vorliegenden Ausführungsform ausgebildet wird, kann der Boden des Durchgangsloches 55 planar sein.
  • Fig. 11 ist eine Schnittansicht, die eine zweite Ausführungsform einer Verbindungsstruktur einer Halbleitervorrichtung entsprechend der vorliegenden Erfindung zeigt. Die Aluminiumverbindungsschicht 49 und die Aluminiumverbindungsschicht 73, die über dieser angeordnet ist, sind elektrisch durch ein Durchgangsloch verbunden. Die Aluminiumverbindungsschicht 73 weist eine Mehrschichtstruktur aus einer Aluminiumlegierungsschicht 75 und einer Titannitridschicht 77 auf. Da die Aluminiumverbindungsschicht 73 die obere Schicht ist, wird über der Aluminiumverbindungsschicht 73 ein Ätzen nicht ausgeführt. Darum ist es nicht notwendig, eine Wolfrarnschicht auf der Aluminiumverbindungsschicht 73 auszubilden. Die Titannitridschicht 77 wird benötigt, dabei muß bei der Aluminiumverbindungsschicht 73 eine Belichtung ausgeführt wird.
  • Die Titannitridschicht 77 wird bevorzugterweise nach dem Mustern der Aluminiumverbindungsschicht 73 entfernt. Dieses ist so, da ein Drahtbonden von Aluminium in der Zuverlässigkeit besser als dasjenige von Titannitrid ist.
  • Fig. 12 ist eine Schnittansicht, die eine dritte Ausführungsform der Verbindungsstruktur einer Halbleitervorrichtung entsprechend der vorliegenden Erfindung zeigt. Die Aluminiumverbindungsschicht 79 weist eine Mehrschichtstruktur aus einer Titanschicht 85, einer Titannitridschicht 87, einer Aluminiumlegierungsschicht 83 und einer Titannitridschicht 81 auf, eine solche Struktur kann das Haftvermögen zwischen der Aluminiumverbindungsschicht 49 und der Aluminiumverbindungsschicht 79 verbessern, da die Wolframschicht 58 und die Titanschicht 85, die Titanschicht 85 und die Titannitridschicht 87, die Titannitridschicht 87 und die Aluminiumlegierungsschicht 83 eine überlegene Kontaktfähigkeit aufweisen.
  • Fig. 13 ist eine Schnittansicht, die eine vierte Ausführungsform einer Verbindungsstruktur einer Halbleitervorrichtung entsprechend der vorliegenden Erfindung zeigt. Die Aluminiumverbindungsschichten 73 und 49 sind elektrisch durch Wolfram 89, das in dem Durchgangsloch 55 ausgebildet ist, verbunden. Die Abmessung des Durchgangsloches 55 ist entsprechend der Miniaturisierung der Halbleitervorrichtungen minimiert. Falls die Abmessung des Durchgangsloches 55 kleiner als ein vorbestimmter Wert wird, kann Aluminium innerhalb des Durchgangsloches 55 durch Sputtern nicht ausgebildet werden. In diesem Fall wird ein metallselektives CVD-Verfahren verwendet. Durch Verwenden dieses Verfahrens zur Ausbildung von Wolfram 59 in dem Durchgangsloch 55 wird das Haftvermögen nicht verschlechtert, da das Wolfram 89 und die Wolframschicht 58 vom selben Typ sind. Es ist außerdem möglich, den Widerstand in dem Kontakt zu reduzieren, da Fremdmetallverbindungen nicht erzeugt werden.
  • Fig. 14 ist eine Schnittansicht einer Verbindungsstruktur einer Halbleitervorrichtung entsprechend einer fünften Ausführungsform der vorliegenden Erfindung. Der Unterschied von der zweiten Ausführungsform aus Fig. 11 liegt darin, daß eine Al&sub2;O&sub3;-Schicht 91 zwischen der Aluminiumlegierungsschicht 33 und der Wolframschicht 58 ausgebildet ist. Die Al&sub2;O&sub3;-Schicht 91 wird durch Aussetzen der Aluminiumlegierungsschicht 33 an die Atmosphäre ausgebildet.
  • Die Aluminiumlegierung reagiert leicht mit Wolfram zur Ausbildung einer Schicht mit hohem Widerstand. Die Al&sub2;O&sub3;-Schicht 91 wird zwischen der Aluminiumlegierungsschicht 33 und der Wolframschicht 58 bei der fünften Ausführungsform ausgebildet, so daß eine Schicht mit hohem Widerstand nicht erzeugt werden wird.
  • Die Reaktion der Aluminiumlegierung mit Wolfram, die durch die Anwesenheit Al&sub2;O&sub3; zwischen der Aluminiumlegierung und Wolfram unterdrückt wird, wird im folgenden entsprechend von experimentellen Ergebnissen beschrieben. Das Muster 1 weist eine Wolframschicht auf, die ausgebildet ist, nachdem eine Aluminiumlegierung ausgebildet ist. In dem Muster 1 existiert Al&sub2;O&sub3; zwischen der Grenzfläche der Aluminiumlegierung und von Wolfram. Vier Stücke des Musters 1 wurden vorbereitet. Das Muster 2 weist eine Aluminiumlegierung auf, die ausgebildet worden ist, gefolgt durch das Aussetzen an die Atmosphäre und die Ausbildung einer Wolframschicht. An der Grenzfläche der Aluminiumlegierung und von Wolfram existiert Al&sub2;O&sub3;. Drei Stücke des Musters 2 wurden vorbereitet.
  • Ein Muster 1 wurde nicht mit einem thermischen Prozeß behandelt und der Widerstand wurde gemessen. Ein anderes Muster 1 wurde mit einem thermischen Prozeß für zehn Stunden bei 400ºC behandelt, und der Widerstand wurde gemessen. Ein weiteres Muster 1 wurde mit einem thermischen Prozeß für zehn Stunden bei 425ºC behandelt, und der Widerstand wurde gemessen. Ein abermals weiteres Muster 1 wurde mit einem thermischen Prozeß für zehn Stunden bei 450ºC behandelt, und der Widerstand wurde gemessen. Das Muster 2 wurde den selben Bedingungen unterworfen. Jedoch wurde der Widerstand nicht gemessen, nachdem es für zehn Stunden bei 425ºC thermisch behandelt wurde. Die thermischen Prozesse wurden alle unter einer N&sub2;-Atmosphäre ausgeführt. Die Ergebnisse sind in Fig. 15 gezeigt.
  • Der Widerstand in Muster 1 steigt an, aber nicht in Muster 2. Es ist daher zu verstehen, daß eine Schicht mit hohem Widerstand in Muster 2 nicht ausgebildet ist.
  • Drei Stücke des Musters 1 wurden neuerlich vorbereitet. Ein Muster 1 wurde für dreißig Minuten bei 450ºC thermisch behandelt. Ein anderes Muster 1 wurde für drei Stunden bei 450ºC thermisch behandelt. Ein weiteres Muster 1 wurde für 10 Stunden bei 450ºC thermisch behandelt. Ein Muster 2 wurde neuerlich vorbereitet. Dieses Muster 2 wurde für zehn Stunden bei 450ºC thermisch behandelt.
  • Die Muster von 1 und 2 wurden durch Sputtern geätzt, wobei die Anzahl von Al und W pro Sekunde gemessen wurde. Da die obere Schicht W ist und die untere Schicht Al ist, geht das zu ätzende Subjekt mit dem Lauf der Zeit von W zu Al über. Die Ergebnisse sind in Fig. 16 gezeigt.
  • Es ist aus Fig. 16 zu sehen, daß die gezählte Anzahl von W größer in Muster 1 als in Muster 2 bei der Ätzzeit von 10-20 Minuten ist. Es ist daher zu verstehen, daß in Muster 1 W in Al diffundiert ist. In anderen Worten, W und Al reagieren miteinander.
  • Selbst falls die dritte leitende Schicht beim Ausbilden eines Durchgangsloches geätzt und entfernt wird, das Freilegen der ersten leitenden Schicht, die Metall enthält, kann verhindert werden, da es in der Verbindungsstruktur der Halbleitervorrichtungen entsprechend der vorliegenden Erfindung die zweite leitende Schicht gibt. Dieses eliminiert das Problem, daß denaturierte Schichten und Rückstände aufgrund des Freilegens der ersten leitenden Schicht ausgebildet werden.
  • Da die dritte leitende Schicht geätzt und entfernt werden kann, ist es möglich, ein Material mit niedrigem Lichtreflexionsvermögen für die dritte leitende Schicht auszuwählen. Es ist außerdem möglich, die dritte leitende Schicht zu einer Dicke aufzuwachsen, bei der das Lichtreflexionsvermögen minimal ist. Das Problem, daß der durch die Maske belichtete Bereich vergrößert wird, so daß die Abmessung des Durchgangsloches größer als der Designwert aufgrund eines hohen Lichtreflexionsvermögens erweitert wird, kann vermieden werden.
  • Getrennte Schichten zum Unterdrücken des Lichtreflexionsvermögens und des Freilegens der Leitungsschichten gibt eine leichte Materialauswahl.
  • Obwohl die vorliegende Erfindung im Detail beschrieben und illustriert worden ist, ist klar zu verstehen, daß das selbe nur zum Zwecke der Illustration und des Beispiel dienend und nicht als Beschränkung verstanden werden kann, wobei der Umfang der vorliegenden Erfindung nur durch die Begriffe der anhängenden Ansprüche begrenzt ist.

Claims (18)

1. Verfahren zum Herstellen einer Halbleitervorrichtung, das die Schritte aufweist:
Ausbilden, auf einer Oberfläche eines Halbleitersubstrates (27, 29, 31, 56), einer Metalisationsschicht (49) eines ersten Niveaus, die aus einer ersten leitenden Schicht (33) aus einem Material, das aus Aluminium, Aluminiumlegierungen aus Kupfer, oder Kupfer ausgewählt ist, und einer bedeckenden Schicht (35) mit niedrigem Reflexionsvermögen aus Titannitrid mit einer Dicke zwischen 0,03 und 0,05um inklusive besteht;
Ausbilden einer Plasma-abgeschiedenen Sih ziumoxid- Isolierschicht (51) auf der Oberfläche der Metalisationsschicht (49) des ersten Niveaus;
Ausbilden einer fotolithographisch definiert gemusterten Schicht aus Resist (53) auf der Isolierschicht;
Reaktives lonenätzen der Isolierschicht (51) und der Schicht (35) mit niedrigem Reflexionsvermögen unter Verwendung der gemusterten Schicht aus Resist (53) als Maske unter Verwendung eines gasförmigen Fluorkohlenstoff-Ätzmittels aus entweder CF&sub4;/O&sub2; oder CHF&sub3;/O&sub2; zur Ausbildung eines Durchgangsloches (55); und
nach der Entfernung des Resistes (53), Ausbilden einer Metalisationsschicht (61) eines zweiten Niveaus, die mit der Metalisationsschicht (61) des ersten Niveaus über das Durchgangsloch (55) verbunden ist; bei dem
die Metalisationsschicht (49) des ersten Niveaus mit einer Zwischenschicht (58) aus einem Material, das aus Wolfram, Wolframsilizid oder Molybdänsilizid ausgewählt ist, das gegenüber dem Ätzmittel resistenter als die Schicht (35) mit niedrigem Reflexionsvermögen ist, ausgebildet ist und welche Zwischenschicht nach der ersten leitenden Schicht (33) und vor der Schicht (35) mit niedrigem Reflexionsvermögen ausgebildet ist, so daß sie zwischen diesen liegt; und
das Ätzen durch das Ätzmittel nach dem Durchdringen der Schicht (35) mit niedrigem Reflexionsvermögen und dem Freilegen der Zwischenschicht (58), aber bevor die erste leitende Schicht (33) erreicht wird, eingestellt wird.
2. Verfahren nach Anspruch 1, bei dem das Durchgangsloch (55) über einer Stufe (30) in dem Substrat (27, 29, 31, 56) angeordnet ist.
3. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Ätzgeschwindigkeit der Zwischenschicht (58) höchstens 1/10 derjenigen der Isolierschicht (51) ist.
4. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Zwischenschicht (58) eine Dicke von 0,1um oder weniger aufweist.
5. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Metalisationsschicht (73) des zweiten Niveaus derart ausgebildet ist, daß sie eine leitende Hauptschicht (75), die die Zwischenschicht kontaktiert, und eine erste Titannitrid enthaltende Schicht (77), die auf der leitenden Hauptschicht ausgebildet ist, aufweist.
6. Verfahren nach Anspruch 5, bei dem die Metalisationsschicht (79) des zweiten Niveaus derart ausgebildet wird, daß sie weiterhin eine zweite Titannitrid enthaltende Schicht (87), die unter der leitenden Hauptschicht (83) ausgebildet ist, und eine Titan enthaltende Schicht (85), die unter der zweiten Titannitrid enthaltenden Schicht (87) ausgebildet ist, aufweist, wobei die Titan enthaltende Schicht in Kontakt mit der Zwischenschicht (58) durch das Durchgangsloch ist.
7. Verfahren nach einem der vorhergehenden Ansprüche, bei dem Wolfram (89) in dem Durchgangsloch (55) zum elektrischen Verbinden der Metalisationsschicht (49) des ersten Niveaus und der Metalisationsschicht (73) des zweiten Niveaus ausgebildet wird.
8. Verfahren nach Anspruch 7, bei dem das Wolfram in dem Durchgangsloch durch ein selektives CVD- Verfahren nach der Ausbildung des Loches ausgebildet wird.
9. Verfahren nach einem der vorhergehenden Ansprüche, bei dem eine Al&sub2;O&sub3;-Schicht (91) zwischen der ersten leitenden Schicht und der Zwischenschicht (58) ausgebildet wird.
10. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Metalisationsschicht (49) des ersten Niveaus auf einem Barrierenmetall (56) ausgebildet wird.
11. Halbleitervorrichtung, die aufweist:
ein Halbleitersubstrat (27, 29, 31, 56);
eine Metalisationsschicht (49) eines ersten Niveaus, die eine erste leitende Schicht (33) aus Aluminium, Aluminiumlegierung aus Kupfer, oder Kupfer und eine bedeckende Schicht (35) mit niedrigem Reflexionsvermögen aus Titannitrid mit einer Dicke zwischen 0,03 und 0,05um inklusive aufweist;
eine Isolationsschicht (51), die auf der Oberfläche der Metahsationsschicht (49) des ersten Niveaus ausgebildet ist; und
eine Metalisationsschicht (61) eines zweiten Niveaus, die mit der Metalisationsschicht (49) des ersten Niveaus über ein Durchgangsloch (55) in der Isolierschicht (51) verbunden ist;
wobei die Vorrichtung weiterhin aufweist:
eine Zwischenschicht (58) aus einem Wolfram-, Wolframsilizidoder Molybdänsilizid-Material zwischen der ersten leitenden Schicht (33) und der Schicht (35) mit niedrigem Reflexionsvermögen, wobei sich das Durchgangsloch (55) durch die Schicht (35) mit niedrigem Reflexionsvermögen erstreckt, um die Zwischenschicht (58) an seiner Basis freizulegen.
12. Vorrichtung nach Anspruch 11, bei der die Metalisationsschicht (49) des ersten Niveaus eine Stufe (30) aufweist, wobei das Durchgangsloch (55) über der Stufe (30) angeordnet ist.
13. Vorrichtung nach Anspruch 11 oder 12, bei der die Zwischenschicht (58) eine Dicke von 0,1um oder weniger aufweist.
14. Vorrichtung nach einem der Ansprüche 11 bis 13, bei der die Metalisationsschicht (73) des zweiten Niveaus eine leitende Hauptschicht (75), die die Zwischenschicht kontaktiert, und eine erste Titannitrid enthaltende Schicht (77), die auf der leitenden Hauptschicht ausgebildet ist, aufweist.
15. Vorrichtung nach Anspruch 14, bei der die Metalisationsschicht (79) des zweiten Niveaus weiter eine zweite Titannitrid enthaltende Schicht (87), die unter der leitenden Hauptschicht (83) ausgebildet ist, und eine Titan enthaltende Schicht (85), die unter der zweiten Titannitrid enthaltenden Schicht (87) ausgebildet ist, aufweist, wobei die Titan enthaltende Schicht in Kontakt mit der Zwischenschicht (58) durch das Durchgangsloch ist.
16. Vorrichtung nach einem der Ansprüche 11 bis 15, bei der die Metalisationsschicht (49) des ersten Niveaus und die Metalisationsschicht (73) des zweiten Niveaus elektrisch durch Wolfram (89), das in dem Durchgangsloch (55) ausgebildet ist, verbunden sind.
17. Vorrichtung nach einem der Ansprüche 11 bis 16, die eine Al&sub2;O&sub3;-Schicht (91), die zwischen der ersten leitenden Schicht und der Zwischenschicht (58) positioniert ist, aufweist.
18. Vorrichtung nach einem der Ansprüche 11 bis 17, bei der die Metalisationsschicht (49) des ersten Niveaus auf einem Barrierenmetall (56) angeordnet ist.
DE69226133T 1991-04-26 1992-04-24 Verbindungsstruktur einer Halbleiteranordnung und ein Herstellungsverfahren dafür Expired - Fee Related DE69226133T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP9708891 1991-04-26
JP3291296A JP2811131B2 (ja) 1991-04-26 1991-11-07 半導体装置の配線接続構造およびその製造方法

Publications (2)

Publication Number Publication Date
DE69226133D1 DE69226133D1 (de) 1998-08-13
DE69226133T2 true DE69226133T2 (de) 1998-12-24

Family

ID=26438295

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69226133T Expired - Fee Related DE69226133T2 (de) 1991-04-26 1992-04-24 Verbindungsstruktur einer Halbleiteranordnung und ein Herstellungsverfahren dafür

Country Status (4)

Country Link
US (3) US5313100A (de)
EP (1) EP0516279B1 (de)
JP (1) JP2811131B2 (de)
DE (1) DE69226133T2 (de)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960001601B1 (ko) * 1992-01-23 1996-02-02 삼성전자주식회사 반도체 장치의 접촉구 매몰방법 및 구조
JPH06120218A (ja) * 1992-10-02 1994-04-28 Miyazaki Oki Electric Co Ltd 半導体素子の金属配線
JPH06140396A (ja) * 1992-10-23 1994-05-20 Yamaha Corp 半導体装置とその製法
US6690044B1 (en) * 1993-03-19 2004-02-10 Micron Technology, Inc. Approach to avoid buckling BPSG by using an intermediate barrier layer
US5635763A (en) * 1993-03-22 1997-06-03 Sanyo Electric Co., Ltd. Semiconductor device having cap-metal layer
JP3401843B2 (ja) * 1993-06-21 2003-04-28 ソニー株式会社 半導体装置における多層配線の形成方法
JPH07135188A (ja) * 1993-11-11 1995-05-23 Toshiba Corp 半導体装置の製造方法
US5466627A (en) * 1994-03-18 1995-11-14 United Microelectronics Corporation Stacked capacitor process using BPSG precipitates
US5482885A (en) * 1994-03-18 1996-01-09 United Microelectronics Corp. Method for forming most capacitor using poly spacer technique
US5512768A (en) * 1994-03-18 1996-04-30 United Microelectronics Corporation Capacitor for use in DRAM cell using surface oxidized silicon nodules
US5492848A (en) * 1994-03-18 1996-02-20 United Microelectronics Corp. Stacked capacitor process using silicon nodules
US5482882A (en) * 1994-03-18 1996-01-09 United Microelectronics Corporation Method for forming most capacitor using polysilicon islands
US5427974A (en) * 1994-03-18 1995-06-27 United Microelectronics Corporation Method for forming a capacitor in a DRAM cell using a rough overlayer of tungsten
US5571751A (en) * 1994-05-09 1996-11-05 National Semiconductor Corporation Interconnect structures for integrated circuits
US5523259A (en) * 1994-12-05 1996-06-04 At&T Corp. Method of forming metal layers formed as a composite of sub-layers using Ti texture control layer
US5605856A (en) * 1995-03-14 1997-02-25 University Of North Carolina Method for designing an electronic integrated circuit with optical inputs and outputs
DE69625265T2 (de) * 1995-03-28 2003-09-04 Texas Instruments Inc., Dallas Halbleiterstrukturen
JP3307152B2 (ja) * 1995-05-09 2002-07-24 ヤマハ株式会社 自動演奏制御装置
JP2814951B2 (ja) * 1995-05-31 1998-10-27 日本電気株式会社 半導体装置の製造方法
US5892282A (en) * 1995-05-31 1999-04-06 Texas Instruments Incorporated Barrier-less plug structure
US5712510A (en) * 1995-08-04 1998-01-27 Advanced Micro Devices, Inc. Reduced electromigration interconnection line
US5641992A (en) * 1995-08-10 1997-06-24 Siemens Components, Inc. Metal interconnect structure for an integrated circuit with improved electromigration reliability
JP2917940B2 (ja) * 1996-11-20 1999-07-12 日本電気株式会社 半導体装置の製造方法
JP3751392B2 (ja) * 1996-12-27 2006-03-01 長野計器株式会社 半導体素子の電極構造およびその製造方法
KR100430685B1 (ko) * 1996-12-31 2004-07-27 주식회사 하이닉스반도체 반도체소자의금속배선형성방법
US5780363A (en) * 1997-04-04 1998-07-14 International Business Machines Coporation Etching composition and use thereof
TW408433B (en) * 1997-06-30 2000-10-11 Hitachi Ltd Method for fabricating semiconductor integrated circuit
US6222271B1 (en) * 1997-07-15 2001-04-24 Micron Technology, Inc. Method of using hydrogen gas in sputter deposition of aluminum-containing films and aluminum-containing films derived therefrom
US5969423A (en) * 1997-07-15 1999-10-19 Micron Technology, Inc. Aluminum-containing films derived from using hydrogen and oxygen gas in sputter deposition
US5965465A (en) * 1997-09-18 1999-10-12 International Business Machines Corporation Etching of silicon nitride
US6150282A (en) * 1997-11-13 2000-11-21 International Business Machines Corporation Selective removal of etching residues
US6033996A (en) * 1997-11-13 2000-03-07 International Business Machines Corporation Process for removing etching residues, etching mask and silicon nitride and/or silicon dioxide
US6057238A (en) * 1998-03-20 2000-05-02 Micron Technology, Inc. Method of using hydrogen and oxygen gas in sputter deposition of aluminum-containing films and aluminum-containing films derived therefrom
US6147409A (en) * 1998-06-15 2000-11-14 Lsi Logic Corporation Modified multilayered metal line structure for use with tungsten-filled vias in integrated circuit structures
US6380072B2 (en) 1998-08-04 2002-04-30 Mosel Vitelic Inc. Metallizing process of semiconductor industry
US6117796A (en) * 1998-08-13 2000-09-12 International Business Machines Corporation Removal of silicon oxide
US6200891B1 (en) 1998-08-13 2001-03-13 International Business Machines Corporation Removal of dielectric oxides
KR100516748B1 (ko) * 1998-12-24 2005-10-26 주식회사 하이닉스반도체 반도체소자의 미세패턴 형성방법
US6096651A (en) * 1999-01-11 2000-08-01 Taiwan Semiconductor Manufacturing Company Key-hole reduction during tungsten plug formation
US6380625B2 (en) * 1999-01-13 2002-04-30 Advanced Micro Devices, Inc. Semiconductor interconnect barrier and manufacturing method thereof
US6657376B1 (en) 1999-06-01 2003-12-02 Micron Technology, Inc. Electron emission devices and field emission display devices having buffer layer of microcrystalline silicon
US6650043B1 (en) * 1999-07-20 2003-11-18 Micron Technology, Inc. Multilayer conductor structure for use in field emission display
US7052350B1 (en) 1999-08-26 2006-05-30 Micron Technology, Inc. Field emission device having insulated column lines and method manufacture
US7071557B2 (en) * 1999-09-01 2006-07-04 Micron Technology, Inc. Metallization structures for semiconductor device interconnects, methods for making same, and semiconductor devices including same
WO2004040649A1 (ja) 2002-11-01 2004-05-13 Semiconductor Energy Laboratory Co., Ltd. 半導体装置および半導体装置の作製方法
KR100739252B1 (ko) * 2005-06-01 2007-07-12 주식회사 하이닉스반도체 반도체 소자의 제조 방법
US8354751B2 (en) * 2008-06-16 2013-01-15 International Business Machines Corporation Interconnect structure for electromigration enhancement
US8304863B2 (en) * 2010-02-09 2012-11-06 International Business Machines Corporation Electromigration immune through-substrate vias
JP7379845B2 (ja) * 2019-03-28 2023-11-15 セイコーエプソン株式会社 半導体装置、半導体装置の製造方法、電子デバイス、電子機器および移動体

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55118652A (en) * 1979-03-06 1980-09-11 Oki Electric Ind Co Ltd Manufacture of semiconductor device
JPH0196142A (ja) * 1981-03-02 1989-04-14 Wako Pure Chem Ind Ltd 脂肪族ヨウ化物の製法
JPS58137231A (ja) * 1982-02-09 1983-08-15 Nec Corp 集積回路装置
JPS596540A (ja) * 1982-07-05 1984-01-13 Toshiba Corp 半導体装置の製造方法
JPS59175763A (ja) * 1983-03-25 1984-10-04 Fujitsu Ltd 半導体装置
JPS61154048A (ja) * 1984-12-26 1986-07-12 Nec Corp 配線およびその製造方法
JPS61220441A (ja) * 1985-03-27 1986-09-30 Hitachi Ltd 多層配線構造体
DE3534600A1 (de) * 1985-09-27 1987-04-02 Siemens Ag Integrierte schaltung mit elektrischen leiterbahnen und verfahren zu ihrer herstellung
JPS62132359A (ja) * 1985-12-04 1987-06-15 Fujitsu Ltd Alメタル層構造
JPS6347951A (ja) * 1986-08-18 1988-02-29 Nec Corp 半導体装置の製造方法
US4924295A (en) * 1986-11-28 1990-05-08 Siemens Aktiengesellschaft Integrated semi-conductor circuit comprising at least two metallization levels composed of aluminum or aluminum compounds and a method for the manufacture of same
US4980752A (en) * 1986-12-29 1990-12-25 Inmos Corporation Transition metal clad interconnect for integrated circuits
US4782380A (en) * 1987-01-22 1988-11-01 Advanced Micro Devices, Inc. Multilayer interconnection for integrated circuit structure having two or more conductive metal layers
US4962060A (en) * 1987-03-10 1990-10-09 Advanced Micro Devices, Inc. Making a high speed interconnect system with refractory non-dogbone contacts and an active electromigration suppression mechanism
JPS63229852A (ja) * 1987-03-19 1988-09-26 Fujitsu Ltd 半導体装置
US4820611A (en) * 1987-04-24 1989-04-11 Advanced Micro Devices, Inc. Titanium nitride as an antireflection coating on highly reflective layers for photolithography
JPS63289935A (ja) * 1987-05-22 1988-11-28 Fujitsu Ltd 半導体装置の製造方法
JPS6444047A (en) * 1987-08-12 1989-02-16 Toshiba Corp Semiconductor integrated circuit
JP2615076B2 (ja) * 1987-09-19 1997-05-28 株式会社日立製作所 半導体集積回路装置の製造方法
JPH01202841A (ja) * 1988-02-08 1989-08-15 Hitachi Ltd 半導体集積回路装置及びその製造方法
JP2569709B2 (ja) * 1988-03-31 1997-01-08 日本電気株式会社 配線の形成方法
JPH0212859A (ja) * 1988-06-30 1990-01-17 Nec Corp 多層配線の形成方法
JP2658206B2 (ja) * 1988-07-01 1997-09-30 富士通株式会社 半導体装置の製造方法
JPH0820333B2 (ja) * 1988-08-31 1996-03-04 日本電信電話株式会社 光変調器の周波数特性測定方法及びその測定装置
JPH02183570A (ja) * 1989-01-10 1990-07-18 Seiko Epson Corp 強誘電体集積回路装置とその製造方法
JPH02237135A (ja) * 1989-03-10 1990-09-19 Fujitsu Ltd 半導体装置の製造方法
JP2792088B2 (ja) * 1989-04-05 1998-08-27 セイコーエプソン株式会社 半導体装置
US5071714A (en) * 1989-04-17 1991-12-10 International Business Machines Corporation Multilayered intermetallic connection for semiconductor devices
JPH02312235A (ja) * 1989-05-26 1990-12-27 Fujitsu Ltd 半導体装置の製造方法
US5106786A (en) * 1989-10-23 1992-04-21 At&T Bell Laboratories Thin coatings for use in semiconductor integrated circuits and processes as antireflection coatings consisting of tungsten silicide
US5091328A (en) * 1989-11-21 1992-02-25 National Semiconductor Corporation Method of late programming MOS devices
US4987099A (en) * 1989-12-29 1991-01-22 North American Philips Corp. Method for selectively filling contacts or vias or various depths with CVD tungsten
US5231053A (en) * 1990-12-27 1993-07-27 Intel Corporation Process of forming a tri-layer titanium coating for an aluminum layer of a semiconductor device

Also Published As

Publication number Publication date
EP0516279A2 (de) 1992-12-02
US5313100A (en) 1994-05-17
JP2811131B2 (ja) 1998-10-15
JPH0529476A (ja) 1993-02-05
DE69226133D1 (de) 1998-08-13
EP0516279B1 (de) 1998-07-08
US5475267A (en) 1995-12-12
US5712140A (en) 1998-01-27
EP0516279A3 (en) 1992-12-16

Similar Documents

Publication Publication Date Title
DE69226133T2 (de) Verbindungsstruktur einer Halbleiteranordnung und ein Herstellungsverfahren dafür
DE69225082T2 (de) Halbleiter-Vorrichtung mit Verdrahtung der verbesserten Zuverlässigkeit und Verfahren zu ihner Herstellung
DE69226411T2 (de) Herstellung eines leitenden Gebietes in elektronischen Vorrichtungen
DE69514686T2 (de) Halbleiterelement mit ersten und zweiten, durch ein material niedriger dielektrizitätskonstante getrennten metallisierungslagen und verfahren zum herstellen des elements
DE3851163T2 (de) Kontakt in einer Bohrung in einem Halbleiter und Verfahren zu seiner Herstellung.
DE69112293T2 (de) Verfahren zum selektiven Packen einer elektroleitenden Struktur in einer Halbleiteranordnung.
DE69220995T2 (de) Metallisierung eines integrierten Schaltkreises mit Nullkontaktanforderung des Gehäuses und Verfahren zu seiner Herstellung
EP0600063B1 (de) Verfahren zur herstellung von halbleiterbauelementen in cmos-technik mit 'local interconnects'
DE69322180T2 (de) Halbleiteranordnung mit einer Leiterschicht
DE69529775T2 (de) Verfahren zur Herstellung einer Damaszenstruktur mit einer WGe Polierstoppschicht
DE4342047B4 (de) Halbleiterbauelement mit einer Diffusionsbarrierenschichtanordnung und Verfahren zu seiner Herstellung
DE69226987T2 (de) Lokalverbindungen für integrierte Schaltungen
EP0132720B1 (de) Integrierte Halbleiterschaltung mit einer aus Aluminium oder aus einer Aluminiumlegierung bestehenden äusseren Kontaktleiterbahnebene
DE69114759T2 (de) Verfahren zum Herstellen von Mehrlagen-Koplanarleiter/Isolatorschichten unter Verwendung von lichtempfindlichen Polyimiden.
DE10256346A1 (de) Halbleiterbauelement mit MIM-Kondensator und Herstellungsverfahren
DE4222142A1 (de) Halbleiterbauelement mit einer verdrahtungsschicht und verfahren zu dessen herstellung
DE69221430T2 (de) Verfahren zur Bildung eines Metalleiters für ein Halbleiterbauelement
EP0005185B1 (de) Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen
DE69228099T2 (de) Verfahren zur Herstellung von Sacklöchern und hergestellte Struktur
DE112019003120T5 (de) Dünnfilmwiderstand in einer integrierten schaltung und herstellungsverfahren dafür
DE69220399T2 (de) Verfahren zur Herstellung von einer Verbindung über einer Halbleitervorrichtung
DE69114346T2 (de) Verfahren zum Herstellen von mehrlagigen koplanaren Leitungs-/Isolator-Schichten unter Verwendung von lichtempfindlichem Polyimid.
EP0199078A1 (de) Integrierte Halbleiterschaltung mit einer aus Aluminium oder einer Aluminiumlegierung bestehenden Kontaktleiterbahnebene und einer als Diffusionsbarriere wirkenden Tantalsilizidzwischenschicht
DE3414781A1 (de) Vielschicht-verbindungsstruktur einer halbleitereinrichtung
DE19608208A1 (de) Verfahren zur Herstellung von Metallzwischenverbindungen in Halbleitereinrichtungen

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee