JP2569709B2 - 配線の形成方法 - Google Patents
配線の形成方法Info
- Publication number
- JP2569709B2 JP2569709B2 JP63079774A JP7977488A JP2569709B2 JP 2569709 B2 JP2569709 B2 JP 2569709B2 JP 63079774 A JP63079774 A JP 63079774A JP 7977488 A JP7977488 A JP 7977488A JP 2569709 B2 JP2569709 B2 JP 2569709B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- silicide
- aluminum
- antireflection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、アルミニウム配線上にシリサイド膜を有す
る構造の配線の形成方法に関する。
る構造の配線の形成方法に関する。
［従来の技術］ 配線の微細化に伴い、アルミニウム配線では電流密度
が増加し、このために、ストレスマイグレーションやエ
レクトロマイグレーションが問題となってきた。従来
は、これらに対する対策として、アルミニウム配線上に
シリサイド膜を設けている。配線をこのように形成する
ことにより、万一にアルミニウム配線が断線に至って
も、シリサイド膜により電気的接触を維持することがで
きる。
が増加し、このために、ストレスマイグレーションやエ
レクトロマイグレーションが問題となってきた。従来
は、これらに対する対策として、アルミニウム配線上に
シリサイド膜を設けている。配線をこのように形成する
ことにより、万一にアルミニウム配線が断線に至って
も、シリサイド膜により電気的接触を維持することがで
きる。
［発明が解決しようとする課題］ 上述した従来技術における問題点を第５図（ａ）及び
（ｂ）を参照して具体的に説明する。
（ｂ）を参照して具体的に説明する。
第５図（ａ）はポリシリコン配線311に絶縁膜312を介
してアルミニウム（Al）配線（でき上りパターン）314
が交叉するように形成されている状態を示す平面図、第
５図（ｂ）は第５図（ａ）のＡ−Ａ線による断面図であ
る。半導体基板310上にはポリシリコン配線311が形成さ
れ、更に絶縁膜312を介して上層にアルミニウム配線314
及びシリサイド膜315が形成されている。
してアルミニウム（Al）配線（でき上りパターン）314
が交叉するように形成されている状態を示す平面図、第
５図（ｂ）は第５図（ａ）のＡ−Ａ線による断面図であ
る。半導体基板310上にはポリシリコン配線311が形成さ
れ、更に絶縁膜312を介して上層にアルミニウム配線314
及びシリサイド膜315が形成されている。
ここで、上述した構造の配線をパターニングするため
に、露光工程において、塗布されたレジスト膜（図示せ
ず）を露光する際、シリサイド膜315からの光の反射が
大きいので、レジストパターンに細りが生じる。この結
果、２点鎖線で示す設計上のアルミニウム（Al）配線31
3に比して、でき上りのアルミニウム配線314は幅が狭く
なってしまい、このために、精度よく配線を形成するこ
とが困難となる。
に、露光工程において、塗布されたレジスト膜（図示せ
ず）を露光する際、シリサイド膜315からの光の反射が
大きいので、レジストパターンに細りが生じる。この結
果、２点鎖線で示す設計上のアルミニウム（Al）配線31
3に比して、でき上りのアルミニウム配線314は幅が狭く
なってしまい、このために、精度よく配線を形成するこ
とが困難となる。
特に、ポリシリコン配線311等が下層に走る場合には
アルミニウム配線314に段差が生じるので、この段差部
には図中ｌで指示するようなくびれが生じる。配線にこ
のようなくびれがあるとストレスにも弱く、このため
に、配線が断線し易くなる。
アルミニウム配線314に段差が生じるので、この段差部
には図中ｌで指示するようなくびれが生じる。配線にこ
のようなくびれがあるとストレスにも弱く、このため
に、配線が断線し易くなる。
本発明はかかる問題点に鑑みてなされたものであっ
て、シリサイド膜上に反射防止膜を形成することにより
露光時のシリサイド膜からの光反射を抑制し、これによ
り、精度よく配線を形成し得る配線の形成方法を提供す
ることを目的とする。
て、シリサイド膜上に反射防止膜を形成することにより
露光時のシリサイド膜からの光反射を抑制し、これによ
り、精度よく配線を形成し得る配線の形成方法を提供す
ることを目的とする。
［課題を解決するための手段］ 本発明に係る配線の形成方法は、所定の半導体素子が
形成されると共にパッシベーション用の絶縁膜が形成さ
れた半導体基板上に、アルミニウム膜、シリサイド膜及
び反射防止膜を順次被着形成する工程と、上記反射防止
膜上にフォトレジスト膜を塗布形成する工程と、上記フ
ォトレジスト膜に露光及び現像処理を施して所定のパタ
ーンを有するフォトレジストマスクを形成する工程と、
上記レジストマスクを介して上記反射防止膜、シリサイ
ド膜及びアルミニウム膜を順次エッチングする工程とを
有することを特徴とする。
形成されると共にパッシベーション用の絶縁膜が形成さ
れた半導体基板上に、アルミニウム膜、シリサイド膜及
び反射防止膜を順次被着形成する工程と、上記反射防止
膜上にフォトレジスト膜を塗布形成する工程と、上記フ
ォトレジスト膜に露光及び現像処理を施して所定のパタ
ーンを有するフォトレジストマスクを形成する工程と、
上記レジストマスクを介して上記反射防止膜、シリサイ
ド膜及びアルミニウム膜を順次エッチングする工程とを
有することを特徴とする。
好ましくは、上記反射防止膜として、シリコン窒化
膜、シリコン酸化膜又はシリコンオキシナイトライド膜
を使用することを特徴とする。
膜、シリコン酸化膜又はシリコンオキシナイトライド膜
を使用することを特徴とする。
［作用］ 以上のように構成された本発明によれば、露光処理を
施す際、シリサイド膜の表面で反射した光と反射防止膜
（シリコン窒化膜及び／又はシリコン酸化窒化膜）の表
面で反射した光とが相互に干渉して打ち消し合うので、
反射光の強度を十分に小さくすることができる。このた
めに、露光時における反射光の悪影響を極力抑制するこ
とができ、設計パターンの同一パターンをフォトレジス
ト膜に転写することができる。
施す際、シリサイド膜の表面で反射した光と反射防止膜
（シリコン窒化膜及び／又はシリコン酸化窒化膜）の表
面で反射した光とが相互に干渉して打ち消し合うので、
反射光の強度を十分に小さくすることができる。このた
めに、露光時における反射光の悪影響を極力抑制するこ
とができ、設計パターンの同一パターンをフォトレジス
ト膜に転写することができる。
従って、現像後に得られるレジストマスクのパターン
には反射光の悪影響に起因する細りは生じない。故に、
このレジストマスクを介して反射防止膜、シリサイド膜
及びアルミニウム膜からなる複層膜にエッチングを施す
ことにより、設計パターンと実質的に同一のパターンを
得ることができる。
には反射光の悪影響に起因する細りは生じない。故に、
このレジストマスクを介して反射防止膜、シリサイド膜
及びアルミニウム膜からなる複層膜にエッチングを施す
ことにより、設計パターンと実質的に同一のパターンを
得ることができる。
更に、前記反射防止膜（絶縁材料）は、エッチング処
理を終了した後、レジストマスク除去後に完全に除去す
ることができ、又はこのエッチング処理で得られる配線
上に形成される層間絶縁膜にコンタクトホールを開孔す
るときに、コンタクトホールに対応する箇所のみを部分
的に除去することができる。このため、前記反射防止膜
は多層配線を形成する上で何ら支障となることはない。
理を終了した後、レジストマスク除去後に完全に除去す
ることができ、又はこのエッチング処理で得られる配線
上に形成される層間絶縁膜にコンタクトホールを開孔す
るときに、コンタクトホールに対応する箇所のみを部分
的に除去することができる。このため、前記反射防止膜
は多層配線を形成する上で何ら支障となることはない。
従って、本発明によれば、ストレスマイグレーション
及びエレクトロマイグレーションに強い配線を精度よく
形成することができる。
及びエレクトロマイグレーションに強い配線を精度よく
形成することができる。
［実施例］ 以下、添付の図面を参照して、本発明の実施例につい
て具体的に説明する。
て具体的に説明する。
第１図（ａ）乃至（ｅ）は本発明の第１の実施例方法
を工程順に示す断面図であり、これらの図を参照して、
第１の実施例について説明する。
を工程順に示す断面図であり、これらの図を参照して、
第１の実施例について説明する。
先ず、第１図（ａ）に示すように、所定の各種の半導
体素子が形成された半導体基板110上にパッシベーショ
ン用の絶縁膜111を形成し、続いて、スパッタリング法
を使用して、この絶縁膜111上にアルミニウム（Al）膜1
12を約1.0μｍの厚さで被着形成する。そして、再度ス
パッタリング法を使用して、このアルミニウム膜112上
にシリサイド膜としてタングステンシリサイド（WSiX）
膜113を約1000Å被着形成する。このときタングステン
シリサイド膜113の光反射率は約50％である。更に、プ
ラズマCVD法を使用して、このタングステンシリサイド
膜113上に反射防止膜としてシリコン窒化膜（SiN膜）11
4を約400Å被着形成する。このシリコン窒化膜114の屈
折率ｎは約2.0である。
体素子が形成された半導体基板110上にパッシベーショ
ン用の絶縁膜111を形成し、続いて、スパッタリング法
を使用して、この絶縁膜111上にアルミニウム（Al）膜1
12を約1.0μｍの厚さで被着形成する。そして、再度ス
パッタリング法を使用して、このアルミニウム膜112上
にシリサイド膜としてタングステンシリサイド（WSiX）
膜113を約1000Å被着形成する。このときタングステン
シリサイド膜113の光反射率は約50％である。更に、プ
ラズマCVD法を使用して、このタングステンシリサイド
膜113上に反射防止膜としてシリコン窒化膜（SiN膜）11
4を約400Å被着形成する。このシリコン窒化膜114の屈
折率ｎは約2.0である。
次に、第１図（ｂ）に示すように、基板全面にフォト
レジスト膜を塗布形成し、続いてこのフォトレジスト膜
に夫々露光及び現像処理を施すことにより、開口部116
を有するレジストマスク115を得る。この露光処理を施
す際、タングステンシリサイド膜113の表面で反射した
光とシリコン窒化膜114の表面で反射した光とが相互に
干渉して打ち消し合うので、反射光の強度は十分に小さ
くなっている。即ち、露光波長436nmにおける光反射率
は10％以下に抑えられ、このために、露光時における反
射光の影響は実用上無視することができる。従って、露
光処理では、設計パターンと同一パターンがフォトレジ
スト膜に転写され、現像処理によって得られるレジスト
マスク215には反射光の悪影響に起因する細りは生じな
い。故に、形成された開口部116の寸法は設計値に高精
度で一致したものとなっている。
レジスト膜を塗布形成し、続いてこのフォトレジスト膜
に夫々露光及び現像処理を施すことにより、開口部116
を有するレジストマスク115を得る。この露光処理を施
す際、タングステンシリサイド膜113の表面で反射した
光とシリコン窒化膜114の表面で反射した光とが相互に
干渉して打ち消し合うので、反射光の強度は十分に小さ
くなっている。即ち、露光波長436nmにおける光反射率
は10％以下に抑えられ、このために、露光時における反
射光の影響は実用上無視することができる。従って、露
光処理では、設計パターンと同一パターンがフォトレジ
スト膜に転写され、現像処理によって得られるレジスト
マスク215には反射光の悪影響に起因する細りは生じな
い。故に、形成された開口部116の寸法は設計値に高精
度で一致したものとなっている。
次に、第１図（ｃ）に示すように、夫々所定のエッチ
ングガスを使用し、前記レジストマスク115を介してシ
リコン窒化膜114、タングステンシリサイド膜113及びア
ルミニウム膜112からなる複層膜にドライエッチングを
施すことにより、この複層膜に開口部117を形成する。
この際、アルミニウム膜112がドライエッチングでパタ
ーニングされることにより、１層目アルミニウム配線11
2aが形成される。
ングガスを使用し、前記レジストマスク115を介してシ
リコン窒化膜114、タングステンシリサイド膜113及びア
ルミニウム膜112からなる複層膜にドライエッチングを
施すことにより、この複層膜に開口部117を形成する。
この際、アルミニウム膜112がドライエッチングでパタ
ーニングされることにより、１層目アルミニウム配線11
2aが形成される。
次いで、第１図（ｄ）に示すように、レジストマスク
115を除去し、続いて所定のエッチングガスを使用して
ドライエッチングを施すことにより、タングステンシリ
サイド膜113上に残っているシリコン窒化膜114を除去す
る。
115を除去し、続いて所定のエッチングガスを使用して
ドライエッチングを施すことにより、タングステンシリ
サイド膜113上に残っているシリコン窒化膜114を除去す
る。
その後、第１図（ｅ）に示すように、開口部117を埋
込むようにして基板全面に層間絶縁膜118を被着形成
し、続いてこの層間絶縁膜118において１層目アルミニ
ウム配線112aと対応する所定箇所にコンタクトホール11
9を開孔する。更に、基板全面にアルミニウム膜を被着
形成して、これにパターニングを施すことにより、２層
目アルミニウム配線120となす。
込むようにして基板全面に層間絶縁膜118を被着形成
し、続いてこの層間絶縁膜118において１層目アルミニ
ウム配線112aと対応する所定箇所にコンタクトホール11
9を開孔する。更に、基板全面にアルミニウム膜を被着
形成して、これにパターニングを施すことにより、２層
目アルミニウム配線120となす。
第２図（ａ）乃至（ｅ）は本発明の第２の実施例を工
程順に示す断面図であり、これらの図を参照して、第２
の実施例について説明する。
程順に示す断面図であり、これらの図を参照して、第２
の実施例について説明する。
先ず、第２図（ａ）に示すように、所定の各種の半導
体素子が形成された半導体基板210上に絶縁膜211に形成
し、続いてスパッタリング法を使用して、この絶縁膜21
1上にアルミニウム（Al）膜212を約1.0μｍ被着形成す
る。そして、再度スパッタリング法を使用して、このア
ルミニウム膜212上にシリサイド膜としてタングステン
シリサイド（WSix）膜213を約1000Å被着形成する。こ
のときのタングステンシリサイド膜213の光反射率は約5
0％である。更に、プラズマCVD法を使用して、このタン
グステンシリサイド膜213上に反射防止膜としてシリコ
ン窒化膜（SiN膜）214を約400Å被着形成する。このシ
リコン窒化膜214の屈折率ｎは約2.0である。
体素子が形成された半導体基板210上に絶縁膜211に形成
し、続いてスパッタリング法を使用して、この絶縁膜21
1上にアルミニウム（Al）膜212を約1.0μｍ被着形成す
る。そして、再度スパッタリング法を使用して、このア
ルミニウム膜212上にシリサイド膜としてタングステン
シリサイド（WSix）膜213を約1000Å被着形成する。こ
のときのタングステンシリサイド膜213の光反射率は約5
0％である。更に、プラズマCVD法を使用して、このタン
グステンシリサイド膜213上に反射防止膜としてシリコ
ン窒化膜（SiN膜）214を約400Å被着形成する。このシ
リコン窒化膜214の屈折率ｎは約2.0である。
次に、第２図（ｂ）に示すように、基板全面にフォト
レジスト膜を塗布形成し、続いてこのフォトレジスト膜
に夫々露光及び現像処理を施すことにより、開口部216
を有するレジクトマスク215を得る。この露光処理を施
す際、タングステンシリサイド膜213の表面で反射した
光とシリコン窒化膜214の表面で反射した光とが相互に
干渉して打ち消し合うので、反射光の強度は十分に小さ
くなっている。即ち、露光波長436nmにおける光反射率
は10％以下に抑えられ、このために、露光時における反
射光の影響は実用上無視することができる。従って、露
光処理では、設計パターンと同一パターンがフォトレジ
スト膜に転写され、現像処理によって得られるレジスト
マスク215には反射光の悪影響に起因する細りは生じな
い。故に、開口部216の寸法は設計値通りとなってい
る。
レジスト膜を塗布形成し、続いてこのフォトレジスト膜
に夫々露光及び現像処理を施すことにより、開口部216
を有するレジクトマスク215を得る。この露光処理を施
す際、タングステンシリサイド膜213の表面で反射した
光とシリコン窒化膜214の表面で反射した光とが相互に
干渉して打ち消し合うので、反射光の強度は十分に小さ
くなっている。即ち、露光波長436nmにおける光反射率
は10％以下に抑えられ、このために、露光時における反
射光の影響は実用上無視することができる。従って、露
光処理では、設計パターンと同一パターンがフォトレジ
スト膜に転写され、現像処理によって得られるレジスト
マスク215には反射光の悪影響に起因する細りは生じな
い。故に、開口部216の寸法は設計値通りとなってい
る。
次に、第２図（ｃ）に示すように、夫々所定のエッチ
ングガスを使用し、前記レジストマスク215を介してシ
リコン窒化膜214、タングステンシリサイド膜213及びア
ルミニウム膜212からなる複層膜にドライエッチングを
施すことにより、この複層膜に開口部217を形成する。
この際、アルミニウム膜212がドライエッチングでパタ
ーニングされることにより、１層目アルミニウム配線21
2aが形成される。
ングガスを使用し、前記レジストマスク215を介してシ
リコン窒化膜214、タングステンシリサイド膜213及びア
ルミニウム膜212からなる複層膜にドライエッチングを
施すことにより、この複層膜に開口部217を形成する。
この際、アルミニウム膜212がドライエッチングでパタ
ーニングされることにより、１層目アルミニウム配線21
2aが形成される。
次いで、第２図（ｄ）に示すように、レジストマスク
215を除去し、シリコン窒化膜214はそのまま残す。
215を除去し、シリコン窒化膜214はそのまま残す。
その後、第２図（ｅ）に示すように、開口部217を埋
込むようにして基板全面に層間絶縁膜218を被着形成
し、続いてこの層間絶縁膜218において１層目アルミニ
ウム配線212aと対応する所定箇所にコンタクトホール21
9を開孔する。このコンタクトホール219を開孔する際、
対応するシリコン窒化膜214の部分も除去され、このた
めに、対応するタングステンシリサイド膜213の表面部
分が露出する。更に、基板全面にアルミニウム膜を被着
形成して、これにパターニングを施すことにより２層目
アルミニウム配線220となす。
込むようにして基板全面に層間絶縁膜218を被着形成
し、続いてこの層間絶縁膜218において１層目アルミニ
ウム配線212aと対応する所定箇所にコンタクトホール21
9を開孔する。このコンタクトホール219を開孔する際、
対応するシリコン窒化膜214の部分も除去され、このた
めに、対応するタングステンシリサイド膜213の表面部
分が露出する。更に、基板全面にアルミニウム膜を被着
形成して、これにパターニングを施すことにより２層目
アルミニウム配線220となす。
この第２の実施例によれば、第２図（ｄ）に示す工程
において、反射防止膜であるシリコン窒化膜214を除去
する必要がないので工程数を減らすことができる。
において、反射防止膜であるシリコン窒化膜214を除去
する必要がないので工程数を減らすことができる。
なお、シリサイド膜としては上述したタングステンシ
リサイド膜113,213の他にチタンシリサイド（TiSix）
膜、タンタルシリサイド（TaSIx）膜及びモリブデンシ
リサイド（MoSix）膜等の各種シリサイド膜を適宜に応
じて使用することができる。この場合、使用されるシリ
サイド膜における反射率を所定の値とするためには、そ
の膜厚を適切に設定する必要がある。
リサイド膜113,213の他にチタンシリサイド（TiSix）
膜、タンタルシリサイド（TaSIx）膜及びモリブデンシ
リサイド（MoSix）膜等の各種シリサイド膜を適宜に応
じて使用することができる。この場合、使用されるシリ
サイド膜における反射率を所定の値とするためには、そ
の膜厚を適切に設定する必要がある。
また、反射防止膜としては、上述したシリコン窒化膜
（ｎ＝2.0）114,214の他にシリコン酸化膜（SiO2膜;n＝
1.45乃至1.50）又はシリコンオキシナイトライド（SiO
N）膜（ｎ＝1.6）等を使用することができる。この場
合、露光時の反射率を実用上支障ない程度に抑えるため
に、反射防止膜の材質及びその膜厚は、下地のシリサイ
ド膜の反射率や露光波長等との兼ね合いを考慮して、夫
々適切に選定する必要がある。
（ｎ＝2.0）114,214の他にシリコン酸化膜（SiO2膜;n＝
1.45乃至1.50）又はシリコンオキシナイトライド（SiO
N）膜（ｎ＝1.6）等を使用することができる。この場
合、露光時の反射率を実用上支障ない程度に抑えるため
に、反射防止膜の材質及びその膜厚は、下地のシリサイ
ド膜の反射率や露光波長等との兼ね合いを考慮して、夫
々適切に選定する必要がある。
上述したシリサイド膜の反射率、反射防止膜の材質及
びその膜厚との関係を、第３図及び第４図を参照して説
明する。
びその膜厚との関係を、第３図及び第４図を参照して説
明する。
第３図は、シリサイド膜に反射率が約50％のタングス
テンシリサイド（WSix）膜を使用すると共に、反射防止
膜にｎ＝2.0のシリコン窒化膜（SiN膜）及びｎ＝1.6の
シリコンオキシナイトライド（SiON）膜を使用し、これ
らの膜厚をパラメータとした場合の分光反射率特性であ
る。
テンシリサイド（WSix）膜を使用すると共に、反射防止
膜にｎ＝2.0のシリコン窒化膜（SiN膜）及びｎ＝1.6の
シリコンオキシナイトライド（SiON）膜を使用し、これ
らの膜厚をパラメータとした場合の分光反射率特性であ
る。
第３図から明らかなように、シリコン窒化膜の膜厚が
０Å→300Å→400Å→500Åと厚くなるに従って、反射
率の極小値は長波長側へと移動する。なお、これらの極
小値はいずれも零か若しくは零に近い値である。また、
下地のタングステンシリサイド膜の反射率が約50％と同
じであれば、反射防止膜のシリコン窒化膜とシリコンオ
キシナイトライド膜の膜厚を一律に500Åとした場合、
屈折率ｎが一層大きいシリコン窒化膜の方が反射防止効
果が大きいことがわかる。
０Å→300Å→400Å→500Åと厚くなるに従って、反射
率の極小値は長波長側へと移動する。なお、これらの極
小値はいずれも零か若しくは零に近い値である。また、
下地のタングステンシリサイド膜の反射率が約50％と同
じであれば、反射防止膜のシリコン窒化膜とシリコンオ
キシナイトライド膜の膜厚を一律に500Åとした場合、
屈折率ｎが一層大きいシリコン窒化膜の方が反射防止効
果が大きいことがわかる。
第４図は、シリサイド膜に反射率が約40％のタングス
テンシリサイド膜を使用すると共に、反射防止膜にシリ
コンオキシナイトライド（SiON）膜を使用し、その膜厚
をパラメータとした場合の分光反射率特性である。第４
図の場合、タングステンシリサイド膜の反射率は第３図
の場合に比して10％小さい。
テンシリサイド膜を使用すると共に、反射防止膜にシリ
コンオキシナイトライド（SiON）膜を使用し、その膜厚
をパラメータとした場合の分光反射率特性である。第４
図の場合、タングステンシリサイド膜の反射率は第３図
の場合に比して10％小さい。
第４図からも、第３図におけると同様の特性が実質的
に得られることがわかる。また、第３図と第４図とを比
較すると明らかなように、下地のシリサイド膜の反射率
を抑えた場合、屈折率がより小さいシリコンオキシナイ
トライド膜の方が反射率が一層小さくなるので、このた
めに、反射防止効果を向上できることがわかる。
に得られることがわかる。また、第３図と第４図とを比
較すると明らかなように、下地のシリサイド膜の反射率
を抑えた場合、屈折率がより小さいシリコンオキシナイ
トライド膜の方が反射率が一層小さくなるので、このた
めに、反射防止効果を向上できることがわかる。
従って、上述した分光反射率特性から明らかなよう
に、下地のシリサイド膜の反射率及び露光波長等との兼
ね合いを考慮して、反射防止膜の材質及びその膜厚を適
切に選定すれば、露光時において、所望する反射防止効
果を得ることがでる。
に、下地のシリサイド膜の反射率及び露光波長等との兼
ね合いを考慮して、反射防止膜の材質及びその膜厚を適
切に選定すれば、露光時において、所望する反射防止効
果を得ることがでる。
反射防止膜に、上述したシリコン窒化膜、シリコン酸
化膜又はシリコンオキシナイトライド膜を使用する場
合、実用上、その膜厚は200乃至1000Åの範囲にあるこ
とが好ましい。
化膜又はシリコンオキシナイトライド膜を使用する場
合、実用上、その膜厚は200乃至1000Åの範囲にあるこ
とが好ましい。
なお、上述した反射防止膜はいずれも、通常の半導体
装置の製造において一般的に使用されている絶縁材料で
あり、その膜形成及び膜除去には何ら新規の設備を要す
るものではない。
装置の製造において一般的に使用されている絶縁材料で
あり、その膜形成及び膜除去には何ら新規の設備を要す
るものではない。
［発明の効果］ 以上、説明したように、本発明によればアルミニウム
膜上のシリサイド膜に反射防止膜を被着形成しているの
で、この反射防止膜上に塗布形成されたフォトレジスト
膜を露光する際、反射防止膜の作用により反射光の強度
を極力抑制することができ、このために、現像後、細り
のないパターンを有するレジストマスクを得ることがで
きる。従って、このレジストマスクを介してエッチング
を施すことにより、設計パターンと実質的に同一のパタ
ーンを有する配線を形成することができる。
膜上のシリサイド膜に反射防止膜を被着形成しているの
で、この反射防止膜上に塗布形成されたフォトレジスト
膜を露光する際、反射防止膜の作用により反射光の強度
を極力抑制することができ、このために、現像後、細り
のないパターンを有するレジストマスクを得ることがで
きる。従って、このレジストマスクを介してエッチング
を施すことにより、設計パターンと実質的に同一のパタ
ーンを有する配線を形成することができる。
故に、本発明によれば、ストレストマイグレーション
及びエレクトロマイグレーションに強い配線を精度よく
形成することができる。
及びエレクトロマイグレーションに強い配線を精度よく
形成することができる。
第１図（ａ）乃至（ｅ）は本発明の第１の実施例を示す
工程断面図、第２図（ａ）乃至（ｅ）は本発明の第２の
実施例を示す工程断面図、第３図は反射率が約50％のタ
ングステンシリサイド膜を使用すると共に反射防止膜に
シリコン窒化膜及びシリコンオキシナイトライド膜を使
用してその膜厚をパラメータとした場合における露光時
の分光反射率特性を示すグラフ図、第４図は反射率が約
40％のタングステンシリサイド膜を使用すると共に反射
防止膜としてシリコンオキシナイトライド膜を使用して
その膜厚をパラメータとした場合における露光時の分光
反射率特性を示すグラフ図、第５図（ａ）及び（ｂ）は
従来技術を示す図であって、第５図（ａ）はその要部の
平面図、第５図（ｂ）は第５図（ａ）のＡ−Ａ線断面図
である。 110,210,310;半導体基板、111,211,312;絶縁膜、112,21
2;アルミニウム膜、112a,212a;1層目アルミニウム配
線、113,213;タングステンシリサイド膜、114,214;シリ
コン窒化膜、115,215;レジストマスク、117,217;開口
部、118,218;層間絶縁膜、120,220;2層目アルミニウム
配線、311;ポリシリコン配線、313;アルミニウム配線
（設計パターン）、314;アルミニウム配線（でき上りパ
ターン）、315;シリサイド膜
工程断面図、第２図（ａ）乃至（ｅ）は本発明の第２の
実施例を示す工程断面図、第３図は反射率が約50％のタ
ングステンシリサイド膜を使用すると共に反射防止膜に
シリコン窒化膜及びシリコンオキシナイトライド膜を使
用してその膜厚をパラメータとした場合における露光時
の分光反射率特性を示すグラフ図、第４図は反射率が約
40％のタングステンシリサイド膜を使用すると共に反射
防止膜としてシリコンオキシナイトライド膜を使用して
その膜厚をパラメータとした場合における露光時の分光
反射率特性を示すグラフ図、第５図（ａ）及び（ｂ）は
従来技術を示す図であって、第５図（ａ）はその要部の
平面図、第５図（ｂ）は第５図（ａ）のＡ−Ａ線断面図
である。 110,210,310;半導体基板、111,211,312;絶縁膜、112,21
2;アルミニウム膜、112a,212a;1層目アルミニウム配
線、113,213;タングステンシリサイド膜、114,214;シリ
コン窒化膜、115,215;レジストマスク、117,217;開口
部、118,218;層間絶縁膜、120,220;2層目アルミニウム
配線、311;ポリシリコン配線、313;アルミニウム配線
（設計パターン）、314;アルミニウム配線（でき上りパ
ターン）、315;シリサイド膜
Claims (2)
- 【請求項１】所定の半導体素子が形成される共にパッシ
ベーション用の絶縁膜が形成された半導体基板上に、ア
ルミニウム膜、シリサイド膜及び反射防止膜を順次被着
形成する工程と、前記反射防止膜上にフォトレジスト膜
を塗布形成する工程と、前記フォトレジスト膜に露光及
び現像処理を施して所定のパターンを有するフォトレジ
ストマスクを形成する工程と、前記レジストマスクを介
して前記反射防止膜、シリサイド膜及びアルミニウム膜
を順次エッチングする工程とを有することを特徴とする
配線の形成方法。 - 【請求項２】前記反射防止膜として、シリコン窒化膜、
シリコン酸化膜又はシリコンオキシナイトライド膜を使
用することを特徴とする配線の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63079774A JP2569709B2 (ja) | 1988-03-31 | 1988-03-31 | 配線の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63079774A JP2569709B2 (ja) | 1988-03-31 | 1988-03-31 | 配線の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01253256A JPH01253256A (ja) | 1989-10-09 |
| JP2569709B2 true JP2569709B2 (ja) | 1997-01-08 |
Family
ID=13699552
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63079774A Expired - Lifetime JP2569709B2 (ja) | 1988-03-31 | 1988-03-31 | 配線の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2569709B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2811131B2 (ja) * | 1991-04-26 | 1998-10-15 | 三菱電機株式会社 | 半導体装置の配線接続構造およびその製造方法 |
| KR20010058541A (ko) * | 1999-12-30 | 2001-07-06 | 박종섭 | 반도체 소자의 금속배선 형성방법 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4674176A (en) * | 1985-06-24 | 1987-06-23 | The United States Of America As Represented By The United States Department Of Energy | Planarization of metal films for multilevel interconnects by pulsed laser heating |
| JPS62261154A (ja) * | 1986-05-07 | 1987-11-13 | Mitsubishi Electric Corp | 半導体装置 |
| JPS6321871A (ja) * | 1986-07-15 | 1988-01-29 | Mitsubishi Electric Corp | 半導体装置 |
| JPS6347951A (ja) * | 1986-08-18 | 1988-02-29 | Nec Corp | 半導体装置の製造方法 |
-
1988
- 1988-03-31 JP JP63079774A patent/JP2569709B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01253256A (ja) | 1989-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5219788A (en) | Bilayer metallization cap for photolithography | |
| US6410421B1 (en) | Semiconductor device with anti-reflective structure and methods of manufacture | |
| US5882999A (en) | Process for metallization of an insulation layer | |
| JP2000150644A (ja) | 半導体デバイスの製造方法 | |
| JPH06302539A (ja) | 半導体装置及び半導体装置の製造方法 | |
| US5937326A (en) | Method for making semiconductor device having via hole | |
| US6287959B1 (en) | Deep submicron metallization using deep UV photoresist | |
| US5403781A (en) | Method of forming multilayered wiring | |
| US5595938A (en) | Method of manufacturing semiconductor device | |
| JP2569709B2 (ja) | 配線の形成方法 | |
| JP2004096105A (ja) | 半導体装置の製造でコンタクト形成方法 | |
| US5609994A (en) | Method for patterning photoresist film having a stepwise thermal treatment | |
| US20030044726A1 (en) | Method for reducing light reflectance in a photolithographic process | |
| JPH05114558A (ja) | 半導体装置の製造方法 | |
| JPH04144230A (ja) | 半導体装置及びその製造方法 | |
| JPH0555130A (ja) | 半導体装置の製造方法 | |
| JP3948263B2 (ja) | 半導体装置の製造方法 | |
| KR0184955B1 (ko) | 반도체 소자의 금속배선 제조방법 | |
| JPH08330249A (ja) | 半導体装置の製造方法 | |
| JPH07221110A (ja) | 半導体装置の配線構造とその製造方法 | |
| KR100197124B1 (ko) | 반도체 소자의 금속배선 제조방법 | |
| KR20030066999A (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR20010061788A (ko) | 플러그 형성 후에 층간 절연막을 증착하는 다층 금속배선의 형성 방법 | |
| JP2000040739A (ja) | 半導体装置の製造方法 | |
| JPH09162280A (ja) | 半導体装置の製造方法 |