JPS596540A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS596540A
JPS596540A JP57115449A JP11544982A JPS596540A JP S596540 A JPS596540 A JP S596540A JP 57115449 A JP57115449 A JP 57115449A JP 11544982 A JP11544982 A JP 11544982A JP S596540 A JPS596540 A JP S596540A
Authority
JP
Japan
Prior art keywords
film
resist
filter
semiconductor device
filter film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57115449A
Other languages
English (en)
Inventor
Tsunehisa Ueno
上野　恒久
Shinji Miyazaki
伸治 宮崎
Yutaka Kamata
裕 鎌田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP57115449A priority Critical patent/JPS596540A/ja
Priority to DE8383106553T priority patent/DE3380571D1/de
Priority to EP83106553A priority patent/EP0098582B1/en
Publication of JPS596540A publication Critical patent/JPS596540A/ja
Priority to US06/878,004 priority patent/US4714668A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/091—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antireflection means or light filtering or absorbing means, e.g. anti-halation, contrast enhancement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/952—Utilizing antireflective layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Structural Engineering (AREA)
  • Architecture (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、半導体装置の製造方法に関し、特に半導体素
子におけるパターンの形成方法に用いて好適な半導体装
置の製造方法に関するものでめる。
〔発明の技術的背景とその問題点〕
現在、集積回路のアルミ配線のパターン形成は、第１図
に示すような工程を経て行なわれている。
そしてポジ型レジストを用いた場合の露光状態は、第３
図の概略断面図に示したように、半導体ウェハ１上の酸
化膜２の表面にはアルミ蒸着膜３が形成されていて、こ
のアルミ蒸着膜３に所望の配線パターンを形成するため
、ポジ屋ホトレジストを塗布したレジスト膜４を形成し
、ホトマスク５を透して紫外線露光６を行なう。
ところが、アルミ蒸着膜３は金属光沢を有して反射率が
高く、段差部３１があるとそこで反射してレジスト膜４
とｔｌぼ平行となった反射光６１が、露光されてはなら
ないレジストパターンを露光し、正しいレジストパター
ンが得られない。このようなレジストパターンをマスク
としてアルミ蒸着膜をエツチングすると、第４図の平面
図にみるように、アルミ配線３２の、段差部３１に近い
端線３３が、一点鎖線で示した正しいパターン端線から
後退し、甚だしいともは短絡や断線３４を起して、集積
回路は歩留りが低下し、或は全く機能しなくなることが
ある。
また、ネガ型レジストを用いる場合には、反射率の高い
アルミ蒸着膜からの反射光が入射光との間に強い定在波
を生じ、そのためレジスト膜に強感光層と弱感光層の不
均一感光状態が生じ、現像の際にレジスト膜のめくれ現
象が起る。
〔発明の目的〕
本発明の目的は、パターン形成時の露光入射光に対し、
透過反射光強度の高い被パターン形成層を所望パターン
に形成する際に、この被パターン形成層からの反射光又
は定在波によって、短絡や断線又紘、感光性マスク材の
めくれ現象といった不都合を起こすことのない半導体装
置の製造方法を提供することである。
〔発明の概要〕
ン形成層上にパターン形成の際に露光入射光に対し、透
過反射光強度が３０粍以下のフィルター膜を形成する工
程と、このフィルター膜に前記感光性マスク膜を所望の
パターンに従って形成する工程と、この感光性マスク膜
をマスクにして前記被パターン形成層を所望のパターン
に形成する工程と、前記感光性マスク膜及び前記フィル
ター膜を除去する工程とを具備したことを特徴とする半
導体装置の製造方法である。
尚、本願において透過反射光強度とは入射光強度に対す
る反射光強度の割合をいう。
〔発明の実施例〕
以下、本発明に係る半導体装置の製造方法を実施例に従
い図面を参照して、詳細に説明する。
第２図は本発明に係る半導体装置の製造方法を示す工程
図、第５図は概略断面図を示す。
先ず、第１工程のアルミ蒸着は、あらかじめ拡散層（図
示せず）を形成し、表面に酸化膜２を被覆したウェハｌ
上に、配線パターンをエツチングしようとする被パター
ン形成層例えばアルミ蒸着膜３を膜厚０．７〜１μｍで
形成する。次に、グツズ１ＣＶＤ法、光ＣＶＤ法あるい
はイオンプレーティレグ法によって、アルミ蒸着膜３上
に約１０００〜５０００Ａの窒化シリコン膜、非単結晶
シリコン膜、酸化シリーン膜又は酸化アルミニウム膜を
フィルター膜７として露光波長の入射光に対し、透過反
射光強度が３０％以下となる様に膜組成を制御して堆積
させる。このときのフィルター膜をプラズマＣＶＤ窒化
シリコン膜に例をとると、堆積成長条件のうち、８１Ｈ
，とＮＨ，のガス混合比９反心室の真空度、窒素の流量
及び高周波出力が重要である。ＡＪ−パターン形成に、
マスク膜としてポジ型レジストを用いると、このレジス
トが感光する４５９ｎｍ以下の波長を、入射光に対１て
３０％以下に減衰する為には、ＮＨｓ／Ｓｉ）ム ガス混合比＝　０．５　、真空度０．２Ｔｏｒｒ　、膜
厚３０００Ａの条件で良い、また、ポリメチルイソプロ
ペニルケトンのように、２００〜３００　ｎｍの波長に
感光するレジＨｓ ストを使用する場合には、／５ｉＨ４ガス混合比＝２．
５とすれば良い様に、夫々のレジストに対して堆積条件
を選ぶ事が出来る。
また、反応室の真空度を変化させる場合は、第７図に示
すようにポジ型ホトレジストを使用する場合、このレジ
ストを感光する波長４５０（ｎｍ）以下の波長を完全に
遮断するために、反応室の真空度を２．９　（Ｔｏｒｒ
　）以上とすれは良い。勿論４５０（ｎｍ）以下の波長
を５０％遮断する程度の実質的な不透過膜とするには第
７図に示されるように反応室の真空度を１．３　（Ｔｏ
ｒｒ）とすればよい。反応室の真空度と透過波長との関
係は、プラズマＣＶＤ装置や堆積条件によシ、若干変動
することがあるので必ずしも上記の真空条件は、固定さ
れるものではない。
また、ポリメチルイソプロペニルケトンのように２００
〜３ＱＱ　ｎｍの波長に感光するレジストを使用する場
合には、圧力条件を０．５　（Ｔｏｒｒ）とすれば良い
よ・・うに、それぞれのレジストに対して堆積条件を選
らぶことかできる。
更に、第８図に示すようにプラズマＣＶＤ装置へ注入さ
れる賭素（Ｎｔ）の流量によっても透過波長は制御する
ことが可能である。第８図かられかるように波長４５０
（ｎｍ）以下の波長を完全に遮断するには、窒素（Ｎｔ
）の流量を１００（ｃｃ／５ｉｎ）以下とすれば良い。
。 また、第９図に示すようにプラズマＣＶＤ装置の高周波
出力によっても透過波長は制御できる。前述同様、ポジ
型レジストを使用する場合、このレジストを感光する波
長４５０（ｎｍ）以下の波長を完全に遮断するためには
、第９図に示すように高周波パワーを４００　（Ｗ）以
下にすればよい。
尚プラズマＣＶＤの装置や堆積条件によシ、露光波長に
於ける透過率との関係は、必らずしも上記のＮＨｓ７　
　　ガス混合比、真空度Ｎ！の流量及び高ＳｉＨ。
周波出力に固定されるものでなく、堆積方法も、光ＣＶ
Ｄ法やイオンブレーティング法にても同様の効果を持り
フィルター膜が形成出来る。更にフィルター膜は、窒化
シリコン膜以外に、無定形シリラン膜、酸化シリすン膜
あるいは酸化アルミニウム膜も使用出来る。
さて、この様に、露光波長に対して、透過反射光が３０
％以下に減衰する窒化シリコン膜をフィルター膜７とし
て堆積後、市販のポジ壓ホトレジストを塗布しプリベー
クを行い、レジスト膜４を形成する。そして予め準備し
たホトマスク５のパターンと、ウェハ１上のパターンと
位置合わせを行い、超高圧水銀灯を用いて露光を行う。
レジスト膜４を透過した露光６は、窒化シリコンフィル
ター膜７に吸収され、ＡＪ蒸着膜３０表面に達するまで
に減衰し、更に、ＡＪ−蒸着膜表面にて反射し、再び窒
化シリコンフィルター膜中で減衰し、入射光強度に対し
て３０％以下の強度に低下する。この時の光の強度に於
ては、レジストの感光性は無視出来る程度に低下する。
従って、第３図の従来例の様な段差部３１からの反射光
６１が低減化し、定在波の発生も防止出来る為、レジス
ト膜に不都合を生せしめることがない。
尚、本実施例では露光後、従来例と同様に現像処理をし
、ポストベークをして、レジストパターンを形成する。
しかる後、レジストパターンをマスクとして、窒化シリ
コンフィルター膜７をケミカルドライエツチング法によ
り除去し、次にレジスト及び窒化シリコン膜をマスクと
してアルミ蒸着膜３を反応性イオンエツチング法で除去
した後、ＡＪ上に残存したレジストパターンを酸素プラ
ズマ法により剥離除去し、更に、ＡＪ−上に残った窒化
シリコン膜パターンをケミカルドライエツチング法によ
シ剥離除去して、ＡＩ配線パターンを形成する。
ここでアルミ膜エツチングより、先にレジスト剥離を行
なうこともできる。尚、ＡＪ配線パターンを形成する為
の上記のエツチング方法、剥離除去方法、及び工程順序
の組合せは、１例を示しだもので、リン酸を用いたエツ
チング方法、電解エツチング方法などを使用しても全く
同様の効果が得られる。
また、本実施例では入射光として光を用いる例を示した
が、これに限定されるものではなく、ＥＢ直接露光方法
にも適用でき、さらにはＸ線、Ｉｆｆ光線を用いた場合
にも適用可能である。
上記のように形成したアルミ配線パターンの平面図を第
６図に示したが、第４図の従来例と比較してわかるよう
に、アルミ蒸着膜からの反射光や定在波が原因となって
いる配線の短路や断線がなく、マたレジスト膜のめくれ
現象も起らず、集積回路の歩留シ向上、信頼性向上に寄
与することができる。
なお、実施例ではアルミ配線パターン形成の例を示した
が、アルミ蒸着膜と同様な金属光沢を有する薄膜のパタ
ーンを形成する場合にも適用することができる。そのよ
うな薄膜としてポリシリコン、モリブデンシリサイド、
タングステン、モリブデンなどの薄膜を挙げることがで
きる。
〔発明の効果〕
本発明の原理は、プラズマＣＶＤ窒化シリコン膜。
光ＣＶＤ窒化シリコン膜、無定形シリコン膜、イオンブ
レーティング法による酸化シリコン膜又は、窒化シリコ
ン膜、酸化アルミニウム膜が、その堆積条件により、紫
外線又は、遠紫外線に対して、分光特性が変化し、不透
過波長が異なる事を利用するものであり、レジストの露
光感度に対し、十分無視出来る様な強度にまで透過反射
光強度を減衰する様にしたフィルター膜を被パターン形
成層と、レジスト膜の中間に製膜する事を特徴としてい
る。従って、レジストを透過した光がフィルター膜中を
減衰しながら透過し、被パターン形成層に於て反射し、
再びフィルター膜で更に減衰した後、再びレジスト膜に
露光を与えても、レジストの感光特性に対し殆んど無視
出来る程度の為、被パターン形成層による反射光又は、
定在波が発生しなくなる。
更に本発明を用いる事による効果として以下の事柄が挙
げられる。
（１）被パターン形成層とフィルター膜との密着性がレ
ジストよりも良い為、エツチング時のクワレ現象が無い
。
（２）フィルター膜を薄く出来る為、１〜２μｍでの光
を用いた微細加工及び多層構造の半導体装置が出来る。
（３）ドライエツチングに於て、金属膜とフィルター膜
のエツチング選択比が、対レジストよりも優れている為
、フィルター膜をエツチングマスクとして用いる事が出
来る。
【図面の簡単な説明】
第１図は従来例の工程図、第２図は本発明実施例の工程
図、第３図は従来例の概略断面図、第４図は従来例のア
ルミ配線の平面図、第５図は本発明実施例の概略断面図
、第６図れ本発明実施例のアルミ配線の平面図、第７図
は透過波長と反序案の真空度との関係を示す図、第８図
は透過波長と窒素の流量との関係を示す図、第９図は透
過波長と高周波出力との関係を示す図である。図におい
て、 １・・・り　エ　ノ・、　　　　３・・・薄膜（アルミ
蒸着膜）、４・・・レジスト膜、　５・・・ホトマスク
、６・・・露光（Ｉ外線又は遠紫外線）、７・・・プラ
ズマＣＶＤ窒化シリコン膜、３２・・・薄膜のパターン
。 （７３１７）代理人　弁理士　　則　近　憲　佑（ほか
１名） １１図　　　　　″４２図 １３図　　　　　　Ｌ（ ′来４図　　　　　策６０ 輩７図 反９６室の真空度　（Ｔｏｒｒ） 電８図 窒素の光量　（ｃｃフルｎ） 電ｑ図 高岡−液出力　（ｗ）

Claims (1)

  1. 【特許請求の範囲】 １）感光性マスク膜を用いて、被パターン形成層を形成
    する半導体装置の製造方法において、この被パターン形
    成層上にパターン形成の際に露光入射光に対し、透過反
    射光強度が３０％以下のフィルター膜を形成する工程と
    、このフィルター膜に前記感光性マスク膜を所望のパタ
    ーンに従って形成する工程と、この感光性マスク膜又は
    フィルター膜の少なくとも１方をマスクにして前記被パ
    ターン形成層を所望のパターンに形成する工程と、前記
    感光性マスク膜及び前記フィルター膜を除去する工程と
    を具備したことを特徴とする半導体装置の製造方法。 ２）前記フィルター膜として、窒化シリコン膜。 非単結晶シリコン膜、酸化シリコン膜、酸化アルミニウ
    ム膜の内の少くとも１つを用いることを特徴とする特許 装置の製造方法。 ３）前記入射光に対し、透過反射光強度が３０％以下と
    なるように、前記フィルター膜生成時の反応基の真空度
    を設定することを特徴とする前記特許請求の範囲第１項
    または第２項記載の半導体装置の製造方法。 ４）前記入射光に対し、透過反射光強度が３０％以下と
    なるように、前記フィルター膜生成時の窒素の流量を設
    定することを特徴とする前記特許請求の範囲第１項また
    は第２項記載の半導体装置の製造方法。 ５）前記入射光に対し、透過反射光強度が３０ｖｌ以下
    となるように、前記フィルター膜生成時の高周波出力を
    設定することを特徴とする前記特許請求の範囲第１項ま
    たは第２項記載の半導体装置の製造方法。
JP57115449A 1982-07-05 1982-07-05 半導体装置の製造方法 Pending JPS596540A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP57115449A JPS596540A (ja) 1982-07-05 1982-07-05 半導体装置の製造方法
DE8383106553T DE3380571D1 (en) 1982-07-05 1983-07-05 Method for patterning layer having high reflectance using photosensitive material
EP83106553A EP0098582B1 (en) 1982-07-05 1983-07-05 Method for patterning layer having high reflectance using photosensitive material
US06/878,004 US4714668A (en) 1982-07-05 1986-06-24 Method for patterning layer having high reflectance using photosensitive material

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57115449A JPS596540A (ja) 1982-07-05 1982-07-05 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS596540A true JPS596540A (ja) 1984-01-13

Family

ID=14662822

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57115449A Pending JPS596540A (ja) 1982-07-05 1982-07-05 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US4714668A (ja)
EP (1) EP0098582B1 (ja)
JP (1) JPS596540A (ja)
DE (1) DE3380571D1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6242160B1 (en) 1996-06-27 2001-06-05 Nec Corporation Patterning method of chemical amplification type resist film for far ultraviolet radiation

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4981771A (en) * 1984-11-02 1991-01-01 Hitachi, Ltd. Pattern fabricating method
DE3852057T2 (de) * 1987-04-24 1995-05-11 Advanced Micro Devices Inc Antireflex-Belag für Photolithographie.
US4810619A (en) * 1987-08-12 1989-03-07 General Electric Co. Photolithography over reflective substrates comprising a titanium nitride layer
US4885055A (en) * 1987-08-21 1989-12-05 Brigham Young University Layered devices having surface curvature and method of constructing same
US5082760A (en) * 1987-11-10 1992-01-21 Fuji Xerox Co., Ltd. Method for preparing an electrophotographic photoreceptor having a charge transporting layer containing aluminum oxide
US4933304A (en) * 1988-11-03 1990-06-12 Sgs-Thomson Microelectronics, Inc. Method for reducing the surface reflectance of a metal layer during semiconductor processing
ATE123345T1 (de) * 1989-01-23 1995-06-15 Siemens Ag Verfahren zum herstellen einer siliziumnitridschicht, wie sie als antireflexschicht in photolithographieprozessen bei der herstellung hochintegrierter halbleiterschaltungen verwendet wird.
JP2811131B2 (ja) * 1991-04-26 1998-10-15 三菱電機株式会社 半導体装置の配線接続構造およびその製造方法
US5888908A (en) * 1992-04-30 1999-03-30 Stmicroelectronics, Inc. Method for reducing reflectivity of a metal layer
TW349185B (en) * 1992-08-20 1999-01-01 Sony Corp A semiconductor device
DE4231312C2 (de) * 1992-09-18 1996-10-02 Siemens Ag Antireflexschicht und Verfahren zur lithografischen Strukturierung einer Schicht
US5378659A (en) * 1993-07-06 1995-01-03 Motorola Inc. Method and structure for forming an integrated circuit pattern on a semiconductor substrate
US5452166A (en) * 1993-10-01 1995-09-19 Applied Magnetics Corporation Thin film magnetic recording head for minimizing undershoots and a method for manufacturing the same
JP2972554B2 (ja) * 1995-05-31 1999-11-08 日本電気株式会社 半導体装置の製造方法
US6174810B1 (en) 1998-04-06 2001-01-16 Motorola, Inc. Copper interconnect structure and method of formation
JP2002162646A (ja) * 2000-09-14 2002-06-07 Sony Corp 反射型液晶表示装置
DE10138909A1 (de) * 2001-08-08 2003-02-27 Infineon Technologies Ag Verfahren zur Herstellung einer mittels einer Photomaske zu strukturierenden siliziumhaltigen Schicht
US7365408B2 (en) * 2002-04-30 2008-04-29 International Business Machines Corporation Structure for photolithographic applications using a multi-layer anti-reflection coating
KR101311874B1 (ko) * 2009-12-14 2013-09-26 엘지디스플레이 주식회사 반사투과형 액정표시장치용 어레이 기판의 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5158072A (ja) * 1974-11-18 1976-05-21 Matsushita Electric Ind Co Ltd Handotaisochinoseizohoho
JPS561533A (en) * 1979-06-18 1981-01-09 Hitachi Ltd Method of photoetching

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL87862C (ja) * 1951-08-20
DE1597597A1 (de) * 1967-09-14 1970-09-24 Wilhelm Guckert Verfahren zur Reduzierung der Unterstrahlungseffekte bei Kopierverfahren der graphischen Technik,insbesondere im Hinblick auf lichtempfindliche Schichten,die auf metallische Oberflaechen (Offsetdruckplatten- und Folien,Metallplatten fuer die Herstellung von Hochdruckklischees,kupferkaschiertes Isolationsm
US3884698A (en) * 1972-08-23 1975-05-20 Hewlett Packard Co Method for achieving uniform exposure in a photosensitive material on a semiconductor wafer
JPS52136590A (en) * 1976-05-11 1977-11-15 Matsushita Electric Ind Co Ltd Production of semiconductor device
US4152159A (en) * 1977-06-03 1979-05-01 Eastman Kodak Company Acid-resistant copolymer and photographic element incorporating same
JPS5593225A (en) * 1979-01-10 1980-07-15 Hitachi Ltd Forming method of minute pattern
US4311773A (en) * 1979-02-28 1982-01-19 Hitachi, Ltd. Method of producing color filters
DE2924475A1 (de) * 1979-06-18 1981-01-15 Siemens Ag Verfahren zum herstellen einer metallisierung auf einem halbleiterkristall
JPS5846635A (ja) * 1981-09-14 1983-03-18 Toshiba Corp 半導体素子パタ−ン形成法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5158072A (ja) * 1974-11-18 1976-05-21 Matsushita Electric Ind Co Ltd Handotaisochinoseizohoho
JPS561533A (en) * 1979-06-18 1981-01-09 Hitachi Ltd Method of photoetching

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6242160B1 (en) 1996-06-27 2001-06-05 Nec Corporation Patterning method of chemical amplification type resist film for far ultraviolet radiation

Also Published As

Publication number Publication date
EP0098582A2 (en) 1984-01-18
EP0098582B1 (en) 1989-09-13
DE3380571D1 (en) 1989-10-19
EP0098582A3 (en) 1986-05-07
US4714668A (en) 1987-12-22

Similar Documents

Publication Publication Date Title
JPS596540A (ja) 半導体装置の製造方法
JP3320685B2 (ja) 微細パターン形成方法
US7358111B2 (en) Imageable bottom anti-reflective coating for high resolution lithography
JP3542118B2 (ja) 非反射物質層の形成及びこれを利用した半導体製造方法、及びトランジスタゲートスタックの形成方法
JPH08255752A (ja) 反射防止被膜を有する半導体素子およびその製造方法
US3510371A (en) Method of making an ultraviolet sensitive template
US6171764B1 (en) Method for reducing intensity of reflected rays encountered during process of photolithography
JPS5846635A (ja) 半導体素子パタ−ン形成法
JPH0463349A (ja) フォトマスクブランクおよびフォトマスク
JPH07211616A (ja) 微細パターン形成方法
JP3113040B2 (ja) 半導体装置の製造方法
JPH0954420A (ja) 多段エッチング型基板の製造方法
JPH05109702A (ja) 半導体装置の製造方法
KR100563819B1 (ko) 반도체소자의 반사방지막 제조방법
KR100596606B1 (ko) 미세 패턴의 형성 방법, 반도체 장치 및 반도체 장치의제조 방법
JPS58213425A (ja) 電子ビ−ム直接露光用位置合わせマ−クとその製造方法
JPS63212937A (ja) フオトマスクブランクとフオトマスク
JPS60177627A (ja) パタ−ン形成法
JPH06252035A (ja) Ｘ線マスクの製造方法
KR0185983B1 (ko) 반도체 장치의 금속배선 형성방법
KR20040069842A (ko) 반사방지막 형성 방법
KR970048996A (ko) 반도체 소자의 미세패턴 형성방법
JPH04112527A (ja) パターン形成方法
JPS6354726A (ja) レジスト膜のエツチング方法
JPS63166231A (ja) フオトマスクの製造方法