JPS5846635A - 半導体素子パタ−ン形成法 - Google Patents

半導体素子パタ−ン形成法

Info

Publication number
JPS5846635A
JPS5846635A JP14380881A JP14380881A JPS5846635A JP S5846635 A JPS5846635 A JP S5846635A JP 14380881 A JP14380881 A JP 14380881A JP 14380881 A JP14380881 A JP 14380881A JP S5846635 A JPS5846635 A JP S5846635A
Authority
JP
Japan
Prior art keywords
film
resist
pattern
silicon nitride
nitride film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14380881A
Other languages
English (en)
Inventor
Yutaka Kamata
裕 鎌田
Tsunehisa Ueno
上野　恒久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP14380881A priority Critical patent/JPS5846635A/ja
Priority to GB08226102A priority patent/GB2108756B/en
Priority to DE19823234066 priority patent/DE3234066A1/de
Publication of JPS5846635A publication Critical patent/JPS5846635A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/091—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antireflection means or light filtering or absorbing means, e.g. anti-halation, contrast enhancement

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、半導体装置の製造方法に関し、より詳しくは
半導体素子におけるパターンの形成方法に関する。
現在、集積回路のアルミ配線のパターン形成は、第１図
に示すような工程を経て行なわれている。
そしてポジ型レジストを用いた場合の露光状態は、第３
図の模式断面図に示したように、半導体ウェハ１上の酸
化膜２の表面にはアルミ蒸着膜３が形成されていて、こ
のアルミ蒸着膜６に所望の配線パターンを形成するため
、ポジ型ホトレジス）全塗布したレジスト膜４を形成し
、ホトマスク５を透して紫外線露光６を行なう。
ところが、アルミ蒸着膜は金属、光沢を有して反射率が
高く、段差部３１があるとそこで反射してレジスト膜４
とほぼ平行となった反射光６１が、露光されてはならな
いレジストパターンを露光し、正しいレジストパターン
が得られない。このようなレジストパターンをマスクと
してアルミ蒸着膜をエツチングすると、第４図の平面図
にみるように、アルミ配線３２の、段差部３１に近い端
縁６６が、一点鎖諺で示した正しいパターン端縁から後
退し、甚だしいときは短絡や断線６４を起して、集積回
路は歩留りが低下し、或は全く機能しなくなることがあ
る。
また、ネガ型レジストを用いる場合には、反射率の高い
アルミ蒸着膜からの反射光が入射光との間に強い定在波
を生じ、そのためレジスト膜に強感光層と弱感光層の不
均一感光状態が生じ、現隙の際にレジスト膜のめくれ現
象が起る。
本発明の目的は、金属光沢を有する、換言すれば反射率
の高い薄膜にパターンを形成する際に、用いる紫外線又
は遠紫外線感光性レジストのマスクパターンが、薄膜か
らの反射光又は定在波によって上記不都合を起すことの
ないような半導体装置の製造方法を提供することにある
。
即ち、本発明は、紫外線又は遠紫外線感光性レジストの
マスクを用いて、半導体素子における金属光沢を有する
薄膜のパターンを形成する工程において、プラズマＣＶ
Ｄ窒化シリコン膜生成用ガスの１’ＪＴ（３／　Ｓ　Ｉ
　Ｈ４混合比を露光波長に対して不透過になるように配
合し、上記ガスを用いたプラズマＣＶＤ窒化シリコン膜
を上記薄膜上に堆積し、しかる後上記窒化シリコン膜上
に上記レジストマスクを形成して上記薄膜を加工し、そ
の後残存する窒化シリコン膜を除去し薄膜のパターンを
形成することを特徴とする半導体装置の製造方法である
。
本発明の原理は、プラズマＣＶＤ窒化シリコン膜が、そ
の生成用ガスの組成により、紫外線又は遠紫外線に対し
て不透過波長範囲が異なることを利用するものであって
、レジストの露光波長に対して不透過となるようにした
窒化シリコン膜をアルミ蒸着膜とレジスト膜の中間に製
膜して、レジスト膜を透過した露光を窒化シリコン膜で
遮り、アルミ蒸着膜による反射光又は定在波をなくすこ
とにある。
プラズマＣＶＤ窒化シリコン膜は、例えば５ｉＨ４−Ｎ
Ｈ３−Ａｒ或はＳ　ＩＨ７−ＮＨａ　−Ｎ２混合ガスを
、’ｌ’ｅｍｐｅ３７０°Ｃ，５０ｋＨｚ　ｅ　５００
ＷのＲＦ、真空度０．２Ｔｏｒｒで堆積させることがで
きるが、第７図のＮＨ３／５ｉ）（。
混合比と透過最短波長との関係のグラフに示すように、
洲、／ＳｉＨ４混合比を１０とすれば波長２２０ｎｍ以
下の遠紫外線が不透過となり、また闇、／ＳｉＨ４混合
比を１とすれば波長４５０８ｍ以下の紫外線が不透過と
なる。このように甜３　／　Ｓ　Ｉ　Ｈ４の混合比を選
択して堆積させたプラズマＣＶＤ窒化シリコン膜を、レ
ジスト膜とアルミ蒸着膜との中間に製膜することによっ
て、レジスト膜を透過した露光を完全に或は実質的有効
にアルミ蒸着膜に到達しないように遮ることができる。
次に、本発明の実施例として、配線パターン形成の場合
につき、第２図の工程図゛及び第５図の素子模式断面図
を参照して説明する。
先ず、第１工程のアルミ蒸着は、あらかじめ拡散層（図
示せず）を形成し、表面に酸化膜２を被覆したウニノ・
１上に、配線パターンをエツチングしようとするアルミ
蒸着膜６を形成する。次に、プラズマＣＶＤデポジショ
ン工程によって、アルミ蒸着膜６上に約ａｏｏｏ　Ａの
窒化シリコン膜７を堆積させる。このときの堆積成長条
件のうち、シラン（ＳｉＨ４）とアンモニア（ＮＨ４）
の混合比が重要である。この実施例の場合ポジ型ホトレ
ジストを用いたので、このレジストが感光する４５０　
ｎｍ以下の波長を完全に遮蔽するために、ＮＨｓ／Ｓｉ
Ｈ４混合比を１．０の、具体的にはＳｉＨ４流量１２０
ｃｃ／ｍｉｎ　。
ＮＨ８流量１２０ｃｃ／ｍｉｎ、　Ｎ２流量１０００ｃ
ｃ／ｍｉｎの混合ガスを用いて堆積させた。勿論、４５
０ｎｍ以下の波長を５０チ遮蔽する程度の実質的有効な
不透過膜とするには、ＮＨ３／ＳｉＨ４混合比を１．７
とすればよい。
ＮＨｓ　／　Ｓ　ＩＨＡ混合比と透過最短波長との関係
は、プラズマＣＶＤの装置や堆積条件により若干変動す
ることがあるので、必ずしも上記の洲３／　ＳｉＨ４混
合比は固定されるものではない。また、ポリメチルイソ
プロペニルケトンのように２００〜３００７７ｍの波長
に感光するレジストを使用する場合にはＨ３／　ＳＩ　
Ｈ４混合比を２．５とすればよいように、それぞれのレ
ジストに対して堆積条件を選ぶことができる。
さて、このように露光波長に対して不透過にしたプラズ
マＣＶＤ窒化シリコン膜７を堆積後、市販のポジ型ホト
レジストを塗布しプリベークを行ない、レジスト膜４を
形成する。そして予め準備したホトマスク５のパターン
とウェハ１上のパターンと位置合せを行ない、超高圧水
銀灯を用いて露光を行なう。
本発明においては、レジスト膜４を透過した露光６は、
特定のガス混合比で生成させたプラズマＣＶＤ窒化シリ
コン膜７に吸収されてアルミ蒸着膜乙の表面にまで到達
しない。仮りに５０％の不透過膜であっても、プラズマ
ＣＶＤ窒化シリコン膜７を往復するために、アルミ蒸着
膜６からの反射光はレジスト膜４に到達する前にシリコ
ン窒化膜７に完全に吸収されてしまう。従って第３図の
従来例のような段差部３１からの反射光６１がなく、マ
た定在波が発生することもなく、レジスト膜に不都合を
生ぜしめることがない。
露光後、従来例と同様に常法により現像処理をし、ポス
トベーキングをしてレジストパターンヲ形成する。しか
る後、レジストパターンをマスクとして、プラズマＣＶ
Ｄ窒化シリコン膜７をケミカルドライエッチ法によりエ
ツチングし、次にレジストパターンを酸素プラズマ法に
より剥離除去する。次に窒化シリコン膜パターンをマス
クとして、アルミ蒸着膜３をリン酸を用いてエツチング
し、再びアルミ蒸着膜上に残った窒化シリコン膜パター
ンをケミカルドライエ、チ法により剥離除去してアルミ
配線パターンを形成する。なお、アルミ配線パターンを
形成するための上記のエツチング方法、剥離除去方法及
び工程順序の組合せは１例を示したもので、イオンエツ
チング、電解エツチングなどを使用しても全く同゛様な
効果が得られる。
上記のように形成し之アルミ配線パターンの平面図を第
６図に示したが、第４図の従来例と比較してわかるよう
に、アルミ蒸着膜からの反射光や定在波が原因となって
いる配線の短絡や断線がなく、またレジスト膜のめくれ
現象も起らず、集積回路の歩留り向上、信頼性向上に寄
与することができる。
なお、実施例ではアルミ配線パターン形成の例を示した
が、アルミ蒸着膜と同様な金属光沢を有する薄膜のパタ
ーンを形成する場合にも適用することができる。そのよ
うな薄膜としてポリシリコン、モリブデンシリサイド、
タングステン、モリブデンなどの薄膜を挙げることがで
きる。
【図面の簡単な説明】
アルミ配線パターン形成において、第１図は従来例の工
程図、第２図は本発明実施例の工程図、第６図は従来例
の模式断面図、第４図は従来例のアルミ配線の平面図、
第５図は本発明実施例の模式断面図、第６図は本発明実
施例のアルミ配線の平面図であり、そして第７図はプラ
ズマＣＶＤの生成ガス混合比と透過最短波長との関係を
示すグラフである。 １・・・ウェハ、６・・・薄膜（アルミ蒸着膜）、４・
・・レジスト膜、５・・・ホトマスク、６・・・露光（
紫外線又は遠紫外、Ｉり、７・・・プラズマＣＶＤ窒化
シリコン膜、６２・・・薄膜のパターン。 特許出願人　東京芝浦電気株式会社 第１図　　　　　　　第２図 アルミ蒸着　　　　　　　　　　アルミ蒸着プラズマＣ
ＶＣ） 宣イＬ−レリコシ子′°オご しシ・°スト塗部　　　　　　　　　　　　しジズトｇ
＄７９リベーク　　　　　　　　　　　　　アリベーグ
マス７合ゼ・−１Ｌ　　　　　　　　　　　マスク会−
ｔ＝ＩＥ、ｔ■見　　イン１　　　　　　　　　　　ｔ
　　イ象ホ吹トベーク　　　　　　　　　　　　　才・
６ストベーグプラズマＣＶＯ シリコシ獲工゛／＋ゝ レジ“スト手りｌ！ＩＩｔ アルミ月莫工、ｙ＋シ’７”　　　　　　　　　　　　
　　’Ｆ　Ｉレミｍエツ＋ン７′第３図 第４図 ３１　　　　　　３３３２ ￥　５　図 第６図 ３１　　　　　　３２ がん昆會ｙヒ　（ＮＨ３／ＣＨ４） 手続補正書（自発） 昭和５７年１月１１日 特許庁長官　島　１）春　樹　殿 １　事件の表示　昭和５６年特許願第１４３８０８号２
　発明の名称　半導体素子パターン形成法３　補正をす
る者 事件との関係　　　本人 神奈川県用崎市幸区堀用町７２番地 （３０７）　　東京芝浦電気株式会社 代表者　佐　波　正　− ５補正命令の日付　　自発補正 ６　補正により増加する発明の数　　０７　補正の対象
　　　　図面の第７図

Claims (1)

    【特許請求の範囲】
  1. １　紫外線又は遠紫外線感光性レジストのマスクを用い
    て、半導体素子における、金属光沢を有する薄膜のパタ
    ーンを形成する工程において、プラズマＣＶＤ窒化シリ
    コン膜生成用ガスのＮＨ３／ＳｉＨ，混合比を露光波長
    に対して不透過になるように配合し、上記ガスを用いた
    プラズマＣＶＤ窒化シリコン膜を上記薄膜上に堆積し、
    しかる後上記窒化シリコン膜上に上記レジストマスクを
    形成して゛上記薄膜を加工し、その後残存する窒化シリ
    コン膜を除去し薄膜のパターンを形成することを特徴と
    する半導体装置の製造方法。
JP14380881A 1981-09-14 1981-09-14 半導体素子パタ−ン形成法 Pending JPS5846635A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP14380881A JPS5846635A (ja) 1981-09-14 1981-09-14 半導体素子パタ−ン形成法
GB08226102A GB2108756B (en) 1981-09-14 1982-09-14 Forming a pattern of a thin film lustre
DE19823234066 DE3234066A1 (de) 1981-09-14 1982-09-14 Verfahren zur bildung eines musters aus einem duennen film mit metallischem glanz auf einem substrat

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14380881A JPS5846635A (ja) 1981-09-14 1981-09-14 半導体素子パタ−ン形成法

Publications (1)

Publication Number Publication Date
JPS5846635A true JPS5846635A (ja) 1983-03-18

Family

ID=15347448

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14380881A Pending JPS5846635A (ja) 1981-09-14 1981-09-14 半導体素子パタ−ン形成法

Country Status (3)

Country Link
JP (1) JPS5846635A (ja)
DE (1) DE3234066A1 (ja)
GB (1) GB2108756B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61265836A (ja) * 1985-05-20 1986-11-25 Nippon Gakki Seizo Kk 金属パタ−ン形成法
JPH01241125A (ja) * 1988-03-23 1989-09-26 Sony Corp 半導体装置の製造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS596540A (ja) * 1982-07-05 1984-01-13 Toshiba Corp 半導体装置の製造方法
DE58909269D1 (de) * 1989-01-23 1995-07-06 Siemens Ag Verfahren zum Herstellen einer Siliziumnitridschicht, wie sie als Antireflexschicht in Photolithographieprozessen bei der Herstellung hochintegrierter Halbleiterschaltungen verwendet wird.
DE3901864A1 (de) * 1989-01-23 1990-07-26 Siemens Ag Verfahren zur verringerung interferenzbedingter strukturgroessenschwankungen bei der strukturierung einer photolackschicht durch monochromatische belichtung
JP2791525B2 (ja) * 1992-04-16 1998-08-27 三菱電機株式会社 反射防止膜の選定方法およびその方法により選定された反射防止膜
US5378659A (en) * 1993-07-06 1995-01-03 Motorola Inc. Method and structure for forming an integrated circuit pattern on a semiconductor substrate
US6632750B2 (en) 2000-07-31 2003-10-14 Hitachi, Ltd. Manufacturing method of semiconductor integrated circuit device
DE10138909A1 (de) * 2001-08-08 2003-02-27 Infineon Technologies Ag Verfahren zur Herstellung einer mittels einer Photomaske zu strukturierenden siliziumhaltigen Schicht

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5680130A (en) * 1979-12-05 1981-07-01 Toshiba Corp Manufacture of semiconductor device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3884698A (en) * 1972-08-23 1975-05-20 Hewlett Packard Co Method for achieving uniform exposure in a photosensitive material on a semiconductor wafer
JPS5593225A (en) * 1979-01-10 1980-07-15 Hitachi Ltd Forming method of minute pattern

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5680130A (en) * 1979-12-05 1981-07-01 Toshiba Corp Manufacture of semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61265836A (ja) * 1985-05-20 1986-11-25 Nippon Gakki Seizo Kk 金属パタ−ン形成法
JPH01241125A (ja) * 1988-03-23 1989-09-26 Sony Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
GB2108756A (en) 1983-05-18
DE3234066A1 (de) 1983-03-31
GB2108756B (en) 1985-04-24

Similar Documents

Publication Publication Date Title
KR100300258B1 (ko) 집적회로패턴을반도체기판상에형성하기위한방법및구조
JP3320685B2 (ja) 微細パターン形成方法
US7432212B2 (en) Methods of processing a semiconductor substrate
JPS596540A (ja) 半導体装置の製造方法
JPH08255752A (ja) 反射防止被膜を有する半導体素子およびその製造方法
JP3003657B2 (ja) 半導体装置の製造方法
US6531349B2 (en) Method of etching polycrystalline silicon film by using two consecutive dry-etching processes
US6620745B2 (en) Method for forming a blocking layer
US6365320B1 (en) Process for forming anti-reflective film for semiconductor fabrication using extremely short wavelength deep ultraviolet photolithography
JP3545180B2 (ja) （Ｇｅ，Ｓｉ）Ｎｘ反射防止膜及びこれを用いたパターン形成方法
TW202236417A (zh) 金屬光阻上的缺陷校正
JP2000040671A (ja) チタニウムアルミニウムナイトライド反射防止膜を利用した半導体素子の金属配線の形成方法
JPS5846635A (ja) 半導体素子パタ−ン形成法
US6171764B1 (en) Method for reducing intensity of reflected rays encountered during process of photolithography
US6017816A (en) Method of fabricating A1N anti-reflection coating on metal layer
US6924196B1 (en) Anti-reflective coating and process using an anti-reflective coating
KR100326954B1 (ko) 반도체기기 제조방법
US6903007B1 (en) Process for forming bottom anti-reflection coating for semiconductor fabrication photolithography which inhibits photoresist footing
US7887875B2 (en) Method to reduce photoresist poisoning
JP3113040B2 (ja) 半導体装置の製造方法
JPH07201704A (ja) 微細パターンの製造方法と半導体装置の製造方法
KR100596606B1 (ko) 미세 패턴의 형성 방법, 반도체 장치 및 반도체 장치의제조 방법
JPS60120574A (ja) 電界効果形トランジスタの製造方法
KR970048996A (ko) 반도체 소자의 미세패턴 형성방법
JPH10189410A (ja) 半導体装置の製造方法