JPH10189410A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH10189410A JPH10189410A JP8341622A JP34162296A JPH10189410A JP H10189410 A JPH10189410 A JP H10189410A JP 8341622 A JP8341622 A JP 8341622A JP 34162296 A JP34162296 A JP 34162296A JP H10189410 A JPH10189410 A JP H10189410A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- photoresist layer
- manufacturing
- nitrogen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Materials For Photolithography (AREA)
- Formation Of Insulating Films (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【課題】 半導体基板上に、少なくとも窒素を含有する
反射防止膜を成膜する工程と、その反射防止膜上にフォ
トレジスト層を形成する工程とを有する半導体装置の製
造方法において、定在波効果の発生を有効に防止し得、
しかも、フォトレジスト層が裾引き形状にパターンニン
グされてしまうおそれのない製造方法を得る。 【解決手段】 半導体基板１上に少なくとも窒素を含有
する反射防止膜６を成膜する工程と、その反射防止膜６
上に窒素を含有しないバッファー膜７を成膜する工程
と、そのバッファー膜７上にフォトレジスト層８を形成
する工程とを有する。
反射防止膜を成膜する工程と、その反射防止膜上にフォ
トレジスト層を形成する工程とを有する半導体装置の製
造方法において、定在波効果の発生を有効に防止し得、
しかも、フォトレジスト層が裾引き形状にパターンニン
グされてしまうおそれのない製造方法を得る。 【解決手段】 半導体基板１上に少なくとも窒素を含有
する反射防止膜６を成膜する工程と、その反射防止膜６
上に窒素を含有しないバッファー膜７を成膜する工程
と、そのバッファー膜７上にフォトレジスト層８を形成
する工程とを有する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、特に、フォトレジスト層の形成に関する。
法に関し、特に、フォトレジスト層の形成に関する。
【０００２】
【従来の技術】半導体装置の製造工程においては、一般
に加工すべき半導体基板、絶縁層等の上にフォトレジス
ト層を形成し、ステッパー（投影露光機）によって、そ
のフォトレジスト層に対するフォトマスク合わせ及びそ
のフォトマスクを通じての露光を行い、そのフォトレジ
スト層を現像し、そのパターニングされたフォトレジス
ト層を通じて、加工すべき半導体基板、絶縁層等をエッ
チングするフォトリソグラフィが汎用されている。
に加工すべき半導体基板、絶縁層等の上にフォトレジス
ト層を形成し、ステッパー（投影露光機）によって、そ
のフォトレジスト層に対するフォトマスク合わせ及びそ
のフォトマスクを通じての露光を行い、そのフォトレジ
スト層を現像し、そのパターニングされたフォトレジス
ト層を通じて、加工すべき半導体基板、絶縁層等をエッ
チングするフォトリソグラフィが汎用されている。
【０００３】近年のＶＬＳＩ（Very Large Scale Integ
rated Circuit:超大規模集積回路）、ＵＬＳＩ（Ultra
Large Scale Integrated Circuit: 超々大規模集積回
路）等に見られるように、半導体集積回路の高集積化及
び高性能化に伴って、最小線幅を決定するフォトリソグ
ラフィ用の露光光の波長はますます短波長化している。
現在、半導体集積回路の研究開発では、サブハーフミク
ロン領域のデザインルールのデバイスの研究開発が行わ
れており、その際使用される最先端のステッパーは、紫
外線光源に代えて、ＫｒＦエキシマレーザー光（波長が
２４８nm）等のレーザー光源を光源に用い、０．３７〜
０．５０程度のＮＡ（numerical aperture: 開口数) の
対物レンズを備えている。
rated Circuit:超大規模集積回路）、ＵＬＳＩ（Ultra
Large Scale Integrated Circuit: 超々大規模集積回
路）等に見られるように、半導体集積回路の高集積化及
び高性能化に伴って、最小線幅を決定するフォトリソグ
ラフィ用の露光光の波長はますます短波長化している。
現在、半導体集積回路の研究開発では、サブハーフミク
ロン領域のデザインルールのデバイスの研究開発が行わ
れており、その際使用される最先端のステッパーは、紫
外線光源に代えて、ＫｒＦエキシマレーザー光（波長が
２４８nm）等のレーザー光源を光源に用い、０．３７〜
０．５０程度のＮＡ（numerical aperture: 開口数) の
対物レンズを備えている。
【０００４】かかるレーザー光によって露光及び現像処
理されるフォトレジスト層の材料としては、紫外線によ
って露光及び現像処理されるフォトレジスト層として使
用されていたノボラックレジスト（波長が２４８ｎｍの
光に対する光透過率が低い）に代わって、波長が２４８
ｎｍの光に対する光透過率の高い化学増幅型レジストが
使用される。この化学増幅型レジストは、ポリマと酸発
生剤（ＰＡＧ）から構成され、露光によってＰＡＧの光
反応が起こり、その酸を触媒としてＰＥＢ(Post Exposu
re Bake:後露光焼成) 時にポリマが熱反応を起こし、ポ
リマの溶解性が変化する。このとき発生した酸は触媒と
して働くため、極く少量でポリマを反応させることがで
きる。即ち、１個のフォトンで発生した酸で、数千と言
うポリマ反応を起こさせることができ、このため、この
種レジストは化学増幅型レジストと呼ばれる。このレジ
ストは、ポリビニルフェノール（ＰＶＰ）をベースとし
たポリマで、実用可能な光透過率を実現することができ
る。
理されるフォトレジスト層の材料としては、紫外線によ
って露光及び現像処理されるフォトレジスト層として使
用されていたノボラックレジスト（波長が２４８ｎｍの
光に対する光透過率が低い）に代わって、波長が２４８
ｎｍの光に対する光透過率の高い化学増幅型レジストが
使用される。この化学増幅型レジストは、ポリマと酸発
生剤（ＰＡＧ）から構成され、露光によってＰＡＧの光
反応が起こり、その酸を触媒としてＰＥＢ(Post Exposu
re Bake:後露光焼成) 時にポリマが熱反応を起こし、ポ
リマの溶解性が変化する。このとき発生した酸は触媒と
して働くため、極く少量でポリマを反応させることがで
きる。即ち、１個のフォトンで発生した酸で、数千と言
うポリマ反応を起こさせることができ、このため、この
種レジストは化学増幅型レジストと呼ばれる。このレジ
ストは、ポリビニルフェノール（ＰＶＰ）をベースとし
たポリマで、実用可能な光透過率を実現することができ
る。
【０００５】このステッパーに使用される露光光として
は、単一波長のレーザー光が用いられるが、単一波長の
光を用いて露光を行うと、定在波効果と呼ばれる現象が
発生することが広く知られている。定在波が発生する原
因は、レジスト層内において露光光の多重干渉が起こる
ことによるものである。即ち、入射光と、レジスト層及
び基板界面からの反射光とが、レジスト層内で干渉を起
こすことによるものである。
は、単一波長のレーザー光が用いられるが、単一波長の
光を用いて露光を行うと、定在波効果と呼ばれる現象が
発生することが広く知られている。定在波が発生する原
因は、レジスト層内において露光光の多重干渉が起こる
ことによるものである。即ち、入射光と、レジスト層及
び基板界面からの反射光とが、レジスト層内で干渉を起
こすことによるものである。
【０００６】その結果、レジスト層を光反応させるエネ
ルギーとなる吸収光量が、層厚に依存して変化する。こ
こで吸収光量とは、レジスト層の表面での反射や、レジ
スト膜層の下の基板での吸収や、レジスト層から出射し
た光等を除いたレジスト層自体に吸収される光の量を言
う。
ルギーとなる吸収光量が、層厚に依存して変化する。こ
こで吸収光量とは、レジスト層の表面での反射や、レジ
スト膜層の下の基板での吸収や、レジスト層から出射し
た光等を除いたレジスト層自体に吸収される光の量を言
う。
【０００７】この吸収光量の変化の度合いは、下地基板
の種類や基板上の段差により微妙に変化するため、露光
・現像後に得られるレジスト層のパターンの寸法の制御
が困難になってしまう。このような傾向は、各種レジス
ト層に共通なものであり、レジスト層のパターンが微細
になればなる程顕在化する。
の種類や基板上の段差により微妙に変化するため、露光
・現像後に得られるレジスト層のパターンの寸法の制御
が困難になってしまう。このような傾向は、各種レジス
ト層に共通なものであり、レジスト層のパターンが微細
になればなる程顕在化する。
【０００８】そこで、このような定在波効果の発生を防
止する有効な方法として、反射防止膜の採用が不可欠と
なってくる。
止する有効な方法として、反射防止膜の採用が不可欠と
なってくる。
【０００９】従来、反射防止膜として各種の材料が検討
されているが、先に、反射防止膜としての有力な材料と
して、ＳｉＯx Ｎy が提案されている。このＳｉＯx Ｎ
y は、ポリＳｉやＳｉＯ2 、Ｓｉ3 Ｎ4 の中間の組成と
して、Ｓｉ、Ｏ、Ｎ、Ｈを含有する材料で、反射防止効
果が高いことが知られている（特開平７−１３０５９８
号公報等）。
されているが、先に、反射防止膜としての有力な材料と
して、ＳｉＯx Ｎy が提案されている。このＳｉＯx Ｎ
y は、ポリＳｉやＳｉＯ2 、Ｓｉ3 Ｎ4 の中間の組成と
して、Ｓｉ、Ｏ、Ｎ、Ｈを含有する材料で、反射防止効
果が高いことが知られている（特開平７−１３０５９８
号公報等）。
【００１０】しかしながら、かかる従来のＳｉＯx Ｎy
の反射防止膜は、Ｎ（窒素）を含有しているために、パ
ターニングの際にＮ（窒素）がレジスレト材料と科学変
化を起こし、レジスト層が裾引き形状にパターニングさ
れてしまうと言う欠点があることが知られている。
の反射防止膜は、Ｎ（窒素）を含有しているために、パ
ターニングの際にＮ（窒素）がレジスレト材料と科学変
化を起こし、レジスト層が裾引き形状にパターニングさ
れてしまうと言う欠点があることが知られている。
【００１１】微細化・集積化したシリコン半導体装置
（ＭＯＳ半導体デバイス）のゲート電極形成工程の場合
を例に採って、レジスト層の裾引き形状のパターニング
について説明する。１はシリコン基板、２はその上のゲ
ート酸化膜、３はその上のポリシリコン電極、４はその
上のタングステン電極、６はその上のＳｉＯx Ｎy から
なる反射防止膜である。尚、ポリシリコン電極３及びそ
の上のタングステン電極４にて、ゲート電極５が構成さ
れる。そして、反射防止膜６上に化学増幅型レジストか
らなるフォトレジスト層をポジ型レジスト層として形成
し、これをＫｒＦステッパーを用いて、波長が２４８ｎ
ｍのレーザー光によって露光し、その後現像すると、現
像によって形成された孔の根元の部分に、裾引き（Slop
ing footing:スローピングフッティング）９ａが発生す
る。９はパターニングされたフォトレジスト層を示す。
（ＭＯＳ半導体デバイス）のゲート電極形成工程の場合
を例に採って、レジスト層の裾引き形状のパターニング
について説明する。１はシリコン基板、２はその上のゲ
ート酸化膜、３はその上のポリシリコン電極、４はその
上のタングステン電極、６はその上のＳｉＯx Ｎy から
なる反射防止膜である。尚、ポリシリコン電極３及びそ
の上のタングステン電極４にて、ゲート電極５が構成さ
れる。そして、反射防止膜６上に化学増幅型レジストか
らなるフォトレジスト層をポジ型レジスト層として形成
し、これをＫｒＦステッパーを用いて、波長が２４８ｎ
ｍのレーザー光によって露光し、その後現像すると、現
像によって形成された孔の根元の部分に、裾引き（Slop
ing footing:スローピングフッティング）９ａが発生す
る。９はパターニングされたフォトレジスト層を示す。
【００１２】
【発明が解決しようとする課題】かかる点に鑑み、本発
明は、半導体基板上に、少なくとも窒素を含有する反射
防止膜を成膜する工程と、その反射防止膜上にフォトレ
ジスト層を形成する工程とを有する半導体装置の製造方
法において、定在波効果の発生を有効に防止し得、しか
も、フォトレジスト層が裾引き形状にパターニングされ
てしまうおそれのない製造方法を提案しようとするもの
である。
明は、半導体基板上に、少なくとも窒素を含有する反射
防止膜を成膜する工程と、その反射防止膜上にフォトレ
ジスト層を形成する工程とを有する半導体装置の製造方
法において、定在波効果の発生を有効に防止し得、しか
も、フォトレジスト層が裾引き形状にパターニングされ
てしまうおそれのない製造方法を提案しようとするもの
である。
【００１３】
【課題を解決するための手段】本発明による半導体装置
の製造方法は、半導体基板上に少なくとも窒素を含有す
る反射防止膜を成膜する工程と、その反射防止膜上に窒
素を含有しないバッファー膜を成膜する工程と、そのバ
ッファー膜上にフォトレジスト層を形成する工程とを有
するものである。
の製造方法は、半導体基板上に少なくとも窒素を含有す
る反射防止膜を成膜する工程と、その反射防止膜上に窒
素を含有しないバッファー膜を成膜する工程と、そのバ
ッファー膜上にフォトレジスト層を形成する工程とを有
するものである。
【００１４】かかる本発明によれば、少なくとも窒素を
含有する反射防止膜と、フォトレジスト層との間に、窒
素を含有しないバッファー膜を成膜するので、定在波効
果の発生を有効に防止し得、しかも、フォトレジスト層
が裾引き形状にパターニングされてしまうおそれはなく
なる。
含有する反射防止膜と、フォトレジスト層との間に、窒
素を含有しないバッファー膜を成膜するので、定在波効
果の発生を有効に防止し得、しかも、フォトレジスト層
が裾引き形状にパターニングされてしまうおそれはなく
なる。
【００１５】
【発明の実施の形態】以下に、図１、図２及び図３を参
照して、本発明の実施の形態の半導体装置の製造方法を
詳細に説明する。この実施の形態は、微細化・集積化し
たシリコン半導体装置（ＭＯＳ半導体デバイス）のゲー
ト電極形成工程に、本発明を適用した場合であるが、勿
論、本発明はこれに限定されるものではない。
照して、本発明の実施の形態の半導体装置の製造方法を
詳細に説明する。この実施の形態は、微細化・集積化し
たシリコン半導体装置（ＭＯＳ半導体デバイス）のゲー
ト電極形成工程に、本発明を適用した場合であるが、勿
論、本発明はこれに限定されるものではない。
【００１６】先ず、図２を参照するに、シリコン基板
（半導体基板）１を用意し（図２Ａ）、その上に、例え
ば、５０ｎｍ厚のゲート酸化膜（ＳｉＯ2 ）２を形成す
る（図２Ｂ）。このゲート酸化膜２は、例えば、縦型拡
散炉を用いて、シリコン基板１を８００°Ｃで、３０分
加熱して、その上面を熱酸化することによって形成す
る。
（半導体基板）１を用意し（図２Ａ）、その上に、例え
ば、５０ｎｍ厚のゲート酸化膜（ＳｉＯ2 ）２を形成す
る（図２Ｂ）。このゲート酸化膜２は、例えば、縦型拡
散炉を用いて、シリコン基板１を８００°Ｃで、３０分
加熱して、その上面を熱酸化することによって形成す
る。
【００１７】そのゲート酸化膜２上に、例えば、１００
ｎｍ厚のポリシリコン電極３を形成する（図２Ｃ）。こ
のポリシリコン電極３の形成は、例えば、縦型減圧ＣＶ
Ｄ（Chemical Vapor Deposition ：化学気相成長）装置
を用いて、ＳｉＨ4 ／ＰＨ3＝３００／２００（ｓｃｃ
ｍ）のガスを使用し、温度５５０°Ｃ、圧力３５０Ｐａ
の下で行う。尚、「ｓｃｃｍ」は、ｓｔａｎｄａｒｄ
（標準状態を意味し、具体的には、２５°Ｃ、１気圧）
でのｃｃ／ｍｉｎを意味する。
ｎｍ厚のポリシリコン電極３を形成する（図２Ｃ）。こ
のポリシリコン電極３の形成は、例えば、縦型減圧ＣＶ
Ｄ（Chemical Vapor Deposition ：化学気相成長）装置
を用いて、ＳｉＨ4 ／ＰＨ3＝３００／２００（ｓｃｃ
ｍ）のガスを使用し、温度５５０°Ｃ、圧力３５０Ｐａ
の下で行う。尚、「ｓｃｃｍ」は、ｓｔａｎｄａｒｄ
（標準状態を意味し、具体的には、２５°Ｃ、１気圧）
でのｃｃ／ｍｉｎを意味する。
【００１８】このポリシリコン電極３の上に、例えば、
１００ｎｍ厚のタングステンシリコン（ＷＳｉx ）電極
４を形成する（図２Ｄ）。このタングステンシリコン電
極４の形成は、例えば、枚葉熱ＣＶＤ装置を用いて、Ｗ
Ｆ6 ／ＳｉＨ2 Ｃｌ2 ／Ａｒ＝５／１００／４００（ｓ
ｃｃｍ）のガスを使用し、温度６００°Ｃ、真空度１To
rr（＝１３３Ｐａ）の下で行う。これら電極３、４に
て、ゲート電極４が構成される。
１００ｎｍ厚のタングステンシリコン（ＷＳｉx ）電極
４を形成する（図２Ｄ）。このタングステンシリコン電
極４の形成は、例えば、枚葉熱ＣＶＤ装置を用いて、Ｗ
Ｆ6 ／ＳｉＨ2 Ｃｌ2 ／Ａｒ＝５／１００／４００（ｓ
ｃｃｍ）のガスを使用し、温度６００°Ｃ、真空度１To
rr（＝１３３Ｐａ）の下で行う。これら電極３、４に
て、ゲート電極４が構成される。
【００１９】タングステンシリコン電極４上に、例え
ば、３０ｎｍ厚のＳｉＯx Ｎy からなる反射防止膜６を
形成する（図２Ｅ）。この反射防止膜６の形成は、枚葉
プラズマＣＶＤ装置を用いて、Ｎ2 Ｏ／ＳｉＨ4 ＝５０
０／１５０（ｓｃｃｍ）のガスを使用し、プラズマ電極
に加える電力２００Ｗ、温度４００°Ｃ、圧力３００Ｐ
ａの下で行う。
ば、３０ｎｍ厚のＳｉＯx Ｎy からなる反射防止膜６を
形成する（図２Ｅ）。この反射防止膜６の形成は、枚葉
プラズマＣＶＤ装置を用いて、Ｎ2 Ｏ／ＳｉＨ4 ＝５０
０／１５０（ｓｃｃｍ）のガスを使用し、プラズマ電極
に加える電力２００Ｗ、温度４００°Ｃ、圧力３００Ｐ
ａの下で行う。
【００２０】反射防止膜６上に、窒素（Ｎ）を含まな
い、例えば、１０ｎｍ厚のＳｉＯ2 からなるバッファー
膜７を形成する（図３Ａ）。このバッファー膜７の形成
は、例えば、縦型減圧ＣＶＤ装置用い、ＴＥＯＳ｛テト
ラエトキシシラン：Ｓｉ（Ｃ2Ｈ5 Ｏ）4 ｝＝３００
（ｓｃｃｍ）を用いて、温度７００°Ｃ、圧力９０Ｐａ
の下で行う。
い、例えば、１０ｎｍ厚のＳｉＯ2 からなるバッファー
膜７を形成する（図３Ａ）。このバッファー膜７の形成
は、例えば、縦型減圧ＣＶＤ装置用い、ＴＥＯＳ｛テト
ラエトキシシラン：Ｓｉ（Ｃ2Ｈ5 Ｏ）4 ｝＝３００
（ｓｃｃｍ）を用いて、温度７００°Ｃ、圧力９０Ｐａ
の下で行う。
【００２１】尚、バッファー層７としては、ＳｉＯ2 の
他に、ＳｉＦ、Ｔｉx Ｏy 等も可能である。
他に、ＳｉＦ、Ｔｉx Ｏy 等も可能である。
【００２２】バッファー膜７上に、例えば、１μｍ厚の
ポジ型フォトレジスト層（化学増幅型レジストからな
る）８を形成する（図３Ｂ）。このフォトレジスト層８
は、レーザー光源を用いたステッパー、即ち、ＫｒＦエ
キシマステッパー（ＮＡが０．３７〜０．５０程度の対
物レンズを備える）を用いて、マスク合わせを行い、そ
のマスク（図示を省略する）を通じてフォトレジスト層
を波長が２４８ｎｍのレーザー光によって露光し、これ
を現像することにより、パターニングされたフォトレジ
スト層９を得る（図１）。このフォトレジスト層９に形
成された孔の根元には、裾引きが生じていない。
ポジ型フォトレジスト層（化学増幅型レジストからな
る）８を形成する（図３Ｂ）。このフォトレジスト層８
は、レーザー光源を用いたステッパー、即ち、ＫｒＦエ
キシマステッパー（ＮＡが０．３７〜０．５０程度の対
物レンズを備える）を用いて、マスク合わせを行い、そ
のマスク（図示を省略する）を通じてフォトレジスト層
を波長が２４８ｎｍのレーザー光によって露光し、これ
を現像することにより、パターニングされたフォトレジ
スト層９を得る（図１）。このフォトレジスト層９に形
成された孔の根元には、裾引きが生じていない。
【００２３】図１において、このパターニングされたフ
ォトレジスト層９を通じて、反射防止膜６及びバッファ
ー膜７を部分的にエッチング除去して、ゲート電極５の
タングステンシリコン電極４の一部を露出させ、その部
分に導線をボンディングする。
ォトレジスト層９を通じて、反射防止膜６及びバッファ
ー膜７を部分的にエッチング除去して、ゲート電極５の
タングステンシリコン電極４の一部を露出させ、その部
分に導線をボンディングする。
【００２４】次に、上述の実施の形態の変形例を説明す
る。縦型減圧ＣＶＤ装置を用い、ガスＮ2 Ｏ／ＳｉＨ4
＝５００／１５０（ｓｃｃｍ）を用いて、温度４００°
Ｃ、圧力３００Ｐａの下で、タングステンシリコン電極
４上に、例えば、３０ｎｍ厚のＳｉＯx Ｎy からなる反
射防止膜６を形成する（図２Ｅ）。
る。縦型減圧ＣＶＤ装置を用い、ガスＮ2 Ｏ／ＳｉＨ4
＝５００／１５０（ｓｃｃｍ）を用いて、温度４００°
Ｃ、圧力３００Ｐａの下で、タングステンシリコン電極
４上に、例えば、３０ｎｍ厚のＳｉＯx Ｎy からなる反
射防止膜６を形成する（図２Ｅ）。
【００２５】しかる後、同じ縦型減圧ＣＶＤ装置を用
い、成膜ステップの切換え、即ち、そのガスをＮ2 Ｏ／
ＳｉＨ4 からＴＥＯＳに入れ換え、ＴＥＯＳ＝３００
（ｓｃｃｍ）を用い、温度７００°Ｃ、圧力９０Ｐａの
下で、その反射防止膜６上に、窒素（Ｎ）を含まない、
例えば、１０ｎｍ厚のＳｉＯ2 からなるバッファー膜７
を形成する（図３Ａ）。その他の工程は、上述の実施の
形態と同様であるので、重複説明は省略する。
い、成膜ステップの切換え、即ち、そのガスをＮ2 Ｏ／
ＳｉＨ4 からＴＥＯＳに入れ換え、ＴＥＯＳ＝３００
（ｓｃｃｍ）を用い、温度７００°Ｃ、圧力９０Ｐａの
下で、その反射防止膜６上に、窒素（Ｎ）を含まない、
例えば、１０ｎｍ厚のＳｉＯ2 からなるバッファー膜７
を形成する（図３Ａ）。その他の工程は、上述の実施の
形態と同様であるので、重複説明は省略する。
【００２６】本発明は上述の実施の形態に限定されるも
のではなく、本発明の要旨を逸脱しない範囲で、本発明
製造方法によって得られる半導体装置の構成、半導体装
置の製造方法の各工程、製造装置の構成等は、種々の変
形・変更が可能であり、それらを適宜選択てきるもので
ある。
のではなく、本発明の要旨を逸脱しない範囲で、本発明
製造方法によって得られる半導体装置の構成、半導体装
置の製造方法の各工程、製造装置の構成等は、種々の変
形・変更が可能であり、それらを適宜選択てきるもので
ある。
【００２７】
【発明の効果】第１の本発明によれば、半導体基板上に
少なくとも窒素を含有する反射防止膜を成膜する工程
と、その反射防止膜上に窒素を含有しないバッファー膜
を成膜する工程と、そのバッファー膜上にフォトレジス
ト層を形成する工程とを有するので、定在波効果を有効
に防止し得、しかも、レジスト層が裾引き形状にパター
ニングされてしまうおそれのない半導体装置の製造方法
を得ることができる。
少なくとも窒素を含有する反射防止膜を成膜する工程
と、その反射防止膜上に窒素を含有しないバッファー膜
を成膜する工程と、そのバッファー膜上にフォトレジス
ト層を形成する工程とを有するので、定在波効果を有効
に防止し得、しかも、レジスト層が裾引き形状にパター
ニングされてしまうおそれのない半導体装置の製造方法
を得ることができる。
【００２８】第２本発明によれば、第１の本発明の半導
体の製造装置において、反射防止膜を成膜する工程と、
その反射防止膜上に窒素を含有しないバッファー膜を成
膜する工程とを、１つの装置内での成膜ステップの切換
えにより順次実行するので、第１の本発明の効果に加え
て、スループット（単位時間当たりの処理量）の面から
有利となる。
体の製造装置において、反射防止膜を成膜する工程と、
その反射防止膜上に窒素を含有しないバッファー膜を成
膜する工程とを、１つの装置内での成膜ステップの切換
えにより順次実行するので、第１の本発明の効果に加え
て、スループット（単位時間当たりの処理量）の面から
有利となる。
【図１】本発明の実施の形態の半導体装置の製造方法の
最終工程を示す工程図である。
最終工程を示す工程図である。
【図２】本発明の実施の半導体装置の形態の製造方法の
一部の工程を示す工程図である。
一部の工程を示す工程図である。
【図３】本発明の実施の形態の半導体装置の製造方法の
一部の工程を示す工程図である。
一部の工程を示す工程図である。
【図４】従来例の半導体装置の製造方法の最終工程を示
す工程図である。
す工程図である。
１ シリコン基板、２ ゲート酸化膜、３ ポリシリコ
ン電極、４ タングステンシリコン電極、５ ゲート電
極、６ 反射防止膜、７ バッファー膜、８フォトレジ
スト層、９ パターニングされたフォトレジスト層。
ン電極、４ タングステンシリコン電極、５ ゲート電
極、６ 反射防止膜、７ バッファー膜、８フォトレジ
スト層、９ パターニングされたフォトレジスト層。
Claims (6)
- 【請求項１】 半導体基板上に少なくとも窒素を含有す
る反射防止膜を成膜する工程と、 該反射防止膜上に窒素を含有しないバッファー膜を成膜
する工程と、 該バッファー膜上にフォトレジスト層を形成する工程と
を有することを特徴とする半導体装置の製造方法。 - 【請求項２】 請求項１に記載の半導体装置の製造方法
において、 上記反射防止膜を成膜する工程と、該反射防止膜上に上
記窒素を含有しないバッファー膜を成膜する工程とを、
１つの装置内での成膜ステップの切換えにより順次実行
することを特徴とする半導体装置の製造方法。 - 【請求項３】 請求項１に記載の半導体装置の製造方法
において、 上記少なくとも窒素を含有する反射防止膜は、少なくと
も窒素を含有するＳｉＯx Ｎy からなる膜であることを
特徴とする半導体装置の製造方法。 - 【請求項４】 請求項３に記載の半導体装置の製造方法
において、 上記フォトレジスト層は化学増幅型レジストからなるこ
とを特徴とする半導体装置の製造方法。 - 【請求項５】 請求項４に記載の半導体装置の製造方法
において、 上記フォトレジスト層を、レーザー光にて露光した後、
現像処理することを特徴とする半導体装置の製造方法。 - 【請求項６】 請求項５に記載の半導体装置の製造方法
において、 上記フォトレジスト層はボジ型であることを特徴とする
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8341622A JPH10189410A (ja) | 1996-12-20 | 1996-12-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8341622A JPH10189410A (ja) | 1996-12-20 | 1996-12-20 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10189410A true JPH10189410A (ja) | 1998-07-21 |
Family
ID=18347516
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8341622A Pending JPH10189410A (ja) | 1996-12-20 | 1996-12-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10189410A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6586163B1 (en) | 1999-06-02 | 2003-07-01 | Semiconductor Leading Edge Technologies Inc. | Method of forming fine pattern |
| JP2005191182A (ja) * | 2003-12-25 | 2005-07-14 | Nec Electronics Corp | 半導体装置及びその製造方法 |
| US6992013B1 (en) * | 1999-06-21 | 2006-01-31 | Semiconductor Leading Edge Technologies, Inc. | Method of forming a fine pattern using a silicon-oxide-based film, semiconductor device with a silicon-oxide-based film and method of manufacture thereof |
-
1996
- 1996-12-20 JP JP8341622A patent/JPH10189410A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6586163B1 (en) | 1999-06-02 | 2003-07-01 | Semiconductor Leading Edge Technologies Inc. | Method of forming fine pattern |
| US6992013B1 (en) * | 1999-06-21 | 2006-01-31 | Semiconductor Leading Edge Technologies, Inc. | Method of forming a fine pattern using a silicon-oxide-based film, semiconductor device with a silicon-oxide-based film and method of manufacture thereof |
| JP2005191182A (ja) * | 2003-12-25 | 2005-07-14 | Nec Electronics Corp | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7354847B2 (en) | Method of trimming technology | |
| JP3320685B2 (ja) | 微細パターン形成方法 | |
| JP3978310B2 (ja) | 反射防止コーティングを使用する集積回路製作でのアイソレーション法 | |
| USRE41697E1 (en) | Method of forming planarized coatings on contact hole patterns of various duty ratios | |
| US6617253B1 (en) | Plasma etching method using polymer deposition and method of forming contact hole using the plasma etching method | |
| US7482280B2 (en) | Method for forming a lithography pattern | |
| US5023203A (en) | Method of patterning fine line width semiconductor topology using a spacer | |
| US8153350B2 (en) | Method and material for forming high etch resistant double exposure patterns | |
| JPH0777809A (ja) | シリレーションを利用したパターン形成方法 | |
| JP3003657B2 (ja) | 半導体装置の製造方法 | |
| US6713234B2 (en) | Fabrication of semiconductor devices using anti-reflective coatings | |
| TW556052B (en) | Exposure method | |
| US5783365A (en) | Manufacturing method of semiconductor device | |
| US6395644B1 (en) | Process for fabricating a semiconductor device using a silicon-rich silicon nitride ARC | |
| JPH0955351A (ja) | 半導体装置の製造方法 | |
| JPH10163107A (ja) | （Ｇｅ，Ｓｉ）Ｎｘ反射防止膜及びこれを用いたパターン形成方法 | |
| JPH0774170A (ja) | 配線パターンの製造方法 | |
| JPWO2009041306A1 (ja) | 半導体装置の製造方法および装置ならびにレジスト材料 | |
| US5322764A (en) | Method for forming a patterned resist | |
| JPH10189410A (ja) | 半導体装置の製造方法 | |
| JPH06342744A (ja) | ａ−Ｃによる反射防止 | |
| JP2674589B2 (ja) | レジストパターンの形成方法 | |
| US5512500A (en) | Method of fabricating semiconductor device | |
| US5866302A (en) | Pattern formation method | |
| JP3185871B2 (ja) | 半導体装置の製造方法 |