JPH02183570A - 強誘電体集積回路装置とその製造方法 - Google Patents

強誘電体集積回路装置とその製造方法

Info

Publication number
JPH02183570A
JPH02183570A JP1003238A JP323889A JPH02183570A JP H02183570 A JPH02183570 A JP H02183570A JP 1003238 A JP1003238 A JP 1003238A JP 323889 A JP323889 A JP 323889A JP H02183570 A JPH02183570 A JP H02183570A
Authority
JP
Japan
Prior art keywords
ferroelectric
film
integrated circuit
circuit device
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1003238A
Other languages
English (en)
Inventor
Seiichi Iwamatsu
誠一 岩松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP1003238A priority Critical patent/JPH02183570A/ja
Publication of JPH02183570A publication Critical patent/JPH02183570A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路装置基板上に強誘電体装置を一
体として組み込んだ強誘電体集積回路装置の強誘電体材
料と、強誘電体集積回路装置の強誘電体膜の処理方法に
関する。
〔従来の技術〕
従来、半導体集積回路基板上には電極にはさ、まれで、
鉛−ジルコン−チタン酸化物から成る強誘電体膜が形成
されて強誘電体集積回路装置が形成されるのが通例であ
った。
又、強誘電体膜の結晶化を促進するには、通常スパッタ
法で形成された強誘電体膜を炉加熱して多結晶化するの
が通例であった。
更に強誘電体膜のフォーミング処理(分極方向を一定に
する処理)としては、電界をかけながら加熱するのが通
例であった。
〔発明が解決しようとする課題〕
しかし、上記従来技術によると、鉛−ジルコン−チタン
酸化物から成る強誘電体膜は、結晶化が困難であり、微
細結晶粒化による結晶粒界での分極特性の劣化が大きい
と云う課題があった。
又、強誘電体膜の結晶化を炉加熱で行なうと、結晶粒径
を大きくできないと云う課題があった。
更に、強誘電体膜のフォーミング処理に電界をかける場
合には、強電界を要し、下地半導体集積回路装置基板に
形成されている半導体装置が破壊されると云う課題があ
った。
本発明は、かかる従来技術の課題を解決し、分極特性の
劣化の少ない強誘電体材料を提供する事、及び強誘電体
膜の結晶粒径を大きくできるアニール法を提供する事、
及び下地半導体装置基板の半導体装置が破壊されない強
誘電体膜のフォーミング処理法を提供する事、等を目的
とする。
〔課題を解決するための手段〕
上記課題を解決するために、本発明は、(1)強誘電体
集積回路装置に関し、半導体集積回路装置基板上に電極
にはさんだモリブデン酸ガドリウム膜を形成する手段を
取る事、及び、(2)強誘電体集積回路装置の製造方法
に関し、強誘電体膜をレーザー・ビーム、ランプ光、電
子ビームあるいはイオン・ビーム等でアニールする手段
をとる事、及び、 (3)強誘電体集積回路装置の製造方法に関し、強誘電
体膜に磁場を印加しながらアニールする事により、フォ
ーミング処理する手段をとる事、等の手段をとる。
〔実 施 例〕
以下、実施例により本発明を詳述する。
第1図は本発明の一実施例を示す半導体装置基板上に強
誘電体素子を形成する強誘電体装置の製造工程順の断面
図である。
いま(A) 、S i基板1に形成された、フィールド
酸化膜2、拡散層3、ゲート酸化膜4、ゲート電極5及
び層間絶縁膜6から成るMO5型FET基板上に、前記
拡散層3か、該拡散層3と連らなった。第1の電極7が
TiN、WSTiW、あるいはAff等の単層か多層に
より形成され、更にその表面にスパッタ法かあるいはC
VD法等によりモリブデン酸ガドリウム等から成る強誘
電体膜8が形成され、該強誘電体膜8の要部表面かある
いは全表面をレーザー・ビーム、ランプ光、電子ビーム
あるいはイオン・ビーム等で走査あるいは一括アニール
処理し、要部の結晶粒径を増大させたりあるいはグラフ
オ・エピタキシャルにより少くとも要部の単結晶化を計
る。
次で、(B)、強誘電体素子部をホト・エツチングによ
り形成し、強誘電体素子部10に磁場11を印加しなが
ら加熱し、フォーミング処理をなす。尚該フォーミング
処理は、前記、強誘電体膜8にレーザー・ビーム9等の
アニール処理を施す時に同時に行なっても良い。
次でC5TiN5WSTiWやAff等の単層膜又は多
層膜から成る、第2の電極12を形成し前記強誘電体素
子部を前記第1の電極7と該第2の電極12との間には
さんだ形で形成し、次でポリイミド膜等から成る弾性に
富んだオーバー・コート膜13が形成されて成る。該オ
ーバー・コート膜13は強誘電体素子に電界を印加した
時に変形するので、弾性に富んでいる事が望ましい。
強誘電体膜としてはモリブデン酸ガドリウムの他に鉛・
ジルコン・チタン酸化物やチタン酸バリウム等があるが
、低電圧動作と云う事からは鉛・ジルコン・チタン酸化
物とモリブデン酸ガドリウムが望ましく、単結晶化ある
いは結晶粒径の増大を計るには、モリブデン酸ガドリウ
ムが最も望ましい。強誘電体膜の分極特性は、単結晶が
最も分極繰り返し回数が大でも分極特性の劣化が無い訳
で、単結晶化や、結晶粒径の増大が望まれる訳である。
又、強誘電体膜の単結晶化や結晶粒径増大には、従来、
適当な方法がなかった訳であるが、レーザー・アニール
やグラフオ・エピタキシャル処理により可能となる。
更に、強誘電体膜の分極方向をそろえるフォーミング処
理としては従来は、高電界を強誘電体膜に印加しながら
加熱する方法が用いられていたが、半導体素子を形成し
た基板を用いる場合、半導体素子を介して強誘電体膜に
高電圧を印加すると、半導体素子が破壊すると云う現象
があり、本例の如く、磁場によるフォーミング処理は、
半導体素子に高電界が印加される事はなく、半導体素子
の破壊は発生しない訳である。
〔発明の効果〕
本発明により、低電圧で動作し、且つ分極特性の劣化の
無い半導体集積回路装置基板上の強誘電体集積回路装置
を提供できる効果がある事、及び、半導体集積回路装置
基板内の半導体装置の破壊の無いフォーミング処理がで
きる等の効果がある。
9 ・ 10拳 11 ・ 12 ・ 13・ ムン レーザー・ビーム 強誘電体素子部 磁場 第2の電極 オーバー・コート膜
【図面の簡単な説明】
第1図(a)(b)(c)は本発明の一実施例を示す強
誘電体集積回路装置の製造工程順の要部の断面図である
。 出願人 セイコーエプソン株式会社 代理人 弁理士 上 柳 雅 誉(他1名)Si基板 フィールド酸化膜 拡散層 ゲート酸化膜 ゲート電極 層間絶縁膜 第1の電極 強誘電体膜(モリブデン酸ガドリウ

Claims (3)

    【特許請求の範囲】
  1. (1)半導体集積回路装置基板上には電極にはさまれた
    、モリブデン酸ガドリウム膜が形成されて成る事を特徴
    とする強誘電体集積回路装置。
  2. (2)強誘電体膜をレーザー・ビーム、ランプ光、電子
    ビーム、あるいはイオン・ビーム等でアニールする事を
    特徴とする強誘電体集積回路装置の製造方法。
  3. (3)強誘電体膜に磁場を印加しながらアニールする事
    によりフォーミング処理する事を特徴とする強誘電体集
    積回路装置の製造方法。
JP1003238A 1989-01-10 1989-01-10 強誘電体集積回路装置とその製造方法 Pending JPH02183570A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1003238A JPH02183570A (ja) 1989-01-10 1989-01-10 強誘電体集積回路装置とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1003238A JPH02183570A (ja) 1989-01-10 1989-01-10 強誘電体集積回路装置とその製造方法

Publications (1)

Publication Number Publication Date
JPH02183570A true JPH02183570A (ja) 1990-07-18

Family

ID=11551876

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1003238A Pending JPH02183570A (ja) 1989-01-10 1989-01-10 強誘電体集積回路装置とその製造方法

Country Status (1)

Country Link
JP (1) JPH02183570A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1992002051A1 (en) * 1990-07-26 1992-02-06 Seiko Epson Corporation Semiconductor device
WO1992002049A1 (en) * 1990-07-24 1992-02-06 Seiko Epson Corporation Semiconductor device
WO1992002045A1 (en) * 1990-07-20 1992-02-06 Seiko Epson Corporation Method for manufacturing semiconductor device
WO1992002050A1 (en) * 1990-07-24 1992-02-06 Seiko Epson Corporation Semiconductor device provided with ferroelectric material
WO1992002956A1 (en) * 1990-08-07 1992-02-20 Seiko Epson Corporation Semiconductor device and its manufacturing method
WO1992006499A1 (en) * 1990-09-28 1992-04-16 Seiko Epson Corporation Semiconductor device
WO1992006498A1 (en) * 1990-09-28 1992-04-16 Seiko Epson Corporation Semiconductor device
US5712140A (en) * 1991-04-19 1998-01-27 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing interconnection structure of a semiconductor device
US5902131A (en) * 1997-05-09 1999-05-11 Ramtron International Corporation Dual-level metalization method for integrated circuit ferroelectric devices
JP2007266407A (ja) * 2006-03-29 2007-10-11 Fujitsu Ltd 不揮発性メモリ及びその製造方法
US9846664B2 (en) 2010-07-09 2017-12-19 Cypress Semiconductor Corporation RFID interface and interrupt

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1992002045A1 (en) * 1990-07-20 1992-02-06 Seiko Epson Corporation Method for manufacturing semiconductor device
WO1992002049A1 (en) * 1990-07-24 1992-02-06 Seiko Epson Corporation Semiconductor device
WO1992002050A1 (en) * 1990-07-24 1992-02-06 Seiko Epson Corporation Semiconductor device provided with ferroelectric material
WO1992002051A1 (en) * 1990-07-26 1992-02-06 Seiko Epson Corporation Semiconductor device
WO1992002956A1 (en) * 1990-08-07 1992-02-20 Seiko Epson Corporation Semiconductor device and its manufacturing method
WO1992006499A1 (en) * 1990-09-28 1992-04-16 Seiko Epson Corporation Semiconductor device
WO1992006498A1 (en) * 1990-09-28 1992-04-16 Seiko Epson Corporation Semiconductor device
US5475248A (en) * 1990-09-28 1995-12-12 Ramtron International Corporation Semiconductor device with a conductive reaction-preventing film
US5712140A (en) * 1991-04-19 1998-01-27 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing interconnection structure of a semiconductor device
US5902131A (en) * 1997-05-09 1999-05-11 Ramtron International Corporation Dual-level metalization method for integrated circuit ferroelectric devices
JP2007266407A (ja) * 2006-03-29 2007-10-11 Fujitsu Ltd 不揮発性メモリ及びその製造方法
US9846664B2 (en) 2010-07-09 2017-12-19 Cypress Semiconductor Corporation RFID interface and interrupt

Similar Documents

Publication Publication Date Title
JPH02260661A (ja) アクティブマトリックス液晶表示素子用薄膜トランジスタ
JPS62124775A (ja) 傾斜エツチングによる薄膜トランジスタの製造方法および薄膜トランジスタ
JPH02183570A (ja) 強誘電体集積回路装置とその製造方法
JPH04291240A (ja) アクティブマトリクス基板
JP2561735B2 (ja) 液晶表示装置の製造方法
JPH0242419A (ja) 半導体装置およびその製造方法
JPH08213626A (ja) 薄膜半導体装置及びその製造方法
JPH0355985B2 (ja)
JPH0718996B2 (ja) 液晶表示装置
JPH01272162A (ja) 薄膜トランジスタアレイ装置の製造方法
JPS61185723A (ja) 液晶表示装置
JPH08139333A (ja) 半導体装置の作製方法
JPH06281958A (ja) 液晶表示装置
JPS62232144A (ja) 液晶表示装置の修正法
JP2633402B2 (ja) 液晶表示装置の製造方法
JPH04367828A (ja) アクティブマトリクス基板の製造方法
JP3055384B2 (ja) 配線を有する電子デバイス
JP2627263B2 (ja) 焦電検出器の製造方法
JPH0479266A (ja) 半導体装置の製造方法
JPH07118543B2 (ja) 薄膜トランジスタおよびその製造方法
JP2539594B2 (ja) 薄膜集積装置の安定化処理方法
JPS61121471A (ja) 薄膜集積装置の製造方法
JPH04133034A (ja) 光弁基板用単結晶薄膜半導体装置
JPH07183534A (ja) 薄膜トランジスタの製造方法
JPH03217027A (ja) 複数の半導体層を持つ薄膜トランジスタ