JP2539594B2 - 薄膜集積装置の安定化処理方法 - Google Patents
薄膜集積装置の安定化処理方法Info
- Publication number
- JP2539594B2 JP2539594B2 JP59137935A JP13793584A JP2539594B2 JP 2539594 B2 JP2539594 B2 JP 2539594B2 JP 59137935 A JP59137935 A JP 59137935A JP 13793584 A JP13793584 A JP 13793584A JP 2539594 B2 JP2539594 B2 JP 2539594B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- layer
- low resistance
- integrated device
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000010409 thin film Substances 0.000 title claims description 30
- 238000000034 method Methods 0.000 title claims description 23
- 230000006641 stabilisation Effects 0.000 title claims description 9
- 238000011105 stabilization Methods 0.000 title claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 24
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- UHYPYGJEEGLRJD-UHFFFAOYSA-N cadmium(2+);selenium(2-) Chemical group [Se-2].[Cd+2] UHYPYGJEEGLRJD-UHFFFAOYSA-N 0.000 claims 2
- 230000000087 stabilizing effect Effects 0.000 claims 2
- 230000007547 defect Effects 0.000 description 13
- 239000010408 film Substances 0.000 description 10
- 230000002950 deficient Effects 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 238000001771 vacuum deposition Methods 0.000 description 4
- AQCDIIAORKRFCD-UHFFFAOYSA-N cadmium selenide Chemical compound [Cd]=[Se] AQCDIIAORKRFCD-UHFFFAOYSA-N 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/326—Application of electric currents or fields, e.g. for electroforming
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は薄膜コンデンサ、薄膜トランジスタ、薄膜発
光素子等の複数個の薄膜素子が集積されて成る薄膜集積
装置の安定化処理方法に関し、特に絶縁体層の欠陥部分
を半導体層に影響を与えずに除去することができる信頼
度の高い薄膜集積装置の安定化処理方法に関する。
光素子等の複数個の薄膜素子が集積されて成る薄膜集積
装置の安定化処理方法に関し、特に絶縁体層の欠陥部分
を半導体層に影響を与えずに除去することができる信頼
度の高い薄膜集積装置の安定化処理方法に関する。
（従来例の構成とその問題点） 近年、液晶やELを用いた平面ディスプレイがCRTに変
わる表示デバイスとして注目されている。特に薄膜コン
デンサや薄膜トランジスタなどの非線形素子を用いた薄
膜集積装置から成る表示デバイスの研究開発が盛んにな
ってきた。
わる表示デバイスとして注目されている。特に薄膜コン
デンサや薄膜トランジスタなどの非線形素子を用いた薄
膜集積装置から成る表示デバイスの研究開発が盛んにな
ってきた。
たとえばマトリックス型EL表示装置もその一つであ
る。第１図はマトリックス型EL表示装置の一絵素の回路
図を示している。すなわち、ソース端子が蓄積用コンデ
ンサCSに接続しているスイッチングトランジスタT1、及
びゲート端子が前記スイッチングトランジスタT1のソー
ス端子に接続し、かつそのソース端子が前記蓄積用コン
デンサCSの他方の端子と接続している電力用トランジス
タT2、及びその一方の端子が前記電力用トランジスタT2
のドレイン端子に接続し、他方の端子が高周波ドライブ
電源１に接続しているEL素子CELより構成されている。
また前記スイッチングトランジスタT1のドレイン端子は
情報信号母線X1,X2…に、ゲート端子はスイッチング信
号母線Y1,Y2…にそれぞれ接続され、前記蓄積用コンデ
ンサCSの一方の端子及び前記電力用トランジスタT2のソ
ース端子は、前記高周波ドライブ電源１に接続する共通
母線Ｐに接続されている。
る。第１図はマトリックス型EL表示装置の一絵素の回路
図を示している。すなわち、ソース端子が蓄積用コンデ
ンサCSに接続しているスイッチングトランジスタT1、及
びゲート端子が前記スイッチングトランジスタT1のソー
ス端子に接続し、かつそのソース端子が前記蓄積用コン
デンサCSの他方の端子と接続している電力用トランジス
タT2、及びその一方の端子が前記電力用トランジスタT2
のドレイン端子に接続し、他方の端子が高周波ドライブ
電源１に接続しているEL素子CELより構成されている。
また前記スイッチングトランジスタT1のドレイン端子は
情報信号母線X1,X2…に、ゲート端子はスイッチング信
号母線Y1,Y2…にそれぞれ接続され、前記蓄積用コンデ
ンサCSの一方の端子及び前記電力用トランジスタT2のソ
ース端子は、前記高周波ドライブ電源１に接続する共通
母線Ｐに接続されている。
第２図は上記マトリックス型EL表示装置の一例の斜視
断面図を示している。ガラスなどの絶縁性支持基板２の
上に100nm程度の膜厚を有するインジウム錫酸化物（IT
O）からなる透明電極３、その上に500nm程度の膜厚を有
するY2O3からなる絶縁体層４、この上に200nm程度の膜
厚を有するZnS:Mnの蛍光体層５、さらにその上に300nm
程度の膜厚を有するY2O3からなる絶縁体層６を真空蒸着
法やスパッタ法などを用いて形成し、EL層７を設ける。
次に情報信号母線に接続しているスイッチングトランジ
スタT1のゲート電極８、前記EL層７の光反射用電極９、
電力用トランジスタのゲート電極でもある蓄積用コンデ
ンサCSの片側電極10として100nm程度の膜厚を有するア
ルミニウム層を真空蒸着法および写真蝕刻技術を用いて
形成する。その上に500nm程度の膜厚を有するAl2O3やTa
2O5などから成る絶縁体層11をスパッタ法などにより設
け、写真蝕刻技術を用いてパターニングを行い、T1のゲ
ート絶縁膜およびCSの誘電体薄膜層でありかつT2のゲー
ト絶縁膜である層を形成する。その上にT1,T2の半導体
層12,13を設け、最後にスイッチング信号母線に接続し
ているT1のドレイン電極14、T1のソース電極15、T2のド
レイン電極16であり共通母線Ｐに接続しているCSの片側
電極17、T2のソース電極18を100nm程度の膜厚を有する
アルミニウムからなる層で形成する。
断面図を示している。ガラスなどの絶縁性支持基板２の
上に100nm程度の膜厚を有するインジウム錫酸化物（IT
O）からなる透明電極３、その上に500nm程度の膜厚を有
するY2O3からなる絶縁体層４、この上に200nm程度の膜
厚を有するZnS:Mnの蛍光体層５、さらにその上に300nm
程度の膜厚を有するY2O3からなる絶縁体層６を真空蒸着
法やスパッタ法などを用いて形成し、EL層７を設ける。
次に情報信号母線に接続しているスイッチングトランジ
スタT1のゲート電極８、前記EL層７の光反射用電極９、
電力用トランジスタのゲート電極でもある蓄積用コンデ
ンサCSの片側電極10として100nm程度の膜厚を有するア
ルミニウム層を真空蒸着法および写真蝕刻技術を用いて
形成する。その上に500nm程度の膜厚を有するAl2O3やTa
2O5などから成る絶縁体層11をスパッタ法などにより設
け、写真蝕刻技術を用いてパターニングを行い、T1のゲ
ート絶縁膜およびCSの誘電体薄膜層でありかつT2のゲー
ト絶縁膜である層を形成する。その上にT1,T2の半導体
層12,13を設け、最後にスイッチング信号母線に接続し
ているT1のドレイン電極14、T1のソース電極15、T2のド
レイン電極16であり共通母線Ｐに接続しているCSの片側
電極17、T2のソース電極18を100nm程度の膜厚を有する
アルミニウムからなる層で形成する。
以上の方法により形成されたマトリックス型EL表示装
置では、絶縁体層中の欠陥のため不良品となることがし
ばしばあった。たとえばCSの誘電体薄膜層中にピンホー
ルなどが存在すれば、T2をON状態にすることができない
ためEL層は発光しない。またEL層７中にも欠陥があれ
ば、EL層は絶縁破壊をひきおこし、ひどい場合には、一
絵素の光反射用電極９すべてが蒸発してなくなることも
ある。表示デバイス全体の面積が大きくなればなるほど
欠陥の生じる確率が増し、歩留まりが極端に悪くなると
いう問題があった。
置では、絶縁体層中の欠陥のため不良品となることがし
ばしばあった。たとえばCSの誘電体薄膜層中にピンホー
ルなどが存在すれば、T2をON状態にすることができない
ためEL層は発光しない。またEL層７中にも欠陥があれ
ば、EL層は絶縁破壊をひきおこし、ひどい場合には、一
絵素の光反射用電極９すべてが蒸発してなくなることも
ある。表示デバイス全体の面積が大きくなればなるほど
欠陥の生じる確率が増し、歩留まりが極端に悪くなると
いう問題があった。
上記のような欠陥をなくする安定化処理方法として
は、欠陥部を有する薄膜素子に瞬時に大電流を投入し
て、欠陥部で強制的に絶縁破壊をおこさせて電気的に開
放状態とする方法がある。しかしながら、半導体層に直
列に接続されている薄膜素子に、半導体層を介して瞬時
に大電流を投入するような場合には、半導体層が熱的に
破壊するなどの欠点がある。たとえば、上記したマトリ
ックス型EL表示装置において、CSの欠陥をなくするため
スイッチング信号母線に接続しているT1のドレイン電極
14と共通母線Ｐとの間に瞬時に大電流を投入した場合、
T1の半導体層12が熱的に破壊することがしばしばあっ
た。またEL層７中の欠陥をなくするため共通母線Ｐと透
明電極３との間に瞬時に大電流が投入した場合にも、T2
の半導体層13が同様に破壊した。半導体層を介さずに薄
膜素子に瞬時に大電流を投入するには、一絵素ごとに針
などを用いて欠陥のある薄膜素子のみを電気的に接続す
る方法が考えられるが実際の製造では不可能に近い。
は、欠陥部を有する薄膜素子に瞬時に大電流を投入し
て、欠陥部で強制的に絶縁破壊をおこさせて電気的に開
放状態とする方法がある。しかしながら、半導体層に直
列に接続されている薄膜素子に、半導体層を介して瞬時
に大電流を投入するような場合には、半導体層が熱的に
破壊するなどの欠点がある。たとえば、上記したマトリ
ックス型EL表示装置において、CSの欠陥をなくするため
スイッチング信号母線に接続しているT1のドレイン電極
14と共通母線Ｐとの間に瞬時に大電流を投入した場合、
T1の半導体層12が熱的に破壊することがしばしばあっ
た。またEL層７中の欠陥をなくするため共通母線Ｐと透
明電極３との間に瞬時に大電流が投入した場合にも、T2
の半導体層13が同様に破壊した。半導体層を介さずに薄
膜素子に瞬時に大電流を投入するには、一絵素ごとに針
などを用いて欠陥のある薄膜素子のみを電気的に接続す
る方法が考えられるが実際の製造では不可能に近い。
（発明の目的） 本発明は、従来の薄膜集積装置の安定化処理方法にお
ける前記問題を解決すべくなされたものであって、簡単
に薄膜素子中の欠陥部分を半導体層に影響を与えること
なく除去することができる方法を提供するものである。
ける前記問題を解決すべくなされたものであって、簡単
に薄膜素子中の欠陥部分を半導体層に影響を与えること
なく除去することができる方法を提供するものである。
（発明の構成） 本発明は前記の目的を達成するため薄膜集積装置の安
定化処理方法において、低抵抗層が並列に設けられた半
導体層に直列に接続されている薄膜素子に前記低抵抗層
を介して瞬時に大電流を投入し、しかるのち前記低抵抗
層を除去することを特徴とする。
定化処理方法において、低抵抗層が並列に設けられた半
導体層に直列に接続されている薄膜素子に前記低抵抗層
を介して瞬時に大電流を投入し、しかるのち前記低抵抗
層を除去することを特徴とする。
本発明によれば、半導体層に直列に接続されている薄
膜素子に瞬時に大電流を投入するのに、どうしても半導
体層を介す必要があるような場合にも、高抵抗である半
導体層に並列に低抵抗層が設けられているので、電流の
ほとんどが低抵抗層を流れるため半導体層が熱的に破壊
するのを防ぐことができる。また、欠陥部分を除去した
後に、低抵抗層を除去すれば、実際の駆動にはなんら支
障はなく、欠陥部分を完全に除去することができるた
め、薄膜集積装置の品質を飛躍的に向上させることがで
きる。
膜素子に瞬時に大電流を投入するのに、どうしても半導
体層を介す必要があるような場合にも、高抵抗である半
導体層に並列に低抵抗層が設けられているので、電流の
ほとんどが低抵抗層を流れるため半導体層が熱的に破壊
するのを防ぐことができる。また、欠陥部分を除去した
後に、低抵抗層を除去すれば、実際の駆動にはなんら支
障はなく、欠陥部分を完全に除去することができるた
め、薄膜集積装置の品質を飛躍的に向上させることがで
きる。
（実施例の説明） 第３図及び第４図は本発明の一実施例を説明するため
のマトリックス型EL表示装置の平面図の一部であり、そ
れぞれ第２図中のT1の部分及びT2の部分を拡大したもの
である。図中19,24はそれぞれT1,T2の半導体層であり、
ここでは50nm程度の膜厚を有するセルン化カドミウム
（CdSe）から成り、真空蒸着法及びリフトオフ法を用い
て形成される。次に同様に真空蒸着法及びリフトオフ法
を用いて、200nm程度の膜厚を有するアルミニウムから
成るT1のソース・ドレイン電極20,21及びT2のソース・
ドレイン電極25,26が形成される。この時、同時に低抵
抗層22,27も同一の材料で形成される。
のマトリックス型EL表示装置の平面図の一部であり、そ
れぞれ第２図中のT1の部分及びT2の部分を拡大したもの
である。図中19,24はそれぞれT1,T2の半導体層であり、
ここでは50nm程度の膜厚を有するセルン化カドミウム
（CdSe）から成り、真空蒸着法及びリフトオフ法を用い
て形成される。次に同様に真空蒸着法及びリフトオフ法
を用いて、200nm程度の膜厚を有するアルミニウムから
成るT1のソース・ドレイン電極20,21及びT2のソース・
ドレイン電極25,26が形成される。この時、同時に低抵
抗層22,27も同一の材料で形成される。
このあとまずCSの誘電体薄膜層中のピンホールなどの
欠陥を除去するため第２図中のスイッチング信号母線に
接続しているT1のドレイン電極14と共通母線Ｐとの間に
瞬時に大電流を投入して、強制的に絶縁破壊をおこさせ
る。この時回路に流れる大電流は半導体層19を介さずに
ほとんど低抵抗層22を流れるので、半導体層19が熱的に
破壊するのを防止することができる。
欠陥を除去するため第２図中のスイッチング信号母線に
接続しているT1のドレイン電極14と共通母線Ｐとの間に
瞬時に大電流を投入して、強制的に絶縁破壊をおこさせ
る。この時回路に流れる大電流は半導体層19を介さずに
ほとんど低抵抗層22を流れるので、半導体層19が熱的に
破壊するのを防止することができる。
次にEL層７中の欠陥を除去するため第２図中の共通母
線Ｐと透明電極３との間に瞬時に大電流を投入して、強
制的に絶縁破壊をおこさせる。この場合にも、大電流の
ほとんどは、低抵抗層22を流れるため、半導体層24は保
護される。
線Ｐと透明電極３との間に瞬時に大電流を投入して、強
制的に絶縁破壊をおこさせる。この場合にも、大電流の
ほとんどは、低抵抗層22を流れるため、半導体層24は保
護される。
これらの方法によれば、一度に多くの絵素における欠
陥を除去することが可能であるため、製造工程を繁雑に
することなく歩留まりを大巾に向上させることができ
る。
陥を除去することが可能であるため、製造工程を繁雑に
することなく歩留まりを大巾に向上させることができ
る。
欠陥を除去したあとは、図中点線で示した23,28の部
分の低抵抗層を選択的にエッチングすることにより所望
の薄膜集積装置を得ることができる。
分の低抵抗層を選択的にエッチングすることにより所望
の薄膜集積装置を得ることができる。
本実施例では、半導体層としてCdSeを用いているが、
CdSeの厚さは極めて薄くして用いることが多く、かなり
高抵抗となるため本発明の製造方法を有効に活用するこ
とができる。また低抵抗層としてアルミニウムを用いて
いるが、薄膜トランジスタのソース・ドレイン電極と同
一の材料であることと、蒸着や除去が簡単に行なえると
いう点ですぐれている。本実施例では、低抵抗層として
T1,T2のソース・ドレイン電極と同一の材料及び工程を
用いているが、低抵抗材料であれば何を用いてもよく、
別の工程で形成してもなんら問題はない。
CdSeの厚さは極めて薄くして用いることが多く、かなり
高抵抗となるため本発明の製造方法を有効に活用するこ
とができる。また低抵抗層としてアルミニウムを用いて
いるが、薄膜トランジスタのソース・ドレイン電極と同
一の材料であることと、蒸着や除去が簡単に行なえると
いう点ですぐれている。本実施例では、低抵抗層として
T1,T2のソース・ドレイン電極と同一の材料及び工程を
用いているが、低抵抗材料であれば何を用いてもよく、
別の工程で形成してもなんら問題はない。
（発明の効果） 以上のように本発明によれば、半導体層に並列に低抵
抗層を設けてから、薄膜素子中の欠陥部を除却すべく瞬
時に大電流を投入しているので、大電流から半導体層を
保護することができる。また一度に多くの欠陥を簡単に
除去することができるため、製造工程を短縮することが
でき、量産にも適しており製造コストを大幅に引き下げ
ることができるため工業的価値も高い。
抗層を設けてから、薄膜素子中の欠陥部を除却すべく瞬
時に大電流を投入しているので、大電流から半導体層を
保護することができる。また一度に多くの欠陥を簡単に
除去することができるため、製造工程を短縮することが
でき、量産にも適しており製造コストを大幅に引き下げ
ることができるため工業的価値も高い。
第１図及び第２図は従来の薄膜集積装置の安定化処理方
法の一例を説明するための回路図および斜視断面図を示
す図、第３図および第４図は本発明の安定化処理方法の
一実施例を説明するためのマトリックス型EL表示装置の
平面図の一部を示す図である。 １……高周波ドライブ電源、２……絶縁性支持基板、３
……透明電極、4,6,11……絶縁体層、５……蛍光体層、
７……EL層、８……T1のゲート電極、９……光反射用電
極、10,17……片側電極、12,13,19,24……半導体層、1
4,20……T1のドレイン電極、15,21……T1のソース電
極、16,25……T2のドレイン電極、18,26……T2のソース
電極、22,27……低抵抗層、23,28……エッチング部分。
法の一例を説明するための回路図および斜視断面図を示
す図、第３図および第４図は本発明の安定化処理方法の
一実施例を説明するためのマトリックス型EL表示装置の
平面図の一部を示す図である。 １……高周波ドライブ電源、２……絶縁性支持基板、３
……透明電極、4,6,11……絶縁体層、５……蛍光体層、
７……EL層、８……T1のゲート電極、９……光反射用電
極、10,17……片側電極、12,13,19,24……半導体層、1
4,20……T1のドレイン電極、15,21……T1のソース電
極、16,25……T2のドレイン電極、18,26……T2のソース
電極、22,27……低抵抗層、23,28……エッチング部分。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 // Ｈ０５Ｂ 33/08 (72)発明者 阿部 惇 門真市大字門真1006番地 松下電器産業 株式会社内 (72)発明者 新田 恒治 門真市大字門真1006番地 松下電器産業 株式会社内
Claims (3)
- 【請求項１】低抵抗層が並列に設けられた半導体層に直
列に接続されている薄膜素子に前記低抵抗層を介して瞬
時に大電流を投入し、しかるのち前記低抵抗層を除去す
ることを特徴とする薄膜集積装置の安定化処理方法。 - 【請求項２】前記半導体層がセレン化カドミウム（CdS
e）から成ることを特徴とする特許請求の範囲第（１）
項に記載の薄膜集積装置の安定化処理方法。 - 【請求項３】前記低抵抗層がアルミニウムから成ること
を特徴とする特許請求の範囲第（１）項又は第（２）項
に記載の薄膜集積装置の安定化処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59137935A JP2539594B2 (ja) | 1984-07-05 | 1984-07-05 | 薄膜集積装置の安定化処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59137935A JP2539594B2 (ja) | 1984-07-05 | 1984-07-05 | 薄膜集積装置の安定化処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6119135A JPS6119135A (ja) | 1986-01-28 |
| JP2539594B2 true JP2539594B2 (ja) | 1996-10-02 |
Family
ID=15210136
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59137935A Expired - Lifetime JP2539594B2 (ja) | 1984-07-05 | 1984-07-05 | 薄膜集積装置の安定化処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2539594B2 (ja) |
-
1984
- 1984-07-05 JP JP59137935A patent/JP2539594B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6119135A (ja) | 1986-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2608647B2 (ja) | 金属−絶縁物−金属型装置配列を組み立てる方法とそのような配列を組み込んだ表示装置 | |
| US5231039A (en) | Method of fabricating a liquid crystal display device | |
| US5734449A (en) | Liquid crystal display apparatus having an opaque conductive capacitor electrode and manufacturing method thereof | |
| JPS6272168A (ja) | マトリクス液晶表示装置用のｎ↑＋非晶質シリコン薄膜電界効果トランジスタ | |
| JPH01217325A (ja) | 液晶表示装置 | |
| JPH04313729A (ja) | 液晶表示装置 | |
| JP2539594B2 (ja) | 薄膜集積装置の安定化処理方法 | |
| EP0488802A2 (en) | An active matrix display device | |
| JPH06281956A (ja) | アクティブマトリクス配線基板 | |
| JPH0673380B2 (ja) | 薄膜トランジスタ | |
| JPH0620139B2 (ja) | 薄膜トランジスタ | |
| JPS5922361A (ja) | アクティブマトリクス液晶表示装置 | |
| JPS61121471A (ja) | 薄膜集積装置の製造方法 | |
| JPS6136972A (ja) | 薄膜トランジスタ | |
| JP2687967B2 (ja) | 液晶表示装置 | |
| JPH0340511B2 (ja) | ||
| JPH0254894A (ja) | 薄膜ｅｌ表示素子 | |
| US5278086A (en) | Matrix addressable displays | |
| JPH0675143B2 (ja) | アクティブマトリクス基板 | |
| JPH03153217A (ja) | Ｔｆｔパネルおよびその製造方法 | |
| JPS63187279A (ja) | マトリクス表示装置 | |
| JP2907177B2 (ja) | 液晶装置 | |
| KR960001616B1 (ko) | 박막 트랜지스터 및 이의 제조방법 | |
| JPS61188968A (ja) | 薄膜トランジスタ | |
| JPS61193185A (ja) | 表示素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |