JPS6119135A - 薄膜集積装置の安定化処理方法 - Google Patents
薄膜集積装置の安定化処理方法Info
- Publication number
- JPS6119135A JPS6119135A JP59137935A JP13793584A JPS6119135A JP S6119135 A JPS6119135 A JP S6119135A JP 59137935 A JP59137935 A JP 59137935A JP 13793584 A JP13793584 A JP 13793584A JP S6119135 A JPS6119135 A JP S6119135A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- thin film
- semiconductor layer
- large current
- resistance layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 34
- 230000000087 stabilizing effect Effects 0.000 title claims description 6
- 239000004065 semiconductor Substances 0.000 claims abstract description 27
- 238000000034 method Methods 0.000 claims abstract description 18
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- AQCDIIAORKRFCD-UHFFFAOYSA-N cadmium selenide Chemical compound [Cd]=[Se] AQCDIIAORKRFCD-UHFFFAOYSA-N 0.000 claims description 4
- 230000006641 stabilisation Effects 0.000 claims description 4
- 238000011105 stabilization Methods 0.000 claims description 4
- 230000007547 defect Effects 0.000 abstract description 13
- 239000003990 capacitor Substances 0.000 abstract description 7
- 230000015556 catabolic process Effects 0.000 abstract description 5
- 239000000463 material Substances 0.000 abstract description 5
- 238000001771 vacuum deposition Methods 0.000 abstract description 4
- 238000009825 accumulation Methods 0.000 abstract 1
- 230000002950 deficient Effects 0.000 description 7
- 239000010408 film Substances 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 4
- 238000003672 processing method Methods 0.000 description 3
- 230000006378 damage Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000009125 cardiac resynchronization therapy Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/326—Application of electric currents or fields, e.g. for electroforming
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
、（産業上の利用分野）
本発明は薄膜コンデンサ、薄膜トランジスタ、薄膜発光
素子等の複数個の薄膜素子が集積されて成る薄膜集積装
置の安定化処理方法に関し、特に絶縁体層の欠陥部分を
半導体層に影響を与えずに除去するととができる信頼度
の高い薄膜集積装置の安定化処理方法に関する。
素子等の複数個の薄膜素子が集積されて成る薄膜集積装
置の安定化処理方法に関し、特に絶縁体層の欠陥部分を
半導体層に影響を与えずに除去するととができる信頼度
の高い薄膜集積装置の安定化処理方法に関する。
°Ｉ６（従来例の構成とその問題点）
近年、液晶やＥＬを用いた平面ディスプレイがＣＲＴに
変わる表示デバイスとして注目されている。
変わる表示デバイスとして注目されている。
特に薄膜コンデンサや薄膜トランジスタなどの非線形素
子を用いた薄膜集積装置から成る表示デバイスの研究開
発が盛んになってきた。
子を用いた薄膜集積装置から成る表示デバイスの研究開
発が盛んになってきた。
たとえばマトリックス型ＥＬ表示装置もその一つである
。第１図はマ） ＩＪックス型ＥＬ表示装置の一絵素の
回路図を示している。すなわち、ソース端子が蓄積用コ
ンデンサＣ８に接続しているスイッチングトランジスタ
Ｔ１、及びダート端子が前記スイッチングトランジスタ
Ｔ１のソース端子に接続し、かつそのソース端子が前記
蓄積用コンデンサＣｓの他方の端子と接続している電力
用トランジスタＴ２、及びその一方の端子が前記電力用
トランジスタＴ２のドレイン端子に接続し、他方の端子
が高周波ドライブ電源１に接続しているＥＬ素子ＣＥＬ
より構成されている。また前記スイッチングトランジス
タＴｌのドレイン端子は情報信号母線ｘｌ、ｘ２・・・
に、ダート端子はスイッチング信号母線Ｙ１＋Ｙ２・・
・にそれぞれ接続され、前記蓄積用コンデンサＣ８の一
方の端子及び前記電力用トランジスタＴ２のソース端子
は、前記高周波ドライブ電源１に接続する共通母線Ｐに
接続されている。
。第１図はマ） ＩＪックス型ＥＬ表示装置の一絵素の
回路図を示している。すなわち、ソース端子が蓄積用コ
ンデンサＣ８に接続しているスイッチングトランジスタ
Ｔ１、及びダート端子が前記スイッチングトランジスタ
Ｔ１のソース端子に接続し、かつそのソース端子が前記
蓄積用コンデンサＣｓの他方の端子と接続している電力
用トランジスタＴ２、及びその一方の端子が前記電力用
トランジスタＴ２のドレイン端子に接続し、他方の端子
が高周波ドライブ電源１に接続しているＥＬ素子ＣＥＬ
より構成されている。また前記スイッチングトランジス
タＴｌのドレイン端子は情報信号母線ｘｌ、ｘ２・・・
に、ダート端子はスイッチング信号母線Ｙ１＋Ｙ２・・
・にそれぞれ接続され、前記蓄積用コンデンサＣ８の一
方の端子及び前記電力用トランジスタＴ２のソース端子
は、前記高周波ドライブ電源１に接続する共通母線Ｐに
接続されている。
第２図は上記マトリックス型ＥＬ表示装置の一例の斜視
断面図を示している。ガラスなどの絶縁性支持基板２の
上に１００ ｎｍ程度の膜厚を有するインジウム錫酸化
物（ＩＴＯ）からなる透明電極３、その上に５００ｎｍ
程度の膜厚を有するＹ２Ｏ３からなる絶縁体層４、この
上に２００ ｎｍ程度の膜厚を有するＺｎＳ：Ｍｎの螢
光体層５、さらにその上に３００ｎｍ程度の膜厚を有す
るＹ２Ｏ３からなる絶縁体層６を真空蒸着法やスパッタ
法などを用いて形成し、ＥＬ層７を設ける。次に情報信
号母線に接続しているスイッチング、トランジスタＴ□
のダート電極８、前記ＥＬ層７の光反射用電極９、電力
用トランジスタのダート電極でもある蓄積用コンデンサ
Ｃ８の片側電極１０として１００ ｎｍ程度の膜厚を有
するアルミニウム層を真空蒸着法および写真蝕刻技術を
用いて形成する。その上に５００ ｎｍ 程度の膜厚を
有するＡｔ２０３やＴａ２０５などから成る絶縁体層１
１をスパッタ法などによシ設け、写真蝕刻技術を用いて
Ａ？ターニングを行い、Ｔ１のダート絶縁膜およびＣ８
の誘電体薄膜層でありかつＴ２のダート絶縁膜である層
を形成する。その上にＴ１１Ｔ２０半導体層１２．１３
を設け、最後にスイッチング信号母線に接続しているＴ
ｌのドレイン電極１４、Ｔ、のソース電極１５、Ｔ２の
ドレイン電極１６であり共通母線Ｐに接続しているＣｓ
の片側電極１７、Ｔ２のソース電極１８を１００ ｎｍ
程度の膜厚を有するアルミニウムからなる層で形成する
。
断面図を示している。ガラスなどの絶縁性支持基板２の
上に１００ ｎｍ程度の膜厚を有するインジウム錫酸化
物（ＩＴＯ）からなる透明電極３、その上に５００ｎｍ
程度の膜厚を有するＹ２Ｏ３からなる絶縁体層４、この
上に２００ ｎｍ程度の膜厚を有するＺｎＳ：Ｍｎの螢
光体層５、さらにその上に３００ｎｍ程度の膜厚を有す
るＹ２Ｏ３からなる絶縁体層６を真空蒸着法やスパッタ
法などを用いて形成し、ＥＬ層７を設ける。次に情報信
号母線に接続しているスイッチング、トランジスタＴ□
のダート電極８、前記ＥＬ層７の光反射用電極９、電力
用トランジスタのダート電極でもある蓄積用コンデンサ
Ｃ８の片側電極１０として１００ ｎｍ程度の膜厚を有
するアルミニウム層を真空蒸着法および写真蝕刻技術を
用いて形成する。その上に５００ ｎｍ 程度の膜厚を
有するＡｔ２０３やＴａ２０５などから成る絶縁体層１
１をスパッタ法などによシ設け、写真蝕刻技術を用いて
Ａ？ターニングを行い、Ｔ１のダート絶縁膜およびＣ８
の誘電体薄膜層でありかつＴ２のダート絶縁膜である層
を形成する。その上にＴ１１Ｔ２０半導体層１２．１３
を設け、最後にスイッチング信号母線に接続しているＴ
ｌのドレイン電極１４、Ｔ、のソース電極１５、Ｔ２の
ドレイン電極１６であり共通母線Ｐに接続しているＣｓ
の片側電極１７、Ｔ２のソース電極１８を１００ ｎｍ
程度の膜厚を有するアルミニウムからなる層で形成する
。
以上の方法によ多形成されたマトリックス型ＥＬ表示装
置では、絶縁体層中の欠陥のため不良品となることがし
ばしばあった。たとえばＣ，の誘電体薄膜層中にピンホ
ールなどが存在すれば、Ｔ２をＯＮ状態にすることがで
きないためＥＬ層は発光しない。また、ＥＬ層７中にも
欠陥があれば、ＥＬ層は絶縁破壊をひきおこし、ひどい
場合には、−絵素の光反射用電極９すべてが蒸発してな
くなることもある。表示デバイス全体の面積が大きくな
ればなるほど欠陥の生じる確率が増し、歩留禮シが極端
に悪くなるという問題があった。
置では、絶縁体層中の欠陥のため不良品となることがし
ばしばあった。たとえばＣ，の誘電体薄膜層中にピンホ
ールなどが存在すれば、Ｔ２をＯＮ状態にすることがで
きないためＥＬ層は発光しない。また、ＥＬ層７中にも
欠陥があれば、ＥＬ層は絶縁破壊をひきおこし、ひどい
場合には、−絵素の光反射用電極９すべてが蒸発してな
くなることもある。表示デバイス全体の面積が大きくな
ればなるほど欠陥の生じる確率が増し、歩留禮シが極端
に悪くなるという問題があった。
上記のような欠陥をなくする安定此処、理方法としては
、欠陥部を有する薄膜素子に瞬時に大電流を投入して、
欠陥部で強制的に絶縁破壊をおこさせて電気的に開放状
態とする方法がある。しかしながら、半導体層に直列に
接続されている薄膜素子に、半導体層を介して瞬時に大
電流を投入するような場合には、半導体層が熱的に破壊
するなどの欠点がある。たとえば、上記したマトリ、ク
ヌに瞬時に大電流を投入した場合、Ｔ１の半導体層１２
が熱的に破壊することがしばしばおった。またＥＬ層７
中の欠陥をなくするため共通母線Ｐと透明電極３との間
に瞬時に大電流を投入した場合にも、Ｔ２の半導体層１
３が同様に破壊した。半導体層を介さずに薄膜素子に瞬
時に大電流を投入するには、−絵素ごとに針などを用い
て欠陥のある薄膜素子のみを電気的に接続する方法が考
えられるが実際の製造では不可能に近い。
、欠陥部を有する薄膜素子に瞬時に大電流を投入して、
欠陥部で強制的に絶縁破壊をおこさせて電気的に開放状
態とする方法がある。しかしながら、半導体層に直列に
接続されている薄膜素子に、半導体層を介して瞬時に大
電流を投入するような場合には、半導体層が熱的に破壊
するなどの欠点がある。たとえば、上記したマトリ、ク
ヌに瞬時に大電流を投入した場合、Ｔ１の半導体層１２
が熱的に破壊することがしばしばおった。またＥＬ層７
中の欠陥をなくするため共通母線Ｐと透明電極３との間
に瞬時に大電流を投入した場合にも、Ｔ２の半導体層１
３が同様に破壊した。半導体層を介さずに薄膜素子に瞬
時に大電流を投入するには、−絵素ごとに針などを用い
て欠陥のある薄膜素子のみを電気的に接続する方法が考
えられるが実際の製造では不可能に近い。
・、（発明の目的）
本発明は、従来の薄膜集積装置の安定化処理方法におけ
る前記問題を解決すべくなされたものであって、簡単に
薄膜素子中の欠陥部分を半導体層に影響を与える。こと
なく除去することができる方法を提供するものである。
る前記問題を解決すべくなされたものであって、簡単に
薄膜素子中の欠陥部分を半導体層に影響を与える。こと
なく除去することができる方法を提供するものである。
１、 （発明の構成）
本発明は前記の目的を達成するため薄膜集積装置の安定
化処理方法において、低抵抗層が並列に設けられた半導
体層に直列に接続されている薄膜素子に前記低抵抗層を
介して瞬時に大電流を投入し、しかるのち前記低抵抗層
を除去することを特徴とする特 本発明によれば、半導体層に直列に接続されている薄膜
素子に瞬時に大電流を投入するのに、どうしても半導体
層を介す必要があるような場合にも、高抵抗である半導
体層に並列に低抵抗層が設けられているので、電流のほ
とんどが低抵抗層を流れるため半導体層が熱的に破壊す
るのを防ぐことができる。また、欠陥部分を除去した後
に、低抵抗層を除去すれば、実際の駆動にはなんら支障
はなく、欠陥部分を完全に除去することができるため、
薄膜集積装置の品質を飛躍的に向上させることができる
。
化処理方法において、低抵抗層が並列に設けられた半導
体層に直列に接続されている薄膜素子に前記低抵抗層を
介して瞬時に大電流を投入し、しかるのち前記低抵抗層
を除去することを特徴とする特 本発明によれば、半導体層に直列に接続されている薄膜
素子に瞬時に大電流を投入するのに、どうしても半導体
層を介す必要があるような場合にも、高抵抗である半導
体層に並列に低抵抗層が設けられているので、電流のほ
とんどが低抵抗層を流れるため半導体層が熱的に破壊す
るのを防ぐことができる。また、欠陥部分を除去した後
に、低抵抗層を除去すれば、実際の駆動にはなんら支障
はなく、欠陥部分を完全に除去することができるため、
薄膜集積装置の品質を飛躍的に向上させることができる
。
１、（実施例の説明））
第３図及び第４図は本発明の一実施例を説明するための
マトリックス型ＥＬ表示装置の平面図の一部であシ、そ
れぞれ第２図中のＴ１の部分及びＴ２の部分を拡大した
ものである。図中１９゜２４はそれぞれＴＩ＋Ｔ２の半
導体層であシ、ここでは５０ ｎｍ程度の膜厚を有する
セレン化カドミウム（ＣｄＳｅ）から成り、真空蒸着法
及びリフトオフ法を用いて形成される。次に同様に真空
蒸着法及びリフトオフ法を用いて、２００ ｎｍ程度の
膜厚を有するアルミニウムから成るＴ１のソース・ドレ
イン電極２０．２１及びＴ２のソース・ドレイン電極２
５．２６が形成される。この時、同時に低抵抗層２２．
２７も同一の材料で形成される。
マトリックス型ＥＬ表示装置の平面図の一部であシ、そ
れぞれ第２図中のＴ１の部分及びＴ２の部分を拡大した
ものである。図中１９゜２４はそれぞれＴＩ＋Ｔ２の半
導体層であシ、ここでは５０ ｎｍ程度の膜厚を有する
セレン化カドミウム（ＣｄＳｅ）から成り、真空蒸着法
及びリフトオフ法を用いて形成される。次に同様に真空
蒸着法及びリフトオフ法を用いて、２００ ｎｍ程度の
膜厚を有するアルミニウムから成るＴ１のソース・ドレ
イン電極２０．２１及びＴ２のソース・ドレイン電極２
５．２６が形成される。この時、同時に低抵抗層２２．
２７も同一の材料で形成される。
このあとまずＣ８の誘電体薄膜層中のピンホール流を投
入して、強制的に絶縁破壊をおこさせる。
入して、強制的に絶縁破壊をおこさせる。
この時回路に流れる大電流は半導体層１９を介さずにほ
とんどが低抵抗層２２を流れるので、半導体層１９が熱
的に破壊するのを防止することができる。
とんどが低抵抗層２２を流れるので、半導体層１９が熱
的に破壊するのを防止することができる。
次にＥＬ層層中中欠陥を除去するため第２図中の共通母
線Ｐと透明電極３との間に瞬時に大電流を投入して、強
制的に絶縁破壊をおこさせる。この場合にも、大電流の
ほとんどは、低抵抗層２２を流れるため、半導体層２４
は保護される。
線Ｐと透明電極３との間に瞬時に大電流を投入して、強
制的に絶縁破壊をおこさせる。この場合にも、大電流の
ほとんどは、低抵抗層２２を流れるため、半導体層２４
は保護される。
これらの方法によれば、一度に多くの絵素における欠陥
を除去することが可能であるため、製造工程を繁雑にす
ることなく歩留まシを大巾に向上させることができる。
を除去することが可能であるため、製造工程を繁雑にす
ることなく歩留まシを大巾に向上させることができる。
欠陥を除去したあとは、図中点線で示した２３゜２８の
部分の低抵抗層を選択的にエツチングすることによシ所
望の薄膜集積装置を得ることができる。
部分の低抵抗層を選択的にエツチングすることによシ所
望の薄膜集積装置を得ることができる。
本実施例では、半導体層としてＣｄＳｅを用いているが
、ＣｄＳｅの厚さは極めて薄くして用いることが多く、
かなυ高抵抗となるため本発明の製造方法を有効に活用
することができる。また低−抵抗層としてアルミニウム
を用いているが、薄膜トランジスタのソース・ドレイン
電極と同一の材料であることと、蒸着や除去が簡単に行
なえるという点ですぐれている。本実施例では、低抵抗
層としてＴｌＩＴ２のソース・ドレイン電極と同一の材
料及び工程を用いているが、低抵抗材料であれば何を用
いてもよく、別の工程で形成してもなんら問題はない。
、ＣｄＳｅの厚さは極めて薄くして用いることが多く、
かなυ高抵抗となるため本発明の製造方法を有効に活用
することができる。また低−抵抗層としてアルミニウム
を用いているが、薄膜トランジスタのソース・ドレイン
電極と同一の材料であることと、蒸着や除去が簡単に行
なえるという点ですぐれている。本実施例では、低抵抗
層としてＴｌＩＴ２のソース・ドレイン電極と同一の材
料及び工程を用いているが、低抵抗材料であれば何を用
いてもよく、別の工程で形成してもなんら問題はない。
・（発明の効果）
以上のように本発明によれば、半導体層に並列に低抵抗
層を設けてから、薄膜素子中の欠陥部を除却すべく瞬時
に大電流を投入しているので、大電流から半導体層を保
護することができる。また一度に多くの欠陥を簡単に除
去することができるため、製造工程を短縮することがで
き、量産にも適しておシ製造コストを大幅に引き下げる
ことができるため工業的価値も高い。
層を設けてから、薄膜素子中の欠陥部を除却すべく瞬時
に大電流を投入しているので、大電流から半導体層を保
護することができる。また一度に多くの欠陥を簡単に除
去することができるため、製造工程を短縮することがで
き、量産にも適しておシ製造コストを大幅に引き下げる
ことができるため工業的価値も高い。
第１図及び第２図は従来の薄膜集積装置の安定化処理方
法の一例を説明するための回路図および斜視断面図を示
す図、第３図および第４図は本発明の安定化処理方法の
一実施例を説明するためのマトリックス型ＥＬ表示装置
の平面図の一部を示す図である。 １・・・高周波ドライブ電源、２・・・絶縁性支持基板
、３・・・透明電極、４，６．１１・・・絶縁体層、５
・・・螢光体層、７・・・ＥＬ層、８・・・Ｔ１のダー
ト電極、９・・・光反射用電極、１０．１７・・・片側
電極、１２゜１３．１９．２４・・・半導体層、１４．
２０・・・Ｔ１のドレイン電極、１５．２１・・・ＴＩ
のソース電極、１６、２５・・ Ｔ２のドレイン電極、
１８．２６・・・Ｔ２のンース電極、 ２２．２７
・・・低抵抗層、 ２３．２８・・工、チング部分。 特許出願人 松下電器産業株式会社 第１図 箪２図 第３図 （ｂ）
法の一例を説明するための回路図および斜視断面図を示
す図、第３図および第４図は本発明の安定化処理方法の
一実施例を説明するためのマトリックス型ＥＬ表示装置
の平面図の一部を示す図である。 １・・・高周波ドライブ電源、２・・・絶縁性支持基板
、３・・・透明電極、４，６．１１・・・絶縁体層、５
・・・螢光体層、７・・・ＥＬ層、８・・・Ｔ１のダー
ト電極、９・・・光反射用電極、１０．１７・・・片側
電極、１２゜１３．１９．２４・・・半導体層、１４．
２０・・・Ｔ１のドレイン電極、１５．２１・・・ＴＩ
のソース電極、１６、２５・・ Ｔ２のドレイン電極、
１８．２６・・・Ｔ２のンース電極、 ２２．２７
・・・低抵抗層、 ２３．２８・・工、チング部分。 特許出願人 松下電器産業株式会社 第１図 箪２図 第３図 （ｂ）
Claims (3)
- （１）低抵抗層が並列に設けられた半導体層に直列に接
続されている薄膜素子に前記低抵抗層を介して瞬時に大
電流を投入し、しかるのち前記低抵抗層を除去すること
を特徴とする薄膜集積装置の安定化処理方法。 - （２）前記半導体層がセレン化カドミウム（ＣｄＳｅ）
から成ることを特徴とする特許請求の範囲第（１）項に
記載の薄膜集積装置の安定化処理方法。 - （３）前記低抵抗層がアルミニウムから成ることを特徴
とする特許請求の範囲第（１）項又は第（２）項に記載
の薄膜集積装置の安定化処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59137935A JP2539594B2 (ja) | 1984-07-05 | 1984-07-05 | 薄膜集積装置の安定化処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59137935A JP2539594B2 (ja) | 1984-07-05 | 1984-07-05 | 薄膜集積装置の安定化処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6119135A true JPS6119135A (ja) | 1986-01-28 |
| JP2539594B2 JP2539594B2 (ja) | 1996-10-02 |
Family
ID=15210136
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59137935A Expired - Lifetime JP2539594B2 (ja) | 1984-07-05 | 1984-07-05 | 薄膜集積装置の安定化処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2539594B2 (ja) |
-
1984
- 1984-07-05 JP JP59137935A patent/JP2539594B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2539594B2 (ja) | 1996-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0588203A (ja) | 金属−絶縁物−金属型装置配列を組み立てる方法とそのような配列を組み込んだ表示装置 | |
| US5469025A (en) | Fault tolerant active matrix display device | |
| JPH0990318A (ja) | アクティブマトリクス型液晶表示装置および画素欠陥修正方法 | |
| JPH0756191A (ja) | 表示装置 | |
| JPH01217325A (ja) | 液晶表示装置 | |
| JPH01166020A (ja) | 多重レベル回路の製造方法および多重レベル回路 | |
| US6297520B1 (en) | Active matrix substrate and correcting method of structural defect thereof | |
| JP3241981B2 (ja) | 液晶表示装置 | |
| JPS61235816A (ja) | 薄膜能動素子 | |
| US5287206A (en) | Active matrix display device | |
| JP2800958B2 (ja) | アクティブマトリクス基板 | |
| JPS6119135A (ja) | 薄膜集積装置の安定化処理方法 | |
| JPH04265945A (ja) | アクティブマトリクス基板 | |
| JP3231410B2 (ja) | 薄膜トランジスタアレイ及びその製造方法 | |
| JPH01255831A (ja) | 平面デイスプレイ | |
| JPS6136972A (ja) | 薄膜トランジスタ | |
| JPH05323375A (ja) | 液晶表示装置 | |
| JPS6242563A (ja) | 薄膜トランジスタ | |
| JPH0254894A (ja) | 薄膜ｅｌ表示素子 | |
| JPH0620139B2 (ja) | 薄膜トランジスタ | |
| JP2687967B2 (ja) | 液晶表示装置 | |
| JPH0750278B2 (ja) | 液晶表示装置 | |
| JPS61121471A (ja) | 薄膜集積装置の製造方法 | |
| JPS63187279A (ja) | マトリクス表示装置 | |
| JPH022522A (ja) | Ｔｆｔパネルの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |